KR102537080B1 - 반도체 소자 패키지 - Google Patents

반도체 소자 패키지 Download PDF

Info

Publication number
KR102537080B1
KR102537080B1 KR1020180062937A KR20180062937A KR102537080B1 KR 102537080 B1 KR102537080 B1 KR 102537080B1 KR 1020180062937 A KR1020180062937 A KR 1020180062937A KR 20180062937 A KR20180062937 A KR 20180062937A KR 102537080 B1 KR102537080 B1 KR 102537080B1
Authority
KR
South Korea
Prior art keywords
edge portion
disposed
semiconductor device
adhesive layer
edge
Prior art date
Application number
KR1020180062937A
Other languages
English (en)
Other versions
KR20190136792A (ko
Inventor
이고은
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020180062937A priority Critical patent/KR102537080B1/ko
Priority to US16/426,385 priority patent/US10886449B2/en
Publication of KR20190136792A publication Critical patent/KR20190136792A/ko
Application granted granted Critical
Publication of KR102537080B1 publication Critical patent/KR102537080B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예는, 캐비티를 포함하는 몸체; 상기 캐비티의 내부에 배치되는 반도체 소자; 상기 캐비티 상에 배치되는 투광부재; 및 상기 투광부재를 상기 몸체에 고정하는 접착층을 포함하고, 상기 캐비티는 상기 투광부재가 배치되는 단차부를 포함하고, 상기 단차부는 제1방향으로 이격된 제1바닥면과 제3바닥면, 상기 제1방향과 수직한 제2방향으로 이격된 제2바닥면과 제4바닥면, 상기 제1바닥면과 상기 제2바닥면이 만나는 제1연결부, 상기 제2바닥면과 상기 제3바닥면이 만나는 제2연결부, 상기 제3바닥면과 상기 제4바닥면이 만나는 제3연결부, 상기 제4바닥면과 상기 제1바닥면이 만나는 제4연결부를 포함하고, 상기 접착층은 상기 제1 내지 제4연결부 상에 각각 배치되는 제1 내지 제4에지부 및 상기 제1에지부와 상기 제2에지부 사이에 배치되는 제1연장부를 포함하고, 상기 제1연장부는 상기 제1에지부에서 상기 제2에지부 사이의 중심으로 갈수록 폭이 좁아지는 반도체 소자 패키지를 개시한다.

Description

반도체 소자 패키지{SEMICONDUCTOR DEVICE PACKAGE}
실시 예는 반도체 소자 패키지에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
특히, 자외선 파장 영역의 광을 방출하는 반도체 소자는 경화작용이나 살균 작용을 하여 경화용, 의료용, 및 살균용으로 사용될 수 있다.
실시 예는 열 방출이 우수한 반도체 소자 패키지를 제공한다.
실시 예는 내부 공기압의 조절이 가능한 반도체 소자 패키지를 제공한다.
실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
실시 예에 따른 반도체 소자 패키지는, 캐비티를 포함하는 몸체; 상기 캐비티의 내부에 배치되는 반도체 소자; 상기 캐비티 상에 배치되는 투광부재; 및 상기 투광부재를 상기 몸체에 고정하는 접착층을 포함하고, 상기 캐비티는 상기 투광부재가 배치되는 단차부를 포함하고, 상기 단차부는 제1방향으로 이격된 제1바닥면과 제3바닥면, 상기 제1방향과 수직한 제2방향으로 이격된 제2바닥면과 제4바닥면, 상기 제1바닥면과 상기 제2바닥면이 만나는 제1연결부, 상기 제2바닥면과 상기 제3바닥면이 만나는 제2연결부, 상기 제3바닥면과 상기 제4바닥면이 만나는 제3연결부, 상기 제4바닥면과 상기 제1바닥면이 만나는 제4연결부를 포함하고, 상기 접착층은 상기 제1 내지 제4연결부 상에 각각 배치되는 제1 내지 제4에지부 및 상기 제1에지부와 상기 제2에지부 사이에 배치되는 제1연장부를 포함하고, 상기 제1연장부는 상기 제1에지부에서 상기 제2에지부 사이의 중심으로 갈수록 폭이 좁아진다.
상기 제1 내지 제4바닥면은 상기 단차부의 측면과 이루는 외측 모서리 및 상기 캐비티의 측벽과 이루는 내측 모서리를 포함하고, 상기 제1연장부는 상기 제1에지부와 상기 제2에지부의 사이의 중심으로 갈수록 상기 외측 모서리 또는 내측 모서리와 이격될 수 있다.
상기 접착층은 상기 제1에지부와 상기 제2에지부 사이, 상기 제2에지부와 상기 제3에지부 사이, 상기 제3에지부와 상기 제4에지부 사이, 및 상기 제4에지부와 상기 제1에지부 사이 중 적어도 하나에서 이격 구간을 갖을 수 있다.
상기 단차부는 서로 마주보는 제1측면과 제3측면, 서로 마주보는 제2측면과 제4측면, 상기 제1측면의 중심과 상기 제3측면의 중심을 관통하는 제1가상선과 상기 제2측면과 상기 제4측면의 중심을 관통하는 제2가상선에 의해 구획되는 복수 개의 분할영역을 포함하고, 상기 분할영역은 상기 제1측면과 상기 제2측면을 포함하는 제1분할영역, 상기 제2측면과 상기 제3측면을 포함하는 제2분할영역, 상기 제3측면과 상기 제4측면을 포함하는 제3분할영역, 상기 제4측면과 상기 제1측면을 포함하는 제4분할영역을 포함하고, 상기 접착층은 분할된 제1내지 제4접착층을 포함하고, 상기 제1접착층은 상기 제1분할영역에 배치되고, 상기 제2접착층은 상기 제2분할영역에 배치되고, 상기 제3접착층은 상기 제3분할영역에 배치되고, 상기 제4접착층은 상기 제4분할영역에 배치될 수 있다.
상기 단차부는 상기 몸체의 측면들 사이에 배치되는 모서리를 향해 연장된 리세스를 포함할 수 있다.
상기 접착층은 상기 단차부와 상기 투광부재 사이에서 상기 리세스로 연장되는 외측부를 포함할 수 있다.
상기 몸체는 제1도전부와 제2도전부 및 상기 제1도전부와 제2도전부 사이에 배치되는 제1절연부를 포함할 수 있다.
상기 몸체는 하면과 측면이 이루는 영역에 배치되는 제2절연부를 포함할 수 있다.
본 발명의 실시 예에 따르면, 반도체 소자 패키지의 열 방출 효율을 향상시킬 수 있다.
또한, 내부의 공기압 조절이 가능해져 투광부재의 접착 불량을 개선할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 제1 실시 예에 따른 반도체 소자 패키지의 단면도이고,
도 2는 본 발명의 제1 실시 예에 따른 반도체 소자 패키지의 평면도이고,
도 3은 투광부재와 단차부가 전체적으로 접합된 반도체 소자 패키지의 평면도이고,
도 4는 본 발명의 제2 실시 예에 따른 반도체 소자 패키지의 평면도이고,
도 5a 및 도 5b는 내부 공기압에 의해 투광부재의 접착 불량이 발생하는 문제를 설명하기 위한 도면이고,
도 6은 본 발명의 제2 실시 예에 따른 반도체 소자 패키지의 단면도이고,
도 7a는 본 발명의 제3 실시 예에 따른 반도체 소자 패키지의 평면도이고,
도 7b는 본 발명의 제4 실시 예에 따른 반도체 소자 패키지의 평면도이고,
도 8a는 본 발명의 제5 실시 예에 따른 반도체 소자 패키지의 평면도이고,
도 8b는 본 발명의 제6 실시 예에 따른 반도체 소자 패키지의 평면도이고,
도 9는 반도체 소자의 개념도이고,
도 10은 도 9의 변형예이고,
도 11a 및 도 11b는 투광부재를 패키지에 접합하는 방법을 보여주는 도면이다.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명의 제1 실시 예에 따른 반도체 소자 패키지의 단면도이고, 도 2는 본 발명의 제1 실시 예에 따른 반도체 소자 패키지의 평면도이고, 도 3은 투광부재와 단차부가 전체적으로 접합된 반도체 소자 패키지의 평면도이다.
도 1을 참조하면, 실시 예에 따른 반도체 소자 패키지는 캐비티(11)를 포함하는 몸체(10), 캐비티(11)의 내부에 배치되는 반도체 소자(100), 및 캐비티(11) 상에 배치되는 투광부재(50)를 포함할 수 있다.
몸체(10)는 알루미늄 기판을 가공하여 제작할 수 있다. 따라서, 실시 예에 따른 몸체(10)는 내면과 외면이 모두 도전성을 가질 수 있다. 이러한 구조는 다양한 이점을 가질 수 있다. AlN, Al2O3와 같은 비도전성 재질을 몸체(10)로 사용하는 경우, 자외선 파장대의 반사율이 20% 내지 40%에 불과하므로 별도의 반사부재를 배치해야 하는 문제가 있다. 또한, 리드 프레임과 같은 별도의 도전성 부재 및 회로 패턴이 필요할 수 있다. 따라서, 제작 비용이 상승하고 공정이 복잡해질 수 있다. 또한, 금(Au)과 같은 도전성 부재는 자외선을 흡수하여 광 추출 효율이 감소하는 문제가 있다.
그러나, 실시 예에 따르면, 몸체(10)가 알루미늄으로 구성되면 자외선 파장대에서 반사율이 높아 별도의 반사부재를 생략할 수 있다. 또한, 몸체(10) 자체가 도전성이 있으므로 별도의 회로패턴 및 리드 프레임을 생략할 수 있다. 또한, 알루미늄으로 제작되므로 열전도성이 140W/m.k 내지 160W/m.k으로 우수할 수 있다. 따라서, 열 방출 효율도 향상될 수 있다.
몸체(10)는 제1도전부(10a)와 제2도전부(10b)를 포함할 수 있다. 제1도전부(10a)와 제2도전부(10b) 사이에는 제1절연부(42)가 배치될 수 있다. 제1도전부(10a)와 제2도전부(10b)는 모두 도전성을 가지므로 극을 분리하기 위해 제1절연부(42)가 배치될 필요가 있다.
제1절연부(42)는 절연 기능을 갖는 다양한 재질이 모두 포함될 수 있다. 예시적으로 제1절연부(42)는 EMC, 화이트 실리콘, PSR(Photoimageable Solder Resist), 실리콘 수지 조성물, 실리콘 변성 에폭시 수지 등의 변성 에폭시 수지 조성물, 에폭시 변성 실리콘 수지 등의 변성 실리콘 수지 조성물, 폴리이미드 수지 조성물, 변성 폴리이미드 수지 조성물, 폴리프탈아미드(PPA), 폴리카보네이트 수지, 폴리페닐렌 설파이드(PPS), 액정 폴리머(LCP), ABS 수지, 페놀 수지, 아크릴 수지, PBT 수지 등의 수지 등이 선택될 수 있다.
제1절연부(42)의 폭은 10㎛ 내지 100㎛일 수 있다. 폭이 10㎛이상인 경우 제1도전부(10a)와 제2도전부(10b)를 충분히 절연시킬 수 있으며, 폭이 70㎛이하인 경우 패키지의 사이즈가 커지는 문제를 개선할 수 있다.
그러나, 몸체(10)의 구조는 반드시 이에 한정되는 것은 아니고 AlN Al2O3와 같은 절연구조체를 복수 개 적층하여 제작할 수도 있다. 이 경우 몸체(10)의 내부에 별도의 회로패턴이 구비될 수 있다.
캐비티(11)의 측면(11a)은 바닥면(11c)과 수직하게 배치될 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 측면은 하부면과 90도보다 큰 각도로 경사지게 배치되어 반도체 소자(100)에서 출사된 광을 상부로 반사시킬 수 있다. 전술한 바와 같이 몸체(10)는 알루미늄으로 제작되므로 캐비티(11)의 내면은 별도의 반사부재가 없어도 자외선 파장대의 광을 상부로 반사할 수 있다.
반도체 소자(100)는 캐비티(11) 내에 배치될 수 있다. 반도체 소자(100)는 제1도전부(10a) 및 제2도전부(10b)와 전기적으로 연결될 수 있다. 캐비티(11)에는 서브 마운트(22)가 배치되고, 그 위에 반도체 소자(100)가 배치될 수 있으나 반드시 이에 한정하지 않는다. 캐비티(11)의 바닥에는 와이어가 본딩되는 패드부(미도시)가 배치될 수 있다.
반도체 소자(100)는 자외선 파장대의 광을 출력할 수 있다. 예시적으로 반도체 소자(100)는 근자외선 파장대의 광(UV-A)을 출력할 수도 있고, 원자외선 파장대의 광(UV-B)을 출력할 수도 있고, 심자외선 파장대의 광(UV-C)을 출력할 수 있다. 파장범위는 발광구조물의 Al의 조성비에 의해 결정될 수 있다.
예시적으로, 근자외선 파장대의 광(UV-A)은 320nm 내지 420nm 범위의 피크 파장을 가질 수 있고, 원자외선 파장대의 광(UV-B)은 280nm 내지 320nm 범위의 피크 파장을 가질 수 있으며, 심자외선 파장대의 광(UV-C)은 100nm 내지 280nm 범위의 피크 파장을 가질 수 있다.
단차부(12)는 캐비티(11)의 상단에 배치될 수 있다. 단차부(12)는 캐비티(11)의 측벽 상단에서 외측으로 연장되어 형성될 수 있다.
투광부재(50)는 단차부(12)에 배치될 수 있다. 투광부재(50)는 자외선 파장대의 광을 투과할 수 있는 재질이면 특별히 제한하지 않는다. 예시적으로 투광부재(50)는 쿼츠(Quartz)와 같이 자외선 파장 투과율이 높은 광학 재료를 포함할 수 있으나 이에 한정하는 것은 아니다.
제2절연부(41)는 제1절연부(42)와 동일한 재질일 수 있으나 반드시 이에 한정하지 않는다. 제1절연부(42)와 제2절연부(41)는 EMC, 화이트 실리콘, PSR(Photoimageable Solder Resist), 실리콘 수지 조성물, 실리콘 변성 에폭시 수지 등의 변성 에폭시 수지 조성물, 에폭시 변성 실리콘 수지 등의 변성 실리콘 수지 조성물, 폴리이미드 수지 조성물, 변성 폴리이미드 수지 조성물, 폴리프탈아미드(PPA), 폴리카보네이트 수지, 폴리페닐렌 설파이드(PPS), 액정 폴리머(LCP), ABS 수지, 페놀 수지, 아크릴 수지, PBT 수지 등의 수지 등이 선택될 수 있다.
실시 예에 따르면, 몸체(10)의 하부 모서리에 제2절연부(41)가 배치되므로 패키지 절삭시 모서리에 버(burr)가 발생하는 것을 방지할 수 있다. 알루미늄 기판의 경우 금속 재질이므로 복수 개의 몸체로 다이싱(dicing)할 때 버(burr)가 발생할 수 있다. 버(burr)가 발생한 경우 하면이 평탄하지 않아 회로기판에 실장이 불량해질 수 있다. 또한, 버(burr)가 발생한 경우 두께가 불균일해질 수 있고, 일부 영역이 들뜨게 되어 측정 오차가 발생할 수도 있다. 제2절연부(41)는 절연 재질로 제작되므로 절삭시 버(burr)가 잘 발생하지 않을 수 있다.
도 2를 참조하면, 단차부(12)는 중앙에 캐비티가 형성된 바닥면(15) 및 바닥면(15)과 연결되는 복수 개의 측면을 포함할 수 있다.
단차부(12)의 바닥면(15)은 중앙에 캐비티(11)가 형성될 수 있다. 즉, 단차부(12)의 바닥면(15)은 사각 링 형상을 가질 수 있다. 바닥면(15)은 제1방향(X축 방향)으로 이격된 제1바닥면(15a)과 제3바닥면(15c), 제1방향과 수직한 제2방향(Y축 방향)으로 이격된 제2바닥면(15b)과 제4바닥면(15d), 제1바닥면(15a)과 제2바닥면(15b)이 만나는 제1연결부(15e), 제2바닥면(15b)과 제3바닥면(15c)이 만나는 제2연결부(15f), 제3바닥면(15c)과 제4바닥면(15d)이 만나는 제3연결부(15g), 제4바닥면(15d)과 제1바닥면(15a)이 만나는 제4연결부(15h)를 포함할 수 있다. 제1 내지 제4연결부(15e, 15f, 15g, 15h)는 바닥면들(15a, 15b, 15c, 15d)의 끝단이 중첩된 영역으로 정의할 수 있다. 예시적으로 제1연결부(15e)의 제1방향 폭은 제2바닥면(15b)의 제1방향 폭과 동일하고, 제1연결부(15e)의 제2방향 폭은 제1바닥면(15a)의 제2방향 폭과 동일할 수 있다.
접착층(70)은 제1 내지 제4연결부(15e, 15f, 15g, 15h) 상에 각각 배치되는 제1 내지 제4에지부(71, 72, 73, 74) 및 이웃한 에지부들을 연결하는 복수 개의 연장부(75, 76, 77, 78)를 포함할 수 있다. 예시적으로 복수 개의 연장부는 제1에지부(71)와 제2에지부(72) 사이에 배치되는 제1연장부(76), 제2에지부(72)와 제3에지부(73) 사이에 배치되는 제2연장부(77), 제3에지부(73)와 제4에지부(74) 사이에 배치되는 제3연장부(78), 및 제4에지부(74)와 제1에지부(71) 사이에 배치되는 제4연장부(75)를 포함할 수 있다.
복수 개의 연장부(75, 76, 77, 78)는 이웃한 에지부에서 멀어질수록 폭이 좁아질 수 있다. 예시적으로 제1연장부(76)는 제1에지부(71)에서 제2에지부(72) 사이의 중심으로 갈수록 폭이 좁아질 수 있다. 제1연장부(76)의 폭이 충분히 좁은 경우 캐비티 내부의 열(HT)이 제1연장부(76)를 통과하여 외부로 배출될 수 있다. 따라서, 패키지의 방열 성능이 개선될 수 있다.
단차부(12)의 바닥면(15)은 단차부(12)의 측면과 만나는 외측 모서리(P1) 및 캐비티(11)의 측벽과 만나는 내측 모서리(P2)를 가질 수 있다.
복수 개의 연장부(75, 76, 77, 78)는 에지부들 사이의 중심으로 갈수록 외측 모서리(P1) 또는 내측 모서리(P2)로부터 오목하게 형성될 수 있다. 즉, 복수 개의 연장부(75, 76, 77, 78)는 에지부들 사이의 중심으로 갈수록 외측 모서리(P1) 또는 내측 모서리(P2)에서 이격될 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 외측 모서리(P1) 및 내측 모서리(P2)에 대해서 오목하게 형성될 수도 있다.
도 3을 참조하면, 투광기판이 단차면과 중첩되는 부분(W1)에 모두 접착층(70)이 도포되는 경우 캐비티 내부에서 생성된 열은 대부분 접착층(70)을 통과하지 못할 수 있다. 따라서, 몸체 자체의 방열 성능에 의존할 수 밖에 없는 문제가 있다. 이에 반해, 실시 예에 따르면, 접착층(70)의 일부 구간의 폭이 얇아져 열 방출 기능을 수행할 수도 있다.
도 4는 본 발명의 제2 실시 예에 따른 반도체 소자 패키지의 평면도이고, 도 5a 및 도 5b는 내부 공기압에 의해 투광부재의 접착 불량이 발생하는 문제를 설명하기 위한 도면이고, 도 6은 본 발명의 제2 실시 예에 따른 반도체 소자 패키지의 단면도이다.
도 4를 참조하면, 접착층(70)은 제1에지부(71)와 제2에지부(72) 사이, 제2에지부(72)와 제3에지부(73) 사이, 제3에지부(73)와 제4에지부(74) 사이, 및 제4에지부(74)와 제1에지부(71) 사이 중 적어도 하나에서 이격 구간(VA1)을 가질 수 있다. 이러한 구성에 의하면 캐비티 내부의 열 또는 가스가 이격 구간(VA1)을 통해 외부로 방출될 수 있어 방열 성능이 개선될 수 있다.
단차부(12)는 서로 마주보는 제1측면(12a)과 제3측면(12c), 서로 마주보는 제2측면(12b)과 제4측면(12d), 제1측면(12a)의 중심과 제3측면(12c)의 중심을 관통하는 제1가상선(L1)과 제2측면(12b)과 제4측면(12d)의 중심을 관통하는 제2가상선(L2)에 의해 구획되는 복수 개의 분할영역(F1 내지 F4)을 포함할 수 있다.
분할영역(F1 내지 F4)은 제1측면(12a)과 제2측면(12b)을 포함하는 제1분할영역(F1), 제2측면(12b)과 제3측면(12c)을 포함하는 제2분할영역(F2), 제3측면(12c)과 제4측면(12d)을 포함하는 제3분할영역(F3), 제4측면(12d)과 제1측면(12a)을 포함하는 제4분할영역(F4)을 포함할 수 있다.
접착층(70)은 분할된 제1내지 제4접착층(70a, 70b, 70c, 70d)을 포함하고, 제1접착층(70a)은 제1분할영역(F1)에 배치되고, 제2접착층(70b)은 제2분할영역(F2)에 배치되고, 제3접착층(70c)은 제3분할영역(F3)에 배치되고, 제4접착층(70d)은 제4분할영역(F4)에 배치될 수 있다.
즉, 제1 내지 제4접착층(70a, 70b, 70c, 70d)은 각 분할영역(F1 내지 F4) 내에서 서로 이격 배치될 수 있다. 따라서, 각 접착층(70) 사이에 배치된 이격 구간(VA1)에 의해 캐비티 내부의 열(HT)이 신속히 방출될 수 있다.
도 5a를 참조하면 배출홈의 구조 없이 투광부재(50)를 단차부(12)에 배치하는 경우 캐비티(11) 내부에 압축되는 공기량의 증가로 내부 기압이 상승할 수 있다. 따라서, 도 5b와 같이 내부의 공기 압축량이 증가하여 투광부재(50)를 밀어 올리는 힘이 증가하므로 투광부재(50)가 최초 삽입 위치에 접착되지 않는 문제가 발생할 수 있다. 따라서, 접착 불량이 발생할 수 있다. 접착 불량이란 투광부재(50)가 기울어지게 접착되는 것을 포함할 수 있다. 그러나, 도 6을 참조하면, 실시 예에 따른 반도체 소자 패키지는 접착층(70) 사이의 이격 구간(VA1)에 의해 열 또는 가스가 배출되어 캐비티 내부압을 유지할 수 있다.
도 7a는 본 발명의 제3 실시 예에 따른 반도체 소자 패키지의 평면도이고, 도 7b는 본 발명의 제4 실시 예에 따른 반도체 소자 패키지의 평면도이다.
접착층의 이격 구간(VA1)의 개수는 특별히 한정하지 않는다. 도 7a를 참조하면, 제4에지부(74)와 제1에지부(71)는 연장부(75)에 의해 연결되는 반면, 제4에지부(74)와 제3에지부(73) 사이에는 이격 구간(VA1)이 배치될 수 있다. 또는 도 7b와 같이 접착층은 전체적으로 연결되는 반면, 일부 구간(VA1)만이 이격될 수도 있다.
도 8a는 본 발명의 제5 실시 예에 따른 반도체 소자 패키지의 평면도이고, 도 8b는 본 발명의 제6 실시 예에 따른 반도체 소자 패키지의 평면도이다.
도 8a를 참조하면, 단차부(12)는 몸체의 측면들 사이에 배치되는 복수 개의 모서리(E1, E2, E3, E4)를 향해 연장된 복수 개의 리세스(17)를 포함할 수 있다. 투광부재(50)가 모서리(E1, E2, E3, E4)에 곡률이 없는 사각 형상인 경우 공차를 고려하여 복수 개의 리세스(17)가 형성될 수 있다. 만약, 복수 개의 리세스(17)가 없는 경우 투광부재(50)가 시계 방향 또는 시계 반시계 방향으로 회전하는 경우 단차부(12)에 삽입되지 못할 수 있다. 그러나, 복수 개의 리세스(17)가 형성된 경우 투광부재(50)가 어느 정도 회전하여도 단차부(12)에 삽입될 수 있다.
이때, 접착층은 단차부(12)와 투광부재(50) 사이에서 리세스(17)로 연장되는 외측부(70a-1, 70b-1, 70c-1, 70d-1)를 포함할 수 있다. 접착층은 각 리세스(17) 영역에 도트 형상의 접착부재를 도포한 후 투광부재(50)를 그 위에 배치하는 과정에서 일부가 투광부재(50)의 외측으로 노출될 수 있다.
도 8b를 참조하면, 몸체(10)는 복수의 절연층(10a 내지 10e)을 포함할 수 있다. 복수의 절연층(10a 내지 10e)은 세라믹 소재를 포함하며, 세라믹 소재는 동시 소성되는 저온 소성 세라믹(LTCC:low temperature co-fired ceramic) 또는 고온 소성 세라믹(HTCC:high temperature co-fired ceramic)을 포함할 수 있다.
몸체(10) 내에는 임의의 절연층의 상면 및 하면 중 적어도 하나에 형성된 금속 패턴(5a, 5b)과, 수직하게 관통되어 금속 패턴과 선택적으로 연결된 연결전극을 포함할 수 있다. 연결전극은 비아 또는 비아 홀을 포함하며, 이에 대해 한정하지는 않는다.
다른 예로서, 복수의 절연층(10a 내지 10e)은 질화물 또는 산화물과 같은 절연성 부재를 포함할 수 있으며, 바람직하게 열 전도도가 산화물 또는 질화물보다 높은 금속 질화물을 포함할 수 있다. 몸체(10)의 재질은 예컨대, SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, 또는 AlN일 수 있으며, 열 전도도가 140 W/mK 이상인 금속 질화물로 형성할 수 있으나 반드시 이에 한정하지 않는다.
몸체(10)의 각 층의 두께는 동일한 두께이거나 적어도 하나가 다른 두께일 수 있으나, 이에 대해 한정하지는 않는다. 몸체(10)의 각 절연층들은 제조 공정 상의 적층된 개별 층이며, 소성 완료 후 일체로 형성될 수도 있다.
투광부재(50)를 고정하는 접착층(70)은 전술한 특징이 모두 적용될 수 있다.
도 9는 반도체 소자의 개념도이고, 도 10은 도 9의 변형예이다.
도 9를 참조하면, 실시 예에 따른 반도체 소자(100)는 서브 마운트(22) 상에 플립칩과 같이 실장될 수 있다. 즉, 반도체 소자(100)의 제1전극(152)과 제2전극(151)이 서브 마운트(22)의 제1패드(23a)와 제2패드(23b)에 플립칩 형태로 실장될 수 있다. 이때, 제1패드(23a)와 제2패드(23b)는 와이어(W)에 의해 몸체(10a, 10b)에 각각 솔더링될 수 있다.
그러나, 반도체 소자(100)를 실장하는 방법은 특별히 제한하지 않는다. 예시적으로 도 10과 같이 반도체 소자(100)의 기판(110)을 서브 마운트(22)상에 배치하고 제1전극(152)과 제2전극(151)을 직접 몸체(10a, 10b)에 솔더링할 수도 있다.
실시 예에 따른 반도체 소자(100)는 기판(110), 제1 도전형 반도체층(120), 활성층(130), 및 제2 도전형 반도체층(140)을 포함할 수 있다. 각 반도체층은 자외선 파장대의 광을 방출할 수 있도록 알루미늄 조성을 가질 수 있다.
기판(110)은 도전성 기판 또는 절연성 기판을 포함한다. 기판(110)은 반도체 물질 성장에 적합한 물질이나 캐리어 웨이퍼일 수 있다. 기판(110)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge 중 선택된 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 필요에 따라 기판(110)은 제거될 수 있다.
제1 도전형 반도체층(120)과 기판(110) 사이에는 버퍼층(미도시)이 더 구비될 수 있다. 버퍼층은 기판(110) 상에 구비된 발광 구조물(160)과 기판(110)의 격자 부정합을 완화할 수 있다.
제1 도전형 반도체층(120)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 반도체층(120)에 제1도펀트가 도핑될 수 있다. 제1 도전형 반도체층(120)은 Inx1Aly1Ga1 -x1- y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1도펀트가 n형 도펀트인 경우, 제1도펀트가 도핑된 제1 도전형 반도체층(120)은 n형 반도체층일 수 있다.
활성층(130)은 제1 도전형 반도체층(120)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(140)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(130)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.
활성층(130)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(130)의 구조는 이에 한정하지 않는다.
제2 도전형 반도체층(140)은 활성층(130) 상에 형성되며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 반도체층(140)에 제2도펀트가 도핑될 수 있다. 제2 도전형 반도체층(140)은 Inx5Aly2Ga1 -x5- y2N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2도펀트가 도핑된 제2 도전형 반도체층(140)은 p형 반도체층일 수 있다.
제1전극(152)은 제1 도전형 반도체층(120)과 전기적으로 연결될 수 있고, 제2전극(151)은 제2 도전형 반도체층(140)과 전기적으로 연결될 수 있다. 제1 및 제2전극(152, 151)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있다.
실시 예에서는 수평형 발광소자의 구조로 설명하였으나, 반드시 이에 한정하지 않는다. 예시적으로 실시 예에 따른 발광소자는 수직형 또는 플립칩 구조일 수도 있다.
도 11a 및 도 11b는 투광부재를 패키지에 접합하는 방법을 보여주는 도면이다.
도 11a를 참조하면, 단차부(12)에 접착제(70-1 내지 70-4)를 도포할 수 있다. 접착제(70-1 내지 70-4)는 단차부(12)의 리세스(17)에만 부분적으로 도포할 수도 있다. 리세스(17)에 도포된 접착제(70-1 내지 70-4)는 단차부(12)의 바닥면에 점차 퍼질 수 있다. 이때, 접착층에 이격 구간을 형성하기 위해 도트 형상의 접착제(70-1 내지 70-4) 중 어느 하나는 도포량을 적게 조절할 수 있다. 또는 바닥면의 일부 영역에는 접착제가 퍼지가 못하도록 댐(dam) 구조가 형성될 수도 있다.
접착제(70-1 내지 70-4)는 에폭시 수지, 실리콘 수지, 폴리이미드 수지, 요소 수지, 및 아크릴 수지 중 어느 하나 이상일 수 있다. 일 예로, 접착제(70-1 내지 70-4)는 실리콘 수지 또는 에폭시 수지일 수 있다. 그러나 이에 한정하는 것은 아니고 접착제는 투광부재를 몸체에 고정할 수 있는 다양한 재질이 모두 선택될 수 있다.
도 11b를 참조하면, 투광부재(50)는 단차부(12)에 삽입시 복수 개의 접착층(70a 내지 70d)에 의해 고정될 수 있다. 이때 (70a 내지 70d) 사이의 이격 공간에 의해 캐비티 내부의 열은 배출될 수 있다.
반도체 소자 패키지는 다양한 종류의 광원 장치에 적용될 수 있다. 예시적으로 광원장치는 살균 장치, 경화 장치, 조명 장치, 및 표시 장치 및 차량용 램프 등을 포함하는 개념일 수 있다. 즉, 반도체 소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다.
살균 장치는 실시 예에 따른 반도체 소자를 구비하여 원하는 영역을 살균할수 있다. 살균 장치는 정수기, 에어컨, 냉장고 등의 생활 가전에 적용될 수 있으나 반드시 이에 한정하지 않는다. 즉, 살균 장치는 살균이 필요한 다양한 제품(예: 의료 기기)에 모두 적용될 수 있다.
예시적으로 정수기는 순환하는 물을 살균하기 위해 실시 예에 따른 살균 장치를 구비할 수 있다. 살균 장치는 물이 순환하는 노즐 또는 토출구에 배치되어 자외선을 조사할 수 있다. 이때, 살균 장치는 방수 구조를 포함할 수 있다.
경화 장치는 실시 예에 따른 반도체 소자를 구비하여 다양한 종류의 액체를 경화시킬 수 있다. 액체는 자외선이 조사되면 경화되는 다양한 물질을 모두 포함하는 최광의 개념일 수 있다. 예시적으로 경화장치는 다양한 종류의 레진을 경화시킬 수 있다. 또는 경화장치는 매니큐어와 같은 미용 제품을 경화시키는 데 적용될 수도 있다.
조명 장치는 기판과 실시 예의 반도체 소자를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 또한, 조명 장치는, 램프, 해드 램프, 또는 가로등 등을 포함할 수 있다.
표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광 모듈, 도광판 및 광학 시트는 백라이트 유닛(Backlight Unit)을 구성할 수 있다.
반사판은 바텀 커버 상에 배치되고, 발광 모듈은 광을 방출할 수 있다. 도광판은 반사판의 전방에 배치되어 발광 모듈에서 발산되는 빛을 전방으로 안내하고, 광학 시트는 프리즘 시트 등을 포함하여 이루어져 도광판의 전방에 배치될 수 있다. 디스플레이 패널은 광학 시트 전방에 배치되고, 화상 신호 출력 회로는 디스플레이 패널에 화상 신호를 공급하며, 컬러 필터는 디스플레이 패널의 전방에 배치될 수 있다.
반도체 소자는 표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (8)

  1. 캐비티를 포함하는 몸체;
    상기 캐비티의 내부에 배치되는 반도체 소자;
    상기 캐비티 상에 배치되는 투광부재; 및
    상기 투광부재를 상기 몸체에 고정하는 접착층을 포함하고,
    상기 캐비티는 상기 투광부재가 배치되는 단차부를 포함하고,
    상기 단차부는 제1방향으로 이격된 제1바닥면과 제3바닥면, 상기 제1방향과 수직한 제2방향으로 이격된 제2바닥면과 제4바닥면, 상기 제1바닥면과 상기 제2바닥면이 만나는 제1연결부, 상기 제2바닥면과 상기 제3바닥면이 만나는 제2연결부, 상기 제3바닥면과 상기 제4바닥면이 만나는 제3연결부, 상기 제4바닥면과 상기 제1바닥면이 만나는 제4연결부를 포함하고,
    상기 접착층은 상기 제1 내지 제4연결부 상에 각각 배치되는 제1 내지 제4에지부 및 상기 제1에지부와 상기 제2에지부 사이에 배치되는 제1연장부를 포함하고,
    상기 제1연장부는 상기 제1에지부에서 상기 제2에지부 사이의 중심으로 갈수록 폭이 좁아지는 반도체 소자 패키지.
  2. 제1항에 있어서,
    상기 제1 내지 제4바닥면은 상기 단차부의 측면과 이루는 외측 모서리 및 상기 캐비티의 측벽과 이루는 내측 모서리를 포함하고,
    상기 제1연장부는 상기 제1에지부와 상기 제2에지부의 사이의 중심으로 갈수록 상기 외측 모서리 또는 내측 모서리와 이격되는 반도체 소자 패키지.
  3. 제1항에 있어서,
    상기 접착층은 상기 제1에지부와 상기 제2에지부를 이격시키기 위해 상기 제1에지부와 상기 제2에지부의 사이, 상기 제2에지부와 상기 제3에지부를 이격시키기 위해 상기 제2에지부와 상기 제3에지부의 사이, 상기 제3에지부와 상기 제4에지부를 이격시키기 위해 상기 제3에지부와 상기 제4에지부의 사이, 및 상기 제4에지부와 상기 제1에지부를 이격시키기 위해 상기 제4에지부와 상기 제1에지부의 사이 중 적어도 하나에서 이격 구간을 갖는 반도체 소자 패키지.
  4. 제1항에 있어서,
    상기 단차부는 서로 마주보는 제1측면과 제3측면, 서로 마주보는 제2측면과 제4측면, 상기 제1측면의 중심과 상기 제3측면의 중심을 관통하는 제1가상선과 상기 제2측면과 상기 제4측면의 중심을 관통하는 제2가상선에 의해 구획되는 복수 개의 분할영역을 포함하고,
    상기 분할영역은 상기 제1측면과 상기 제2측면을 포함하는 제1분할영역, 상기 제2측면과 상기 제3측면을 포함하는 제2분할영역, 상기 제3측면과 상기 제4측면을 포함하는 제3분할영역, 상기 제4측면과 상기 제1측면을 포함하는 제4분할영역을 포함하고,
    상기 접착층은 분할된 제1내지 제4접착층을 포함하고,
    상기 제1접착층은 상기 제1분할영역에 배치되고, 상기 제2접착층은 상기 제2분할영역에 배치되고, 상기 제3접착층은 상기 제3분할영역에 배치되고, 상기 제4접착층은 상기 제4분할영역에 배치되는 반도체 소자 패키지.
  5. 제1항에 있어서,
    상기 단차부는 상기 몸체의 측면들 사이에 배치되는 모서리를 향해 연장된 리세스를 포함하는 반도체 소자 패키지.
  6. 제5항에 있어서,
    상기 접착층은 상기 단차부와 상기 투광부재 사이에서 상기 리세스로 연장되는 외측부를 포함하는 반도체 소자 패키지.
  7. 제1항에 있어서,
    상기 몸체는 제1도전부와 제2도전부 및 상기 제1도전부와 제2도전부 사이에 배치되는 제1절연부를 포함하는 반도체 소자 패키지.
  8. 제1항에 있어서,
    상기 몸체는 하면과 측면이 이루는 영역에 배치되는 제2절연부를 포함하는 반도체 소자 패키지.
KR1020180062937A 2018-05-31 2018-05-31 반도체 소자 패키지 KR102537080B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180062937A KR102537080B1 (ko) 2018-05-31 2018-05-31 반도체 소자 패키지
US16/426,385 US10886449B2 (en) 2018-05-31 2019-05-30 Semiconductor device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180062937A KR102537080B1 (ko) 2018-05-31 2018-05-31 반도체 소자 패키지

Publications (2)

Publication Number Publication Date
KR20190136792A KR20190136792A (ko) 2019-12-10
KR102537080B1 true KR102537080B1 (ko) 2023-05-26

Family

ID=68694382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180062937A KR102537080B1 (ko) 2018-05-31 2018-05-31 반도체 소자 패키지

Country Status (2)

Country Link
US (1) US10886449B2 (ko)
KR (1) KR102537080B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220293824A1 (en) * 2020-04-17 2022-09-15 Ningbo Sunpu Led Co., Ltd. Ultraviolet led device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101757197B1 (ko) 2016-04-04 2017-07-11 (주)포인트엔지니어링 광소자 기판 및 패키지
JP2018056263A (ja) 2016-09-28 2018-04-05 日亜化学工業株式会社 発光装置及び発光装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7719099B2 (en) * 2005-10-21 2010-05-18 Advanced Optoelectronic Technology Inc. Package structure for solid-state lighting devices and method of fabricating the same
TWI489656B (zh) * 2011-03-25 2015-06-21 Samsung Electronics Co Ltd 發光二極體、發光二極體之製造方法、發光二極體模組及發光二極體模組之製造方法
US9263658B2 (en) * 2012-03-05 2016-02-16 Seoul Viosys Co., Ltd. Light-emitting device and method of manufacturing the same
KR20160025782A (ko) * 2014-08-28 2016-03-09 엘지이노텍 주식회사 발광 소자 패키지
KR102279211B1 (ko) * 2014-11-28 2021-07-20 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 패키지
KR20160146366A (ko) * 2015-06-12 2016-12-21 서울바이오시스 주식회사 발광 다이오드 패키지
US10658255B2 (en) * 2017-01-03 2020-05-19 Advanced Semsconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101757197B1 (ko) 2016-04-04 2017-07-11 (주)포인트엔지니어링 광소자 기판 및 패키지
JP2018056263A (ja) 2016-09-28 2018-04-05 日亜化学工業株式会社 発光装置及び発光装置の製造方法

Also Published As

Publication number Publication date
KR20190136792A (ko) 2019-12-10
US20190371991A1 (en) 2019-12-05
US10886449B2 (en) 2021-01-05

Similar Documents

Publication Publication Date Title
CN109964323B (zh) 发光器件封装和包括该发光器件封装的光源设备
CN109994589B (zh) 发光器件封装
CN109757120B (zh) 发光器件封装
TWI802587B (zh) 半導體裝置封裝
CN109390449B (zh) 发光器件封装
KR20190006889A (ko) 발광소자 패키지
KR102455086B1 (ko) 발광소자 패키지 및 광원장치
KR20190133497A (ko) 광학렌즈 및 이를 포함하는 반도체 소자 패키지
US11527681B2 (en) Semiconductor device package
KR102537080B1 (ko) 반도체 소자 패키지
KR102471688B1 (ko) 발광소자 패키지, 광원장치 및 발광소자 패키지 제조방법
KR102432034B1 (ko) 반도체 소자 패키지
KR102509075B1 (ko) 반도체 소자 패키지
US11715817B2 (en) Light-emitting element package and light-emitting element module including same
KR102689078B1 (ko) 발광소자 패키지
KR102509089B1 (ko) 반도체 소자 패키지
KR20190065011A (ko) 발광소자 패키지
KR102569587B1 (ko) 반도체 소자 패키지
KR102644793B1 (ko) 발광소자 패키지
KR102691025B1 (ko) 반도체 소자 패키지
KR20190014854A (ko) 발광소자 패키지
KR20190105339A (ko) 발광소자 패키지
KR20190010353A (ko) 발광소자 패키지
KR20190028014A (ko) 발광소자 패키지
KR20190093282A (ko) 발광소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant