KR102225498B1 - 발포체를 이용한 led칩 전사 방법 및 장치, 이를 이용한 디스플레이 장치의 제조 방법 - Google Patents
발포체를 이용한 led칩 전사 방법 및 장치, 이를 이용한 디스플레이 장치의 제조 방법 Download PDFInfo
- Publication number
- KR102225498B1 KR102225498B1 KR1020200030498A KR20200030498A KR102225498B1 KR 102225498 B1 KR102225498 B1 KR 102225498B1 KR 1020200030498 A KR1020200030498 A KR 1020200030498A KR 20200030498 A KR20200030498 A KR 20200030498A KR 102225498 B1 KR102225498 B1 KR 102225498B1
- Authority
- KR
- South Korea
- Prior art keywords
- foam
- emc
- layer
- substrate
- temperature
- Prior art date
Links
- 239000006260 foam Substances 0.000 title claims abstract description 162
- 238000000034 method Methods 0.000 title claims abstract description 74
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 186
- 239000003094 microcapsule Substances 0.000 claims abstract description 26
- 239000010410 layer Substances 0.000 claims description 131
- 238000012546 transfer Methods 0.000 claims description 75
- 238000005187 foaming Methods 0.000 claims description 68
- 239000000853 adhesive Substances 0.000 claims description 24
- 230000001070 adhesive effect Effects 0.000 claims description 24
- 239000012790 adhesive layer Substances 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 11
- 229910000679 solder Inorganic materials 0.000 claims description 10
- 239000011241 protective layer Substances 0.000 claims description 9
- 239000011159 matrix material Substances 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000002360 preparation method Methods 0.000 claims description 2
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 claims 3
- 238000000059 patterning Methods 0.000 claims 1
- 238000005476 soldering Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 50
- 238000010586 diagram Methods 0.000 description 19
- 239000002775 capsule Substances 0.000 description 10
- 239000011521 glass Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 239000000470 constituent Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000011295 pitch Substances 0.000 description 3
- 239000010453 quartz Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- AKJVMGQSGCSQBU-UHFFFAOYSA-N zinc azanidylidenezinc Chemical compound [Zn++].[N-]=[Zn].[N-]=[Zn] AKJVMGQSGCSQBU-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003522 acrylic cement Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000006261 foam material Substances 0.000 description 1
- 239000004088 foaming agent Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000011342 resin composition Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000013518 transcription Methods 0.000 description 1
- 230000035897 transcription Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/0343—Manufacturing methods by blanket deposition of the material of the bonding area in solid form
- H01L2224/03436—Lamination of a preform, e.g. foil, sheet or layer
- H01L2224/0344—Lamination of a preform, e.g. foil, sheet or layer by transfer printing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
Abstract
본 발명은 웨이퍼 상에 형성된 LED 칩을 에칭 분리하여 분리된 각 칩을 캐리어 기판으로 전사하는 기술, 캐리어 기판에 전사된 각 칩 중 일부를 발포체를 이용한 캐리어 기판 및 디스플레이 패널로 선택적으로 전사하는 기술을 적용한 LED 칩 전사 방법 및 디스플레이 장치의 제조 방법에 관한 것이다.
본 발명의 실시 형태에 따른 발포체를 이용한 LED칩 전사 장치는, 기판, 상기 기판 상에 형성되고, 소정의 각각 다른 온도에서 발포되는 발포체를 각각 포함하는 2 이상의 EMC(Expandable Micro-Capsule) 층을 포함하여 이루어질 수 있다.
본 발명의 실시 형태에 따른 발포체를 이용한 LED칩 전사 장치는, 기판, 상기 기판 상에 형성되고, 소정의 각각 다른 온도에서 발포되는 발포체를 각각 포함하는 2 이상의 EMC(Expandable Micro-Capsule) 층을 포함하여 이루어질 수 있다.
Description
본 발명은 웨이퍼 상에 형성된 LED 칩을 에칭 분리하여 분리된 각 칩을 캐리어 기판으로 전사하는 기술, 캐리어 기판에 전사된 각 칩 중 일부를 발포체를 이용한 캐리어 기판 및 디스플레이 패널로 선택적으로 전사하는 기술을 적용한 LED 칩 전사 방법 및 디스플레이 장치의 제조 방법에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류가 인가되면 광을 방출하는 발광 소자 중 하나이다. 발광 다이오드는 저 전압으로 고효율의 광을 방출할 수 있어 에너지 절감 효과가 뛰어나다.
최근, 발광 다이오드의 휘도 문제가 크게 개선되어, 액정표시장치의 백라이트 유닛(Backlight Unit), 전광판, 표시기, 가전 제품 등과 같은 각종 기기에 적용되고 있다.
마이크로 발광 다이오드(μ-LED)의 크기는 1 ~ 100μm 수준으로 매우 작고, 40 인치(inch)의 디스플레이 장치를 구현하기 위해서는 대략 2,500만개 이상의 픽셀이 요구된다.
따라서, 40 인치의 디스플레이 장치를 하나 만드는데 단순한 픽 앤 플레이스(Pick & Place) 방법으로는 시간적으로 최소 한달이 소요되는 문제가 있다.
기존의 마이크로 발광 다이오드(μ-LED)는 사파이어 기판 상에 다수개로 제작된 후, 기계적 전사(Transfer) 방법인, 픽 앤 플레이스(pick & place)에 의해, 마이크로 발광 다이오드가 하나씩 유리 혹은 유연성 기판 등에 전사된다.
마이크로 발광 다이오드를 하나씩 픽업(pick-up)하여 전사하므로, 1:1 픽 앤 플레이스 전사 방법이라고 지칭한다.
그런데, 사파이어 기판 상에 제작된 마이크로 발광 다이오드 칩의 크기는 작고 두께가 얇기 때문에, 마이크로 발광 다이오드 칩을 하나씩 전사하는 픽 앤 플레이스 전사 공정 중에 상기 칩이 파손되거나, 전사가 실패하거나, 칩의 얼라인먼트(Alignment)가 실패되거나, 또는 칩의 틸트(Tilt)가 발생되는 등의 문제가 발생되고 있다.
또한, 전사 과정에 필요한 시간이 너무 오래 걸리는 문제가 있다.
본 발명은, 베이스 기판에 형성 또는 배치된 다수의 칩을 소정의 열과 압력을 이용하여 선택적으로 전사시킬 수 있는 방법을 제공한다.
또한, 본 발명은 베이스 기판에 형성된 다수의 칩을 소정의 발포체를 이용하여 선택적으로 전사시키고, 발포체의 발포 온도 특성을 이용하여 발포 온도에 따른 선택적 발포가 가능하도록 한다.
또한, 웨이퍼에서 캐리어 기판으로 전사된 다수의 칩들 중 일부를 다른 캐리어 기판으로 선택적으로 전사할 수 있는 방법을 제공하고자 한다.
또한, 웨이퍼에서 캐리어 기판으로 전사된 다수의 칩들 중 일부를 다른 캐리어 기판으로 선택적으로 전사하는 기술과 다른 캐리어 기판에 전사된 칩을 디스플레이 패널로 순차적으로 전사하는 기술을 이용하여 디스플레이 장치를 제조할 수 있는 방법을 제공하고자 한다.
또한, 다양한 크기와 픽셀간 다양한 피치를 갖는 디스플레이 장치를 제조할 수 있는 방법을 제공하고자 한다.
또한, 디스플레이 장치의 해상도에 무관하게 한정된 면적 상에 가능한 많은 수의 RGB 픽셀을 구비한 웨이퍼를 이용할 수 있는 방법을 제공하고자 한다.
또한, 대면적의 디스플레이 장치를 신속하게 제조할 수 있는 방법을 제공하고자 한다.
본 발명의 해결하고자 하는 과제는 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시 형태에 따른 발포체를 이용한 LED칩 전사 장치는, 기판, 상기 기판 상에 형성되고, 소정의 각각 다른 온도에서 발포되는 발포체를 각각 포함하는 2 이상의 EMC(Expandable Micro-Capsule) 층을 포함하여 이루어질 수 있다.
본 발명의 실시 형태에 따른 발포체를 이용한 LED칩 전사 방법은, 기설정된 소정의 다른 온도의 열을 각각 선택적, 순차적 또는 소정 시간 간격으로 가하여 해당 발포체를 온도별로 발포시켜, 해당 위치의 LED 칩을 목적 기판에 선택적으로 전사시킬 수 있다.
또한, 본 발명의 실시 형태에 따른 발포체를 이용한 LED칩 전사 방법은, 기판을 준비하는, 기판 준비단계; 상기 기판 상에 소정의 각각 다른 온도에서 발포되는 발포체를 각각 포함하는 2 이상의 EMC(Expandable Micro-Capsule) 층을 형성하는 EMC 층 형성단계; 상기 EMC 층의 마지막 층 상에 다수개의 행, 열 또는 행렬 배열된 LED 칩 어레이를 형성 또는 전사에 의해 배치시키는, LED 칩 배치단계; 및 기설정된 소정의 다른 온도의 열을 각각 순차적으로 가하여 패터닝되어 형성된 마지막 EMC 층으로부터 첫번째 EMC 층의 발포체를 각각 순차적으로 발포시켜, 해당 위치의 상기 LED 칩 어레이를 목적 기판에 선택적으로 전사시키는. 선택적 전사단계;를 포함하여 이루어진다.
상술한 본 발명의 구성에 따르면, 베이스 기판에 형성 또는 배치된 다수의 칩을 소정의 열과 압력을 이용하여 선택적으로 전사시킬 수 있는 이점이 있다.
또한, 각 웨이퍼 상에 형성된 R칩, G칩 및 B칩을 에칭을 통해 분리하는 기술, 분리된 각 칩을 캐리어 기판으로 전사하는 기술, 캐리어 기판에 전사된 각 칩 중 일부를 다른 캐리어 기판으로 선택적으로 전사하는 기술, 다른 캐리어 기판에 전사된 각 칩을 디스플레이 패널로 순차적으로 전사할 수 있는 이점이 있다.
또한, 본 발명은 베이스 기판에 형성된 다수의 칩을 소정의 발포체를 이용하여 선택적으로 전사시키고, 발포체의 발포 온도 특성을 이용하여 발포 온도에 따른 선택적 발포가 가능함으로써, 선택적 발포에 따른 LED 칩의 선택적 전사가 가능하게 된다.
또한, 마이크로급의 발광 소자를 하나하나 제어하지 않고, 선택된 다수의 발광 소자를 한꺼번에 디스플레이 패널로 신속히 전사할 수 있으므로, 디스플레이 장치의 제조 비용과 시간을 현저히 줄일 수 있는 이점이 있다.
또한, 대면적의 디스플레이 장치를 제조할 경우 상기 전사방법을 위치를 변경하며 반복적으로 실행하여 신속하게 제조할 수 있는 이점이 있다.
도 1은 본 발명의 일 실시 형태에 따른 LED칩 전사 방법을 설명하기 위한 개념도이다.
도 2는 도 1에 기반한 기판 상에 전사 형성된 LED 칩 배열과 발포체를 포함한 레이 아웃도이다.
도 3은 도 2의 발포체의 크기 및 발포 온도의 데이터 특성 테이블이다.
도 4는 본 발명의 다른 실시 형태에 따른 LED칩 전사 방법을 설명하기 위한 개념도이다.
도 5는 도 4에 기반한 기판 상에 전사 형성된 LED 칩 배열과 열 박리체를 포함한 레이 아웃도이다.
도 6은 본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법을 설명하기 위한 순서도이다.
도 7은 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 칩들이 형성된 도면이다.
도 8은 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 각각의 Epi를 성장시키는 공정도이다.
도 9는 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 형성된 각각의 칩들을 하나의 칩 단위로 에칭(Etching)하는 공정도이다.
도 10은 도 9의 에칭된 칩을 웨이퍼로부터 제1 캐리어 기판으로 전사시키는 공정도이다.
도 11은 웨이퍼를 LLO 기법으로 제거하는 공정도이다.
도 12는 도 6에 도시된 제2 캐리어 기판(220)을 준비하는 단계(S150)을 설명하기 위한 공정도이다.
도 13 내지 도 15는 도 6에 도시된 칩 어레이를 선택적으로 제1 캐리어 기판에서 제2 캐리어 기판으로 선택적으로 전사하는 과정을 설명하기 위한 예시적인 도면들이다.
도 19 및 도 20은 본 발명의 다른 실시예로서, 제2 캐리어 기판으로부터 디스플레이 패널로 LED 칩 어레이가 전사되는 공정을 나타낸 것이다.
도 2는 도 1에 기반한 기판 상에 전사 형성된 LED 칩 배열과 발포체를 포함한 레이 아웃도이다.
도 3은 도 2의 발포체의 크기 및 발포 온도의 데이터 특성 테이블이다.
도 4는 본 발명의 다른 실시 형태에 따른 LED칩 전사 방법을 설명하기 위한 개념도이다.
도 5는 도 4에 기반한 기판 상에 전사 형성된 LED 칩 배열과 열 박리체를 포함한 레이 아웃도이다.
도 6은 본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법을 설명하기 위한 순서도이다.
도 7은 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 칩들이 형성된 도면이다.
도 8은 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 각각의 Epi를 성장시키는 공정도이다.
도 9는 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 형성된 각각의 칩들을 하나의 칩 단위로 에칭(Etching)하는 공정도이다.
도 10은 도 9의 에칭된 칩을 웨이퍼로부터 제1 캐리어 기판으로 전사시키는 공정도이다.
도 11은 웨이퍼를 LLO 기법으로 제거하는 공정도이다.
도 12는 도 6에 도시된 제2 캐리어 기판(220)을 준비하는 단계(S150)을 설명하기 위한 공정도이다.
도 13 내지 도 15는 도 6에 도시된 칩 어레이를 선택적으로 제1 캐리어 기판에서 제2 캐리어 기판으로 선택적으로 전사하는 과정을 설명하기 위한 예시적인 도면들이다.
도 19 및 도 20은 본 발명의 다른 실시예로서, 제2 캐리어 기판으로부터 디스플레이 패널로 LED 칩 어레이가 전사되는 공정을 나타낸 것이다.
실시 형태의 설명에 있어서, 각 구성 요소의 "상(위) 또는 하(아래)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되거나 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 배치되어 형성되는 것을 모두 포함한다.
또한, "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
본 발명에서 사용되는 칩, CSP, LED 픽셀 CSP, LED 서브 픽셀 CSP는 다음과 같이 정의될 수 있다.
칩은 LED 칩, RGB 칩, R 칩, G 칩, B 칩, 미니(Mini) LED 칩 및 마이크로(Micro) LED 칩 등을 모두 포함하는 개념이다. 이하에서는, 설명의 편의 상, 상기 칩을 R 칩, G 칩 또는 B 칩으로 설명하지만, 상기 칩이 R 칩, G 칩 또는 B 칩으로만 한정되는 것은 아님에 유의해야 한다.
CSP(Chip Scale Package)는 단일 칩 패키지(single chip package)의 발전에 있어 최근 매우 주목 받는 패키지로서 반도체/패키지 면적비가 80% 이상인 단일 칩 패키지를 의미한다.
LED 픽셀 CSP는 Red LED, Green LED 및 Blue LED를 하나의 픽셀 단위로 하여 하나의 LED 픽셀을 CSP 패키징한 단일 패키지를 의미한다.
LED 서브 픽셀 CSP는 Red LED, Green LED, Blue LED 각각을 하나의 서브 픽셀 단위로 하여 하나의 LED 서브 픽셀 단위로 CSP 패키징한 단일 패키지를 의미한다.
웨이퍼 상에 형성된 발광체는 LED 칩으로 정의될 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 LED칩 전사 방법을 설명하기 위한 개념도이고, 도 2는 도 1에 기반한 기판 상에 전사 형성된 LED 칩 배열과 발포체를 포함한 레이 아웃도이며, 도 3은 도 2의 발포체의 크기 및 발포 온도의 데이터 특성 테이블이다.
도 1 내지 도 3에 도시된 바와 같이, 본 발명의 일 실시 형태에 따른 LED 칩의 전사 방법은 마이크로 캡슐 발포체를 이용할 수 있고, 특히 마이크로 캡슐 발포체의 발포 온도 특성을 이용하여 발포 온도별 마이크로 캡슐 발포체를 특정 위치에 배치함으로써, 선택적으로 온도 그룹별로 해당 LED 칩을 전사시키는 것이 가능하다.
도 1를 참조하면, X축은 전사 공정상의 시간축이고, Y축은 발포 온도를 나타낸다.
기준 온도(Ref. Temperature) 상에서 멀티 레이어로 구성된 기판(도 2 참조)이 준비된 상태에서, LT-캡슐 발포체 레이어(LT-Capsule Foaming)는 상대적으로 저온 발포 온도(LT, Low Temperature)에서 점착제 안에 내재되어 있던 마이크로 캡슐의 부피가 최소 2배 이상 증가하여 점착제 위로 발기되어 점착력이 제로화되고, 점착되어 있던 해당 위치의 LED 칩이 다른 기판으로 선택적으로 전사된다(Selective Transfer_1st).
이어서, HT-캡슐 발포체 레이어(HT-Capsule Foaming)는 상대적으로 LT 보다 높은 고온 발포 온도(HT, High Temperature)에서 점착제 안에 내재되어 있던 마이크로 캡슐의 부피가 최소 2배 이상 증가하여 점착제 위로 발기되어 점착력이 제로화되고, 점착되어 있던 해당 위치의 LED 칩이 다른 기판으로 선택적으로 전사된다(Selective Transfer_2nd).
도 3를 참조하면, 마이크로 캡슐 발포체의 타입별 크기와 발포 온도 데이터 특성을 알 수 있다.
도 3에 도시된 마이크로 캡슐 발포체는 특정 회사의 제품 모델별 특성을 나타낸 것으로서, 본 발명에서는 예시적으로 표시한 것이며 이에 한정되는 것은 아니다.
도 3에 도시된 바와 같이, 해당 Type별 마이크로 캡슐 발포체의 크기, 발포 시작 온도(Tstart) 및 발포 최대 온도(Tmax)가 개시되며, 각각의 마이크로 캡슐 발포체를 상대적 발포 온도별로 그룹화하여 저온 발포체 그룹(Low-temperature-expansive products), 중온 발포체 그룹(Medium-temperature-expansive products), 고온 발포체 그룹(High-temperature-expansive products), 극고온 발포체 그룹(Extremely high-temperature-expansive products)으로 구분할 수 있다.
발포 온도별 발포체 그룹은 발포 온도별로 2 이상의 그룹으로 구분할 수 있다.
도 1에서 설명된 LT-캡슐 발포체 레이어에서의 발포체는 저온 발포체 그룹에서 선택된 1종이 될 수 있고, HT-캡슐 발포체 레이어에서의 발포체는 고온 발포체 그룹에서 선택된 1종이 될 수 있다.
도 2를 참조하면, 도 1에 도시된 바와 같은 발포 온도 특성을 이용한 발포체의 선택적 발포에 따른 선택적 전사가 가능한 전사 장치를 볼 수 있다.
선택적 발포에 따른 선택적 전사가 가능한 전사 장치는, 기판(1a), HT 발포체(3a)를 포함하는 HT-EMC(High Temperature-Expandable Micro-Capsule)층(2a), LT 발포체(5a)를 포함하는 LT-EMC(Low Temperature-Expandable Micro-Capsule)층(4a), 점착층(6a) 및 LED 칩(100)으로 이루어질 수 있다.
기판(1a)은 글라스 기판일 수 있다.
LED 칩(100)은 웨이퍼로부터 성장시킨 RGB LED 칩이 이에 해당될 수 있고, 발광소자(111), 보호층(113) 및 패드(114)를 포함할 수 있다.
LED 칩(100)은 웨이퍼에서 성장시켜 에칭된 RGB LED 칩을 점착층(6a)을 매개로 하여 웨이퍼로부터 기판(1a)으로, 또는 웨이퍼에서 성장시켜 에칭된 RGB LED 칩을 제1 전사 기판을 통해 1차 전사한 후 제1 전사 기판으로부터 점착층(6a)을 매개로 하여 기판(1a)으로 전사시킬 수 있다.
기판(1a)의 상부로는 HT 발포체(3a)를 포함하는 HT-EMC 층(2a)이 형성될 수 있다.
HT-EMC 층(2a)의 상부로는 LT 발포체(5a)를 포함하는 LT-EMC 층(4a)이 형성될 수 있고, LT-EMC 층(4a)은 마스크에 의해 패턴 형성된 형상을 가지며, 특히 선택 전사시킬 LED 칩의 아래 부분에 패턴된 형상으로 이루어질 수 있다.
LT-EMC 층(4a)의 상부로는 점착층(6a)이 도포될 수 있고(패턴 형성된 LT-EMC 층(4a)의 측부를 포함하여 도포될 수 있음), 상술한 바와 같이 웨이퍼 또는 1차 전사 기판으로부터 기판(1a)으로 LED 칩(100)을 전사시킬 목적으로 사용될 수 있다.
이러한 구조의 전사 장치는 엔드 기판(예를 들면, 디스플레이 기판)으로 LED 칩(100)들을 선택적으로 전사시키기 위한 구조를 갖는다.
도 1 및 도 2를 참조하면, 우선적으로 LT-EMC 층(4a) 선상에 배열된 LED 칩(100a)들은 저온 발포 온도(상대적으로 저온이고, 도 3에서의 저온 발포체 그룹 중의 하나의 발포체를 포함)에서 발포되어 그 부피가 팽창됨으로 인해 점착력이 없어짐으로써 해당 위치의 LED 칩(100a)이 다른 기판 상으로 전사될 수 있다.
이어서, HT-EMC 층(2a) 선상에 배열된 LED 칩(100b)들은 고온 발포 온도(상대적으로 고온이고, 도 3에서의 고온 발포체 그룹 중의 하나의 발포체를 포함)에서 발포되어 그 부피가 팽창됨으로 인해 점착력이 없어짐으로써 남아 있는 LED 칩(100b)이 다른 기판 상으로 전사될 수 있다.
LT-EMC 층(4a) 선상에 배열된 LED 칩(100a)들은 LT-EMC 층(4a) 바로 위에 위치된 LED 칩(100a)들을 의미하고, HT-EMC 층(2a) 선상에 배열된 LED 칩(100b)들은 HT-EMC 층(2a) 상부에 남아 있는 LED 칩(100b)들을 의미한다.
이렇듯, LT-EMC 층(4a)과 HT-EMC 층(2a)을 멀티 레이어로 구성하여 발포 온도별로 발포되는 위치를 선택적으로 조절하여 해당 위치에서만 발포 및 전사가 가능하도록 할 수 있다.
도 2에 도시된 전사 장치를 이용한 더욱 구체적인 전사 공정은 도 6 내지 도 18를 참조할 수 있다.
도 4는 본 발명의 다른 실시 형태에 따른 LED칩 전사 방법을 설명하기 위한 개념도이고, 도 5는 도 4에 기반한 기판 상에 전사 형성된 LED 칩 배열과 열 박리체를 포함한 레이 아웃도이다.
도 4 및 도 5에 도시된 바와 같이, 본 발명의 다른 실시 형태에 따른 LED 칩의 전사 방법은 마이크로 캡슐 발포체를 이용할 수 있고, 특히 마이크로 캡슐 발포체의 발포 온도 특성을 이용하여 발포 온도별 마이크로 캡슐 발포체를 특정 위치에 배치함으로써, 선택적으로 온도 그룹별로 해당 LED 칩을 전사시키는 것이 가능하다.
도 4를 참조하면, X축은 전사 공정상의 시간축이고, Y축은 발포 온도를 나타낸다.
기준 온도(Ref. Temperature) 상에서 멀티 레이어로 구성된 기판(도 5 참조)이 준비된 상태에서, LT-캡슐 발포체 레이어(LT-Capsule Foaming)는 상대적으로 저온 발포 온도(LT, Low Temperature)에서 발포되고 점착력이 제로화되어 점착되어 있던 해당 위치의 LED 칩이 다른 기판으로 선택적으로 전사된다(Selective Transfer_1st).
이어서, MT-캡슐 발포체 레이어(MT-Capsule Foaming)는 상대적으로 LT 보다 높은 중온 발포 온도(MT, Medium Temperature)에서 발포되고 점착력이 제로화되어 점착되어 있던 해당 위치의 LED 칩이 다른 기판으로 선택적으로 전사된다(Selective Transfer_2nd).
이어서, HT-캡슐 발포체 레이어(HT-Capsule Foaming)는 상대적으로 MT 보다 높은 고온 발포 온도(HT, High Temperature)에서 발포되고 점착력이 제로화되어 점착되어 있던 해당 위치의 LED 칩이 다른 기판으로 선택적으로 전사된다(Selective Transfer_3rd).
도 3를 참조하면, 마이크로 캡슐 발포체의 타입별 크기와 발포 온도 데이터 특성을 알 수 있다.
도 4에서 설명된 LT-캡슐 발포체 레이어에서의 발포체는 저온 발포체 그룹에서 선택된 1종이 될 수 있고, MT-캡슐 발포체 레이어에서의 발포체는 중온 발포체 그룹에서 선택된 1종이 될 수 있고, HT-캡슐 발포체 레이어에서의 발포체는 고온 발포체 그룹에서 선택된 1종이 될 수 있다.
도 5를 참조하면, 도 4에 도시된 바와 같은 발포 온도 특성을 이용한 발포체의 선택적 발포에 따른 선택적 전사가 가능한 전사 장치를 볼 수 있다.
선택적 발포에 따른 선택적 전사가 가능한 전사 장치는, 기판(1b), HT 발포체(3b)를 포함하는 HT-EMC(High Temperature-Expandable Micro-Capsule)층(2b), MT 발포체(5b)를 포함하는 MT-EMC(Medium Temperature-Expandable Micro-Capsule)층(4b), LT 발포체(7b)를 포함하는 LT-EMC(Low Temperature-Expandable Micro-Capsule)층(6b), 점착층(8b) 및 LED 칩(100)으로 이루어질 수 있다.
기판(2b)은 글라스 기판일 수 있다.
LED 칩(100)은 웨이퍼로부터 성장시킨 RGB LED 칩이 이에 해당될 수 있고, 발광소자(111), 보호층(113) 및 패드(114)를 포함할 수 있다.
LED 칩(100)은 웨이퍼에서 성장시켜 에칭된 RGB LED 칩을 점착층(8b)을 매개로 하여 웨이퍼로부터 기판(1b)으로, 또는 웨이퍼에서 성장시켜 에칭된 RGB LED 칩을 제1 전사 기판을 통해 1차 전사한 후 제1 전사 기판으로부터 점착층(8b)을 매개로 하여 기판(1b)으로 전사시킬 수 있다.
기판(1b)의 상부로는 HT 발포체(3b)를 포함하는 HT-EMC 층(2b)이 형성될 수 있다.
HT-EMC 층(2b)의 상부로는 MT 발포체(5b)를 포함하는 MT-EMC 층(4b)이 형성될 수 있고, MT-EMC 층(4b)은 마스크에 의해 패턴 형성된 형상을 가지며, 특히 선택 전사시킬 LED 칩의 아래 부분에 패턴된 형상으로 이루어질 수 있다.
MT-EMC 층(4b)의 상부로는 LT 발포체(7b)를 포함하는 LT-EMC 층(6b)이 형성될 수 있고, LT-EMC 층(6b)은 마스크에 의해 패턴 형성된 형상을 가지며, 특히 선택 전사시킬 LED 칩의 아래 부분에 패턴된 형상으로 이루어질 수 있다.
LT-EMC 층(6b)의 상부로는 점착층(8b)이 도포될 수 있고(패턴 형성된 LT-EMC 층(6b) 및 MT-EMC 층(4b)의 측부를 포함하여 도포될 수 있음), 상술한 바와 같이 웨이퍼 또는 1차 전사 기판으로부터 기판(1b)으로 LED 칩(100)을 전사시킬 목적으로 사용될 수 있다.
이러한 구조의 전사 장치는 엔드 기판(예를 들면, 디스플레이 기판)으로 LED 칩(100)들을 선택적으로 전사시키기 위한 구조를 갖는다.
도 4 및 도 5를 참조하면, 우선적으로 LT-EMC 층(6b) 선상에 배열된 LED 칩(100a)들은 저온 발포 온도(상대적으로 저온이고, 도 3에서의 저온 발포체 그룹 중의 하나의 발포체를 포함)에서 발포되어 그 부피가 팽창됨으로 인해 점착력이 없어짐으로써 해당 위치의 LED 칩(100a)이 다른 기판 상으로 전사될 수 있다.
이어서, MT-EMC 층(4b) 선상에 배열된 LED 칩(100b)들은 고온 발포 온도(상대적으로 중온이고, 도 3에서의 중온 발포체 그룹 중의 하나의 발포체를 포함)에서 발포되어 그 부피가 팽창됨으로 인해 점착력이 없어짐으로써 남아 있는 LED 칩(100b)이 다른 기판 상으로 전사될 수 있다.
이어서, HT-EMC 층(2b) 선상에 배열된 LED 칩(100c)들은 고온 발포 온도(상대적으로 고온이고, 도 3에서의 고온 발포체 그룹 중의 하나의 발포체를 포함)에서 발포되어 그 부피가 팽창됨으로 인해 점착력이 없어짐으로써 남아 있는 LED 칩(100c)이 다른 기판 상으로 전사될 수 있다.
이렇듯, HT-EMC 층(2b), MT-EMC 층(4b) 및 LT-EMC 층(6b)을 멀티 레이어로 구성하여 발포 온도별로 발포되는 위치를 선택적으로 조절하여 해당 위치에서만 발포 및 전사가 가능하도록 할 수 있다.
LT-EMC 층(6b) 선상에 배열된 LED 칩(100a)들은 LT-EMC 층(6b) 바로 위에 위치된 LED 칩(100a)들을 의미하고, MT-EMC 층(4b) 선상에 배열된 LED 칩(100b)들은 MT-EMC 층(4b) 상부에서 LED 칩(100a)들이 먼저 전사되고 남은 LED 칩(100b)들을 의미하고, HT-EMC 층(2b) 선상에 배열된 LED 칩(100c)들은 HT-EMC 층(2b) 상부에 남아 있는 LED 칩(100c)들을 의미한다.
도 5에 도시된 전사 장치를 이용한 더욱 구체적인 전사 공정은 도 6 내지 도 12, 도 19 및 도 20을 참조할 수 있다.
이하, 도 6 내지 도 21를 참조하여, 상술한 LED 칩 전사 장치를 이용한 전사 방법에 대해 상세하게 설명한다.
도 6은 본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법을 설명하기 위한 순서도이다.
도 1을 참조하면, 본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법은, 각각의 웨이퍼 상에 각각의 다수의 칩을 형성하는 단계(S110), 각각의 칩을 하나의 칩 별로 웨이퍼를 에칭(Etching)하는 단계(S120), 칩 단위로 분리된 각각의 웨이퍼의 칩 어레이를 제1 캐리어 기판에 부착하는 단계(S130), LLO(Laser Lift Off) 공정에 의해 웨이퍼를 제거하는 단계(S140), 제2 캐리어 기판을 준비하는 단계(S150), 칩 어레이를 제1 캐리어 기판으로부터 제2 캐리어 기판으로 선택적으로 전사하는 단계(S160), 제2 캐리어 기판에 선택적으로 전사된 칩 어레이를 디스플레이 패널로 순차적으로 전사하는 단계(S170) 및 제2 캐리어 기판을 제거하는 단계(S180)를 포함한다.
S110 단계, S120 단계, S130 단계, S140 단계, S150 단계, S160 단계, S170, S180 단계를 이하에서 첨부된 도면을 참조하여 상세히 설명한다.
도 7은 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 칩들이 형성된 도면이다.
도 7에 도시된 바와 같이 본 발명의 실시 형태는 R칩, G칩 및 B칩이 각각 형성된 3개의 웨이퍼를 예시로서 설명하나 이에 한정되지는 않는다.
도 7를 참조하면, 각각의 하나의 웨이퍼(10R, 10G, 10B) 상에 같은 파장 대역의 광을 방출하는 복수의 발광 소자(11R, 11G, 11B)를 형성한다.
여기서, 발광 소자(11R, 11G, 11B)는 적색, 녹색, 청색의 광을 방출하는 발광 칩일 수 있다.
복수의 발광 소자(11R, 11G, 11B)는 각각의 웨이퍼(10R, 10G, 10B) 상에서 복수의 행과 열을 따라 등간격으로 이격된 채 배열될 수 있다.
등간격으로 배치된 발광 소자(11R, 11G, 11B)는 행 또는 열 방향으로 이후 디스플레이 패널에 전사되므로, 상대적으로 고가인 웨이퍼의 전체 면적으로 효율적으로 활용하여 발광 소자의 제조 단가를 낮출 수 있다.
한편, 각각의 하나의 웨이퍼(10R, 10G, 10B) 상에 다수의 칩을 형성한 후, 각 칩 별로 웨이퍼를 에칭 공정을 거쳐 각 칩 별로 분리할 수 있다.
각각의 웨이퍼(10R, 10G, 10B) 상에 형성된 칩 간의 피치(W)는 디스플레이 패널 상에 형성된 칩 간의 피치와 동일하거나 소정의 값의 비례상수의 배수로 정하여지는 것이 바람직하다.
이는 후술할 제2 캐리어 기판으로부터 디스플레이 패널로 칩들을 행렬 단위로 선택적으로 전사할 때 전사를 용이하게 할 수 있다.
도 8은 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 각각의 Epi를 성장시키는 공정도이다.
도 8을 참조하면, 3개의 웨이퍼(10R, 10G, 10B) 각각의 일면 상에 소정의 광을 방출하는 에피(11R, 11G, 11B)를 성장시킨다.
여기서, 웨이퍼(10R, 10G, 10B)는 사파이어(Al2O3), 실리콘, 갈륨비소(GaAs), 질화갈륨(GaN) 및 질화아연(ZnN) 중 어느 하나의 기판일 수 있다. 그러나 이에 한정하는 것은 아니며, 웨이퍼로 이용될 수 어떠한 기판이든 사용가능하다.
성장된 각각의 에피(11R, 11G, 11B) 상에 패드(14r, 14g, 14b)를 형성하고, 에피(11R, 11G, 11B)와 패드(14r, 14g, 14b)를 패시베이션(Passivation)하는 보호층(13)을 형성한다.
여기서, 패드(14r, 14g, 14b)는 확장되지 않은 것으로서, 일반적인 패드의 크기와 형상을 가질 수 있다.
보호층(13)을 형성할 때, 패드(14r, 14g, 14b)가 보호층(13)의 외부에 노출되도록 형성하는 것이 이후 패드의 영역을 확장하는 데 있어서 바람직하다.
도 8에는 도 6에서의 A-A Section과 B-B Section의 단면도를 각각 표현하고 있으며, 바람직하게는 칩 당 한 쌍의 (+), (-) 전극은 Epi 층 아래에 형성되는데, A-A section 기준으로 전극을 상하 형성할 수 있으며 필요에 따라서는 좌우로 형성하는 것도 가능함은 물론이다.
웨이퍼(10R, 10G, 10B) 상에 형성된 발광체는 칩 단위로 전기적으로 분리된 상태이며, 본 발명에서는 LED 칩이라 칭하며, 이후 칩 별로 에칭된 후 웨이퍼(10R, 10G, 10B)로부터 제1 캐리어 기판으로 전사된다.
도 9는 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 형성된 각각의 칩들을 하나의 칩 단위로 에칭(Etching)하는 공정도이다.
도 9를 참조하면, 도 8과 같이 웨이퍼(10B, 10G, 10B)에 에피(11R, 11G, 11B) 및 패드(14r, 14g, 14b)를 형성시키고, 보호층(13)을 각각의 칩 별로 에칭하여 물리적으로 분리된 다수의 칩(100R, 100G, 100B)을 형성한다. 여기서, 각 칩과 칩을 둘러싸는 보호층(13)을 본 명세서에서 칩이라 칭하도록 한다. 물론, 각 칩과 칩을 둘러싸는 보호층(13)을 픽셀 CSP 또는 서브 픽셀 CSP로도 칭할 수 있다.
여기서, 칩(100R, 100G, 100B) 별로 에칭하는 공정은 습식(Wet) 또는 건식(Dry) 에칭이 적용될 수 있으며, 에칭에 의해 LED 칩 모양이 정의되며, 이때 웨이퍼(10B, 10G, 10B)는 그대로 잔존하게 된다.
이하의 도면들에서 하나의 칩(100R, 100G, 100B)은 도 9에서 형성된 칩(100R, 100G, 100B)으로 도시되어 있으나, 이에 한정하는 것은 아니며, 도 7에서 행과 열 방향으로 에칭된 칩(100R, 100G, 100B) 어레이일 수도 있다.
각각의 칩(100R, 100G, 100B)은 와이어가 불필요한 플립 칩 구조를 가질 수 있다.
와이어 대신에 패드(14r, 14g, 14b)로 전기적 연결이 가능하며, 칩(100R, 100G, 100B) 각각은 패드(14r, 14g, 14b)를 통한 외부 제어신호에 따라 다양한 색상의 광을 방출할 수 있다.
또한, 본 발명에서 칩(100R, 100G, 100B) 각각은 R, G, B 별로 각각 서브 픽셀을 구성하여 CSP 형태로 제작된 새로운 개념의 소형 패키지화될 수 있다.
R 칩(100R), G 칩(100G) 및 B 칩(100B)은 하나의 발광 소자 또는 발광체를 구성할 수 있다.
각각의 칩(100R, 100G, 100B)을 복수로 행과 열 방향으로 제1 캐리어 기판에 부착시킴으로써 칩 어레이를 전사할 수 있는 선공정이 수행될 수 있고, 제1 캐리어 기판으로부터 제2 캐리어 기판으로 선택적으로 전사하고, 제2 캐리어 기판에 배열된 칩 어레이가 후술할 디스플레이 패널로 순차적으로 전사될 수 있다.
도 9에서와 같이 각각의 웨이퍼(10B, 10G, 10B) 상에서 칩(100R, 100G, 100B) 형태로 에칭된 칩 어레이들을 캐리어 기판에 부착하여 웨이퍼를 제거하는 공정을 수행하고, 이후 제1 캐리어 기판으로부터 제2 캐리어 기판으로 선택적 전사 및 디스플레이 패널로 순차적으로 선택적 전사시키는 공정을 살펴본다.
이하의 도면들은 도 6의 웨이퍼 상에서 행렬 배열된 칩 어레이에서 행(가로) 배열 기준으로 설명된다.
도 10은 도 9의 에칭된 칩을 웨이퍼로부터 제1 캐리어 기판으로 전사시키는 공정도이고, 도 11은 웨이퍼를 LLO 기법으로 제거하는 공정도이다.
도 10 및 도 11은 에칭된 칩을 디스플레이 패널로 전사시키기 위해 웨이퍼(10R, 10G, 10B)를 제거하기 위한 공정이다.
도 10을 참조하면, 에칭에 의해 칩이 행렬 방향으로 분리된 후(도 9와 같이), 제1 캐리어 기판(210R, 210G, 210B)을 웨이퍼(10R, 10G, 10B)의 반대 방향의 칩(100R, 100G, 100B)에 부착시킨다.
즉, 제1 캐리어 기판(210R, 210G, 210B)을 칩(100R, 100G, 100B)의 패드(14r, 14g, 14b)측에 부착시킨다.
여기서, 제1 캐리어 기판(210R, 210G, 210B) 각각은 글라스 기판(213R, 213G, 213B), 발포체(215R, 215G, 215B)를 포함하는 EMC 점착층(211R, 211G, 211B, Expandable Micro-Capsule)로 이루어질 수 있다.
발포체(215R, 215G, 215B)는 소정 온도에서 발포 특성을 갖는 마이크로 단위의 캡슐화된 발포 물질일 수 있다.
제1 캐리어 기판(210R, 210G, 210B) 각각은 글라스 기판(213R, 213G, 213B)으로 이루어지며, 발포체(215R, 215G, 215B)를 포함하는 EMC 점착층(211R, 211G, 211B)을 이용하게 됨으로써, 필름 형태의 플렉서블한 시트가 아닌 하드 타입의 글라스 기판(213R, 213G, 213B)을 이용할 수 있게 된다.
필름 기판을 사용하는 것 보다 글라스 기판을 사용할 수 있는 것은, 평탄도 이슈가 높고, 공정 온도에 유연성을 가지며, 반도체 공정의 자동화에 매우 유리할 수 있다.
도 11를 참조하면, 도 10과 같은 상태에서 LLO(Laser Lift Off) 공정에 의해 웨이퍼(10R, 10G, 10B)를 제거시키면, 칩(100R, 100G, 100B)은 제1 캐리어 기판(210R, 210G, 210B)에 부착된 상태로 놓이게 되며, 이때 칩(100R, 100G, 100B)의 방향은 반대 방향으로 발광체가 노출된 상태로 배치된다.
제1 캐리어 기판(210R, 210G, 210B)은, R LED 칩 어레이가 형성된 제1 캐리어 기판(210R), G LED 칩 어레이가 형성된 제1 캐리어 기판(210G) 및 B LED 칩이 어레이가 형성된 제1 캐리어 기판(210B)을 포함할 수 있다.
제1 캐리어 기판(210R, 210G, 210B)으로부터 제2 캐리어 기판으로 발광체를 선택적으로 전사시키는 공정을 설명함에 앞서서, 제2 캐리어 기판을 준비하는 공정부터 설명한다.
도 12의 (A) 내지 (D)는 도 6에 도시된 제2 캐리어 기판(220)을 준비하는 단계(S150)을 설명하기 위한 공정도이다.
도 12의 (A) 내지 (D)를 참조하면, 기판(221)을 준비한다(A).
기판(221)은 유리(Glass), 석영(Quartz), 인공 석영(synthetic Quartz) 및 금속(metal) 중 어느 하나의 물질로 구성될 수 있다. 기판(221)은 가급적 유연하지 않은 단단한 물질로 구성되는 것이 바람직하다.
기판(221) 상에 HT-발포체(225)가 혼합된 HT-EMC 층(223)을 형성한 후 경화시킨(B).
HT-EMC 층(223)은 점착액과 발포체(225)가 혼합된 재질일 수 있다.
발포체(225)는 외부로부터의 열에 의해 박리되는 물질 또는 외형이 변형되는 물질일 수 있다. 예를 들어 외부로부터의 열에 의해 부피가 커지는 발포제일 수 있으며, 마이크로 캡슐화된 발포체일 수 있다.
점착액과 발포체(225)을 100(중량%)으로 하였을 때, 발포체(225)는 5 내지 20 (중량%)일 수 있으나, 이에 한정하는 것은 아니며, 사용자에 필요에 따라 다른 중량비를 가질 수도 있다.
발포체(225)의 크기는 HT-EMC 층(223)의 두께보다 작다. 하지만, 발포체(225)가 외부로부터 열을 받으면, 외형이 커져 변형되는데, 변형된 외형은 HT-EMC 층(223)의 두께보다 크다.
발포체(225)의 외형이 변함으로서, 발포체(225)가 HT-EMC 층(223)에 부착된 칩들을 물리적으로 밀어내는 압력을 형성할 수 있다. 형성된 압력에 의해 칩들이 HT-EMC 층(223)으로부터 분리될 수 있다.
HT-EMC 층(223) 상에 LT-발포체(229)가 혼합된 LT-EMC 층(227)을 도포하고, LT-EMC 층(227) 상부 중 소정 위치에 감광성 포토레지스트(231)를 도포한다(C).
이후, 도포된 LT-EMC 층(227)과 감광성 포토레지스트(231)를 경화시킨 후 UV를 조사하여 감광성 포토레지스트(231)가 도포된 영역의 LT-EMC 층(227')만을 남긴다.
HT-EMC 층(223) 상에 LT-EMC 층(227')을 덮을 수 있도록 점착층(233)을 도포하여 경화시킨 후 에이징(Aging)시킨다(D).
점착층(233)은 아크릴 점착제 및 실리콘 수지 조성물 중 어느 하나일 수 있다.
도 13 내지 도 18은 도 6에 도시된 칩 어레이를 선택적으로 제1 캐리어 기판에서 제2 캐리어 기판으로 선택적으로 전사하는 과정을 설명하기 위한 예시적인 도면들이다.
도 13을 참조하면, R LED 칩 어레이(100R)가 형성된 제1 캐리어 기판(210R) 상에 제2 캐리어 기판(220R)을 배치한다. R LED 칩(100R)들 상에 제2 캐리어 기판(220R)의 EMC 점착층(211)을 접촉시켜 서로 부착되도록 한다.
도 14를 참조하면, 제1 캐리어 기판(210R) 상부로부터 열을 가한다.
도 15를 참조하면, 열에 의해 발포체(225)는 입사된 광자에 의해 발포 현상이 발생된다. 즉, 외형이 커지도록 변형된 발포체(225')가 된다.
발포체(225')의 크기가 EMC 점착층(211)의 두께보다 더 커지면서, 열에 의해 박리되는 물질(225)이 EMC 점착층(211)에 붙어있던 LED 칩(100R)들을 밀어낸다.
도 16를 참조하면, 발포체(225')에 의해 LED 칩(100R)들이 밀리면서, 제1 캐리어 기판(210R)은 제2 캐리어 기판(220R)으로부터 분리되고, 제2 캐리어 기판(220R) 상에 LED 칩(100R)들이 그대로 전사된다.
LED 칩(100R)과 제2 캐리어 기판(220R) 사이의 점착력은, LED 칩(100R)과 제1 캐리어 기판(210R) 사이의 점착력보다 크다. 이러한 점착력의 차이에 의해, 제2 캐리어 기판(220R)과 제1 캐리어 기판(210R)이 서로 분리될 때, LED 칩(100R)이 제 2 캐리어 기판(220R)으로 전사될 수 있다.
도 17 및 도 18은 제2 캐리어 기판(220R)으로부터 디스플레이 패널(300)로 R 칩 어레이가 전사되는 공정을 좀 더 상세하게 표현한 단면 공정을 나타낸 것이다.
도 17의 (A)를 참조하면, 디스플레이 패널(300)의 다수의 패드(31) 상에 솔더 페이스트(Solder Paste, 33)를 도포한다.
디스플레이 패널(300) 아래에는 TFT 어레이 기판(400)이 배치될 수 있다.
여기서, 솔더 페이스트(33)는 1열 내지 4열의 패드(31-SP1~31-SP4) 상에 도포될 수 있다.
솔더 페이스트(33)는 디스플레이 패널(300)의 다수의 패드(31) 상에 스크린 프린팅, 디스펜싱, 젯팅 등의 여러 방법을 통해 도포될 수 있다.
다음으로, 도 17의 (B)를 참조하면, 제2 캐리어 기판(220R)에 부착된 R 칩 어레이(100R)를 디스플레이 패널(300) 상으로 배치하고, R 칩 어레이(100R)의 패드를 디스플레이 패널(300)의 패드(31) 상에 도포된 솔더 페이스트(33-SP1, 33-SP4)위치에 배열시킨다.
다음으로, 도 18의 (C)를 참조하면, 제2 캐리어 기판(220R) 상부로부터 열을 가한다.
이때 열은 상대적으로 저온 즉, 저온 발포체가 발포될 수 있는 온도를 의미하며, 예를 들면, 도 3에서의 저온 발포체 그룹 중의 하나의 발포체를 포함하고 이 발포체가 발포될 수 있는 발포 온도를 의미할 수 있다.
LT-발포체(229)는 열에 의해 그 부피가 팽창하고 도포된 점착층(233)을 일정한 압력으로 밀어내면서 LED 칩(100R)과 제2 캐리어 기판(220R)간의 점착력을 잃게 되면서 LT-EMC 층(227) 선상에 위치한 LED 칩(100R)이 디스플레이 패널(300) 상으로 전사될 수 있으며, 나머지 LED 칩(100R)들은 HT-발포체(225)가 발포되지 않은 상태로서 그대로 제2 캐리어 기판(220R) 상에 놓이게 된다.
다음으로, 도 18의 (D)를 참조하면, 제2 캐리어 기판(220R) 상부로부터 다시 고온의 열을 가한다.
이때 열은 상대적으로 고온 즉, 고온 발포체가 발포될 수 있는 온도를 의미하며, 예를 들면, 도 3에서의 고온 발포체 그룹 중의 하나의 발포체를 포함하고 이 발포체가 발포될 수 있는 발포 온도를 의미할 수 있다.
HT-발포체(225)는 열에 의해 그 부피가 팽창한 HT-발포체(225')가 형성되고 도포된 점착층(233)을 일정한 압력으로 밀어내면서 LED 칩(100R)과 제2 캐리어 기판(220R)간의 점착력을 잃게 되면서 HT-EMC 층(223) 선상에 위치한 LED 칩(100R)이 디스플레이 패널(300) 상으로 전사될 수 있다.
도시된 도면 상에서는 HT-발포체(225')의 크기가 HT-EMC 층(223)과 점착층(233)의 두께 보다 작게 도시되었으나, 실제는 HT-발포체(225')의 크기가 HT-EMC 층(223)과 점착층(233)의 두께 보다 커야 할 것이다.
즉, 이와 같이 발포 온도가 다른 발포체들을 구분하여 멀티 레이어를 이루게 하고, 해당 발포 온도에 따라 순차적으로 또는 선택적으로 발포체을 발포시킴으로써 순차적으로 또는 선택적으로 LED 칩들을 목적 기판에 전사시키는 것이 가능하다.
도 19 및 도 20은 본 발명의 다른 실시예로서, 제2 캐리어 기판(320R)으로부터 디스플레이 패널(300)로 LED 칩 어레이가 전사되는 공정을 나타낸 것이다.
도 19 및 도 20에 도시된 바람직한 실시 형태는 도 17 및 도 18에 도시된 실시 형태와 비교하여, 선택 전사의 횟수를 다르게 한 것이다.
도 17 및 도 18에 도시된 실시형태는 제2 캐리어 기판으로부터 디스플레이 패널로 LED 칩들을 선택적으로 전사하는 공정에서, LT-발포체와 HT-발포체의 2단계 발포 및 선택 전사로서, 도 1의 개념을 적용한 것이라 볼 수 있다.
도 19 및 도 20에 도시된 실시형태는 제2 캐리어 기판으로부터 디스플레이 패널로 LED 칩들을 선택적으로 전사하는 공정에서, LT-발포체, MT-발포체, HT-발포체의 3단계 발포 및 선택 전사로서, 도 4의 개념을 적용한 것이라 볼 수 있다.
도 19의 (A)를 참조하면, 디스플레이 패널(300)의 다수의 패드(31) 상에 솔더 페이스트(Solder Paste, 33)를 도포하여 디스플레이 패널(300)의 기판을 준비한다.
디스플레이 패널(300) 아래에는 TFT 어레이 기판(400)이 배치될 수 있다.
여기서, 솔더 페이스트(33)는 1열 내지 6열의 패드(31-SP1~31-SP6) 상에 도포될 수 있다.
솔더 페이스트(33)는 디스플레이 패널(300)의 다수의 패드(31) 상에 스크린 프린팅, 디스펜싱, 젯팅 등의 여러 방법을 통해 도포될 수 있다.
다음으로, 도 19의 (B)를 참조하면, 제2 캐리어 기판(320R)에 부착된 LED R 칩 어레이(100R)를 디스플레이 패널(300) 상으로 얼라인시키고, LED R 칩 어레이(100R)의 패드를 디스플레이 패널(300)의 패드(31) 상에 도포된 솔더 페이스트(33-SP1~33-SP6)위치에 배열시킨다.
LED R 칩 어레이(100R)를 예시로서 설명하나, LED G 칩 어레이 및 LED B 칩 어레이도 마찬가지 방식으로 발포 및 선택 전사시킬 수 있다.
도 19의 제2 캐리어 기판(320R)과 도 17의 제2 캐리어 기판(220R)을 비교하면, 제2 캐리어 기판(220R)은 3-레이어로 형성되나 제2 캐리어 기판(320R)은 4-레이어로 형성되는 것이 다르다.
발포 온도에 따른 선택적 발포와 이에 연동된 선택적 전사에서, 선택적 전사 횟수에 따라 레이어가 하나씩 추가됨을 알 수 있고, 제2 캐리어 기판을 제작하는 공정은 도 12에 도시된 공정을 기본으로 한다.
도 19의 제2 캐리어 기판(320R)은 도 17의 제2 캐리어 기판(220R)과 비교하여 MT-발포체(331)를 포함하는 MT-EMC 층(329)이 HT-EMC 층(323)과 LT-EMC 층(335) 사이에 더 형성되어, 한 번의 선택적 발포 및 선택적 전사가 더 이루어지게 된다.
다음으로, 도 20의 (C)를 참조하면, 제2 캐리어 기판(220R) 상부로부터 열을 가한다.
이때 열은 상대적으로 저온 즉, 저온 발포체가 발포될 수 있는 온도를 의미하며, 예를 들면, 도 3에서의 저온 발포체 그룹 중의 하나의 발포체를 포함하고 이 발포체가 발포될 수 있는 발포 온도를 의미할 수 있다.
LT-발포체(337)는 열에 의해 그 부피가 팽창한 LT-발포체(337')가 되고, 도포된 점착층(327)을 일정한 압력으로 밀어내면서 LED 칩(100R)과 제2 캐리어 기판(320R)간의 점착력을 잃게 되면서 LT-EMC 층(335) 선상에 위치한 LED 칩(100R)이 디스플레이 패널(300) 상으로 전사될 수 있으며, 나머지 LED 칩(100R)들은 발포체가 발포되지 않은 상태로서 그대로 제2 캐리어 기판(320R) 상에 놓이게 된다.
다음으로, 도 20의 (D)를 참조하면, 제2 캐리어 기판(320R) 상부로부터 열을 가한다.
이때 열은 상대적으로 중온 즉, 중온 발포체가 발포될 수 있는 온도를 의미하며, 예를 들면, 도 3에서의 중온 발포체 그룹 중의 하나의 발포체를 포함하고 이 발포체가 발포될 수 있는 발포 온도를 의미할 수 있다.
MT-발포체(331)는 열에 의해 그 부피가 팽창한 MT-발포체(331')가 되고, 도포된 점착층(327)을 일정한 압력으로 밀어내면서 LED 칩(100R)과 제2 캐리어 기판(320R)간의 점착력을 잃게하여 MT-EMC 층(329) 선상에 위치한 LED 칩(100R)이 디스플레이 패널(300) 상으로 전사될 수 있으며, 나머지 LED 칩(100R)들은 발포체가 발포되지 않은 상태로서 그대로 제2 캐리어 기판(320R) 상에 놓이게 된다.
다음으로, 도 20의 (E)를 참조하면, 제2 캐리어 기판(320R) 상부로부터 다시 고온의 열을 가한다.
이때 열은 상대적으로 고온 즉, 고온 발포체가 발포될 수 있는 온도를 의미하며, 예를 들면, 도 3에서의 고온 발포체 그룹 중의 하나의 발포체를 포함하고 이 발포체가 발포될 수 있는 발포 온도를 의미할 수 있다.
HT-발포체(325)는 열에 의해 그 부피가 팽창하고 도포된 HT-EMC 층(323)을 일정한 압력으로 밀어내면서 LED 칩(100R)과 제2 캐리어 기판(320R)간의 점착력을 잃게하여 HT-EMC 층(323) 선상에 위치한 LED 칩(100R)이 디스플레이 패널(300) 상으로 전사될 수 있다.
즉, 이와 같이 발포 온도가 다른 발포체들을 구분하여 멀티 레이어를 이루게 하고, 해당 발포 온도에 따라 순차적으로 또는 선택적으로 발포체을 발포시킴으로써 순차적으로 또는 선택적으로 LED 칩들을 목적 기판에 전사시키는 것이 가능하다.
이상에서 실시 형태들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 형태에 포함되며, 반드시 하나의 실시 형태에만 한정되는 것은 아니다. 나아가, 각 실시 형태에서 예시된 특징, 구조, 효과 등은 실시 형태들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 형태들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시 형태를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 형태의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 형태에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10R, 10G, 10B : 웨이퍼
100R, 100G, 100B : 칩
210R, 210G, 210B : 제1 캐리어 기판
220R, 220G, 220B, 320R : 제2 캐리어 기판
300 : 디스플레이 패널
400 : TFT 어레이 기판
100R, 100G, 100B : 칩
210R, 210G, 210B : 제1 캐리어 기판
220R, 220G, 220B, 320R : 제2 캐리어 기판
300 : 디스플레이 패널
400 : TFT 어레이 기판
Claims (12)
- 기판,
상기 기판 상에 형성되고, 소정의 각각 다른 온도에서 발포되는 발포체를 각각 포함하고, 상하 적층되는 2 이상의 EMC(Expandable Micro-Capsule) 층을 포함하고,
상기 2 이상의 EMC 층은 상대적으로 고온 발포되는 EMC 층 위에 상대적으로 저온 발포되는 EMC 층이 적층되고,
상층에 적층되는 EMC 층으로 갈수록 패터닝되어 더 좁은 면적으로 형성되는, 발포체를 이용한 LED칩 전사 장치. - 제1항에 있어서,
상기 발포체는 발포 온도 특성별로 구분 설정된 다수개의 발포체 그룹으로부터 선택되는, 발포체를 이용한 LED칩 전사 장치. - 제1항에 있어서,
상기 발포체는 발포 온도 특성별로 구분 설정된 저온 발포체 그룹, 중온 발포체 그룹, 고온 발포체 그룹 및 극고온 발포체 그룹으로부터 선택되는, 발포체를 이용한 LED칩 전사 장치. - 제1항에 있어서,
상기 2 이상의 EMC 층은 상기 발포체와 점착액이 혼합된 층이고,
상기 2 이상의 EMC 층 중 상기 기판 위의 첫번째 EMC 층 외에 다른 EMC 층은, 상기 발포체와 감광성 포토레지스트가 혼합되어 UV조사에 의해 패터닝된 층인, 발포체를 이용한 LED칩 전사 장치. - 소정의 각각 다른 온도에서 발포되는 발포체를 각각 포함하고, 상하 적층되는 2 이상의 EMC(Expandable Micro-Capsule) 층을 구비하고,
상층에 적층되는 EMC 층으로 갈수록 패터닝되어 더 좁은 면적으로 형성되고, 패터닝되는 위치에 따라 LED칩이 배치되고,
기설정된 소정의 다른 온도의 열을 각각 선택적, 순차적 또는 소정 시간 간격으로 가하여 상기 발포체를 온도별로 발포시켜, 해당 위치의 LED칩을 목적 기판에 선택적으로 전사시키는, 발포체를 이용한 LED칩 전사 방법. - 기판을 준비하는, 기판 준비단계;
상기 기판 상에 소정의 각각 다른 온도에서 발포되는 발포체를 각각 포함하고, 상하 적층되는 2 이상의 EMC(Expandable Micro-Capsule) 층을 형성하는 EMC 층 형성단계;
상기 EMC 층의 마지막 층 상에 다수개의 행, 열 또는 행렬 배열된 LED 칩 어레이를 형성 또는 전사에 의해 배치시키는, LED 칩 배치단계; 및
기설정된 소정의 다른 온도의 열을 각각 순차적으로 가하여 마지막 EMC 층으로부터 첫번째 EMC 층의 발포체를 각각 순차적으로 발포시켜, 해당 위치의 상기 LED 칩 어레이를 목적 기판에 선택적으로 전사시키는, 선택적 전사단계;를 포함하고,
상기 EMC 층 형성단계는,
상기 2 이상의 EMC 층 중 상기 기판 위의 첫번째 EMC 층 외에 다른 EMC 층을 상기 발포체와 감광성 포토레지스트를 혼합하여 UV조사에 의해 패터닝된 층으로 형성하는, 패터닝 형성단계; 및
상기 2 이상의 EMC 층 중 상기 첫번째 EMC 층은 상기 발포체와 점착액이 혼합하여 경화시키는, 첫번째 EMC 층 형성단계;를 포함하는, 발포체를 이용한 LED칩 전사 방법. - 제6항에 있어서,
상기 발포체는 발포 온도 특성별로 구분 설정된 다수개의 발포체 그룹으로부터 선택되는, 발포체를 이용한 LED칩 전사 방법. - 삭제
- 웨이퍼 상에 다수의 칩과 다수의 칩을 패시베이션하는 보호층을 형성하는, 칩 형성단계;
상기 웨이퍼 상의 각각의 칩 별로 상기 보호층을 에칭하는, 에칭단계;
상기 웨이퍼 상에 에칭되어 행, 열 또는 행렬로 배열된 칩 어레이를 발포체를 포함하는 EMC 점착층의 점착력에 의해 제1 캐리어 기판으로 전사시키는, 1차 전사단계;
상기 웨이퍼를 상기 칩 어레이로부터 제거하는, 웨이퍼 제거단계;
기판, 상기 기판 상에 소정의 각각 다른 온도에서 발포되는 발포체를 각각 포함하고, 상하 적층되는 2 이상의 EMC 층을 포함하는 제2 캐리어 기판으로 제1 캐리어 기판의 LED 칩 어레이를 전사시키는, 2차 전사단계; 및
상기 제2 캐리어 기판 위로, 기설정된 소정의 다른 온도의 열을 각각 소정 시간 간격으로 가하여 마지막 EMC 층으로부터 첫번째 EMC 층의 발포체를 각각 순차적으로 발포시켜, 해당 위치의 상기 LED 칩 어레이를 디스플레이 패널로 소정 시간 간격으로 선택 전사시키는, 디스플레이 패널 전사단계;를 포함하고,
상기 2차 전사단계는, 기판을 준비하는 단계; 상기 기판 상에 소정의 각각 다른 온도에서 발포되는 발포체를 각각 포함하는 2 이상의 EMC(Expandable Micro-Capsule) 층을 형성하는 단계; 및 상기 제1 캐리어 기판 상에 행, 열 또는 행렬로 전사된 LED 칩 어레이를 소정 온도의 열을 가하여 발포체를 발포시켜 제2 캐리어 기판으로 전사시키는 단계;를 포함하고,
상기 EMC 층 형성단계는, 상기 2 이상의 EMC 층 중 상기 기판 위의 첫번째 EMC 층 외에 다른 EMC 층을 상기 발포체와 감광성 포토레지스트를 혼합하여 UV조사에 의해 패터닝된 층으로 형성하는, 패터닝 형성단계; 및 상기 2 이상의 EMC 층 중 상기 첫번째 EMC 층은 상기 발포체와 점착액이 혼합하여 경화시키는, 첫번째 EMC 층 형성단계;를 포함하는, 디스플레이 장치의 제조 방법. - 삭제
- 삭제
- 제9항에 있어서,
상기 디스플레이 패널 전사단계는,
상기 디스플레이 패널의 다수의 패드 상에 솔더 페이스트를 도포하는 단계;
상기 제2 캐리어 기판에 전사된 상기 LED 칩 어레이의 패드를 도포된 상기 솔더 페이스트에 접촉시켜 솔더링하는 단계; 및
상기 제2 캐리어 기판으로부터 상기 LED 칩 어레이를 상기 디스플레이 패널로 전사하는 단계;를 포함하는, 디스플레이 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200030498A KR102225498B1 (ko) | 2020-03-12 | 2020-03-12 | 발포체를 이용한 led칩 전사 방법 및 장치, 이를 이용한 디스플레이 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200030498A KR102225498B1 (ko) | 2020-03-12 | 2020-03-12 | 발포체를 이용한 led칩 전사 방법 및 장치, 이를 이용한 디스플레이 장치의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR102225498B1 true KR102225498B1 (ko) | 2021-03-10 |
Family
ID=75149009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200030498A KR102225498B1 (ko) | 2020-03-12 | 2020-03-12 | 발포체를 이용한 led칩 전사 방법 및 장치, 이를 이용한 디스플레이 장치의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102225498B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230094637A (ko) | 2021-12-21 | 2023-06-28 | 한국광기술원 | 마이크로 led 디스플레이 제조방법 |
| KR20230094636A (ko) | 2021-12-21 | 2023-06-28 | 한국광기술원 | 마이크로 led 디스플레이 제조방법 |
| WO2024005597A1 (ko) * | 2022-06-30 | 2024-01-04 | 엘씨스퀘어(주) | 미세 발광 소자의 전사 방법 |
| KR20240017477A (ko) | 2022-08-01 | 2024-02-08 | 한국광기술원 | 마이크로 led 패키지 및 이를 구비한 디스플레이 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3091304B2 (ja) * | 1992-03-04 | 2000-09-25 | 日東電工株式会社 | 発泡剥離性シート |
| US20030162463A1 (en) * | 2001-04-11 | 2003-08-28 | Kunihiko Hayashi | Element transfer method, element arrangmenet method using the same, and image display |
| KR20190096256A (ko) | 2018-02-08 | 2019-08-19 | 한국과학기술원 | 전사부재 및 선택적 전사 기술을 이용한 액티브 매트릭스 rgb 수직형 마이크로led 디스플레이 |
-
2020
- 2020-03-12 KR KR1020200030498A patent/KR102225498B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3091304B2 (ja) * | 1992-03-04 | 2000-09-25 | 日東電工株式会社 | 発泡剥離性シート |
| US20030162463A1 (en) * | 2001-04-11 | 2003-08-28 | Kunihiko Hayashi | Element transfer method, element arrangmenet method using the same, and image display |
| KR20190096256A (ko) | 2018-02-08 | 2019-08-19 | 한국과학기술원 | 전사부재 및 선택적 전사 기술을 이용한 액티브 매트릭스 rgb 수직형 마이크로led 디스플레이 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230094637A (ko) | 2021-12-21 | 2023-06-28 | 한국광기술원 | 마이크로 led 디스플레이 제조방법 |
| KR20230094636A (ko) | 2021-12-21 | 2023-06-28 | 한국광기술원 | 마이크로 led 디스플레이 제조방법 |
| WO2024005597A1 (ko) * | 2022-06-30 | 2024-01-04 | 엘씨스퀘어(주) | 미세 발광 소자의 전사 방법 |
| KR20240017477A (ko) | 2022-08-01 | 2024-02-08 | 한국광기술원 | 마이크로 led 패키지 및 이를 구비한 디스플레이 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102225498B1 (ko) | 발포체를 이용한 led칩 전사 방법 및 장치, 이를 이용한 디스플레이 장치의 제조 방법 | |
| KR102688372B1 (ko) | 발광 디바이스 및 그 제조 방법 | |
| JP6744870B2 (ja) | マイクロ発光ダイオードの転写方法、製造方法、マイクロ発光ダイオード装置、及び電子機器 | |
| KR102218988B1 (ko) | Led칩 전사용 감광성 전사 수지, 그 감광성 전사 수지를 이용한 led칩 전사 방법 및 이를 이용한 디스플레이 장치의 제조 방법 | |
| KR102216369B1 (ko) | 발포체와 감광성 수지를 이용한 led칩 전사 방법 및 장치, 이를 이용한 디스플레이 장치의 제조 방법 | |
| KR20020027253A (ko) | 소자 실장 방법 | |
| CN107240356B (zh) | 全彩led显示单元及其制备方法 | |
| US20220416125A1 (en) | Display apparatus using micro led and manufacturing method therefor | |
| CN109494216A (zh) | 堆叠结构微型led显示器 | |
| JP2022190184A (ja) | ディスプレイパネル作製方法 | |
| KR102360325B1 (ko) | 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치 | |
| KR102385376B1 (ko) | 마이크로 진공모듈을 이용한 마이크로 led 어레이 전사를 위한 기판, 마이크로 led 어레이, 마이크로 진공모듈 간의 배치 구조 및 이를 이용한 마이크로 led 디스플레이 제작 방법 | |
| KR102173090B1 (ko) | 캐리어 기판의 선택적 전사 방법, 이를 이용한 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치 | |
| KR102174847B1 (ko) | 디스플레이 장치의 제조 방법 및 디스플레이 장치 | |
| KR102118179B1 (ko) | 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치 | |
| KR20220116182A (ko) | 마이크로 엘이디 전사 방법 및 마이크로 엘이디 전사 장치 | |
| KR102323587B1 (ko) | 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치 | |
| KR102481416B1 (ko) | 감광성 수지를 이용한 led칩 전사 장치 | |
| KR20190117968A (ko) | 디스플레이 장치 및 그의 제조 방법 | |
| KR102323586B1 (ko) | 확장 패드를 갖는 led 서브 픽셀 csp | |
| KR102626606B1 (ko) | 디스플레이 장치의 제조 방법 및 디스플레이 장치 | |
| KR102203649B1 (ko) | 서브 픽셀 csp, 서브 픽셀 csp의 제조 방법, 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치 | |
| KR102467677B1 (ko) | Led칩 전사용 수지를 이용한 led칩 전사 방법 | |
| KR102262749B1 (ko) | 솔더 페이스트 선택적 도포 방법, 이를 이용한 디스플레이 장치 제조 방법 | |
| KR102203639B1 (ko) | 디스플레이 장치의 제조 방법 및 디스플레이 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |