KR102262749B1 - 솔더 페이스트 선택적 도포 방법, 이를 이용한 디스플레이 장치 제조 방법 - Google Patents

솔더 페이스트 선택적 도포 방법, 이를 이용한 디스플레이 장치 제조 방법 Download PDF

Info

Publication number
KR102262749B1
KR102262749B1 KR1020190107922A KR20190107922A KR102262749B1 KR 102262749 B1 KR102262749 B1 KR 102262749B1 KR 1020190107922 A KR1020190107922 A KR 1020190107922A KR 20190107922 A KR20190107922 A KR 20190107922A KR 102262749 B1 KR102262749 B1 KR 102262749B1
Authority
KR
South Korea
Prior art keywords
sub
pixel
solder paste
pads
display panel
Prior art date
Application number
KR1020190107922A
Other languages
English (en)
Other versions
KR20210026722A (ko
Inventor
민재식
이재엽
박재석
조병구
Original Assignee
(주)라이타이저
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)라이타이저 filed Critical (주)라이타이저
Priority to KR1020190107922A priority Critical patent/KR102262749B1/ko
Publication of KR20210026722A publication Critical patent/KR20210026722A/ko
Application granted granted Critical
Publication of KR102262749B1 publication Critical patent/KR102262749B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0343—Manufacturing methods by blanket deposition of the material of the bonding area in solid form
    • H01L2224/03436—Lamination of a preform, e.g. foil, sheet or layer
    • H01L2224/0344—Lamination of a preform, e.g. foil, sheet or layer by transfer printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 각 웨이퍼 상에 각각 3종류의 RGB 서브 픽셀 CSP 어레이을 형성한 후, 디스플레이 패널에 선택적으로 전사할 수 있는 솔더 마스크 레이어를 활용한 디스플레이 장치의 제조 방법과 이에 의해 제조된 디스플레이 장치에 관한 것이다.
본 발명에 따른 솔더 페이스트 선택적 도포 방법은, 행 또는 열 방향으로 솔더 페이스트를 도포하기 위한 제1 도포 홀들이 형성된 제1 솔더 마스크를 통해, 상기 제1 도포 홀에 대응되는 상기 디스플레이 패널의 제1 패드들에 솔더 페이스트를 도포하는, 제1 솔더 페이스트 단계; 상기 제1 패드들의 인접 행 또는 열 방향으로 솔더 페이스트를 도포하기 위한 제2 도포 홀들과 상기 제1 패드들을 각각 덮는 제1 서브 픽셀 터널들이 형성된 제2 솔더 마스크를 통해, 상기 제2 도포 홀에 대응되는 상기 디스플레이 패널의 제2 패드들에 솔더 페이스트를 도포하는, 제2 솔더 페이스트 선택 도포 단계; 및 상기 제2 패드들의 인접 행 또는 열 방향으로 솔더 페이스트를 도포하기 위한 제3 도포 홀들과 상기 제1 및 제2 패드들을 각각 덮는 제2 서브 픽셀 터널들이 형성된 제3 솔더 마스크를 통해, 상기 제3 도포 홀에 대응되는 상기 디스플레이 패널의 제3 패드들에 솔더 페이스트를 도포하는, 제3 솔더 페이스트 선택 도포 단계;를 포함하여 이루어질 수 있다.

Description

솔더 페이스트 선택적 도포 방법, 이를 이용한 디스플레이 장치 제조 방법 {SOLDER PASTE SELECTIVE-PAINTING METHOD, MANUFACTURING METHOD OF DISPLAY APPARATUS USING THE SAME}
본 발명은 디스플레이 장치의 제조 방법 및 디스플레이 장치에 관한 것으로서, 보다 상세하게는 각 웨이퍼 상에 각각 3종류의 RGB 서브 픽셀 CSP 어레이을 형성한 후, 디스플레이 패널에 선택적으로 전사할 수 있는 솔더 마스크 레이어를 활용한 디스플레이 장치의 제조 방법과 이에 의해 제조된 디스플레이 장치에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류가 인가되면 광을 방출하는 발광 소자 중 하나이다. 발광 다이오드는 저 전압으로 고효율의 광을 방출할 수 있어 에너지 절감 효과가 뛰어나다.
최근, 발광 다이오드의 휘도 문제가 크게 개선되어, 액정표시장치의 백라이트 유닛(Backlight Unit), 전광판, 표시기, 가전 제품 등과 같은 각종 기기에 적용되고 있다.
마이크로 발광 다이오드(μ-LED)의 크기는 1 ~ 100μm 수준으로 매우 작고, 40 인치(inch)의 디스플레이 장치를 구현하기 위해서는 대략 2,500만개 이상의 픽셀이 요구된다.
따라서, 40 인치의 디스플레이 장치를 하나 만드는데 단순한 픽 앤 플레이스(Pick & Place) 방법으로는 시간적으로 최소 한달이 소요되는 문제가 있다.
기존의 마이크로 발광 다이오드(μ-LED)는 사파이어 기판 상에 다수개로 제작된 후, 기계적 전사(Transfer) 방법인, 픽 앤 플레이스(pick & place)에 의해, 마이크로 발광 다이오드가 하나씩 유리 혹은 유연성 기판 등에 전사된다.
마이크로 발광 다이오드를 하나씩 픽업(pick-up)하여 전사하므로, 1:1 픽 앤 플레이스 전사 방법이라고 지칭한다.
그런데, 사파이어 기판 상에 제작된 마이크로 발광 다이오드 칩의 크기는 작고 두께가 얇기 때문에, 마이크로 발광 다이오드 칩을 하나씩 전사하는 픽 앤 플레이스 전사 공정 중에 상기 칩이 파손되거나, 전사가 실패하거나, 칩의 얼라인먼트(Alignment)가 실패되거나, 또는 칩의 틸트(Tilt)가 발생되는 등의 문제가 발생되고 있다.
또한, 전사 과정에 필요한 시간이 너무 오래 걸리는 문제가 있다.
대한민국 공개특허 10-2019-0096256
본 발명은, 다수의 RGB 서브 픽셀을 신속하게 디스플레이 패널로 선택적으로 전사할 수 있는 디스플레이 장치의 제조 방법을 제공한다.
또한, 웨이퍼에서 디스플레이 패널로 전사 공정시 웨이퍼에 형성된 각각의 RGB 서브 픽셀 CSP 어레이를 행 또는 열 방향으로 선택적으로 전사할 수 있는 솔더 마스크 레이어를 활용하여 보다 정확한 RGB별 순차 선택적 전사를 가능하게 하고자 한다.
또한, 다양한 크기와 픽셀간 다양한 피치를 갖는 디스플레이 장치를 제조할 수 있는 디스플레이 장치의 제조 방법을 제공한다.
또한, 디스플레이 장치의 해상도에 무관하게 한정된 면적 상에 가능한 많은 수의 RGB 픽셀을 구비한 웨이퍼를 이용할 수 있는 디스플레이 장치의 제조 방법을 제공한다.
또한, 대면적의 디스플레이 장치를 신속하게 제조할 수 있는 디스플레이 장치의 제조 방법을 제공한다.
본 발명의 해결하고자 하는 과제는 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명에 따른 서브 픽셀 CSP의 선택적 전사를 통한 디스플레이 장치의 제조 방법은, 각각의 웨이퍼 상에 R 서브 픽셀, G 서브 픽셀 및 B 서브 픽셀별로 서브 픽셀을 형성하는, RGB 서브 픽셀 형성 단계; 상기 RGB 서브 픽셀이 형성된 상기 각각의 웨이퍼를 하나의 서브 픽셀 별로 다이싱하는, 다이싱 단계; 행 또는 열 방향의 서브 픽셀 CSP 어레이를 캐리어 기판으로 전사하는, 1차 전사 단계; 및 상기 캐리어 기판에 전사된 상기 서브 픽셀 CSP 어레이를 디스플레이 패널로 RGB 서브 픽셀별로 순차 선택적으로 전사하는, 2차 전사 단계;를 포함하여 이루어진다.
여기서, 상기 제1 솔더 페이스트 단계에 의해 도포된 상기 디스플레이 패널의 제1 패드들에 해당 제1 서브 픽셀 CSP 어레이가 전사되는, 제1 서브 픽셀 전사 단계; 상기 제2 솔더 페이스트 단계에 의해 도포된 상기 디스플레이 패널의 제2 패드들에 해당 제2 서브 픽셀 CSP 어레이가 전사되는, 제2 서브 픽셀 전사 단계; 및 상기 제3 솔더 페이스트 단계에 의해 도포된 상기 디스플레이 패널의 제3 패드들에 해당 제3 서브 픽셀 CSP 어레이가 전사되는, 제3 서브 픽셀 전사 단계;를 포함할 수 있다.
여기서, 상기 제1 서브 픽셀 터널들은 상기 제1 서브 픽셀 CSP 어레이 각각을 덮으며, 상기 제2 서브 픽셀 터널들은 상기 제2 서브 픽셀 CSP 어레이 각각을 커버하여 덮을 수 있는 것이 바람직하다.
여기서, 상기 제2 및 제3 솔더 마스크는 2 층으로 구성이 되고, 상기 제2 및 제3 도포 홀은 관통홀이고, 상기 제2 및 제3 서브 픽셀 터널은 상기 제2 및 제3 솔더 마스크 각각의 1층에 형성되는 것이 바람직하다.
또한, 솔더 페이스트 선택적 도포 방법을 이용한 디스플레이 장치의 제조 방법은, 각각의 웨이퍼 상에 R 서브 픽셀 CSP(Chip Scale Package), G 서브 픽셀 CSP 및 B 서브 픽셀 CSP별로 서브 픽셀 CSP를 형성하는, RGB 서브 픽셀 CSP 형성 단계; 상기 RGB 서브 픽셀 CSP가 형성된 상기 각각의 웨이퍼를 하나의 서브 픽셀 CSP 별로 다이싱하는, 다이싱 단계; 행 또는 열 방향의 서브 픽셀 CSP 어레이를 캐리어 기판으로 전사하는, 1차 전사 단계; 행 또는 열 방향으로 솔더 페이스트를 도포하기 위한 도포 홀들이 형성된 솔더 마스크를 디스플레이 패널에 얼라인하여, 상기 도포 홀에 대응되는 상기 디스플레이 패널의 패드들에 솔더 페이스트를 도포하는, 솔더 페이스트 단계; 및 상기 캐리어 기판에 전사된 상기 서브 픽셀 CSP 어레이를 상기 디스플레이 패널의 상기 솔더 페이스트가 도포된 패드들 상에 RGB 서브 픽셀별로 순차 선택적으로 전사하는, 2차 전사 단계;를 포함하여 이루어질 수 있다.
여기서, 상기 솔더 페이스트 단계는 열 또는 행 방향의 순차적으로 제1 내지 제3 솔더 페이스트 단계를 포함하고, 상기 2차 전사 단계에서, R 서브 픽셀 CSP 어레이, G 서브 픽셀 CSP 어레이 및 B 서브 픽셀 CSP 어레이의 전사는 상기 제1 내지 제3 솔더 페이스트 단계와 교번적으로 공정이 수행되는 것이 바람직하다.
여기서, 상기 솔더 마스크는, 행 또는 열 방향으로 디스플레이 패널의 제1 패드들 상에 솔더 페이스트를 도포하기 위한 제1 도포 홀들이 형성된 제1 솔더 마스크와, 상기 제1 패드들의 인접 행 또는 열 방향으로 솔더 페이스트를 도포하기 위한 제2 도포 홀들과 상기 제1 패드들을 각각 덮는 제1 서브 픽셀 터널들이 형성된 제2 솔더 마스크와, 상기 제2 패드들의 인접 행 또는 열 방향으로 솔더 페이스트를 도포하기 위한 제3 도포 홀들과 상기 제1 및 제2 패드들을 덮는 제2 서브 픽셀 터널들이 형성된 제3 솔더 마스크를 포함할 수 있다.
여기서, 상기 2차 전사 단계는, 상기 캐리어 기판에 전사된 상기 서브 픽셀 CSP 어레이 중 일부 서브 픽셀 CSP의 패드를 도포된 상기 솔더 페이스트에 접촉시켜 솔더링하는, 솔더링 단계; 및 상기 캐리어 기판과 상기 캐리어 기판에 전사된 나머지 서브 픽셀 CSP를 상기 디스플레이 패널로부터 분리시키는, 분리 단계;를 포함할 수 있다.
여기서, 상기 RGB 서브 픽셀 CSP 형성 단계에서, 상기 RGB 픽셀 CSP의 각 패드를 확장하여 확장된 패드를 형성하는 단계;를 더 포함할 수 있다.
여기서, 상기 디스플레이 패널의 마주하는 한 쌍의 패드를 좌우로 영역 이동하여 패드 간격을 넓히는, 영역 이동 단계;를 더 포함할 수 있다.
또한, 상술한 솔더 페이스트 선택적 도포 방법을 이용한 디스플레이 장치의 제조 방법에 의해 제조된 디스플레이 장치를 제공할 수 있다.
실시 형태에 따른 디스플레이 장치의 제조 방법을 사용하면, 각각의 웨이퍼 상에 RGB 서브 픽셀을 CSP 형태로 제작하여, 다수의 RGB 서브 픽셀을 신속하고 효율적으로 디스플레이 패널로 선택적 전사할 수 있는 이점이 있다.
또한, 웨이퍼에서 디스플레이 패널로 전사 공정시 웨이퍼에 형성된 각각의 RGB 서브 픽셀 CSP 어레이를 행 또는 열 방향으로 선택적으로 전사할 수 있는 솔더 마스크 레이어를 활용하여 보다 정확한 RGB별 순차 선택적 전사를 가능하게 한다.
또한, 실시 형태에 따른 디스플레이 장치의 제조 방법은 마이크로급의 발광 소자를 하나하나 제어하지 않고, 다수의 발광 소자를 한꺼번에 디스플레이 패널로 신속히 전사할 수 있으므로, 디스플레이 장치의 제조 비용과 시간을 현저히 줄일 수 있는 이점이 있다.
또한, 실시 형태에 따른 디스플레이 장치의 제조 방법은 정전기적 인력 등의 물리적 힘 혹은 접착력을 제어하는 방법이 아니라 전사 매체들 간의 접착력의 큰 차이를 이용하기 때문에 전사 성공률을 극대화 시킬 수 있는 이점이 있다.
또한, 발광 소자의 발광영역의 크기가 100um 이하 일 경우, 다이싱 등에 의한 에피 손상으로 광효율이 급격히 떨어진다. 반면에 본 발명은 발광 다이오드 칩 단위가 아닌 서브 픽셀 CSP 단위로 전사하기 때문에 광효율이 저하되지 않는 이점이 있다.
좀 더 구체적으로, 다이싱 공정을 진행할 경우, 레이저에 의해 손상이 생길 수 있다. 발광 다이오드의 발광영역(Epi)의 크기에 따라 발광영역에서 손상된 부분이 차지하는 퍼센트(%)가 다르다.
즉, 면적대비 표면둘레의 길이의 비율이 발광영역의 크기가 감소함에 따라 증가한다. 예를 들어, 발광영역의 사이즈가 300x300um 경우, 면적대비 표면비율이 1이라면, 50x50um의 경우 6정도로 6배 크다. 따라서 표면의 결함등의 영향이 최소 6배이상 클 수 있다.
그로 인해 발광효율이 급격하게 떨어진다. 반면, 본 발명은 칩 단위의 다이싱이 아니라 서브 픽셀 단위로 EPI 영역과는 상관없이 외부에서의 다이싱이다. 그래서 픽셀 단위에서 광효율 감소는 거의 없는 장점이 있다.
또한, 다양한 크기와 서브 픽셀간 다양한 피치를 갖는 디스플레이 장치를 제조할 수 있는 장점이 있다.
또한, 디스플레이 장치의 해상도에 무관하게 한정된 면적 상에 가능한 많은 수의 RGB 서브 픽셀이 형성된 각각의 웨이퍼를 사용하므로, 웨이퍼 제작 비용을 줄일 수 있고, 색변환층 형성 공정이 필요하지 않는 장점이 있다.
또한, 대면적의 디스플레이 장치를 제조할 경우 상기 전사방법을 위치를 변경하며 반복적으로 실행하여 신속하게 제조할 수 있는 이점이 있다.
또한, R 서브 픽셀 CSP 어레이가 형성된 R 웨이퍼, G 서브 픽셀 CSP 어레이가 형성된 G 웨이퍼, B 서브 픽셀 CSP 어레이가 형성된 B 웨이퍼를 각각 형성하여 선택적으로 RGB 픽셀 CSP 어레이를 구성하는 것이 가능하고, 각각의 웨이퍼의 서브 픽셀 피치를 동일하게 하여 디스플레이 패널의 서브 픽셀 피치와 대응하도록 함으로써 전사 공정시 피치 단위로 전사가 가능하다.
도 1은 본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법을 설명하기 위한 순서도이다.
도 2는 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 RGB 서브 픽셀들이 형성된 도면이다.
도 3은 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 각각의 RGB Epi를 성장시키는 공정도이다.
도 4는 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 형성된 각각의 RGB 서브 픽셀들을 하나의 서브 픽셀 CSP 단위로 다이싱하는 공정도이다.
도 5는 패드가 확장되지 않은 종래의 일반적인 패드를 갖는 서브 픽셀 CSP과 확장된 패드를 갖는 서브 픽셀 CSP을 비교하기 위한 일 측 단면도들이다.
도 6은 종래의 일반적인 패드를 갖는 서브 픽셀 CSP 어레이가 웨이퍼에 형성된 것을 도시한 정면도이다.
도 7은 본 발명의 실시 형태에 따른 확장된 패드를 갖는 서브 픽셀 CSP 어레이가 웨이퍼에 형성된 것을 도시한 정면도이다.
도 8은 도 1에 도시된 서브 픽셀 CSP 어레이를 캐리어 기판으로 전사하는 단계를 상세하게 설명하기 위한 도면이다.
도 9는 디스플레이 패널(300)의 구조를 설명하기 위한 도면이다.
도 10은 도 1에 도시된 캐리어 기판에 전사된 R 서브 픽셀 CSP 어레이를 디스플레이 패널로 전사하는 단계를 상세하게 설명하기 위한 도면들이다.
도 11 및 도 12는 도 10의 2차 전사 공정시 솔더 페이스트를 선택적으로 도포하기 위한 솔더 마스크 구조와 선택적으로 솔더 페이스트가 도포된 형상을 나타낸다.
도 13은 도 1에 도시된 캐리어 기판에 전사된 G 서브 픽셀 CSP 어레이를 디스플레이 패널로 전사하는 단계를 상세하게 설명하기 위한 도면들이다.
도 14 및 도 15는 도 13의 2차 전사 공정시 솔더 페이스트를 선택적으로 도포하기 위한 솔더 마스크 구조와 선택적으로 솔더 페이스트가 도포된 형상을 나타낸다.
도 16은 도 1에 도시된 캐리어 기판에 전사된 B 서브 픽셀 CSP 어레이를 디스플레이 패널로 전사하는 단계를 상세하게 설명하기 위한 도면들이다.
도 17 및 도 18은 도 16의 2차 전사 공정시 솔더 페이스트를 선택적으로 도포하기 위한 솔더 마스크 구조와 선택적으로 솔더 페이스트가 도포된 형상을 나타낸다.
도 19은 디스플레이 패널의 전극패드의 영역 이동 전후를 비교하여 나타낸 도면이다.
도 20는 캐리어 기판에 전사된 확장된 패드를 갖는 서브 픽셀 CSP 어레이를 디스플레이 패널로 전사하는 단계를 상세하게 설명하기 위한 도면이다.
도 21 및 도 22은 본 발명의 실시 형태에 따라, 각각의 웨이퍼 상에 형성된 각각의 RGB 서브 픽셀 어레이를 열단위로 선택적으로 디스플레이 패널에 전사되는 공정의 예시도이다.
실시 형태의 설명에 있어서, 각 구성 요소의 "상(위) 또는 하(아래)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되거나 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 배치되어 형성되는 것을 모두 포함한다.
또한, "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법을 설명하기 위한 순서도이다.
도 1을 참조하면, 본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법은, 각각의 웨이퍼 상에 각각의 다수의 RGB별로 서브 픽셀을 형성하는 단계(110), 각각의 RGB 서브 픽셀을 하나의 서브 픽셀 CSP로 웨이퍼를 다이싱하는 단계(130), RGB 서브 픽셀 CSP 어레이를 캐리어 기판으로 전사하는 단계(150) 및 캐리어 기판에 전사된 RGB 서브 픽셀 CSP 어레이를 디스플레이 패널로 선택적으로 전사하는 단계(170)를 포함한다.
110 단계, 130 단계, 150 단계 및 170 단계를 이하에서 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 RGB 서브 픽셀들이 형성된 도면이다.
본 발명의 실시 형태는 RGB 서브 픽셀이 각각 형성된 3개의 웨이퍼를 예시로서 설명하나 이에 한정되지는 않는다.
도 2를 참조하면, 각각의 하나의 웨이퍼(10R, 10G, 10B) 상에 같은 파장 대역의 광을 방출하는 복수의 발광 소자(11R, 11G, 11B)를 형성한다.
여기서, 발광 소자(11R, 11G, 11B)는 적색, 녹색, 청색의 광을 방출하는 발광 칩일 수 있다.
복수의 발광 소자(11R, 11G, 11B)는 각각의 웨이퍼(10R, 10G, 10B) 상에서 복수의 행과 열을 따라 등간격으로 이격된 채 배열될 수 있다.
등간격으로 배치된 발광 소자(11R, 11G, 11B)는 행 또는 열 방향으로 이후 디스플레이 패널에 전사되므로, 상대적으로 고가인 웨이퍼의 전체 면적으로 효율적으로 활용하여 발광 소자의 제조 단가를 낮출 수 있다.
여기서, 각각의 발광 소자(11R, 11G, 11B)는 하나의 서브 픽셀 단위로 패키징된 서브 픽셀 CSP(Chip Scale Package)에 대응될 수 있다.
한편, 각각의 하나의 웨이퍼(10R, 10G, 10B) 상에 다수의 RGB 서브 픽셀을 형성한 후, 각 RGB 서브 픽셀 별로 웨이퍼를 다이싱하여 각 RGB 서브 픽셀 CSP 별로 분리할 수 있다.
각각의 웨이퍼(10R, 10G, 10B) 상에 형성된 RGB 서브 픽셀 간의 피치(W)는 도 9에 도시된 디스플레이 패널의 서브 픽셀 간의 피치와 동일하거나 소정의 값의 비례상수의 배수로 정하여지는 것이 바람직하다.
도 3은 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 각각의 RGB Epi를 성장시키는 공정도이다.
도 3을 참조하면, 3개의 웨이퍼(10R, 10G, 10B) 각각의 일면 상에 소정의 광을 방출하는 에피(11R, 11G, 11B)를 성장시킨다.
여기서, 웨이퍼(10R, 10G, 10B)는 사파이어(Al2O3) 기판일 수 있다.
성장된 각각의 에피(11R, 11G, 11B) 상에 패드(14R, 14G, 14B)를 형성하고, 에피(11R, 11G, 11B)와 패드(14R, 14G, 14B)를 패시베이션(Passivation)하는 보호층(13)을 형성한다.
보호층(13)을 형성할 때, 패드(14R, 14G, 14B)가 보호층(13)의 외부에 노출되도록 형성하는 것이 이후 패드의 영역을 확장하는 데 있어서 바람직하다.
패드(14R, 14G, 14B)는 종래의 일반적인 패드와 달리 확장된 형태로 제조될 수 있다.
다시 말해, 각각의 웨이퍼(10R, 10G, 10B)상에 형성된 에피(11R, 11G, 11B)에 패드(PAD)를 형성하는 공정 시에, 종래의 일반적인 패드의 크기보다 더 큰 크기의 확장된 형태의 패드를 형성할 수 있다.
도 3을 포함한 이하의 도면들에서는 확장된 크기의 패드(14R, 14G, 14B)를 도시하였지만, 이에 한정하는 것은 아니며, 확장된 크기의 패드(14R, 14G, 14B) 대신에 종래의 일반적인 패드로 대체될 수도 있다.
확장된 크기의 패드(14R, 14G, 14B)를 이용할 경우, 디스플레이 패널 상의 전극으로 전사시 대응 영역이 확장되므로 전사 오류 방지와 전사 속도 및 정확도를 더욱 개선할 수 있는 장점을 가지며, 특히 본 발명은 각각의 웨이퍼 별로 각각의 RGB 서브 픽셀 CSP를 형성하는 것이 가능하므로 CSP 내의 잉여 영역 상에 패드를 확장시킬 수 있는 잉여 공간이 형성될 수 있어, 확장된 패드의 형성과 이를 통한 전사의 정확성을 개선할 수 있다는 장점을 갖는다.
도 3에는 도 1에서의 A-A Section과 B-B Section의 다면도를 각각 표현하고 있으며, 바람직하게는 서브 픽셀당 한 쌍의 (+), (-) 전극은 Epi의 상하에 형성할 수 있으며, 필요에 따라서는 Epi의 좌우에 위치하도록 형성하는 것도 가능함은 물론이다.
도 4는 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 형성된 각각의 RGB 서브 픽셀들을 하나의 서브 픽셀 CSP 단위로 다이싱하는 공정도이다.
도 4를 참조하면, 도 3과 같이 웨이퍼에 에피 및 패드를 형성시키고 보호 층(13)이 형성된 각각의 RGB 서브 픽셀 CSP 별로 다이싱하여 다수의 RGB 서브 픽셀 CSP(100R, 100G, 100B)을 형성한다.
여기서, RGB 서브 픽셀 CSP(100R, 100G, 100B) 별로 다이싱하는 공정은 여러 방식이 있겠지만, 예시적으로 레이저를 이용하여 다이싱을 수행할 수 있다.
이하의 도면들에서 하나의 RGB 서브 픽셀 CSP(100R, 100G, 100B)은 도 4에서 형성된 RGB 서브 픽셀 CSP(100R, 100G, 100B)로 도시되어 있으나, 이에 한정하는 것은 아니며, 도 2에서 행과 열 방향으로 다이싱된 RGB 서브 픽셀 CSP(100R, 100G, 100B) 어레이일 수도 있다.
각각의 RGB 서브 픽셀 CSP(100R, 100G, 100B)는 와이어가 불필요한 플립 칩 구조를 가질 수 있다.
와이어 대신에 패드(14)로 전기적 연결이 가능하며, RGB 서브 픽셀 CSP(100R, 100G, 100B) 각각은 패드(14)를 통한 외부 제어신호에 따라 다양한 색상의 광을 방출할 수 있다.
하나의 RGB 서브 픽셀 CSP(100R, 100G, 100B)의 CSP(Chip Scale Package)는 칩 크기에 가까운 소형 패키지를 총칭하는 것으로서, 칩 외형을 보호하는 리드프레임과 전기적 연결을 위한 와이어가 존재하지 않는 베어 칩에 가까운 크기의 패키지이다.
특히, 본 발명에서 RGB 서브 픽셀 CSP(100R, 100G, 100B) 각각은 R, G, B 별로 각각 서브 픽셀을 구성하여 CSP 형태로 제작된 새로운 개념의 소형 패키지일 수 있다.
R 서브 픽셀(100R), G 서브 픽셀(100G) 및 B 서브 픽셀(100B)은 하나의 픽셀 CSP를 구성할 수 있다.
하나의 픽셀 CSP는 후술할 디스플레이 패널에서 다양한 색상을 방출하는 하나의 픽셀로 기능할 수 있고, 각각의 RGB 서브 픽셀 CSP(100R, 100G, 100B)를 복수로 행과 열 방향으로 캐리어 기판에 나열됨으로써 픽셀 CSP 어레이가 형성될 수 있고, 캐리어 기판에 배열된 픽셀 CSP 어레이가 후술할 디스플레이 패널로 선택적으로 전사될 수 있다.
도 5는 패드가 확장되지 않은 종래의 일반적인 패드를 갖는 픽셀 CSP과 확장된 패드를 갖는 픽셀 CSP을 비교하기 위한 일 측 단면도들이고, 도 6은 종래의 일반적인 패드를 갖는 픽셀 CSP 어레이가 웨이퍼에 형성된 것을 도시한 정면도이고, 도 7은 확장된 패드를 갖는 픽셀 CSP 어레이가 웨이퍼에 형성된 것을 도시한 정면도이다.
도 5는 도 1의 B-B Section을 나타낸 것으로서, 하나의 서브 픽셀 CSP의 단면 구조를 보인 것이다.
도 5의 (a)와 (b) 및 도 6과 도 7를 비교하면, 웨이퍼 제조 공정에서 확장된 패드(14R, 14R')는 하나의 픽셀 CSP(100') 영역 내에서 사용되지 않은 기존의 잉여 영역을 활용하여 RGB 픽셀을 염두해 두고 확장된 형태로 설계되어 기존 칩의 패드(14r, 14r') 비하여 확대되어 그 단면적이 넓혀진 형태를 가질 수 있다.
특히, 마이크로 단위의 LED 칩의 경우 그 픽셀단위가 30㎛ * 30㎛ 내지 100㎛ * 100㎛이므로 패드의 폭이나 길이 또한 매우 미세하고, 이들을 디스플레이 패널의 기판으로 표면 실장 공정 시 전기적 open 등이 발생하여 불량률이 매우 높아질 수 밖에 없다.
반면에, 디스플레이 패널 위에 패드 확장이 가능한 픽셀 CSP 단위로 표면실장 공정을 진행함으로써, 수십 um영역의 마이크로 LED 전기적 연결 공정을 수백 um영역의 픽셀 CSP 전기적 연결 공정으로 스케일 업(Scale up)함으로써 전기적 open 등의 불량을 최소화 할 수 있다.
또한, 디스플레이 장치에 표면실장 공정 시 픽셀 CSP 패드와 디스플레이 패널의 패드 간의 정렬(Alignment) 마진 확보를 높여 전기적 불량을 최소화하고, 대면적의 디스플레이 장치를 신속하게 제조하는 것이 가능하다.
다음으로, 도 4에서와 같이 각각의 웨이퍼 상에서 RGB 서브 픽셀 CSP(100R, 100G, 100B) 형태로 다이싱된 서브 픽셀 어레이들을 디스플레이 패널에 전사시키기 위한 선택적 전사 공정을 살펴본다.
이하의 도면들은 도 1의 웨이퍼 상에서 행렬 배열된 서브 픽셀 CSP 어레이에서 행(가로)으로 배열된 단면을 기준으로 설명된다.
도 8은 도 1에 도시된 서브 픽셀 CSP 어레이를 캐리어 기판으로 전사하는 단계를 상세하게 설명하기 위한 도면이다.
픽셀 CSP 어레이를 캐리어 기판으로 전사하는 단계(150)를 '1차 전사'로 명명할 수도 있다.
도 8를 참조하면, RGB 서브 픽셀 CSP(100R, 100G, 100B)별로 다이싱된 RGB별 웨이퍼(10R, 10G, 10B)가 준비될 수 있다.
RGB 서브 픽셀 CSP(100R, 100G, 100B)각각은 설명의 편의상 3개를 도시하며, R 서브 픽셀 CSP(100R)을 기준으로 하여 설명하고, G 서브 픽셀 CSP(100G) 및 B 서브 픽셀 CSP(100B)는 R 서브 픽셀 CSP(100R) 설명으로 대체할 수 있다.
각각의 서브 픽셀 CSP(100R-SP1, 100R-SP2, 100R-SP3)의 상면에 캐리어 기판(200)을 부착한다.
구체적으로, 캐리어 기판(200)을 각각의 서브 픽셀 CSP(100R-SP1, 100R-SP2, 100R-SP3)의 웨이퍼(10R)의 상면에 부착할 수 있다.
여기서, 캐리어 기판(200)은 '전사 접착 부재'로도 불릴 수 있으며, PET, PP, PE, PS 수지 판 등과 이러한 재료들에 접착제나 점착제가 도포되어 있거나 또는 이러한 재료들이 테이프의 형태로 얇은 두께를 가지면서 그 한 면에 접착제나 점착제가 도포될 수 있다.
캐리어 기판(200)은 소정의 연성을 가질 수 있으며, 소정의 연성을 갖는 캐리어 기판(200)은 외력에 의해 쉽게 구부러질 수 있는 재질로 구성될 수 있다.
캐리어 기판(200)이 쉽게 구부러질 수 있는 재질이면, 캐리어 기판(200)이 쉽게 구부러지지 않는 재질일 경우와 대비하여 전사 효율을 더 향상시킬 수 있다.
캐리어 기판(200)이 쉽게 구부러지지 않는 재질일 경우에 이러한 캐리어 기판에 각각의 서브 픽셀 CSP(100R-SP1, 100R-SP2, 100R-SP3)를 부착시킨 후, 캐리어 기판을 한번에 들어올리는 것이 어렵다. 그 이유는 각각의 서브 픽셀 CSP(100R-SP1, 100R-SP2, 100R-SP3)과 캐리어 기판(200) 사이의 접착력이 상당하기 때문이다.
하지만, 캐리어 기판(200)이 쉽게 구부러지는 재질이면, 캐리어 기판(200)에 각각의 서브 픽셀 CSP(100R-SP1, 100R-SP2, 100R-SP3)을 부착시킨 후, 캐리어 기판(200)의 일 측 부분만을 위로 올리면 그 부분에만 부착되어 있는 픽셀 CSP의 개수가 상대적으로 적기 때문에 적은 힘으로도 캐리어 기판(200) 전체를 쉽게 들어올릴 수 있다.
또한, 캐리어 기판(200)은 투명한 재질일 수 있다. 캐리어 기판(200)이 투명한 재질이면, 캐리어 기판(200)에 각각의 서브 픽셀 CSP(100R-SP1, 100R-SP2, 100R-SP3)을 전사할 때, 위치 조정과 틀어짐 등을 외부에 구비된 비전 시스템(미도시)을 통해 조정 또는 제어할 수 있는 이점이 있다.
한편, 캐리어 기판(200)은 본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법에 있어서, 제1 전사 매체로도 명명될 수 있다. 제1 전사 매체와 픽셀 CSP 어레이 간에는 제1 접착력이 형성된다. 구체적으로, 제1 접착력은 2,000 gf/25mm ~ 4,000 gf/25mm 일 수 있다. 더욱 바람직하게는 제1 접착력은 3,000 gf/25mm 일 수 있다.
도 9는 디스플레이 패널(300)의 구조를 설명하기 위한 도면으로서, 도 9의 (a)는 디스플레이 패널(300)의 일 부분을 확대한 평면도이고, 도 9의 (b)는 도 9의 (a)의 일 측면도이다.
도 9를 참조하면, 디스플레이 패널(300)은 도 8에 도시된 다수의 서브 픽셀 CSP(100R-SP1 … 100R-SP6, 100G-SP1 … 100G-SP6, 100B-SP1 … 100B-SP6)의 각 패드(14)와 전기적으로 연결되는 패드(31)를 다수로 포함한다.
다수의 패드(31)는 디스플레이 패널(300)의 상면에 배열될 수 있으며, 디스플레이 패널(300)의 하부로는 TFT 어레이 기판(400)이 배치될 수 있다.
다수의 패드(31)는 복수의 패드 그룹 별로 행과 열 방향을 따라 배열된다. 각 패드 그룹은 하나의 서브 픽셀 CSP와 전기적으로 연결되는 다수개의 패드들을 포함한다.
도 10은 도 1에 도시된 캐리어 기판에 전사된 R 서브 픽셀 CSP 어레이를 디스플레이 패널로 전사하는 단계를 상세하게 설명하기 위한 도면들이다.
도 10을 참조하면, 디스플레이 패널(300)의 다수의 패드(31) 상에 솔더 페이스트(Solder Paste, 33)를 도포한다(도 10의 A).
여기서, 솔더 페이스트(33)는 1열과 4열의 패드(31-SP1, 31-SP4) 상에만 도포되며, 나머지는 1열과 4열 사이의 패드 상에는 도포되지 않게 된다.
1열과 4열의 패드(바람직하게는 전(前)열+3열의 간격으로 배치된 패드)에는 선택적으로 R 서브 픽셀 CSP의 하나의 열이 전사되고, 이후 1열과 4열 사이의 2열과 3열 패드(각각 전(前)열+3열의 간격으로 배치된 패드)에는 순차적으로 G 서브 픽셀 CSP의 하나의 열, B 서브 픽셀 CSP의 하나의 열이 전사된다.
솔더 페이스트(33)는 디스플레이 패널(300)의 다수의 패드(31) 상에 스크린 프린팅, 디스펜싱, 젯팅 등의 여러 방법을 통해 도포될 수 있다.
다음으로, 도 10의 (B)를 참조하면, 도 8에서 제조된 캐리어 기판(200)과 캐리어 기판(200)에 부착된 R 서브 픽셀 CSP(100R-SP1 … 100R-SP6)을 디스플레이 패널(300) 상으로 배치하고, 모든 R 서브 픽셀 CSP(100R-SP1 … 100R-SP6) 중 일부 R 서브 픽셀 CSP(100R-SP1, 100R-SP4)의 패드(14)를 디스플레이 패널(300)의 패드(31) 상에 도포된 솔더 페이스트(33-SP1, 33-SP4)에 접촉시킨다. 나머지 R 서브 픽셀 CSP(100R-SP2, 100R-SP3, 100R-SP4, 100R-SP5) 아래에는 솔더 페이스트(33)가 존재하지 않기 때문에, 나머지 R 서브 픽셀 CSP(100R-SP2, 100R-SP3, 100R-SP4, 100R-SP5)의 패드(14)는 솔더 페이스트(33)와 접촉될 수 없다.
솔더 페이스트(33-SP1, 33-SP4)를 통해 일부 R 서브 픽셀 CSP(100R-SP1, 100R-SP4)의 패드(14)와 디스플레이 패널(300)의 패드(31)가 접촉된 후, 예를 들어, 자기 정렬 페이스트(Self Align Paste, SAP) 솔더링 방법을 사용하여 소정의 열을 가하면, 솔더 페이스트(33-SP1, 33-SP4) 내부에 포함된 솔더 파티클(Solder particle)이 일부 R 서브 픽셀 CSP(100R-SP1, 100R-SP4)의 패드(14)와 디스플레이 패널(300)의 패드(31-SP1, 31-SP4) 사이로 자기조립(self-assembly)될 수 있다. 한편, 솔더 페이스트(33) 내부에 포함된 열경화성 수지는 열에 의해 경화될 수 있다.
다음으로, 도 10의 (C)를 참조하면, 일부 R 서브 픽셀 CSP(100R-SP1, 100R-SP4)의 패드(14)와 디스플레이 패널(300)의 패드(31-SP1, 31-SP4)가 솔더링되면, 캐리어 기판(200)을 일부 R 서브 픽셀 CSP(100R-SP1, 100R-SP4)를 분리시킨다.
여기서, 일부 R 서브 픽셀 CSP(100R-SP1, 100R-SP4)의 패드(14)와 디스플레이 패널(300)의 패드(31-SP1, 31-SP4) 사이의 솔더링 접착력이 캐리어 기판(200)과 캐리어 기판(200)과 웨이퍼(10R) 사이의 접착력보다 훨씬 크기 때문에, 캐리어 기판(200)과 나머지 R 서브 픽셀 CSP(100R-SP1, 100R-SP4) 만을 쉽게 분리시킬 수 있다. 나머지 R 서브 픽셀 CSP(100R-SP2, 100R-SP3, 100R-SP5, 100R-SP6)은 디스플레이 패널(300)의 패드(31)와 솔더링되지 않았기 때문에, 캐리어 기판(200)에 부착된 상태로 캐리어 기판(200)과 함께 분리된다.
도 10의 (A) 공정은 솔더 마스크를 이용하여 선택적으로 솔더 페이스트를 도포할 수 있다.
도 11 및 도 12는 도 10의 2차 전사 공정시 솔더 페이스트를 선택적으로 도포하기 위한 솔더 마스크 구조와 선택적으로 솔더 페이스트가 도포된 형상을 나타낸다.
도 11를 참조하면, 도 10의 (A) 공정과 같이 제1 열과 제4 열에만 솔더 페이스트를 도포하기 위해 도 11의 (A) 및 (B)와 같은 하나의 열에 규칙적으로 도포 홀(51)이 형성된 솔더 마스크(510)가 준비된다. (B)는 (A)의 X-X 단면도를 나타낸다.
도 12를 참조하면, 디스플레이 패널(300)에 도 11의 솔더 마스크(510)를 얼라인시킨 후, 솔더 페이스트를 도포하면 도포 홀(51)이 형성된 위치의 패드(31-SP1, 31-SP4)에만 솔더 페이스트(33-SP1, 33-SP4)가 도포될 수 있다.
여기서, 도 12의 (A)의 X-X 단면이 도 10의 (A)와 같다.
도 12의 (A)와 같이 특정 열 또는 행에 솔더 페이스트가 도포되면, 그 다음으로 도 10의 (B)와 (C)와 같이 접착력의 차이에 따라 해당 R(Red) 서브 픽셀들(100R-SP1, 100R-SP4)만이 디스플레이 패널에 전사될 수 있다.
여기서, 도 12의 (B)의 Y-Y 단면이 도 10의 (C)에서 디스플레이 패널(300)에 남아 있는(접착되어 있는 또는 전사되어 있는) 픽셀들의 상태와 같다(또는 도 13의 (A)와 같다).
마찬가지로, 본 발명에서는 3개의 웨이퍼에 형성된 해당 서브 픽셀 CSP 어레이가 각각 준비된 3개(또는 3의 배수가 될 수 있음)의 디스플레이 패널(300) 각각에 전사될 수 있다.
즉, 다른 하나의 디스플레이 패널에는 패드(31-SP2, 31-SP5) 열에 G 서브 픽셀들(100G-SP1, 100G-SP4)이 선택적으로 도포된 솔더 페이스트 위로 접촉되어 전사될 수 있고, 또 다른 하나의 디스플레이 패널에는 패드(31-SP3, 31-SP6) 열에 B 서브 픽셀들(100B-SP1, 100B-SP4)이 선택적으로 도포된 솔더 페이스트 위로 접촉되어 전사될 수 있다. 이러한 전사 순서는 도 21 및 도 22에 잘 설명되어 있다.
도 13은 도 1에 도시된 캐리어 기판에 전사된 G 서브 픽셀 CSP 어레이를 디스플레이 패널로 전사하는 단계를 상세하게 설명하기 위한 도면들이다.
도 13은 솔더 페이스트의 선택 위치만 다를 뿐이며 공정은 도 10과 같다.
또한, 도 10이 디스플레이 패널의 1열과 4열에 R 서브 픽셀 CSP를 선택적으로 전사한 것이라면, 도 13은 2열과 5열에 G 서브 픽셀 CSP를 선택적으로 전사하게 된다.
도 13를 참조하면, 솔더 페이스트(33)는 2열과 5열의 패드(31-SP2, 31-SP5) 상에만 도포되며, 나머지 3열과 6열(31-SP3, 31-SP6) 패드 상에는 도포되지 않고, 다른 나머지 1열과 4열(31-SP1, 31-SP4)에는 이미 R 서브 픽셀들(100R-SP1, 100R-SP4)이 전사되어 있다(도 13의 A).
모든 G 서브 픽셀 CSP(100G-SP1 … 100G-SP6) 중 일부 서브 픽셀 CSP(100G-SP2, 100G-SP5)의 패드(14)를 디스플레이 패널(300)의 패드(31) 상에 도포된 솔더 페이스트(33-SP2, 33-SP5)에 접촉시킨 후(도 13의 B), 일부 서브 픽셀 CSP(100G-SP2, 100G-SP5)의 패드(14)와 디스플레이 패널(300)의 패드(31-SP2, 31-SP5)가 솔더링되면, 캐리어 기판(200)을 일부 서브 픽셀 CSP(100G-SP2, 100G-SP5)로부터 분리시킨다(도 13의 C).
도 13의 (A) 공정은 솔더 마스크를 이용하여 선택적으로 솔더 페이스트를 도포할 수 있다.
도 14 및 도 15는 도 13의 2차 전사 공정시 솔더 페이스트를 선택적으로 도포하기 위한 솔더 마스크 구조와 선택적으로 솔더 페이스트가 도포된 형상을 나타낸다.
도 14를 참조하면, 도 13의 (A) 공정과 같이 제2 열과 제5 열에만 솔더 페이스트를 도포하기 위해 도 14의 (A) 및 (B)와 같은 하나의 열에 규칙적으로 도포 홀(52a) 및 서브 픽셀 터널(52b)이 형성된 솔더 마스크(520)가 준비된다.
(B)는 (A)의 X-X 단면도를 나타내며, 점선을 기준으로 하측 레이어에는 이미 전사된 R 서브 픽셀을 덮는 서브 픽셀 터널(52b)이 해당 위치에 형성되고, 하측 레이어와 상측 레이어가 관통된 도포 홀(52a)이 해당 위치에 형성된다.
여기서, 솔더 마스크(520)는 점선을 기준으로 하측 레이어의 제1 솔더 마스크(520a)와 상측 레이어의 제2 솔더 마스크(520b)으로 구분될 수 있고, 또는 하나의 마스크로 제작될 수 있다.
도 15를 참조하면, 디스플레이 패널(300)에 도 14의 솔더 마스크(520)를 얼라인시킨 후, 솔더 페이스트를 도포하면 도포 홀(52a)이 형성된 위치의 패드(31-SP2, 31-SP5)에만 솔더 페이스트(33-SP2, 33-SP5)가 도포될 수 있다.
여기서, 도 15의 (A)의 X-X 단면이 도 13의 (A)와 같다.
도 15의 (A)와 같이 특정 열 또는 행에 솔더 페이스트가 도포되면, 그 다음으로 도 13의 (B)와 (C)와 같이 접착력의 차이에 따라 해당 G(Green) 서브 픽셀들(100G-SP2, 100G-SP5)만이 디스플레이 패널에 전사될 수 있다.
여기서, 도 15의 (B)의 Y-Y 단면이 도 13의 (C)에서 디스플레이 패널(300)에 남아 있는(접착되어 있는 또는 전사되어 있는) 픽셀들의 상태와 같다(또는 도 16의 (A)와 같다).
도 16은 도 1에 도시된 캐리어 기판에 전사된 B 서브 픽셀 CSP 어레이를 디스플레이 패널로 전사하는 단계를 상세하게 설명하기 위한 도면들이다.
도 16를 참조하면, 솔더 페이스트(33)는 3열과 6열의 패드(31-SP3, 31-SP6) 상에만 도포되고, 나머지 제1, 제2, 제4, 제5 열의 패드(31-SP1, 31-SP2, 31-SP4, 31-SP5)에는 이미 R 및 G 서브 픽셀(100R-SP1, 100G-SP2, 100R-SP4, 100G-SP5)가 전사된 상태에 있다(도 16의 A).
모든 B 서브 픽셀 CSP(100B-SP1 … 100B-SP6) 중 일부 서브 픽셀 CSP(100B-SP3, 100BG-SP6)의 패드(14)를 디스플레이 패널(300)의 패드(31) 상에 도포된 솔더 페이스트(33-SP3, 33-SP6)에 접촉시킨 후(도 16의 B), 일부 서브 픽셀 CSP(100G-SP3, 100G-SP6)의 패드(14)와 디스플레이 패널(300)의 패드(31-SP3, 31-SP6)가 솔더링되면, 캐리어 기판(200)을 일부 서브 픽셀 CSP(100B-SP3, 100B-SP6)로부터 분리시킨다(도 16의 C).
도 16의 (A) 공정은 도 17의 솔더 마스크를 이용하여 선택적으로 솔더 페이스트를 도포할 수 있다.
도 17 및 도 18은 도 16의 2차 전사 공정시 솔더 페이스트를 선택적으로 도포하기 위한 솔더 마스크 구조와 선택적으로 솔더 페이스트가 도포된 형상을 나타낸다.
도 17을 참조하면, 도 16의 (A) 공정과 같이 제3 열과 제6 열에만 솔더 페이스트를 도포하기 위해 도 17의 (A) 및 (B)와 같은 하나의 열에 규칙적으로 도포 홀(53a) 및 서브 픽셀 터널(53b)이 형성된 솔더 마스크(530)가 준비된다.
(B)는 (A)의 X-X 단면도를 나타내며, 점선을 기준으로 하측 레이어에는 이미 전사된 R 및 G 서브 픽셀을 덮는 서브 픽셀 터널(53b)이 해당 위치에 형성되고, 하측 레이어와 상측 레이어가 관통된 도포 홀(53a)이 해당 위치에 형성된다.
여기서, 솔더 마스크(530)는 점선을 기준으로 하측 레이어의 제1 솔더 마스크(530a)와 상측 레이어의 제2 솔더 마스크(530b)으로 구분될 수 있고, 또는 하나의 마스크로 제작될 수 있다.
도 18를 참조하면, 디스플레이 패널(300)에 도 17의 솔더 마스크(530)를 얼라인시킨 후, 솔더 페이스트를 도포하면 도포 홀(53a)이 형성된 위치의 패드(31-SP3, 31-SP6)에만 솔더 페이스트(33-SP3, 33-SP6)가 도포될 수 있다.
여기서, 도 18의 (A)의 X-X 단면이 도 16의 (A)와 같다.
도 18의 (A)와 같이 특정 열 또는 행에 솔더 페이스트가 도포되면, 그 다음으로 도 16의 (B)와 (C)와 같이 접착력의 차이에 따라 해당 B(Blue) 서브 픽셀들(100B-SP3, 100B-SP6)만이 디스플레이 패널에 전사될 수 있다.
여기서, 도 18의 (B)의 Y-Y 단면이 도 16의 (C)에서 디스플레이 패널(300)에 남아 있는(접착되어 있는 또는 전사되어 있는) 픽셀들의 상태와 같다.
도 10, 도 13 및 도 16의 RGB 서브 픽셀 CSP 별 선택적 전사 공정이 이루어지면 하나의 RGB 픽셀 CSP가 형성되며 다수의 RGB 픽셀 CSP 어레이를 형성할 수 있다.
도 10 내지 도 18과 같이 RGB 서브 픽셀을 열 또는 행 단위로 순차 선택적으로 전사하는 공정은 도 21와 도 22를 참조하면 더욱 명확해진다.
도 21와 도 22과 같이, 예를 들면, 웨이퍼 3장(각각 RGB 서브 픽셀 CSP가 형성된 웨이퍼)과 디스플레이 패널 3장 즉 웨이퍼의 수와 디스플레이 패널의 수는 1:1로 대응될 수 있다.
이와 같이, 웨이퍼의 수와 디스플레이 패널의 수가 1:1로 대응되면, 3장의 웨이퍼에서 각각의 1열씩의 R, G, B 서브 픽셀 CSP 어레이는 동시에 각각 다른 디스플레이 패널에 전사되게 된다.
한편, 솔더 페이스트(33)는 본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법에 있어서, 제2 전사 매체로 명명될 수 있다.
제2 전사 매체와 픽셀 CSP의 패드 간 솔더링 접착력인 제2 접착력은 제1 접착력보다 크다. 따라서, 앞서 상술한 2차 전사 단계는, 제1 전사 매체에 전사된 서브 픽셀 CSP 어레이를 디스플레이 패널에 도포된 제1 접착력 보다 큰 제2 접착력을 갖는 제2 전사 매체로 전사하는 단계일 수 있다.
예를 들어, 제2 접착력은 제1 접착력보다 수천배 더 클 수 있다. 좀 더 구체적으로, 제1 접착력은 2,000 gf/25mm ~ 4,000 gf/25mm 이고, 제2 접착력은 800,000 gf/25mm ~ 1,200,000 gf/25mm 일 수 있다. 더욱 바람직하게는 제1 접착력은 3,000 gf/25mm이고, 제2 접착력은 1,000,000 gf/25mm 일 수 있다.
제2 접착력은 제1 접착력 보다 수백에서 수천배의 큰 상당한 접착력을 갖도록 하여 모든 픽셀 CSP 중 일부 픽셀 CSP에 대한 선택적 전사가 이루어질 수 있도록 구현하는 것이 본 발명이 이루고자 하는 과제이며, 이는 정전기적 인력 등의 물리적 힘 혹은 접착력을 제어하여 전사하는 개념이 아닌 접착력 자체의 결합력을 그대로 이용하여 전사 성공률을 극대화할 수 있다는 장점을 갖는다.
여기서, 접착력을 제어한다는 의미는 노광, 온도, 열 등 어떤 특정 조건을 조절하여 접착력을 제어하는 것이고, 본 발명의 실시 형태에서는 접착력을 제어하는 것이 아니라, 전사 매체들 간의 접착력의 차이를 이용하는 것이다.
한편, 다시 도 1을 참조하면, 상술한 본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법에 있어서, 1차 전사 단계(150)가 생략될 수도 있다. 다시 말해, 다이싱된 다수의 픽셀 CSP가 캐리어 기판(200)없이 직접 디스플레이 패널로 전사될 수도 있다.
예를 들어, 도 3에 도시된 것을 뒤집어서 도 4와 같이 다이싱을 하여 다수의 서브 픽셀 CSP를 형성한 후, 도 9에 도시된 디스플레이 패널을 형성된 다수의 픽셀 CSP 상으로 이동시켜 솔더링을 수행하면, 솔더 페이스트와 접촉된 일부 서브 픽셀 CSP는 디스플레이 패널에 솔더링되고, 접촉되지 않은 나머지 픽셀 CSP는 그 자리에 그대로 있게 된다.
한편, 디스플레이 패널의 패드의 영역을 이동시켜 디스플레이 혹은 장치를 구성할 때 기존의 칩 단위의 표면실장 공정에서 발생되는 전기적 연결 문제(오픈, 소트 불량)를 해결할 수 있다.
구체적으로, 확장된 패드를 갖는 픽셀 CSP와 영역 이동된 패드(타겟 기판)를 동시에 도입하여, 수십 ㎛영역의 마이크로 LED의 전기적 연결 공정을 수백 ㎛영역의 픽셀 CSP 전기적 연결 공정으로 스케일 업(Scale up)할 수 있다.
이러한 스케일 업을 통하여 디스플레이 장치를 구성하는 전사 공정에서 전극간 Open/Short 불량을 방지하고, Alignment 마진 확보를 높여 대면적 디스플레이 장치를 신속하게 제조할 수 있다.
이하, 도 19 및 도 20를 참조하여 상세히 설명한다.
도 19은 디스플레이 패널의 전극패드의 영역 이동 전후를 비교하여 나타낸 도면이다.
도 19은 디스플레이 패널의 패드 어레이를 나타낸 것이고, 이는 도 4에 도시된 하나의 서브 픽셀 CSP(100R, 100G, 100B)의 다수의 패드들에 대응되는 배치를 가질 수 있다.
도 19의 (A1), (B1), (C1)은 종래의 디스플레이 패널 상의 패드의 배치 구조도이고, (A2), (B2), (C2)는 본 발명의 실시 형태에 따른 디스플레이 패널 상의 패드 배치 예이다.
마이크로 LED의 경우 그 사이즈가 매우 작기 때문에, 이에 대응되는 디스플레이 패널의 패드 간의 간격(d1)도 매우 협소하다. 본 발명의 실시 형태에서는 디스플레이 패널의 패드 간의 간격(d2)을 넓힘으로써, 패드 간의 솔더 페이스트에 의한 쇼트를 사전에 방지할 수 있도록 한다.
패드 간의 간격은, d1 < d2의 관계가 성립되며, d2는 패드(140, 140')의 각각의 위치로부터 좌우로 각각 영역 이동을 시킴으로써 구현이 가능하다.
디스플레이 패널의 패드(140, 140')의 간격을 넓히는 선제 조건은 다음과 같다.
본 발명의 실시 형태는 도 4에 도시된 다수의 서브 픽셀 CSP(100)를 디스플레이 패널(300)에 동시에 빠른 속도로 전사할 수 있는 방안으로서 제1 전사 및/또는 제2 전사를 제안한다. 여기서, 제2 전사는 캐리어 기판(200)과 솔더 페이스트(170) 간의 접착력의 차이를 이용한 전사 방법을 채택한다.
따라서, 제2 전사를 구현하기 위해 디스플레이 패널(300)의 패드(140) 상에는 솔더 페이스트(170)가 도포되어야 하고, 이때 솔더 페이스트(170) 도포에 앞서 디스플레이 패널(300) 기판 상에 화이트 잉크(White ink)의 도포가 선행된다.
종래와 같이 디스플레이 패널의 패드(14, 14') 사이 간격이 매우 좁으면(100㎛ 이하), 패드(14, 14') 사이에 화이트 잉크(white ink, 15)를 채울 수 없게 되고, 화이트 잉크(15)가 채워지지 않은 패드(14, 14') 사이에는 단차가 형성되어 솔더 페이스트(17)가 갇힘으로써 잔여 솔더 페이스트로 인해 쇼트가 발생할 수 있다.
따라서, 본 발명의 실시 형태는 위와 같은 문제를 해결하기 위해 디스플레이 패널(300)의 패드(140, 140')를 좌우로 영역이동을 통해 패드(140, 140') 간의 간격(d2)을 넓힘으로써 화이트 잉크(150)에 의해 화이트 잉크 댐(White ink dam) 형성이 가능하게 된다.
즉, 패드(140, 140') 간의 간격이 넓어져 화이트 잉크가 패드 사이에 채워질 수 있다.
이러한 화이트 잉크 댐의 형성으로 패드(140, 140') 사이의 단차가 제거될 수 있고, 잔여 솔더 페이스트가 생기지 않음으로 인해 전극간 쇼트 발생 원인이 제거될 수 있다.
그 다음으로, 위에서 설명한 바와 같이 디스플레이 패널의 패드(140, 140')의 간격을 넓히는 선제 조건에 의해 전극 간격을 넓혔다면, 전극 간격을 넓힐 수 있는 가능 조건은 다음과 같다.
디스플레이 패널(300)의 패드(140, 140')의 간격을 넓힐 수 있는 가능 조건은 상술한 도 5에서와 같이 서브 픽셀 CSP(100)의 패드(14R, 14R', 14G, 14B)가 확장된 것에 의해 가능하다.
도 20는 캐리어 기판에 전사된 확장된 패드를 갖는 픽셀 CSP 어레이를 디스플레이 패널로 전사하는 단계를 상세하게 설명하기 위한 도면이다.
도 20의 (A)를 참조하면, 디스플레이 패널(300)의 다수의 패드(140) 상에 솔더 페이스트(Solder Paste, 170)를 도포한다.
솔더 페이스트(170)는 디스플레이 패널(300)의 다수의 패드(140) 상에 스크린 프린팅, 디스펜싱, 젯팅 등의 여러 방법을 통해 도포될 수 있다.
다음으로, 도 20의 (B)를 참조하면, 캐리어 기판(200)과 캐리어 기판(200)에 부착된 웨이퍼 층(10)을 디스플레이 패널(300) 상으로 옮기고, 각 서브 픽셀 CSP의 패드(14R, 14R')를 디스플레이 패널(300)의 패드(140, 140') 상에 도포된 솔더 페이스트(170, 170')에 접촉시킨다.
솔더 페이스트(170, 170')를 통해 각 픽셀 CSP의 패드(14R, 14R')와 디스플레이 패널(300)의 패드(140, 140')가 접촉된 후, 예를 들어, 자기 정렬 페이스트(Self Align Paste, SAP) 솔더링 방법을 사용하여 소정의 열을 가하면, 솔더 페이스트(170, 170') 내부에 포함된 솔더 파티클(Solder particle)이 픽셀 CSP의 패드(14R, 14R')와 디스플레이 패널(300)의 패드(140, 140') 사이로 자기조립(self-assembly)될 수 있다.
한편, 솔더 페이스트(170, 170') 내부에 포함된 열경화성 수지는 열에 의해 경화될 수 있다.
다음으로, 도 20의 (C)를 참조하면, 서브 픽셀 CSP의 패드(14R, 14R')와 디스플레이 패널(300)의 패드(140, 140')가 솔더링되면, 캐리어 기판(200)를 웨이퍼(10)로부터 떼어낸다.
여기서, 서브 픽셀 CSP의 패드(14R, 14R')와 디스플레이 패널(300)의 패드(140, 140') 사이의 솔더링 접착력이 캐리어 기판(200)과 웨이퍼(10) 사이의 접착력보다 훨씬 크기 때문에, 캐리어 기판(200) 만을 쉽게 분리시킬 수 있다.
도 20를 참조하면, 서브 픽셀 CSP의 제1 및 제2 패드(14R, 14R')에 의해 디스플레이 패널(300)의 패드(140, 140') 간의 간격을 넓게 조절하는 것이 가능하고, 즉 패드(140, 140')의 영역 이동이 가능하다.
즉, 종래의 패드보다 확장된 패드(14R, 14R')에 의해 전사 공정시 픽셀 CSP와 디스플레이 패널(300) 간의 전극 간 접촉 마진율을 향상시키는 것이 가능하고, 디스플레이 패널(300)의 패드(140, 140')의 양쪽 벌림과 같은 영역 이동이 가능하여 전극간의 쇼트 발생률을 차단하는 것이 가능하게 된다.
특히, 이러한 접촉 마진율 확보와 쇼트 방지는 마이크로 단위의 LED가 적용되는 디스플레이 장치에 적용시 전사 공정의 속도 향상과 정확성을 확보할 수 있다.
다시, 도 1을 참조하면, 도 1에 도시하지 않았지만, 리웍(rework) 단계를 더 포함할 수 있다. 리웍 단계는 디스플레이 패널에 형성된 픽셀 CSP 어레이 중에서 오작동하거나 불량으로 판정된 픽셀 CSP를 제거하고 새로운 픽셀 CSP를 제거된 픽셀 CSP 자리에 위치시키는 단계이다.
픽 앤 플레이스 장비(미도시)를 이용하여 정상적으로 동작하는 새로운 픽셀 CSP을 위치시킬 수 있다.
리웍 단계를 더 진행함으로써, 오작동 또는 불량 픽셀 CSP를 제거하고, 디스플레이 패널에서 불량 픽셀 CSP가 위치해야 했던 자리에 새로운 픽셀 CSP를 채우기 때문에, 도 1에 도시된 디스플레이 장치의 제조 방법과 비교하여 디스플레이 패널의 불량을 현저히 줄일 수 있는 이점이 있다.
도 21 및 도 22은 본 발명의 실시 형태에 따라, 각각의 웨이퍼 상에 형성된 각각의 RGB 서브 픽셀 어레이를 열단위로 선택적으로 디스플레이 패널에 전사되는 공정의 예시도이다.
도 21 및 도 22은 1:1로 대응되는 웨이퍼와 디스플레이 패널 상에서 RGB 서브 픽셀 어레이 별로 어떤 순서대로 전사를 시키는 지에 대한 설명도이고, 이런 순서와 병행하여 도 10 내지 도 16에서는 그 순서에 맞게 각 서브 픽셀 어레이를 어떤 방식으로 전사시키는 지에 대한 설명이 나타나 있다.
도 21는 각각의 웨이퍼 상에 형성된 RGB 서브 픽셀 CSP 어레이를 나타낸 것이고(바람직하게는 1차 전사 공정을 통해 캐리어 기판(200)으로 전사되는 공정을 포함할 수 있음), 도 22은 디스플레이 패널(300)을 나타낸 것이다.
설명의 편의를 위해 도 21 및 도 22은 3개의 디스플레이 패널(Panel-1, Panel-2, Panel-3)과 3개의 웨이퍼(R-Sub Pixel, G-Sub Pixel, B-Sub Pixel)를 예시로서 설명된다.
도 21 및 도 22은 RGB 서브 픽셀 CSP 어레이를 열(세로) 배열로 하여 선택 전사하는 예시를 나타낸 것이며, 행(가로) 배열인 경우도 마찬가지이다.
도 21의 (A)는 전사전의 모든 서브 픽셀 CSP가 어레이된 상태이고, (B)는 1열의 RGB 서브 픽셀 CSP 어레이가 전사된 상태이며, (C)는 2열의 RGB 서브 픽셀 CSP 어레이가 전사된 상태를 나타낸 것이다.
도 22의 (A)는 1열의 RGB 서브 픽셀 CSP 어레이가 디스플레이 패널로 전사된 상태이고, (B)는 2열의 RGB 서브 픽셀 CSP 어레이가 디스플레이 패널로 전사된 상태이며, (C)는 3열의 RGB 서브 픽셀 CSP 어레이가 디스플레이 패널로 전사된 상태를 나타낸 것이다.
먼저, 도 21의 웨이퍼 상에 형성된 R 서브 픽셀 CSP 어레이(1열, 4열, 7열 …)는 제1 디스플레이 패널(Panel-1) 상에 전사되고(1열, 4열, 7열 …), 웨이퍼 상에 형성된 G 서브 픽셀 CSP 어레이(1열, 4열, 7열 …)는 제2 디스플레이 패널(Panel-2) 상에 전사되고(2열, 5열, 8열 …), 웨이퍼 상에 형성된 B 서브 픽셀 CSP 어레이(1열, 4열, 7열 …)는 제3 디스플레이 패널(Panel-3) 상에 전사되며(3열, 6열, 9열 …), 여기까지 전사 상태가 디스플레이 패널 상에서는 도 22의 (A)이고, 웨이퍼 상에서는 도 21의 (B)가 이에 해당된다.
다음으로, 도 21의 웨이퍼 상에 형성된 G 서브 픽셀 CSP 어레이(2열, 5열, 8열 …)는 제1 디스플레이 패널(Panel-1) 상에 전사되고(2열, 5열, 8열 …), 웨이퍼 상에 형성된 B 서브 픽셀 CSP 어레이(2열, 5열, 8열 …)는 제2 디스플레이 패널(Panel-2) 상에 전사되고(2열, 5열, 8열 …), 웨이퍼 상에 형성된 R 서브 픽셀 CSP 어레이(3열, 6열, 9열 …)는 제3 디스플레이 패널(Panel-3) 상에 전사되며(1열, 4열, 7열 …), 여기까지 전사 상태가 디스플레이 패널 상에서는 도 22의 (B)이고, 웨이퍼 상에서는 도 21의 (C)가 이에 해당된다.
마지막으로, 도 21의 웨이퍼 상에 형성된 B 서브 픽셀 CSP 어레이(3열, 6열, 9열 …)는 제1 디스플레이 패널(Panel-1) 상에 전사되고(3열, 6열, 9열 …), 웨이퍼 상에 형성된 R 서브 픽셀 CSP 어레이(3열, 6열, 9열 …)는 제2 디스플레이 패널(Panel-2) 상에 전사되고(1열, 4열, 7열 …), 웨이퍼 상에 형성된 G 서브 픽셀 CSP 어레이(3열, 6열, 9열 …)는 제3 디스플레이 패널(Panel-3) 상에 전사되며(2열, 5열, 8열 …), 여기까지 전사 상태가 디스플레이 패널 상에서는 도 22의 (C)이고, 웨이퍼 상에는 서브 픽셀이 전부 전사된다.
이러한 방식으로 RGB 서브 픽셀 CSP 어레이가 선택적으로 열이나 행 단위로 전사될 수 있으며, RGB 서브 픽셀 CSP 어레이가 RGB 순으로 선택적 및 순차적으로 전사되면 도 22의 (C)와 같이 디스플레이 패널 상에 RGB 픽셀 단위로 LED 칩이 모두 전사가 가능하다.
이상에서 실시 형태들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 형태에 포함되며, 반드시 하나의 실시 형태에만 한정되는 것은 아니다. 나아가, 각 실시 형태에서 예시된 특징, 구조, 효과 등은 실시 형태들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 형태들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시 형태를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 형태의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 형태에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10R, 10G, 10B : 웨이퍼
100R, 100G, 100B : 서브 픽셀 CSP
200 : 캐리어 기판
300 : 디스플레이 패널
400 : TFT 어레이 기판
510, 520, 530 : 솔더 마스크

Claims (11)

  1. 행 또는 열 방향으로 솔더 페이스트를 도포하기 위한 제1 도포 홀들이 형성된 제1 솔더 마스크를 통해, 상기 제1 도포 홀에 대응되는 디스플레이 패널의 제1 패드들에 솔더 페이스트를 도포하는, 제1 솔더 페이스트 단계;
    상기 제1 패드들의 인접 행 또는 열 방향으로 솔더 페이스트를 도포하기 위한 제2 도포 홀들과 상기 제1 패드들을 덮는 제1 서브 픽셀 터널들이 형성된 제2 솔더 마스크를 통해, 상기 제2 도포 홀에 대응되는 상기 디스플레이 패널의 제2 패드들에 솔더 페이스트를 도포하는, 제2 솔더 페이스트 선택 도포 단계; 및
    상기 제2 패드들의 인접 행 또는 열 방향으로 솔더 페이스트를 도포하기 위한 제3 도포 홀들과 상기 제1 및 제2 패드들을 덮는 제2 서브 픽셀 터널들이 형성된 제3 솔더 마스크를 통해, 상기 제3 도포 홀에 대응되는 상기 디스플레이 패널의 제3 패드들에 솔더 페이스트를 도포하는, 제3 솔더 페이스트 선택 도포 단계;를 포함하는, 솔더 페이스트 선택적 도포 방법.
  2. 제1항에 있어서,
    상기 제1 솔더 페이스트 단계에 의해 도포된 상기 디스플레이 패널의 제1 패드들에 해당 제1 서브 픽셀 CSP 어레이가 전사되는, 제1 서브 픽셀 전사 단계;
    상기 제2 솔더 페이스트 단계에 의해 도포된 상기 디스플레이 패널의 제2 패드들에 해당 제2 서브 픽셀 CSP 어레이가 전사되는, 제2 서브 픽셀 전사 단계; 및
    상기 제3 솔더 페이스트 단계에 의해 도포된 상기 디스플레이 패널의 제3 패드들에 해당 제3 서브 픽셀 CSP 어레이가 전사되는, 제3 서브 픽셀 전사 단계;를 포함하는, 솔더 페이스트 선택적 도포 방법.
  3. 제2항에 있어서,
    상기 제1 서브 픽셀 터널들은 상기 제1 서브 픽셀 CSP 어레이를 덮으며,
    상기 제2 서브 픽셀 터널들은 상기 제2 서브 픽셀 CSP 어레이를 덮는, 솔더 페이스트 선택적 도포 방법.
  4. 제1항에 있어서,
    상기 제2 및 제3 솔더 마스크는 2 층으로 구성이 되고,
    상기 제2 및 제3 도포 홀은 관통홀이고,
    상기 제2 및 제3 서브 픽셀 터널은 상기 제2 및 제3 솔더 마스크 각각의 1층에 형성되는, 솔더 페이스트 선택적 도포 방법.
  5. 각각의 웨이퍼 상에 R 서브 픽셀 CSP(Chip Scale Package), G 서브 픽셀 CSP 및 B 서브 픽셀 CSP별로 서브 픽셀 CSP를 형성하는, RGB 서브 픽셀 CSP 형성 단계;
    상기 RGB 서브 픽셀 CSP가 형성된 상기 각각의 웨이퍼를 하나의 서브 픽셀 CSP 별로 다이싱하는, 다이싱 단계;
    행 또는 열 방향의 서브 픽셀 CSP 어레이를 캐리어 기판으로 전사하는, 1차 전사 단계;
    행 또는 열 방향으로 솔더 페이스트를 도포하기 위한 도포 홀들이 형성된 솔더 마스크를 디스플레이 패널에 얼라인하여, 상기 도포 홀에 대응되는 상기 디스플레이 패널의 패드들에 솔더 페이스트를 도포하는, 솔더 페이스트 도포 단계; 및
    상기 캐리어 기판에 전사된 상기 서브 픽셀 CSP 어레이를 상기 디스플레이 패널의 상기 솔더 페이스트가 도포된 패드들 상에 RGB 서브 픽셀별로 순차 선택적으로 전사하는, 2차 전사 단계;를 포함하고,
    상기 솔더 페이스트 단계는 열 또는 행 방향의 순차적으로 제1 내지 제3 솔더 페이스트 단계를 포함하고,
    상기 2차 전사 단계에서, R 서브 픽셀 CSP 어레이, G 서브 픽셀 CSP 어레이 및 B 서브 픽셀 CSP 어레이의 전사는 상기 제1 내지 제3 솔더 페이스트 단계와 교번적으로 공정이 수행되는, 솔더 페이스트 선택적 도포 방법을 이용한 디스플레이 장치의 제조 방법.
  6. 삭제
  7. 제5항에 있어서,
    상기 솔더 마스크는,
    행 또는 열 방향으로 디스플레이 패널의 제1 패드들 상에 솔더 페이스트를 도포하기 위한 제1 도포 홀들이 형성된 제1 솔더 마스크와,
    상기 제1 패드들의 인접 행 또는 열 방향으로 솔더 페이스트를 도포하기 위한 제2 도포 홀들과 상기 제1 패드들을 각각 덮는 제1 서브 픽셀 터널들이 형성된 제2 솔더 마스크와,
    제2 패드들의 인접 행 또는 열 방향으로 솔더 페이스트를 도포하기 위한 제3 도포 홀들과 상기 제1 및 제2 패드들을 덮는 제2 서브 픽셀 터널들이 형성된 제3 솔더 마스크를 포함하는, 솔더 페이스트 선택적 도포 방법을 이용한 디스플레이 장치의 제조 방법.
  8. 제5항에 있어서,
    상기 2차 전사 단계는,
    상기 캐리어 기판에 전사된 상기 서브 픽셀 CSP 어레이 중 일부 서브 픽셀 CSP의 패드를 도포된 상기 솔더 페이스트에 접촉시켜 솔더링하는, 솔더링 단계; 및
    상기 캐리어 기판과 상기 캐리어 기판에 전사된 나머지 서브 픽셀 CSP를 상기 디스플레이 패널로부터 분리시키는, 분리 단계;를 포함하는, 솔더 페이스트 선택적 도포 방법을 이용한 디스플레이 장치의 제조 방법.
  9. 제5항에 있어서,
    상기 RGB 서브 픽셀 CSP 형성 단계에서,
    상기 RGB 서브 픽셀 CSP의 각 패드를 확장하여 확장된 패드를 형성하는 단계;를 더 포함하는, 솔더 페이스트 선택적 도포 방법을 이용한 디스플레이 장치의 제조 방법.
  10. 제9항에 있어서,
    상기 RGB 서브 픽셀 CSP의 확장된 패드에 대응하여, 상기 디스플레이 패널의 마주하는 한 쌍의 패드를 좌우로 영역 이동하여 패드 간격을 넓히는 공정이 상기 솔더 페이스트 도포 단계 전에 추가되는, 솔더 페이스트 선택적 도포 방법을 이용한 디스플레이 장치의 제조 방법.
  11. 삭제
KR1020190107922A 2019-09-02 2019-09-02 솔더 페이스트 선택적 도포 방법, 이를 이용한 디스플레이 장치 제조 방법 KR102262749B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190107922A KR102262749B1 (ko) 2019-09-02 2019-09-02 솔더 페이스트 선택적 도포 방법, 이를 이용한 디스플레이 장치 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190107922A KR102262749B1 (ko) 2019-09-02 2019-09-02 솔더 페이스트 선택적 도포 방법, 이를 이용한 디스플레이 장치 제조 방법

Publications (2)

Publication Number Publication Date
KR20210026722A KR20210026722A (ko) 2021-03-10
KR102262749B1 true KR102262749B1 (ko) 2021-06-09

Family

ID=75148808

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190107922A KR102262749B1 (ko) 2019-09-02 2019-09-02 솔더 페이스트 선택적 도포 방법, 이를 이용한 디스플레이 장치 제조 방법

Country Status (1)

Country Link
KR (1) KR102262749B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180018246A (ko) * 2016-08-11 2018-02-21 주식회사 루멘스 Led칩 그룹들의 어레이를 포함하는 디스플레이 모듈 및 그 제조방법
KR102095215B1 (ko) 2018-02-08 2020-04-23 한국과학기술원 전사부재 및 선택적 전사 기술을 이용한 액티브 매트릭스 rgb 수직형 마이크로led 디스플레이

Also Published As

Publication number Publication date
KR20210026722A (ko) 2021-03-10

Similar Documents

Publication Publication Date Title
EP3486945B1 (en) Method of manufacturing a display device
JP6438536B2 (ja) Ｌｅｄチップグループのアレイを含むディスプレイモジュール
US11362075B2 (en) Micro light emitting diode display substrate, device and fabrication method thereof
US10325888B2 (en) Manufacturing method of display
KR102225498B1 (ko) 발포체를 이용한 led칩 전사 방법 및 장치, 이를 이용한 디스플레이 장치의 제조 방법
US11296061B2 (en) Micro semiconductor stacked structure and electronic apparatus having the same
KR102173090B1 (ko) 캐리어 기판의 선택적 전사 방법, 이를 이용한 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치
KR20180105803A (ko) 엘이디 모듈 제조방법
KR102174847B1 (ko) 디스플레이 장치의 제조 방법 및 디스플레이 장치
JP2023523758A (ja) 積層構造体、表示スクリーン、および表示装置
KR102360325B1 (ko) 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치
KR102323587B1 (ko) 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치
KR102323586B1 (ko) 확장 패드를 갖는 led 서브 픽셀 csp
US20240063330A1 (en) Micro led display device
KR102262749B1 (ko) 솔더 페이스트 선택적 도포 방법, 이를 이용한 디스플레이 장치 제조 방법
KR20190143085A (ko) 마이크로 엘이디 모듈 제조방법
KR102203649B1 (ko) 서브 픽셀 csp, 서브 픽셀 csp의 제조 방법, 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치
KR102626606B1 (ko) 디스플레이 장치의 제조 방법 및 디스플레이 장치
KR102203639B1 (ko) 디스플레이 장치의 제조 방법 및 디스플레이 장치
KR102346172B1 (ko) 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치
CN113380935B (zh) 一种led集成封装体及显示装置
KR102173094B1 (ko) 디스플레이 장치의 제조 방법 및 디스플레이 장치
KR102173102B1 (ko) 프로브 카드, 이를 이용한 테스트 장치와 방법, 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치
KR102262748B1 (ko) 전극패드의 확장 및 영역 이동을 통한 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치
KR102210152B1 (ko) 디스플레이 장치의 제조 방법 및 디스플레이 장치

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant