KR102323587B1 - 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치 - Google Patents
디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치 Download PDFInfo
- Publication number
- KR102323587B1 KR102323587B1 KR1020190128933A KR20190128933A KR102323587B1 KR 102323587 B1 KR102323587 B1 KR 102323587B1 KR 1020190128933 A KR1020190128933 A KR 1020190128933A KR 20190128933 A KR20190128933 A KR 20190128933A KR 102323587 B1 KR102323587 B1 KR 102323587B1
- Authority
- KR
- South Korea
- Prior art keywords
- carrier substrate
- chip
- sub
- pad
- wafer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 96
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 251
- 238000012546 transfer Methods 0.000 claims abstract description 80
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000011159 matrix material Substances 0.000 claims abstract description 8
- 235000012431 wafers Nutrition 0.000 claims description 75
- 230000008569 process Effects 0.000 claims description 67
- 229910000679 solder Inorganic materials 0.000 claims description 38
- 230000001070 adhesive effect Effects 0.000 claims description 30
- 239000000853 adhesive Substances 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 238000005476 soldering Methods 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000003491 array Methods 0.000 description 26
- 238000002507 cathodic stripping potentiometry Methods 0.000 description 20
- 239000010410 layer Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000011295 pitch Substances 0.000 description 9
- 230000008901 benefit Effects 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000002161 passivation Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000013341 scale-up Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000013518 transcription Methods 0.000 description 1
- 230000035897 transcription Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0045—Devices characterised by their operation the devices being superluminescent diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/0343—Manufacturing methods by blanket deposition of the material of the bonding area in solid form
- H01L2224/03436—Lamination of a preform, e.g. foil, sheet or layer
- H01L2224/0344—Lamination of a preform, e.g. foil, sheet or layer by transfer printing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
Abstract
본 발명은 캐리어 기판을 이용하여 각 RGB 칩을 선택적으로 전사하고 각 RGB 칩의 영역을 확장하여 패드를 확장하는 기술, 웨이퍼 상에 형성된 각 RGB 칩을 에칭을 통해 분리하는 기술, 확장 패드를 갖는 서브 RGB 픽셀 CSP를 디스플레이 패널에 선택적 순차 전사할 수 있는 기술을 적용한 디스플레이 장치의 제조 방법 및 장치에 관한 것이다.
본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법은, 웨이퍼 상에 다수의 칩을 형성하는, 칩 형성 단계; 상기 다수의 칩이 형성된 상기 웨이퍼 상의 하나의 칩 별로 에칭하는, 에칭 단계; 에칭되어 행렬로 배열된 칩 어레이를 제1 캐리어 기판에 부착하는, 제1 캐리어 기판 부착 단계; 상기 웨이퍼를 제거하는, 웨이퍼 제거 단계; 상기 제1 캐리어 기판에 부착된 칩 어레이 중 일부 행 또는 열에 배열된 칩을 제2 캐리어 기판으로 선택적으로 전사하는, 제2 캐리어 기판 전사 단계; 상기 제2 캐리어 기판에 전사된 LED 서브 픽셀 CSP 어레이를 제3 캐리어 기판으로 전사하는, 제3 캐리어 기판 전사 단계; 상기 제3 캐리어 기판에 선택적으로 전사된 상기 LED 서브 픽셀 CSP 어레이의 확보된 영역을 통해 패드를 확장하는, 패드 확장 단계; 및 상기 제3 캐리어 기판에서 디스플레이 패널로 상기 LED 서브 픽셀 CSP 어레이로 순차 전사하는, 디스플레이 패널 전사 단계;를 포함하여 이루어질 수 있다.
본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법은, 웨이퍼 상에 다수의 칩을 형성하는, 칩 형성 단계; 상기 다수의 칩이 형성된 상기 웨이퍼 상의 하나의 칩 별로 에칭하는, 에칭 단계; 에칭되어 행렬로 배열된 칩 어레이를 제1 캐리어 기판에 부착하는, 제1 캐리어 기판 부착 단계; 상기 웨이퍼를 제거하는, 웨이퍼 제거 단계; 상기 제1 캐리어 기판에 부착된 칩 어레이 중 일부 행 또는 열에 배열된 칩을 제2 캐리어 기판으로 선택적으로 전사하는, 제2 캐리어 기판 전사 단계; 상기 제2 캐리어 기판에 전사된 LED 서브 픽셀 CSP 어레이를 제3 캐리어 기판으로 전사하는, 제3 캐리어 기판 전사 단계; 상기 제3 캐리어 기판에 선택적으로 전사된 상기 LED 서브 픽셀 CSP 어레이의 확보된 영역을 통해 패드를 확장하는, 패드 확장 단계; 및 상기 제3 캐리어 기판에서 디스플레이 패널로 상기 LED 서브 픽셀 CSP 어레이로 순차 전사하는, 디스플레이 패널 전사 단계;를 포함하여 이루어질 수 있다.
Description
본 발명은 캐리어 기판을 이용하여 각 RGB 칩을 선택적으로 전사하고 각 RGB 칩의 영역을 확장하여 패드를 확장하는 기술, 웨이퍼 상에 형성된 각 RGB 칩을 에칭을 통해 분리하는 기술, 확장 패드를 갖는 서브 RGB 픽셀 CSP를 디스플레이 패널에 선택적 순차 전사할 수 있는 기술을 적용한 디스플레이 장치의 제조 방법 및 장치에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류가 인가되면 광을 방출하는 발광 소자 중 하나이다. 발광 다이오드는 저 전압으로 고효율의 광을 방출할 수 있어 에너지 절감 효과가 뛰어나다.
최근, 발광 다이오드의 휘도 문제가 크게 개선되어, 액정표시장치의 백라이트 유닛(Backlight Unit), 전광판, 표시기, 가전 제품 등과 같은 각종 기기에 적용되고 있다.
마이크로 발광 다이오드(μ-LED)의 크기는 1 ~ 100μm 수준으로 매우 작고, 40 인치(inch)의 디스플레이 장치를 구현하기 위해서는 대략 2,500만개 이상의 픽셀이 요구된다.
따라서, 40 인치의 디스플레이 장치를 하나 만드는데 단순한 픽 앤 플레이스(Pick & Place) 방법으로는 시간적으로 최소 한달이 소요되는 문제가 있다.
기존의 마이크로 발광 다이오드(μ-LED)는 사파이어 기판 상에 다수개로 제작된 후, 기계적 전사(Transfer) 방법인, 픽 앤 플레이스(pick & place)에 의해, 마이크로 발광 다이오드가 하나씩 유리 혹은 유연성 기판 등에 전사된다.
마이크로 발광 다이오드를 하나씩 픽업(pick-up)하여 전사하므로, 1:1 픽 앤 플레이스 전사 방법이라고 지칭한다.
그런데, 사파이어 기판 상에 제작된 마이크로 발광 다이오드 칩의 크기는 작고 두께가 얇기 때문에, 마이크로 발광 다이오드 칩을 하나씩 전사하는 픽 앤 플레이스 전사 공정 중에 상기 칩이 파손되거나, 전사가 실패하거나, 칩의 얼라인먼트(Alignment)가 실패되거나, 또는 칩의 틸트(Tilt)가 발생되는 등의 문제가 발생되고 있다.
또한, 전사 과정에 필요한 시간이 너무 오래 걸리는 문제가 있다.
본 발명은, 다수의 RGB 칩을 캐리어 기판을 활용하여 선택적으로 픽업하고, RGB 서브 픽셀 CSP 형성을 통하여 영역을 확장하고, 그리고 패드를 확장함으로써 선택적이고 순차적으로 디스플레이 패널로 전사할 수 있는 디스플레이 장치의 제조 방법을 제공하고자 한다.
또한, 웨이퍼로부터 캐리어 기판으로 전사시 각 RGB 칩을 행렬 단위로 분리시 다이싱 공정시 레이저 열로 인한 EPI의 손상을 방지하고 Net Die를 감소시켜 LED 칩의 생산 효율을 높일 수 있는 에칭 및 LLO(Laser Lift Off) 공정을 통한 RGB 칩의 분리 방법을 제공하고자 한다.
또한, 마이크로 LED 기반의 디스플레이 장치를 신속하게 제조할 수 있고, 전사 오류를 최소화할 수 있는 디스플레이 장치의 제조 방법을 제공하고자 한다.
또한, 다양한 크기와 픽셀간 다양한 피치를 갖는 디스플레이 장치를 제조할 수 있는 디스플레이 장치의 제조 방법을 제공하고자 한다.
또한, 디스플레이 장치의 해상도에 무관하게 한정된 면적 상에 가능한 많은 수의 RGB 픽셀을 구비한 웨이퍼를 이용할 수 있는 디스플레이 장치의 제조 방법을 제공하고자 한다.
또한, 대면적의 디스플레이 장치를 신속하게 제조할 수 있는 디스플레이 장치의 제조 방법을 제공하고자 한다.
본 발명의 해결하고자 하는 과제는 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법은, 웨이퍼 상에 다수의 칩을 형성하는, 칩 형성 단계; 상기 다수의 칩이 형성된 상기 웨이퍼 상의 하나의 칩 별로 에칭하는, 에칭 단계; 에칭되어 행렬로 배열된 칩 어레이를 제1 캐리어 기판에 부착하는, 제1 캐리어 기판 부착 단계; 상기 웨이퍼를 제거하는, 웨이퍼 제거 단계; 상기 제1 캐리어 기판에 부착된 칩 어레이 중 일부 행 또는 열에 배열된 칩을 제2 캐리어 기판으로 선택적으로 전사하는, 제2 캐리어 기판 전사 단계; 상기 제2 캐리어 기판에 전사된 LED 서브 픽셀 CSP 어레이를 제3 캐리어 기판으로 전사하는, 제3 캐리어 기판 전사 단계; 상기 제3 캐리어 기판에 선택적으로 전사된 상기 LED 서브 픽셀 CSP 어레이의 확보된 영역을 통해 패드를 확장하는, 패드 확장 단계; 및 상기 제3 캐리어 기판에서 디스플레이 패널로 상기 LED 서브 픽셀 CSP 어레이로 순차 전사하는, 디스플레이 패널 전사 단계;를 포함하여 이루어질 수 있다.
여기서, 상기 웨이퍼 제거 단계는 LLO(Laser Lift Off) 공정을 통해 웨이퍼를 제거되는 것이 바람직하다.
여기서, 상기 제2 캐리어 기판 전사 단계는, 상기 제2 캐리어 기판 상에 상기 칩을 덮는 포토레지스트층을 형성하는, 포토레지스트 형성 단계; 및 상기 포토레지스트층이 상기 칩을 둘러싸도록 상기 포토레지스트층을 패터닝하여 상기 칩의 영역이 확장된 서브 픽셀 CSP를 형성하는, 영역 확장 단계;를 더 포함할 수 있다.
여기서, 상기 패드 확장 단계는, 상기 서브 픽셀 CSP 상에 패터닝된 쉐도우 마스크를 형성하는 단계; 상기 패터닝된 쉐도우 마스크 및 상기 서브 픽셀 CSP의 패드 상에 패드 확장용 금속을 증착하는 단계; 및 상기 패터닝된 쉐도우 마스크를 제거하여 상기 서브 픽셀 CSP의 패드 상에 상기 확장 패드를 형성하는 단계;를 포함할 수 있다.
여기서, 상기 웨이퍼는 다수의 웨이퍼를 포함하고, 상기 제2 캐리어 기판은 R 칩 어레이 전사용 기판, G 칩 어레이 전사용 기판 및 B 칩 어레이 전사용 기판을 포함하고, 상기 R 칩 어레이 전사용 기판의 개구홀은 상기 웨이퍼에 형성된 R 칩의 2 행 또는 열, 3 행 또는 열, 5 행 또는 열, 6 행 또는 열, …, 3n+2(n은 0, 1, 2, …)행 또는 열, 3n+3 행 또는 열에 형성되고, 상기 G 칩 어레이 전사용 기판의 개구홀은 상기 웨이퍼에 형성된 G 칩의 1 행 또는 열, 3 행 또는 열, 4 행 또는 열, 6 행 또는 열, …, 3n+1 행 또는 열, 3n+3 행 또는 열에 형성되고, 상기 B 칩 어레이 전사용 기판의 개구홀은 상기 웨이퍼에 형성된 B 칩의 1 행 또는 열, 2 행 또는 열, 4 행 또는 열, 5 행 또는 열, …, 3n+1 행 또는 열, 3n+2 행 또는 열에 형성되는 것이 바람직하다.
여기서, 상기 제2 캐리어 기판은 다수의 개구홀을 포함하고, 상기 개구홀이 형성되지 않은 일 면에 도포된 접착성 물질을 포함하고, 상기 제2 캐리어 기판의 다수의 개구홀은 상기 웨이퍼의 칩의 피치에 대해 k(k= 양의 정수)배인 것이 바람직하다.
여기서, 상기 디스플레이 패널 전사 단계는, 상기 디스플레이 패널의 다수의 패드 상에 솔더 페이스트를 도포하는, 솔더 페이스트 도포 단계; 상기 제3 캐리어 기판에 전사된 상기 서브 픽셀 CSP의 확장 패드를 도포된 상기 솔더 페이스트에 접촉시켜 솔더링하는, 솔더링 단계; 및 상기 제3 캐리어 기판을 상기 디스플레이 패널로부터 분리시키는, 분리 단계;를 포함할 수 있다.
여기서, 상기 제2 캐리어 기판 전사 단계는, 상기 제2 캐리어 기판에 행 또는 열 단위로 개구홀이 형성되고, 상기 개구홀이 형성되지 않은 영역에 상기 서브 픽셀 CSP 어레이가 접착되어 행 또는 열 단위로 선택적 전사될 수 있다.
여기서, 상기 선택적 전사를 통해 상기 서브 픽셀 CSP와 인접 서브 픽셀 CSP의 간격이 확장되어 상기 패드의 확장 영역을 확보하는 것이 바람직하다.
여기서, 상기 웨이퍼의 칩의 피치는 상기 디스플레이 패널 상에 형성될 LED 픽셀 피치에 대하여 1/k(k= 양의 정수)배인 것이 바람직하며, 1/k 배의 피치 간격에 따라 웨이퍼로부터 제1 내지 제3 캐리어 기판을 통해 피치 간격 그대로 디스플레이 패널에 그대로 선택적 전사가 가능할 수 있다.
또한, 본 발명에 따른 디스플레이 장치는, 상술한 디스플레이 장치의 제조 방법에 의해 제조될 수 있다.
상술한 본 발명의 구성에 따르면, 패드 확장용 캐리어 기판에 전사된 다수의 서브 픽셀 CSP를 디스플레이 패널로 신속하고 정확하게 전사할 수 있는 이점이 있다.
또한, 실시 형태에 따른 디스플레이 장치의 제조 방법을 사용하면, 각각의 웨이퍼 상에 칩을 제작하여, 캐리어 기판을 활용한 1차 선택적 순차 전사가 가능하고, 캐리어 기판에서 각 칩을 서브 픽셀 CSP 형성을 통하여 영역 확장 및 패드 확장이 가능하며, 패드 확장된 각 서브 픽셀 CSP를 캐리어 기판으로부터 디스플레이 패널로 2차 선택적 순차 전사가 가능하다.
또한, 웨이퍼 상에 형성된 RGB 칩을 전사하기 위해 행렬 단위로 분리하는 공정에서 기존의 레이저 다이싱 공정을 사용하지 않고 에칭 공정을 사용함으로써, 레이저의 열로 인한 EPI 손상을 막고, 소잉(Sawing, 기계적 다이싱) 공정시 톱날의 두께로 인한 다이싱 면적이 큼으로 인해 Net Die 감소 효과를 가져올 수 있고, 다이싱 공정에서 발생되는 파티클 오염으로 인한 마이크로 LED의 광효율 감소 및 불량 증가를 사전에 방지할 수 있는 효과를 가져온다.
또한, 실시 형태에 따른 디스플레이 장치의 제조 방법은 마이크로급의 발광 소자를 하나하나 제어하지 않고, 다수의 발광 소자를 한꺼번에 디스플레이 패널로 신속히 전사할 수 있으므로, 디스플레이 장치의 제조 비용과 시간을 현저히 줄일 수 있는 이점이 있다.
또한, 실시 형태에 따른 디스플레이 장치의 제조 방법은 정전기적 인력 등의 물리적 힘 혹은 접착력을 제어하는 방법이 아니라 전사 매체들 간의 접착력의 큰 차이를 이용하기 때문에 전사 성공률을 극대화 시킬 수 있는 이점이 있다.
또한, 다양한 크기와 서브 픽셀간 다양한 피치를 갖는 디스플레이 장치를 제조할 수 있는 장점이 있다.
또한, 디스플레이 장치의 해상도에 무관하게 한정된 면적 상에 가능한 많은 수의 RGB 칩이 형성된 각각의 웨이퍼를 사용하므로, 웨이퍼 제작 비용을 줄일 수 있고, 색변환층 형성 공정이 필요하지 않는 장점이 있다.
또한, 대면적의 디스플레이 장치를 제조할 경우 상기 전사방법을 위치를 변경하며 반복적으로 실행하여 신속하게 제조할 수 있는 이점이 있다.
도 1은 본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법을 설명하기 위한 순서도이다.
도 2는 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 RGB 칩들이 형성된 도면이다.
도 3은 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 각각의 RGB Epi를 성장시키는 공정도이다.
도 4는 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 형성된 각각의 RGB 칩을 칩 단위로 에칭하는 공정도이다.
도 5는 도 4의 에칭된 RGB 칩을 웨이퍼로부터 제1 캐리어 기판으로 전사시키는 공정도이다.
도 6은 웨이퍼를 LLO 기법으로 제거하는 공정도이다.
도 7 내지 도 9는 도 1에 도시된 칩 어레이를 캐리어 기판에 의해 선택적으로 전사하기 위한 캐리어 기판의 구조를 보인 도면이다.
도 10 내지 도 19는 R(Red) 칩 어레이를 캐리어 기판으로 선택적으로 전사하고, 캐리어 기판에 선택적으로 전사된 R(Red) 칩을 서브 픽셀 CSP 형성을 통하여 영역을 확장 및 패드를 확장하고, 확장된 패드를 갖는 R(Red) 서브 픽셀 CSP를 디스플레이 패널로 선택적 순차 전사하는 단계를 상세하게 설명하기 위한 도면들이다.
도 20 내지 도 22는 G(Green) 칩 어레이를 캐리어 기판으로 선택적으로 전사하고, 캐리어 기판에 선택적으로 전사된 G(Green) 칩을 서브 픽셀 CSP 형성을 통하여 영역을 확장 및 패드를 확장하고, 확장된 패드를 갖는 G(Green) 서브 픽셀 CSP를 디스플레이 패널로 선택적 순차 전사하는 단계를 상세하게 설명하기 위한 도면들이다.
도 23 내지 도 25는 B(Blue) 칩 어레이를 캐리어 기판으로 선택적으로 전사하고, 캐리어 기판에 선택적으로 전사된 B(Blue) 칩을 서브 픽셀 CSP 형성을 통하여 영역을 확장 및 패드를 확장하고, 확장된 패드를 갖는 B(Blue) 서브 픽셀 CSP를 디스플레이 패널로 선택적 순차 전사하는 단계를 상세하게 설명하기 위한 도면들이다.
도 26은 디스플레이 패널의 전극패드의 영역 이동 전후를 비교하여 나타낸 도면이다.
도 27은 캐리어 기판에 전사된 확장된 패드를 갖는 서브 픽셀 CSP 어레이를 디스플레이 패널로 전사하는 단계를 상세하게 설명하기 위한 도면이다.
도 2는 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 RGB 칩들이 형성된 도면이다.
도 3은 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 각각의 RGB Epi를 성장시키는 공정도이다.
도 4는 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 형성된 각각의 RGB 칩을 칩 단위로 에칭하는 공정도이다.
도 5는 도 4의 에칭된 RGB 칩을 웨이퍼로부터 제1 캐리어 기판으로 전사시키는 공정도이다.
도 6은 웨이퍼를 LLO 기법으로 제거하는 공정도이다.
도 7 내지 도 9는 도 1에 도시된 칩 어레이를 캐리어 기판에 의해 선택적으로 전사하기 위한 캐리어 기판의 구조를 보인 도면이다.
도 10 내지 도 19는 R(Red) 칩 어레이를 캐리어 기판으로 선택적으로 전사하고, 캐리어 기판에 선택적으로 전사된 R(Red) 칩을 서브 픽셀 CSP 형성을 통하여 영역을 확장 및 패드를 확장하고, 확장된 패드를 갖는 R(Red) 서브 픽셀 CSP를 디스플레이 패널로 선택적 순차 전사하는 단계를 상세하게 설명하기 위한 도면들이다.
도 20 내지 도 22는 G(Green) 칩 어레이를 캐리어 기판으로 선택적으로 전사하고, 캐리어 기판에 선택적으로 전사된 G(Green) 칩을 서브 픽셀 CSP 형성을 통하여 영역을 확장 및 패드를 확장하고, 확장된 패드를 갖는 G(Green) 서브 픽셀 CSP를 디스플레이 패널로 선택적 순차 전사하는 단계를 상세하게 설명하기 위한 도면들이다.
도 23 내지 도 25는 B(Blue) 칩 어레이를 캐리어 기판으로 선택적으로 전사하고, 캐리어 기판에 선택적으로 전사된 B(Blue) 칩을 서브 픽셀 CSP 형성을 통하여 영역을 확장 및 패드를 확장하고, 확장된 패드를 갖는 B(Blue) 서브 픽셀 CSP를 디스플레이 패널로 선택적 순차 전사하는 단계를 상세하게 설명하기 위한 도면들이다.
도 26은 디스플레이 패널의 전극패드의 영역 이동 전후를 비교하여 나타낸 도면이다.
도 27은 캐리어 기판에 전사된 확장된 패드를 갖는 서브 픽셀 CSP 어레이를 디스플레이 패널로 전사하는 단계를 상세하게 설명하기 위한 도면이다.
실시 형태의 설명에 있어서, 각 구성 요소의 "상(위) 또는 하(아래)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되거나 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 배치되어 형성되는 것을 모두 포함한다.
또한, "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
본 발명에서 사용되는 LED 칩, CSP, LED 픽셀 CSP, LED 서브 픽셀 CSP는 다음과 같이 정의될 수 있다.
CSP(Chip Scale Package)는 단일 칩 패키지(single chip package)의 발전에 있어 최근 매우 주목 받는 패키지로서 반도체/패키지 면적비가 80% 이상인 단일 칩 패키지를 의미한다.
LED 픽셀 CSP는 Red LED, Green LED, Blue LED를 하나의 픽셀 단위로 하여 하나의 LED 픽셀을 CSP 패키징한 단일 패키지를 의미한다.
LED 서브 픽셀 CSP는 Red LED, Green LED, Blue LED 각각을 하나의 서브 픽셀 단위로 하여 하나의 LED 서브 픽셀 단위로 CSP 패키징한 단일 패키지를 의미한다.
웨이퍼 상에 형성된 LED 발광체는 LED 칩으로 정의되며, LED 칩이 행렬 단위로 에칭되어 웨이퍼가 제거된 상태에서 제2 캐리어 기판 상에서 LED 칩을 덮는 포토레지스트층이 형성되고, 포토레지스트층이 패터닝되어 CSP로 되는 것을 LED 픽셀 CSP 또는 LED 서브 픽셀 CSP로 정의할 수 있다.
도 1은 본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법을 설명하기 위한 순서도이다.
도 1을 참조하면, 본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법은, 각각의 웨이퍼 상에 각각의 다수의 RGB 칩을 형성하는 단계(S110), 각각의 RGB 칩을 하나의 칩 별로 웨이퍼를 에칭(Etching)하는 단계(S120), RGB 칩 단위로 분리된 각각의 웨이퍼의 칩 어레이를 제1 캐리어 기판에 부착하는 단계(S130), LLO(Laser Lift Off) 공정에 의해 웨이퍼를 제거하는 단계(S140), RGB 칩 어레이를 제1 캐리어 기판으로부터 제2 캐리어 기판으로 선택적으로 전사하는 단계(S150), 제2 캐리어 기판에 선택적으로 전사된 RGB 칩의 영역을 확장하여 RGB 서브 픽셀 CSP를 형성 및 각 RGB 서브 픽셀 CSP의 패드를 확장하는 단계(S160) 및 제2 캐리어 기판에 선택적으로 전사된 RGB 서브 픽셀 CSP 어레이를 디스플레이 패널로 순차적으로 전사하는 단계(S170)를 포함한다.
S110 단계, S120 단계, S130 단계, S140 단계, S150 단계, S160 단계 및 S170 단계를 이하에서 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 RGB 칩들이 형성된 도면이다.
도 2에 도시된 바와 같이 본 발명의 실시 형태는 RGB 칩이 각각 형성된 3개의 웨이퍼를 예시로서 설명하나 이에 한정되지는 않는다.
도 2를 참조하면, 각각의 하나의 웨이퍼(10R, 10G, 10B) 상에 같은 파장 대역의 광을 방출하는 복수의 발광 소자(11R, 11G, 11B)를 형성한다.
여기서, 발광 소자(11R, 11G, 11B)는 적색, 녹색, 청색의 광을 방출하는 발광 칩일 수 있다.
복수의 발광 소자(11R, 11G, 11B)는 각각의 웨이퍼(10R, 10G, 10B) 상에서 복수의 행과 열을 따라 등간격으로 이격된 채 배열될 수 있다.
등간격으로 배치된 발광 소자(11R, 11G, 11B)는 행 또는 열 방향으로 이후 디스플레이 패널에 전사되므로, 상대적으로 고가인 웨이퍼의 전체 면적으로 효율적으로 활용하여 발광 소자의 제조 단가를 낮출 수 있다.
한편, 각각의 하나의 웨이퍼(10R, 10G, 10B) 상에 다수의 RGB 칩을 형성한 후, 각 RGB 칩 별로 웨이퍼를 에칭 공정을 거쳐 각 RGB 칩 별로 분리할 수 있다.
각각의 웨이퍼(10R, 10G, 10B) 상에 형성된 RGB 칩 간의 피치(W)는 디스플레이 패널 상에 형성된 서브 픽셀 CSP 간의 피치와 동일하거나 소정의 값의 비례상수의 배수로 정하여지는 것이 바람직하다.
이는 캐리어 기판으로부터 디스플레이 패널로 RGB 칩들을 행렬 단위로 전사할 때 전사를 용이하게 할 수 있다.
도 3은 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 각각의 RGB Epi를 성장시키는 공정도이다.
도 3을 참조하면, 3개의 웨이퍼(10R, 10G, 10B) 각각의 일면 상에 소정의 광을 방출하는 에피(11R, 11G, 11B)를 성장시킨다.
여기서, 웨이퍼(10R, 10G, 10B)는 사파이어(Al2O3) 기판일 수 있다.
성장된 각각의 에피(11R, 11G, 11B) 상에 패드(14r, 14g, 14b)를 형성하고, 에피(11R, 11G, 11B)와 패드(14r, 14g, 14b)를 패시베이션(Passivation)하는 보호층(13)을 형성한다.
여기서, 패드(14r, 14g, 14b)는 확장되지 않은 것으로서, 일반적인 패드의 크기와 형상을 가질 수 있다.
보호층(13)을 형성할 때, 패드(14r, 14g, 14b)가 보호층(13)의 외부에 노출되도록 형성하는 것이 이후 패드의 영역을 확장하는 데 있어서 바람직하다.
도 3에는 도 1에서의 A-A Section과 B-B Section의 단면도를 각각 표현하고 있으며, 바람직하게는 칩 당 한 쌍의 (+), (-) 전극은 Epi 층 아래에 형성되는데, A-A section 기준으로 전극을 상하 형성할 수 있으며 필요에 따라서는 좌우로 형성하는 것도 가능함은 물론이다.
웨이퍼(10R, 10G, 10B) 상에 형성된 RGB 발광체는 칩 단위로 분리된 상태이며, 본 발명에서는 LED RGB 칩이라 칭하며, 이후 웨이퍼(10R, 10G, 10B)로부터 캐리어 기판으로 전사된 후, 각각의 LED RGB 칩이 소정의 영역을 확보하면서 전극 패드가 확장되어 각각 단일 패키징화된 상태를 LED CSP(Chip Scale Package)라 칭하고, LED CSP는 RGB가 하나의 픽셀 단위로 패키징된 경우를 LED 픽셀 CSP라 하며, RGB가 각각 하나의 서브 픽셀 단위로 패키징된 경우를 LED 서브 픽셀 CSP라 칭한다. R 서브 픽셀 CSP, G 서브 픽셀 CSP 및 B 서브 픽셀 CSP가 나란히 배열되는 경우 하나의 LED 픽셀을 구성할 수 있다.
도 4는 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 형성된 각각의 RGB 칩들을 하나의 칩 단위로 에칭(Etching)하는 공정도이다.
도 4를 참조하면, 도 3과 같이 웨이퍼에 에피(11R, 11G, 11B) 및 패드(14r, 14g, 14b)를 형성시키고 보호층(13)이 형성된 각각의 RGB 칩 별로 에칭하여 다수의 RGB 칩(100R, 100G, 100B)을 분리시킨다.
여기서, RGB 칩(100R, 100G, 100B) 별로 에칭하는 공정은 습식(Wet) 또는 건식(Dry) 에칭이 적용될 수 있으며, 에칭에 의해 LED 칩 모양이 정의되며, 이때 웨이퍼는 그대로 잔존하게 된다.
이하의 도면들에서 하나의 RGB 칩(100R, 100G, 100B)은 도 4에서 형성된 RGB 칩(100R, 100G, 100B)으로 도시되어 있으나, 이에 한정하는 것은 아니며, 도 2에서 행과 열 방향으로 에칭된 RGB 칩(100R, 100G, 100B) 어레이일 수도 있다.
각각의 RGB 칩(100R, 100G, 100B)은 와이어가 불필요한 플립 칩 구조를 가질 수 있다.
와이어 대신에 패드(14r, 14g, 14b)로 전기적 연결이 가능하며, RGB 칩(100R, 100G, 100B) 각각은 패드(14r, 14g, 14b)를 통한 외부 제어신호에 따라 다양한 색상의 광을 방출할 수 있다.
또한, 본 발명에서 RGB 칩(100R, 100G, 100B) 각각은 R, G, B 별로 각각 서브 픽셀을 구성하여 CSP 형태로 제작된 새로운 개념의 소형 패키지화될 수 있다.
R 칩(100R), G 칩(100G) 및 B 칩(100B)은 하나의 발광 소자를 구성할 수 있다.
각각의 RGB 칩(100R, 100G, 100B)을 복수로 행과 열 방향으로 제1 캐리어 기판에 부착시킴으로써 칩 어레이를 전사할 수 있는 선공정이 수행될 수 있고, 제1 캐리어 기판으로부터 제2 캐리어 기판으로 전사시켜 제2 캐리어 기판에 선택적으로 전사된 칩 어레이의 영역을 확장하여 LED 서브 픽셀 CSP를 형성할 수 있고, LED 서브 픽셀 CSP의 패드를 확장시켜 제2 캐리어 기판에 배열된 서브 픽셀 CSP 어레이가 후술할 디스플레이 패널로 선택적으로 전사될 수 있다.
다음으로, 도 4에서와 같이 각각의 웨이퍼 상에서 RGB 칩(100R, 100G, 100B) 형태로 에칭된 칩 어레이들을 제1 캐리어 기판에 부착하여 웨이퍼를 제거하는 공정을 수행하고, 이후 제1 캐리어 기판으로부터 제2 캐리어 기판 및 디스플레이 패널로 순차적으로 선택적 전사시키는 공정을 살펴본다.
이하의 도면들은 도 1의 웨이퍼 상에서 행렬 배열된 칩 어레이에서 행(가로) 배열 기준으로 설명된다.
도 5는 도 4의 에칭된 RGB 칩을 웨이퍼로부터 제1 캐리어 기판으로 전사시키는 공정도이고, 도 6은 웨이퍼를 LLO 기법으로 제거하는 공정도이다.
도 5 및 도 6은 에칭된 RGB 칩을 디스플레이 패널로 전사시키기 위해 웨이퍼(10R, 10G, 10B)를 제거하기 위한 공정이며, 이후 패드 확장을 위해 패드 부분이 노출될 수 있도록 제2 캐리어 기판으로 전사시키기 전의 공정이다.
도 5를 참조하면, 에칭에 의해 RGB 칩이 행렬 방향으로 분리된 후(도 4와 같이), 제1 캐리어 기판(210R, 210G, 210B)을 웨이퍼(10R, 10G, 10B)의 반대 방향의 RGB 칩(100R, 100G, 100B)에 부착시킨다.
도 6를 참조하면, 도 5와 같은 상태에서 LLO(Laser Lift Off) 공정에 의해 웨이퍼(10R, 10G, 10B)를 제거시키면, RGB 칩(100R, 100G, 100B)은 제1 캐리어 기판(210R, 210G, 210B)에 부착된 상태로 놓이게 되며, 이때 RGB 칩(100R, 100G, 100B)의 방향은 반대 방향으로 발광체가 노출된 상태로 배치된다.
이후 발광체의 패드(14r, 14g, 14b)의 영역을 확장시키기 위해서 제1 캐리어 기판(210R, 210G, 210B)으로부터 제2 캐리어 기판으로 전사시키는 공정을 수행하며 이는 아래에서 설명된다.
도 7 내지 도 9는 도 6에 도시된 칩 어레이를 제1 캐리어 기판으로부터 제2 캐리어 기판으로 선택적으로 전사하기 위한 제2 캐리어 기판의 구조를 보인 도면이다.
도 7은 R LED 칩 어레이가 형성된 제1 캐리어 기판(210R)으로부터 선택적 전사를 위한 제2 캐리어 기판(220R)의 구조이고, 도 8은 G LED 칩 어레이가 형성된 제 캐리어 기판(210G)으로부터 선택적 전사를 위한 제2 캐리어 기판(220G)의 구조이고, 도 9는 B LED 칩 어레이가 형성된 제 캐리어 기판(210B)으로부터 선택적 전사를 위한 제2 캐리어 기판(220B)의 구조이다.
도 7 내지 도 9는 제1 캐리어 기판(210R, 210G, 210B) 상에 부착된 R, G, B 칩 어레이에서 열 순으로 선택 전사하기 위한 각각의 제2 캐리어 기판(220R, 220G, 220B) 구조를 나타낸다.
예를 들면, 첫번째로 R LED 칩이 배열된 제1 캐리어 기판(210R), G LED 칩이 배열된 제1 캐리어 기판(210G), B LED 칩이 배열된 제1 캐리어 기판(210B) 각각의 열들을 순차적으로 선택 전사시키는 경우, 제2 캐리어 기판(220R)은 1열, 4열, 7열 … 순으로 선택 전사가 가능하고, 제2 캐리어 기판(220G)은 2열, 5열, 8열 … 순으로, 제2 캐리어 기판(220B)은 3열, 6열, 9열 … 순으로 각각의 웨이퍼 상에 형성된 칩을 선택적으로 전사시킬 수 있다.
두번째로 LED 칩이 배열된 제1 캐리어 기판(210R), G LED 칩이 배열된 제1 캐리어 기판(210G), B LED 칩이 배열된 제1 캐리어 기판(210B) 각각의 동일한 열들을 선택 전사시키는 경우, 제2 캐리어 기판(220R, 220G, 220B) 각각은 1열, 4열, 7열 … 순으로 선택 전사가 가능하고, 이어서 2열, 5열, 8열 … 순으로, 다음으로 3열, 6열, 9열 … 순으로 웨이퍼 상에 형성된 칩이 모두 전사될 때까지 남김 없이 선택적으로 전사될 수 있다.
첫번째의 예시 경우를 상정하여, 이하 전사 방법을 설명한다(LED 칩의 1열부터 6열(제1 RGB 칩 어레이, 제2 RGB 칩 어레이)까지만 예시로서 설명되며 그 이상(제3, 제4, … , 제n RGB 칩 어레이)은 생략한다).
도 7을 참조하면, (A)는 정면도, (B)는 (A)의 X-X 단면도, (C)는 (B)에서 접착성 물질이 도포된 도면이며, 제2 캐리어 기판(220R)에는 선택 전사될 부분(1열, 4열, …)(35-SP1, 35-SP4,…)을 제외한 나머지 열 부분에 개구홀(36)들이 형성된다.
제2 캐리어 기판(220R)의 개구홀(36) 유무에 따라 선택적 전사가 가능하고, 제2 캐리어 기판(220R) 표면에 접착성 물질(37)을 도포하면, 개구홀(36) 부분에는 접착성 물질이 도포되지 않아 전사시 칩을 픽업하지 못하며, 개구홀(36)이 없는 영역에는 접착성 물질(37)이 도포되어 그 해당 열만 픽업(전사)이 가능하다. 제2 캐리어 기판(220R)의 재질은 금속, 세라믹, 유리, 플라스틱, 폴리머 등일 수 있다.
도 8을 참조하면, (A)는 정면도, (B)는 (A)의 X-X 단면도, (C)는 (B)에서 접착성 물질이 도포된 도면이며, 제 캐리어 기판(220G)에는 선택 전사될 부분(2열, 5열, …)(35-SP2, 35-SP5, …)을 제외한 나머지 열 부분에 개구홀(36)들이 형성된다.
제2 캐리어 기판(220G)의 개구홀(36) 유무에 따라 선택적 전사가 가능하고, 제2 캐리어 기판(220G) 표면에 접착성 물질(37)을 도포하면, 개구홀(36) 부분에는 접착성 물질이 도포되지 않아 전사시 칩을 픽업하지 못하며, 개구홀(36)이 없는 영역에는 접착성 물질(37)이 도포되어 그 해당 열만 픽업이 가능하다. 제2 캐리어 기판(220G)의 재질은 금속, 세라믹, 유리, 플라스틱, 폴리머 등일 수 있다.
도 9를 참조하면, (A)는 정면도, (B)는 (A)의 X-X 단면도, (C)는 (B)에서 접착성 물질이 도포된 도면이며, 제2 캐리어 기판(220B)에는 선택 전사될 부분(3열, 6열, …)(35-SP3, 35-SP6, …)을 제외한 나머지 열 부분에 개구홀(36)들이 형성된다.
제2 캐리어 기판(220B)의 개구홀(36) 유무에 따라 선택적 전사가 가능하고, 제2 캐리어 기판(220B) 표면에 접착성 물질(37)을 도포하면, 개구홀(36) 부분에는 접착성 물질이 도포되지 않아 전사시 칩을 픽업하지 못하며, 개구홀(36)이 없는 영역에는 접착성 물질(37)이 도포되어 그 해당 열만 픽업이 가능하다. 캐리어 기판(200B)의 재질은 금속, 세라믹, 유리, 플라스틱, 폴리머 등일 수 있다.
다음으로, 도 7 내지 도 9의 준비된 제2 캐리어 기판(220R, 220G, 220B)을 이용하여 제1 캐리어 기판(210R, 210G, 210B)으로부터 제2 캐리어 기판(220R, 220G, 220B)으로 칩을 전사하는 1차 전사 공정과, 칩의 영역을 확장하여 서브 픽셀 CSP를 형성하는 공정과, 서브 픽셀 CSP 어레이의 패드 확장 공정과, 디스플레이 패널로 서브 픽셀 CSP 어레이를 전사하는 2차 전사하는 공정을 살펴본다.
도 10 내지 도 19는 R(Red) 칩 어레이를 제2 캐리어 기판으로 선택적 전사, R(Red) 칩 어레이의 영역 확장을 통한 R(Red) 서브 픽셀 CSP 어레이의 형성, R(Red) 서브 픽셀 CSP 어레이의 패드 확장, 및 패드 확장된 R(Red) 서브 픽셀 CSP 어레이를 디스플레이 패널로 선택적 순차 전사하는 단계를 설명한다.
도 19 내지 도 21은 G(Green) 칩 어레이를 제2 캐리어 기판으로 선택적 전사, G(Green) 칩 어레이의 영역 확장을 통한 G(Green) 서브 픽셀 CSP 어레이의 형성, G(Green) 서브 픽셀 CSP 어레이의 패드 확장, 및 패드 확장된 G(Green) 서브 픽셀 CSP 어레이를 디스플레이 패널로 선택적 순차 전사하는 단계를 설명한다.
그리고, 도 22 내지 도 24는 B(Blue) 칩 어레이를 제2 캐리어 기판으로 선택적 전사, B(Blue) 칩 어레이의 영역 확장을 통한 B(Blue) 서브 픽셀 CSP 어레이의 형성, B(Blue) 서브 픽셀 CSP 어레이의 패드 확장, 및 패드 확장된 B(Blue) 서브 픽셀 CSP 어레이를 디스플레이 패널로 선택적 순차 전사하는 단계를 설명한다.
도 10은 제1 캐리어 기판(210R)으로부터 제2 캐리어 기판으로 R 칩 어레이가 1차 전사되는 공정을 나타낸 것으로서, (A)는 제1 캐리어 기판(210R)의 정면도이고, (B)는 제2 캐리어 기판(220R)을 이용하여 제1 캐리어 기판(210R)의 1열과 4열을 1차 전사(열 단위로 선택적으로 전사하는 의미에서 선택적 전사라는 정의가 필요함)한 정면도이며, (C)는 (B)의 X-X 단면도를 나타낸다.
도 10을 참조하면, (A)의 제1 캐리어 기판(210R)은 도 3과 도 4의 공정을 거친 상태로서, 도 7의 제2 캐리어 기판(220R)을 제1 캐리어 기판(210R)에 얼라인시켜 접촉 후 제2 캐리어 기판(220R)을 분리하면, (A)의 제1 캐리어 기판(210R)의 1열과 4열의 R 칩 어레이는 픽업(접합력에 의한 픽업을 의미함) 전사되어 비어 있게 되고, (B)/(C)와 같이 1열과 4열의 R 칩 어레이(100R-SP1, 100R-SP4)가 제2 캐리어 기판(220R)에 전사된 상태로 된다.
칩 어레이를 제2 캐리어 기판으로 전사하는 단계(S150)를 '1차 전사'로 명명할 수도 있으며, 열 단위 또는 행 단위로 선택하여 전사된다는 의미에서 선택적 ㅈ전사라 명명할 수도 있다.
여기서, 제2 캐리어 기판(220R)은 '전사 접착 부재'로도 불릴 수 있으며, PET, PP, PE, PS 수지 판 등과 이러한 재료들에 접착제나 점착제가 도포되어 있거나 또는 이러한 재료들이 테이프의 형태로 얇은 두께를 가지면서 그 한 면에 접착제나 점착제가 도포될 수 있다.
제2 캐리어 기판(220R)은 소정의 연성을 가질 수 있으며, 소정의 연성을 갖는 제2 캐리어 기판(220R)은 외력에 의해 쉽게 구부러질 수 있는 재질로 구성될 수 있다.
제2 캐리어 기판(220R)이 쉽게 구부러질 수 있는 재질이면, 제2 캐리어 기판(220R)이 쉽게 구부러지지 않는 재질일 경우와 대비하여 전사 효율을 더 향상시킬 수 있다.
제2 캐리어 기판(220R)이 쉽게 구부러지지 않는 재질일 경우에 이러한 제2 캐리어 기판에 각각의 칩(100R-SP1, 100R-SP2, 100R-SP3)을 부착시킨 후, 제2 캐리어 기판을 한번에 들어올리는 것이 어렵다. 그 이유는 각각의 칩(100R-SP1, 100R-SP2, 100R-SP3)과 제2 캐리어 기판(220R) 사이의 접착력이 상당하기 때문이다.
하지만, 제2 캐리어 기판(220R)이 쉽게 구부러지는 재질이면, 제2 캐리어 기판(220R)에 각각의 칩(100R-SP1, 100R-SP2, 100R-SP3)을 부착시킨 후, 제2 캐리어 기판(220R)의 일 측 부분만을 위로 올리면 그 부분에만 부착되어 있는 픽셀 CSP의 개수가 상대적으로 적기 때문에 적은 힘으로도 제2 캐리어 기판(220R) 전체를 쉽게 들어올릴 수 있다.
또한, 제2 캐리어 기판(220R)은 투명한 재질일 수 있다. 제2 캐리어 기판(220R)이 투명한 재질이면, 제2 캐리어 기판(220R)에 각각의 칩(100R-SP1, 100R-SP2, 100R-SP3)을 전사할 때, 위치 조정과 틀어짐 등을 외부에 구비된 비전 시스템(미도시)을 통해 조정 또는 제어할 수 있는 이점이 있다.
한편, 제2 캐리어 기판(220R)은 본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법에 있어서, 제1 전사 매체로도 명명될 수 있다. 제1 전사 매체와 픽셀 CSP 어레이 간에는 제1 접착력이 형성된다. 구체적으로, 제1 접착력은 2,000 gf/25mm ~ 4,000 gf/25mm 일 수 있다. 더욱 바람직하게는 제1 접착력은 3,000 gf/25mm 일 수 있다.
도 10의 (C)를 참조하면, 제2 캐리어 기판(220R)에 1열과 4열의 R 칩 어레이(100R-SP1, 100R-SP4)를 전사할 때, 1열과 4열의 R 칩 어레이(100R-SP1, 100R-SP4)의 패드(14r) 측이 제2 캐리어 기판(220R)에 전사되도록 한다. 이는 이후 도 11 내지 도 16을 통해 후술할 영역 확장 및 패드 확장을 위함이다.
도 11 내지 도 16은 제2 캐리어 기판에 전사된 R 칩 어레이의 영역 확장 및 패드 확장 공정을 상세하게 설명하기 위한 도면들이다.
도 11은 도 10의 (C)를 뒤집은 후, 제2 캐리어 기판(220R) 상에 R 칩 어레이(100R-SP1, 100R-SP4)을 덮도록 포토레지스트층(18)을 형성(또는 코팅)한다. 여기서, 포토레지스트층(18)은 에폭시 기반의 물질로서, SU-8 일 수 있다.
도 12를 참조하면, 포토레지스트층(18)을 포토(photo) 공정과 현상(develop) 공정을 통해 패터닝한다. 패터닝된 포토레지스트층(18R) 내부에 하나의 R 칩(100R-SP1 or 100R-SP4)이 위치되도록 한다. 패터닝된 포토레지스트층(18R)이 하나의 R 칩(100R-SP1 or 100R-SP4)을 둘러싼다. 패터닝된 포토레지스트층(18R)이 하나의 R 칩(100R-SP1 or 100R-SP4)에 결합됨으로서 하나의 R 서브 픽셀 CSP(100R-SP1 or 100R-SP4)가 형성될 수 있다. 하나의 R 서브 픽셀 CSP는 하나의 R 칩보다 부피가 더 증가하게 되고, 결국 하나의 R 서브 픽셀 CSP(100R-SP1 or 100R-SP4)의 영역이 확장된다. 이와 같이, R 서브 픽셀 CSP은, R 칩에 패터닝된 포트레지스트층(18R)이 결합된 것으로서, 표면적이 R 칩의 표면적보다 더 증가되어 패드를 확장할 수 있는 영역을 확보할 수 있다. 마이크로 LED는 크기가 수 마이크로 단위이기 때문에, 그 만큼 패드의 크기도 작을 수 밖에 없다. 하지만, 이렇게 각 칩을 서브 픽셀 CSP화 함으로써, 패드의 크기를 넓힐 수 있는 영역을 확보할 수 있다.
이와 같이, 하나의 서브 픽셀 CSP(Chip Scale Package)는, 칩 과는 구별되는 용어로서, 칩 크기에 가까운 소형 패키지를 총칭하는 것으로, 칩 외형을 보호하는 리드 프레임과 전기적 연결을 위한 와이어가 존재하지 않는 베어 칩에 가까운 크기의 패키지일 수 있으며, RGB 발광체를 하나의 픽셀 단위로 볼 경우, 서브 픽셀은 R, G, B 각각의 발광체의 단위를 의미한다고 할 수 있다.
도 13을 참조하면, 영역 확장된 R 서브 픽셀 어레이(100R-SP1, 100R-SP4)를 제2 캐리어 기판(220R)에서 제3 캐리어 기판(230R)으로 전사한다. 이는 패드 확장을 위해 패드(14r)를 외부에 노출시키기 위한 과정이다. 제3 캐리어 기판(220R)을 영역 확장된 R 서브 픽셀 어레이(100R-SP1, 100R-SP4)의 패터닝된 포토레지스트층(18R) 상에 부착시킨 후, 제2 캐리어 기판(220R)을 영역 확장된 R 서브 픽셀 어레이(100R-SP1, 100R-SP4)으로부터 떼어낼 수 있다. 여기서, 제3 캐리어 기판(230R)을 제2 캐리어 기판(220R)과 비교하기 위해서, 영역 확장용 캐리어 기판으로 명명될 수도 있고, 추가 캐리어 기판이라고 명명될 수 있다.
도 14는 도 13을 뒤집은 모습이다. 도 12을 참조하면, 영역 확장된(열 또는 행 단위로 선택 전사되므로 칩과 칩 사이의 간격이 넓어진 형태를 의미함) R 서브 픽셀 어레이(100R-SP1, 100R-SP4) 상에 패터닝된 쉐도우 마스크(500)를 형성한다.
도 15를 참조하면, 쉐도우 마스크(500)와 영역 확장된 R 서브 픽셀 어레이(100R-SP1, 100R-SP4) 상에 패드 확장용 금속(M)을 소정 두께만큼 증착한다.
도 16을 참조하면, 패드 확장용 금속(M)의 증착이 완료되면, 쉐도우 마스크(500)를 제거한다. 쉐도우 마스크(500)를 제거함으로서, 영역 확장된 R 서브 픽셀 어레이(100R-SP1, 100R-SP4)의 패드(14r) 상에 패드 확장용 금속에 의한 확장 패드(14R)이 형성될 수 있다. 패드(14r)와 확장 패드(14R)은 접촉되어 전기적으로 연결된다.
도 17은 패드 확장하기 전의 일반적인 크기의 패드(14r)를 갖는 칩과 확장 패드(14R)를 갖는 서브 픽셀 CSP를 비교하기 위한 일 측 단면도들로서, 도 17의 (a)는 영역 확장 및 패드 확장 전의 하나의 칩 어레이를 도시한 일 측면도이고, 도 17의 (b)는 영역 확장 및 패드 확장 후의 하나의 서브 픽셀 CSP 어레이를 도시한 일 측면도이다.
도 17의 (a)와 (b)를 비교하면, 확장 패드(14R, 14R')는 일반적인 크기의 패드(14r, 14r') 비하여 크기가 확대되어 그 단면적이 넓혀진 형태를 가질 수 있다.
특히, 마이크로 단위의 LED 칩의 경우 그 픽셀단위가 30㎛ * 30㎛ 내지 100㎛ * 100㎛이므로 패드의 폭이나 길이 또한 매우 미세하고, 이들을 디스플레이 패널의 기판으로 표면 실장 공정 시 전기적 open 등이 발생하여 불량률이 매우 높아질 수 밖에 없다.
반면에, 디스플레이 패널 위에 패드 확장이 가능한 서브 픽셀 CSP 단위로 표면실장 공정을 진행함으로써, 수십 um영역의 마이크로 LED 전기적 연결 공정을 수백 um영역의 픽셀 CSP 전기적 연결 공정으로 스케일 업(Scale up)함으로써 전기적 open 등의 불량을 최소화 할 수 있다.
또한, 디스플레이 장치에 표면실장 공정 시 서브 픽셀 CSP 패드와 디스플레이 패널의 패드 간의 정렬(Alignment) 마진 확보를 높여 전기적 불량을 최소화하고, 대면적의 디스플레이 장치를 신속하게 제조하는 것이 가능하다.
도 18은 제3 캐리어 기판으로부터 디스플레이 패널로 패드 확장된 R 서브 픽셀 CSP 어레이가 2차 전사되는 공정을 나타낸 것이다.
도 18을 참조하면, (A)는 디스플레이 패널(300)의 패드(31-SP1, …, 31-SP6)를 도시한 것이고, (B)는 디스플레이 패널(300) 상에 도 16의 제3 캐리어 기판(230R)을 얼라인시켜 패드 확장된 R 서브 픽셀 어레이를 디스플레이 패널(300) 상에 2차 전사한 상태를 나타낸 것이다.
디스플레이 패널(300)의 1열 내지 6열에는 패드(31-SP1, …, 31-SP6)가 형성되고, 1열과 4열에는 솔더 페이스트(33-SP1, 33-SP4)가 형성되며, 그 해당 열 위치에 각각 패드 확장된 R 서브 픽셀 CSP(100R-SP1, 100R-SP4)가 전사된다.
다만, 디스플레이 패널(300)의 패드 상에는 1열과 4열에만 솔더 페이스트가 형성된 것으로 도시되었지만, 모든 열에 솔더 페이스트(33-SP1, …, 33-SP6)가 형성되더라도 무방하다.
도 19는 도 18에서 제3 캐리어 기판으로부터 디스플레이 패널로 전사되는 공정을 좀 더 상세하게 표현한 단면 공정을 나타낸 것이다.
도 19의 (A)를 참조하면, 디스플레이 패널(300)의 다수의 패드(31) 상에 솔더 페이스트(Solder Paste, 33)를 도포한다.
디스플레이 패널(300) 아래에는 TFT 어레이 기판(400)이 배치될 수 있다.
여기서, 솔더 페이스트(33)는 1열과 4열의 패드(31-SP1, 31-SP4) 상에만 도포될 수 있지만, 나머지 패드 상에도 도포되어도 무관하다.
1열과 4열의 패드(바람직하게는 전(前)열+3열의 간격으로 배치된 패드)에는 선택적으로 R 서브 픽셀 CSP의 하나의 열이 전사되고, 이후 1열과 4열 사이의 2열과 3열 패드(각각 전(前)열+3열의 간격으로 배치된 패드)에는 순차적으로 G 서브 픽셀 CSP의 하나의 열, B 서브 픽셀 CSP의 하나의 열이 전사된다.
솔더 페이스트(33)는 디스플레이 패널(300)의 다수의 패드(31) 상에 스크린 프린팅, 디스펜싱, 젯팅 등의 여러 방법을 통해 도포될 수 있다.
다음으로, 도 19의 (B)를 참조하면, 도 16에서 제조된 제3 캐리어 기판(230R)에 부착되고 확장 패드(14R)를 갖는 R 서브 픽셀 CSP(100R-SP1, 100R-SP4)을 디스플레이 패널(300) 상으로 배치하고, R 서브 픽셀 CSP(100R-SP1, 100R-SP4)의 확장 패드(14R)를 디스플레이 패널(300)의 패드(31) 상에 도포된 솔더 페이스트(33-SP1, 33-SP4)에 접촉시킨다.
솔더 페이스트(33-SP1, 33-SP4)를 통해 일부 R 서브 픽셀 CSP(100R-SP1, 100R-SP4)의 확장 패드(14R)와 디스플레이 패널(300)의 패드(31)가 접촉된 후, 예를 들어, 자기 정렬 페이스트(Self Align Paste, SAP) 솔더링 방법을 사용하여 소정의 열을 가하면, 솔더 페이스트(33-SP1, 33-SP4) 내부에 포함된 솔더 파티클(Solder particle)이 일부 R 서브 픽셀 CSP(100R-SP1, 100R-SP4)의 확장 패드(14R)와 디스플레이 패널(300)의 패드(31-SP1, 31-SP4) 사이로 자기조립(self-assembly)될 수 있다.
한편, 솔더 페이스트(33) 내부에 포함된 열경화성 수지는 열에 의해 경화될 수 있다.
다음으로, 도 19의 (C)를 참조하면, 일부 R 서브 픽셀 CSP(100R-SP1, 100R-SP4)의 확장 패드(14R)와 디스플레이 패널(300)의 패드(31-SP1, 31-SP4)가 솔더링되면, 제3 캐리어 기판(230R)을 분리시킨다.
여기서, 일부 R 서브 픽셀 CSP(100R-SP1, 100R-SP4)의 확장 패드(14R)와 디스플레이 패널(300)의 패드(31-SP1, 31-SP4) 사이의 솔더링 접착력이 다른 캐리어 기판(210R)과 R 서브 픽셀 CSP(100R-SP1, 100R-SP4) 사이의 접착력보다 훨씬 크기 때문에, 제3 캐리어 기판(230R)만을 쉽게 분리시킬 수 있다.
다음으로, 도 20 내지 도 22는 G(Green) 칩 어레이를 제2 캐리어 기판으로 선택적으로 전사하고, 다시 제3 캐리어 기판에 전사된 G(Green) 칩의 영역을 확장하여 G 서브 픽셀 CSP를 형성하고, G 서브 픽셀 CSP의 패드를 확장하고, 확장된 패드를 갖는 G(Green) 서브 픽셀 CSP를 디스플레이 패널로 선택적 순차 전사하는 단계를 상세하게 설명하기 위한 도면들이다.
그 과정은 도 10 내지 도 19의 R 칩 어레이를 선택적으로 전사하는 공정과 패드 확장 공정과 동일하다.
도 20은 G 웨이퍼로부터 제1 캐리어 기판(210G)으로부터 제2 캐리어 기판(220G)으로 G 칩 어레이가 1차 전사되는 공정을 나타낸 것으로서, (A)는 제1 캐리어 기판(210G)의 정면도이고, (B)는 제2 캐리어 기판(220G)을 이용하여 제1 캐리어 기판(210G)의 1열과 4열을 1차 전사한 정면도이며, (C)는 (B)의 X-X 단면도를 나타낸다.
도 20을 참조하면, (A)의 제1 캐리어 기판(210G)는 도 3과 도 4의 공정을 거친 상태로서, 도 8의 제2 캐리어 기판(220G)을 제1 캐리어 기판(210G)에 얼라인시켜 접촉 후 제2 캐리어 기판(220G)을 분리하면, (A)의 제1 캐리어 기판(210G)의 1열과 4열의 G 칩 어레이는 픽업 전사되어 비어 있게 되고, (B)/(C)와 같이 2열과 5열의 G 칩 어레이(100G-SP1, 100G-SP4)가 제2 캐리어 기판(220G)에 전사된 상태로 된다.
제2 캐리어 기판(220G)은 제1 캐리어 기판(210R)과 동일 재질 및 동일 속성을 가질 수 있다.
도 20의 (C)를 참조하면, 제2 캐리어 기판(220G)에 1열과 4열의 G 칩 어레이(100G-SP1, 100G-SP4)를 전사할 때, 1열과 4열의 G 칩 어레이(100G-SP1, 100G-SP4)의 패드(14g) 측이 제2 캐리어 기판(220G)에 전사되도록 한다. 이는 영역 확장 및 패드 확장을 위함이다. 상기 영역 확장과 패드 확장은 상술한 도 11 내지 도 16과 동일하므로, 이에 대한 설명은 생략한다.
도 21은 제3 캐리어 기판으로부터 디스플레이 패널로 패드 확장된 G 서브 픽셀 CSP 어레이가 2차 전사되는 공정을 나타낸 것이다.
도 21을 참조하면, (A)는 디스플레이 패널(300)의 패드(31-SP1, …, 31-SP6)를 도시한 것으로서, 도 18 내지 도 19의 공정을 거쳐 1열과 4열에는 R 서브 픽셀 어레이가 전사된 상태이고, (B)는 디스플레이 패널(300) 상에 제3 캐리어 기판(230G)을 얼라인시켜 패드 확장된 G 서브 픽셀 어레이를 디스플레이 패널(300) 상에 2차 전사한 상태를 나타낸 것이다.
디스플레이 패널(300)의 1열 내지 6열에는 패드(31-SP1, …, 31-SP6)가 형성되고, 2열과 5열에는 솔더 페이스트(33-SP2, 33-SP5)가 형성되며, 그 해당 열 위치에 각각 패드 확장된 G 서브 픽셀 CSP(100G-SP1, 100G-SP4)가 전사된다.
도 22는 도 21에서 다른 캐리어 기판으로부터 디스플레이 패널로 전사되는 공정을 좀 더 상세하게 표현한 단면 공정을 나타낸 것이다.
도 22의 (A)를 참조하면, 디스플레이 패널(300)의 다수의 패드(31) 상에 솔더 페이스트(Solder Paste, 33)를 도포하며, 1열과 4열에는 이미 전단계에서 패드 확장된 R 서브 픽셀 CSP 어레이(100R-SP1, 100R-SP4)가 전사된 상태로 위치한다.
여기서, 솔더 페이스트(33)는 2열과 5열의 패드(31-SP2, 31-SP5) 상에만 도포될 수 있지만, 나머지 패드 상에도 도포되어도 무관하다.
다음으로, 도 22의 (B)를 참조하면, 도 11 내지 도 16에 도시된 방법과 동일한 방법으로 제조된 제3 캐리어 기판(230G)에 부착되고 확장 패드(14G)를 갖는 G 서브 픽셀 CSP(100G-SP1, 100G-SP4)을 디스플레이 패널(300) 상으로 배치하고, G 서브 픽셀 CSP(100G-SP1, 100G-SP4)의 확장 패드(14G)를 디스플레이 패널(300)의 패드(31) 상에 도포된 솔더 페이스트(33-SP2, 33-SP5)에 접촉시킨다.
솔더 페이스트(33-SP2, 33-SP5)를 통해 G 서브 픽셀 CSP(100G-SP1, 100G-SP4)의 확장 패드(14G)와 디스플레이 패널(300)의 패드(31)가 접촉된 후, 예를 들어, 자기 정렬 페이스트(Self Align Paste, SAP) 솔더링 방법을 사용하여 소정의 열을 가하면, 솔더 페이스트(33-SP2, 33-SP5) 내부에 포함된 솔더 파티클(Solder particle)이 G 서브 픽셀 CSP(100G-SP1, 100G-SP4)의 확장 패드(14G)와 디스플레이 패널(300)의 패드(31-SP2, 31-SP5) 사이로 자기조립(self-assembly)될 수 있다.
다음으로, 도 22의 (C)를 참조하면, G 서브 픽셀 CSP(100G-SP1, 100G-SP4)의 확장 패드(14G)와 디스플레이 패널(300)의 패드(31-SP2, 31-SP5)가 솔더링되면, 제3 캐리어 기판(230G)을 분리시킨다.
여기서, G 서브 픽셀 CSP(100G-SP1, 100G-SP4)의 확장 패드(14G)와 디스플레이 패널(300)의 패드(31-SP2, 31-SP5) 사이의 솔더링 접착력이 다른 캐리어 기판(210G)과 G 서브 픽셀 CSP(100G-SP1, 100G-SP4) 사이의 접착력보다 훨씬 크기 때문에, 제3 캐리어 기판(230G)만을 쉽게 분리시킬 수 있다.
그 다음으로, 도 23 내지 도 26은 B(Blue) 칩 어레이를 제1 캐리어 기판으로부터 제2 캐리어 기판으로 선택적으로 전사하고, 제2 캐리어 기판에 선택적으로 전사된 칩 어레이를 제3 캐리어 기판으로 전사하여 B(Blue) 칩의 영역을 확장하여 B 서브 픽셀 CSP를 형성하고, B 서브 픽셀 CSP의 패드를 확장하고, 확장된 패드를 갖는 B(Blue) 서브 픽셀 CSP를 디스플레이 패널로 선택적 순차 전사하는 단계를 상세하게 설명하기 위한 도면들이다.
도 23은 B 웨이퍼로부터 제1 캐리어 기판(210B)으로부터 제2 캐리어 기판(220B)으로 B 칩 어레이가 1차 전사되는 공정을 나타낸 것으로서, (A)는 제1 캐리어 기판(210B)의 정면도이고, (B)는 제2 캐리어 기판(220B)을 이용하여 제1 캐리어 기판(210B)의 1열과 4열을 1차 전사한 정면도이며, (C)는 (B)의 X-X 단면도를 나타낸다.
도 23을 참조하면, (A)의 제1 캐리어 기판(210B)는 도 3과 도 4의 공정을 거친 상태로서, 도 9의 제2 캐리어 기판(220B)을 제1 캐리어 기판(210B)에 얼라인시켜 접촉 후 제2 캐리어 기판(220B)을 분리하면, (A)의 제1 캐리어 기판(210B)의 1열과 4열의 B 칩 어레이는 픽업 전사되어 비어 있게 되고, (B)/(C)와 같이 3열과 6열의 B 칩 어레이(100B-SP1, 100B-SP4)가 제2 캐리어 기판(220B)에 전사된 상태로 된다.
제2 캐리어 기판(220B)은 제2 캐리어 기판(220R, 220G)과 동일 재질 및 동일 속성을 가질 수 있다.
도 23의 (C)를 참조하면, 제2 캐리어 기판(220B)에 1열과 4열의 B 칩 어레이(100B-SP1, 100B-SP4)를 전사할 때, 1열과 4열의 B 칩 어레이(100B-SP1, 100B-SP4)의 패드(14b) 측이 제2 캐리어 기판(220B)에 전사되도록 한다. 이는 영역 확장 및 패드 확장을 위함이다. 상기 영역 확장과 패드 확장은 상술한 도 11 내지 도 16과 동일하므로, 이에 대한 설명은 생략한다.
도 24는 제3 캐리어 기판으로부터 디스플레이 패널로 패드 확장된 B 서브 픽셀 CSP 어레이가 2차 전사되는 공정을 나타낸 것이다.
도 24를 참조하면, (A)는 디스플레이 패널(300)의 패드(31-SP1, …, 31-SP6)를 도시한 것으로서, 도 18 내지 도 19의 공정, 도 21 내지 도 22의 공정을 거쳐 1열과 4열에는 R 서브 픽셀 CSP 어레이, 2열과 5열에는 G 서브 픽셀 CSP 어레이가 전사된 상태이고, (B)는 디스플레이 패널(300) 상에 제3 캐리어 기판(230B)을 얼라인시켜 패드 확장된 B 서브 픽셀 CSP 어레이를 디스플레이 패널(300) 상에 2차 전사한 상태를 나타낸 것이다.
디스플레이 패널(300)의 1열 내지 6열에는 패드(31-SP1, …, 31-SP6)가 형성되고, 3열과 6열에는 솔더 페이스트(33-SP3, 33-SP6)가 형성되며, 그 해당 열 위치에 각각 패드 확장된 B 서브 픽셀 CSP(100B-SP1, 100B-SP4)가 전사된다.
도 25는 도 24에서 제3 캐리어 기판으로부터 디스플레이 패널로 전사되는 공정을 좀 더 상세하게 표현한 단면 공정을 나타낸 것이다.
도 25의 (A)를 참조하면, 디스플레이 패널(300)의 다수의 패드(31) 상에 솔더 페이스트(Solder Paste, 33)를 도포하며, 1열과 4열, 2열과 5열 각각에는 이미 전단계에서 패드 확장된 R 서브 픽셀 CSP 어레이(100R-SP1, 100R-SP4) 및 패드 확장된 G 서브 픽셀 CSP 어레이(100G-SP1, 100G-SP4)가 전사된 상태로 위치한다.
다음으로, 도 25의 (B)를 참조하면, 도 11 내지 도 16에 도시된 방법과 동일한 방법으로 제조된 제3 캐리어 기판(230B)에 부착되고 확장 패드(14B)를 갖는 B 서브 픽셀 CSP(100B-SP1, 100B-SP4)을 디스플레이 패널(300) 상으로 배치하고, B 서브 픽셀 CSP(100B-SP1, 100B-SP4)의 확장 패드(14B)를 디스플레이 패널(300)의 패드(31) 상에 도포된 솔더 페이스트(33-SP3, 33-SP6)에 접촉시킨다.
솔더 페이스트(33-SP3, 33-SP6)를 통해 B 서브 픽셀 CSP(100B-SP1, 100B-SP4)의 확장 패드(14B)와 디스플레이 패널(300)의 패드(31)가 접촉된 후, 예를 들어, 자기 정렬 페이스트(Self Align Paste, SAP) 솔더링 방법을 사용하여 소정의 열을 가하면, 솔더 페이스트(33-SP3, 33-SP6) 내부에 포함된 솔더 파티클(Solder particle)이 B 서브 픽셀 CSP(100B-SP1, 100B-SP4)의 확장 패드(14B)와 디스플레이 패널(300)의 패드(31-SP3, 31-SP6) 사이로 자기조립(self-assembly)될 수 있다.
다음으로, 도 25의 (C)를 참조하면, B 서브 픽셀 CSP(100B-SP1, 100B-SP4)의 확장 패드(14B)와 디스플레이 패널(300)의 패드(31-SP3, 31-SP6)가 솔더링되면, 제3 캐리어 기판(230B)을 분리시킨다.
여기서, B 서브 픽셀 CSP(100B-SP1, 100B-SP4)의 확장 패드(14B)와 디스플레이 패널(300)의 패드(31-SP3, 31-SP6) 사이의 솔더링 접착력이 다른 캐리어 기판(210B)과 B 서브 픽셀 CSP(100B-SP1, 100B-SP4) 사이의 접착력보다 훨씬 크기 때문에, 제3 캐리어 기판(230B)만을 쉽게 분리시킬 수 있다.
이렇게 도 10 내지 도 19, 도 20 내지 도 22, 도 23 내지 도 25의 공정을 순차적으로 적용하면 하나의 완성된 RGB 픽셀 CSP 어레이가 배열된 디스플레이 패널을 제조할 수 있게 되며, 도 10, 도 20, 도 23 각각의 제1 캐리어 기판(210R, 210G, 210B)에 형성된 각각의 R, G, B 칩 어레이를 1열로부터 마지막 열까지 순차적으로 그리고 선택적으로 모두 사용이 가능하게 된다.
한편, 디스플레이 패널의 패드의 영역을 이동시켜 디스플레이 혹은 장치를 구성할 때 기존의 칩 단위의 표면실장 공정에서 발생되는 전기적 연결 문제(오픈, 소트 불량)를 해결할 수 있다.
구체적으로, 확장 패드(14R, 14G, 14B)를 갖는 서브 픽셀 CSP와 영역 이동된 패드(타겟 기판)를 동시에 도입하여, 수십 ㎛영역의 마이크로 LED의 전기적 연결 공정을 수백 ㎛영역의 픽셀 CSP 전기적 연결 공정으로 스케일 업(Scale up)할 수 있다.
이러한 스케일 업을 통하여 디스플레이 장치를 구성하는 전사 공정에서 전극간 Open/Short 불량을 방지하고, Alignment 마진 확보를 높여 대면적 디스플레이 장치를 신속하게 제조할 수 있다.
이하, 도 26 및 도 27을 참조하여 디스플레이 패널 상의 패드를 확장된 서브 픽셀 CSP의 확장 패드에 대응하여 영역을 이동시키는 개념을 상세히 설명한다.
도 26에 도시된 도면들은 디스플레이 패널의 패드의 영역 이동 전후를 비교하여 나타낸 도면이다.
도 26은 디스플레이 패널의 패드 어레이를 나타낸 것이고, 이는 도 4에 도시된 하나의 칩(100R, 100G, 100B)의 다수의 패드들에 대응되는 배치를 가질 수 있다.
도 26의 (A1), (B1), (C1)은 종래의 디스플레이 패널 상의 패드의 배치 구조도이고, (A2), (B2), (C2)는 본 발명의 실시 형태에 따른 디스플레이 패널 상의 패드 배치 예이다.
마이크로 LED의 경우 그 사이즈가 매우 작기 때문에, 이에 대응되는 디스플레이 패널의 패드 간의 간격(d1)도 매우 협소하다. 본 발명의 실시 형태에서는 디스플레이 패널의 패드 간의 간격(d2)을 넓힘으로써, 패드 간의 솔더 페이스트에 의한 쇼트를 사전에 방지할 수 있도록 한다.
패드 간의 간격은, d1 < d2의 관계가 성립되며, d2는 패드(140, 140')의 각각의 위치로부터 좌우로 각각 영역 이동을 시킴으로써 구현이 가능하다.
디스플레이 패널의 패드(140, 140')의 간격을 넓히는 선제 조건은 다음과 같다.
본 발명의 실시 형태는 도 4에 도시된 다수의 칩(100)을 디스플레이 패널(300)에 동시에 빠른 속도로 전사할 수 있는 방안으로서 제1 전사 및/또는 제2 전사를 제안한다.
따라서, 제2 전사를 구현하기 위해 디스플레이 패널(300)의 패드(140) 상에는 솔더 페이스트(170)가 도포되어야 하고, 이때 솔더 페이스트(170) 도포에 앞서 디스플레이 패널(300) 기판 상에 화이트 잉크(White ink)의 도포가 선행된다.
도 26의 (A1), (B1), (C1)를 참조하면, 종래와 같이 디스플레이 패널의 패드(14, 14') 사이 간격이 매우 좁으면(100㎛ 이하), 패드(14, 14') 사이에 화이트 잉크(white ink, 15)를 채울 수 없게 되고, 화이트 잉크(15)가 채워지지 않은 패드(14, 14') 사이에는 단차가 형성되어 솔더 페이스트(17)가 갇힘으로써 잔여 솔더 페이스트로 인해 쇼트가 발생할 수 있다.
따라서, 도 26의 (A2), (B2), (C2)에 도시된 바와 같이, 본 발명의 실시 형태는 위와 같은 문제를 해결하기 위해, 디스플레이 패널(300)의 패드(140, 140')를 좌우로 영역이동을 통해 패드(140, 140') 간의 간격(d2)을 넓힘으로써 화이트 잉크(150)에 의해 화이트 잉크 댐(White ink dam) 형성이 가능하게 된다.
즉, 패드(140, 140') 간의 간격이 넓어져 화이트 잉크가 패드 사이에 채워질 수 있다.
이러한 화이트 잉크 댐의 형성으로 패드(140, 140') 사이의 단차가 제거될 수 있고, 잔여 솔더 페이스트가 생기지 않음으로 인해 전극간 쇼트 발생 원인이 제거될 수 있다.
그 다음으로, 위에서 설명한 바와 같이 디스플레이 패널의 패드(140, 140')의 간격을 넓히는 선제 조건에 의해 전극 간격을 넓혔다면, 전극 간격을 넓힐 수 있는 가능 조건은 다음과 같다.
디스플레이 패널(300)의 패드(140, 140')의 간격을 넓힐 수 있는 가능 조건은 상술한 도 11 내지 도 16에서 상술한 바와 같이, 각 칩(100)의 영역을 확장하여 서브 픽셀 CSP를 형성하고, 서브 픽셀 CSP의 확장된 영역에 확장 패드(14R, 14G, 14B)를 형성하는 것에 의해 가능하다.
도 27은 제3 캐리어 기판에 전사된 확장 패드를 갖는 픽셀 CSP 어레이를 디스플레이 패널로 전사하는 단계를 상세하게 설명하기 위한 도면이다.
도 27의 (A)를 참조하면, 디스플레이 패널(300)의 다수의 패드(140) 상에 솔더 페이스트(Solder Paste, 170)를 도포한다.
솔더 페이스트(170)는 디스플레이 패널(300)의 다수의 패드(140) 상에 스크린 프린팅, 디스펜싱, 젯팅 등의 여러 방법을 통해 도포될 수 있다.
다음으로, 도 27의 (B)를 참조하면, 제3 캐리어 기판(230)과 상기 제3 캐리어 기판(230)에 부착된 웨이퍼 층(10)을 디스플레이 패널(300) 상으로 옮기고, 각 서브 픽셀 CSP의 확장 패드(14R, 14R')를 디스플레이 패널(300)의 패드(140, 140') 상에 도포된 솔더 페이스트(170, 170')에 접촉시킨다.
솔더 페이스트(170, 170')를 통해 각 픽셀 CSP의 확장 패드(14R, 14R')와 디스플레이 패널(300)의 패드(140, 140')가 접촉된 후, 예를 들어, 자기 정렬 페이스트(Self Align Paste, SAP) 솔더링 방법을 사용하여 소정의 열을 가하면, 솔더 페이스트(170, 170') 내부에 포함된 솔더 파티클(Solder particle)이 픽셀 CSP의 확장 패드(14R, 14R')와 디스플레이 패널(300)의 패드(140, 140') 사이로 자기조립(self-assembly)될 수 있다.
한편, 솔더 페이스트(170, 170') 내부에 포함된 열경화성 수지는 열에 의해 경화될 수 있다.
다음으로, 도 27의 (C)를 참조하면, 서브 픽셀 CSP의 확장 패드(14R, 14R')와 디스플레이 패널(300)의 패드(140, 140')가 솔더링되면, 제3 캐리어 기판(230)를 디스플레이 패널(300)로부터 떼어낸다.
여기서, 서브 픽셀 CSP의 확장 패드(14R, 14R')와 디스플레이 패널(300)의 패드(140, 140') 사이의 솔더링 접착력이 제3 캐리어 기판(230)과 서브 픽셀 CSP 사이의 접착력보다 훨씬 크기 때문에, 제3 캐리어 기판(230) 만을 쉽게 분리시킬 수 있다.
도 27을 참조하면, 서브 픽셀 CSP의 제1 및 제2 확장 패드(14R, 14R')에 의해 디스플레이 패널(300)의 패드(140, 140') 간의 간격을 넓게 조절하는 것이 가능하고, 즉 패드(140, 140')의 영역 이동이 가능하다.
즉, 종래의 패드보다 더 확장된 확장 패드(14R, 14R')에 의해 전사 공정시 픽셀 CSP와 디스플레이 패널(300) 간의 전극 간 접촉 마진율을 향상시키는 것이 가능하고, 디스플레이 패널(300)의 패드(140, 140')의 양쪽 벌림과 같은 영역 이동이 가능하여 전극간의 쇼트 발생률을 차단하는 것이 가능하게 된다.
특히, 이러한 접촉 마진율 확보와 쇼트 방지는 마이크로 단위의 LED가 적용되는 디스플레이 장치에 적용시 전사 공정의 속도 향상과 정확성을 확보할 수 있다.
이상에서 실시 형태들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 형태에 포함되며, 반드시 하나의 실시 형태에만 한정되는 것은 아니다. 나아가, 각 실시 형태에서 예시된 특징, 구조, 효과 등은 실시 형태들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 형태들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시 형태를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 형태의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 형태에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10R, 10G, 10B : 웨이퍼
100R, 100G, 100B : 칩
210R, 210G, 210B : 제1 캐리어 기판
220R, 220G, 220B : 제2 캐리어 기판
230R, 230G, 230B : 제3 캐리어 기판
14R, 14G, 14B : 확장 패드
300 : 디스플레이 패널
400 : TFT 어레이 기판
500 : 쉐도우 마스크
100R, 100G, 100B : 칩
210R, 210G, 210B : 제1 캐리어 기판
220R, 220G, 220B : 제2 캐리어 기판
230R, 230G, 230B : 제3 캐리어 기판
14R, 14G, 14B : 확장 패드
300 : 디스플레이 패널
400 : TFT 어레이 기판
500 : 쉐도우 마스크
Claims (11)
- 웨이퍼 상에 다수의 칩을 형성하는, 칩 형성 단계;
상기 다수의 칩이 형성된 상기 웨이퍼 상의 하나의 칩 별로 에칭하는, 에칭 단계;
에칭되어 행렬로 배열된 칩 어레이를 제1 캐리어 기판에 부착하는, 제1 캐리어 기판 부착 단계;
상기 웨이퍼를 제거하는, 웨이퍼 제거 단계;
상기 제1 캐리어 기판에 부착된 칩 어레이 중 일부 행 또는 열에 배열된 칩을 제2 캐리어 기판으로 선택적으로 전사하고, 상기 칩을 덮는 포토레지스트층을 형성하는 포토레지스트 형성 단계 및 상기 포토레지스트층이 상기 칩을 둘러싸도록 상기 포토레지스트층을 패터닝하여 상기 칩의 영역이 확장된 서브 픽셀 CSP를 형성하는 영역 확장 단계를 포함하는, 제2 캐리어 기판 전사 단계;
상기 제2 캐리어 기판에 전사된 LED 서브 픽셀 CSP 어레이를 제3 캐리어 기판으로 전사하는, 제3 캐리어 기판 전사 단계;
상기 영역 확장 단계에 의해 확보된 영역을 이용하여, 상기 제3 캐리어 기판에 선택적으로 전사된 상기 LED 서브 픽셀 CSP 어레이의 패드를 확장하는, 패드 확장 단계; 및
상기 제3 캐리어 기판에서 디스플레이 패널로 상기 LED 서브 픽셀 CSP 어레이를 순차 전사하는, 디스플레이 패널 전사 단계;를 포함하는, 디스플레이 장치의 제조 방법. - 제1항에 있어서,
상기 웨이퍼 제거 단계는 LLO(Laser Lift Off) 공정을 통해 웨이퍼를 제거하는, 디스플레이 장치의 제조 방법. - 삭제
- 제1항에 있어서,
상기 패드 확장 단계는,
상기 서브 픽셀 CSP 상에 패터닝된 쉐도우 마스크를 형성하는 단계;
상기 패터닝된 쉐도우 마스크 및 상기 서브 픽셀 CSP의 패드 상에 패드 확장용 금속을 증착하는 단계; 및
상기 패터닝된 쉐도우 마스크를 제거하여 상기 서브 픽셀 CSP의 패드 상에 확장 패드를 형성하는 단계;를 포함하는, 디스플레이 장치의 제조 방법. - 제1항에 있어서,
상기 웨이퍼는 다수의 웨이퍼를 포함하고,
상기 제2 캐리어 기판은 R 칩 어레이 전사용 기판, G 칩 어레이 전사용 기판 및 B 칩 어레이 전사용 기판을 포함하고,
상기 R 칩 어레이 전사용 기판의 개구홀은 상기 웨이퍼에 형성된 R 칩의 2 행 또는 열, 3 행 또는 열, 5 행 또는 열, 6 행 또는 열, …, 3n+2(n은 0, 1, 2, …)행 또는 열, 3n+3 행 또는 열에 형성되고,
상기 G 칩 어레이 전사용 기판의 개구홀은 상기 웨이퍼에 형성된 G 칩의 1 행 또는 열, 3 행 또는 열, 4 행 또는 열, 6 행 또는 열, …, 3n+1 행 또는 열, 3n+3 행 또는 열에 형성되고,
상기 B 칩 어레이 전사용 기판의 개구홀은 상기 웨이퍼에 형성된 B 칩의 1 행 또는 열, 2 행 또는 열, 4 행 또는 열, 5 행 또는 열, …, 3n+1 행 또는 열, 3n+2 행 또는 열에 형성되는, 디스플레이 장치의 제조 방법. - 제5항에 있어서,
상기 제2 캐리어 기판은 다수의 개구홀을 포함하고, 상기 개구홀이 형성되지 않은 일 면에 도포된 접착성 물질을 포함하고,
상기 제2 캐리어 기판의 다수의 개구홀은 상기 웨이퍼의 칩의 피치에 대해 k(k= 양의 정수)배인, 디스플레이 장치의 제조 방법. - 제1항에 있어서,
상기 디스플레이 패널 전사 단계는,
상기 디스플레이 패널의 다수의 패드 상에 솔더 페이스트를 도포하는, 솔더 페이스트 도포 단계;
상기 제3 캐리어 기판에 전사된 상기 서브 픽셀 CSP의 확장 패드를 도포된 상기 솔더 페이스트에 접촉시켜 솔더링하는, 솔더링 단계; 및
상기 제3 캐리어 기판을 상기 디스플레이 패널로부터 분리시키는, 분리 단계;를 포함하는, 디스플레이 장치의 제조 방법. - 제1항에 있어서,
상기 제2 캐리어 기판 전사 단계는,
상기 제2 캐리어 기판에 행 또는 열 단위로 개구홀이 형성되고,
상기 개구홀이 형성되지 않은 영역에 상기 서브 픽셀 CSP 어레이가 접착되어 행 또는 열 단위로 선택적 전사되는, 디스플레이 장치의 제조 방법. - 제8항에 있어서,
상기 선택적 전사를 통해 상기 서브 픽셀 CSP와 인접 서브 픽셀 CSP의 간격이 확장되어 상기 패드의 확장 영역을 확보하는, 디스플레이 장치의 제조 방법. - 제1항에 있어서,
상기 웨이퍼의 칩의 피치는 상기 디스플레이 패널 상에 형성될 LED 픽셀 피치에 대하여 1/k(k= 양의 정수)배인, 디스플레이 장치의 제조 방법. - 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190128933A KR102323587B1 (ko) | 2019-10-17 | 2019-10-17 | 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190128933A KR102323587B1 (ko) | 2019-10-17 | 2019-10-17 | 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210045644A KR20210045644A (ko) | 2021-04-27 |
| KR102323587B1 true KR102323587B1 (ko) | 2021-11-09 |
Family
ID=75725848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190128933A KR102323587B1 (ko) | 2019-10-17 | 2019-10-17 | 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102323587B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117080323B (zh) * | 2023-10-08 | 2023-12-26 | 罗化芯显示科技开发(江苏)有限公司 | 一种Micro LED芯片的巨量转移方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110159623A1 (en) | 2008-07-18 | 2011-06-30 | Lextar Electronics Corp. | Method for Fabricating LED Chip Comprising Reduced Mask Count and Lift-Off Processing |
| US20120104450A1 (en) | 2010-10-28 | 2012-05-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light emitting diode optical emitter with transparent electrical connectors |
| US20170084789A1 (en) | 2006-06-23 | 2017-03-23 | Lg Electronics Inc. | Light emitting diode having vertical topology and method of making the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101799656B1 (ko) * | 2015-12-31 | 2017-11-20 | 한국광기술원 | Ｌｅｄ 구조체 및 이의 이송방법 |
| KR102095215B1 (ko) | 2018-02-08 | 2020-04-23 | 한국과학기술원 | 전사부재 및 선택적 전사 기술을 이용한 액티브 매트릭스 rgb 수직형 마이크로led 디스플레이 |
-
2019
- 2019-10-17 KR KR1020190128933A patent/KR102323587B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170084789A1 (en) | 2006-06-23 | 2017-03-23 | Lg Electronics Inc. | Light emitting diode having vertical topology and method of making the same |
| US20110159623A1 (en) | 2008-07-18 | 2011-06-30 | Lextar Electronics Corp. | Method for Fabricating LED Chip Comprising Reduced Mask Count and Lift-Off Processing |
| US20120104450A1 (en) | 2010-10-28 | 2012-05-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light emitting diode optical emitter with transparent electrical connectors |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20210045644A (ko) | 2021-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110148655B (zh) | 微型led芯片巨量转移方法 | |
| CN113629097A (zh) | 显示设备及其形成方法 | |
| US20210074573A1 (en) | Integration of microdevices into system substrate | |
| US11362075B2 (en) | Micro light emitting diode display substrate, device and fabrication method thereof | |
| US11637082B2 (en) | Uniform pressure gang bonding method | |
| KR102225498B1 (ko) | 발포체를 이용한 led칩 전사 방법 및 장치, 이를 이용한 디스플레이 장치의 제조 방법 | |
| US10325888B2 (en) | Manufacturing method of display | |
| KR20180105803A (ko) | 엘이디 모듈 제조방법 | |
| KR102360325B1 (ko) | 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치 | |
| KR102173090B1 (ko) | 캐리어 기판의 선택적 전사 방법, 이를 이용한 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치 | |
| KR102323587B1 (ko) | 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치 | |
| KR102174847B1 (ko) | 디스플레이 장치의 제조 방법 및 디스플레이 장치 | |
| US20230326937A1 (en) | Integration of microdevices into system substrate | |
| KR102385376B1 (ko) | 마이크로 진공모듈을 이용한 마이크로 led 어레이 전사를 위한 기판, 마이크로 led 어레이, 마이크로 진공모듈 간의 배치 구조 및 이를 이용한 마이크로 led 디스플레이 제작 방법 | |
| KR102150792B1 (ko) | 발광 소자 제조 방법 및 전사 방법 | |
| KR102346172B1 (ko) | 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치 | |
| KR102323586B1 (ko) | 확장 패드를 갖는 led 서브 픽셀 csp | |
| KR102262749B1 (ko) | 솔더 페이스트 선택적 도포 방법, 이를 이용한 디스플레이 장치 제조 방법 | |
| KR102203649B1 (ko) | 서브 픽셀 csp, 서브 픽셀 csp의 제조 방법, 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치 | |
| KR102626606B1 (ko) | 디스플레이 장치의 제조 방법 및 디스플레이 장치 | |
| KR102203639B1 (ko) | 디스플레이 장치의 제조 방법 및 디스플레이 장치 | |
| KR102173094B1 (ko) | 디스플레이 장치의 제조 방법 및 디스플레이 장치 | |
| CN113380935A (zh) | 一种led集成封装体及显示装置 | |
| KR102173102B1 (ko) | 프로브 카드, 이를 이용한 테스트 장치와 방법, 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치 | |
| KR102262748B1 (ko) | 전극패드의 확장 및 영역 이동을 통한 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |