JP6438536B2 - Ledチップグループのアレイを含むディスプレイモジュール - Google Patents

Ledチップグループのアレイを含むディスプレイモジュール Download PDF

Info

Publication number
JP6438536B2
JP6438536B2 JP2017127869A JP2017127869A JP6438536B2 JP 6438536 B2 JP6438536 B2 JP 6438536B2 JP 2017127869 A JP2017127869 A JP 2017127869A JP 2017127869 A JP2017127869 A JP 2017127869A JP 6438536 B2 JP6438536 B2 JP 6438536B2
Authority
JP
Japan
Prior art keywords
led chip
bump
electrode pad
individual electrode
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017127869A
Other languages
English (en)
Other versions
JP2018026540A (ja
Inventor
キム,ジンモ
チォイ,ジンウォン
フォ,ジミン
シン,ヨンファン
ハン,ソル
Original Assignee
ルーメンス カンパニー リミテッド
ルーメンス カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160157045A external-priority patent/KR20180018246A/ko
Application filed by ルーメンス カンパニー リミテッド, ルーメンス カンパニー リミテッド filed Critical ルーメンス カンパニー リミテッド
Publication of JP2018026540A publication Critical patent/JP2018026540A/ja
Application granted granted Critical
Publication of JP6438536B2 publication Critical patent/JP6438536B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、行列状に配列されたLEDチップグループのアレイを含み、各LEDチップグループがそれぞれ異なる波長の光を発する第1LEDチップ、第2LEDチップ、及び第3LEDチップを含むディスプレイモジュールに関する。
LEDがバックライト光源に用いられるディスプレイ装置の代わりに、それぞれ異なる波長の光を発する各LEDがグループ化されてピクセルを構成するフル−カラーLEDディスプレイ装置が提案されている。このとき、各ピクセルは、赤色LED、緑色LED、及び青色LEDで構成されるか、又は赤色LED、緑色LED、青色LED、及び白色LEDで構成される。このようなLEDディスプレイ装置において、赤色LED、緑色LED、及び青色LEDのそれぞれがパッケージ単位で製作されて基板上に実装されるが、この場合、各ピクセルを構成する各LED間の距離が遠くなり、高品質の解像度を得ることが難しい。そして、パッケージ単位の各LEDでピクセルを構成する場合、最近注目されているマイクロLEDディスプレイ装置への適用が難しかった。また、従来、一つのパッケージ内に一つのピクセルを構成する赤色LED、緑色LED、及び青色LEDを実装したLEDピクセルユニットが提案されている。この場合、一つのピクセル内の各LED間の間隔、すなわち、各サブピクセル間の間隔が減少するが、ピクセル間の間隔を減少させることが難しかった。また、赤色LED、緑色LED、及び青色LEDの間に光の干渉が発生するおそれがあった。
そこで、本発明の発明者は、ピクセル間の間隔を減少させるために、基板上に赤色LEDチップ、緑色LEDチップ、及び青色LEDチップを含む各グループを行列状に配列することによってLEDディスプレイモジュールを具現しようと試みた。しかし、基板上に微細サイズを有する各LEDチップを一定高さ及び一定間隔を有するように実装することは難しかった。基板上に実装されたLEDチップの高さの差及び間隔の差は、色再現性を低下させる。また、基板上の電極パッドとLEDチップとの間の電気的連結のためにワイヤボンディングが必要であったが、このようなワイヤボンディングにより、一つの製品を作るために少なくとも数十時間〜数百時間の作業時間が必要とされる。
特に、基板上に数十個〜数百個のLEDチップを実装する過程でLEDチップが所望の位置に正確に位置せず、設計時に目標とした発光パターンを具現できず、激しい色偏差が発生した。
本発明は、上記従来技術の問題点に鑑みてなされたものであって、本発明の目的は、基板上に行列状に配列された複数のLEDチップグループのそれぞれに含まれる異なる波長の光を発する各LEDチップの実装高さが均一で、色再現性を大きく向上させたディスプレイモジュールを提供することにある。
上記目的を達成するためになされた本発明の一態様によるディスプレイモジュールは、基板と、前記基板上に形成され、第1エッジ線に沿って整列された共通電極パッドと、前記第1エッジ線に平行な第2エッジ線に沿って整列されて、前記第1エッジ線と前記第2エッジ線との間に位置する前記第1個別電極パッド、前記第2個別電極パッド、及び前記第3個別電極パッドを含む複数の電極パターンと、前記第1個別電極パッドにボンディングされる一側の第1−1電極及び前記共通電極パッドにボンディングされる他側の第1−2電極が形成された第1LEDチップ、前記第2個別電極パッドにボンディングされる一側の第2−1電極及び前記共通電極パッドにボンディングされる他側の第2−2電極が形成された第2LEDチップ、及び前記第3個別電極パッドにボンディングされる一側の第3−1電極及び前記共通電極パッドにボンディングされる他側の第3−2電極が形成された第3LEDチップを含むLEDチップグループと、を備え、前記LEDチップグループの前記第1LEDチップ、前記第2LEDチップ、及び前記第3LEDチップは、前記第1個別電極パッド、前記第2個別電極パッド、及び前記第3個別電極パッドを介してそれぞれ入力電源に個別に接続され、それぞれ前記共通電極パッドに接続されて、それぞれ独立制御が可能であり、前記共通電極パッドは、前記第1−2電極、前記第2−2電極、及び前記第3−2電極がそれぞれ連結される第1ブランチ、第2ブランチ、及び第3ブランチを含み、前記第1ブランチ、前記第2ブランチ、及び前記第3ブランチのそれぞれは、前記第1LEDチップ、前記第2LEDチップ、及び前記第3LEDチップのそれぞれの他側のボンディング用バンプがボンディングされる領域であり、前記第1個別電極パッド、前記第2個別電極パッド、及び前記第3個別電極パッドは、前記第1LEDチップ、前記第2LEDチップ、及び前記第3LEDチップのそれぞれの一側のボンディング用バンプがボンディングされる領域であることを特徴とする。
前記LEDチップグループは、前記第1LEDチップ、前記第2LEDチップ、及び前記第3LEDチップがそれぞれ異なる波長の光を発光し、前記基板上に全体的に同じ高さに行列配列され得る。
前記LEDチップグループは、複数であり、前記複数のLEDチップグループのそれぞれの横方向の間隔と縦方向の間隔は、それぞれ同じである。
前記第1LEDチップ、前記第2LEDチップ、及び前記第3LEDチップが一定の間隔で並んでアレイされるように前記基板上に形成された電極パターンの横方向の間隔と縦方向の間隔がそれぞれ同一に形成され得る。
前記第1LEDチップ、前記第2LEDチップ、及び前記第3LEDチップが一定の間隔で並んでアレイされるように前記第1個別電極パッド、前記第2個別電極パッド、及び前記第3個別電極パッドが一定の間隔で並んで形成され得る。
前記複数の電極パターンは、一定のパターンと一定の高さとを有するように形成され得る。
前記第1LEDチップの前記第1−1電極は、第1−1バンプによって前記第1個別電極パッドにボンディングされ、前記第1LEDチップの前記第1−2電極第1−2バンプによって前記共通電極パッドにボンディングされ、前記第2LEDチップの前記第2−1電極は、第2−1バンプによって前記第2個別電極パッドにボンディングされ、前記第2LEDチップの前記第2−2電極第2−2バンプによって前記共通電極パッドにボンディングされ、前記第3LEDチップの前記第3−1電極は、第3−1バンプによって前記第3個別電極パッドにボンディングされ、前記第3LEDチップの前記第3−2電極は、第3−2バンプによって前記共通電極パッドにボンディングされ得る。
前記第1−1バンプ、前記第2−1バンプ、及び前記第3−1バンプは、最終的に圧縮された状態で一定の第1高さを有し、前記第1−2バンプ、前記第2−2バンプ、及び前記第3−2バンプは、最終的に圧縮された状態で一定の第2高さを有し得る。
前記第1−1バンプ、前記第2−1バンプ、及び前記第3−1バンプのそれぞれは、前記第1高さに圧縮された状態で前記第1個別電極パッド、前記第2個別電極パッド、及び前記第3個別電極パッドの上部表面積に対して50%〜80%の接合面積を有し得る。
前記第1−2バンプ、前記第2−2バンプ、及び前記第3−2バンプのそれぞれは、前記第2高さに圧縮された状態で前記第1ブランチ、前記第2ブランチ、及び前記第3ブランチの上部表面積に対して50%〜80%の接合面積を有し得る。
前記第1個別電極パッド、前記第2個別電極パッド、及び前記第3個別電極パッドは、前記第2エッジ線に一致する一側端部と、その反対側で前記共通電極パッドの近くに隣接する他側端部と、横方向に平行な側部を含み得る。
前記基板は、平らな面を有するリジッドタイプであるか、又はフレキシブルタイプであり得る。
本発明によれば、多量のチップを適用してディスプレイモジュールを生産する工程において、基板上に多数の発光ダイオードチップを正確な位置に位置させ、それぞれの発光ダイオードチップの電気的連結を所望のパターンで設計可能であり、それぞれの発光ダイオードチップのワイヤボンディングで電気的に連結する工程を省略することによって、工程時間の短縮を通じた原価節減及び生産性向上を達成し、不良問題や製品の性能の低下などの問題を解決することができる。
本発明の一実施形態によるディスプレイモジュールの基板及び基板上に行列状に配列されて形成された各電極パターンのアレイを示した平面図である。 図1に示した各電極パターンに行列状に配列された各LEDチップグループを含むディスプレイモジュールを示す平面図である。 LEDチップグループを説明するための断面図である。 本発明の他の実施形態によるディスプレイモジュールを示す平面図である。 本発明の一実施形態によるディスプレイモジュールの製造方法を説明するフローチャートである。 本発明の一実施形態によるディスプレイモジュール製造のために各LEDチップを転写プリンティング方式で基板に実装する方法を説明する概略図である。
以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。本明細書では、それぞれ異なる実施形態であっても、同一又は類似した構成に対しては同一又は類似した参照番号を付与し、その説明は最初の説明を参照するものとする。
図1は、本発明の一実施例形態によるディスプレイモジュールの基板及び基板上に行列状に配列されて形成された各電極パターンのアレイを示した平面図である。図2は、図1に示した各電極パターンに行列状に配列された各LEDチップグループを含むディスプレイモジュールを示す平面図である。図3は、LEDチップグループを説明するための断面図である。
図1〜図3を参照すると、本発明の一実施形態によるディスプレイモジュール100は、矩形状の基板110と、この基板110上に一定高さを有するように行列状に配列されて形成された複数の電極パターン130と、各電極パターン130に対応するように基板110上に行列状に配列された複数のLEDチップグループ150とを含む。
基板110は、各電極パターン130が形成され、その上にLEDチップ(151、153、155)が実装される対象物であり、基板110として、多数のLEDチップ(151、153、155)が一定高さで実装されるように平らなものが用いられる。よって、基板110は、平らな面を有する場合、リジッド(rigid)タイプであるか、又はフレキシブル(flexible)タイプである。具体的に、基板110は、リジッド(剛性)なプラスチック基板、セラミック基板、若しくはガラス基板であるか、又はFPCBなどのフレキシブル基板である。
上述したように、複数の電極パターン130は、基板110上に行列状に配列されて形成され、全体的に同一の高さを有する。例えば、基板110の平らな一面に一定厚さで形成された導電性金属膜をエッチングなどを用いて部分的に除去するか、又は基板110の平らな一面にマスクを用いて一定パターンを有する導電性金属膜を一定高さに形成することによって、一定高さを有する複数の電極パターン130が形成される。
そして、複数の電極パターン130は、横方向及び縦方向を含む行列配列に形成されるが、本実施形態において、横方向は、図1及び図2に示す線Lxに平行な方向と定義し、縦方向は、図1及び図2に示す線Lyに平行な方向と定義する。
各電極パターン130のそれぞれは、行列配列の縦方向に平行な第1エッジ線EL’に沿って整列された共通電極パッド139と、第1エッジ線EL’に平行な第2エッジ線ELに沿って整列されて、第1エッジ線EL’と第2エッジ線ELとの間に位置する第1個別電極パッド131、第2個別電極パッド132、及び第3個別電極パッド133とを含む。
このとき、第1個別電極パッド131、第2個別電極パッド132、及び第3個別電極パッド133は、完成した電気回路内でそれぞれ入力電源(図示せず)に個別に連結され、以下で詳細に説明する各LEDチップの独立的な制御を可能にする。
また、共通電極パッド139は、第1エッジ線EL’を基準にして内側に向かって略矩形状に窪んだ2個の溝と、これら2個の溝によってその形状が限定された3個のブランチ、すなわち、第1ブランチ136、第2ブランチ137、及び第3ブランチ138とを含む。第1ブランチ136、第2ブランチ137、及び第3ブランチ138のそれぞれは、各LEDチップの一側のボンディング用バンプがボンディングされる領域を定義するものであって、各LEDチップをフリップチップボンディングするとき、各ボンディング用バンプの所望しないねじれ又は滑りによって発生するショート不良などを防止するのに寄与する。
以下で詳細に説明するそれぞれ異なる波長のLEDチップ、すなわち、第1LEDチップ151、第2LEDチップ153、及び第3LEDチップ155が一定間隔に並んでアレイされるように、第1個別電極パッド131、第2個別電極パッド132、及び第3個別電極パッド133は一定間隔を有して並んで形成される。第1個別電極パッド131、第2個別電極パッド132、及び第3個別電極パッド133のそれぞれは、各LEDチップの他側のボンディング用バンプがボンディングされる領域を限定する。
また、第1個別電極パッド131、第2個別電極パッド132、及び第3個別電極パッド133は、第2エッジ線ELに一致する一側端部(131b、132b、133b)と、その反対側で共通電極パッド139に近く隣接している他側端部(131c、132c、133c)と、横方向に平行な側部(131a、132a、133a)とを含む。また、第1個別電極パッド131、第2個別電極パッド132、及び第3個別電極パッド133は、一側端部(131b、132b、133b)側に位置する狭幅部と、他側端部(131c、132c、133b)側に位置して、狭幅部より大きい幅を有する広幅部とを含む。バンプが形成される位置は広幅部上に定められる。
個別電極パッド(131、132、133)の他側端部(131c、132c、133c)は、第1エッジ線EL’に一致する共通電極パッド139のブランチ(136、137、138)の各端部(136’、137’、138’)に平行して、近くに隣接して位置する。
図1及び図2に示すように、複数のLEDチップグループ150のそれぞれは、縦方向に沿って一列にアレイされて、それぞれ異なる波長の光を発する第1LEDチップ151、第2LEDチップ153、及び第3LEDチップ155を含む。本実施形態において、第1LEDチップ151は、電力印加によって略赤色波長帯の光を発する赤色LEDチップであり、第2LEDチップ153は、緑色波長帯の光を発する緑色LEDチップであり、第3LEDチップ155は、青色波長帯の光を発する青色LEDチップである。
第1LEDチップ151は、第1−1バンプ171aによって第1個別電極パッド131にボンディングされる第1−1電極151aと、第1−2バンプ171bによって共通電極パッド139の第1ブランチ136にボンディングされる第1−2電極151bとを基板110に向い合う面に備える。
第2LEDチップ153は、第2−1バンプ173aによって第2個別電極パッド132にボンディングされる第2−1電極153aと、第2−2バンプ173bによって共通電極パッド139の第2ブランチ137にボンディングされる第2−2電極153bとを基板110に向い合う面に備える。
第3LEDチップ155は、第3−1バンプ175aによって第3個別電極パッド133にボンディングされる第3−1電極155aと、第3−2バンプ175bによって共通電極パッド139の第3ブランチ138にボンディングされる第3−2電極155bとを基板110に向い合う面に備える。
基板110上にフリップチップボンディングされて行列状に配列された全てのLEDチップ(151、153、155)は、意図した色再現性を得るために高さが実質的に同一である必要がある。このために、第1LEDチップ151、第2LEDチップ153、及び第3LEDチップ155を含む全てのLEDチップの高さは同一であり、第1LEDチップ151の一面の一側、第2LEDチップ153の一面の一側、及び第3LEDチップ155の一面の一側に形成された状態で仮想の同一直線上に置かれる第1−1電極151a、第2−1電極153a、及び第3−1電極155aの高さは同一であり、第1LEDチップ151の一面の他側、第2LEDチップ153の一面の他側、及び第3LEDチップ155の一面の他側に形成された状態で仮想の同一直線上に置かれる第1−2電極151b、第2−2電極153b、及び第3−2電極155bの高さはほぼ同一である。
また、第1−1バンプ171a、第2−1バンプ173a、及び第3−1バンプ175aは、最終的に圧縮された状態で一定の第1高さを有し、第1−2バンプ171b、第2−2バンプ173b、及び第3−2バンプ175bは、最終的に圧縮された状態で一定の第2高さを有し、第1LEDチップ151、第2LEDチップ153、及び第3LEDチップ155のそれぞれの段差による高さの差を補償するように、第1高さと第2高さは互いに異なる高さに定められる。
各LEDチップ(151、153、155)の段差は、透光性成長基板(特に、サファイア基板)、第1導電型半導体層、活性層、及び第2導電型半導体層の積層構造を含むエピ構造において下側に露出した第2導電型半導体層とそれに接している活性層の一部領域をエッチングで除去し、第1導電型半導体層を下側に露出させることによって形成される。
さらに、LEDチップに備えられた二つの電極の高さを異ならせることによってエッチングによる段差を減少できるが、この場合にも微細な段差が存在する。この場合、第1−1バンプ171a、第2−1バンプ173a、及び第3−1バンプ175aには、圧縮されていない状態でその高さが第1−2バンプ171b、第2−2バンプ173b、及び第3−2バンプ175bの高さと同じものを用いる。しかし、上述した各バンプが最終的に圧縮された状態で、各LEDチップに備えられた各電極の高さまで考慮されたLEDチップの段差を補償するように、第1−1バンプ171a、第2−1バンプ173a、及び第3−1バンプ175aの最終的に圧縮された状態の第1高さと、第1−2バンプ171b、第2−2バンプ173b、及び第3−2バンプ175bの最終的に圧縮された状態の高さとは変わり得る。
また、第1−1バンプ171a、第2−1バンプ173a、及び第3−1バンプ175aのそれぞれは、第1高さに圧縮された状態で第1個別電極パッド131、第2個別電極パッド132、及び第3個別電極パッド133の広幅部の上部表面積に対して50%〜80%の接合面積を有する。そして、第1−2バンプ171b、第2−2バンプ173b、及び第3−2バンプ175bは、最終的に圧縮された状態で第1ブランチ136、第2ブランチ137、及び3ブランチ138のそれぞれの上部表面積に対して50%〜80%の接合面積を有する。
上記のようにそれぞれのバンプ(171a、173a、175a、171b、173b、175b)は、各個別電極パッド又は共通電極パッドの各ブランチの上部表面積に対して50%〜80%の接合面積を有することによって、その接合面積に該当する領域から逸脱して接合されても、隣接している他のバンプに接触することが抑制され、その結果、ショート(shortage)発生の危険を防止することができる。言い換えると、バンプ(171a、173a、175a、171b、173b、175b)が接合される領域が予め定められても、実際の工程では微細なねじれや滑りによってバンプがそれに隣接した他のバンプ側に偏る可能性があるが、接合面積が上記のように80%以内に制限される場合、実際の工程でバンプ(171a、173a、175a、171b、173b、175b)が滑ったりねじれたとしても、隣り合うバンプと接触しないため、ショート発生が遮断される。一方、接合面積が50%未満である場合、信頼性のある接合が形成されないので、バンプが個別電極パッド又はブランチに最終的に接合される面積は少なくとも50%以上であることが好ましい。
第1ブランチ136、第2ブランチ137、及び第3ブランチ138のそれぞれは、共通電極パッドの一部分であって、第1−2バンプ171b、第2−2バンプ173b、及び第3−2バンプ175bがボンディングされる領域を定義し、フリップチップボンディング工程で第1−2バンプ171b、第2−2バンプ173b、及び第3−2バンプ175bのねじれ又は滑りによって発生し得るショート不良を根本的に遮断する。言い換えると、各溝によって共通電極パッド139の一側で分離されている第1、第2、及び第3ブランチ(136、137、138)を置かないと、フリップチップボンディング工程で第1−2バンプ171b、第2−2バンプ173b、又は第3−2バンプ175bが共通電極パッド上で滑ったりねじれてショート不良などをもたらし得るが、第1、第2、及び第3ブランチ(136、137、138)を置くと、共通電極パッド139上で第1−2バンプ171b、第2−2バンプ173b、及び第3−2バンプ175bが滑ったりねじれる領域が制限され、上述したような不良を防止することができる。
上述したように、基板110上にフリップチップボンディングされた多数のLEDチップ(151、153、155)は、行列配列を有する多数のLEDチップグループ150にグループ化され、多数のLEDチップグループ150のそれぞれは、縦方向に沿って一定間隔で配置された第1LEDチップ151、第2LEDチップ153、及び第3LEDチップ155で構成される。各LEDチップグループ150に属する第1LEDチップ151、第2LEDチップ153、及び第3LEDチップ155は、第1−1電極151a、第2−1電極153a、及び第3−1電極155aが第1、第2、及び第3個別電極パッド(131、132、133)に電気的に連結され、第1−2電極151b、第2−2電極153b、及び第3−2電極155bが共通電極パッド139に電気的に連結されることによって個別的に制御される。
一方、基板110上で行列状に配列された各LEDチップグループ150の横方向間隔と縦方向間隔とはそれぞれ同一である。さらに、各LEDチップグループ150の横方向間隔と各LEDチップ(151、153、155)の縦方向間隔とは同一である。このために、各LEDチップグループ150に対応するように、基板110上に行列状に配列されて形成された各電極パターン130の横方向間隔と縦方向間隔も同一である。さらに、各電極パターン130の横方向間隔と各電極パターン130の縦方向間隔とは同一であることが好ましい。
また、第1LEDチップ151と第2LEDチップ153との間の間隔及び第2LEDチップ153と第3LEDチップ155との間の間隔は同一であり、約0.3μm〜約1.5μmであることが好ましい。例えば、FHD級ディスプレイモジュールの場合は、チップ間の間隔を0.75μmにして製作し、UHD級ディスプレイモジュールの場合は、チップ間の間隔を0.375μmにして製作する。
以下、図4を参照して、本発明の他の実施形態による上述した実施形態とは異なる追加の構成をさらに含むディスプレイモジュールを説明する。
図4は、本発明の他の実施形態によるディスプレイモジュールを示す平面図である。本実施形態によるディスプレイモジュール100’は、基板110上に形成され、隣り合う各LEDチップ(151、153、155)間の光干渉を防止するバリア190を含む。本実施形態において、バリア190は、各LEDチップグループ150内で隣り合う第1LEDチップ151と第2LEDチップ153との間及び第2LEDチップ153と第3LEDチップ155との間に形成される第1光反射壁191と、縦方向に隣り合う各LEDチップグループ150間及び横方向に隣り合う各LEDチップグループ150間に形成される第2光反射壁193とを含む。
第1光反射壁191及び第2光反射壁193は、隣り合う各LEDチップグループ150内の隣り合う各LEDチップ間、及び隣り合う二つのLEDチップグループ150の隣接LEDチップ間に出力光が干渉し、出力光の質が低下することを防止する。光反射壁を含むバリア190の代わりに、各LEDチップ(151、153、155)間又は各LEDチップグループ150間で光を吸収し、光干渉を防止するバリアを用いることもできる。
以下では、図1〜図3と共に、図5及び図6を参照して本発明によるディスプレイモジュールの製造方法を説明する。
図5は、本発明の一実施形態によるディスプレイモジュールの製造方法を説明するフローチャートである。図6は、本発明の一実施形態によるディスプレイモジュール製造のために各LEDチップを転写プリンティング方式で基板に実装する方法を説明する概略図である。
本発明によるディスプレイモジュールの製造方法は、図1に示す第1個別電極パッド131、第2個別電極パッド132、第3個別電極パッド133、及び共通電極パッド139を含む各電極パターン130を、行列状に配列して基板110上に形成する電極パターン形成段階(S01)と、図2に示すように、第1−1バンプ171a、第2−1バンプ173a、及び第3−1バンプ175aを第1個別電極パッド131、第2個別電極パッド132、及び第3個別電極パッド133上に載せ、第1−2バンプ171b、第2−2バンプ173b、及び第3−2バンプ175bを共通電極パッド139の第1ブランチ136、第2ブランチ137、及び第3ブランチ138上に載せるバンプローディング段階(S02)と、図6に示すように、それぞれ異なる光波長特性を有する第1、第2、及び第3LEDチップ(151、153、155)を含む多数のLEDチップを、基板110上に一括的かつ一定高さで実装し、多数のLEDチップグループ150を基板110上に行列状に配列する段階(S03)とを含む。
特に、LEDチップグループ150を基板110上に行列状に配列する段階(S03)は、ロールツーロール(roll to roll)方式の転写プリンティング技術を用いて、支持体B上に一定の行列状に配列された多数のLEDチップ(151、153、155)を元の配列通りに基板110上に移して実装する段階を含む。
以下で詳細に説明するように、各LEDチップ(151、153、155)に対するロールツーロール転写プリンティング技術には、接着キャリアと、各LEDチップ(151、153、155)をピックアップする時点で接着キャリアを加圧するピックアップロール40と、各LEDチップ(151、153、155)を基板110に実装する時点で各LEDチップ(151、153、155)を加圧するチッププレーシングロール50とが用いられる。ピックアップロール40及びチッププレーシングロール50は、接着キャリアに対して、チップピックアップ位置及びチップ実装位置で相互協力的に作動することによって、各LEDチップ(151、153、155)を元の配列通りに支持体Bから基板110に移して実装する。接着キャリアは、多数のLEDチップ(151、153、155)を接着させて移動できるように接着力を有する要素であり、ピックアップロール40は、支持体B上に位置した多数のLEDチップ(151、153、155)を接着キャリアに接着させるように、その接着キャリアを各LEDチップに対して加圧する要素であり、チッププレーシングロール50は、接着キャリアに接着している配列通りに多数のLEDチップ(151、153、155)を基板110に対して加圧する要素である。その他に、ピックアップロール40を用いて各LEDチップをピックアップする前に接着キャリアの接着力を部分的に弱化させたり、チッププレーシングロール50を用いて各LEDチップ(151、153、155)を基板110に実装する直前に接着キャリアの接着力を全体的に弱化させる手段をさらに用いる。
以上で簡略に記載したように、LEDチップグループ150を基板110上に行列状に配列する段階(S03)は、接着力弱化領域を部分的に有する接着キャリア10’に、第1−1電極151a及び第1−2電極151bを備えた第1LEDチップ151と、第2−1電極153a及び第2−2電極153bを備えた第2LEDチップ153と、第3−1電極155a及び第3−2電極155bを備えた第3LEDチップ155とからなる各LEDチップを行列状に配列して接着させる段階(S1及びS3)と、第1−1電極151a、第2−1電極153a、及び第3−1電極155aのそれぞれが第1−1バンプ171a、第2−1バンプ173a、及び第3−1バンプ175aにそれぞれ向い合うように、そして、第1−2電極151b、第2−2電極153b、及び第3−2電極155bのそれぞれが第1−2バンプ171b、第2−2バンプ173b、及び第3−2バンプ175bにそれぞれ向い合うように接着キャリアを移動させる接着キャリア移動段階(S4)と、第1−1バンプ171a、第2−1バンプ173a、及び第3−1バンプ175aが第1高さに圧縮されるように、そして、第1−2バンプ171b、第2−2バンプ173b、及び第3−2バンプ175bが第2高さに圧縮されるように、一定圧力で第1LEDチップ151、第2LEDチップ153、及び第3LEDチップ155を加圧するチッププレーシングダウン段階(S7)とを含む。
各LEDチップを行列状に配列して接着させる段階(S1及びS3)は、接着キャリア10を1次露光し、接着力弱化領域及び接着力非弱化領域が形成された接着キャリア10’を作る段階(S1)と、回転するピックアップロール40で非弱化領域を各LEDチップ(151、153、155)に加圧し、各LEDチップ(151、153、155)を接着キャリア10’に接着させるチップピックアップ段階(S3)とを含む。
まず、各LEDチップ(151、153、155)を行列状に配列して接着キャリアに付着する前に、各LEDチップ(151、153、155)は支持体B上に行列状に配列されて載置される。ここで、各LEDチップの行列配列は、その後の各工程で各LEDチップ(151、153、155)が接着力弱化領域を有する接着キャリア10’に付着したときの行列配列、そして、各LEDチップ(151、153、155)が基板110上に実装されたときの行列配列と比較すると、横方向間隔及び縦方向間隔がいずれも同一である。各LEDチップ(151、153、155)を行列状に配列して接着キャリアに付着する前には、各LEDチップ(151、153、155)の上側に接着力弱化処理がなされていない接着キャリア10が位置し、その上には接着キャリア10を1次露光するためのフォトマスク20と露光機30が配置される。
接着キャリア10の全体領域の中でLEDチップ(151、153、155)に対応しない領域の接着力を弱化させる必要があり、このために、上述した1次露光段階(S1)においては、露光機30が紫外線光を出力し、その紫外線光がフォトマスク20の貫通ホールを介して接着キャリア10の全体領域の中でLEDチップ(151、153、155)に対応しない領域にのみ照射される。紫外線光は、200℃以下の一定温度で接着キャリア10に作用し、接着キャリア10の一部領域の接着力を弱化させる。これにより、接着力弱化領域が間欠的に形成された接着キャリア10’が準備される。
チップピックアップ段階(S3)においては、接着力弱化領域及び接着力非弱化領域を有する接着キャリア10の接着力非弱化領域に各LEDチップ(151、153、155)を付着させる。接着力弱化領域を有する接着キャリア10’の上側に配置されるピックアップロール40は、接着キャリア10’をLEDチップ(151、153、155)に加圧する。このとき、接着キャリア10’及び支持体Bのそれぞれは固定状態を維持し、ピックアップロール40が回転しながら接着キャリア10’の全領域を各LEDチップ(151、153、153)に順次加圧する。このようなピックアップロール40の移動により、LEDチップ(151、153、155)が接着キャリア10’に対して設定位置から逸脱して滑りながら吸着することを防止することができる。
また、チッププレーシングダウン段階(S7)の直前に一部の接着力弱化領域を有する接着キャリア10’を2次露光し、全体の接着力が弱化された接着キャリア10”を作る2次露光段階(S5)が行われることが好ましい。そして、チッププレーシング段階(S7)は、接着力が全体的に弱化された接着キャリア10”上で回転するチッププレーシングロール50で各LEDチップ(151、153、155)を一定圧力で加圧する。その次に、接着力が全体的に弱化された接着キャリア10”を各LEDチップ(151、153、155)から剥がす分離段階(S9)が行われる。
チッププレーシングロール50の回転による加圧は、チッププレーシングロール50を回転させ、接着キャリア10”に接着していたLEDチップ(151、153、155)を基板110に順次付着させる。このとき、上述した各バンプを一定温度以上に加熱する。回転するチッププレーシングロール50により、LEDチップ(151、153、155)が基板110の設定位置に予め定められた高さ及び間隔で信頼性を持って実装される。
上述の方法によれば、多数のLEDチップ(151、153、155)を基板110上に短い時間内に実装することができ、また、そのように実装された状態で、それぞれ異なる波長光を発する第1、第2、及び第3LEDチップ(151、153、155)をピクセルに対応するLEDチップグループ単位でグループ化することができ、これらのグループが一定の行列状に配列されてディスプレイモジュールを構成することができる。予め一定の行列状に配列された各LEDチップが接着キャリアによって一括的に接着した後で移動し、基板110にそのまま転写されるように実装されるので、各LEDチップ(151、153、155)間の整列及び間隔を精密に制御することができる。
以上、本発明の実施形態について図面を参照しながら詳細に説明したが、本発明は、上述した実施形態の構成と作動方式に限定されるものではない。上述した実施形態は、各実施形態の全部又は一部が選択的に組み合わされ、多様な変形がなされるように構成することが可能である。
10、10’、10” 接着キャリア
20 フォトマスク
30 露光機
40 ピックアップロール
50 チッププレーシングロール
100、100’ ディスプレイモジュール
110 基板
130 電極パターン
131 第1個別電極パッド
131a 側部
131b、131c 端部
132 第2個別電極パッド
132a 側部
132b、132c 端部
133 第3個別電極パッド
133a 側部
133b、133c 端部
136 第1ブランチ
136’ 端部
137 第2ブランチ
137’ 端部
138 第3ブランチ
138’ 端部
139 共通電極パッド
150 LEDチップグループ
151 第1LEDチップ
151a 第1−1電極
151b 第1−2電極
153 第2LEDチップ
153a 第2−1電極
153b 第2−2電極
155 第3LEDチップ
155a 第3−1電極
155b 第3−2電極
190 バリア
191 第1光反射壁
193 第2光反射壁
171a、171b、173a、173b、175a、175b バンプ
B 支持体

Claims (12)

  1. 基板と、
    前記基板上に形成され、第1エッジ線に沿って整列された共通電極パッドと、前記第1エッジ線に平行な第2エッジ線に沿って整列されて、前記第1エッジ線と前記第2エッジ線との間に位置する第1個別電極パッド、第2個別電極パッド、及び第3個別電極パッドを含む複数の電極パターンと、
    前記第1個別電極パッドにボンディングされる一側の第1−1電極及び前記共通電極パッドにボンディングされる他側の第1−2電極が形成された第1LEDチップ、前記第2個別電極パッドにボンディングされる一側の第2−1電極及び前記共通電極パッドにボンディングされる他側の第2−2電極が形成された第2LEDチップ、及び前記第3個別電極パッドにボンディングされる一側の第3−1電極及び前記共通電極パッドにボンディングされる他側の第3−2電極が形成された第3LEDチップを含むLEDチップグループと、を備え、
    前記LEDチップグループの前記第1LEDチップ、前記第2LEDチップ、及び前記第3LEDチップは、前記第1個別電極パッド、前記第2個別電極パッド、及び前記第3個別電極パッドを介してそれぞれ入力電源に個別に接続され、それぞれ前記共通電極パッドに接続されて、それぞれ独立制御が可能であり、
    前記共通電極パッドは、前記第1−2電極、前記第2−2電極、及び前記第3−2電極がそれぞれ連結される第1ブランチ、第2ブランチ、及び第3ブランチを含み、
    前記第1ブランチ、前記第2ブランチ、及び前記第3ブランチのそれぞれは、前記第1LEDチップ、前記第2LEDチップ、及び前記第3LEDチップのそれぞれの他側のボンディング用バンプがボンディングされる領域であり、
    前記第1個別電極パッド、前記第2個別電極パッド、及び前記第3個別電極パッドは、前記第1LEDチップ、前記第2LEDチップ、及び前記第3LEDチップのそれぞれの一側のボンディング用バンプがボンディングされる領域であることを特徴とするディスプレイモジュール。
  2. 前記LEDチップグループは、前記第1LEDチップ、前記第2LEDチップ、及び前記第3LEDチップがそれぞれ異なる波長の光を発光し、前記基板上に全体的に同じ高さに行列配列されていることを特徴とする請求項1に記載のディスプレイモジュール。
  3. 前記LEDチップグループは、複数であり、
    前記複数のLEDチップグループのそれぞれの横方向の間隔と縦方向の間隔は、それぞれ同じであることを特徴とする請求項1に記載のディスプレイモジュール。
  4. 前記第1LEDチップ、前記第2LEDチップ、及び前記第3LEDチップが一定の間隔で並んでアレイされるように前記基板上に形成された電極パターンの横方向の間隔と縦方向の間隔がそれぞれ同一に形成されていることを特徴とする請求項1に記載のディスプレイモジュール。
  5. 前記第1LEDチップ、前記第2LEDチップ、及び前記第3LEDチップが一定の間隔で並んでアレイされるように前記第1個別電極パッド、前記第2個別電極パッド、及び前記第3個別電極パッドが一定の間隔で並んで形成されていることを特徴とする請求項1に記載のディスプレイモジュール。
  6. 前記複数の電極パターンは、一定のパターンと一定の高さとを有するように形成されていることを特徴とする請求項1に記載のディスプレイモジュール。
  7. 前記第1LEDチップの前記第1−1電極は、第1−1バンプによって前記第1個別電極パッドにボンディングされ、前記第1LEDチップの前記第1−2電極は、第1−2バンプによって前記共通電極パッドにボンディングされ、前記第2LEDチップの前記第2−1電極は、第2−1バンプによって前記第2個別電極パッドにボンディングされ、前記第2LEDチップの前記第2−2電極は、第2−2バンプによって前記共通電極パッドにボンディングされ、前記第3LEDチップの前記第3−1電極は、第3−1バンプによって前記第3個別電極パッドにボンディングされ、前記第3LEDチップの前記第3−2電極は、第3−2バンプによって前記共通電極パッドにボンディングされることを特徴とする請求項1に記載のディスプレイモジュール。
  8. 前記第1−1バンプ、前記第2−1バンプ、及び前記第3−1バンプは、最終的に圧縮された状態で一定の第1高さを有し、
    前記第1−2バンプ、前記第2−2バンプ、及び前記第3−2バンプは、最終的に圧縮された状態で一定の第2高さを有することを特徴とする請求項7に記載のディスプレイモジュール。
  9. 前記第1−1バンプ、前記第2−1バンプ、及び前記第3−1バンプのそれぞれは、前記第1高さに圧縮された状態で前記第1個別電極パッド、前記第2個別電極パッド、及び前記第3個別電極パッドの上部表面積に対して50%〜80%の接合面積を有することを特徴とする請求項8に記載のディスプレイモジュール
  10. 前記第1−2バンプ、前記第2−2バンプ、及び前記第3−2バンプのそれぞれは、前記第2高さに圧縮された状態で前記第1ブランチ、前記第2ブランチ、及び前記第3ブランチの上部表面積に対して50%〜80%の接合面積を有することを特徴とする請求項8に記載のディスプレイモジュール。
  11. 前記第1個別電極パッド、前記第2個別電極パッド、及び前記第3個別電極パッドは、前記第2エッジ線に一致する一側端部と、その反対側で前記共通電極パッドの近くに隣接する他側端部と、横方向に平行な側部を含むことを特徴とする請求項1に記載のディスプレイモジュール。
  12. 前記基板は、平らな面を有するリジッドタイプであるか、又はフレキシブルタイプであることを特徴とする請求項1に記載のディスプレイモジュール。
JP2017127869A 2016-08-11 2017-06-29 Ledチップグループのアレイを含むディスプレイモジュール Active JP6438536B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20160102239 2016-08-11
KR10-2016-0102239 2016-08-11
KR1020160157045A KR20180018246A (ko) 2016-08-11 2016-11-24 Led칩 그룹들의 어레이를 포함하는 디스플레이 모듈 및 그 제조방법
KR10-2016-0157045 2016-11-24

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016251519A Division JP6170232B1 (ja) 2016-08-11 2016-12-26 Ledチップグループのアレイを含むディスプレイモジュール及びその製造方法

Publications (2)

Publication Number Publication Date
JP2018026540A JP2018026540A (ja) 2018-02-15
JP6438536B2 true JP6438536B2 (ja) 2018-12-12

Family

ID=59384321

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016251519A Active JP6170232B1 (ja) 2016-08-11 2016-12-26 Ledチップグループのアレイを含むディスプレイモジュール及びその製造方法
JP2017127869A Active JP6438536B2 (ja) 2016-08-11 2017-06-29 Ledチップグループのアレイを含むディスプレイモジュール

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016251519A Active JP6170232B1 (ja) 2016-08-11 2016-12-26 Ledチップグループのアレイを含むディスプレイモジュール及びその製造方法

Country Status (1)

Country Link
JP (2) JP6170232B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019079985A (ja) * 2017-10-26 2019-05-23 株式会社ブイ・テクノロジー 基板接続構造、基板実装方法及びマイクロledディスプレイ
KR102486671B1 (ko) * 2017-12-21 2023-01-11 주식회사 루멘스 트랜스퍼 프린팅을 이용한 엘이디 모듈 제조방법
US10756073B2 (en) * 2018-02-13 2020-08-25 Lumens Co., Ltd. Micro LED module with flexible multilayer circuit substrate
JP6545889B1 (ja) * 2018-02-14 2019-07-17 ルーメンス カンパニー リミテッド Ledディスプレイパネル製造のためのマイクロledチップアレイ方法及びこれに用いられるマルチチップキャリア
TWI693695B (zh) * 2018-05-02 2020-05-11 薩摩亞商茂邦電子有限公司 微發光二極體顯示器之發光單元共平面結構
TWI686973B (zh) * 2018-07-16 2020-03-01 友達光電股份有限公司 顯示裝置及其製造方法
CN109147584B (zh) * 2018-08-10 2024-02-09 佛山市国星光电股份有限公司 一种led显示单元组及显示面板
CN113903850B (zh) * 2021-09-30 2023-06-16 苏州芯聚半导体有限公司 显示面板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3342322B2 (ja) * 1996-11-27 2002-11-05 シャープ株式会社 Led素子表示装置の製造方法
JPH11161197A (ja) * 1997-11-25 1999-06-18 Matsushita Electric Ind Co Ltd 画像表示装置
JP3959988B2 (ja) * 2001-06-27 2007-08-15 ソニー株式会社 素子の転写方法
JP2003005674A (ja) * 2001-06-18 2003-01-08 Sony Corp 表示素子及び画像表示装置
JP3924756B2 (ja) * 2002-01-21 2007-06-06 松下電器産業株式会社 窒化物半導体レーザ素子の製造方法
JP2003332523A (ja) * 2002-05-17 2003-11-21 Sony Corp 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
JP2006041113A (ja) * 2004-07-26 2006-02-09 C I Kasei Co Ltd 発光ダイオード組立用基板および発光ダイオード組立体用基板を用いた表示装置
JP4385061B2 (ja) * 2006-08-28 2009-12-16 ハリマ化成株式会社 はんだペースト組成物およびその用途
JP4967548B2 (ja) * 2006-09-06 2012-07-04 株式会社ニコン 発光装置
US9013367B2 (en) * 2008-01-04 2015-04-21 Nanolumens Acquisition Inc. Flexible display

Also Published As

Publication number Publication date
JP2018026517A (ja) 2018-02-15
JP6170232B1 (ja) 2017-07-26
JP2018026540A (ja) 2018-02-15

Similar Documents

Publication Publication Date Title
JP6438536B2 (ja) Ledチップグループのアレイを含むディスプレイモジュール
US10756070B2 (en) LED module and method for fabricating the same
JP7130701B2 (ja) 基板上に個別部品を並列に組み立てる方法
TW201939790A (zh) Led顯示器之製造方法
KR20180018246A (ko) Led칩 그룹들의 어레이를 포함하는 디스플레이 모듈 및 그 제조방법
US11289633B2 (en) LED array package and manufacturing method thereof
KR20120061376A (ko) 반도체 발광 소자에 형광체를 도포하는 방법
KR20180105803A (ko) 엘이디 모듈 제조방법
CN109314126A (zh) Led模块及其制造方法
JP2022520755A (ja) ディスプレイ用発光素子の転写方法およびディスプレイ装置
JP4840371B2 (ja) 素子転写方法
JPWO2017154235A1 (ja) 可撓性電子デバイスの製造方法
KR20190109133A (ko) 엘이디 디스플레이 패널 제조를 위한 엘이디 칩 어레이 방법
KR20180103441A (ko) 선택적 전사 프린팅을 이용하는 엘이디 모듈 제조방법
KR102174847B1 (ko) 디스플레이 장치의 제조 방법 및 디스플레이 장치
KR20220002289A (ko) 캔틸레버 전극을 갖는 발광 소자, 그것을 갖는 디스플레이 패널 및 디스플레이 장치
KR102323586B1 (ko) 확장 패드를 갖는 led 서브 픽셀 csp
KR20220116182A (ko) 마이크로 엘이디 전사 방법 및 마이크로 엘이디 전사 장치
KR20180105782A (ko) 엘이디 모듈 제조용 칩 온 캐리어 및 그 제작방법
US20230106834A1 (en) Method of manufacturing optoelectronic products and apparatus thereof
WO2023063358A1 (ja) レセプター基板、レセプター基板の製造方法、移載方法、ledパネルの製造方法及びスタンパ
KR102626606B1 (ko) 디스플레이 장치의 제조 방법 및 디스플레이 장치
KR20180079863A (ko) Led 디스플레이 모듈 및 그 제조방법
TW202316620A (zh) 光電產品製造方法、相關設備、以及led裝置之製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181116

R150 Certificate of patent or registration of utility model

Ref document number: 6438536

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250