JP2022520755A - ディスプレイ用発光素子の転写方法およびディスプレイ装置 - Google Patents
ディスプレイ用発光素子の転写方法およびディスプレイ装置 Download PDFInfo
- Publication number
- JP2022520755A JP2022520755A JP2021545867A JP2021545867A JP2022520755A JP 2022520755 A JP2022520755 A JP 2022520755A JP 2021545867 A JP2021545867 A JP 2021545867A JP 2021545867 A JP2021545867 A JP 2021545867A JP 2022520755 A JP2022520755 A JP 2022520755A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting element
- led
- pad
- led stack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 79
- 239000000758 substrate Substances 0.000 claims abstract description 133
- 239000004065 semiconductor Substances 0.000 claims abstract description 114
- 239000000853 adhesive Substances 0.000 claims description 19
- 230000001070 adhesive effect Effects 0.000 claims description 19
- 238000000926 separation method Methods 0.000 claims description 8
- 229910016347 CuSn Inorganic materials 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 5
- 229910052745 lead Inorganic materials 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 234
- 238000005530 etching Methods 0.000 description 45
- 238000004519 manufacturing process Methods 0.000 description 44
- 230000008569 process Effects 0.000 description 21
- 239000000463 material Substances 0.000 description 20
- 235000012431 wafers Nutrition 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 238000002955 isolation Methods 0.000 description 9
- 229910052594 sapphire Inorganic materials 0.000 description 7
- 239000010980 sapphire Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000000203 mixture Substances 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 230000008707 rearrangement Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 229910015369 AuTe Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0756—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Wire Bonding (AREA)
Abstract
一実施例にかかる発光素子の転写方法は、基板、前記基板上に配置された半導体層、及び前記半導体層の上部に配置され、複数の発光素子領域に整列されたバンプパッドを有するウエハを準備し、前記発光素子は互いに接する位置関係を保ちながら、前記ウエハを複数の発光素子に分割し、前記発光素子の位置関係を保ちながら、前記基板側が転写用テープに向くように前記発光素子を支持基板上の転写用テープに付着し、パッドが整列された回路基板を準備し、前記複数の発光素子の一部の発光素子上のバンプパッドが前記回路基板上のパッドに接するように前記支持基板と前記回路基板を密着させ、前記バンプパッドとパッドに熱を加えて前記一部の発光素子を前記パッドにボンディングし、前記転写用テープから前記パッドにボンディングされた発光素子を分離することを含む。
Description
本開示は、ディスプレイ用発光素子を転写する方法およびディスプレイ装置に関し、特に、複数のディスプレイ用発光素子を転写する方法および転写された発光素子を有するディスプレイ装置に関するものである。
発光ダイオードは、無機光源であり、ディスプレイ装置、車両用ランプ、一般照明のような様々な分野に多様に用いられている。発光ダイオードは、寿命が長く、且つ消費電力が低く、応答速度が速いという長所があるため、既存の光源を速い速度で置き換えている。
一方、従来の発光ダイオードは、ディスプレイ装置においてバックライト光源として主に使用されてきた。しかし、近年、発光ダイオードを用いて直接イメージを具現するＬＥＤディスプレイが開発されている。
ディスプレイ装置は、一般的に、青色、緑色および赤色の混合色を用いて多様な色を具現する。ディスプレイ装置は、多様なイメージを具現するために複数のピクセルを含み、各ピクセルは、青色、緑色および赤色のサブピクセルを備え、これらサブピクセルの色を通じて特定ピクセルの色が決められ、これらピクセルの組合せによってイメージが具現される。
ＬＥＤは、その材料によって多様な色の光を放出することができ、青色、緑色および赤色を放出する個別ＬＥＤチップを二次元平面上に配列してディスプレイ装置を提供できる。そのために、複数のＬＥＤチップがピクセルの間隔に合わせてディスプレイパネル基板上に転写されなければならない。
一般的に、一つのウエハで複数のＬＥＤチップが作製され、これらＬＥＤチップはウエハでスクライビング及びブレーキング工程を経て個別ＬＥＤチップに分割される。ブレーキング工程を経た後、テープの拡張（ｅｘｐａｎｄｉｎｇ）を通じてＬＥＤチップの間隔が離れ、このようなＬＥＤチップが転写用テープに再配列されて、再配列されたＬＥＤチップが転写用テープを用いてパネル基板に転写される。ディスプレイ装置に使用されるピクセル数がかなり多いため、転写用テープに再配列されたＬＥＤチップは集団でパネル基板に転写される。しかし、転写用テープ上へのＬＥＤチップの再配列は、ウエハから集団で転写することができず、個別的にＬＥＤチップの配列を要求することになるため、再配列工程に時間が多くかかる。
また、それぞれのサブピクセルにＬＥＤチップを配列しなければならないため、実装しなければならないＬＥＤチップの個数が多いことから、実装工程により多くの時間がかかる。
一方、サブピクセルを二次元平面上に配列するため、青色、緑色および赤色サブピクセルを含む一つのピクセルが占有する面積が相対的に広くなる。よって、制限された面積内にサブピクセルを配列するためには、各ＬＥＤチップの面積を減らす必要がある。しかし、ＬＥＤチップの大きさを減少させることは、ＬＥＤチップの実装を困難にする可能性があり、さらに、発光面積の減少を招く。
本開示が解決しようとする課題は、実装工程時間を短縮できる発光素子の転写方法およびディスプレイ装置を提供することである。
本開示が解決しようとするまた別の課題は、ウエハで製造された発光素子を集団で容易に回路基板に転写できる発光素子の転写方法を提供することである。
本開示が解決しようとするまた別の課題は、制限されたピクセル面積内で各サブピクセルの面積を増やすことのできるディスプレイ用発光素子を転写する方法およびディスプレイ装置を提供することである。
本開示の一実施例にかかる発光素子の転写方法は、基板、前記基板上に配置された半導体層、及び前記半導体層の上部に配置され、複数の発光素子領域に整列されたバンプパッドを有するウエハを準備し、前記発光素子は互いに接する位置関係を保ちながら、前記ウエハを複数の発光素子に分割し、前記発光素子の位置関係を保ちながら、前記基板側が転写用テープに向くように前記発光素子を支持基板上の転写用テープに付着し、パッドが整列された回路基板を準備し、前記複数の発光素子の一部の発光素子上のバンプパッドが前記回路基板上のパッドに接するように前記支持基板と前記回路基板を密着させ、前記バンプパッドとパッドに熱を加えて前記一部の発光素子を前記パッドにボンディングし、前記転写用テープから前記パッドにボンディングされた発光素子を分離することを含む。
本開示の一実施例にかかるディスプレイ装置は、上面にパッドを有する回路基板と、前記回路基板上に整列された複数の発光素子と、を含み、前記発光素子はそれぞれ、第１のＬＥＤ積層と、前記第１のＬＥＤ積層上に位置する第２のＬＥＤ積層と、前記第２のＬＥＤ積層上に位置する第３のＬＥＤ積層と、前記第３のＬＥＤ積層上に位置する基板と、前記第１のＬＥＤ積層と前記回路基板との間に位置するバンプパッドと、を含み、前記バンプパッドは前記パッドにボンディングされ、前記バンプパッドと前記パッドは、Ｉｎ、Ｐｂ、ＡｕＳｎ又はＣｕＳｎでボンディングされる。
以下、添付の図面を参照して本開示の実施例を詳しく説明する。次に紹介する実施例は、本開示の属する技術分野の通常の技術者に本開示の思想が十分に伝わるようにするために例として提供するものである。よって、本開示は以下で説明する実施例に限定されるのではなく、他の形態に具現化することもできる。そして、図面において、構成要素の幅、長さ、厚さ等は便宜のために誇張して表現する場合もある。また、一つの構成要素が他の構成要素の「上部に」又は「上に」あると記載されている場合は、各部分が他の部分の「真上部」又は「真上に」ある場合だけでなく、各構成要素と他の構成要素との間にまた別の構成要素が介在する場合も含む。明細書全体に亘って、同じ参照番号は同じ構成要素を表す。
本開示の一実施例にかかる発光素子の転写方法は、基板、前記基板上に配置された半導体層、及び前記半導体層の上部に配置され、複数の発光素子領域に整列されたバンプパッドを有するウエハを準備し、前記発光素子は互いに接する位置関係を保ちながら、前記ウエハを複数の発光素子に分割し、前記発光素子の位置関係を保ちながら、前記基板側が転写用テープに向くように前記発光素子を支持基板上の転写用テープに付着し、パッドが整列された回路基板を準備し、前記複数の発光素子の一部の発光素子上のバンプパッドが前記回路基板上のパッドに接するように前記支持基板と前記回路基板を密着させ、前記バンプパッドとパッドに熱を加えて前記一部の発光素子を前記パッドにボンディングし、前記転写用テープから前記パッドにボンディングした発光素子を分離することを含む。
本実施例によると、ウエハ内に形成された複数の発光素子を再配列する工程を省略し回路基板上に転写できるため実装工程時間を短縮することができる。
一実施例において、前記ウエハを複数の発光素子に分割することは、レーザースクライビングを通じて前記ウエハにスクライビング溝を形成し、ブレーキング用テープ上で前記スクライビング溝に沿ってウエハを分割することを含み得る。
さらに、前記発光素子を支持基板上の転写用テープに付着することは、前記ブレーキング用テープ上に付着した発光素子を、位置関係を保ちながら一時基板上に転写し、前記一時基板上に転写された発光素子を前記転写用テープで転写することを含み得る。
別の実施例において、前記ウエハを複数の発光素子に分割することは、ブレーキング工程を経ずにレーザーを用いて行うことができる。例えば、ステルスレーザーを用いてレーザースクライビングを行うことにより、別途のブレーキング工程を省略することができる。
一方、前記転写用テープから前記パッドにボンディングした発光素子の分離は、常温よりも高い温度で行うことができる。
一実施例において、前記転写用テープから前記パッドにボンディングされた発光素子の分離は、前記バンプパッドと前記パッドをボンディングするボンディング温度で行うことができる。別の実施例において、前記転写用テープから前記パッドにボンディングされた発光素子の分離は、常温よりも高く、且つ前記ボンディング温度よりも低い温度で行うことができる。
前記転写用テープから前記パッドにボンディングされた発光素子を分離する際、前記転写用テープと発光素子との間の接着力は前記バンプパッドと前記パッドの接着力よりも小さい。
前記転写用テープは、常温よりも前記バンプパッドとパッドをボンディングするボンディング温度で、より小さい接着力を有し得る。
一方、前記回路基板上に転写される発光素子間の間隔は、少なくとも一つの発光素子の幅よりも大きくなり得る。また、前記回路基板上に転写される発光素子間の間隔は一定になり得る。
前記半導体層は、第１のＬＥＤ積層の半導体層、第２のＬＥＤ積層の半導体層および第３のＬＥＤ積層の半導体層を含んでもよく、前記第１～第３のＬＥＤ積層は、互いに重なり合ってもよい。
第１～第３のＬＥＤ積層が重なるため、回路基板に実装される発光素子の個数を減らすことができて発光素子の実装時間をより短縮することができる。さらに、第１～第３のＬＥＤ積層を互いに積層することにより、ピクセル面積を増やさずに、各サブピクセルの発光面積を増やすことができる。
一方、前記第１のＬＥＤ積層と第３のＬＥＤ積層との間に前記第２のＬＥＤ積層が配置され、前記第３のＬＥＤ積層は、前記第１のＬＥＤ積層よりも前記基板のより近くに配置され、前記第１～第３のＬＥＤ積層は、それぞれ第１の導電型半導体層、活性層および第２の導電型半導体層を含み、前記バンプパッドは第１～第３のバンプパッドと共通バンプパッドを含み、前記共通バンプパッドは、前記第１の～第３のＬＥＤ積層に共通して電気的に接続され、前記第１～第３のバンプパッドは、それぞれ前記第１～第３のＬＥＤ積層に電気的に接続することができる。
一実施例において、前記バンプパッドは前記第１のＬＥＤ積層上に位置し得る。
一実施例において、前記第１のＬＥＤ積層は前記第２のＬＥＤ積層よりも長波長の光を放出し、前記第２のＬＥＤ積層は前記第３のＬＥＤ積層よりも長波長の光を放出することができる。例えば、前記第１、第２及び第３のＬＥＤ積層は、それぞれ赤色光、緑色光および青色光を発することができる。他の実施例において、前記第１のＬＥＤ積層は前記第３のＬＥＤ積層よりも長波長の光を放出し、前記第２のＬＥＤ積層は前記第３のＬＥＤ積層よりも短波長の光を放出することができる。例えば、前記第１、第２及び第３のＬＥＤ積層は、それぞれ赤色光、青色光および緑色光を発することができる。
一方、前記発光素子は、前記第１のＬＥＤ積層と前記第２のＬＥＤ積層との間に介在し、前記第１のＬＥＤ積層の下面にオーミック接触する第１の透明電極と、前記第１のＬＥＤ積層と前記第２のＬＥＤ積層との間に介在し、前記第２のＬＥＤ積層の上面にオーミック接触する第２の透明電極と、前記第２のＬＥＤ積層と前記第３のＬＥＤ積層との間に介在し、前記第３のＬＥＤ積層の上面にオーミック接触する第３の透明電極と、前記第３のＬＥＤ積層の第１の導電型半導体層上に配置されたｎ電極パッドと、前記第３の透明電極上に配置された下部ｐ電極パッドと、をさらに含み、前記ｎ電極パッドの上面は前記下部ｐ電極パッドの上面と同じ高さに位置し得る。
一実施例において、前記第１～第３の透明電極のいずれかは、他の透明電極と他の材料で形成することができる。例えば、前記第１の透明電極はＩＴＯ（ｉｎｄｉｕｍ－ｔｉｎ－ｏｘｉｄｅ）で形成され、前記第２および第３の透明電極はＺｎＯで形成することができる。
さらに、前記第１～第３の透明電極は、それぞれ第２の導電型半導体層に接触し、前記第１～第３の透明電極の少なくとも一つの透明電極は、前記第１～第３のＬＥＤ積層の第２の導電型半導体層の縁からリセスしていてもよい。
また、前記共通バンプパッドは、前記第１～第３のＬＥＤ積層の第１の導電型半導体層に共通して電気的に接続され、前記第１～第３のバンプパッドはそれぞれ第１～第３のＬＥＤ積層の第２の導電型半導体層に電気的に接続され得る。
また、前記発光素子は、前記第２のＬＥＤ積層と第３のＬＥＤ積層との間に介在した第１のボンディング層と、前記第１のＬＥＤ積層と第２のＬＥＤ積層との間に介在した第２のボンディング層と、をさらに含むことができる。
本開示の一実施例にかかるディスプレイ装置は、上面にパッドを有する回路基板と、前記回路基板上に整列された複数の発光素子を含むが、前記発光素子はそれぞれ、第１のＬＥＤ積層と、前記第１のＬＥＤ積層上に位置する第２のＬＥＤ積層と、前記第２のＬＥＤ積層上に位置する第３のＬＥＤ積層と、前記第３のＬＥＤ積層上に位置する基板と、前記第１のＬＥＤ積層と前記回路基板との間に位置するバンプパッドと、を含み、前記バンプパッドは前記パッドにボンディングされ、前記バンプパッドと前記パッドは、Ｉｎ、Ｐｂ、ＡｕＳｎ又はＣｕＳｎでボンディングされる。
Ｉｎ、Ｐｂ、ＡｕＳｎ又はＣｕＳｎを用いることにより、相対的に低温で発光素子を回路基板にボンディングすることができる。
また、前記基板は、前記第３のＬＥＤ積層の成長基板になり得る。前記基板は、例えば、サファイア基板でもよい。
以下、図面を参照して本開示の実施例について具体的に説明する。
図１は、本開示の実施例にかかるディスプレイ装置を説明するための概略的な斜視図である。
本開示の発光素子は、特別限定されないが、特に、スマートウォッチ１０００ａ、ＶＲヘッドセット１０００ｂのようなＶＲディスプレイ装置、又は拡張現実眼鏡１０００ｃのようなＡＲディスプレイ装置内に使用される。
ディスプレイ装置内には、イメージを具現するためのディスプレイパネルが実装される。図２は、本開示の一実施例にかかるディスプレイパネルを説明するための概略的な平面図である。
図２を参照すると、ディスプレイパネルは回路基板１０１及び発光素子１００を含む。
回路基板１０１、又はパネル基板は、受動マトリックス駆動または能動マトリックス駆動のための回路を含み得る。一実施例において、回路基板１０１は内部に配線および抵抗を含むことができる。他の実施例において、回路基板１０１は配線、トランジスタ及びキャパシタを含むことができる。回路基板１０１はまた、内部に配置された回路に電気的接続を許容するためのパッドを上面に有し得る。
複数の発光素子１００は、回路基板１０１上に整列される。それぞれの発光素子１００は一つのピクセルを構成する。発光素子１００は、バンプパッド７３を有し、バンプパッド７３が回路基板１０１に電気的に接続される。例えば、バンプパッド７３は回路基板１０１上に露出されたパッドにボンディングされ得る。
発光素子１００間の間隔は、少なくとも発光素子の幅よりも広くなり得る。
発光素子１００の具体的な構成に対して、図３ａ、図３ｂ、図３ｃ及び図３ｄを参照して説明する。図３ａは、本開示の一実施例にかかる発光素子１００を説明するための概略的な平面図であり、図３ｂ、図３ｃ及び図３ｄは、それぞれ図３ａの切り取り線Ａ－Ａ’、Ｂ－Ｂ’及びＣ－Ｃ’に沿って切り取った断面図である。説明の便宜のために、図３ａ、図３ｂ、図３ｃ及び図３ｄでバンプパッド７３ｒ，７３ｂ，７３ｇ，７３ｃが上側に配置されたことを図示および説明するが、発光素子１００は図２に示したように、回路基板１０１上にフリップボンディングされ、この場合、バンプパッド７３ｒ，７３ｂ，７３ｇ，７３ｃが下側に配置される。
図３ａ、図３ｂ、図３ｃ及び図３ｄを参照すると、発光素子１００は、基板４１、第１のＬＥＤ積層２３、第２のＬＥＤ積層３３、第３のＬＥＤ積層４３、第１の透明電極２５、第２の透明電極３５、第３の透明電極４５、ｎ電極パッド４７ａ、下部ｐ電極パッド４７ｂ、上部ｐ電極パッド５３ｇ、下部ｐコネクタ５３ｂ、下部共通コネクタ５３ｃ、上部共通コネクタ６３ｃ、第１の上部コネクタ６３ｒ、第２の上部コネクタ６３ｇ、第３の上部コネクタ６３ｂ、第１のボンディング層４９、第２のボンディング層５９、下部絶縁層５１、中間絶縁層６１、上部絶縁層７１及びバンプパッド７３ｒ，７３ｂ，７３ｇ，７３ｃを含み得る。さらに、発光素子１００は第１のＬＥＤ積層２３を貫通する貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４、第２のＬＥＤ積層３３を貫通する貫通ホール３３ｈ１，３３ｈ２を含み得る。
基板４１は、窒化ガリウム基板、ＳｉＣ基板、サファイア基板またはパターニングされたサファイア基板でもよい。基板４１は、第３のＬＥＤ積層４３を成長させるために使用された成長基板でもよい。
図３ｂに示したように、本開示の実施例は第１～第３のＬＥＤ積層２３，３３，４３が垂直方向に積層される。一方、各ＬＥＤ積層２３，３３，４３は、互いに異なる成長基板上で成長したものだが、本開示の実施例において基板４１を除いた他の成長基板は最終発光素子１００に残留せず全て除去される。しかし、本開示が必ずしもこれに限定されるのではなく、他の成長基板を含むこともできる。
第１のＬＥＤ積層２３、第２のＬＥＤ積層３３及び第３のＬＥＤ積層４３は、それぞれ第１の導電型半導体層２３ａ，３３ａ，又は４３ａ、第２の導電型半導体層２３ｂ，３３ｂ，又は４３ｂ及びこれらの間に介在した活性層（図示せず）を含む。活性層は、特に多重量子井戸構造を有し得る。
第１のＬＥＤ積層２３の下に第２のＬＥＤ積層３３が配置され、第２のＬＥＤ積層３３の下に第３のＬＥＤ積層４３が配置される。基板４１は、第３のＬＥＤ積層４３の下に配置される。本明細書では、説明の便宜のために第１のＬＥＤ積層２３の下に第２のＬＥＤ積層３３が配置され、第２のＬＥＤ積層３３の下に第３のＬＥＤ積層４３が配置されていることを説明しているが、発光素子はフリップボンディングすることができる。よって、これら第１～第３のＬＥＤ積層の上下位置が逆になり得るということに留意する必要がある。
第１～第３のＬＥＤ積層２３，３３，４３で生成された光は、最終的に第３のＬＥＤ積層４３及び基板４１を通じて外部に放出される。
一実施例において、第１のＬＥＤ積層２３は第２および第３のＬＥＤ積層３３，４３に比べて長波長の光を放出し、第２のＬＥＤ積層３３は第３のＬＥＤ積層４３に比べて長波長の光を放出し得る。例えば、第１のＬＥＤ積層２３は赤色光を発する無機発光ダイオードであり、第２のＬＥＤ積層３３は緑色光を発する無機発光ダイオードであり、第３のＬＥＤ積層４３は青色光を発する無機発光ダイオードであり得る。第１のＬＥＤ積層２３はＡｌＧａＩｎＰ系列の井戸層を含んでもよく、第２のＬＥＤ積層３３はＡｌＧａＩｎＰ系列またはＡｌＧａＩｎＮ系列の井戸層を含んでもよく、第３のＬＥＤ積層４３はＡｌＧａＩｎＮ系列の井戸層を含んでもよい。
第１のＬＥＤ積層２３は、第２および第３のＬＥＤ積層３３，４３に比べて長波長の光を放出するため、第１のＬＥＤ積層２３で生成された光は、第２および第３のＬＥＤ積層３３，４３を透過して外部に放出できる。また、第２のＬＥＤ積層３３は、第３のＬＥＤ積層４３に比べて長波長の光を放出するため、第２のＬＥＤ積層３３で生成された光は第３のＬＥＤ積層４３を透過して外部に放出できる。
別の実施例において、第１のＬＥＤ積層２３は第２および第３のＬＥＤ積層３３，４３に比べて長波長の光を放出し、第２のＬＥＤ積層３３は第３のＬＥＤ積層４３に比べて短波長の光を放出できる。例えば、第１のＬＥＤ積層２３は赤色光を発する無機発光ダイオードで、第２のＬＥＤ積層３３は青色光を発する無機発光ダイオードで、第３のＬＥＤ積層４３は緑色光を発する無機発光ダイオードになり得る。第１のＬＥＤ積層２３はＡｌＧａＩｎＰ系列の井戸層を含んでもよく、第２のＬＥＤ積層３３はＡｌＧａＩｎＮ系列の井戸層を含んでもよく、第３のＬＥＤ積層４３はＡｌＧａＩｎＰ系列またはＡｌＧａＩｎＮ系列の井戸層を含んでもよい。
第２のＬＥＤ積層３３で生成された光の一部は、第３のＬＥＤ積層４３で吸収され得る。よって、第２のＬＥＤ積層３３から放出される光の光度を第１又は第３のＬＥＤ積層２３，４３から放出される光の光度に比べて相対的に低くすることができる。これにより、第１～第３のＬＥＤ積層２３，３３，４３から放出される光の光度割合を制御することができる。
一方、各ＬＥＤ積層２３，３３又は４３の第１の導電型半導体層２３ａ，３３ａ，４３ａはそれぞれｎ型半導体層であり、第２の導電型半導体層２３ｂ，３３ｂ，４３ｂはｐ型半導体層である。また、本実施例において、第１のＬＥＤ積層２３の上面はｎ型半導体層２３ａであり、第２のＬＥＤ積層３３の上面はｐ型半導体層３３ｂであり、第３のＬＥＤ積層４３の上面はｐ型半導体層４３ｂである。つまり、第１のＬＥＤ積層２３だけ半導体層の順序が逆になっている。第２のＬＥＤ積層３３の半導体層を第３のＬＥＤ積層４３の半導体層と同じ順序で配置することにより、工程安定性を確保することができ、これについては製造方法を説明しながら下記で詳しく説明する。
第２のＬＥＤ積層３３は、第２の導電型半導体層３３ｂが除去されて第１の導電型半導体層３３ａの上面を露出させるメサエッチング領域を含む。第３のＬＥＤ積層４３もまた、第２の導電型半導体層４３ｂが除去されて第１の導電型半導体層４３ａの上面を露出させるメサエッチング領域を含む。これに対し、第１のＬＥＤ積層２３は、メサエッチング領域を含まない。貫通ホール３３ｈ１，３３ｈ２は、メサエッチング領域内に形成され得る。よって、貫通ホール３３ｈ１，３３ｈ２の側壁は段差のある構造を有し得る。これに対し、第１のＬＥＤ積層２３は、メサエッチング領域を含まないため、貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４は段差のある側壁を有さず、一定に傾斜した側壁を有し得る。さらに、一実施例において、第２のＬＥＤ積層３３は、表面がテクスチャリングされた第１の導電型半導体層３３ａを有することができる。
本実施例において、第１のＬＥＤ積層２３、第２のＬＥＤ積層３３及び第３のＬＥＤ積層４３は、互いに重なり合って、また、ほぼ同じ大きさの発光面積を有し得る。但し、貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４、及び貫通ホール３３ｈ１，３３ｈ２によって第１のＬＥＤ積層２３の発光面積が第２のＬＥＤ積層３３の発光面積よりも小さくてもよく、第２のＬＥＤ積層３３の発光面積が第３のＬＥＤ積層４３の発光面積よりも小さくてもよい。また、発光素子１００の側面は、第１のＬＥＤ積層２３から第３のＬＥＤ積層４３に行くほど幅が広くなるように傾斜し得る。これによって、第３のＬＥＤ積層４３の発光面積が第１のＬＥＤ積層２３の発光面積よりもさらに大きくなり得る。第３のＬＥＤ積層４３の上面に対して発光素子１００の側面が成す傾斜角は、約７５度～９０度になり得る。傾斜角が７５度よりも小さいと第１のＬＥＤ積層２３の発光面積が小さすぎて発光素子１００の大きさを減らすことが難しい。
第１の透明電極２５は、第１のＬＥＤ積層２３と第２のＬＥＤ積層３３との間に配置される。第１の透明電極２５は、第１のＬＥＤ積層２３の第２の導電型半導体層２３ｂにオーミック接触し、第１のＬＥＤ積層２３で生成された光を透過させる。第１の透明電極２５は、インジウムスズ酸化物（ＩＴＯ）等の透明酸化物層や金属層を利用して形成できる。第１の透明電極２５は、第１のＬＥＤ積層２３の第２の導電型半導体層２３ｂの全面を覆うことができ、その側面は第１のＬＥＤ積層２３の側面と並んで配置できる。つまり、第１の透明電極２５の側面は、第２のボンディング層５９で覆われない場合がある。さらに、貫通ホール２３ｈ２，２３ｈ３，２３ｈ４は、第２の透明電極２５を貫通し得る。よって、これら貫通ホールの側壁に第２の透明電極２５が露出し得る。一方、貫通ホール２３ｈ１は、第１の透明電極２５の上面を露出させる。しかし、本開示がこれに限定されるのではなく、第１のＬＥＤ積層２３の縁に沿って第１の透明電極２５が部分的に除去されることにより、第１の透明電極２５の側面が第２のボンディング層５９で覆われてもよい。また、貫通ホール２３ｈ２，２３ｈ３，２３ｈ４が形成される領域で第１の透明電極２５を予めパターニングして除去することにより、貫通ホール２３ｈ２，２３ｈ３，２３ｈ４の側壁に第１の透明電極２５が露出しないようにすることができる。
一方、第２の透明電極３５は、第２のＬＥＤ積層３３の第２の導電型半導体層３３ｂにオーミック接触する。図示したように、第２の透明電極３５は第１のＬＥＤ積層２３と第２のＬＥＤ積層３３との間で第２のＬＥＤ積層３３の上面に接触する。第２の透明電極３５は、赤色光に透明な金属層または導電性酸化物層で形成できる。導電性酸化物層の例としては、ＳｎＯ２、ＩｎＯ２、ＩＴＯ、ＺｎＯ、ＩＺＯ等を挙げることができる。特に、第２の透明電極３５はＺｎＯで形成できるが、ＺｎＯは第２のＬＥＤ積層３３上に単結晶で形成することができるため金属層や他の導電性酸化物層に比べて、電気的および光学的特性に優れる。特に、ＺｎＯは第２のＬＥＤ積層３３に対する接合力が強くレーザーリフトオフを用いて成長基板を分離しても損傷せず残る。
一方、第２の透明電極３５は、第２のＬＥＤ積層３３の縁に沿って部分的に除去することができ、これにより、第２の透明電極３５の外側の側面は、外部に露出せず、下部絶縁層５１で覆われる。つまり、第２の透明電極３５の側面は、第２のＬＥＤ積層３３の側面よりも内側にリセスされ、第２の透明電極３５がリセスされた領域は、下部絶縁層５１及び第２のボンディング層５９で埋められる。一方、第２のＬＥＤ積層３３のメサエッチング領域近くでも第２の透明電極３５がリセスされ、リセスされた領域は下部絶縁層５１及び第２のボンディング層５９で埋められる。
第３の透明電極４５は、第３のＬＥＤ積層４３の第２の導電型半導体層４３ｂにオーミック接触する。第３の透明電極４５は、第２のＬＥＤ積層３３と第３のＬＥＤ積層４３との間に位置することができ、第３のＬＥＤ積層４３の上面に接触する。第３の透明電極４５は、赤色光および緑色光に透明な金属層または導電性酸化物層で形成することができる。導電性酸化物層の例としては、ＳｎＯ２、ＩｎＯ２、ＩＴＯ、ＺｎＯ、ＩＺＯ等を挙げることができる。特に、第３の透明電極４５はＺｎＯで形成できるが、ＺｎＯは第３のＬＥＤ積層４３上に単結晶で形成され得るため、金属層や他の導電性酸化物層に比べて電気的および光学的特性に優れる。特に、ＺｎＯは第３のＬＥＤ積層４３に対する接合力が強くレーザーリフトオフを用いて成長基板を分離しても損傷せず残る。
第３の透明電極４５は、第３のＬＥＤ積層４３の縁に沿って部分的に除去することができ、これにより、第３の透明電極４５の外側の側面は、外部に露出せず、第１のボンディング層４９で覆われる。つまり、第３の透明電極４５の側面は、第３のＬＥＤ積層４３の側面よりも内側にリセスされ、第３の透明電極４５がリセスされた領域は、第１のボンディング層４９で埋められる。一方、第３のＬＥＤ積層４３のメサエッチング領域近くでも第３の透明電極４５がリセスされ、リセスされた領域は第１のボンディング層４９で埋められる。
第２の透明電極３５及び第３の透明電極４５を上のようにリセスすることにより、これらの側面がエッチングガスに露出することを防ぐため、発光素子１００の工程歩留まりを向上させることができる。
一方、本実施例において、第２の透明電極３５及び第３の透明電極４５は、同種の導電性酸化物層、例えば、ＺｎＯで形成することができ、第１の透明電極２５は第２および第３の透明電極３５，４５と異なる種類の導電性酸化物層、例えば、ＩＴＯで形成することができる。しかし、本開示はこれに限定されず、これら第１～第３の透明電極２５，３５，４５は全て同種でもよく、少なくとも一つが別の種類でもよい。
ｎ電極パッド４７ａは、第３のＬＥＤ積層４３の第１の導電型半導体層４３ａにオーミック接触する。ｎ電極パッド４７ａは、第２の導電型半導体層４３ｂを通じて露出された第１の導電型半導体層４３ａ上に、つまり、メサエッチング領域に配置され得る。ｎ電極パッド４７ａは、例えば、Ｃｒ／Ａｕ／Ｔｉによって形成することができる。ｎ電極パッド４７ａの上面は、第２の導電型半導体層４３ｂの上面、さらに、第３の透明電極４５の上面よりも高くなり得る。例えば、ｎ電極パッド４７ａの厚さは、約２ｕｍ以上になり得る。ｎ電極パッド４７ａは、円錐台形状になり得るが、これに限定されるのではなく、四角錐台、円筒形、四角筒形等の多様な形状を有することができる。
下部ｐ電極パッド４７ｂは、ｎ電極パッド４７ａと同じ材料で形成することができる。但し、下部ｐ電極パッド４７ｂの上面は、ｎ電極パッド４７ａの上面と同じ高さに位置させることができ、よって、下部ｐ電極パッド４７ｂの厚さはｎ電極パッド４７ａよりも小さくなり得る。つまり、下部ｐ電極パッド４７ｂの厚さは、第３の透明電極４５上に突出したｎ電極パッド４７ａ部分の厚さと大体同じになり得る。例えば、下部ｐ電極パッド４７ｂの厚さは、約１．２ｕｍ以下になり得る。下部ｐ電極パッド４７ｂの上面がｎ電極パッド４７ａの上面と同じ高さに位置するようにさせることにより、貫通ホール３３ｈ１，３３ｈ２を形成する際、下部ｐ電極パッド４７ｂとｎ電極パッド４７ａが同時に露出するようにできる。ｎ電極パッド４７ａと下部ｐ電極パッド４７ｂの高さが異なる場合、いずれかの電極パッドがエッチング工程で大きく損傷する場合がある。よって、ｎ電極パッド４７ａと下部ｐ電極パッド４７ｂの高さを大体同じに合わせることにより、いずれかの電極パッドが大きく損傷することを防ぐことができる。
第１のボンディング層４９は、第２のＬＥＤ積層３３を第３のＬＥＤ積層４３に結合する。第１のボンディング層４９は、第１の導電型半導体層３３ａと第３の透明電極４５との間でこれらを結合させることができる。第１のボンディング層４９は、第２の導電型半導体層４３ｂに部分的に接することができ、メサエッチング領域に露出された第１の導電型半導体層４３ａに部分的に接し得る。さらに、第１のボンディング層４９は、ｎ電極パッド４７ａ及び下部ｐ電極パッド４７ｂを覆うことができる。
第１のボンディング層４９は、透明有機物層で形成されてもよく、透明無機物層で形成されてもよい。有機物層は、ＳＵ８、ポリメチルメタアクリレート（ｐｏｌｙ（ｍｅｔｈｙｌｍｅｔｈａｃｒｙｌａｔｅ）：ＰＭＭＡ）、ポリイミド、パリレン、ベンゾシクロブテン（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ：ＢＣＢ）等を例として挙げることができ、無機物層は、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮｘ等を例として挙げることができる。また、第１のボンディング層４９はスピン－オン－ガラス（ＳＯＧ）で形成することもできる。
貫通ホール３３ｈ１及び貫通ホール３３ｈ２は、第２のＬＥＤ積層３３及び第１のボンディング層４９を貫通してそれぞれｎ電極パッド４７ａ及び下部ｐ電極パッド４７ｂを露出させる。上で説明した通り、貫通ホール３３ｈ１，３３ｈ２は、メサエッチング領域内に形成され得る。よって、貫通ホール３３ｈ１，３３ｈ２は段差のある側壁を有することができる。
下部絶縁層５１は、第２のＬＥＤ積層３３上に形成され、第２の透明電極３５を覆う。下部絶縁層５１はまた、貫通ホール３３ｈ１，３３ｈ２の側壁を覆う。下部絶縁層５１は、ｎ電極パッド４７ａ、下部ｐ電極パッド４７ｂ、第１の導電型半導体層３３ａ及び第２の透明電極３５を露出させる開口部５１ａを有することができる。下部絶縁層５１は、シリコン酸化膜またはシリコン窒化膜で形成することができ、例えば、約８００ｎｍの厚さに形成できる。
下部共通コネクタ５３ｃは、下部絶縁層５１上に配置され、下部絶縁層５１の開口部５１ａを通じて露出された第１の導電型半導体層３３ａ及びｎ電極パッド４７ａに接続できる。下部共通コネクタ５３ｃは、第２のＬＥＤ積層３３のメサエッチング領域内で第１の導電型半導体層３３ａに接続し、さらに、貫通ホール３３ｈ１を通じてｎ電極パッド４７ａに接続する。
下部ｐコネクタ５３ｂは、下部絶縁層５１上に配置され、下部絶縁層５１の開口部５１ａを通じて露出した下部ｐ電極パッド４７ｂに接続され得る。下部ｐコネクタ５３ｂの少なくとも一部は、下部絶縁層５１上に位置する。
一方、上部ｐ電極パッド５３ｇは、下部絶縁層５１の開口部５１ａ内で第２の透明電極３５上に配置され得る。図３ａ及び図３ｂに示したように、上部ｐ電極パッド５３ｇは開口部５１ａに比べて幅が狭く、開口部５１ａ内に配置され得る。しかし、本開示がこれに限定されるのではなく、上部ｐ電極パッド５３ｇの幅が開口部５１ａの幅よりも大きい場合もあり、上部ｐ電極パッド５３ｇの一部が下部絶縁層５１上に位置してもよい。
下部共通コネクタ５３ｃ、下部ｐコネクタ５３ｂ及び上部ｐ電極パッド５３ｇは、同じ工程で同じ材料により一緒に形成できる。これらは、例えば、Ｎｉ／Ａｕ／Ｔｉによって形成することができ、約２ｕｍの厚さに形成できる。
第２のボンディング層５９は、第１のＬＥＤ積層２３を第２のＬＥＤ積層３３に結合する。図示したように、第２のボンディング層５９は第１の透明電極２５と下部絶縁層５１との間に配置できる。第２のボンディング層５９はまた、下部共通コネクタ５３ｃ、下部ｐコネクタ５３ｂ及び上部ｐ電極パッド５３ｇを覆うことができる。第２のボンディング層５９はまた、下部絶縁層５１の開口部５１ａを通じて露出された第２の透明電極３５に部分的に接し得る。第２のボンディング層５９は、前述の第１のボンディング層４９について説明した材料と同じ材料で形成することができ、重複を避けるために詳しい説明は省略する。
一方、貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４は、第１のＬＥＤ積層２３を貫通する。貫通ホール２３ｈ１は、第１の透明電極２５に電気的接続を許容するための通路を提供するために形成される。本実施例において、貫通ホール２３ｈ１は第１の透明電極２５の上面を露出させ、第１の透明電極２５を貫通しない。しかし、本開示がこれに限定されず、貫通ホール２３ｈ１が第１の透明電極２５への電気的接続のための通路を提供する限り、第１の透明電極２５を貫通する場合もある。
貫通ホール２３ｈ２，２３ｈ３，２３ｈ４は、第１のＬＥＤ積層２３を貫通するとともに、第２のボンディング層５９を貫通し得る。貫通ホール２３ｈ２は上部ｐ電極パッド５３ｇを露出させ、貫通ホール２３ｈ３は下部ｐコネクタ５３ｂを露出させ、貫通ホール２３ｈ４は下部共通コネクタ５３ｃを露出させる。
貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４は、第１の導電型半導体層２３ａ及び第２の導電型半導体層２３ｂを同じ工程でエッチングして形成することができ、よって、貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４の側壁は段差のある構造を有さず、滑らかな傾斜面を有し得る。
中間絶縁層６１は、第１のＬＥＤ積層２３を覆い、貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４の側壁を覆う。中間絶縁層６１はまた、第１～第３のＬＥＤ積層２３，３３，４３の側面を覆うことができる。中間絶縁層６１はまた、第１～第３のＬＥＤ積層の側面側に露出された基板４１を覆うこともできる。中間絶縁層６１は、それぞれの貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４の底部を露出させる開口部６１ａを有するようにパターニングされ得る。前記開口部６１ａによって貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４内で第１の透明電極２５、上部ｐ電極パッド５３ｇ、下部ｐコネクタ５３ｂ及び下部共通コネクタ５３ｃが露出される。さらに、中間絶縁層６１は第１のＬＥＤ積層２３の上面、つまり、第１の導電型半導体層２３ａを露出させる開口部６１ｂを有し得る。中間絶縁層６１は、アルミニウム酸化膜、シリコン酸化膜またはシリコン窒化膜で形成でき、例えば、約８００ｎｍの厚さに形成できる。
第１の上部コネクタ６３ｒ、第２の上部コネクタ６３ｇ、第３の上部コネクタ６３ｂ及び上部共通コネクタ６３ｃは、中間絶縁層６１上に配置される。これら上部コネクタ６３ｒ，６３ｇ，６３ｂ，６３ｃは、それぞれ中間絶縁層６１の開口部６１ａを通じて露出された第１の透明電極２５、上部ｐ電極パッド５３ｇ、下部ｐコネクタ５３ｂ及び下部共通コネクタ５３ｃに接続する。さらに、上部共通コネクタ６３ｃは、開口部６１ｂに露出された第１の導電型半導体層２３ａに接続できる。
第１の上部コネクタ６３ｒ、第２の上部コネクタ６３ｇ、第３の上部コネクタ６３ｂ及び上部共通コネクタ６３ｃは、同じ工程で同じ材料により形成することができ、例えば、ＡｕＧｅ／Ｎｉ／Ａｕ／Ｔｉによって形成できる。ＡｕＧｅは、第１の導電型半導体層２３ａにオーミック接触できる。ＡｕＧｅは、約１００ｎｍの厚さに形成することができ、Ｎｉ／Ａｕ／Ｔｉは約２ｕｍの厚さに形成できる。ＡｕＧｅの代わりにＡｕＴｅを使用することもできる。
上部絶縁層７１は、中間絶縁層６１を覆い、第１の上部コネクタ６３ｒ、第２の上部コネクタ６３ｇ、第３の上部コネクタ６３ｂ及び上部共通コネクタ６３ｃを覆う。上部絶縁層７１はまた、第１～第３のＬＥＤ積層２３，３３，４３の側面において中間絶縁層６１を覆うことができる。上部絶縁層７１は、第１の上部コネクタ６３ｒ、第２の上部コネクタ６３ｇ、第３の上部コネクタ６３ｂ及び上部共通コネクタ６３ｃを露出させる開口部７１ａを有し得る。上部絶縁層７１の開口部７１ａは、概ね、第１の上部コネクタ６３ｒ、第２の上部コネクタ６３ｇ、第３の上部コネクタ６３ｂ及び上部共通コネクタ６３ｃの平らな面上に配置することができる。上部絶縁層７１は、シリコン酸化膜またはシリコン窒化膜で形成することができ、中間絶縁層６１よりも薄く、例えば、約４００ｎｍの厚さに形成できる。
バンプパッド７３ｒ，７３ｇ，７３ｂ，７３ｃは、それぞれ上部絶縁層７１の開口部７１ａ内で第１の上部コネクタ６３ｒ、第２の上部コネクタ６３ｇ、第３の上部コネクタ６３ｂ及び上部共通コネクタ６３ｃ上に配置されてこれらに電気的に接続できる。
第１のバンプパッド７３ｒは、第１の上部コネクタ６３ｒ及び第１の透明電極２５を通じて第１のＬＥＤ積層２３の第２の導電型半導体層２３ｂに電気的に接続できる。
第２のバンプパッド７３ｇは、第２の上部コネクタ６３ｇ、上部ｐ電極パッド５３ｇ及び第２の透明電極３５を通じて、第２のＬＥＤ積層３３の第２の導電型半導体層３３ｂに電気的に接続できる。
第３のバンプパッド７３ｂは、第３の上部コネクタ６３ｂ、下部ｐコネクタ５３ｂ、下部ｐ電極パッド４７ｂ及び第３の透明電極３５を通じて第３のＬＥＤ積層４３の第２の導電型半導体層４３ｂに電気的に接続できる。
共通バンプパッド７３ｃは、上部共通コネクタ６３ｃを通じて、第１のＬＥＤ積層２３の第１の導電型半導体層２３ａに電気的に接続され、また、下部共通コネクタ５３ｃを通じて第２のＬＥＤ積層３３の第１の導電型半導体層３３ａに電気的に接続し、さらに、ｎ電極パッド４７ａを通じて第３のＬＥＤ積層４３の第１の導電型半導体層４３ａに電気的に接続できる。
つまり、第１～第３のバンプパッド７３ｒ，７３ｇ，７３ｂは、それぞれ第１～第３のＬＥＤ積層２３，３３，４３の第２の導電型半導体層２３ｂ，３３ｂ，４３ｂに電気的に接続され、共通バンプパッド７３ｃは第１～第３のＬＥＤ積層２３，３３，４３の第１の導電型半導体層２３ａ，３３ａ，４３ａに共通して電気的に接続される。
前記バンプパッド７３ｒ，７３ｇ，７３ｂ，７３ｃは、上部絶縁層７１の開口部７１ａ内に配置することができ、バンプパッドの上面は平坦な面になり得る。バンプパッド７３ｒ，７３ｇ，７３ｂ，７３ｃは、第１～第３の上部コネクタ６３ｒ，６３ｇ，６３ｂ及び上部共通コネクタ６３ｃの平坦な面上に位置し得る。前記バンプパッド７３ｒ，７３ｇ，７３ｂ，７３ｃは、Ａｕ／Ｉｎによって形成することができ、例えば、Ａｕは３ｕｍの厚さに形成され、Ｉｎは約１ｕｍの厚さに形成できる。発光素子１００は、Ｉｎを用いて回路基板１０１上のパッドにボンディングされ得る。本実施例において、Ｉｎを用いてバンプパッドをボンディングすることについて説明するが、Ｉｎに限定されず、Ｐｂ又はＡｕＳｎを用いてボンディングすることもできる。
本実施例において、バンプパッド７３ｒ，７３ｇ，７３ｂ，７３ｃの上面が平坦である場合を説明および図示しているが、本開示がこれに限定されない。例えば、バンプパッド７３ｒ，７３ｇ，７３ｂ，７３ｃの上面が不規則な面の場合もあり、バンプパッドの一部が上部絶縁層７１上に位置する場合もある。
本実施例によると、第１のＬＥＤ積層２３はバンプパッド７３ｒ，７３ｃに電気的に接続され、第２のＬＥＤ積層３３はバンプパッド７３ｇ，７３ｃに電気的に接続され、第３のＬＥＤ積層４３はバンプパッド７３ｂ，７３ｃに電気的に接続される。これにより、第１のＬＥＤ積層２３、第２のＬＥＤ積層３３及び第３のＬＥＤ積層４３のカソードが共通バンプパッド７３ｃに電気的に接続され、アノードが第１～第３のバンプパッド７３ｒ，７３ｂ，７３ｇにそれぞれ電気的に接続する。よって、第１～第３のＬＥＤ積層２３，３３，４３は、独立的に駆動し得る。
以下で説明する発光素子１００の製造方法を通じて、発光素子１００の構造についてもより詳しく理解できると考える。図４ａ、図４ｂ及び図４ｃは、本開示の一実施例に従って成長基板上に成長した第１～第３のＬＥＤ積層を説明するための概略的な断面図である。
先ず、図４ａを参照すると、第１の基板２１上に第１の導電型半導体層２３ａ及び第２の導電型半導体層２３ｂを含む第１のＬＥＤ積層２３が成長する。第１の導電型半導体層２３ａと第２の導電型半導体層２３ｂとの間に活性層（図示せず）が介在し得る。
第１の基板２１は、第１のＬＥＤ積層２３を成長させるために使用できる基板、例えば、ＧａＡｓ基板になり得る。第１の導電型半導体層２３ａ及び第２の導電型半導体層２３ｂは、ＡｌＧａＩｎＡｓ系列またはＡｌＧａＩｎＰ系列の半導体層で形成でき、活性層は、例えば、ＡｌＧａＩｎＰ系列の井戸層を含み得る。第１のＬＥＤ積層２３は、例えば、赤色光を発するようにＡｌＧａＩｎＰの組成比が定められ得る。
第２の導電型半導体層２３ｂ上に第１の透明電極２５が形成され得る。第１の透明電極２５は、上で説明したように、第１のＬＥＤ積層２３で生成された光、例えば、赤色光を透過する金属層または導電性酸化物層で形成することができる。例えば、第１の透明電極２５は、ＩＴＯ（ｉｎｄｉｕｍ－ｔｉｎ ｏｘｉｄｅ）で形成できる。
一方、第２の基板３１上に第１の導電型半導体層３３ａ及び第２の導電型半導体層３３ｂを含む第２のＬＥＤ積層３３が成長する。第１の導電型半導体層３３ａと第２の導電型半導体層３３ｂとの間に活性層（図示せず）が介在し得る。
第２の基板３１は、第２のＬＥＤ積層３３を成長させるために使用できる基板、例えば、サファイア基板、ＧａＮ基板またはＧａＡｓ基板であり得る。第１の導電型半導体層３３ａ及び第２の導電型半導体層３３ｂは、ＡｌＧａＩｎＡｓ系列またはＡｌＧａＩｎＰ系列の半導体層、ＡｌＧａＩｎＮ系列の半導体層で形成でき、活性層は、例えば、ＡｌＧａＩｎＰ系列の井戸層またはＡｌＧａＩｎＮ系列の井戸層を含み得る。第２のＬＥＤ積層３３は、例えば、緑色光を発するようにＡｌＧａＩｎＰ又はＡｌＧａＩｎＮの組成比を定めることができる。
第２の導電型半導体層３３ｂ上に第２の透明電極３５が形成され得る。第２の透明電極３５は、上で説明したように、第１のＬＥＤ積層２３で生成された光、例えば、赤色光を透過する金属層または導電性酸化物層で形成することができる。特に、第２の透明電極３５は、ＺｎＯで形成できる。
一方、第３の基板４１上に第１の導電型半導体層４３ａ及び第２の導電型半導体層４３ｂを含む第３のＬＥＤ積層４３が成長する。第１の導電型半導体層４３ａと第２の導電型半導体層４３ｂとの間に活性層（図示せず）が介在し得る。
第３の基板４１は、第３のＬＥＤ積層４３を成長させるために使用できる基板、例えば、サファイア基板、ＳｉＣ基板またはＧａＮ基板であり得る。一実施例において、第３の基板４１は平らなサファイア基板であり得るが、パターニングされたサファイア基板でもよい。第１の導電型半導体層４３ａ及び第２の導電型半導体層４３ｂは、ＡｌＧａＩｎＮ系列の半導体層で形成することができ、活性層は、例えば、ＡｌＧａＩｎＮ系列の井戸層を含み得る。第３のＬＥＤ積層４３は、例えば、青色光を発するようにＡｌＧａＩｎＮの組成比を定めることができる。
第２の導電型半導体層４３ｂ上に第３の透明電極４５が形成され得る。第３の透明電極４５は、上で説明したように、第１および第２のＬＥＤ積層２３，３３で生成された光、例えば、赤色光および緑色光を透過する金属層または導電性酸化物層で形成できる。特に、第３の透明電極４５は、ＺｎＯで形成することができる。
第１～第３のＬＥＤ積層２３，３３，４３は、それぞれ相互に異なる成長基板２１，３１，４１上で成長し、よって、その製造工程順序に制限はない。
以下では、成長基板２１，３１，４１上に成長した第１～第３のＬＥＤ積層２３，３３，４３を用いて発光素子１００を製造する方法を説明する。以下では、主に一つの発光素子１００領域について図示および説明するが、当業者であれば成長基板２１，３１，４１上に成長したＬＥＤ積層２３，３３，４３を用いて同じ製造工程で複数の発光素子１００が一括して製造できることを理解できると考える。
図５ａ，５ｂ，５ｃ，５ｄ，６ａ，６ｂ，６ｃ，６ｄ，７ａ，７ｂ，７ｃ，７ｄ，８ａ，８ｂ，８ｃ，８ｄ，９ａ，９ｂ，９ｃ，９ｄ，１０ａ，１０ｂ，１０ｃ，１０ｄ，１１ａ，１１ｂ，１１ｃ，１１ｄ，１２ａ，１２ｂ，１２ｃ，１２ｄ，１３ａ，１３ｂ，１３ｃ及び１３ｄは、本開示の一実施例にかかるディスプレイ用発光素子１００を製造する方法を説明するための概略的な平面図および断面図である。ここで、断面図は、それぞれ図３ｂ、図３ｃ及び図３ｄの断面図に対応するように図示した。
先ず、図５ａ、図５ｂ、図５ｃ及び図５ｄを参照すると、フォトリソグラフィーおよびエッチング技術を用いて第３の透明電極４５及び第２の導電型半導体層４３ｂをパターニングして第１の導電型半導体層４３ａを露出させる。この工程は、例えば、メサエッチング工程に該当する。フォトレジストパターンをエッチングマスクとして使用して行うことができる。例えば、エッチングマスクを形成した後、湿式エッチング技術で第３の透明電極４５を先にエッチングし、次いで、同一エッチングマスクを用いて乾式エッチング技術で第２の導電型半導体層４３ｂをエッチングできる。これにより、第３の透明電極４５はメサエッチング領域からリセスできる。図５ａには図面を簡略して表すために、メサの縁を図示し、第３の透明電極４５の縁は図示していない。しかし、同じエッチングマスクを使用して第３の透明電極４５を湿式エッチングするため、第３の透明電極４５の縁がメサの縁からメサ内側にリセスされることを容易に理解することができる。同じエッチングマスクを用いるため、フォトリソグラフィー工程数が増加しなく、工程コストを節約することができる。しかし、本開示はこれに限定されず、メサエッチング工程のためのエッチングマスクと第３の透明電極４５をエッチングするためのエッチングマスクをそれぞれ使用することもできる。
続いて、ｎ電極パッド４７ａ及び下部ｐ電極パッド４７ｂがそれぞれ第１の導電型半導体層４３ａ及び第３の透明電極４５上に形成される。ｎ電極パッド４７ａと下部ｐ電極パッド４７ｂは互いに異なる厚さに形成できる。特に、ｎ電極パッド４７ａと下部ｐ電極パッド４７ｂの上面が同じ高さに位置し得る。
図６ａ、図６ｂ、図６ｃ及び図６ｄを参照すると、図５ａ、図５ｂ、図５ｃ及び図５ｄを参照して説明した第３のＬＥＤ積層４３上に図４ｂを参照して説明した第２のＬＥＤ積層３３がボンディングされる。ＴＢＤＢ（ｔｅｍｐｏｒａｒｙ ｂｏｎｄｉｎｇ／ｄｅｂｏｎｄｉｎｇ）技術を用いて一時基板に第２のＬＥＤ積層３３をボンディングし、第２の基板３１が第２のＬＥＤ積層３３から先に除去される。第２の基板３１は、例えば、レーザーリフトオフ技術を用いて除去され得る。第２の基板３１が除去された後、第１の導電型半導体層３３ａの表面に粗い面が形成され得る。その後、一時基板にボンディングされた第２のＬＥＤ積層３３の第１の導電型半導体層３３ａが、第３のＬＥＤ積層４３に向くように配置されて第３のＬＥＤ積層４３にボンディングされ得る。第２のＬＥＤ積層３３と第３のＬＥＤ積層４３は、第１のボンディング層４９によって互いにボンディングされる。第２のＬＥＤ積層３３をボンディングした後、一時基板もレーザーリフトオフ技術を用いて除去することができる。これにより、第２の透明電極３５が上面に配置された形態で第２のＬＥＤ積層３３が第３のＬＥＤ積層４３に配置され得る。
ＩＴＯは、レーザーリフトオフ技術を用いて第２の基板３１を分離する際、第２のＬＥＤ積層３３から剥離され得る。よって、レーザーリフトオフ技術を用いて第２の基板３１を除去する場合、第２の透明電極３５は接合力に優れるＺｎＯで形成されたものが有利となる。
次いで、第２の透明電極３５及び第２の導電型半導体層３３ｂをパターニングして第１の導電型半導体層３３ａを露出させる。第２の透明電極３５及び第２の導電型半導体層３３ｂは、フォトリソグラフィーおよびエッチング技術を用いてパターニングできる。この工程は、前述の第３の透明電極４５及び第２の導電型半導体層４３ｂをエッチングしたメサエッチング工程と同じ方法で湿式エッチング及び乾式エッチング技術を用いて行うことができる。
例えば、エッチングマスクを形成した後、湿式エッチング技術で第２の透明電極３５を先にエッチングし、次いで同じエッチングマスクを用いて乾式エッチング技術で第２の導電型半導体層３３ｂをエッチングできる。これにより、第２の透明電極３５はメサエッチング領域からリセスされ得る。図６ａには図面を簡略して表すためにメサの縁を図示し、第２の透明電極３５の縁は図示していない。しかし、同じエッチングマスクを使用して第２の透明電極３５を湿式エッチングするため、第２の透明電極３５の縁がメサの縁からメサ内側にリセスされることを容易に理解できる。同じエッチングマスクを用いるため、フォトリソグラフィー工程数が増加せず、工程コストを節約することができる。しかし、本開示はこれに限定されず、メサエッチング工程のためのエッチングマスクと第２の透明電極３５をエッチングするためのエッチングマスクをそれぞれ使用することもできる。
図６ａに示した通り、第２のＬＥＤ積層３３のメサエッチング領域は、第３のＬＥＤ積層４３のメサエッチング領域と一部重なり得る。例えば、第２のＬＥＤ積層３３のメサエッチング領域の一部はｎ電極パッド４７ａ上部に形成できる。また、メサエッチング領域のまた別の一部は、下部ｐ電極パッド４７ｂ上部に位置し得る。これに加え、第２のＬＥＤ積層３３のメサエッチング領域の一部は、第３のＬＥＤ積層４３のメサ領域上に位置し得る。
図７ａ、図７ｂ、図７ｃ及び図７ｄを参照すると、第２のＬＥＤ積層３３を貫通する貫通ホール３３ｈ１，３３ｈ２が形成される。貫通ホール３３ｈ１，３３ｈ２は、第１のボンディング層４９を貫通してｎ電極パッド４７ａ及び下部ｐ電極パッド４７ｂを露出させる。貫通ホール３３ｈ１，３３ｈ２は、メサエッチング領域内に形成され得る。よって、貫通ホール３３ｈ１，３３ｈ２の側壁に段差のある構造が形成できる。
下部ｐ電極パッド４７ｂとｎ電極パッド４７ａの上面が同じ高さに位置し得るため、貫通ホール３３ｈ１，３３ｈ２を形成する間にいずれかのパッドが先に露出して損傷することを防ぐことができる。
図８ａ、図８ｂ、図８ｃ及び図８ｄを参照すると、第２のＬＥＤ積層３３上に下部絶縁層５１が形成される。下部絶縁層５１は、第２の透明電極３５を覆い、第２の導電型半導体層３３ｂを覆う。また、下部絶縁層５１は、貫通ホール３３ｈ１，３３ｈ２の側壁を覆う。一方、下部絶縁層５１は、第２の透明電極３５、第１の導電型半導体層３３ａ、ｎ電極パッド４７ａ及び下部ｐ電極パッド４７ｂを露出させる開口部５１ａを有する。
続いて、下部絶縁層５１上に下部共通コネクタ５３ｃ、下部ｐコネクタ５３ｂ及び上部ｐ電極パッド５３ｇが形成される。下部共通コネクタ５３ｃ、下部ｐコネクタ５３ｂ及び上部ｐ電極パッド５３ｇは、同じ材料で一緒に形成することができる。
上部ｐ電極パッド５３ｇは、開口部５１ａに露出した第２の透明電極３５上に配置できる。下部ｐコネクタ５３ｂは、開口部５１ａを通じて露出した下部ｐ電極パッド４７ｂに接続すると共に、下部絶縁層５１上に一部が配置される。下部共通コネクタ５３ｃは、開口部５１ａを通じて露出した第１の導電型半導体層３３ａ及びｎ電極パッド４７ａに接続し、下部絶縁層５１上に一部が配置される。
図９ａ、図９ｂ、図９ｃ及び図９ｄを参照すると、図４ａで説明した第１のＬＥＤ積層２３が第２のＬＥＤ積層３３にボンディングされる。第２のボンディング層５９を用いて第１の透明電極２５が第２のＬＥＤ積層３３に向くように第１のＬＥＤ積層２３と第２のＬＥＤ積層３３がボンディングされ得る。これにより、第２のボンディング層５９は、第１の透明電極２５に接するとともに、下部絶縁層５１、下部ｐコネクタ５３ｂ、上部ｐ電極パッド５３ｇ及び下部共通コネクタ５３ｃに接し、さらに、上部ｐ電極パッド５３ｇ周囲に露出した第２の透明電極３５に接することができる。第１の基板２１は、第１のＬＥＤ積層２３から除去される。第１の基板２１は、例えば、エッチング技術を用いて除去できる。
図１０ａ、図１０ｂ、図１０ｃ及び図１０ｄを参照すると、第１のＬＥＤ積層２３を貫通する貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４が形成される。貫通ホール２３ｈ１は、第１の透明電極２５を露出させ、貫通ホール２３ｈ２，２３ｈ３，２３ｈ４は、第２のボンディング層５９を貫通してそれぞれ上部ｐ電極パッド５３ｇ、下部ｐコネクタ５３ｂ及び下部共通コネクタ５３ｃを露出させる。貫通ホール２３ｈ１と貫通ホール２３ｈ２，２３ｈ３，２３ｈ４は、深さが互いに異なるため、互いに異なる工程によって形成できる。一方、貫通ホール２３ｈ２，２３ｈ３，２３ｈ４は、深さがほぼ同じため、同じ工程で一緒に形成できる。
貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４は、第１のＬＥＤ積層２３全体を貫通するように形成することができ、よって、これら貫通ホールの側壁は、貫通ホール３３ｈ１，３３ｈ２と異なり、段差がないように形成することができる。
図１１ａ、図１１ｂ、図１１ｃ及び図１１ｄを参照すると、アイソレーション工程によって発光素子１００領域を定義するための分離溝が形成される。分離溝は、第１～第３のＬＥＤ積層２３，３３，４３の周りに沿って第３の基板４１を露出させることができる。発光素子領域間で第１のＬＥＤ積層２３、第１の透明電極２５、第２のボンディング層５９、下部絶縁層５１、第２のＬＥＤ積層３３、第１のボンディング層４９、第３のＬＥＤ積層４３を順に除去することにより、分離溝が形成できる。第２の透明電極３５及び第３の透明電極４５は、アイソレーション工程を行うあいだ露出されなく、よって、エッチングガスによって損傷しない。第２及び第３の透明電極３５，４５がＺｎＯで形成される場合、ＺｎＯはエッチングガスによって容易に損傷し得る。しかし、本開示は第２及び第３の透明電極３５，４５を予めリセスさせることにより、これらがエッチングガスに露出することを防ぐことができる。
本実施例において、アイソレーション工程を通じて第１～第３のＬＥＤ積層２３，３３，４３が順にパターニングされることを説明するが、本開示は必ずしもこれに限定されない。第２のＬＥＤ積層３３をボンディングする前に、分離溝が形成される領域で第３のＬＥＤ積層４３が予め除去される場合もあり、第１のＬＥＤ積層２３をボンディングする前に、分離溝が形成される領域で第２のＬＥＤ積層３３が予め除去される場合もある。この場合、第３のＬＥＤ積層４３が除去された領域は、第１のボンディング層４９で埋めることができ、第２のＬＥＤ積層３３が除去された領域は、第２のボンディング層５９で埋めることができる。これにより、アイソレーション工程で第２および第３のＬＥＤ積層３３，４３は、露出されなくなり得る。
また別の実施例において、アイソレーション工程は省略することができる。発光素子は、チップ分割工程で互いに分離できる。
図１２ａ、図１２ｂ、図１２ｃ及び図１２ｄを参照すると、中間絶縁層６１が第１のＬＥＤ積層２３上に形成される。中間絶縁層６１は、分離溝を通じて露出した第１～第３のＬＥＤ積層２３，３３，４３の側面、第１および第２のボンディング層４９，５９の側面、第１の透明電極２５の側面および下部絶縁層５１の側面を覆うことができ、基板４１の上面を覆うことができる。
中間絶縁層６１はまた、貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４の側壁を覆うことができる。但し、中間絶縁層６１は貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４の底を露出させる開口部６１ａ及び第２のＬＥＤ積層２３の第１の導電型半導体層２３ａを露出させる開口部６１ｂを有するようにパターニングされる。開口部６１ａは、貫通ホール２３ｈ１，２３ｈ２，２３ｈ３，２３ｈ４内で、第１の透明電極２５、上部ｐ電極パッド５３ｇ、下部ｐコネクタ５３ｂ及び下部共通コネクタ５３ｃを露出させる。
中間絶縁層６１上に第１～第３の上部コネクタ６３ｒ，６３ｇ，６３ｂ及び上部共通コネクタ６３ｃが形成される。第１の上部コネクタ６３ｒは第１の透明電極２５に接続され、第２の上部コネクタ６３ｇは上部ｐ電極パッド５３ｇに接続され、第３の上部コネクタ６３ｂは下部ｐコネクタ５３ｂに接続できる。一方、上部共通コネクタ６３ｃは、下部共通コネクタ５３ｃに接続できる。
図１３ａ、図１３ｂ、図１３ｃ及び図１３ｄを参照すると、中間絶縁層６１及びコネクタ６３ｒ，６３ｇ，６３ｂ，６３ｃを覆う上部絶縁層７１が形成される。上部絶縁層７１は、第１～第３のＬＥＤ積層２３，３３，４３の側面および基板４１上でも中間絶縁層６１を覆うことができる。但し、上部絶縁層７１は第１～第３の上部コネクタ６３ｒ，６３ｇ，６３ｂ及び上部共通コネクタ６３ｃを露出させる開口部７１ａを有するようにパターニングすることができる。
次いで、前記開口部７１ａ内にそれぞれバンプパッド７３ｒ，７３ｇ，７３ｂ，７３ｃが形成される。第１のバンプパッド７３ｒは、第１の上部コネクタ６３ｒ上に配置され、第２のバンプパッド７３ｇは第２の上部コネクタ６３ｇ上に配置され、第３のバンプパッド７３ｂは第３の上部コネクタ６３ｂ上に配置される。共通バンプパッド７３ｃは上部共通コネクタ６３ｃ上に配置される。
続いて、基板４１を分割することにより、個別の発光素子１００が形成され、このような個別の発光素子１００が回路基板１０１上にボンディングされる。回路基板１０１にボンディングされた発光素子１００の概略的な断面図は図１４に示した。
図１４は、単一の発光素子１００が回路基板１０１上に配置されたことを示しているが、回路基板１０１上には複数の発光素子１００が実装される。それぞれの発光素子１００は、青色光、緑色光および赤色光を放出できる一つのピクセルを構成し、回路基板１０１上に複数のピクセルが整列してディスプレイパネルが提供される。
一方、発光素子１００は、ブラック材料フィルム１１０で覆うことができる。ブラック材料フィルム１１０は、発光素子１００間の光干渉を防止するために使用できる。発光素子１００上のブラック材料フィルム１１０の厚さは、発光素子１００の側面上のブラック材料フィルム１１０の厚さよりも薄く、よって、発光素子１００の上部方向に光が放出されることができ、側面に進行する光はブラック材料フィルム１１０に吸収される。
一方、基板４１上には複数の発光素子１００が形成でき、これら発光素子１００は一つずつ回路基板１０１に転写されるのではなく、集団で回路基板１０１上に転写できる。複数の発光素子１００が形成された基板４１を一般的にウエハと呼ぶ。よって、ウエハは基板４１、基板４１に重なって配置された第１～第３のＬＥＤ積層および各発光素子領域に形成されたバンプパッドを含む。図１５ａ～図１５ｉは、ウエハ上の複数の発光素子１００を回路基板に転写する方法を説明するための概略的な断面図である。ここでは、基板４１上に形成された発光素子１００を集団で回路基板１０１に転写する方法を説明する。
図１５ａを参照すると、発光素子の製造方法を通じて説明したように、図３ａ、図１３ｂ、図１３ｃ及び図１３ｄの工程が完了したら、単一基板４１上に複数の発光素子１００が形成されたウエハが提供される。ここでは、説明の便宜のために１０個の発光素子領域を表しているが、一つの基板４１上にはより多くの発光素子領域が含まれ得る。さらに、基板４１はシニング（ｔｈｉｎｎｉｎｇ）工程を経て第３のＬＥＤ積層４３を成長する時よりもさらに薄くなり得る。
その後、レーザースクライビングを通じて基板４１にスクライビングラインが形成される。スクライビングラインは、基板４１上面側に形成されてもよく、基板４１下面に形成されてもよい。スクライビングラインによって発光素子１００領域が定義される。
図１５ｂを参照すると、ブレーキング工程によってスクライビングラインに沿って発光素子１００が分割される。レーザースクライビングによってスクライビング溝が形成された基板４１を、ブレードを用いてブレーキングすることができる。スクライビング溝が形成された基板４１は、ブレーキング用テープ１２１に付着した状態でブレードが基板４１に衝撃や圧力を加えることにより、スクライビング溝に沿ってクラッキングが起こりブレーキングを行うことができる。これにより、スクライビングラインに沿って個別の発光素子１００がチップ単位に分割される。
従来は、ブレーキングが終わった後、ブレーキング用テープを拡張して発光素子１００を遠く離す過程を経ていたが、本実施例では、拡張工程は省略する。
図１５ｃを参照すると、ブレーキングが完了した発光素子１００をこれらの位置関係を保ちながら一時基板１３１上に転写する。一時基板１３１は、上面に転写用テープを含むことができる。一時基板１３１は、基板４１とバンプパッドの上下方向を変更するために使用される。つまり、一時基板１３１に転写することにより、発光素子１００のバンプパッドが一時基板１３１に向くように転写用テープ上に発光素子１００が付着される。
図１５ｄを参照すると、一時基板１３１上に付着した発光素子１００の位置関係を保ちながら、発光素子１００を支持基板１４１上に転写する。支持基板１４１上には転写用テープ１４３が配置されており、よって、基板４１が転写用テープ１４３に付着され、バンプパッドは転写用テープ１４３から遠く離れるように配置される。
本実施例において、転写用テープ１４３は、温度によって接着力が異なる特性を有し得る。例えば、温度が低いほど接着力が大きく、温度が高いほど接着力が低くなり得る。特に、バンプパッドは熱を加えて回路基板にボンディングできるが、ボンディング温度で転写用テープ１４３の接着力は常温における接着力よりも相対的に低い。
転写用テープ１４３は、例えば、アクリル又はシリコン系接着剤を含むテープになり得るが、これに限定されない。転写用テープ１４３は、ボンディング温度で一定程度の接着力を維持できる耐熱性を有する。
図１５ｅを参照すると、上面にパッドを有する回路基板１０１が提供される。パッドは、ディスプレイのためのピクセルの整列位置に対応するように回路基板１０１上に配列される。一般的に、基板４１上に整列した発光素子１００の間隔は、図示したように、回路基板１０１内のピクセルの間隔に比べてより密である。
図１５ｆを参照すると、発光素子１００のバンプパッドを回路基板１０１上のパッドにボンディングする。発光素子１００のバンプパッドが回路基板１０１上のパッドに接するように支持基板１４１と回路基板１０１が密着する。次いで、支持基板１４１を回路基板１０１に対して加圧しながら、バンプパッドとパッドに熱を加えることにより、バンプパッドとパッドが互いにボンディングし得る。一例として、支持基板１４１をホールディングするヘッダー部と回路基板１０１をローディングするローディング部を加熱することによりバンプパッドとパッドに熱が伝達し得る。これにより、バンプパッドとパッドに熱が加わってボンディングされ得る。バンプパッドとパッドは、例えば、Ｉｎ、Ｐｂ、ＡｕＳｎ又はＣｕＳｎボンディングを用いてボンディングできる。Ｉｎボンディングは大体約１５０℃～２００℃の範囲内で、ＡｕＳｎは約３００℃で、ＣｕＳｎは２００℃～２５０℃の範囲内でボンディングされ得る。一方、ピクセル領域間に位置する発光素子１００は、ボンディングされるパッドがないため、回路基板１０１から離れた状態を維持する。
熱を加える間、バンプパッドとパッドとの間の金属によって金属ボンディングが形成される。ボンディングに十分な時間が経過したら、ボンディング温度で金属ボンディングが完成し、バンプパッドと回路基板１０１上のパッドとの間の接合力が増加する。
図１５ｇを参照すると、パッドにボンディングされた発光素子１００を支持基板１４１及び転写用テープ１４３から分離することにより、発光素子１００が回路基板１０１に転写される。これにより、回路基板１０１上に発光素子１００が整列したディスプレイパネルが提供される。
一実施例において、発光素子１００はボンディング温度で転写用テープ１４３から分離され得る。この場合、ボンディング温度で転写用テープ１４３と発光素子１００との間の接着力は、バンプパッドとパッドとの間の接着力よりも小さい。よって、パッドにボンディングされた発光素子１００が回路基板１０１上に転写される。
別の実施例において、ボンディング温度でボンディングが完了した後、ボンディング物質が冷却され得るが、常温よりも高く、且つボンディング温度に比べて低い中間温度に冷却できる。発光素子１００は、この中間温度で転写用テープ１４３から分離されて回路基板１０１上に転写できる。転写用テープ１４３は、常温に比べて前記中間温度で相対的に低い接着力を有する。特に、前記中間温度で転写用テープ１４３と発光素子１００の接着力は、バンプパッドとパッドとの間の接着力よりも小さくなり得る。よって、中間温度で転写用テープ１４３から回路基板１０１に容易に転写することができる。
一方、転写用テープ１４３は常温に冷却されると接着力が増す。よって、支持基板１４１に残留する発光素子１００を安定して維持することができる。
本実施例によると、レーザースクライビング及びブレーキング工程を経て個別チップに分離された発光素子１００を、位置関係を保ちながら転写用テープに転写するため、従来のような再配列工程を必要とせず、これにより、工程時間を短縮することができる。
さらに、第１～第３のＬＥＤ積層２３，３３，４３が重なり合った発光素子１００を転写するため、サブピクセル別に発光素子を実装する必要がなく、各ピクセルに単に一つの発光素子１００だけを実装してディスプレイ装置を提供できるため、実装工程時間をより短縮することができる。
次いで、図１５ｈを参照すると、ブラック材料フィルム１１０が回路基板１０１上の発光素子１００を覆う。ブラック材料フィルム１１０は、発光素子１００上に真空ラミネーション（ｖａｃｕｕｍ ｌａｍｉｎａｔｉｏｎ）工程を通じて付着することができ、これにより、ブラック材料フィルム１１０が発光素子１００及び回路基板１０１に密着する。
図１５ｉを参照すると、ブラック材料フィルム１１０が発光素子１００に密着した後、発光素子１００上のブラック材料フィルム１１０を、ローリングを用いて平らにする。これにより、発光素子１００上のブラック材料フィルム１１０の厚さを薄くすることができ、発光素子１００間の領域をブラック材料で埋めることができる。
これにより、ディスプレイパネルが完成し、完成したディスプレイパネルは図１を参照して説明したような、多様なディスプレイ装置に実装することができる。
図１６ａ及び図１６ｂは、本開示のまた別の実施例にかかる発光素子を回路基板に転写する方法を説明するための概略的な断面図である。
図１６ａを参照すると、本実施例は前述の図１５ａ～図１５ｉを参照して説明した転写方法とほぼ類似するが、ブレードを用いたブレーキング工程が省略されていることに違いがある。
つまり、本実施例において、ブレーキングはレーザースクライビングによって行うことができる。図１５ａでレーザースクライビングは、基板４１の上面または下面にスクライビング溝を形成するものだが、本実施例においてレーザースクライビングは基板４１を貫通して形成される。このようなレーザースクライビングは、図１５ａを参照して説明したレーザーを用いて基板４１を分割することにより行うこともでき、ステルスレーザーを用いて基板４１内部にレーザーを照射することにより行うこともできる。
また、レーザースクライビングによって発光素子１００が分離されるため、テープ１２１に付着した状態でスクライビング工程が行われる。このとき、バンプパッドがテープ１２１に向くように配置され、基板４１が上面に配置された状態でレーザースクライビングを行うことができる。
図１６ｂを参照すると、レーザースクライビングによって個別チップに分割された発光素子１００は、その位置関係が保たれながら支持基板１４１上の転写用テープ１４３に転写される。よって、本実施例では、一時基板（図１５ｃの１３１）に転写する過程を省略する場合がある。
続いて、図１５ｅ～図１５ｉを参照して説明したように、発光素子１００が回路基板１０１に転写できる。
図１７ａ及び図１７ｂは、本開示のまた別の実施例にかかる発光素子を回路基板に転写する方法を説明するための概略的な断面図である。
前述の実施例において、基板４１上に形成された第１～第３のＬＥＤ積層２３，３３，４３は、アイソレーション工程によって分離溝を形成することにより、発光素子領域に予め分離された後、レーザースクライビング工程を行うと説明したが、アイソレーション工程は省略することができ、スクライビング及びブレーキングによって発光素子領域が形成されてもよい。図１７ａ及び図１７ｂは、アイソレーション工程を経ずに形成されたウエハから回路基板１０１に発光素子２００を転写する方法を説明するための図面である。
図１７ａを参照すると、アイソレーション工程を経ないことを除くと、上で説明した発光素子１００の製造方法で説明したような工程を経て基板４１上に第１～第３のＬＥＤ積層２３，３３，４３が重なったウエハが提供される。基板４１上には複数の発光素子２００が形成され、各発光素子に対応してバンプパッドが配置される。
次いで、ウエハにレーザースクライビングによってスクライビング溝が形成される。スクライビング溝は第１～第３のＬＥＤ積層２３，３３，４３の少なくとも一部を貫通して形成でき、また、基板４１の上面の一部に形成することもできる。
図１７ｂを参照して、スクライビング溝が形成された後、基板４１がブレーキング用テープ１２１に付着され、図１５ｂを参照して説明したように、ブレードを用いてブレーキングが行われる。続いて、図１５ｃ～図１５ｉを参照して説明したような工程を経て発光素子２００が回路基板１０１上に転写され得る。
本実施例では、レーザースクライビング及びブレーキング工程を全て経る実施例について説明しているが、図１６ａ及び図１６ｂを参照して説明したように、レーザースクライビングによって発光素子２００が分離され得、よって、ブレーキング工程は省略することもできる。
以上で、本開示の多様な実施例について説明したが、本開示はこれら実施例に限定されない。また、一つの実施例について説明した事項や構成要素は、本開示の技術的思想から外れない限り、別の実施例にも適用できる。
Claims (20)
- 基板、前記基板上に配置された半導体層、及び前記半導体層の上部に配置され、複数の発光素子領域に整列されたバンプパッドを有するウエハを準備し、
前記発光素子が互いに接する位置関係を保ちながら、前記ウエハを複数の発光素子に分割し、
前記発光素子の位置関係を保ちながら、前記基板側が転写用テープに向くように前記発光素子を支持基板上の転写用テープに付着し、
パッドが整列された回路基板を準備し、
前記複数の発光素子の一部の発光素子上のバンプパッドが前記回路基板上のパッドに接するように前記支持基板と前記回路基板を密着させ、
前記バンプパッドとパッドに熱を加えて前記一部の発光素子を前記パッドにボンディングし、
前記転写用テープから前記パッドにボンディングされた発光素子を分離することを含む、発光素子の転写方法。 - 前記ウエハを複数の発光素子に分割することは、
レーザースクライビングを通じて前記ウエハにスクライビング溝を形成し、
ブレーキング用テープ上で前記スクライビング溝に沿ってウエハを分割することを含む、請求項１に記載の発光素子の転写方法。 - 前記発光素子を支持基板上の転写用テープに付着することは、
前記ブレーキング用テープ上に付着した発光素子を、位置関係を保ちながら一時基板上に転写し、
前記一時基板上に転写された発光素子を前記転写用テープで転写することを含む、請求項２に記載の発光素子の転写方法。 - 前記ウエハを複数の発光素子に分割することは、ブレーキング工程を経ずにレーザーを用いて行う、請求項１に記載の発光素子の転写方法。
- 前記転写用テープから前記パッドにボンディングされた発光素子を分離することは、常温よりも高い温度で行う、請求項１に記載の発光素子の転写方法。
- 前記転写用テープから前記パッドにボンディングされた発光素子を分離することは、前記バンプパッドと前記パッドをボンディングするボンディング温度で行う、請求項５に記載の発光素子の転写方法。
- 前記転写用テープから前記パッドにボンディングされた発光素子を分離する際、前記転写用テープと発光素子との間の接着力は、前記バンプパッドと前記パッドの接着力よりも小さい、請求項５に記載の発光素子の転写方法。
- 前記転写用テープは、常温よりも前記バンプパッドとパッドをボンディングするボンディング温度で、より小さい接着力を有する、請求項７に記載の発光素子の転写方法。
- 前記回路基板上に転写される発光素子間の間隔は、少なくとも一つの発光素子の幅よりも大きい、請求項１に記載の発光素子の転写方法。
- 前記回路基板上に転写される発光素子間の間隔は一定である、発光素子の転写方法。
- 前記半導体層は、第１のＬＥＤ積層の半導体層、第２のＬＥＤ積層の半導体層および第３のＬＥＤ積層の半導体層を含み、
前記第１～第３のＬＥＤ積層は重なり合う、請求項１に記載の発光素子の転写方法。 - 前記第１のＬＥＤ積層と第３のＬＥＤ積層との間に前記第３のＬＥＤ積層が配置され、
前記第３のＬＥＤ積層は前記第１のＬＥＤ積層よりも前記基板のさらに近くに配置され、
前記第１～第３のＬＥＤ積層は、それぞれ第１の導電型半導体層、活性層および第２の導電型半導体層を含み、
前記バンプパッドは第１～第３のバンプパッドと共通バンプパッドを含み、
前記共通バンプパッドは前記第１～第３のＬＥＤ積層に共通して電気的に接続され、
前記第１～第３のバンプパッドはそれぞれ前記第１～第３のＬＥＤ積層に電気的に接続された、請求項１１に記載の発光素子の転写方法。 - 前記バンプパッドは前記第１のＬＥＤ積層上に位置する、請求項１２に記載の発光素子の転写方法。
- 前記第１、第２及び第３のＬＥＤ積層は、それぞれ赤色光、緑色光および青色光を発する、請求項１２に記載の発光素子の転写方法。
- 前記発光素子は、
前記第１のＬＥＤ積層と前記第２のＬＥＤ積層との間に介在し、前記第１のＬＥＤ積層の下面にオーミック接触する第１の透明電極と、
前記第１のＬＥＤ積層と前記第２のＬＥＤ積層との間に介在し、前記第２のＬＥＤ積層の上面にオーミック接触する第２の透明電極と、
前記第２のＬＥＤ積層と前記第３のＬＥＤ積層との間に介在し、前記第３のＬＥＤ積層の上面にオーミック接触する第３の透明電極と、
前記第３のＬＥＤ積層の第１の導電型半導体層上に配置されたｎ電極パッドと、
前記第３の透明電極上に配置された下部ｐ電極パッドと、をさらに含み、
前記ｎ電極パッドの上面は前記下部ｐ電極パッドの上面と同じ高さに位置する、請求項１２に記載の発光素子の転写方法。 - 前記第１～第３の透明電極はそれぞれ第２の導電型半導体層に接触し、
前記第１～第３の透明電極の少なくとも一つの透明電極は前記第１～第３のＬＥＤ積層の第２の導電型半導体層の縁からリセスされた、請求項１５に記載の発光素子の転写方法。 - 前記共通バンプパッドは、前記第１～第３のＬＥＤ積層の第１の導電型半導体層に共通して電気的に接続され、
前記第１～第３のバンプパッドは、それぞれ第１～第３のＬＥＤ積層の第２の導電型半導体層に電気的に接続された、請求項１５に記載の発光素子の転写方法。 - 前記発光素子は、
前記第２のＬＥＤ積層と第３のＬＥＤ積層との間に介在する第１のボンディング層と、
前記第１のＬＥＤ積層と第２のＬＥＤ積層との間に介在する第２のボンディング層と、をさらに含む、請求項１２に記載の発光素子の転写方法。 - 上面にパッドを有する回路基板と、
前記回路基板上に整列された複数の発光素子と、を含み、
前記発光素子はそれぞれ、
第１のＬＥＤ積層と、
前記第１のＬＥＤ積層上に位置する第２のＬＥＤ積層と、
前記第２のＬＥＤ積層上に位置する第３のＬＥＤ積層と、
前記第３のＬＥＤ積層上に位置する基板と、
前記第１のＬＥＤ積層と前記回路基板との間に位置するバンプパッドと、を含み、
前記バンプパッドは前記パッドにボンディングされ、
前記バンプパッドと前記パッドは、Ｉｎ、Ｐｂ、ＡｕＳｎ又はＣｕＳｎでボンディングされる、ディスプレイ装置。 - 前記基板は、前記第３のＬＥＤ積層の成長基板である、請求項１９に記載のディスプレイ装置。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201962805545P | 2019-02-14 | 2019-02-14 | |
| US62/805,545 | 2019-02-14 | ||
| US16/788,605 US11387383B2 (en) | 2019-02-14 | 2020-02-12 | Method of transferring light emitting device for display and display apparatus |
| US16/788,605 | 2020-02-12 | ||
| PCT/KR2020/002006 WO2020166985A1 (ko) | 2019-02-14 | 2020-02-13 | 디스플레이용 발광 소자 전사 방법 및 디스플레이 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2022520755A true JP2022520755A (ja) | 2022-04-01 |
Family
ID=72042279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021545867A Pending JP2022520755A (ja) | 2019-02-14 | 2020-02-13 | ディスプレイ用発光素子の転写方法およびディスプレイ装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US11387383B2 (ja) |
| EP (1) | EP3926680B1 (ja) |
| JP (1) | JP2022520755A (ja) |
| KR (1) | KR20210116456A (ja) |
| CN (1) | CN113424315A (ja) |
| BR (1) | BR112021016015A2 (ja) |
| WO (1) | WO2020166985A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11211528B2 (en) * | 2019-03-13 | 2021-12-28 | Seoul Viosys Co., Ltd. | Light emitting device for display and display apparatus having the same |
| US11437353B2 (en) * | 2019-11-15 | 2022-09-06 | Seoul Viosys Co., Ltd. | Light emitting device for display and display apparatus having the same |
| CN213071133U (zh) * | 2019-11-15 | 2021-04-27 | 首尔伟傲世有限公司 | 显示器用发光元件及显示装置 |
| JP2023549535A (ja) * | 2020-11-16 | 2023-11-27 | イノベーション セミコンダクター | モノリシック半導体ｌｅｄ表示システム及びそのデバイス |
| CN114554729A (zh) * | 2020-11-27 | 2022-05-27 | 鹏鼎控股(深圳)股份有限公司 | 电路板的制作方法以及电路板 |
| CN116741762B (zh) * | 2023-08-16 | 2023-11-24 | 江西兆驰半导体有限公司 | 一种堆叠式全彩Micro-LED芯片及其制备方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7202504B2 (en) * | 2004-05-20 | 2007-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting element and display device |
| JP4745073B2 (ja) | 2006-02-03 | 2011-08-10 | シチズン電子株式会社 | 表面実装型発光素子の製造方法 |
| CN100499189C (zh) * | 2006-09-05 | 2009-06-10 | 武汉迪源光电科技有限公司 | 纯金Au的合金键合LED倒装芯片的制备方法 |
| JP5710098B2 (ja) | 2008-03-27 | 2015-04-30 | 日立化成株式会社 | 半導体装置の製造方法 |
| JP5414462B2 (ja) | 2009-10-30 | 2014-02-12 | シチズン電子株式会社 | 半導体素子の製造方法 |
| JP2015011760A (ja) * | 2013-06-26 | 2015-01-19 | 旭化成イーマテリアルズ株式会社 | 半導体発光素子用積層体及びその製造方法並びに半導体発光素子 |
| JP2015012244A (ja) | 2013-07-01 | 2015-01-19 | 株式会社東芝 | 半導体発光素子 |
| KR102456654B1 (ko) * | 2014-11-26 | 2022-10-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 기기 |
| JP6625854B2 (ja) * | 2015-10-06 | 2019-12-25 | 株式会社ディスコ | 光デバイスウエーハの加工方法 |
| EP3262694B1 (en) * | 2015-10-20 | 2019-08-21 | Goertek. Inc | Method for transferring micro-leds and method for manufacturing micro-led device |
| KR101876008B1 (ko) | 2015-12-31 | 2018-07-09 | 한국광기술원 | Ｌｅｄ 구조체 및 이의 전사방법 |
| KR102513080B1 (ko) * | 2016-04-04 | 2023-03-24 | 삼성전자주식회사 | Led 광원 모듈 및 디스플레이 장치 |
| WO2018101616A1 (ko) * | 2016-11-30 | 2018-06-07 | 서울바이오시스주식회사 | 복수의 발광셀들을 가지는 발광 다이오드 |
| KR20180106720A (ko) * | 2017-03-21 | 2018-10-01 | 서울바이오시스 주식회사 | 분포 브래그 반사기 적층체를 구비하는 발광 다이오드 |
| US10096740B1 (en) * | 2017-05-23 | 2018-10-09 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Method for manufacturing color micro light-emitting diode array substrate |
-
2020
- 2020-02-12 US US16/788,605 patent/US11387383B2/en active Active
- 2020-02-13 WO PCT/KR2020/002006 patent/WO2020166985A1/ko unknown
- 2020-02-13 EP EP20755148.2A patent/EP3926680B1/en active Active
- 2020-02-13 KR KR1020217020416A patent/KR20210116456A/ko unknown
- 2020-02-13 CN CN202080013902.2A patent/CN113424315A/zh active Pending
- 2020-02-13 BR BR112021016015-9A patent/BR112021016015A2/pt not_active Application Discontinuation
- 2020-02-13 JP JP2021545867A patent/JP2022520755A/ja active Pending
-
2022
- 2022-07-11 US US17/862,343 patent/US20220352413A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR20210116456A (ko) | 2021-09-27 |
| US20200266318A1 (en) | 2020-08-20 |
| EP3926680A1 (en) | 2021-12-22 |
| CN113424315A (zh) | 2021-09-21 |
| WO2020166985A1 (ko) | 2020-08-20 |
| US11387383B2 (en) | 2022-07-12 |
| US20220352413A1 (en) | 2022-11-03 |
| EP3926680A4 (en) | 2022-11-09 |
| EP3926680B1 (en) | 2023-10-25 |
| EP3926680C0 (en) | 2023-10-25 |
| BR112021016015A2 (pt) | 2021-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109390437B (zh) | 微型发光二极管装置及其制作方法 | |
| JP2022520755A (ja) | ディスプレイ用発光素子の転写方法およびディスプレイ装置 | |
| JP2022519656A (ja) | ディスプレイ用発光素子およびそれを有するディスプレイ装置 | |
| US10658423B2 (en) | Method of manufacturing light emitting device | |
| US10381400B2 (en) | Method of manufacturing light emitting device | |
| US11508778B2 (en) | Light emitting device for display and display apparatus having the same | |
| JP7460650B2 (ja) | ディスプレイ用発光素子及びそれを有するディスプレイ装置 | |
| US11482566B2 (en) | Light emitting device for display and display apparatus having the same | |
| US11961873B2 (en) | Light emitting device for display and display apparatus having the same | |
| KR20220044727A (ko) | 발광 다이오드 디스플레이 패널 및 그것을 갖는 디스플레이 장치 | |
| US20230037604A1 (en) | Light emitting device for display and display apparatus having the same | |
| CN211654819U (zh) | 显示器用发光元件以及具有该发光元件的显示装置 | |
| CN211088274U (zh) | 显示装置 | |
| CN213071133U (zh) | 显示器用发光元件及显示装置 | |
| US11437353B2 (en) | Light emitting device for display and display apparatus having the same | |
| CN211088273U (zh) | 显示器用发光元件以及具有该发光元件的显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211013 |