CN113424315A - 显示用发光元件转印方法及显示装置 - Google Patents

显示用发光元件转印方法及显示装置 Download PDF

Info

Publication number
CN113424315A
CN113424315A CN202080013902.2A CN202080013902A CN113424315A CN 113424315 A CN113424315 A CN 113424315A CN 202080013902 A CN202080013902 A CN 202080013902A CN 113424315 A CN113424315 A CN 113424315A
Authority
CN
China
Prior art keywords
led stack
emitting element
light emitting
pad
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080013902.2A
Other languages
English (en)
Inventor
李贞勳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of CN113424315A publication Critical patent/CN113424315A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Wire Bonding (AREA)

Abstract

根据一实施例的发光元件转印方法包括如下步骤：准备具有基板、布置于所述基板上的半导体层以及布置于所述半导体层上部并在多个发光元件区域整齐排列的凸起垫的晶圆；将所述晶圆划分为多个发光元件，所述发光元件保持彼此接触的位置关系；按在保持所述发光元件的位置关系的同时使所述基板侧朝向转印用带的方式，将所述发光元件贴附于支撑基板上的转印用带；准备垫整齐排列的电路基板；按使所述多个发光元件中的一部分发光元件上的凸起垫接触于所述电路基板上的垫的方式使所述支撑基板与所述电路基板紧密贴附；对所述凸起垫和垫加热而将所述一部分发光元件键合于所述垫；从所述转印用带分离键合于所述垫的发光元件。

Description

显示用发光元件转印方法及显示装置
技术领域
本发明涉及一种显示用发光元件转印方法及显示装置，尤其涉及一种转印多个显示用发光元件的方法以及具有转印到电路基板的发光元件的显示装置。
背景技术
发光二极管作为无机光源，多样地用于诸如显示装置、车辆用灯具、一般照明灯的各种领域。发光二极管具有寿命长、功耗低、响应速度快的优点，因此正快速地替代现有光源。
另外，现有的发光二极管在显示装置中主要用作背光源。但是，最近正在开发利用发光二极管直接呈现图像的LED显示器。
显示装置一般利用蓝色、绿色及红色的混合色实现多样的色相。为了实现多样的图像，显示装置包括多个像素，各个像素配备蓝色、绿色及红色的子像素，通过这些子像素的色相确定特定像素的色相，并且通过这些像素的组合呈现图像。
LED可以根据其材料射出多样色相的光，从而可以将射出蓝色、绿色及红色的单个LED芯片排列在二维平面上以提供显示装置。为此，多个LED芯片应按像素间隔转印到显示面板基板上。
通常，在一个晶圆制造多个LED芯片，这些LED芯片经过划片及裂片工序在晶圆被划分为单个LED芯片。经过裂片工序之后，LED芯片的间隔通过带的扩展(expanding)而加大，这样的LED芯片重新排列到转引用带，重新排列的LED芯片利用转引用带而转印到面板基板。由于显示装置中使用的像素数量非常多，因此重新排列在转印用带的LED芯片被集体地转印到面板基板。但是，在将LED芯片重新排列到转引用带上时，无法集体地从晶圆转印，而需要单个地排列LED芯片，因此重新排列工序消耗大量时间。
并且，由于必须在各个子像素排列LED芯片，因此需要贴装的LED芯片的数量多，进而导致贴装工序需要更多的时间。
另外，由于将子像素排列在二维平面上，因此包括蓝色、绿色及红色子像素的一个像素占有的面积相对变大。因此，为了将子像素排列在有限的面积内，必须减小各个LED芯片的面积。但是，减小LED芯片的尺寸可能导致难以贴装LED芯片，进而造成发光面积的减小。
发明内容
技术问题
本公开所要解决的技术问题在于提供一种能够缩短贴装工序时间的发光元件转印方法及显示装置。
本公开所要解决的又一技术问题在于提供一种能够易于将在晶圆制造的发光元件集体地转印到电路基板的发光元件转印方法及显示装置。
本公开要解决的又一技术问题在于提供一种能够在有限的像素面积内增加各个子像素的面积的转印显示用发光元件的方法以及显示装置。
技术方案
根据本公开的一实施例的发光元件转印方法包括如下步骤：准备具有基板、布置于所述基板上的半导体层以及布置于所述半导体层上部并在多个发光元件区域整齐排列的凸起垫的晶圆；将所述晶圆划分为多个发光元件，所述发光元件保持彼此接触的位置关系；按在保持所述发光元件的位置关系的同时使所述基板侧朝向转印用带的方式，将所述发光元件贴附于支撑基板上的转印用带；准备垫整齐排列的电路基板；按使所述多个发光元件中的一部分发光元件上的凸起垫接触于所述电路基板上的垫的方式使所述支撑基板与所述电路基板紧密贴附；对所述凸起垫和垫加热而将所述一部分发光元件键合于所述垫；从所述转印用带分离键合于所述垫的发光元件。
根据本公开的一实施例的一种显示装置包括：电路基板，上表面具有垫；以及多个发光元件，整齐排列于所述电路基板上，其中，所述多个发光元件分别包括：第一LED叠层；第二LED叠层，位于所述第一LED叠层上；第三LED叠层，位于所述第二LED叠层上；基板，位于所述第三LED叠层上；凸起垫，位于所述第一LED叠层与所述电路基板之间，其中，所述凸起垫键合于所述垫，所述凸起垫与所述垫通过In、Pb、AuSn或CuSn键合。
附图说明
图1是用于说明根据本公开的实施例的显示装置的示意性的立体图。
图2是用于说明根据本公开的一实施例的显示面板的示意性的平面图。
图3a是用于说明根据本公开的一实施例的发光元件的示意性的平面图。
图3b、图3c及图3d分别是沿图3a的截取线A-A'、B-B'及C-C'截取的示意性的剖视图。
图4a、图4b及图4c是用于说明根据本公开的一实施例的贴装于生长基板上的第一LED叠层至第三LED叠层的示意性的剖视图。
图5a、图5b、图5c、图5d、图6a、图6b、图6c、图6d、图7a、图7b、图7c、图7d、图8a、图8b、图8c、图8d、图9a、图9b、图9c、图9d、图10a、图10b、图10c、图10d、图11a、图11b、图11c、图11d、图12a、图12b、图12c、图12d、图13a、图13b、图13c及图13d是用于说明根据本公开的一实施例的制造显示用发光元件的方法的示意性的平面图及剖视图。
图14是用于说明贴装于电路基板上的发光元件的示意性的剖视图。
图15a、图15b、图15c、图15d、图15e、图15f、图15g、图15h及图15i是用于说明根据本公开的一实施例的将发光元件转印到电路基板的方法的示意性的剖视图。
图16a及图16b是用于说明根据本公开的又一实施例的将发光元件转印到电路基板的方法的示意性的剖视图。
图17a及图17b是用于说明根据本公开的又一实施例的将发光元件转印到电路基板的方法的示意性的剖视图。
具体实施方式
以下，参照附图详细说明本发明的实施例。为了将本发明的思想充分传递给本领域技术人员，作为示例提供以下介绍的实施例。因此，本发明并不局限于如下所述的实施例，其可以具体化为其他形态。并且，在附图中，可能为了便利而夸张图示构成要素的宽度、长度、厚度等。并且，当记载为某个构成要素布置于其他构成要素的“上部”或“上”时，不仅包括各部分“直接”布置于其他部分的“上部”或“上”的情形，还包括各构成要素与其他构成要素之间插入有另一构成要素的情形。在整个说明书中，相同的附图符号表示相同的构成要素。
根据本公开的一实施例的发光元件转印方法包括如下步骤：准备具有基板、布置于所述基板上的半导体层以及布置于所述半导体层上部并在多个发光元件区域整齐排列的凸起垫的晶圆；将所述晶圆划分为多个发光元件，所述发光元件保持彼此接触的位置关系；按在保持所述发光元件的位置关系的同时使所述基板侧朝向转印用带的方式，将所述发光元件贴附于支撑基板上的转印用带；准备垫整齐排列的电路基板；按使所述多个发光元件中的一部分发光元件上的凸起垫接触于所述电路基板上的垫的方式使所述支撑基板与所述电路基板紧密贴附；对所述凸起垫和垫加热而将所述一部分发光元件键合于所述垫；从所述转印用带分离键合于所述垫的发光元件。
根据本实施例，能够省略重新排列形成于晶圆内的多个发光元件的工序而转印到电路基板上，从而能够缩短贴装工序时间。
在一实施例中，将所述晶圆划分为多个发光元件的步骤可以包括如下步骤：通过激光划片在所述晶圆形成划片槽；在裂片用带上沿所述划片槽划分晶圆。
进一步，将所述发光元件贴附于支撑基板上的转印用带的步骤可以包括如下步骤：在保持位置关系的同时将贴附于所述裂片用带上的发光元件转印到临时基板上；将转印到所述临时基板上的发光元件转印到所述转印用带。
在另一实施例中，将所述晶圆划分为多个发光元件的步骤可以不经过裂片工序而利用激光执行。例如，利用隐形激光器执行激光划片，从而能够省略额外的裂片工序。
另外，从所述转印用带分离键合于所述垫的发光元件的步骤可以在比常温高的温度下执行。
在一实施例中，从所述转印用带分离键合于所述垫的发光元件的步骤可以在键合所述凸起垫与所述垫的键合温度下执行。在另一实施例中，从所述转印用带分离键合于所述垫的发光元件的步骤可以在高于常温并低于所述键合温度的温度下执行。
当从所述转印用带分离键合于所述垫的发光元件时，所述转印用带与发光元件之间的粘合力小于所述凸起垫与所述垫的粘合力。
相比于常温，所述转印用带在键合所述凸起垫与所述垫的键合温度下可以具有更小的粘合力。
另外，将要转印到所述电路基板上的发光元件之间的间隔可以大于至少一个发光元件的宽度。并且，将要转印到所述电路基板上的发光元件之间的间隔可以是恒定的。
所述半导体层可以包括第一LED叠层的半导体层、第二LED叠层的半导体层及第三LED叠层的半导体层，所述第一LED叠层至第三LED叠层可以相互重叠。
由于第一LED叠层至第三LED叠层重叠，因此能够减少贴装于电路基板的发光元件的数量，从而能够进一步缩短发光元件贴装时间。进一步，通过将第一LED叠层至第三LED叠层层叠，能够不增加像素面积而增加各个子像素的发光面积。
另外，在所述第一LED叠层与第三LED叠层之间可以布置有所述第二LED叠层，所述第三LED叠层相比于所述第一LED叠层更靠近所述基板而布置，所述第一LED叠层至第三LED叠层均包括第一导电型半导体层、活性层及第二导电型半导体层，所述凸起垫包括第一凸起垫至第三凸起垫和公共凸起垫，所述公共凸起垫共同地电连接于所述第一LED叠层至第三LED叠层，所述第一凸起垫至第三凸起垫分别电连接于所述第一LED叠层至第三LED叠层。
在一实施例中，所述凸起垫可以位于所述第一LED叠层上。
在一实施例中，所述第一LED叠层可以相比于所述第二LED叠层射出更长波长的光，所述第二LED叠层相比于所述第三LED叠层射出更长波长的光。例如，所述第一LED叠层、第二LED叠层及第三LED叠层可以分别发出红色光、绿色光及蓝色光。在另一实施例中，所述第一LED叠层可以相比于所述第三LED叠层射出更长波长的光，所述第二LED叠层可以相比于所述第三LED叠层射出更短波长的光。例如，所述第一LED叠层、第二LED叠层及第三LED叠层可以分别发出红色光、蓝色光及绿色光。
另外，所述发光元件还包括：第一透明电极，置于所述第一LED叠层与所述第二LED叠层之间，并且欧姆接触于所述第一LED叠层的下表面；第二透明电极，置于所述第一LED叠层与所述第二LED叠层之间，并且欧姆接触于所述第二LED叠层的上表面；第三透明电极，置于所述第二LED叠层与所述第三LED叠层之间，并且欧姆接触于所述第三LED叠层的上表面；n电极垫，布置于所述第三LED叠层的第一导电型半导体层上；以及下部p电极垫，布置于所述第三透明电极上，其中，所述n电极垫的上表面可以位于与所述下部p电极垫的上表面相同的高度。
在一实施例中，所述第一透明电极至第三透明电极中的某一个可以利用与其他透明电极不同的材料形成。例如，所述第一透明电极可以利用ITO(indium-tin-oxide)形成，所述第二透明电极及第三透明电极可以利用ZnO形成。
进一步，所述第一透明电极至第三透明电极可以分别接触于第二导电型半导体层，所述第一透明电极至第三透明电极中的至少一个透明电极可以从所述第一LED叠层至第三LED叠层的第二导电型半导体层的边缘部位凹陷。
并且，所述公共凸起垫可以共同地电连接于所述第一LED叠层至第三LED叠层的第一导电型半导体层，所述第一凸起垫至第三凸起垫分别电连接于第一LED叠层至第三LED叠层的第二导电型半导体层。
另外，所述发光元件还可以包括：第一键合层，置于所述第二LED叠层与第三LED叠层之间；以及第二键合层，置于所述第一LED叠层与第二LED叠层之间。
根据本公开的一实施例的一种显示装置包括：电路基板，上表面具有垫；以及多个发光元件，整齐排列于所述电路基板上，其中，所述多个发光元件分别包括：第一LED叠层；第二LED叠层，位于所述第一LED叠层上；第三LED叠层，位于所述第二LED叠层上；基板，位于所述第三LED叠层上；凸起垫，位于所述第一LED叠层与所述电路基板之间，其中，所述凸起垫键合于所述垫，所述凸起垫与所述垫通过In、Pb、AuSn或CuSn键合。
通过利用In、Pb、AuSn或CuSn能够在相对低温下将发光元件键合于电路基板。
并且，所述基板可以为所述第三LED叠层的生长基板。所述基板例如可以是蓝宝石基板。
以下，参照附图对本公开的实施例进行具体说明。
图1是用于说明根据本公开的实施例的显示装置的示意性的立体图。
本公开的发光元件不受特别的限定，但是特别地，可以使用于智能手表1000a、诸如虚拟现实头盔(VR headset)1000b的VR显示装置或者诸如增强现实眼镜1000c的AR显示装置内。
显示装置内贴装有用于呈现图像的显示面板。图2是用于说明根据本公开的一实施例的显示面板的示意性的平面图。
参照图2，显示面板包括电路基板101及发光元件100。
电路基板101或面板基板可以包括用于无源矩阵驱动或有源矩阵驱动的电路。在一实施例中，电路基板101在内部可以包括布线及电阻器。在另一实施例中，电路基板101可以包括布线、晶体管及电容器。电路基板101还可以在上表面具有用于允许电连接到布置在内部的电路的垫。
多个发光元件100在电路基板101上整齐排列。每个发光元件100构成一个像素。发光元件100具有凸起垫73，凸起垫73电连接于电路基板101。例如，凸起垫73可以键合于在电路基板101上暴露的垫。
发光元件100之间的间隔至少可以大于发光元件的宽度。
针对发光元件100的具体构成参照图3A、图3B、图3C及图3D进行说明。图3A是用于说明根据本公开的一实施例的发光元件100的示意性的平面图，图3B、图3C及图3D分别是沿图3A的截取线A-A'、B-B'及C-C'截取的剖视图。为了便于说明，虽然在图3A、图3B、图3C及图3D中图示并说明了凸起垫73r、73b、73g、73c布置于上侧的情形，但是发光元件100如图2所示地倒装键合于电路基板101上，在这种情况下，凸起垫73r、73b、73g、73c布置于下侧。
参照图3A、图3B、图3C及图3D，发光元件100可以包括基板41、第一LED叠层23、第二LED叠层33、第三LED叠层43、第一透明电极25、第二透明电极35、第三透明电极45、n电极垫47a、下部p电极垫47b、上部p电极垫53g、下部p连接器53b、下部公共连接器53c、上部公共连接器63c、第一上部连接器63r、第二上部连接器63g、第三上部连接器63b、第一键合层49、第二键合层59、下部绝缘层51、中间绝缘层61、上部绝缘层71及凸起垫73r、73b、73g、73c。进一步，发光元件100可以包括贯通第一LED叠层23的贯通孔23h1、23h2、23h3、23h4以及贯通第二LED叠层33的贯通孔33h1、33h2。
基板41可以是氮化镓基板、SiC基板、蓝宝石基板或图案化的蓝宝石基板。基板41可以是用于生长第三LED叠层43的生长基板。
如图3B所示，根据本公开的实施例的第一LED叠层23、第二LED叠层33、第三LED叠层43沿垂直方向层叠。另外，虽然各个LED叠层23、33、43生长在互不相同的生长基板上，但是在本公开的实施例中，除了基板41之外的其他生长基板可以不残留于发光元件100而最终全部被去除。但是，本公开并不一定限定于此，也可以包括其他生长基板。
第一LED叠层23、第二LED叠层33及第三LED叠层43分别包括第一导电型半导体层23a、33a、43a、第二导电型半导体层23b、33b、43b以及置于其之间的活性层(未图示)。活性层尤其可以具有多量子阱结构。
在第一LED叠层23下方布置有第二LED叠层33，在第二LED叠层33下方布置有第三LED叠层43。基板41布置于第三LED叠层43下方。为了便于说明，在本说明书中对在第一LED叠层23下方布置有第二LED叠层33，在第二LED叠层33下方布置有第三LED叠层43的情形进行说明，但是需要注意发光元件可以倒装键合，因此这些第一LED叠层至第三LED叠层的上下位置可以互换。
在第一LED叠层23、第二LED叠层33、第三LED叠层43生成的光最终通过第三LED叠层43及基板41向外部射出。
在一实施例中，第一LED叠层23可以相比于第二LED叠层33及第三LED叠层43射出更长波长的光，第二LED叠层33可以相比于第三LED叠层43射出更长波长的光。例如，第一LED叠层23可以是发出红色光的无机发光二极管，第二LED叠层33可以是发出绿色光的无机发光二极管，第三LED叠层43可以是发出蓝色光的无机发光二极管。第一LED叠层23可以包括AlGaInP系列的阱层，第二LED叠层33可以包括AlGaInP系列或AlGaInN系列的阱层，并且第三LED叠层43可以包括AlGaInN系列的阱层。
由于第一LED叠层23相比于第二LED叠层33及第三LED叠层43射出更长波长的光，因此在第一LED叠层23生成的光可以透过第二LED叠层33及第三LED叠层43而向外部射出。并且，由于第二LED叠层33相比于第三LED叠层43射出更长波长的光，因此在第二LED叠层33生成的光可以透过第三LED叠层43而向外部射出。
在另一实施例中，第一LED叠层23可以相比于第二LED叠层33及第三LED叠层43射出更长波长的光，而第二LED叠层33可以相比于第三LED叠层43射出更短波长的光。例如，第一LED叠层23可以是发出红色光的无机发光二极管，第二LED叠层33可以是发出蓝色光的无机发光二极管，第三LED叠层43可以是发出绿色光的无机发光二极管。第一LED叠层23可以包括AlGaInP系列的阱层，第二LED叠层33可以包括AlGaInN系列的阱层，并且第三LED叠层43可以包括AlGaInP系列或AlGaInN系列的阱层。
在第二LED叠层33生成的光的一部分可以在第三LED叠层43被吸收，因此，从第二LED叠层33射出的光的光度可以比从第一LED叠层23或第三LED叠层43射出的光的光度相对降低。据此，可以控制从第一LED叠层23、第二LED叠层33、第三LED叠层43射出的光的光度比例。
另外，各个LED叠层23、33、43的第一导电型半导体层23a、33a、43a分别为n型半导体层，第二导电型半导体层23b、33b、43b分别为p型半导体层。并且，在本实施例中，第一LED叠层23的上表面为n型半导体层23a，第二LED叠层33的上表面为p型半导体层33b，第三LED叠层43的上表面为p型半导体层43b。即，仅有第一LED叠层23半导体层的顺序颠倒。通过将第二LED叠层33的半导体层布置为与第三LED叠层43的半导体层相同的顺序，能够确保工序的稳定性，对此，在后文说明制造方法时进行详细说明。
第二LED叠层33包括通过去除第二导电型半导体层33b而使第一导电型半导体层33a的上表面暴露的台面蚀刻区域。第三LED叠层43也包括通过去除第二导电型半导体层43b而使第一导电型半导体层43a的上表面暴露的台面蚀刻区域。与此相反，第一LED叠层23不包括台面蚀刻区域。贯通孔33h1、33h2可以形成于台面蚀刻区域内，因此，贯通孔33h1、33h2的侧壁可以具有呈阶梯的结构。与此相反，由于第一LED叠层23不包括台面蚀刻区域，因此贯通孔23h1、23h2、23h3、23h4可以具有恒定倾斜的侧壁而不具有呈阶梯的侧壁。进一步，在一实施例中，第二LED叠层33可以具有表面被纹理化的第一导电型半导体层33a。
在本实施例中，第一LED叠层23、第二LED叠层33、第三LED叠层43可以相互重叠，并且具有大致相同大小的发光面积。但是，由于贯通孔23h1、23h2、23h3、23h4及贯通孔33h1、33h2，第一LED叠层23的发光面积可能小于第二LED叠层33的发光面积，第二LED叠层33的发光面积可能小于第三LED叠层43的发光面积。并且，发光元件100的侧面可以按宽度从第一LED叠层23向第三LED叠层43变大的方式倾斜，据此，第三LED叠层43的发光面积可以进一步大于第一LED叠层23的发光面积。发光元件100的侧面相对于第三LED叠层43的上表面构成的倾斜角可以为约75度至90度。若倾斜角小于75度，则第一LED叠层23的发光面积过小，从而难以减小发光元件100的尺寸。
第一透明电极25布置于第一LED叠层23与第二LED叠层33之间。第一透明电极25欧姆接触于第一LED叠层23的第二导电型半导体层23b，并且使在第一LED叠层23生成的光透过。第一透明电极25可以利用氧化铟锡(ITO)等透明氧化物层或金属层形成。第一透明电极25可以覆盖第一LED叠层23的第二导电型半导体层23b的前表面，其侧表面可以与第一LED叠层23的侧面对齐布置。即，第一透明电极25的侧面可以不被第二键合层59覆盖。进一步，贯通孔23h2、23h3、23h4可以贯通第一透明电极25，因此，第一透明电极25可以在这些贯通孔的侧壁暴露。另外，贯通孔23h1使第一透明电极25的上表面暴露。但是，本公开并不局限于此，可以沿第一LED叠层23的边缘部位部分去除第一透明电极25，从而第一透明电极25的侧面被第二键合层59覆盖。并且，可以在形成贯通孔23h2、23h3、23h4的区域预先对第一透明电极25进行图案化并去除，从而使得第一透明电极25不在贯通孔23h2、23h3、23h4的侧壁暴露。
另外，第二透明电极35欧姆接触于第二LED叠层33的第二导电型半导体层33b。如图所示，第二透明电极35在第一LED叠层23与第二LED叠层33之间接触于第二LED叠层33的上表面。第二透明电极35可以利用对红色光透明的金属层或导电性氧化物层形成。导电性氧化物层例如可以是SnO2、InO2、ITO、ZnO、IZO等。尤其，第二透明电极35可以利用ZnO形成，ZnO可以在第二LED叠层33上形成为单晶，因此与金属层或其他导电性氧化物层相比电学特性及光学特性优异。尤其，ZnO对第二LED叠层33的结合力较强，从而即使使用激光剥离分离生长基板也不会收到损伤而残留。
另外，第二透明电极35可以沿第二LED叠层33的边缘部位被部分去除，据此，第二透明电极35的底部侧面不暴露于外部，被下部绝缘层51覆盖。即，第二透明电极35的侧面比第二LED叠层33的侧面向内侧凹陷，第二透明电极35凹陷的区域被下部绝缘层51及第二键合层59填充。另外，第二透明电极35在第二LED叠层33的台面蚀刻区域附近也凹陷，凹陷的区域被下部绝缘层51及第二键合层59填充。
第三透明电极45欧姆接触于第三LED叠层43的第二导电型半导体层43b。第三透明电极45可以位于第二LED叠层33与第三LED叠层43之间，并且接触于第三LED叠层43的上表面。第三透明电极45可以利用对红色光及绿色光透明的金属层或导电性氧化物层形成。导电性氧化物层例如可以是SnO2、InO2、ITO、ZnO、IZO等。尤其，第三透明电极45可以利用ZnO形成，ZnO可以在第三LED叠层43上形成为单晶，因此与金属层或其他导电性氧化物层相比电学特性及光学特性优异。尤其，ZnO对第三LED叠层43的结合力较强，从而即使使用激光剥离分离生长基板也不会收到损伤而残留。
第三透明电极45可以沿第三LED叠层43的边缘部位被部分去除，据此，第三透明电极45的底部侧面不暴露于外部，而是被第一键合层49覆盖。即，第三透明电极45的侧面比第三LED叠层43的侧面向内侧凹陷，第三透明电极45凹陷的区域被第一键合层49填充。另外，第三透明电极45在第三LED叠层43的台面蚀刻区域附近也凹陷，凹陷的区域被第一键合层49填充。
通过使第二透明电极35及第三透明电极45如上所述地凹陷，能够防止其侧面暴露于蚀刻气体，从而能够提高发光元件100的工序良品率。
另外，在本实施例中，第二透明电极35及第三透明电极45可以利用相同种类的导电性氧化物层形成，例如利用ZnO形成，而第一透明电极25可以利用与第二透明电极35及第三透明电极45不同种类的导电性氧化物层形成，例如利用ITO形成。但是，本公开并不局限于此，这些第一透明电极25、第二透明电极35及第三透明电极45可以全部为相同种类，也可以至少一个为不同的种类。
n电极垫47a欧姆接触于第三LED叠层43的第一导电型半导体层43a。n电极垫47a可以布置于通过第二导电型半导体层43b暴露的第一导电型半导体层43a上，即布置于台面蚀刻区域。n电极垫47a例如可以利用Cr/Au/Ti形成。n电极垫47a的上表面可以比第二导电型半导体层43b的上表面高，进而可以比第三透明电极45的上表面高。例如，n电极垫47a的厚度可以为约2μm以上。n电极垫47a可以为圆锥台形状，然而并不局限于此，可以具有四棱锥台、圆筒形、四棱柱等多样的形状。
下部p电极垫47b可以利用与n电极垫47a相同的材料形成。只是，下部p电极垫47b的上表面可以位于与n电极垫47a相同的高度，因此，下部p电极垫47b的厚度可以小于n电极垫47a。即，下部p电极垫47b的厚度可以大致与向第三透明电极45上方凸出的n电极垫47a部分的厚度相同。例如，下部p电极垫47b的厚度可以为约1.2μm以下。通过使下部p电极垫47b的上表面位于与n电极垫47a相同的高度，来在形成贯通孔33h1、33h2时，能够使下部p电极垫47b和n电极垫47a同时暴露。在n电极垫47a与下部p电极垫47b的高度不同的情况下，某一个电极垫可能在蚀刻工序中受到较大损伤。因此，使n电极垫47a与下部p电极垫47b的高度大致相同，能够防止某一个电极垫在蚀刻工序中受到较大损伤。
第一键合层49将第二LED叠层33结合于第三LED叠层43。第一键合层49可以在第一导电型半导体层33a与第三透明电极45之间将其结合。第一键合层49可以部分接触于第二导电型半导体层43b，并且可以部分接触于在台面蚀刻区域暴露的第一导电型半导体层43a。进而，第一键合层49可以覆盖n电极垫47a及下部p电极垫47b。
第一键合层49可以利用透明有机物层形成，或者可以利用透明无机物层形成。有机物层例如可以是SU8、聚甲基丙烯酸甲酯(PMMA：poly(methylmethacrylate))、聚酰亚胺、聚对二甲苯、苯并环丁烯(BCB：Benzocyclobutene)等，无机物层例如可以是Al2O3、SiO2、SiNx等。并且，第一键合层49也可以利用旋涂玻璃(SOG)形成。
贯通孔33h1及贯通孔33h2贯通第二LED叠层33及第一键合层49而分别使n电极垫47a及下部p电极垫47b暴露。如上文所述，贯通孔33h1、33h2可以形成于台面蚀刻区域，因此，贯通孔33h1、33h2可以具有呈阶梯的侧壁。
下部绝缘层51形成于第二LED叠层33上，并且覆盖第二透明电极35。下部绝缘层51还覆盖贯通孔33h1、33h2的侧壁。下部绝缘层51可以具有使n电极垫47a、下部p电极垫47b、第一导电型半导体层33a及第二透明电极35暴露的开口部51a。下部绝缘层51可以利用氧化硅膜或氮化硅膜形成，且例如可以形成为约800nm的厚度。
下部公共连接器53c可以布置于下部绝缘层51上，并且连接于通过下部绝缘层51的开口部51a暴露的第一导电型半导体层33a及n电极垫47a。下部公共连接器53c在第二LED叠层33的台面蚀刻区域内连接于第一导电型半导体层33a，并且通过贯通孔33h1连接于n电极垫47a。
下部p连接器53b可以布置于下部绝缘层51上，并且连接于通过下部绝缘层51的开口部51a暴露的p电极垫47b。下部p连接器53b的至少一部分位于下部绝缘层51上。
另外，上部p电极垫53g可以在下部绝缘层51的开口部51a内布置于第二透明电极35上。如图3A及图3B所示，上部p电极垫53g可以具有比开口部51a窄的宽度，并且布置于开口部51a内，然而本公开并不局限于此，上部p电极垫53g的宽度可以大于开口部51a的宽度，上部p电极垫53g的一部分也可以位于下部绝缘层51上。
下部公共连接器53c、下部p连接器53b及上部p电极垫53g可以在相同工序中利用相同材料一同形成。下部公共连接器53c、下部p连接器53b及上部p电极垫53g例如可以利用Ni/Au/Ti形成，并且可以形成为约2μm的厚度。
第二键合层59将第一LED叠层23结合于第二LED叠层33。如图所示，第二键合层59可以布置于第一透明电极25与下部绝缘层51之间。并且，第二键合层59可以覆盖下部公共连接器53c、下部p连接器53b及上部p电极垫53g。并且，第二键合层59可以部分接触于通过下部绝缘层51的开口部51a暴露的第二透明电极35。第二键合层59可以利用与上文针对第一键合层49所述的材料相同的材料形成，为了避免重复，省略详细说明。
另外，贯通孔23h1、23h2、23h3、23h4贯通第一LED叠层23。贯通孔23h1为了提供用于允许电连接于第一透明电极25的通路而形成。在本实施例中，贯通孔23h1使第一透明电极25的上表面暴露，并且不贯通第一透明电极25。但是，本公开并不局限于此，贯通孔23h1只要提供用于电连接于第一透明电极25的通路，也可以贯通第一透明电极25。
贯通孔23h2、23h3、23h4可以贯通第一LED叠层23的同时，贯通第二键合层59。贯通孔23h2使上部p电极垫53g暴露，贯通孔23h3使下部p连接器53b暴露，贯通孔23h4使下部公共连接器53c暴露。
贯通孔23h1、23h2、23h3、23h4可以通过在相同工序中蚀刻第一导电型半导体层23a及第二导电型半导体层23b而形成，因此，贯通孔23h1、23h2、23h3、23h4的侧壁可以具有平滑的倾斜面而不具有呈阶梯的结构。
中间绝缘层61覆盖第一LED叠层23，并且覆盖贯通孔23h1、23h2、23h3、23h4的侧壁。中间绝缘层61还可以覆盖第一LED叠层23、第二LED叠层33、第三LED叠层43的侧面。并且，中间绝缘层61还可以覆盖在第一LED叠层至第三LED叠层的侧面侧暴露的基板41。中间绝缘层61可以被图案化为具有使得各个贯通孔23h1、23h2、23h3、23h4的底部暴露的开口部61a。第一透明电极25、上部p电极垫53g、下部p连接器53b及下部公共连接器53c通过所述开口部61a在贯通孔23h1、23h2、23h3、23h4内暴露。进一步，中间绝缘层61可以具有使第一LED叠层23的上表面(即，第一导电型半导体层23a)暴露的开口部61b。中间绝缘层61可以利用氧化铝膜、氧化硅膜或氮化硅膜形成，例如，可以形成为约800nm的厚度。
第一上部连接器63r、第二上部连接器63g、第三上部连接器63b及上部公共连接器63c布置于中间绝缘层61上。这些上部连接器63r、63g、63b、63c分别连接于通过中间绝缘层61的开口部61a暴露的第一透明电极25、上部p电极垫53g、下部p连接器53b及下部公共连接器53c。进一步，上部公共连接器63c可以连接于在开口部61b暴露的第一导电型半导体层23a。
第一上部连接器63r、第二上部连接器63g、第三上部连接器63b及上部公共连接器63c可以在相同工序中利用相同材料形成，例如可以利用AuGe/Ni/Au/Ti形成。AuGe可以欧姆接触于第一导电型半导体层23a。AuGe可以形成为约100nm的厚度，Ni/Au/Ti形成为约2μm的厚度。也可以使用AuTe，代替AuGe。
上部绝缘层71覆盖中间绝缘层61，并且覆盖第一上部连接器63r、第二上部连接器63g、第三上部连接器63b及上部公共连接器63c。并且，上部绝缘层71可以在第一LED叠层23、第二LED叠层33、第三LED叠层43的侧面覆盖中间绝缘层61。上部绝缘层71可以具有使第一上部连接器63r、第二上部连接器63g、第三上部连接器63b及上部公共连接器63c暴露的开口部71a。上部绝缘层71的开口部71a可以大致布置于第一上部连接器63r、第二上部连接器63g、第三上部连接器63b及上部公共连接器63c的平坦面的面上。上部绝缘层71可以利用氧化硅膜或氮化硅膜形成，并且比中间绝缘层61薄，例如可以形成为约400nm的厚度。
凸起垫73r、73b、73g、73c可以分别在上部绝缘层71的开口部71a内布置于第一上部连接器63r、第二上部连接器63g、第三上部连接器63b及上部公共连接器63c上而与其电连接。
第一凸起垫73r可以通过第一上部连接器63r及第一透明电极25电连接于第一LED叠层23的第二导电型半导体层23b。
第二凸起垫73g可以通过第二上部连接器63g、上部p电极垫53g及第二透明电极35电连接于第二LED叠层33的第二导电型半导体层33b。
第三凸起垫73b可以通过第三上部连接器63b、下部p连接器53b、下部p电极垫47b及第三透明电极45电连接于第三LED叠层43的第二导电型半导体层43b。
公共凸起垫73c可以通过上部公共连接器63c电连接于第一LED叠层23的第一导电型半导体层23a，并且通过下部公共连接器53c电连接于第二LED叠层33的第一导电型半导体层33a，进一步，通过n电极垫47a电连接于第三LED叠层43的第一导电型半导体层43a。
即，第一凸起垫73r、第二凸起垫73g、第三凸起垫73b分别电连接于第一LED叠层23、第二LED叠层33、第三LED叠层43的第二导电型半导体层23b、33b、43b，公共凸起垫73c共同地电连接于第一LED叠层23、第二LED叠层33、第三LED叠层43的第一导电型半导体层23a、33a、43a。
所述凸起垫73r、73b、73g、73c可以布置于上部绝缘层71的开口部71a内，凸起垫的上表面可以是平坦的面。凸起垫73r、73b、73g、73c可以位于第一上部连接器63r、第二上部连接器63g、第三上部连接器63b及上部公共连接器63c的平坦的面上。所述凸起垫73r、73b、73g、73c可以利用Au/In形成，例如，Au可以形成为3μm的厚度，In可以形成为约1μm的厚度。发光元件100可以利用In键合于电路基板101上的垫。在本实施例中，虽然对利用In键合凸起垫的情形进行说明，但是并不局限于In，也可以利用Pb或AuSn进行键合。
在本实施例中，对凸起垫73r、73b、73g、73c的上表面平坦的情形进行说明及图示，但是本公开并不局限于此。例如，凸起垫73r、73b、73g、73c的上表面也可以是不规则的面，凸起垫的一部分也可以位于上部绝缘层71上。
根据本实施例，第一LED叠层23电连接于凸起垫73r、73c，第二LED叠层33电连接于凸起垫73g、73c，第三LED叠层43电连接于凸起垫73b、73c。据此，第一LED叠层23、第二LED叠层33、第三LED叠层43的阴极电连接于公共凸起垫73c，阳极分别电连接于第一凸起垫73r、第二凸起垫73b、第三凸起垫73g。因此，第一LED叠层23、第二LED叠层33、第三LED叠层43可以独立驱动。
通过以下所述的发光元件100的制造方法将更详细地理解发光元件100的结构。图4A、图4B及图4C是用于说明根据本公开的一实施例的贴装于生长基板上的第一LED叠层至第三LED叠层的示意性的剖视图。
首先，参照图4A，在第一基板21上生长包括第一导电型半导体层23a及第二导电型半导体层23b的第一LED叠层23。在第一导电型半导体层23a与第二导电型半导体层23b之间可以存在有活性层(未图示)。
第一基板21是为了使第一LED叠层23生长而能够使用的基板，例如可以是GaAs基板。第一导电型半导体层23a及第二导电型半导体层23b可以利用AlGaInAs系列或AlGaInP系列的半导体层形成，活性层例如可以包括AlGaInP系列的阱层。可以确定AlGaInP的组成比，使第一LED叠层23发出例如红色光。
在第二导电型半导体层23b上可以形成第一透明电极25。如上文所述，第一透明电极25可以利用使在第一LED叠层23生成的光(例如，红色光)透过的金属层或导电性氧化物层形成。例如，第一透明电极25可以利用ITO(indium-tin oxide)形成。
另外，在第二基板31上生长包括第一导电型半导体层33a及第二导电型半导体层33b的第二LED叠层33。在第一导电型半导体层33a与第二导电型半导体层33b之间可以存在有活性层(未图示)。
第二基板31是为了使第二LED叠层33生长而能够使用的基板，例如可以是蓝宝石基板、GaN基板或GaAs基板。第一导电型半导体层33a及第二导电型半导体层33b可以利用AlGaInAs系列或AlGaInP系列的半导体层、AlGaInN系列的半导体层形成，活性层例如可以包括AlGaInP系列的阱层或AlGaInN系列的阱层。可以确定AlGaInP或AlGaInN的组成比，使第二LED叠层33发出例如绿色光。
在第二导电型半导体层33b上可以形成第二透明电极35。如上文所述，第二透明电极35可以利用使在第一LED叠层23生成的光(例如，红色光)透过的金属层或导电性氧化物层形成。尤其，第二透明电极35可以利用ZnO形成。
另外，在第三基板41上生长包括第一导电型半导体层43a及第二导电型半导体层43b的第三LED叠层43。在第一导电型半导体层43a与第二导电型半导体层43b之间可以存在有活性层(未图示)。
第三基板41是为了使第三LED叠层43生长而能够使用的基板，例如可以是蓝宝石基板、SiC基板或GaN基板。在一实施例中，第三基板41可以是平坦的蓝宝石基板，然而也可以是图案化的蓝宝石基板。第一导电型半导体层43a及第二导电型半导体层43b可以利用AlGaInN系列的半导体层形成，活性层例如可以包括AlGaInN系列的阱层。可以确定AlGaInN的组成比，使第三LED叠层43发出例如蓝色光。
在第二导电型半导体层43b上可以形成第三透明电极45。如上文所述，第三透明电极45可以利用使在第一LED叠层23及第二LED叠层33生成的光(例如，红色光及绿色光)透过的金属层或导电性氧化物层形成。尤其，第三透明电极45可以利用ZnO形成。
第一LED叠层23、第二LED叠层33、第三LED叠层43分别在互不相同的生长基板21、31、41上生长，因此，其制造工序顺序不受限制。
以下，对利用生长于生长基板21、31、41上的第一LED叠层23、第二LED叠层33、第三LED叠层43制造发光元件100的方法进行说明。以下，虽然主要针对一个发光元件100区域进行图示及说明，但是只要是本领域人员将理解能够利用生长于生长基板21、31、41上的第一LED叠层23、第二LED叠层33、第三LED叠层43在同一制造工序中批量制造多个发光元件100。
图5A、图5B、图5C、图5D、图6A、图6B、图6C、图6D、图7A、图7B、图7C、图7D、图8A、图8B、图8C、图8D、图9A、图9B、图9C、图9D、图10A、图10B、图10C、图10D、图11A、图11B、图11C、图11D、图12A、图12B、图12C、图12D、图13A、图13B、图13C及图13D是用于说明根据本公开的一实施例的制造显示用发光元件100的方法的示意性的平面图及剖视图。在此，剖视图以分别对应于图3B、图3C及图3D的剖视图的方式进行图示。
首先，参照图5A、图5B、图5C及图5D，利用光刻及蚀刻技术对第三透明电极45及第二导电型半导体层43b进行图案化而使第一导电型半导体层43a暴露。该工序可对应于例如台面蚀刻工序。可以将光致抗蚀剂图案用作蚀刻掩模来执行。例如，在形成蚀刻掩模之后，首先可以通过湿式蚀刻技术蚀刻第三透明电极45，接着利用同一蚀刻掩模通过干式蚀刻技术蚀刻第二导电型半导体层43b。据此，第三透明电极45可以从台面蚀刻区域凹陷。为了简略地示出附图，图5A图示了台面的边缘部位而未图示第三透明电极45的边缘部位。但是，由于使用同一蚀刻掩模对第三透明电极45进行湿式蚀刻，因此能够易于理解第三透明电极45的边缘部位从台面的边缘部位向台面内侧凹陷。由于利用同一蚀刻掩模，因此光刻工序数量不会增加，从而节约工序成本。但是，本公开并不局限于此，也可以分别使用用于台面蚀刻工序的蚀刻掩模和用于蚀刻第三透明电极45的蚀刻掩模。
接着，n电极垫47a及下部p电极垫47b分别形成于第一导电型半导体层43a及第三透明电极45上。n电极垫47a和下部p电极垫47b可以形成为互不相同的厚度。尤其，n电极垫47a和下部p电极垫47b的上表面可以位于同一高度。
参照图6A、图6B、图6C及图6D，在参照图5A、图5B、图5C及图5D所说明的第三LED叠层43上键合参照图4B所说明的第二LED叠层33。利用临时键合/剥离(TBDB：temporarybonding/debonding)技术将第二LED叠层33键合于临时基板，并且首先将第二基板31从第二LED叠层33去除。第二基板31例如可以利用激光剥离技术被去除。去除第二基板31之后，在第一导电型半导体层33a的表面可以形成粗糙的面。之后，键合于临时基板的第二LED叠层33的第一导电型半导体层33a可以布置为朝向第三LED叠层43而键合于第三LED叠层43。第二LED叠层33与第三LED叠层43通过第一键合层49彼此键合。在将第二LED叠层33键合之后，临时基板也可以利用激光剥离技术被去除。据此，第二LED叠层33可以以上表面布置有第二透明电极35的形态布置于第三LED叠层43。
当利用激光剥离技术分离第二基板31时，ITO可能从第二LED叠层33剥离。因此，在利用激光剥离技术去除第二基板31的情况下，第二透明电极35利用结合力优异的ZnO形成比较有利。
接着，对第二透明电极35及第二导电型半导体层33b进行图案化而使第一导电型半导体层33a暴露。第二透明电极35及第二导电型半导体层33b可以利用光刻及蚀刻技术进行图案化。该工序可以通过诸如上文的蚀刻第三透明电极45及第二导电型半导体层43b的台面蚀刻工序的方法，利用湿式蚀刻及干式蚀刻技术执行。
例如，在形成蚀刻掩模之后，可以首先通过湿式蚀刻技术蚀刻第二透明电极35，接着利用同一蚀刻掩模通过干式蚀刻技术蚀刻第二导电型半导体层33b。据此，第二透明电极35可以从台面蚀刻区域凹陷。为了简略地示出附图，图6A图示了台面的边缘部位而未图示第二透明电极35的边缘部位。但是，由于使用同一蚀刻掩模对第二透明电极35进行湿式蚀刻，因此能够易于理解第二透明电极35的边缘部位从台面的边缘部位向台面内侧凹陷。由于利用同一蚀刻掩模，因此光刻工序数量不会增加，从而节约工序成本。但是，本公开并不局限于此，也可以分别使用用于台面蚀刻工序的蚀刻掩模和用于蚀刻第二透明电极35的蚀刻掩模。
如图6A所示，第二LED叠层33的台面蚀刻区域可以与第三LED叠层43的台面蚀刻区域一部分重叠。例如，第二LED叠层33的台面蚀刻区域的一部分可以形成于n电极垫47a上部。并且，台面蚀刻区域的又一部分可以位于下部p电极垫47b上部。进一步，第二LED叠层33的台面蚀刻区域的一部分可以位于第三LED叠层43的台面蚀刻区域上。
参照图7A、图7B、图7C及图7D，形成贯通第二LED叠层33的贯通孔33h1、33h2。贯通孔33h1、33h2贯通第一键合层49而使n电极垫47a及下部p电极垫47b暴露。贯通孔33h1、33h2可以形成于台面蚀刻区域内，因此，在贯通孔33h1、33h2的侧壁可以形成有呈阶梯的结构。
由于下部p电极垫47b和n电极垫47a的上表面位于同一高度，因此能够防止在形成贯通孔33h1、33h2期间任意一个垫首先暴露而被损伤。
参照图8A、图8B、图8C及图8D，在第二LED叠层33上形成下部绝缘层51。下部绝缘层51覆盖第二透明电极35，并且覆盖第二导电型半导体层33b。并且，下部绝缘层51覆盖贯通孔33h1、33h2的侧壁。另外，下部绝缘层51具有使第二透明电极35、第一导电型半导体层33a、n电极垫47a及下部p电极垫47b暴露的开口部51a。
接着，在下部绝缘层51上形成下部公共连接器53c、下部p连接器53b及上部p电极垫53g。下部公共连接器53c、下部p连接器53b及上部p电极垫53g可以利用相同材料一同形成。
上部p电极垫53b可以布置于在开口部51a暴露的第二透明电极35上。下部p连接器53b连接于通过开口部51a暴露的下部p电极垫47b的同时，一部分布置于下部绝缘层51上。下部公共连接器53c连接于通过开口部51a暴露的第一导电型半导体层33a及n电极垫47a，并且一部分布置于下部绝缘层51上。
参照图9A、图9B、图9C及图9D，图4A所说明的第一LED叠层23键合于第二LED叠层33。利用第二键合层59，可以以使第一透明电极25朝向第二LED叠层33的方式使第一LED叠层23与第二LED叠层33键合。据此，第二键合层59可以接触于第一透明电极25的同时接触于下部绝缘层51、下部p连接器53b、上部p电极垫53g及下部公共连接器53c，进一步接触于在下部p连接器53b周围暴露的第二透明电极35。第一基板21从第一LED叠层23被去除。第一LED叠层23例如可以利用蚀刻技术被去除。
参照图10A、图10B、图10C及图10D，形成贯通第一LED叠层23的贯通孔23h1、23h2、23h3、23h4。贯通孔23h1使第一透明电极25暴露，贯通孔23h2、23h3、23h4贯通第二键合层59而分别使上部p电极垫53g、下部p连接器53b及下部公共连接器53c暴露。由于贯通孔23h1与贯通孔23h2、23h3、23h4深度互不相同，因此可以通过互不相同的工序形成。另外，由于贯通孔23h2、23h3、23h4的深度大致相同，因此可以在相同工序一同形成。
贯通孔23h1、23h2、23h3、23h4可以形成为贯通整个第一LED叠层23，因此，与贯通孔33h1、33h2不同，这些贯通孔的侧壁可以形成为没有阶梯。
参照图11A、图11B、图11C及图11D，通过隔离工序形成用于限定发光元件100区域的分离槽。分离槽可以沿第一LED叠层23、第二LED叠层33、第三LED叠层43的外围使第三基板41暴露。通过在发光元件区域之间将第一LED叠层23、第一透明电极25、第二键合层59、下部绝缘层51、第二LED叠层33、第一键合层49、第三LED叠层43依次去除，能够形成分离槽。第二透明电极35及第三透明电极45在执行隔离工序期间不暴露，因此不会被蚀刻气体损伤。在第二透明电极35及第三透明电极45利用ZnO形成的情况下，ZnO可能易于被蚀刻气体损伤。但是，本公开通过预先使第二透明电极35及第三透明电极45凹陷，能够防止其暴露于蚀刻气体。
在本实施例中，对通过隔离工序依次对第一LED叠层23、第二LED叠层33、第三LED叠层43进行图案化的情形进行说明，但是本公开并不一定限定于此。也可以在键合第二LED叠层33之前在形成分离槽的区域预先去除第三LED叠层43，并且也可以在键合第一LED叠层23之前在形成分离槽的区域预先去除第二LED叠层33。在这种情况下，去除第三LED叠层43的区域可以利用第一键合层49填充，去除第二LED叠层33的区域可以利用第二键合层59填充。据此，第二LED叠层33及第三LED叠层43可以在隔离工序不暴露。
在又一实施例中，隔离工序可以省略。发光元件可以在芯片划分工序中彼此分离。
参照图12A、图12B、图12C及图12D，中间绝缘层61形成于第一LED叠层23上。中间绝缘层61可以覆盖通过分离槽暴露的第一LED叠层23、第二LED叠层33、第三LED叠层43的侧面、第一键合层49及第二键合层59的侧面、第一透明电极25的侧面及下部绝缘层51的侧面，并且可以覆盖基板41的上表面。
中间绝缘层61还可以覆盖贯通孔23h1、23h2、23h3、23h4的侧面。只是，中间绝缘层61被图案化为具有使贯通孔23h1、23h2、23h3、23h4的底面暴露的开口部61a以及使第一LED叠层23的第一导电型半导体层23a暴露的开口部61b。开口部61a在贯通孔23h1、23h2、23h3、23h4内使第一透明电极25、上部p电极垫53g、下部p连接器53b及下部公共连接器53c暴露。
在中间绝缘层61上形成第一上部连接器63r、第二上部连接器63g、第三上部连接器63b及上部公共连接器63c。第一上部连接器63r可以连接于第一透明电极25，第二上部连接器63g可以连接于上部p电极垫53g，第三上部连接器63b可以连接于下部p连接器53b。另外，上部公共连接器63c可以连接于下部公共连接器53c。
参照图13A、图13B、图13C及图13D，形成覆盖中间绝缘层61及连接器63r、63g、63b、63c的上部绝缘层71。上部绝缘层71可以覆盖第一LED叠层23、第二LED叠层33、第三LED叠层43的侧面，并且还在基板41上覆盖中间绝缘层61。但是，上部绝缘层71可以被图案化为具有使第一上部连接器63r、第二上部连接器63g、第三上部连接器63b及上部公共连接器63c暴露的开口部71a。
接着，在所述开口部71a内分别形成凸起垫73r、73b、73g、73c。第一凸起垫73r布置于第一上部连接器63r上，第二凸起垫73g布置于第二上部连接器63g上，第三凸起垫73b布置于第三上部连接器63b上。公共凸起垫73c布置于上部公共连接器63c上。
接着，通过划分基板41形成单个发光元件100，这样的单个发光元件100键合于电路基板101上。键合于电路基板101的发光元件100的示意性的剖视图在图14图示。
图14图示了单个发光元件100布置于电路基板101上的情形，但是在电路基板101上贴装有多个发光元件100。各个发光元件100构成能够发出蓝色光、绿色光及红色光的一个像素，在电路基板101上整齐排列多个像素而提供显示面板。
另外，发光元件100可以被黑色材料膜100覆盖。黑色材料膜100可以用于防止发光元件100之间的光干扰。发光元件100上的黑色材料膜100的厚度可以比发光元件100侧面上的黑色材料膜100的厚度薄，因此能够向发光元件100的上部方向射出光，向侧面传播的光被黑色材料膜100吸收。
另外，在基板41上可以形成多个发光元件100，这些发光元件100并非一个一个地转印到电路基板101，而是能够集体地转印到电路基板101上。通常将形成有多个发光元件100的基板41命名为晶圆。因此，晶圆包括基板41、重叠布置于基板41的第一LED叠层至第三LED叠层以及形成于各个发光元件区域的凸起垫。图15a至图15i是用于说明将晶圆上的多个发光元件100转印到电路基板的方法的示意性的剖视图。在此，对将形成于基板41上的发光元件100集体地转印到电路基板101的方法进行说明。
参照图15a，如通过发光元件制造方法所说明，若完成图13A、图13B、图13C及图13D的工序，则提供在单个基板41上形成有多个发光元件100的晶圆。在此，为了便于说明，示出了10个发光元件区域，但是在一个基板41上可以包括更多的发光元件区域。进一步，基板41可以经过薄化(thinning)工序而变得比生长第三LED叠层43时更薄。
之后，通过激光划片在基板41形成划线。划线可以形成于基板41上表面侧，也可以形成于基板41下表面。通过划线限定发光元件100区域。
参照图15b，通过裂片工序沿划线划分发光元件100。可以利用刀片使通过激光划片形成有划片槽的基板41裂开。在形成有划片槽的基板41贴附于裂片用带121的状态下，刀片对基板41施加冲击或压力，从而沿划片槽进行断裂，从而执行裂片。据此，沿划线将单个发光元件100划分为芯片单位。
现有，在结束裂片之后，经历扩展裂片用带而使发光元件100分开的过程，但是在本实施例中省略扩展工序。
参照图15c，将完成裂片的发光元件100在保持其位置关系的同时转印到临时基板131上。在临时基板131上表面可以包括转印用带。临时基板131用于变更基板41与凸起垫的上下方向。即，随着转印到临时基板131，发光元件100按发光元件100的凸起垫朝向临时基板131的方式贴附于转印用带上。
参照图15d，在保持贴附于临时基板131上的发光元件100的位置关系的同时将发光元件100转印到支撑基板141上。在支撑基板141上布置转印用带143，因此基板41贴附于转印用带143，凸起垫布置为远离转印用带143。
在本实施例中，转印用带143可以就有粘合力根据温度而不同的特性。例如，可以温度越低，粘合力越大，而温度越高，粘合力越小。尤其，凸起垫可以通过加热而键合于电路基板，键合温度下的转印用带143的粘合力比常温下的粘合力相对较小。
转印用带143例如可以是包括丙烯酸或硅树脂系列的粘合剂的带，然而并不局限于此。转印用带143具有在键合温度下能够保持恒定强度的粘合力的耐热性。
参照图15e，提供上表面具有垫的电路基板101。垫以与用于显示的像素的整齐排列位置对应的方式排列于电路基板101上。通常，如图所示，整齐排列于基板41上的发光元件100的间隔相比于电路基板101内的像素的间隔更紧密。
参照图15f，将发光元件100的凸起垫键合于电路基板101上的垫。支撑基板141与电路基板101紧贴，使得发光元件100的凸起垫接触到电路基板101上的垫。接着，通过将支撑基板141加压于电路基板10的1同时对凸起垫和垫加热，来使凸起垫与垫彼此键合。作为一例，通过对固定支撑基板141的头部和装载电路基板101的装载部进行加热，来向凸起垫和垫传递热量，据此，能够对凸起垫和垫加热而进行键合。凸起垫和垫例如可以利用In、Pb、AuSn或CuSn键合进行键合。In键合可以大致在约150至200℃范围内进行键合，AuSn键合可以在约300℃范围内进行键合，CuSn键合可以大致在约200至250℃范围内进行键合。另外，由于位于像素区域之间的发光元件100没有将被键合的垫，因此维持远离电路基板101的状态。
在加热期间，通过凸起垫与垫之间的金属形成金属键合。经过充足的键合时间，在键合温度下完成金属键合，并且凸起垫与电路基板101上的垫之间的粘合力增加。
参照图15g，通过将键合于垫的发光元件100从支撑基板141及转印用带143分离，发光元件100被转印到电路基板101。据此，提供在电路基板101上整齐排列有发光元件100的显示面板。
在一实施例中，发光元件100可以在键合温度下从转印用带143分离。在这种情况下，键合温度下转印用带143与发光元件100之间的粘合力小于凸起垫与垫之间的粘合力，因此键合于垫的发光元件100被转印到电路基板101上。
在另一实施例中，在键合温度下完成键合之后，键合物质可以冷却，且冷却至虽然高于常温，但是比键合温度低的中间温度。发光元件100可以在该中间温度下从转印用带143分离而转印到电路基板101上。转印用带143在比常温低的中间温度下具有相对较低的结合力。尤其，在所述中间温度下，转印用带143与发光元件100的粘合力可以小于凸起垫与垫之间的粘合力，因此，在中间温度下能够易于从转印用带143转印到电路基板101。
另外，若转印用带143冷却至常温，则粘合力增加，因此能够稳定地保持残留于支撑基板141的发光元件100。
根据本实施例，由于将经过划片及裂片工序而分离为单个芯片的发光元件100在保持位置关系的同时转印到转印用带，因此无需以往的重新排列工序，据此，能够缩短贴装工序时间。
尤其，由于转印第一LED叠层23、第二LED叠层33、第三LED叠层43彼此重叠的发光元件100，因此无需按子像素贴装发光元件，能够在各个像素仅贴装一个发光元件100而提供显示装置，从而能够进一步缩短贴装工序时间。
接着，参照图15h，黑色材料膜110覆盖电路基板101上的发光元件100。黑色材料膜110可以通过真空层压(vacuum lamination)工序贴附于发光元件100上，由此黑色材料膜110可以紧密贴附于发光元件100及电路基板101。
参照图15i，在黑色材料膜110紧密贴附于发光元件100之后，利用轧制使发光元件100上的黑色材料膜110平坦。据此，可以减小发光元件100上的黑色材料膜110的厚度，并且可以通过黑色材料填充发光元件100之间的区域。
据此，完成显示面板，完成的显示面板可以贴装于参照图1所说明的多样的显示装置。
图16a及图16b是用于说明根据本公开的又一实施例的将发光元件转印到电路基板的方法的示意性的剖视图。
参照图16a，本实施例与上文参照图15a至图15i所说明的转印方法大致相似，但是差异在于省略了利用刀片的裂片工序。
即，在本实施例中，裂片可以通过激光划片执行。虽然在图15a中激光划片在基板41的上表面或下表面形成划片槽，但是在本实施例中，激光划片贯通基板41形成。这样的激光划片可以通过利用参照图15a所说明的激光划分基板41而执行，也可以通过利用隐形激光器向基板41内部照射激光而执行。
并且，由于通过激光划片分离发光元件100，因此在贴附于带121的状态下执行划片工序。此时，凸起垫可以布置为朝向带121，并且在基板41布置于上表面的状态下执行激光划片。
参照图16b，通过激光划片划分为单个芯片的发光元件100在保持其位置关系的同时被转印到支撑基板141上的转印用带143。因此，在本实施例中，可以省略转印到临时基板(图15c的131)的过程。
接着，如参照图15e至图15i所说明，发光元件100可以转印到电路基板101。
图17a及图17b是用于说明根据本公开的又一实施例的将发光元件转印到电路基板的方法的示意性的剖视图。
虽然在上文的实施例中，对形成于基板41上的第一LED叠层23、第二LED叠层33、第三LED叠层43通过隔离工序形成分离槽而预先分离为发光元件区域之后执行激光划片工序的情况进行了说明，但是隔离工序可以省略，也可以通过划片及裂片形成发光元件区域。图17a及图17b是用于说明将发光元件200从不经过隔离工序而形成的晶圆转印到电路基板101的方法的剖视图。
参照图17a，除了不经历隔离工序之外，经过在上文所说明的发光元件100制造方法中所说明的工序提供在基板41上重叠有第一LED叠层23、第二LED叠层33、第三LED叠层43的晶圆。在基板41上形成多个发光元件200，对应于各个发光元件布置凸起垫。
接着，通过激光划片在晶圆形成划片槽。划片槽可以贯通第一LED叠层23、第二LED叠层33、第三LED叠层43的至少一部分而形成，并且，也可以形成于基板41的上表面的一部分。
参照图17b，在形成划片槽之后，基板41贴附于裂片用带121，如参照图15b所说明，利用刀片执行裂片。接着，可以经参照图15c至图15i所说明的工序将发光元件200转印到电路基板101上。
虽然在本实施例中对经历全部激光划片及裂片工序的实施例进行说明，但是如图16a及图16b所述，可以通过激光划片分离发光元件200，因此，裂片工序也可以省略。
以上，已对本发明的多样的实施例进行了说明，然而本发明并不限定于这些实施例。并且，在不脱离本发明的技术思想的限度内，对一个实施例说明的事项或构成要素也可以应用于其他实施例。

Claims (20)

1.一种发光元件转印方法，包括如下步骤：
准备具有基板、布置于所述基板上的半导体层以及布置于所述半导体层上部并在多个发光元件区域整齐排列的凸起垫的晶圆；
将所述晶圆划分为多个发光元件，所述发光元件保持彼此接触的位置关系；
按在保持所述发光元件的位置关系的同时使所述基板侧朝向转印用带的方式，将所述发光元件贴附于支撑基板上的转印用带；
准备垫整齐排列的电路基板；
按使所述多个发光元件中的一部分发光元件上的凸起垫接触于所述电路基板上的垫的方式使所述支撑基板与所述电路基板紧密贴附；
对所述凸起垫和垫加热而将所述一部分发光元件键合于所述垫；
从所述转印用带分离键合于所述垫的发光元件。
2.根据权利要求1所述的发光元件转印方法，其中，
将所述晶圆划分为多个发光元件的步骤包括如下步骤：
通过激光划片在所述晶圆形成划片槽；
在裂片用带上沿所述划片槽划分晶圆。
3.根据权利要求2所述的发光元件转印方法，其中，
将所述发光元件贴附于支撑基板上的转印用带的步骤包括如下步骤：
在保持位置关系的同时将贴附于所述裂片用带上的发光元件转印到临时基板上；
将转印到所述临时基板上的发光元件转印到所述转印用带。
4.根据权利要求1所述的发光元件转印方法，其中，
将所述晶圆划分为多个发光元件的步骤不经过裂片工序而利用激光执行。
5.根据权利要求1所述的发光元件转印方法，其中，
从所述转印用带分离键合于所述垫的发光元件的步骤在比常温高的温度下执行。
6.根据权利要求5所述的发光元件转印方法，其中，
从所述转印用带分离键合于所述垫的发光元件的步骤在键合所述凸起垫与所述垫的键合温度下执行。
7.根据权利要求5所述的发光元件转印方法，其中，
当从所述转印用带分离键合于所述垫的发光元件时，所述转印用带与发光元件之间的粘合力小于所述凸起垫与所述垫的粘合力。
8.根据权利要求7所述的发光元件转印方法，其中，
相比于常温，所述转印用带在键合所述凸起垫与所述垫的键合温度下具有更小的粘合力。
9.根据权利要求1所述的发光元件转印方法，其中，
将要转印到所述电路基板上的发光元件之间的间隔大于至少一个发光元件的宽度。
10.将要转印到所述电路基板上的发光元件之间的间隔是恒定的。
11.根据权利要求1所述的发光元件转印方法，其中，
所述半导体层包括第一LED叠层的半导体层、第二LED叠层的半导体层及第三LED叠层的半导体层，
所述第一LED叠层至第三LED叠层相互重叠。
12.根据权利要求11所述的发光元件转印方法，其中，
在所述第一LED叠层与第三LED叠层之间布置有所述第三LED叠层，
所述第三LED叠层相比于所述第一LED叠层更靠近所述基板而布置，
所述第一LED叠层至第三LED叠层均包括第一导电型半导体层、活性层及第二导电型半导体层，
所述凸起垫包括第一凸起垫至第三凸起垫和公共凸起垫，
所述公共凸起垫共同地电连接于所述第一LED叠层至第三LED叠层，
所述第一凸起垫至第三凸起垫分别电连接于所述第一LED叠层至第三LED叠层。
13.根据权利要求12所述的发光元件转印方法，其中，
所述凸起垫位于所述第一LED叠层上。
14.根据权利要求12所述的发光元件转印方法，其中，
所述第一LED叠层、第二LED叠层及第三LED叠层分别发出红色光、绿色光及蓝色光。
15.根据权利要求12所述的发光元件转印方法，其中，
所述发光元件还包括：
第一透明电极，置于所述第一LED叠层与所述第二LED叠层之间，并且欧姆接触于所述第一LED叠层的下表面；
第二透明电极，置于所述第一LED叠层与所述第二LED叠层之间，并且欧姆接触于所述第二LED叠层的上表面；
第三透明电极，置于所述第二LED叠层与所述第三LED叠层之间，并且欧姆接触于所述第三LED叠层的上表面；
n电极垫，布置于所述第三LED叠层的第一导电型半导体层上；以及
下部p电极垫，布置于所述第三透明电极上，其中，所述n电极垫的上表面位于与所述下部p电极垫的上表面相同的高度。
16.根据权利要求15所述的发光元件转印方法，其中，
所述第一透明电极至第三透明电极分别接触于第二导电型半导体层，
所述第一透明电极至第三透明电极中的至少一个透明电极从所述第一LED叠层至第三LED叠层的第二导电型半导体层的边缘部位凹陷。
17.根据权利要求15所述的发光元件转印方法，其中，
所述公共凸起垫共同地电连接于所述第一LED叠层至第三LED叠层的第一导电型半导体层，
所述第一凸起垫至第三凸起垫分别电连接于第一LED叠层至第三LED叠层的第二导电型半导体层。
18.根据权利要求12所述的发光元件转印方法，其中，
所述发光元件还包括：
第一键合层，置于所述第二LED叠层与第三LED叠层之间；以及
第二键合层，置于所述第一LED叠层与第二LED叠层之间。
19.一种显示装置，包括：
电路基板，上表面具有垫；以及
多个发光元件，整齐排列于所述电路基板上，
其中，所述多个发光元件分别包括：
第一LED叠层；
第二LED叠层，位于所述第一LED叠层上；
第三LED叠层，位于所述第二LED叠层上；
基板，位于所述第三LED叠层上；
凸起垫，位于所述第一LED叠层与所述电路基板之间，
其中，所述凸起垫键合于所述垫，
所述凸起垫与所述垫通过In、Pb、AuSn或CuSn键合。
20.根据权利要求19所述的显示装置，其中，
所述基板为所述第三LED叠层的生长基板。
CN202080013902.2A 2019-02-14 2020-02-13 显示用发光元件转印方法及显示装置 Pending CN113424315A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962805545P 2019-02-14 2019-02-14
US62/805,545 2019-02-14
US16/788,605 US11387383B2 (en) 2019-02-14 2020-02-12 Method of transferring light emitting device for display and display apparatus
US16/788,605 2020-02-12
PCT/KR2020/002006 WO2020166985A1 (ko) 2019-02-14 2020-02-13 디스플레이용 발광 소자 전사 방법 및 디스플레이 장치

Publications (1)

Publication Number Publication Date
CN113424315A true CN113424315A (zh) 2021-09-21

Family

ID=72042279

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080013902.2A Pending CN113424315A (zh) 2019-02-14 2020-02-13 显示用发光元件转印方法及显示装置

Country Status (7)

Country Link
US (2) US11387383B2 (zh)
EP (1) EP3926680B1 (zh)
JP (1) JP2022520755A (zh)
KR (1) KR20210116456A (zh)
CN (1) CN113424315A (zh)
BR (1) BR112021016015A2 (zh)
WO (1) WO2020166985A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11211528B2 (en) * 2019-03-13 2021-12-28 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same
US11437353B2 (en) * 2019-11-15 2022-09-06 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same
EP4060753A4 (en) * 2019-11-15 2024-01-17 Seoul Viosys Co., Ltd LIGHT EMITTING DEVICE FOR A DISPLAY AND DISPLAY DEVICE THEREFOR
US20210375980A1 (en) * 2020-05-28 2021-12-02 Seoul Viosys Co., Ltd. Light emitting device and display apparatus having the same
JP2023549535A (ja) * 2020-11-16 2023-11-27 イノベーション セミコンダクター モノリシック半導体ｌｅｄ表示システム及びそのデバイス
WO2022226829A1 (zh) * 2021-04-28 2022-11-03 京东方科技集团股份有限公司 一种光场显示装置及其显示方法
CN116741762B (zh) * 2023-08-16 2023-11-24 江西兆驰半导体有限公司 一种堆叠式全彩Micro-LED芯片及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101075654A (zh) * 2006-09-05 2007-11-21 武汉迪源光电科技有限公司 纯金Au的合金键合LED倒装工艺方法
JP2015011760A (ja) * 2013-06-26 2015-01-19 旭化成イーマテリアルズ株式会社 半導体発光素子用積層体及びその製造方法並びに半導体発光素子
WO2018101616A1 (ko) * 2016-11-30 2018-06-07 서울바이오시스주식회사 복수의 발광셀들을 가지는 발광 다이오드
WO2018174425A1 (ko) * 2017-03-21 2018-09-27 서울바이오시스주식회사 분포 브래그 반사기 적층체를 구비하는 발광 다이오드
US10096740B1 (en) * 2017-05-23 2018-10-09 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing color micro light-emitting diode array substrate

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7202504B2 (en) * 2004-05-20 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element and display device
JP4745073B2 (ja) 2006-02-03 2011-08-10 シチズン電子株式会社 表面実装型発光素子の製造方法
JP5710098B2 (ja) 2008-03-27 2015-04-30 日立化成株式会社 半導体装置の製造方法
JP5414462B2 (ja) 2009-10-30 2014-02-12 シチズン電子株式会社 半導体素子の製造方法
JP2015012244A (ja) 2013-07-01 2015-01-19 株式会社東芝 半導体発光素子
KR102456654B1 (ko) * 2014-11-26 2022-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
JP6625854B2 (ja) * 2015-10-06 2019-12-25 株式会社ディスコ 光デバイスウエーハの加工方法
WO2017066921A1 (en) * 2015-10-20 2017-04-27 Goertek.Inc Transferring method, manufacturing method, device and electronic apparatus of micro-led
KR101876008B1 (ko) 2015-12-31 2018-07-09 한국광기술원 Ｌｅｄ 구조체 및 이의 전사방법
KR102513080B1 (ko) * 2016-04-04 2023-03-24 삼성전자주식회사 Led 광원 모듈 및 디스플레이 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101075654A (zh) * 2006-09-05 2007-11-21 武汉迪源光电科技有限公司 纯金Au的合金键合LED倒装工艺方法
JP2015011760A (ja) * 2013-06-26 2015-01-19 旭化成イーマテリアルズ株式会社 半導体発光素子用積層体及びその製造方法並びに半導体発光素子
WO2018101616A1 (ko) * 2016-11-30 2018-06-07 서울바이오시스주식회사 복수의 발광셀들을 가지는 발광 다이오드
WO2018174425A1 (ko) * 2017-03-21 2018-09-27 서울바이오시스주식회사 분포 브래그 반사기 적층체를 구비하는 발광 다이오드
US10096740B1 (en) * 2017-05-23 2018-10-09 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing color micro light-emitting diode array substrate

Also Published As

Publication number Publication date
US11387383B2 (en) 2022-07-12
BR112021016015A2 (pt) 2021-10-05
EP3926680B1 (en) 2023-10-25
JP2022520755A (ja) 2022-04-01
KR20210116456A (ko) 2021-09-27
EP3926680A4 (en) 2022-11-09
WO2020166985A1 (ko) 2020-08-20
EP3926680C0 (en) 2023-10-25
US20200266318A1 (en) 2020-08-20
EP3926680A1 (en) 2021-12-22
US20220352413A1 (en) 2022-11-03

Similar Documents

Publication Publication Date Title
CN113424315A (zh) 显示用发光元件转印方法及显示装置
CN113424314B (zh) 显示器用发光元件以及具有该发光元件的显示装置
CN213845268U (zh) 显示器用发光元件
JP7460650B2 (ja) ディスプレイ用発光素子及びそれを有するディスプレイ装置
US10658423B2 (en) Method of manufacturing light emitting device
US10381400B2 (en) Method of manufacturing light emitting device
US11508778B2 (en) Light emitting device for display and display apparatus having the same
CN212934647U (zh) 显示用发光元件及具有该显示用发光元件的显示装置
CN212412081U (zh) 显示用发光元件以及具有其的显示装置
US11961873B2 (en) Light emitting device for display and display apparatus having the same
CN211088274U (zh) 显示装置
CN211654819U (zh) 显示器用发光元件以及具有该发光元件的显示装置
CN213071133U (zh) 显示器用发光元件及显示装置
CN211088273U (zh) 显示器用发光元件以及具有该发光元件的显示装置
US11437353B2 (en) Light emitting device for display and display apparatus having the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination