CN100499189C - 纯金Au的合金键合LED倒装芯片的制备方法 - Google Patents

纯金Au的合金键合LED倒装芯片的制备方法 Download PDF

Info

Publication number
CN100499189C
CN100499189C CNB2006101244494A CN200610124449A CN100499189C CN 100499189 C CN100499189 C CN 100499189C CN B2006101244494 A CNB2006101244494 A CN B2006101244494A CN 200610124449 A CN200610124449 A CN 200610124449A CN 100499189 C CN100499189 C CN 100499189C
Authority
CN
China
Prior art keywords
layer
chip
gan layer
silicon substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006101244494A
Other languages
English (en)
Other versions
CN101075654A (zh
Inventor
董志江
靳彩霞
黄素梅
姚雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AQUALITE OPTOELECTRONICS CO., LTD.
Original Assignee
Diyuan Photoelectric Science & Technology Co Ltd Wuhan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Diyuan Photoelectric Science & Technology Co Ltd Wuhan filed Critical Diyuan Photoelectric Science & Technology Co Ltd Wuhan
Priority to CNB2006101244494A priority Critical patent/CN100499189C/zh
Publication of CN101075654A publication Critical patent/CN101075654A/zh
Application granted granted Critical
Publication of CN100499189C publication Critical patent/CN100499189C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种纯金Au的合金键合LED倒装芯片的制备方法，由P-N电极外延片和纯金填充层、合金填充层及带有反射层的硅衬底组成；P-N电极外延片包括蓝宝石衬底，在蓝宝石衬底上形成的N-GaN层，在N-GaN层上形成的P-GaN层和发光层(发光层位于N-GaN层和P-GaN层之间)，在P-GaN层表面淀积形成的有利于电流扩散的金属层即透明导电层，由P-GaN层和N-GaN层分别引出的P-N电极，在P-N电极之间生长的隔离层(钝化层)；在本征半导体硅衬底上形成电学隔离层，在该电学隔离层上形成金属反射层；所述P-N电极外延片和带有反射层的硅衬底通过填充纯金和其它合金纯加热法键合进行倒装焊接形成大功率LED倒装芯片。该芯片的制作方法包括调节纯加热倒装焊接键合温度和时间，降低LED的电压和优化芯片的成品率。本发明可使大功率LED倒装芯片降低电压，使LED产生的热量降低，提高倒装芯片的成品率和可靠性。

Description

纯金Au的合金键合LED倒装芯片的制备方法
技术领域
本发明涉及一种半导体器件的制造工艺方法，特别是涉及一种纯金Au的合金键合LED倒装芯片(Flip-Chip)的制备方法。
背景技术
发光二极管LED技术发展到如今，单元光通量的提高使得它可以进入照明领域称作半导体照明，半导体照明是近百年来照明技术的真正革命。由于半导体材料将电能直接转化为光，所以半导体照明具有与传统照明光源最大的不同在于它的光线不会产生热量。然而，大功率LED光通量的提高进程中伴随着散热方面的技术瓶颈，散热处理是否成功直接影响到半导体照明的光学参数及产品的寿命指标。
目前，传统的蓝宝石衬底GaN大功率芯片，电极位于芯片的出光面上。约30％的光被P电极吸收，且由于P-GaN层有限的电导率，要求在P-GaN层表面再沉淀一层电流扩散的金属层。这个电流扩散层会遮住一部分光，从而降低芯片的出光效率。因此这种P型接触结构制约了LED芯片的工作功率。同时这种结构pn结的热量通过蓝宝石衬底导出去，导热路径较长。由于蓝宝石的热导系数较金属低(35W/m·K)，因此，这种结构的LED芯片热阻会较大。此外，这种结构的P电极和引线也会挡住部分光线进入器件封装，且正装结构上面通常涂上一层环氧树脂，而环氧树脂导热能力很差，造成散热难的问题，影响器件的性能参数和可靠性。所以，这种正装LED芯片从器件结构本身对器件功率、出光效率和热性能等方面均构成较大影响。为了克服正装芯片的这些不足，美国Lumileds公司发明了PbSn倒装芯片。氮化镓基LED芯片倒扣在硅芯片上，硅芯片上有两个打线焊盘，封装时打金线与外界电源相接。倒扣焊接技术工艺包括电镀等工艺技术在电极上焊接的数个BUMP(PbSn)与硅衬底上对应的BUMP通过共晶焊接在一起，硅衬底通过粘接材料与器件内部热沉粘接在一起，光从蓝宝石衬底取出。相对于正装结构，这种倒装结构具有电、光、热等方面较优的特性。
但上述倒装芯片结构中，硅衬底与芯片间的最小间距大约为25—40μm，芯片与电极及硅片的接触面积有限，电极及硅片所形成的欧姆接触的稳定性、可靠性和传热性仍有局限性。此外采用Pb金属，工艺过程和产品都不环保。在倒装芯片制作过程中，如何改善芯片的正向电压，间接的改善芯片散热问题，提高倒装芯片的质量和成品率，采用环保的工艺和材料，是器件加工工艺中面临的几个主要难题。大功率芯片的电压高，主要因素是电阻高，高电阻与外延本身、电极设计与制作，及倒装焊接制作工艺密切相关。在额定工作条件下，电阻高会使得LED产生的热量过大，进而导致器件的结温过高、器件的出光效率下降、可靠性降低。
发明内容
1、要解决的技术问题
本发明所要解决的技术问题是提供一种纯金Au的合金键合LED倒装芯片的制备方法，工艺过程和产品都完全符合环保要求，同时使大功率LED倒装芯片降低电压，使LED产生的热量降低，提高倒装芯片的可靠性。
2、技术方案
本发明提供一种纯金Au的合金键合LED倒装芯片的制备方法，它可有效提高LED倒装芯片的散热能力和成品率，并降低倒装芯片的电压。
本发明的技术方案为：纯金Au的合金键合LED倒装芯片的制备方法，其特征在于：LED倒装芯片由P-N电极外延片、纯金填充层、合金填充层、钝化层及带有反射层的硅衬底组成；采用下述方法制备：
P-N电极外延片及钝化层制备：在蓝宝石衬底上形成的N-GaN层，在N-GaN层上形成的P-GaN层和发光层，发光层位于N-GaN层和P-GaN层之间，在P-GaN层表面淀积形成的有利于电流扩散的金属层即透明导电层，由P-GaN层和N-GaN层分别引出的P-N电极，在P-N电极之间生长的钝化层；
带有反射层的硅衬底的制备：在本征半导体硅衬底上形成电学隔离层，在该电学隔离层上形成金属反射层；
纯加热法键合倒装焊接：P-N电极外延片和带有反射层的硅衬底通过填充纯金和其它合金纯加热法键合进行倒装焊接形成LED倒装芯片；焊接工艺参数：加热键合温度控制在200℃～350℃，调节焊接时间，范围为50ms～250ms。
P-N电极外延片和硅衬底之间的填充材料其它合金为Au、Al、Cu、Pb、Sn、In组合化合物。
P-N电极外延片和硅衬底键合时，P-GaN层与硅衬底反射层之间的距离为2～10μm。
本发明所述的纯金Au的合金键合LED倒装芯片制作工艺方法包括如下步骤：
首先制作P-N电极外延片，包括如下步骤：在蓝宝石衬底上采用ICP(耦合离子刻蚀)或RIE(反应离子刻蚀)设备利用氯离子及氩离子进行干法刻蚀，形成P-GaN层和发光层，并使P-GaN层和发光层与其下面的N-GaN层形成电接触，刻蚀时用光刻胶或SiO2作掩膜；在P-GaN层的表面采用真空电子束蒸发形成一层有利于电流扩散的金属层即透明导电层；由P-GaN层和N-GaN层采用磁控溅射或电子束蒸发分别形成引出的P-N电极；在P-N电极之间采用PECVD(等离子增强化学汽相淀积)生长一层70nm-120nm的SiO2钝化层；
然后制作带有反射层的硅衬底，包括如下步骤：在本征半导体硅衬底上利用PECVD沉积一层P-N电极的电学隔离层，该电学隔离层为SiO2或Si3N4绝缘层，厚度为50nm-100nm，然后用磁控溅射或电子束蒸发一层厚度为200nm-300nm的金属反射层，该金属反射层采用TiAl(钛铝)或TiAg(钛银)；
最后，将制作好的P-N电极外延片分割成1000μm×1000μm的器件，将制作好的带反射层的硅衬底分割成1500μm×1500μm的器件，将两者通过填充纯金和其它合金纯加热法键合进行倒装焊接在一起。
本发明纯金Au的合金键合LED倒装芯片中，由于倒装焊接、键合时，采用具有高导热效率的纯金和Au、Al、Cu、Pb、Sn、In等组合化合物合金作为填充材料，可通过纯加热法实现倒装焊接，减小P、N—GaN层与硅衬底间的距离，P-GaN层与硅衬底反射层之间的距离被控制在2—15μm的小间距，高导热性能和低电阻使得LED芯片节的热量可以较快地传导和散发出去，改善了倒装焊接的稳定性和成品率，降低了LED的电压，提高了大功率LED倒装芯片的散热能力、稳定性、成品率。因此，采用本发明的方法可以降低大功LED倒装芯片的电压，同时优化了散热，提高了芯片的稳定性和成品率。
3、有益效果
总之，本方法通过在P-N电极外延片和硅衬底之间通过纯加热法填充纯金和其它合金进行倒装焊接、键合功率LED倒装芯片，十分有效地提高了大功率LED倒装芯片的散热能力、可靠性和成品率，从而极大地提高了芯片的质量和器件的性能。本方法是制作大功率LED倒装芯片和提高器件质量和性能的十分有效的工艺方法
附图说明
下面结合附图和具体实施方式对本发明做进一步详细的说明：
图1是所发明技术倒装芯片结构示意图。
图2是在不同的焊接温度下，倒装芯片电压与焊接时间关系曲线图；
图3是倒装芯片的成品率；
图4是倒装芯片电压的分布图；
具体实施方式
本发明纯金Au的合金键合LED倒装芯片，由P-N电极外延片、纯金填充层、合金填充层、P-N电极之间生长的隔离层(钝化层)及带有反射层的硅衬底组成；
P-N电极外延片包括蓝宝石衬底，在蓝宝石衬底上形成的N-GaN层，在N-GaN层上形成的P-GaN层和发光层(发光层位于N-GaN层和P-GaN层之间)，在P-GaN层表面沉积形成有利于电流扩散的金属层即透明导电层，由P-GaN层和N-GaN层分别引出的P-N电极，在P-N电极之间生长的隔离层(钝化层)；
所述带有反射层的硅衬底包括在本征半导体硅衬底上形成的电学隔离层，在该电学隔离层上形成金属反射层；
所述P-N电极外延片和硅衬底之间通过纯加热法填充纯金和其它合金进行倒装焊接、键合功率LED倒装芯片。
对于一般的倒装芯片，倒扣焊接是通过运用种球机，选用合适尺寸的金线和适当的种球温度，控制Wire-Bond球(超声金丝球)的尺寸，接着利用Die-Bond(倒装焊接)机超声波进行焊接。电极上焊接的数个BUMP(金球)与硅衬底上对应的BUMP通过共晶焊接在一起。焊接工艺复杂，金球与P、N—GaN层及硅衬底的接触面积有限且难以控制，P、N—GaN层与硅衬底间的距离较大，P—GaN层硅衬底间较大，如果处理不好，容易使LED的电压及热阻过大，导致LED的稳定性差及成品率低。
如图1所示，在纯金Au的合金键合LED倒装芯片中，由于倒装焊接、键合时，采用具有高导热效率的纯金和Au、Al、Cu、Pb、Sn、In等组合化合物合金作为填充材料，可通过纯加热法实现倒装焊接，减小P、N—GaN层与硅衬底间的距离，P-GaN层与硅衬底反射层之间的距离被控制在2—15μm的小间距，高导热性能和低电阻使得LED芯片的热量可以较快地传导和散发出去，改善了倒装焊接的稳定性和成品率，降低了LED的电压，提高了大功率LED倒装芯片的散热能力、稳定性、成品率。
下面结合一个具体实施方式对本发明所述的大功率LED倒装芯片制作工艺方法进行说明：
为制备上述纯金Au的合金键合LED倒装芯片，本发明的制备方法，包括以下步骤：
首先，运用MOCVD(金属有机化学气相沉积)设备外延生长GaN基大功率LED结构外延片，衬底为蓝宝石(Al2O3)。然后刻蚀N面台阶和芯片尺寸的划道，露出N-GaN台面，以便作N电极及焊垫。N型台面用反应离子刻蚀设备RIE刻蚀，反应气体为Cl：Ar＝10：3。
采用ICP(耦合等离子体刻蚀)或RIE(反应离子刻蚀)设备利用氯离子及氩离子进行干法刻蚀，形成的P-GaN层和发光层，并使P-GaN层和发光层与其下面的N-GaN层形成电接触，刻蚀时用光刻胶或SiO2作掩膜。
之后在P-GaN层上蒸镀一层厚度为200nm-300nm的透明导电薄膜ITO，作为透明导电层。
由P-GaN层和N-GaN层采用磁控溅射或电子束蒸发分别蒸镀形成以Ni/Au的金属组合(镍/金)为金属组合的P-N电极和焊垫。电极尺寸为90μm～120μm(当P-N电极外延片尺寸为1000μm×1000μm时)。
在P-N电极之间采用PECVD(等离子增强化学汽相沉积)生长一层80nm的SiO2钝化层。然后用化学机械抛光(CMP)设备将蓝宝石由350μm～450μm减薄至90μm～150μm。
在2英寸本征半导体硅衬底上利用PECVD(等离子增强化学汽相沉积)沉积一层P-N电极的电学隔离层，该电学隔离层为SiO2或Si3N4绝缘层，厚度为50nm-100nm，然后用磁控溅射或电子束蒸发一层厚度为200nm-300nm的金属反射层，该金属反射层采用TiAl(钛铝)或TiAg(钛银)。
最后，将制作好的P-N电极外延片分割成1000μm×1000μm的器件，将制作好的带反射层的硅衬底用切割机分割成1500μm×1500μm的器件。将作好电极的P-N电极外延片用激光划片机分割成1000μm×1000μm的器件。将两者通过填充纯金和其它合金纯加热法键合进行倒装焊接在一起。
实施例一，调节焊接温度和时间。
所述将LED晶片与硅衬底焊接在一起的工艺参数如下：
加热键合温度控制在200℃～350℃，调节焊接时间，范围为50ms～250ms。由图2可以看出在焊接温度参数不变的前提下，通过调节焊接时间测得的晶粒VF(正向电压)的相互间的差值△VF。其中，当焊接温度为200℃时，差值△VF仅为0.2V。当焊接温度增加时，差值△VF增加，且当焊接温度较大，为350℃时，差值△VF随焊接时间的增大而明显增大。
图3为所发明技术倒装芯片(有填充)与现有技术倒装芯片(无填充)的成品率的比较。由此图可见，所发明技术倒装芯片的成品率相对于已有技术提高了2倍。图4为所发明技术倒装芯片(有填充)与现有技术倒装芯片(无填充)的正向电压的分布图。所发明技术制作出的倒装芯片的正向电压分布在一个很窄的范围，芯片的正向电压的一致性较好，相对于已有技术提高了2倍。降低焊接时间、降低焊接温度目的是在制作过程中减少对芯粒内部结构的损坏程度，控制好导体本身的体电阻。若不控制好体电阻，会导致导体本身产生大量的热量，加快电子对晶格碰撞。这样会减少电子与空穴复合机率，影响芯粒的出光效率和寿命。因此通过调节焊接时间、焊接温度等工艺参数可以降低大功率芯片电压，提高出光效率和可靠性。

Claims (3)

1、纯金Au的合金键合LED倒装芯片的制备方法，其特征在于：LED倒装芯片由P-N电极外延片、纯金填充层、合金填充层、钝化层及带有反射层的硅衬底组成；采用下述方法制备：
P-N电极外延片及钝化层制备：在蓝宝石衬底上形成的N-GaN层，在N-GaN层上形成的P-GaN层和发光层，发光层位于N-GaN层和P-GaN层之间，在P-GaN层表面淀积形成的有利于电流扩散的金属层即透明导电层，由P-GaN层和N-GaN层分别引出的P-N电极，在P-N电极之间生长的钝化层；
带有反射层的硅衬底的制备：在本征半导体硅衬底上形成电学隔离层，在该电学隔离层上形成金属反射层；
纯加热法键合倒装焊接：P-N电极外延片和带有反射层的硅衬底通过填充纯金和其它合金纯加热法键合进行倒装焊接形成LED倒装芯片；焊接工艺参数：加热键合温度控制在200℃～350℃，调节焊接时间，范围为50ms～250ms。
2、如权利要求1所述的纯金Au的合金键合LED倒装芯片的制备方法，其特征在于：P-N电极外延片和硅衬底之间的填充材料其它合金为Au、Al、Cu、Pb、Sn、In组合化合物。
3、如权利要求1所述的纯金Au的合金键合LED倒装芯片的制备方法，其特征在于：P-N电极外延片和硅衬底键合时，P-GaN层与硅衬底反射层之间的距离为2～10μm。
CNB2006101244494A 2006-09-05 2006-09-05 纯金Au的合金键合LED倒装芯片的制备方法 Expired - Fee Related CN100499189C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006101244494A CN100499189C (zh) 2006-09-05 2006-09-05 纯金Au的合金键合LED倒装芯片的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006101244494A CN100499189C (zh) 2006-09-05 2006-09-05 纯金Au的合金键合LED倒装芯片的制备方法

Publications (2)

Publication Number Publication Date
CN101075654A CN101075654A (zh) 2007-11-21
CN100499189C true CN100499189C (zh) 2009-06-10

Family

ID=38976547

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101244494A Expired - Fee Related CN100499189C (zh) 2006-09-05 2006-09-05 纯金Au的合金键合LED倒装芯片的制备方法

Country Status (1)

Country Link
CN (1) CN100499189C (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008026839A1 (de) * 2007-12-20 2009-07-02 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements in Dünnschichttechnik
CN101281944B (zh) * 2008-04-30 2010-06-02 苏州纳米技术与纳米仿生研究所 大功率led多层梯度材料散热通道的构造方法
CN102104099B (zh) * 2009-12-18 2012-05-09 上海蓝光科技有限公司 高亮度发光二极管芯片的制造方法
CN102347434B (zh) * 2010-08-03 2014-12-10 上海蓝光科技有限公司 倒装结构的发光二极管芯片及制作方法
CN102185073B (zh) * 2011-04-01 2012-09-19 厦门市三安光电科技有限公司 一种倒装发光二极管及其制作方法
CN102931313B (zh) * 2012-08-30 2014-11-19 安徽三安光电有限公司 倒装发光二极管及其制作方法
CN106463575A (zh) * 2014-07-23 2017-02-22 深圳市国源铭光电科技有限公司 Led光源的制作方法及批量制作方法
US11387383B2 (en) * 2019-02-14 2022-07-12 Seoul Viosys Co., Ltd. Method of transferring light emitting device for display and display apparatus
CN112701205B (zh) * 2021-03-23 2021-09-24 元旭半导体科技股份有限公司 一种深紫外芯片的全无机封装制备方法及深紫外芯片
CN113422291B (zh) * 2021-06-21 2022-06-07 常州纵慧芯光半导体科技有限公司 一种激光器及其制造方法与应用

Also Published As

Publication number Publication date
CN101075654A (zh) 2007-11-21

Similar Documents

Publication Publication Date Title
CN100499189C (zh) 纯金Au的合金键合LED倒装芯片的制备方法
US9397266B2 (en) Lateral semiconductor light emitting diodes having large area contacts
US8211722B2 (en) Flip-chip GaN LED fabrication method
CN100483755C (zh) 大功率led倒装芯片及其制作方法
CN102130244B (zh) 一种基于金刚石薄膜的led散热基底及其制作方法
CN103647012B (zh) 一种用于led的晶圆级封装的芯片转移方法
CN101308838B (zh) 一种高导通电压倒装led集成芯片及制造方法
CN107331679A (zh) 一种csp封装的高压led芯片结构及制作方法
TW200405586A (en) Selective placement of quantum wells in flipchip light emitting diodes for improved light extraction
JP2002335014A (ja) 高反射率オーミックコンタクトを有するＡｌＧａＩｎＮフリップ・チップ発光デバイス
CN105633254B (zh) 一种高压倒装芯片结构及其制备方法
CN107146840A (zh) 一种倒装led芯片阵列结构及其制备方法
CN106981550A (zh) 一种易封装易散热倒装高压led芯片
WO2009117859A1 (zh) 发光二极管的制造方法
US20150214435A1 (en) Semiconductor light emitting diode device and formation method thereof
CN104916771A (zh) 一种换衬底的正装GaN基发光二极管及其制备方法
CN103236490B (zh) Led倒装芯片封装器件、其制造方法及使用其的封装结构
CN101005107A (zh) 带金属凸点阵列结构的倒装发光二极管及其制作方法
CN102194972B (zh) 发光装置封装元件
CN106409997A (zh) Led芯片及其形成方法
CN100414704C (zh) 平面倒装led集成芯片及制造方法
CN104638097A (zh) 红光led倒装芯片的制作方法
CN104979441B (zh) 一种led芯片及其制作方法及led显示装置
TWI335114B (en) Optimized contact design for thermosonic bonding of flip-chip devices
CN103840073B (zh) 倒装发光二极管器件及其制造方法

Legal Events

Date Code Title Description
C57 Notification of unclear or unknown address
DD01 Delivery of document by public notice

Addressee: Dong Zhijiang

Document name: Written notice of preliminary examination of application for patent for invention

C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Process for preparaing reversing chip of pure-golden Au alloy bonding LED

Effective date of registration: 20110815

Granted publication date: 20090610

Pledgee: Bank of Hankou, Limited by Share Ltd, Optics Valley branch

Pledgor: Diyuan Photoelectric Science & Technology Co., Ltd., Wuhan

Registration number: 2011990000310

PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20130315

Granted publication date: 20090610

Pledgee: Bank of Hankou, Limited by Share Ltd, Optics Valley branch

Pledgor: Diyuan Photoelectric Science & Technology Co., Ltd., Wuhan

Registration number: 2011990000310

PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Process for preparaing reversing chip of pure-golden Au alloy bonding LED

Effective date of registration: 20130315

Granted publication date: 20090610

Pledgee: Bank of Hankou Limited by Share Ltd Optics Valley branch

Pledgor: Diyuan Photoelectric Science & Technology Co., Ltd., Wuhan

Registration number: 2013990000147

PLDC Enforcement, change and cancellation of contracts on pledge of patent right or utility model
C56 Change in the name or address of the patentee

Owner name: AQUALITE OPTOELECTRONICS CO., LTD.

Free format text: FORMER NAME: DIYUAN PHOTOELECTRIC SCIENCE + TECHNOLOGY CO., LTD., WUHAN

CP03 Change of name, title or address

Address after: 430000 No. 227, Optics Valley Road, East Lake Development Zone, Hubei, Wuhan, China

Patentee after: AQUALITE OPTOELECTRONICS CO., LTD.

Address before: 430074 building, No. 18, Huaguang Avenue, Kanto science and Technology Industrial Zone, East Lake District, Hubei, Wuhan, 12

Patentee before: Diyuan Photoelectric Science & Technology Co., Ltd., Wuhan

PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20150430

Granted publication date: 20090610

Pledgee: Bank of Hankou Limited by Share Ltd Optics Valley branch

Pledgor: AQUALITE OPTOELECTRONICS CO., LTD.

Registration number: 2013990000147

PLDC Enforcement, change and cancellation of contracts on pledge of patent right or utility model
PM01 Change of the registration of the contract for pledge of patent right

Change date: 20150430

Registration number: 2013990000147

Pledgor after: AQUALITE OPTOELECTRONICS CO., LTD.

Pledgor before: Diyuan Photoelectric Science & Technology Co., Ltd., Wuhan

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090610

Termination date: 20150905

EXPY Termination of patent right or utility model