JP3946683B2 - アクティブマトリクス基板の製造方法 - Google Patents
アクティブマトリクス基板の製造方法 Download PDFInfo
- Publication number
- JP3946683B2 JP3946683B2 JP2003332815A JP2003332815A JP3946683B2 JP 3946683 B2 JP3946683 B2 JP 3946683B2 JP 2003332815 A JP2003332815 A JP 2003332815A JP 2003332815 A JP2003332815 A JP 2003332815A JP 3946683 B2 JP3946683 B2 JP 3946683B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- transfer
- layer
- active element
- spacer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 224
- 239000011159 matrix material Substances 0.000 title claims description 41
- 238000000034 method Methods 0.000 title claims description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000010410 layer Substances 0.000 claims description 167
- 125000006850 spacer group Chemical group 0.000 claims description 121
- 239000012790 adhesive layer Substances 0.000 claims description 71
- 230000002093 peripheral effect Effects 0.000 claims description 25
- 238000003825 pressing Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 description 46
- 239000010409 thin film Substances 0.000 description 27
- 230000008569 process Effects 0.000 description 17
- 230000007547 defect Effects 0.000 description 14
- 230000000694 effects Effects 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 239000011295 pitch Substances 0.000 description 10
- 239000011347 resin Substances 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- 230000001681 protective effect Effects 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 229920001721 polyimide Polymers 0.000 description 8
- 239000004033 plastic Substances 0.000 description 7
- 229920003023 plastic Polymers 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 239000004925 Acrylic resin Substances 0.000 description 6
- 229920000178 Acrylic resin Polymers 0.000 description 6
- 206010034972 Photosensitivity reaction Diseases 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 230000036211 photosensitivity Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000009719 polyimide resin Substances 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000004696 Poly ether ether ketone Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920002530 polyetherether ketone Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 241001239379 Calophysus macropterus Species 0.000 description 1
- 239000004986 Cholesteric liquid crystals (ChLC) Substances 0.000 description 1
- 229910016024 MoTa Inorganic materials 0.000 description 1
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- 229910003070 TaOx Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、アクティブマトリクス基板の製造方法に関する。
各画素にアクティブ素子を配置したアクティブマトリクス型表示装置は高画質な平面型表示装置を実現することができる。
特に、光のシャッタとして液晶を用い、各画素をＴＦＴ等のアクティブ素子で駆動する液晶表示装置（ＬＣＤ）は、ＰＣモニターからテレビの動画表示まで、広く用いられている。
また、ＲＧＢの発光を行うことの出来る有機ＥＬ材料を、インクジェット法やマスク蒸着法で形成して画素とし、各画素をＴＦＴ等のアクティブ素子で駆動する有機ＥＬ表示装置によっても、フルカラーの画像を薄型のパネルで実現できることが示されてきた。
しかしながら、これらの表示装置において、大部分はアクティブ素子がガラス基板上に形成されており、割れやすく、かつ重量も重いという問題がある。このためさらに丈夫でかつ軽量の表示装置が望まれる。そして、さらに、自由に湾曲する、又は、折れ曲がるというような、フレキシビリティを有する表示装置を要望する声も高まっている。
これらの要求を満たす表示装置としてプラスチック基板などの耐衝撃性に優れ軽量でかつフレキシビリティを持つ基板を用いた表示装置が注目されている。これには、プラスチック基板上に薄膜トランジスタ（ＴＦＴ）等のアクティブ素子を形成することが必要となる。しかし、現在広く用いられているアモルファスシリコンやポリシリコンを用いた薄膜トランジスタを形成するためには３５０℃から６００℃程度の高温プロセスが必須であり、２００℃程度の耐熱性しかないプラスチック基板上に直接形成することは難しい。
この問題を解決する方法として、プラスチック基板に直接アクティブ素子を形成するのではなく、薄膜トランジスタをガラス基板等に高密度に形成した転写元基板を形成しておき、この転写元基板から複数のプラスチック基板（転写先基板）に薄膜トランジスタアレイを転写するという方法が提案されている（例えば、特許文献１、特許文献２、特許文献３参照。）。この方式では、薄膜トランジスタを従来どおりの形成温度で形成できるため、従来並の特性を有した薄膜トランジスタを転写先基板であるプラスチック基板上に設置することができる。また、一枚の転写元基板から複数の転写先基板を形成できるので転写コストを下げることができるという利点もある。
特開平６−１１８４４１号公報（第２−４頁、第３図）
特開平１１−１４２８７８号公報（第４−９頁、第２図）
特開２００１−７３４０公報（第３−７頁、第１５図）
しかしながら、従来の方法では、転写元基板から転写先基板への転写の過程において、転写すべきでない素子までが転写されてしまい、転写選択性が低いという問題があった。
この問題に鑑み、本発明は、転写選択性の高いアクティブマトリクス基板の製造方法を
提供することを目的とする。
提供することを目的とする。
また、本発明は、転写元基板上にアクティブ素子を形成する工程と、転写元基板上のア
クティブ素子を中間転写基板に接着する工程と、アクティブ素子を中間転写基板に接着し
た後に、転写元基板を除去する工程と、転写先基板の画素領域に接着層を形成する工程と
、転写先基板の、画素領域の周辺の周辺領域にスペーサ層を形成する工程と、転写元基板
を除去した後に、前記転写先基板上の前記スペーサ層を前記中間転写基板に押し付けなが
ら、中間転写基板に接着されたアクティブ素子を転写先基板上の接着層に転写する工程と
、転写先基板上に配線を形成する工程と、転写先基板上のアクティブ素子と配線とを接続
する工程とを具備することを特徴とするアクティブマトリクス基板の製造方法を提供する
。
クティブ素子を中間転写基板に接着する工程と、アクティブ素子を中間転写基板に接着し
た後に、転写元基板を除去する工程と、転写先基板の画素領域に接着層を形成する工程と
、転写先基板の、画素領域の周辺の周辺領域にスペーサ層を形成する工程と、転写元基板
を除去した後に、前記転写先基板上の前記スペーサ層を前記中間転写基板に押し付けなが
ら、中間転写基板に接着されたアクティブ素子を転写先基板上の接着層に転写する工程と
、転写先基板上に配線を形成する工程と、転写先基板上のアクティブ素子と配線とを接続
する工程とを具備することを特徴とするアクティブマトリクス基板の製造方法を提供する
。
また、本発明は、転写元基板上にアクティブ素子を形成する工程と、中間転写基板上の
、アクティブ素子が接着される領域の周辺にスペーサ層を形成する工程と、前記転写元基
板上の前記アクティブ素子を前記中間転写基板の前記領域に接着する工程と、
アクティブ素子を中間転写基板に接着した後に、転写元基板を除去する工程と、転写先基
板の画素領域に接着層を形成する工程と、転写元基板を除去し、中間転写基板にスペーサ
層を形成した後に、前記中間転写基板上の前記スペーサ層を前記転写先基板に押し付けな
がら、中間転写基板に接着されたアクティブ素子を転写先基板上の接着層に転写する工程
と、転写先基板上に配線を形成する工程と、転写先基板上のアクティブ素子と配線とを接
続する工程とを具備することを特徴とするアクティブマトリクス基板の製造方法を提供す
る。
、アクティブ素子が接着される領域の周辺にスペーサ層を形成する工程と、前記転写元基
板上の前記アクティブ素子を前記中間転写基板の前記領域に接着する工程と、
アクティブ素子を中間転写基板に接着した後に、転写元基板を除去する工程と、転写先基
板の画素領域に接着層を形成する工程と、転写元基板を除去し、中間転写基板にスペーサ
層を形成した後に、前記中間転写基板上の前記スペーサ層を前記転写先基板に押し付けな
がら、中間転写基板に接着されたアクティブ素子を転写先基板上の接着層に転写する工程
と、転写先基板上に配線を形成する工程と、転写先基板上のアクティブ素子と配線とを接
続する工程とを具備することを特徴とするアクティブマトリクス基板の製造方法を提供す
る。
本発明によれば、転写選択性の高いアクティブマトリクス基板の製造方法を提供すること
が出来る。
が出来る。
本発明者らは、転写元基板にアクティブ素子を形成し、転写元基板から中間転写基板にアクティブ素子を転写、さらに中間転写基板から転写先基板にアクティブ素子を転写して
いく際の、転写選択性の問題について調査した。
いく際の、転写選択性の問題について調査した。
その結果、転写先基板中、アクティブ素子の転写されるべき領域及び画素電極の形成された領域を含む画素領域の中心では転写選択性が高く、画素領域の周辺の周辺領域に近づくにつれて転写選択性が低下することが見出された。特に、周辺領域に近づくにつれて、転写されるべきアクティブ素子が転写されない転写不良よりも、転写されるべきでないアクティブ素子が転写されてしまう転写不良が多い。これは、転写先基板の周辺領域においては、アクティブ素子を接着する接着層が存在しないため、接着層によるスペーサ効果が低減するためであると考えられる。言い換えれば、中間転写基板から転写先基板へ転写を行う際、転写先基板の周辺領域では画素領域に比べて、より強く中間転写基板に押し付けられる圧力がアクティブ素子に加わる。このため中間転写基板上のアクティブ素子が転写先基板に接触しやすくなり、結果的に画素領域の選択されていないアクティブ素子や、周辺領域のアクティブ素子も転写されてしまうのである。これは、歩留まりの低下、ひいてはコスト上昇につながる。
そこで、本発明は、中間転写基板もしくは転写先基板の周辺領域にスペーサ層を設けるものである。転写先基板の周辺領域にスペーサ層を設けた第１の実施形態のアクティブマトリクス基板を図１に示す。
図１に示すように、本実施形態のアクティブマトリクス基板（転写先基板）１１は、画素領域１２と周辺領域１３とによりなる。アクティブマトリクス基板１１上の画素領域１２には、行列状に設けられた複数の接着層１４と、各々の接着層１４上に設けられたアクティブ素子１５が設けられる。また、アクティブマトリクス基板１１上の周辺領域１３には、スペーサ層１６が設けられる。各々の接着層１４の大きさは、各々のアクティブ素子１５の大きさとほぼ同じかそれより少し大きい程度とし、各々のスペーサ層１６の大きさは、各々の接着層１４の大きさとほぼ同じ程度とする。このように、アクティブマトリクス基板１１上の周辺領域１３にスペーサ層１６を設けることにより、アクティブマトリクス基板１１を中間転写基板（図示せず）に押し付けて転写する際に、画素領域１２の端部においても実質的に画素領域１２中心部とほぼ同様な圧力状態となり、非転写部へアクティブ素子１５が転写されてしまう転写不良を防ぐことができる。
また、図１においては、画素領域１２での接着層１４のピッチをｌｘ,ｌｙ、周辺領域１３でのスペーサ層１６のピッチをｌｘ'',ｌｙ''、接着層１４とスペーサ層１６との間の距離をｌｘ',ｌｙ'とすると、ｌｘ＝lｘ'＝ｌｘ'',ｌｙ=ｌｙ'=ｌｙ''、つまり同周期としている。このような構成とすることにより、より、画素領域１２と周辺領域１３とで加わる圧力を同様のものとすることが可能となる。また、このような構成の際は、スペーサ層１６は例えば接着層１４と同時に形成することもできる。
次に、本実施形態のアクティブマトリクス基板と、これを用いた液晶表示装置の製造方法を、図２〜図８を用いて説明する。
まず、図２に示すように、高耐熱性ガラス基板からなる転写元基板２０１上に、ＳｉＯｘ膜、ＳｉＮｘ膜などからなるアンダーコート層２０２を２００ｎｍ〜１μｍ程度の膜厚となるよう形成し、その上に薄膜トランジスタ１５を形成してから、薄膜トランジスタ１５をアンダーコート層２０２と保護膜２０３とで包み込むように、感光性ポリイミド樹脂などからなる保護膜２０３を形成する。薄膜トランジスタ１５の詳細については後述する。なお、以降の説明では、薄膜トランジスタ１５、アンダーコート層２０２及び保護膜２０３を合わせたものを指して、アクティブ素子１００という。
図３に示すように、この転写元基板２０１に形成されたアクティブ素子１００を一括し
て一時転写する中間転写基板２０４を用意する。中間転写基板２０４には、紫外線照射により剥離性を生じるUV剥離樹脂、加熱すると発泡することで接着力が低下する日東電工株式会社製リバアルファや、温度によって結晶、非結晶状態の相転移現象を利用して粘着力を変化させる株式会社ニッタ製のインテリマーなどからなる剥離層２０５が形成されている。この剥離層２０５の接着力により、転写元基板２０１上のアクティブ素子１００を包む保護膜２０３を中間転写基板２０４に貼り付ける。
て一時転写する中間転写基板２０４を用意する。中間転写基板２０４には、紫外線照射により剥離性を生じるUV剥離樹脂、加熱すると発泡することで接着力が低下する日東電工株式会社製リバアルファや、温度によって結晶、非結晶状態の相転移現象を利用して粘着力を変化させる株式会社ニッタ製のインテリマーなどからなる剥離層２０５が形成されている。この剥離層２０５の接着力により、転写元基板２０１上のアクティブ素子１００を包む保護膜２０３を中間転写基板２０４に貼り付ける。
図４に示すように、転写元基板２０１（点線で図示）を除去する。除去方法としては、フッ酸などの薬品を用いたウェットエッチング法を用いても良いし、薬品中に浸けながら機械的に研磨する化学的機械的研磨法を用いても良い。また、転写元基板２０１自体をなくしてしまう代わりに、アンダーコート層２０２と転写元基板２０１との間に水素化アルファスシリコン層などを挿入し、レーザーを照射してアモルファスシリコン層をアブレーションさせることで、中間転写基板２０４側にアクティブ素子１００等を残したまま転写元基板２０１を剥離してもよい。このプロセスにより中間転写基板２０４にアクティブ素子１００がそれぞれ独立した状態で仮接着される。
図５に示すように、このアクティブ素子１００が仮接着された中間転写基板２０４からさらに転写される転写先基板１１を用意する。転写先基板１１としては、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、ポリイミド（ＰＩ）等のプラスチック基板、フレキシブル基板を用いることができる。フレキシブル基板を用いることで、紙のように折れ曲げることや湾曲させることが可能な表示装置が実現できる。もちろん、ガラス基板やシリコン基板などのフレキシビリティのない基板を用いても構わない。
この転写先基板１１上の周辺領域にスペーサ層１６としてアクリル系樹脂を用いて０．５μｍ〜１０μｍ程度の厚さとなるよう形成する。また、転写先基板１１のアクティブ素子転写予定領域に、アクリル系樹脂を用いて接着層１４を１μｍから５μｍ程度の厚さとなるよう形成する。なお、本実施形態では、接着層１４及びスペーサ層１６の平面パターンとしては、図１の配置を用いている。
スペーサ層１６は、アクリル系樹脂やポリイミド系樹脂などの有機樹脂を用いてもかまわないし、ＳｉＯｘ等の無機材料を用いても構わない。これらの中でも、アクリル樹脂は、接着性に優れており、透明でかつ柔軟性に優れておりさらにクラックが生じにくいために特に好ましい。スペーサ層１６に感光性を有する有機樹脂を用いると、容易にパターニングが可能であり、感光性のない樹脂を用いるよりもコストが低減する。もちろん、感光性のない有機樹脂を用いたとしてもエッチングや印刷等によりパターニング形成が可能である。
転写元基板２０１及び中間転写基板２０４で、Ｎ×Ｍ個のアクティブ素子１００が密に配列されており、このアクティブ素子１００を、４枚の転写先基板１１に転写するとする。そして、転写元基板２０１及び中間転写基板２０４の素子をいくつかおきに４枚の転写先基板１１に転写することにより、Ｎ／２×Ｍ／２個のアクティブ素子１００が夫々の転写先基板１１に選択的に転写される。
そして、接着層１４の役割は、中間転写基板２０４上に仮接着されているアクティブ素子１００のうち、その一部だけを転写先基板１１に選択して接着することであり、選択されたアクティブ素子１００の配置部には接着層１４が形成され、非選択部のアクティブ素子１００の位置には接着層１４が形成されていない構造となっている。接着層１４としては、例えばアクリル系樹脂やポリイミド系樹脂を用いることができる。これらの樹脂を用いると後述する配線形成プロセス、パッシベーション膜形成プロセスにおける２００℃−
３００℃程度の高温状態においても樹脂が変質したりすることがないという点で優れている。特に、アクリル樹脂は、接着性に優れており、透明でかつ柔軟性に優れておりさらにクラックが生じにくいために好ましい。また、透過型の液晶表示装置を形成する場合においては、可視光に対する透過率が十分高いため、光効率の点でも優れている。接着層１４中には、Ｃｒなどのメタルの微粒子を分散させたものや黒色レジストを用いても良い。これらの方法でレジストを黒色化又は不透明化することで、この上に転写されるアクティブ素子中への光漏れが低減し、トランジスタのスイッチング比を向上することができ、最終的に形成された表示装置の画質が向上する。接着層１４としては、感光性を有する有機樹脂を用いると容易にパターニングが可能であり、感光性のない樹脂を用いるよりもコストが低減する。もちろん、感光性のない有機樹脂を用いた場合はエッチングや印刷等によりパターニング形成が可能である。
３００℃程度の高温状態においても樹脂が変質したりすることがないという点で優れている。特に、アクリル樹脂は、接着性に優れており、透明でかつ柔軟性に優れておりさらにクラックが生じにくいために好ましい。また、透過型の液晶表示装置を形成する場合においては、可視光に対する透過率が十分高いため、光効率の点でも優れている。接着層１４中には、Ｃｒなどのメタルの微粒子を分散させたものや黒色レジストを用いても良い。これらの方法でレジストを黒色化又は不透明化することで、この上に転写されるアクティブ素子中への光漏れが低減し、トランジスタのスイッチング比を向上することができ、最終的に形成された表示装置の画質が向上する。接着層１４としては、感光性を有する有機樹脂を用いると容易にパターニングが可能であり、感光性のない樹脂を用いるよりもコストが低減する。もちろん、感光性のない有機樹脂を用いた場合はエッチングや印刷等によりパターニング形成が可能である。
スペーサ層１６と接着層１４は同じ材料を用いて、同工程で形成してもよい。この場合接着層１４とスペーサ層１６の高さは等しくなるが、スペーサ層１６のスペーサとしての機能は十分に得ることが出来る。スペーサ層１６と接着層１４を同時形成すると、工程が減るため、コスト的にメリットがある。
また、スペーサ層１６形成後に、周辺領域１３以外にレジストパターン等のマスクをするなどして、スペーサ層１６表面のみにＣＦ４プラズマ処理等のＦ化処理を表面に行うと、スペーサ層１６上にアクティブ素子１００が接触しても転写されにくい効果がある。同様に画素領域１２においても、接着層１４を形成後、接着層１４上にレジスト等でマスクをした後、ＣＦ４プラズマ処理等のＦ化処理を表面に行うと接着層１４以外の領域で剥離性が促され、非選択部にアクティブ素子１００が転写されにくい効果がある。
図６に示すように、接着層１４及びスペーサ層１６を形成した転写先基板１１に、中間転写基板２０４を、転写するアクティブ素子１００が接着層１４に当たるように位置合せをして貼り付ける。貼り付け方法としては、平行またはほぼ平行な２つの平板を有しこれらの間に対象物を挟みを互いに押し付ける貼り合せ装置を用いても良いし、平板とその上の１つのローラーを有し、これらの間に対象物を設けて圧着する装置を用いてもよいし、２つのローラーからなる圧着装置で貼り付けても良い。そして圧力を与えた状態で加熱を行い、その後室温まで冷却する。本実施形態では、画素領域１２には接着層１４上に貼り付けたアクティブ素子１００があり、周辺領域１３にはスペーサ層１６があることから、画素領域１２と周辺領域１３とでほぼ同様な圧力を印加することが出来る。
図７に示すように、中間転写基板２０４と転写先基板１１を張り合わせた状態で貼り合せ装置から外した後、剥離層２０５に剥離性を促す処理を施す。本実施形態では、加熱することにより剥離性の生じる粘着性の剥離層２０５を用いていることから、加熱処理を行う。例えば、紫外線照射により剥離性を生じる剥離層２０５を用いた場合は紫外線を照射すればよい。特に転写されるアクティブ素子１００に対応する領域のみを加熱若しくは紫外線照射することで、転写の選択性は向上する。このような剥離処理を行うことで中間転写基板２０４の剥離層２０５の粘着力は減少し、接着層１４に接したアクティブ素子１００は接着層１４と熱圧着され、接着層１４上にのみ選択的にアクティブ素子１００を転写することができる。図７のアクティブマトリクス基板１１側は、図１のＡ−Ａ‘間の断面図である。
この選択転写過程を複数回繰り返し、高密度にアクティブ素子１００が形成された１枚の中間転写基板２０４から複数枚のアクティブマトリクス基板１１を形成することができる。これによりアクティブマトリクス基板の製造コストを低減することができる。また、中間転写基板２０４から複数回転写することで、中間転写基板２０４よりも大きなサイズのアクティブマトリクス基板１１を形成することも可能である。すなわち、大型の表示装
置のためのアクティブマトリクス基板を小さな基板から形成することが可能となり、アクティブ素子の製造装置の小型化を実現できる。
置のためのアクティブマトリクス基板を小さな基板から形成することが可能となり、アクティブ素子の製造装置の小型化を実現できる。
図８に示すように、アクティブ素子１００を転写したアクティブマトリクス基板１１に、第１の平坦化層２０６として感光性ポリイミドからなる有機膜層を５〜１０μｍ程度形成し、紫外線露光によりアクティブ素子１００のゲート電極、ソース電極、ドレイン電極上をエッチングしてスルーホールを形成する。この後、Ｍｏ、Ａｌなどのメタル膜でゲート線（図示せず）の形成を行い、薄膜トランジスタのゲート電極（図示せず）とゲート線を、スルーホールを通して接続する。さらに、もう一層感光性ポリイミドからなる第２の平坦化膜２０７を１〜２μｍ程度形成し、紫外線露光して、ソース電極（図示せず）及びドレイン電極（図示せず）上にスルーホールを形成する。この後、Ａｌなどからなるメタル膜を形成し、信号線（図示せず）及び画素電極２０８を形成する。信号線は薄膜トランジスタのソース電極とスルーホールを通じて接続し、画素電極２０８は薄膜トランジスタのドレイン電極とスルーホールを通して接続する。このように本実施形態では、平坦化膜上に配線を形成しているので、スペーサ層１６上に配線が通っても段切れすることはない。ただし、スペーサ層１６のない領域に配線の少なくとも一部を通すことで、平坦化膜の膜厚を薄くした場合においても断線を防ぐことが可能である。
最後に、図示しないがＩＴＯ等の透明導電膜からなる対向電極層、ブラックマトリクス層、カラーフィルター層を備えた透明な対向基板を用意し、これと転写先基板１１とを、数μｍのスペーサでギャップをとりながらはりあわせ、基板周縁を封止剤で固定し、液晶をこの２つの基板間に注入する。液晶としては、本実施形態ではツイストネマチック型液晶を用いるが、ゲストホスト型液晶、コレステリック液晶、強誘電性液晶など他のいかなる液晶を用いてもよい。以上のようにアクティブ素子を有する液晶表示セルを形成する。このゲート線、信号線及び対向電極を駆動回路と接続し、液晶表示装置を完成する。
本実施形態においては、スペーサ層１６により中間転写基板２０４と転写先基板１１との間隔が保たれるので、中間転写基板２０４から転写先基板１１へのアクティブ素子１００の転写時に非選択部に誤ってアクティブ素子１００が転写されにくくなる。これは、周辺領域１３にスペーサ層１６を形成することにより、非転写部分のアクティブ素子１００が転写先基板１１に接触することを防ぐことができるためである。また仮に接触していても、スペーサ層１６によりその接触圧が低減し、非転写部分にアクティブ素子１００が誤って転写される確率が低減する。
また、アクティブ素子１００と接着層１４との貼り合せ工程においても、スペーサ層１６がないと特に周辺領域１３に近い画素領域１２においては、圧着圧力がアクティブ素子１００を通じて接着層１４に集中し、接着層１４がつぶれ、場合によってはアクティブ素子１００自体も潰れてしまう問題や、転写後のアクティブ素子１００の転写先基板１１面からの高さのむらが大きくなる問題などある。しかし、スペーサ層１６をいれることで、圧着中も面内での中間転写基板２０４と転写先基板１１との間隔にむらがなくなり、転写後のアクティブ素子１００の高さむらも低減し、アクティブ素子１００へのダメージも低減可能となる。
スペーサ層１６の膜厚は接着層１４の膜厚とほぼ等しい状態でも十分転写工程で転写不良を低減するのに効果がある。好ましくは、スペーサ層１６を接着層１４より厚いものとし、接着層１４とアクティブ素子１００との合計の膜厚とほぼ同等ないし、それ以上の膜厚するとさらに転写不良が低減する。
次に、本実施形態のアクティブ素子１００について説明する。
図９に示すように、本実施形態のアクティブ素子１００は、転写元基板２０１上の薄膜トランジスタ毎に分離されたアンダーコート層２０２とその上に形成された薄膜トランジスタ、アンダーコート層２０２と共に薄膜トランジスタを覆う保護膜２０３とを有する。薄膜トランジスタは、パターニングされたゲート電極３０１とこれを覆うゲート絶縁膜３０２、ゲート絶縁膜３０２上に設けられたチャネル層３０３を有する。また、チャネル層３０３上にはパターニングされたチャネル保護膜３０４が設けられ、チャネル保護膜３０４上には分離された２つのｎ型半導体層３０５、２つのｎ型半導体層３０５の上に夫々設けられたソース電極３０６及びドレイン電極３０７が積層される。
次に、本実施形態のアクティブ素子１００の製造方法について説明する。
まず、高耐熱性ガラス基板からなる転写元基板２０１の上にアンダーコート層２０２を２００ｎｍ〜１μｍ程度形成する。アンダーコート層２０２としては、ＳｉＯｘ膜、ＳｉＮｘ膜等が、薄膜トランジスタへのイオン性の不純物をブロックすることができて好ましい。またこれらの積層膜を用いるとさらにその効果は増加する。
次にＭｏＴａ，ＭｏＷ等からなるメタルをスパッタリング法などにより３００ｎｍ程度堆積し、パターニングしてゲート電極３０１を形成する。次にプラズマＣＶＤ法などによりＳｉＯｘ，ＳｉＮｘ等からなるゲート絶縁膜３０２、アモルファスＳｉなどの半導体からなるチャネル層３０３、ＳｉＮｘ等の絶縁膜層、を順次堆積し、絶縁膜層についてはパターニングしてチャネル保護層３０４とした。ゲート絶縁膜３０２、チャネル層３０３、チャネル保護層３０４の厚さは、それぞれ１００ｎｍ〜４００ｎｍ程度、５０ｎｍ〜３００ｎｍ程度、５０ｎｍ〜２００ｎｍ程度とすることができる。なお、ゲート絶縁膜３０２としては他にＴａＯｘ膜、ＰＺＴ膜等の高誘電体膜、強誘電体膜を用いてもよい。この場合、誘電率が大きいので、より膜厚を薄くすることができ、形成コストが低減する効果がある。さらに強誘電体膜を用いた場合はメモリー性駆動が可能となり駆動の低消費電力化をすることができる。
次に、プラズマＣＶＤ法などにより燐をドープしたｎ型半導体層３０５を３０ｎｍ〜１００ｎｍ程度形成する。そして、ゲート絶縁膜３０２からｎ型半導体層３０５までをパターニングして島状パターンを形成する。さらにＭｏ，Ａｌなどの単層又は積層からなる電極層をスパッタリング法などにより２００ｎｍ〜４００ｎｍ程度堆積する。この後、ウェットエッチング法またはドライエッチング法を用いて電極層、ｎ型半導体層３０５をエッチングし、電極層はソース電極３０６、ドレイン電極３０６となる。このとき、チャネル層３０３はチャネル保護層３０４がエッチングストッパとなるため、エッチングダメージを受けることがない。
次に、感光性のポリイミド樹脂を塗布し、紫外線でマスク露光して保護層２０３を２μｍ〜１０μｍ程度の厚さとなるよう形成した。さらにこの保護膜２０３のパターンをマスクとしてアンダーコート層２０２をエッチングして、個々の薄膜トランジスタを覆い、分離し、アクティブ素子１００を得る。
以上のプロセスについては、従来広く用いられている液晶表示装置と同様に高耐熱性ガラス基板上に薄膜トランジスタを形成しており、従来と同様の高温プロセスでの形成が可能である。従って、従来の薄膜トランジスタ並の電気特性を持つことが可能である。さらにより高密度な転写元基板から多くの転写先基板を形成することを目的としており、薄膜トランジスタの形成ピッチは転写先基板より、転写元基板及び中間転写基板でより細かくしている。
なお、本実施形態では、アクティブ素子として逆スタガ型のアモルファスシリコンＴＦ
Ｔを用いたものとしたが、ポリシリコンＴＦＴなどの他のタイプの薄膜トランジスタを用いても構わない。また薄膜ダイオード、薄膜キャパシタ、その他のいかなる素子を用いてもよく、有機ＥＬ表示装置を作製する場合などは、複数の薄膜トランジスタを組合わせてアクティブ素子を形成しても良い。
Ｔを用いたものとしたが、ポリシリコンＴＦＴなどの他のタイプの薄膜トランジスタを用いても構わない。また薄膜ダイオード、薄膜キャパシタ、その他のいかなる素子を用いてもよく、有機ＥＬ表示装置を作製する場合などは、複数の薄膜トランジスタを組合わせてアクティブ素子を形成しても良い。
ところで、本実施形態においては、図１に示すように、画素領域１２での接着層１４のピッチｌｘ、ｌｙ、周辺領域１３でのスペーサ層１６のピッチｌｘ''、ｌｙ''、接着層１４とスペーサ層１６との間の距離ｌｘ'、ｌｙ'を全て等しくし、接着層１４もスペーサ層１６も同周期としている（ｌｘ＝lｘ'＝ｌｘ'',ｌｙ=ｌｙ'=ｌｙ''）。形成したダミー接着層であるスペーサ層１６の数は、行方向（ｘ方向）に２行、列方向（ｙ方向）に２列としている。例えば、１行１列、接着層１４と同様の周期でスペーサ層１６を形成した場合であっても、転写不良の低減に効果はある。スペーサ層１６の数を増やせば増やすほど、全体の面積に対する画素領域の面積が低下してしまうが、画素領域１２内での転写不良は低減する傾向が見られる。転写不良の低減効果と、画素領域の面積率の向上を図るには、例えば、対角3.2"の画面のTFTアレイの場合、3~4行,9~12列程度とすると、画面内での転写不良をほぼ防ぐことができ、好ましい。スペーサ領域の幅は、行方向、列方向とも1.mm~1.5mm程度であり、画面の対角サイズに対するスペーサ領域幅の割合は、1%~2%程度とると転写不良をほぼ防ぐことができ、好ましい。
なお、画素領域１２での接着層１４のピッチｌｘ、ｌｙ、周辺領域１３でのスペーサ層１６のピッチｌｘ''、ｌｙ''、接着層１４とスペーサ層１６との間の距離ｌｘ'、ｌｙ'は、等しくなくても構わない。ただし、１枚の中間転写基板２０４に設けられたアクティブ素子１００から複数枚の転写先基板１１上にアクティブ素子１００を転写する際は、アクティブ素子１００がスペーサ層１６に接してスペーサ層１６上に転写されてしまう転写不良を防ぐために、ｌｘ'≧ｌｘ、ｌｙ'≧ｌｙであることが必要となる。
このように、接着層１４とスペーサ層とを同周期としなかった場合、スペーサ層の形は、例えば図１０に示すような棒状でも構わない。図１０では、第１のスペーサ層４０１、第２のスペーサ層４０２、第３のスペーサ層４０３の３種類のスペーサ層を配置している。この場合もｌｘ≧ｌｘ'、ｌｙ≧ｌｙ'が成り立っていれば、１枚の中間転写基板２０４に設けられたアクティブ素子１００から複数枚の転写先基板１１上に転写しても、アクティブ素子１００がスペーサ層４０１、４０２、４０３上に接することはない。棒状にすることにより、島状にする場合よりも単位面積あたりのスペーサ層４０１、４０２、４０３の占める面積が大きくなるので、より圧力緩和効果を高めることができる。また配線を棒状スペーサ４０１、４０２、４０３の間に通すことができるので、配線の断線防止にも効果がある。したがって、スペーサ層の幅（第１のスペーサ４０１で言えば、ｙ方向に垂直な方向、第２のスペーサ４０２で言えば、ｙ方向を幅という）を狭くすることができる。具体的には3.2"TFTアレイにおいてはスペーサ層の幅を0.2mm~0.7mm程度にすることでTFTの転写不良を防止することが可能となる。図１０に示す構成では、周辺領域の近くでの圧力集中を緩和する効果がすぐれているため、同じ圧力緩和効果を生じさせるために必要なスペーサ層４０１、４０２、４０３の形成領域を小さくできることである。また、このような棒状のスペーサ層を設ける場合は、第１のスペーサ層４０１及び第２のスペーサ層４０２のみでも効果を得ることが出来るが、画面の４角に第３のスペーサ層４０３を配置することで、特に接触圧力の大きい画面の角部での転写不良をさらに低減できる。
また、図１１は、図１では島状としていたスペーサ層を全てつなげて画面全体を覆う額縁状のスペーサ層５０１として形成した例である。このようにさらにスペーサ層５０１の密度を増加させることで圧力緩和効果を高め、より狭いスペーサ層面積率で転写不良を低減可能となる。この場合、各種の条件を考慮した上で出来るだけ画素領域１２に近い周辺領域１３にスペーサ層５０１を設けることが好ましい。
図１２は、アクティブマトリクス基板１１全体における、接着層１４とスペーサ層配置可能領域６０１との関係に関するものである。通常、図１２に示すように、接着層１４の位置は画素内で一定にした構造とする。このとき、１枚の中間転写基板２０４に設けられたアクティブ素子１００から複数枚の転写先基板１１上にアクティブ素子１００を転写する場合、上述したようにスペーサ層をどのような形状とした場合でも、スペーサ層配置可能領域６０１は端部の接着層１４の位置によってきまる。すなわち。ｌｘ'≧ｌｘ、ｌｙ'≧ｌｙであることが必要となる。
接着層とスペーサ層の配置の、第１の変形例を、図１３を用いて説明する。図１３では、接着層１４の配置を上下左右で対称になるように配置している。この場合、中間転写基板２０４の大きさを転写先基板１１の画素領域１２の１／４の大きさとして、４倍以上の密度でアクティブ素子１００を形成し、画面の１／４づつ転写すれば良い。この場合、スペーサ層配置可能領域６０２と接着層１４との距離は、ｘ、ｙ夫々の方向において対称となるので、中間転写基板を転写先基板に貼り付ける工程での圧力バランスがさらに向上し、転写むらが少なくなる。
接着層とスペーサ層の配置の、第２の変形例を、図１４を用いて説明する。図１４では、隣り合う行及び列の接着層１４及びスペーサ層１６の位置を、半周期ずらして配置しており、１行おき、１列おきに周期が一致している。従来、転写不良の発生は、隣接する接着層間距離が短いときに生じ易く、隣接する接着層間のアクティブ素子までが転写されてしまうという転写不良を起こしやすい傾向が見られた。これは、接着層に対応する領域の周辺の剥離層が変形することにより、接着層間に配置されたアクティブ素子が剥離しやすくなったと考えられる。そこで、画素ピッチが狭い場合は、接着層１４をずらすことで、接着層１４間距離を長くする構造を考えた。この場合、スペーサ層１６も同様にずらすことが好ましく、これにより接着層１４周りに発生しやすい転写不良を低減することができる。図１４では、画素領域１２での接着層１４のピッチｌｘ、ｌｙ、周辺領域１３でのスペーサ層１６のピッチｌｘ''、ｌｙ''、接着層１４とスペーサ層１６との間の距離ｌｘ'、ｌｙ'を全て等しくしているが、これは等しくなくともよい。ただし、１枚の中間転写基板２０４に設けられたアクティブ素子１００から複数枚の転写先基板１１上にアクティブ素子１００を転写する際は、アクティブ素子１００がスペーサ層１６に接してスペーサ層１６上に転写されてしまう転写不良を防ぐために、ｌｘ'≧ｌｘ、ｌｙ'≧ｌｙであることが必要となる。また、図１４では、接着層及びスペーサの位置ずれを、行及び列毎に半周期ずつとしているが、これも限定されるものではなくｎ周期づつずらす際のｎは任意の値を取ることが可能であり、行と列で異なる値としても良い。接着層間距離を最大にするという意味からは、図１４のように半周期分だけずらすことが好ましい。
次に、中間転写基板の、アクティブ素子１００が接着される領域の周辺にスペーサ層を設けた第２の実施形態について説明する。本実施形態においては、第１の実施形態と異なる部分のみを説明し、同様の部分については省略する。
本実施形態は、転写先基板にはスペーサ層を設けず、中間転写基板にスペーサ層を設けた点が第１の実施形態とは異なる。本実施形態の中間転写基板及びアクティブマトリクス基板の製造方法について、図１５を用いて説明する。
図１５に示すように、本実施形態では、中間転写基板２０４にスペーサ層７０１がある。スペーサ層７０１は、例えば中間転写基板２０４上の剥離層２０５を形成した後、アクティブ素子１００が接着される領域の周辺をパターニングして剥離層２０５を除去し、その部分にスペーサ層７０１を形成すればよい。スペーサ層７０１の材料、作製方法は第１の実施形態と同様に行えばよい。剥離層２０５のパターニングは、フォトレジストを剥離
層２０５上に形成しそれをマスクとしてＡｒイオン等によるスパッタエッチングを行うこと等により可能である。本実施形態においても、中間転写基板２０４上にアクティブ素子１００を転写した後、接着層１４が形成された転写先基板１１と貼り合せ、剥離することにより、転写を行うことができる。この場合、転写先基板１１上にはスペーサが形成されないが、転写工程自体は前述のプロセスと変わりはない。本実施形態においても、第１の実施形態と同様な効果を得ることが可能である。
層２０５上に形成しそれをマスクとしてＡｒイオン等によるスパッタエッチングを行うこと等により可能である。本実施形態においても、中間転写基板２０４上にアクティブ素子１００を転写した後、接着層１４が形成された転写先基板１１と貼り合せ、剥離することにより、転写を行うことができる。この場合、転写先基板１１上にはスペーサが形成されないが、転写工程自体は前述のプロセスと変わりはない。本実施形態においても、第１の実施形態と同様な効果を得ることが可能である。
スペーサ層７０１の膜厚は剥離層２０５の膜厚とアクティブ素子１００の膜厚の和とほぼ等しくするか、それ以上とすると転写むらの改善に特に好ましい。また、図１６に示すように、剥離層２０５上にスペーサ層７０２を形成することも可能である。この場合、スペーサ層７０２はアクティブ素子１００の膜厚とほぼ等しくすることで効果が高まり、より薄い膜厚のスペーサ層７０２で効果を得ることが可能となる。転写工程自体は第１の実施形態と同様に行えばよい。ただし、剥離層２０５上のスペーサ層７０２が転写時にアクティブ素子１００と同時に転写されないために、例えば加熱で剥離する剥離層２０５を用いる場合は、スペーサ層７０２の形成された領域には加熱を行わない方がよい。また、UVで剥離する剥離層２０５の場合はUVをスペーサ層７０２の形成された領域に照射しないようにする。なお、本実施形態においても、スペーサ層７０１、７０２の平面パターンは第１の実施形態の、転写先基板１１上に形成したスペーサ層と同様のものを用いることができる。本実施形態のように、中間転写基板２０４上にスペーサ層７０１、７０２を形成する場合は、最終的にアクティブマトリクス基板として用いる転写先基板１１にスペーサ層が残らないので、その後形成する配線がスペーサの段差により断線する可能性が軽減するため、スペーサ層のパターンの自由度が上がるという効果がある。
１１…アクティブマトリクス基板（転写先基板）
１２…画素領域
１３…周辺領域
１４…接着層
１５…薄膜トランジスタ
１６、７０１、７０２…スペーサ層
１００…アクティブ素子
２０１…転写元基板
２０２…アンダーコート層
２０３…保護膜
２０４…中間転写基板
２０５…剥離層
２０６…第１の平坦化膜
２０７…第２の平坦化膜
２０８…画素電極
３０１…ゲート電極
３０２…ゲート絶縁膜
３０３…チャネル層
３０４…チャネル保護膜
３０５…ｎ型半導体層
３０６…ソース電極
３０７…ドレイン電極
４０１…第１のスペーサ層
４０２…第２のスペーサ層
４０３…第３のスペーサ層
５０１…額縁状のスペーサ層
６０１…スペーサ層配置可能領域
６０２…変形例におけるスペーサ層配置可能領域
１２…画素領域
１３…周辺領域
１４…接着層
１５…薄膜トランジスタ
１６、７０１、７０２…スペーサ層
１００…アクティブ素子
２０１…転写元基板
２０２…アンダーコート層
２０３…保護膜
２０４…中間転写基板
２０５…剥離層
２０６…第１の平坦化膜
２０７…第２の平坦化膜
２０８…画素電極
３０１…ゲート電極
３０２…ゲート絶縁膜
３０３…チャネル層
３０４…チャネル保護膜
３０５…ｎ型半導体層
３０６…ソース電極
３０７…ドレイン電極
４０１…第１のスペーサ層
４０２…第２のスペーサ層
４０３…第３のスペーサ層
５０１…額縁状のスペーサ層
６０１…スペーサ層配置可能領域
６０２…変形例におけるスペーサ層配置可能領域
Claims (2)
- 転写元基板上にアクティブ素子を形成する工程と、
前記転写元基板上の前記アクティブ素子を中間転写基板に接着する工程と、
前記アクティブ素子を前記中間転写基板に接着した後に、前記転写元基板を除去する工程
と、
転写先基板の画素領域に接着層を形成する工程と、
前記転写先基板の、前記画素領域の周辺の周辺領域にスペーサ層を形成する工程と、
前記転写元基板を除去した後に、前記転写先基板上の前記スペーサ層を前記中間転写基板
に押し付けながら、前記中間転写基板に接着された前記アクティブ素子を前記転写先基板
上の前記接着層に転写する工程と、
前記転写先基板上に配線を形成する工程と、前記転写先基板上の前記アクティブ素子と前
記配線とを接続する工程とを具備することを特徴とするアクティブマトリクス基板の製造
方法。 - 転写元基板上にアクティブ素子を形成する工程と、
中間転写基板上の、前記アクティブ素子が接着される領域の周辺にスペーサ層を形成する
工程と、
前記転写元基板上の前記アクティブ素子を前記中間転写基板の前記領域に接着する工程と
、
前記アクティブ素子を前記中間転写基板に接着した後に、前記転写元基板を除去する工程
と、
転写先基板の画素領域に接着層を形成する工程と、
前記転写元基板を除去し、前記中間転写基板に前記スペーサ層を形成した後に、前記中間
転写基板上の前記スペーサ層を前記転写先基板に押し付けながら、前記中間転写基板に接
着された前記アクティブ素子を前記転写先基板上の前記接着層に転写する工程と、
前記転写先基板上に配線を形成する工程と、
前記転写先基板上の前記アクティブ素子と前記配線とを接続する工程とを具備することを
特徴とするアクティブマトリクス基板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003332815A JP3946683B2 (ja) | 2003-09-25 | 2003-09-25 | アクティブマトリクス基板の製造方法 |
| US10/947,291 US7180237B2 (en) | 2003-09-25 | 2004-09-23 | Active matrix substrate, free of a spacer layer in a pixel region |
| US11/191,219 US20050264176A1 (en) | 2003-09-25 | 2005-07-28 | Active matrix substrate, method of manufacturing active matrix substrate, and intermediate transfer substrate for manufacturing active matrix substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003332815A JP3946683B2 (ja) | 2003-09-25 | 2003-09-25 | アクティブマトリクス基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005099409A JP2005099409A (ja) | 2005-04-14 |
| JP3946683B2 true JP3946683B2 (ja) | 2007-07-18 |
Family
ID=34461012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003332815A Expired - Fee Related JP3946683B2 (ja) | 2003-09-25 | 2003-09-25 | アクティブマトリクス基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7180237B2 (ja) |
| JP (1) | JP3946683B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3696131B2 (ja) * | 2001-07-10 | 2005-09-14 | 株式会社東芝 | アクティブマトリクス基板及びその製造方法 |
| JP3946683B2 (ja) | 2003-09-25 | 2007-07-18 | 株式会社東芝 | アクティブマトリクス基板の製造方法 |
| KR101102642B1 (ko) * | 2003-11-18 | 2012-01-04 | 가부시키가이샤 니콘 | 표시 디바이스 제조 방법 및 표시 디바이스 |
| KR100705319B1 (ko) * | 2004-12-01 | 2007-04-10 | 엘지전자 주식회사 | 유기 전계발광표시소자 및 그 제조방법 |
| JP2006196712A (ja) * | 2005-01-13 | 2006-07-27 | Toshiba Corp | 薄膜素子の製造方法 |
| JP2008204966A (ja) * | 2005-05-23 | 2008-09-04 | Sharp Corp | 半導体装置及びその製造方法並びに液晶表示装置 |
| TWI331885B (en) * | 2006-01-12 | 2010-10-11 | Ind Tech Res Inst | Fabricating method of organic electronic device |
| US7988794B2 (en) * | 2007-02-07 | 2011-08-02 | Infineon Technologies Ag | Semiconductor device and method |
| KR101495153B1 (ko) * | 2007-06-01 | 2015-02-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판의 제작 방법 및 반도체장치 |
| US7807520B2 (en) * | 2007-06-29 | 2010-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2010232367A (ja) * | 2009-03-26 | 2010-10-14 | Nitta Ind Corp | 薄膜層の転写方法および薄膜層転写用粘着テープ |
| KR20120045178A (ko) * | 2010-10-29 | 2012-05-09 | 삼성전자주식회사 | 박막 트랜지스터 및 이의 제조 방법 |
| CN102902093B (zh) * | 2012-09-05 | 2015-08-05 | 京东方科技集团股份有限公司 | 柔性基板、载体平台、柔性显示器及其制备方法 |
| CN104122710B (zh) * | 2013-04-27 | 2017-08-08 | 北京京东方光电科技有限公司 | 一种显示面板及其制造方法 |
| KR102046444B1 (ko) * | 2013-07-01 | 2019-11-20 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| US9726940B2 (en) * | 2013-12-26 | 2017-08-08 | Sharp Kabushiki Kaisha | Active matrix substrate manufacturing method, display apparatus manufacturing method, and display apparatus |
| CN109782458B (zh) * | 2017-11-14 | 2020-11-06 | 京东方科技集团股份有限公司 | 显示面板及其驱动方法、显示装置 |
| CN107807478A (zh) * | 2017-11-15 | 2018-03-16 | 深圳市华星光电技术有限公司 | 液晶显示面板结构及液晶显示面板制作方法 |
| EP4224628A3 (en) * | 2019-03-04 | 2023-09-13 | Climate LLC | Data storage and transfer device for an agricultural intelligence computing system |
| CN114361361B (zh) * | 2021-12-31 | 2024-02-09 | 武汉天马微电子有限公司 | 显示面板及显示装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06118441A (ja) | 1991-11-05 | 1994-04-28 | Tadanobu Kato | 表示セル |
| TW373098B (en) * | 1995-09-06 | 1999-11-01 | Toshiba Corp | Liquid crystal exposure component and its fabricating method |
| JP3406207B2 (ja) | 1997-11-12 | 2003-05-12 | シャープ株式会社 | 表示用トランジスタアレイパネルの形成方法 |
| JP3447619B2 (ja) * | 1999-06-25 | 2003-09-16 | 株式会社東芝 | アクティブマトリクス基板の製造方法、中間転写基板 |
| JP2001290161A (ja) * | 2000-04-04 | 2001-10-19 | Advanced Display Inc | 液晶表示装置およびその製法 |
| JP3696131B2 (ja) * | 2001-07-10 | 2005-09-14 | 株式会社東芝 | アクティブマトリクス基板及びその製造方法 |
| JP3696132B2 (ja) * | 2001-07-10 | 2005-09-14 | 株式会社東芝 | アクティブマトリクス基板及びその製造方法 |
| KR100437831B1 (ko) * | 2001-12-20 | 2004-06-30 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| KR100685949B1 (ko) * | 2001-12-22 | 2007-02-23 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| JP2003282478A (ja) * | 2002-01-17 | 2003-10-03 | Sony Corp | 合金化方法及び配線形成方法、表示素子の形成方法、画像表示装置の製造方法 |
| JP3980918B2 (ja) | 2002-03-28 | 2007-09-26 | 株式会社東芝 | アクティブマトリクス基板及びその製造方法、表示装置 |
| JP3946683B2 (ja) | 2003-09-25 | 2007-07-18 | 株式会社東芝 | アクティブマトリクス基板の製造方法 |
-
2003
- 2003-09-25 JP JP2003332815A patent/JP3946683B2/ja not_active Expired - Fee Related
-
2004
- 2004-09-23 US US10/947,291 patent/US7180237B2/en not_active Expired - Fee Related
-
2005
- 2005-07-28 US US11/191,219 patent/US20050264176A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005099409A (ja) | 2005-04-14 |
| US7180237B2 (en) | 2007-02-20 |
| US20050106768A1 (en) | 2005-05-19 |
| US20050264176A1 (en) | 2005-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3946683B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP3980918B2 (ja) | アクティブマトリクス基板及びその製造方法、表示装置 | |
| JP5620921B2 (ja) | プラスチック基板を有する電子デバイス及びその製造方法 | |
| JP5536986B2 (ja) | 液晶表示装置 | |
| JP4961271B2 (ja) | 液晶表示パネルの製造方法及び液晶表示パネル | |
| US20060172470A1 (en) | Method of manufacturing thin film element | |
| KR20090088575A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| US8222060B2 (en) | Liquid crystal display device and method of fabricating the same | |
| WO2014002448A1 (ja) | 表示装置用基板及びそれを備えた表示装置 | |
| JP4648422B2 (ja) | 表示素子の製造方法 | |
| KR101091074B1 (ko) | 액정디스플레이장치의 박막 트랜지스터 제조방법 | |
| JP3987522B2 (ja) | 液晶表示装置の製造方法 | |
| KR20060098585A (ko) | 액정표시장치 및 그 제조 방법 | |
| JP2010169888A (ja) | 表示パネル | |
| JP4550871B2 (ja) | アクティブマトリクス型表示装置 | |
| KR20060119120A (ko) | 액정 표시 소자 및 이의 제조 방법 | |
| KR101080133B1 (ko) | 플라스틱 기판을 이용한 씨오티구조 액정표시장치 및 그제조 방법 | |
| JP5745125B2 (ja) | 液晶表示装置 | |
| JP2006349913A (ja) | 液晶パネルの製造方法 | |
| JP2009093036A (ja) | 表示パネル | |
| JP2002108246A (ja) | 樹脂基板を有する電子装置の製造方法および樹脂基板を有する液晶表示装置の製造方法 | |
| JP2009288369A (ja) | 表示パネルの製造方法 | |
| JP2008058603A (ja) | 液晶表示パネル | |
| JP2004246393A (ja) | 半導体表示装置の製造方法 | |
| JP2004280128A (ja) | 半導体表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050415 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060901 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061031 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070411 |
|
| LAPS | Cancellation because of no payment of annual fees |