JP3987522B2 - 液晶表示装置の製造方法 - Google Patents

Description

本発明は液晶表示装置の製造方法に係り、詳しくは柱状スペーサー構造を持つ液晶表示装置の製造方法に関する。

現在、液晶表示装置は形成工程で２枚の基板を貼り合わせるときに、２枚の基板のうちの片側の基板にシール材を塗布し、他方の基板と重ね合わせ、プレス装置で圧力を掛けながらシール材を硬化させる手法がとられている（例えば、特許文献１参照）。このとき基板の外周部に強い圧力が掛かりやすいため、外周部の基板間隔が小さくなりやすく、セルギャップ不良に起因する表示不良の原因となることがあった。一方、セルギャップ不良対策として基板全面のスペーサー密度を高くすると、液晶層に真空泡が発生しやすくなるという問題があった。
特開平７−６４１０１号公報

本発明は、上記問題点に鑑みなされたもので、セルギャップ不良による表示不良を低減し、歩留まりが高く表示性能の良い液晶表示装置の製造方法を提供することを目的とする。

上記課題を解決するため、本発明の態様に係る液晶表示装置の製造方法は、第１の基板と第２の基板とに液晶が挟持され、前記第１の基板には、前記第１の基板と前記第２の基板との間隔を保つ複数の柱状スペーサーと、第１の透明電極とを備え、前記第２の基板には、ゲート線、ゲート絶縁膜、信号線を含む薄膜トランジスタと、第２の透明電極とを備えた液晶表示装置の製造方法であって、前記第２の基板の製造工程は、前記ゲート線または信号線を形成する工程で、前記第２の透明電極が形成される表示領域と前記第１の基板および第２の基板を封止するシール材形成領域との間に互いに隙間を置いて並べて配置された前記柱状スペーサーと当たる領域にそれぞれ設けられた複数のダミーパターンを同時に形成することを特徴としている。

本発明によれば、貼り合わせ時に起因するセルギャップ不良による歩留まりの悪さを改善し、表示性能の良い液晶表示装置を安価に得ることができる液晶表示装置の製造方法を提供することができる。

（実施例１）以下に本発明の一実施例を図面を用いて詳細に説明する。図１は、本実施例の液晶表示装置の断面図であり、図２はアレイパターンを示す平面図であり、図３は薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）６部分の拡大断面図である。なお、図１は図２におけるＡ−Ａ‘での断面図である。まず、下側基板であるアレイ基板１と上側基板である対向基板２とが平行に配置され液晶３を挟持し、シール材４によって封着されている。

まず、アレイ基板１は、厚さ１．１ｍｍのガラス基板５にスイッチング素子としてＴＦＴ６（図２、図３）が形成され、そのＴＦＴ６に画素電極７が接続されている。そして最上層に配向膜８が形成されている。また、アレイ基板１には、後に対向基板２と貼り合わせたときに対向基板２に形成されている柱状スペーサー１３の当たる部分に高さを合わせるためのダミーパターン２５が形成されている。

次に対向基板２は、厚さ１．１ｍｍのガラス基板１０上に黒色の遮光層１１と遮光層１１の間隙にＲ、Ｇ、Ｂの３色の着色層１２（Ｒ）、１２（Ｇ）、１２（Ｂ）が形成されている。遮光層１１は各画素間はマトリクス状に、外周部は幅広の帯状に形成されている。そして、外周部に配された遮光層１１の内側を表示領域とし、外周部に配された遮光層１１を含みそれより外側を表示外領域とする。表示外領域にはシール材４の外側をも含むこととする。さらに対向基板２には、柱状スペーサー１３が表示領域と表示外領域とに作り込まれている。柱状スペーサー１３は遮光層１１上に形成されており表示外領域に形成されている柱状スペーサー１３の本数の密度が表示領域に形成されている柱状スペーサーの本数の密度より高くなっている。さらに、対向基板２には全面に共通電極１４が形成されており、そして最上層に配向膜１５が形成されている。

なお、本発明の第１の基板は本実施例中の対向基板２に対応し、同様に第２の基板はアレイ基板１に、第１の透明電極は共通電極１４に、第２の透明電極は画素電極７に、それぞれ対応する。

次に本実施例の液晶表示装置の製造工程を説明する。まず、対向基板２の製造工程を説明する。厚さ１．１ｍｍのガラス基板１０上に感光性の黒色樹脂をスピンナー等を用いて塗布し、約９０℃で１０分乾燥させた後、所定のパターン形状のフォトマスクを用いて露光した後、アルカリ性の溶液にて現像を行い、２００℃で６０分の焼成をして膜厚約２．０μｍの遮光層１１を形成する。

次に、赤色の顔料を分散させた紫外線硬化型アクリル樹脂をスピンナーにて塗布し、赤を着色したい部分と柱状スペーサー１３を形成したい部分とに紫外線が照射されるようなフォトマスクを介して紫外線を照射し、例えばＫＯＨの１％水溶液で約１０秒間現像し、赤の着色層１２（Ｒ）と３層構造の柱状スペーサー１３の一層を形成する。ここで、後に基板の外周部は切り落とされることになるがその切り落とされる領域にも柱状スペーサー１３を形成しておく。（図４参照）こうすることにより、貼り合わせ時にセルギャップ不良を起こりにくくなるという効果がある。同様に緑、青についても着色したい部分と柱状スペーサー１３を形成したい部分に着色層１２（Ｇ）、１２（Ｂ）を繰り返し形成し、それぞれ２３０℃で６０分焼成する。このようにして着色層１２（Ｒ）、１２（Ｇ）、１２（Ｂ）と柱状スペーサー１３を形成する。このとき赤、緑、青の着色層１２（Ｒ）、１２（Ｇ）、１２（Ｂ）の膜厚はそれぞれ１．５μｍとし、柱状スペーサーの柱の直径は１２（Ｒ）が１０μｍ、１２（Ｇ）が１３μｍ、１２（Ｂ）が１６μｍで上層ほど太くした。このようにすることによって柱状スペーサー１３が逆テーパー状になり、後に共通電極１４を基板全面に被覆したときに柱状スペーサー１３の側面に共通電極１４が付きにくくなるので、電気的にアレイ基板１と導通する可能性が非常に小さくなる。そして、表示領域は１ｍｍ^２あたり約３０個、表示外領域は１ｍｍ^２あたり約６０個の柱状スペーサーを形成した。このとき柱状スペーサーは１３遮光層１１の上に形成され、さらに、表示領域に形成された柱状スペーサー１３はアレイ基板１と貼り合わせたときにゲート線２０、または信号線３０の上にくるように配置されており、表示外領域は高さを合わせるためにダミーパターン２５の上にくるように配置されている。本実施例での柱状スペーサー１３は、表示領域はゲート絶縁膜２１と信号線３０の上に、表示外領域はゲート線２０とゲート絶縁膜２１のダミーパターンの上２５に載っている。さらに、後のラビング処理で柱状スペーサー１３が障害になってラビングの陰の領域ができてしまうので、その陰の部分が遮光層１１の領域内でおさまり、表示に影響を及ぼさない位置にくるように柱状スペーサー１３の配置を考慮する必要もある。

本実施例のように着色層１２と同時に柱状スペーサー１３を形成すれば、スペーサーを形成する工程を１つ減らすことができるが、着色層と同時に形成しなくても、着色層を形成した後に顔料の入っていない樹脂を用いて別に形成してもかまわない。

その後、共通電極１４としてＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜をスパッタ法にて１５００オングストロームの厚さに形成する。この上に、例えばポリイミドを形成しラビング処理を行って配向膜１５を形成し、対向基板２が完成する。

次にアレイ基板１の製造方法は、厚さ１．１ｍｍのガラス基板５上に成膜とパターニングを繰り返してＴＦＴ６を形成する。図３に示すようにＭｏＷ（モリブデン・タングステン）、あるいはＭｏＴａ（モリブデン・タンタル）等から成るゲート線２０、図示しない補助容量線、及び補助容量線と一体のトランスファ用の引き出し電極を形成し、そのうえにＳｉＯ_ＸをプラズマＣＶＤ法により、４０００オングストロームの暑さに堆積し、ゲート絶縁膜２１を形成する。ここで、後に対向基板２と貼り合わせたときに対向基板２に形成されている柱状スペーサー１３が当たる位置に、高さ合わせのためにゲート線２０とゲート絶縁膜２１とでダミーパターン２５を形成しておく。このダミーパターン２５はゲート絶縁膜２１と信号線３０によって形成してもかまわない。

その上に、ａ−Ｓｉ（アモルファスシリコン）から成る半導体層２２をプラズマＣＶＤ法により形成し所定の形状にパターニングする。さらに、場合によっては図示しないｎ^＋ａ−Ｓｉオーミックコンタクト層を介して、Ｍｏ／Ａｌ／Ｍｏから成る電極を形成し、所望の形状にパターニングすることによってソース電極２３、ドレイン電極２４を形成する。

次に、透明電極であるＩＴＯをソース電極２３に接触させるようにパターニングして画素電極７を形成する。最後に、ポリイミド等を形成し、ラビング処理を行うことにより配向膜８を形成する。

この後、対向基板２の配向膜１５の周辺に沿って注入口の部分以外にシール材４を印刷する。次にアレイ基板１の配向膜８と、対向基板２の配向膜１５がそれぞれ対向し、かつラビング方向が９０°の角度をなすように重ね合わせ、加熱することでシール材４を硬化させ、貼り合わせる。

次に、真空中に空セルを置き、注入口に液晶材料を浸した状態で徐々に真空状態から大気圧に戻すことによって液晶３を注入することができる。そして、基板外周部を切り落として本実施例における所望の液晶表示装置が得られる。

なお、本実施例はＴＦＴアレイ基板を用いたアクティブマトリクス型液晶表示装置であり、対向基板側に遮光層が形成された構造であるが、本発明は遮光層がアレイ基板上に形成された構造の液晶表示装置にも適用できる。この場合、柱状スペーサーが形成される基板と、遮光層が形成される基板とが異なることもある。

また、ＴＦＴの構造は本実施例のように逆スタガ型のみに限るものでなく、さらには上下基板にストライプ状の電極を備えたシンプルマトリクス型液晶表示装置にも適用可能である。

このように、本実施例は多くの変更及び修正をつけ加えるられることは勿論である。

（実施例２）本実施例は、図５に示すように、実施例１における対向基板２の表示外領域を表示領域に近い側の領域（Ｄ１）と表示領域から遠い側の領域（Ｄ２）との２つの領域に分割し、柱状スペーサーの本数の密度を、表示領域は１ｍｍ^２に約３０個、Ｄ１は１ｍｍ^２に約４５個、Ｄ２は１ｍｍ^２に約６０個とした。

なお、上記のＤ１、Ｄ２ように領域を明確に分けることなく、表示領域から離れていくに従い、徐々に密度を高くしていってもかまわない。他の構成等は実施例１と同様である。

本実施例によれば、柱状スペーサー１３の密度を高くすることで発生し易くなる真空泡を、表示領域の近くに発生させることを防止でき、かつセルギャプ不良をも低減することができる。

（実施例３）本実施例は図６に示すように、表示領域と表示外領域とで柱状スペーサー１３の体積を変える構造である。液晶表示装置の場合２枚の基板がほぼ平行に配置されているので、柱状スペーサーの体積を変えることが柱状スペーサーの太さを変えることとほぼ同義であるといえる。ただし、柱状スペーサーがテーパー状であったり、太さが途中で変化している柱状スペーサーの場合はこの限りではない。

本実施例は、表示領域には、柱状スペーサー１３を形成する１２（Ｒ）の直径を約１０μｍ、１２（Ｇ）の直径を約１３μｍ、１２（Ｂ）の直径を約１６μｍの太さとし、表示外領域には１２（Ｒ）の直径を約２０μｍ、１２（Ｇ）の直径を約２６μｍ、１２（Ｂ）の直径を約３２μｍの太さで形成した柱状スペーサー１３を形成した。

他の構成等は実施例１と同様である（実施例４）本実施例は図７に示すように、表示外領域を表示領域に近い側の領域Ｄ３と表示領域から遠い側の領域Ｄ４とに分割し、表示領域には、柱状スペーサー１３を形成する１２（Ｒ）の直径を約１０μｍ、１２（Ｇ）の直径を約１３μｍ、１２（Ｂ）の直径を約１６μｍの太さとし、表示外領域のＤ３には１２（Ｒ）の直径を約１５μｍ、１２（Ｇ）の直径を約２０μｍ、１２（Ｂ）の直径を約２４μｍの太さで形成した柱状スペーサー１３を形成し、表示外領域のＤ４には１２（Ｒ）の直径を約２０μｍ、１２（Ｇ）の直径を約２６μｍ、１２（Ｂ）の直径を約３２μｍの太さで形成した柱状スペーサー１３を形成した。

なお、上記のＤ３、Ｄ４のように明確に領域を分割せずに表示領域から遠くにいくに従い徐々に柱状スペーサーの直径を大きくしていってもかまわない。（図８参照）他の構成等は実施例１と同様である。各実施例とも実施例１と同様に、遮光層がアレイ基板上に形成された構造等をはじめ、さまざまな変形が可能なことは言うまでもない。

本発明の実施例１における液晶表示装置の断面図である。 本発明の一実施例における液晶表示装置のアレイパターンを示す平面図である。 本発明の一実施例における液晶表示装置の薄膜トランジスタの構造を示す拡大断面図である。 本発明の一実施例における液晶表示装置の断面図であり、基板外週部の切り落とされる領域に形成された柱状スペーサー、及びダミーパターンを示す図である。 本発明の実施例２における液晶表示装置の断面図である。 本発明の実施例３における液晶表示装置の断面図である。 本発明の実施例４における液晶表示装置の断面図である。 本発明の実施例４の変形例における液晶表示装置の断面図である。

符号の説明

１…アレイ基板、２…対向基板、３…液晶、４…シール材、５，１０…ガラス基板、６…薄膜トランジスタ、７…画素電極、８，１５…配向膜、１１…遮光層、１２（Ｒ），１２（Ｇ），１２（Ｂ）…着色層、１３…柱状スペーサー、１４…共通電極、２０…ゲート線、２１…ゲート絶縁膜、２５…ダミーパターン、３０…信号線。

Claims (2)

1. 第１の基板と第２の基板とに液晶が挟持され、前記第１の基板には、前記第１の基板と前記第２の基板との間隔を保つ複数の柱状スペーサーと、第１の透明電極とを備え、
   前記第２の基板には、ゲート線、ゲート絶縁膜、信号線を含む薄膜トランジスタと、第２の透明電極とを備えた液晶表示装置の製造方法であって、
   前記第２の基板の製造工程は、
   前記ゲート線または信号線を形成する工程で、前記第２の透明電極が形成される表示領域と前記第１の基板および第２の基板を封止するシール材形成領域との間に互いに間隔を置いて並べて配置された前記柱状スペーサーと当たる領域にそれぞれ設けられた複数のダミーパターンを同時に形成することを特徴とする液晶表示装置の製造方法。
2. 第１の基板と第２の基板とに液晶が挟持され、前記第１の基板には、前記第１の基板と前記第２の基板との間隔を保つ複数の柱状スペーサーと、第１の透明電極とを備えた液晶表示装置であって、
   前記第１の基板に前記柱状スペーサーを形成する工程と、
   前記第２の基板に、ゲート線、ゲート絶縁膜、信号線を含む薄膜トランジスタを形成する工程と、
   前記ゲート線または信号線を形成する工程で、前記第２の基板の前記第２の透明電極が形成される表示領域と前記第１の基板および前記第２の基板を封止するシール材形成領域との間に互いに間隔を置いて並べて配置された前記柱状スペーサーが当たる領域にそれぞれ設けられた複数のダミーパターンを同時に形成する工程と、
   前記第１の基板と前記第２の基板を貼り合わせる工程と、
   前記貼り合わされた第１及び第２の基板を切り落とす工程と、を含む液晶表示装置の製造方法において、
   前記柱状スペーサーを形成する工程で前記第１の基板の切り落とされる領域にも前記柱状スペーサーを形成し、前記ダミーパターンを形成する工程で、前記切り落とされる領域に形成された柱状スペーサーの当たる領域にもダミーパターンを形成することを特徴とする液晶表示装置の製造方法。

Images