JP2014229635A - 半導体検査方法および半導体検査装置 - Google Patents
半導体検査方法および半導体検査装置 Download PDFInfo
- Publication number
- JP2014229635A JP2014229635A JP2013105544A JP2013105544A JP2014229635A JP 2014229635 A JP2014229635 A JP 2014229635A JP 2013105544 A JP2013105544 A JP 2013105544A JP 2013105544 A JP2013105544 A JP 2013105544A JP 2014229635 A JP2014229635 A JP 2014229635A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- chips
- chip
- flat ring
- insulating sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Dicing (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】ウエハ上に形成された複数のチップの電気的特性を簡易な手法で正確に測定可能とする。
【解決手段】半導体検査方法は、複数のチップが形成されたウエハの裏面側に、複数のチップの位置に合わせて形成された複数の孔を有する絶縁シートを貼り付ける工程と、絶縁シートが貼り付けられたウエハをダイシングして、絶縁シートが貼り付けられたままで複数のチップに個片化する工程と、ウエハ上の複数のチップのうち測定対象チップの上面の所定箇所にプローブを接触させるとともに、絶縁シートの対応する孔を通して測定対象チップの下面に別のプローブを接触させて、測定対象チップの電気的特性を測定する。
【選択図】図1
【解決手段】半導体検査方法は、複数のチップが形成されたウエハの裏面側に、複数のチップの位置に合わせて形成された複数の孔を有する絶縁シートを貼り付ける工程と、絶縁シートが貼り付けられたウエハをダイシングして、絶縁シートが貼り付けられたままで複数のチップに個片化する工程と、ウエハ上の複数のチップのうち測定対象チップの上面の所定箇所にプローブを接触させるとともに、絶縁シートの対応する孔を通して測定対象チップの下面に別のプローブを接触させて、測定対象チップの電気的特性を測定する。
【選択図】図1
Description
本発明の実施形態は、プローブをチップに接触させて種々の電気的特性を測定する半導体検査方法および半導体検査装置に関する。
ウエハ上には多数のチップが形成されており、従来は、ウエハ上の個々のチップの電気的特性を測定した後に、ウエハをダイシングして個々のチップに個片化していた。
ダイシング前のウエハの状態で電気的測定を行うと、ウエハ内の測定対象チップ上の所定箇所に正確にプローブを接触させて測定を行えるという利点があるが、電気的特性の測定後にダイシングを行う際に、ダイシング時のダメージにより、新たな不良が発生し、ウエハの状態では良品であったチップがダイシング後に不良となるおそれがあり、このような不良を検出できないという問題がある。
また、チップのオン抵抗を下げるために、ウエハの厚さを薄くすると、ウエハの反りによって搬送トラブルが起きやすくなる上に、ダイシングの際にウエハの割れや欠け等の障害も起きやすくなる。
さらに、ウエハの状態で電気的動特性試験を行うと、被測定対象チップの破壊による影響が他のチップにも及んで、短絡電流が流れる等して他のチップを破壊してしまうおそれがある。
本実施形態は、ウエハ上に形成された複数のチップの電気的特性を簡易な手法で正確に測定できる半導体検査方法および半導体検査装置を提供するものである。
本実施形態に係る半導体検査方法では、複数のチップが形成されたウエハの裏面側に、前記複数のチップの位置に対応して設けられた複数の孔を有する絶縁シートを貼り付ける工程と、
前記絶縁シートが貼り付けられた前記ウエハをダイシングして、前記絶縁シートが貼り付けられたままで前記複数のチップに個片化する工程と、
前記ウエハ上の複数のチップのうち測定対象チップの上面の所定箇所にプローブを接触させるとともに、前記絶縁シートの対応する孔を通して前記測定対象チップの下面に別のプローブを接触させて、前記測定対象チップの電気的特性を測定する工程と、を備える。
前記絶縁シートが貼り付けられた前記ウエハをダイシングして、前記絶縁シートが貼り付けられたままで前記複数のチップに個片化する工程と、
前記ウエハ上の複数のチップのうち測定対象チップの上面の所定箇所にプローブを接触させるとともに、前記絶縁シートの対応する孔を通して前記測定対象チップの下面に別のプローブを接触させて、前記測定対象チップの電気的特性を測定する工程と、を備える。
以下、図面を参照しながら、本発明の実施の形態を説明する。
本実施形態は、多数のチップが形成されたウエハをダイシングして個片化し、その後に電気的特性の検査を行うものである。図1はウエハ1のダイシングと検査に用いるフラットリング(平板状リング)2とダイシングシート(絶縁シート)3の配置を示す図である。図示のように、フラットリング2の裏面側にダイシングシート3が貼り付けられ、フラットリング2の表面側からダイシング前のウエハ1がダイシングシート3に貼り付けられる。
フラットリング2は、中央部に開口部2aが形成された平板であり、その内径はウエハ1の外径よりも大きく、ダイシングシート3の外径よりも小さい。フラットリング2の裏面側にダイシングシート3が貼り付けられて、フラットリング2の外径よりも外側にはみ出したダイシングシート3の部分は、必要に応じて切り取られる。フラットリング2は、例えばステンレス等の金属材料で形成されている。
ダイシングシート3の基材は、例えば樹脂である。ダイシングシート3は、樹脂基材の両面に粘着材または紫外線硬化材を付着させたものである。
ダイシングシート3には、ウエハ1上の各チップ4の位置に対応づけて孔3aが形成されている。すなわち、ダイシングシート3には、ウエハ1上のチップ4の数分の複数の孔3aが形成されている。この孔3aは、テスタのプローブをウエハ1の裏面に接触させることが可能なサイズの径を有する。
図2はフラットリング2にダイシングシート3を貼り付けるとともに、フラットリング2の開口部2aを介してウエハ1をダイシングシート3に貼り付けた状態を示す図である。図示のように、フラットリング2の裏面側にダイシングシート3が貼り付けられるため、フラットリング2の中央部の開口部2aからダイシングシート3が露出されることになる。この露出部分にウエハ1が上方から貼り付けられる。
後述するように、本実施形態では、フラットリング2を介してウエハ1とダイシングシート3を貼り付けた状態で、ウエハ1をダイシングする。ただし、テスタによる検査が終了するまでは、ウエハ1からチップ4単位での取り出しは行わない。
図3はフラットリング2を介してウエハ1とダイシングシート3を貼り付けてダイシングした状態を示す斜視図、図4はウエハ1の水平面方向から見た図である。これらの図にように、チップ4の略中央部に孔3aが位置するように、ウエハ1とダイシングシート3が位置決めされて、ダイシングされる。チップ4の裏面側は通常はその全面にわたって接地パターンや電源パターンが形成されているため、孔3aを通して裏面側からプローブ5をチップ4の裏面に接触させると、接地パターンや電源パターンに接続させることができる。表面電極の位置を正確に当てるため、画像処理で、チップ4の電極位置を認識して補正後、電気的特性を測定したい箇所にプローブ5を正確に接触させる必要がある。
図4では、一つのチップ4に対して、片面側3本のプローブ5を接触させる例を示しているが、接触させるプローブ5の本数には特に制限はない。一つのチップ4の複数箇所の電気的特性を同時に測定したい場合は、測定ポイントの数に応じて複数のプローブ5をチップ4に接続すればよい。
図5は一実施形態に係る半導体検査システム10の概略構成を示すブロック図である。図5の半導体検査システム10は、ウエハ貼り付け装置11と、ダイシング装置12と、測定装置13と、マウンタ装置14とを備えている。このうち、マウンタ装置14を除くウエハ貼り付け装置11と、ダイシング装置12と、測定装置13とで、半導体検査装置15が構成される。
ウエハ貼り付け装置11は、図1および図2で示したように、フラットリング2を介してダイシングシート3とウエハ1を位置決めして貼り付ける処理を行う。
ダイシング装置12は、図3に示したように、ダイシングシート3に貼り付けられた状態でウエハ1をダイシングする。
測定装置13は、ダイシングシート3に貼り付けられてダイシングされたウエハ1内の個々のチップ4の電気的特性を測定する。
マウンタ装置14は、電気的特性の測定が終了したウエハ1内の良品チップ4を回路基板にマウントする。
図6は図5の半導体検査システム10の処理動作の一例を示すフローチャートである。まず、ウエハ貼り付け装置11を用いて、フラットリング2にダイシングシート3を貼り付けて、フラットリング2の中央部の開口部2aから露出されるダイシングシート3にウエハ1を貼り付ける(ステップS1)。このとき、ダイシングシート3内の孔3a位置を、ウエハ1内の対応するチップ4と位置合わせして、ダイシングシート3にウエハ1を貼り付ける。
次に、ダイシング装置12を用いて、ダイシングシート3に貼り付けられたウエハ1をダイシングする(ステップS2)。
次に、測定装置13を用いて、ダイシングされたウエハ1内の測定対象チップ4にテスタのプローブ5を接続する(ステップS3)。測定対象チップ4の上面側は測定対象ポイントにプローブ5を接触させ、測定対象チップ4の下面側はダイシングシート3の孔3aを通して下方からプローブ5をチップ4下面に接触させて、測定対象チップ4の検査すなわち電気的特性を測定する(ステップS4)。測定結果は、MAPデータとして、各チップ4の位置情報とともに格納しておく。
次に、マウンタ装置14を用いて、リードフレーム上にチップ4を実装する(ステップS5)。このとき、MAPデータを参照して、良品チップ4を実装する。
図7はウエハ貼り付け装置11の内部構成の一例を示すブロック図である。図7のウエハ貼り付け装置11は、ウエハ供給部21と、ウエハ位置決め部22と、フラットリング供給部23と、ダイシングシート供給部24と、画像処理部25と、ウエハ貼り付け部26と、収納部27と、シートカット機構28と、制御部29とを有する。制御部29は、ウエハ貼り付け装置11内の各部を制御する。
ウエハ供給部21は、全面にチップ4が形成されてまだダイシングされていないウエハ1を供給する。ウエハ位置決め部22は、供給されたウエハ1を所定位置に位置決めする。
フラットリング供給部23は、ダイシングおよび検査時に利用するフラットリング2を供給する。フラットリング2は、ウエハ1のサイズが同じである場合は、過去に使用したものを流用可能である。
ダイシングシート供給部24は、ウエハ供給部21が新たなウエハ1を供給するタイミングに合わせて、新たなダイシングシート3を供給する。ダイシングシート3は、個々のウエハ1ごとに別個に必要となる。
画像処理部25は、供給されたウエハ1、フラットリング2、およびダイシングシート3を位置決めのために撮影し、その撮影画像を解析して、位置ずれ量を検出する。ウエハ貼り付け部26は、画像処理部25の画像処理結果を確認しながら、ウエハ1とダイシングシート3との位置合わせを行って、フラットリング2を介してウエハ1とダイシングシート3を貼り付ける。
収納部27は、ウエハ1とダイシングシート3が貼り付けられたフラットリング2を収納する。その際、シートカット機構28は、ダイシングシート3の縁部をダイシングシート3の外径に合わせて切り取る。
図8はダイシング装置12の内部構成の一例を示すブロック図である。図8のダイシング装置12は、フラットリング供給部31と、フラットリングプリアライメント部32と、ダイシングステージ33と、切削水供給部34と、スピンドル部35と、画像処理部36と、収納部37と、制御部38とを有する。制御部38は、ダイシング装置12内の各部を制御する。
フラットリング供給部31は、ウエハ1とダイシングシート3が貼り付けられたフラットリング2を収納部37から取り出して、フラットリングプリアライメント部32に供給する。
フラットリングプリアライメント部32は、ウエハ1とダイシングシート3が貼り付けられたフラットリング2をダイシングステージ33上で位置合わせする。
画像処理部36は、ダイシングステージ33上のフラットリング2周辺の画像を撮影して、その画像を解析する。スピンドル部35は、画像処理結果に基づいてダイシングステージ33の移動を制御して、フラットリング2の精密な位置合わせを行う。
位置合わせが終了すると、ダイシングステージ33上のフラットリング2に切削水供給部34から水を供給しながら、フラットリング2を介してダイシングシート3に貼り付けられたウエハ1がダイシングされる。ダイシングされたウエハ1は、ダイシングシート3とフラットリング2に貼り付けられたままで、収納部37に収納される。
図9は測定装置13の内部構成の一例を示すブロック図である。図9の測定装置13は、ダイシング済フラットリング供給部41と、フラットリングプリアライメント部42と、画像処理部43と、測定ステージ44と、測定プローブ5と、テスタ45と、制御部46と、UV照射部47と、収納部48と、MAPデータ格納部49とを有する。制御部46は、図9の測定装置13内の各部を制御する。
ダイシング済フラットリング供給部41は、図8の収納部48に収納してあるダイシング済みのフラットリング2を取り出して、フラットリングプリアライメント部42に供給する。
フラットリングプリアライメント部42は、ダイシング済みのフラットリング2を測定ステージ44上に位置決めする。そして、画像処理部43により測定ステージ44を撮影して、その撮影画像を解析し、ウエハ1上の特定のパッドやパターンの位置を基準として位置ずれ量を検出し、その位置ずれ量に合わせて測定ステージ44を移動させて、精密な位置合わせを行う。
位置合わせが終了すると、図2および図3に示したように、ウエハ1内の測定対象チップ4上の特定箇所に上方からプローブ5を接触させるとともに、このチップ4の下面の接地パターンや電源パターンに、フラットリング2の下方からダイシングシート3の孔3aを介してプローブ5を接触させる。
次に、テスタ45を用いて、測定対象チップ4の電気的特性の測定を行う。測定する電気的特性の具体的な内容は問わないが、例えば測定対象チップ4の静特性試験と動特性試験を行う。測定対象チップ4の測定結果は、MAPデータとしてMAPデータ格納部49に格納される。MAPデータは、測定対象チップ4のウエハ1上の位置情報と、良品か否かを示す情報とを含んでいる。
一つの測定対象チップ4についての測定が終わると、他の測定対象チップ4について同様の測定を行い、チップ4内のすべてのチップ4についてのMAPデータがMAPデータ格納部49に格納される。
一つのウエハ1内のすべてのチップ4についての電気的特性の測定が終了すると、UV照射部47は、ダイシングシート3に紫外線を照射し、ダイシングシート3とウエハ1との間の粘着力を弱める。収納部48は、紫外線照射後のフラットリング2を、ダイシングシート3とウエハ1が貼り付けられたままで収納する。
図10はマウンタ装置14の内部構成の一例を示すブロック図である。図10のマウンタ装置14は、測定済フラットリング供給部51と、フラットリングステージ52と、マウントヘッド53と、フレーム供給部54と、フレーム搬送フィーダ55と、マウント部56と、リフロー部57と、マウント済フレーム収納部58と、制御部59と、画像処理部60とを有する。制御部59は、図10のマウンタ装置14内の各部を制御する。
測定済フラットリング供給部51は、図9の収納部48に収納された測定済みのフラットリング2を取り出して、フラットリングステージ52まで搬送する。マウントヘッド53は、MAPデータに基づいて、良品チップ4をウエハ1から取り出す。
フレーム供給部54は、チップ4を載せる台座となるリードフレームを供給する。フレーム搬送フィーダ55は、フレーム供給部54から供給されたリードフレームをマウント部56まで搬送する。
マウント部56は、マウントヘッド53にマウントされたウエハ1から、良品のチップ4を取り出して、リードフレーム上に実装する。
リフロー部57は、チップ4の各パッドとリードフレームとの結線を行い、結線済のリードフレームは、マウント済フレーム格納部58に格納される。
このように、第1の実施形態では、ウエハ1上のチップ4の位置に合わせて孔3aの開いたダイシングシート3を用意し、フラットリング2にダイシングシート3を貼り付けるとともに、フラットリング2の開口部2aを通して露出されるダイシングシート3の孔3a位置に合わせてウエハ1を貼り付けた状態で、ウエハ1のダイシングを行い、その後にウエハ1上の測定対象チップ4の両面にプローブ5を接触させる。より具体的には、測定対象チップ4の下面にダイシングシート3の孔3aを通してプローブ5を接触させて電気的特性の測定を行う。これにより、ウエハ1をダイシングした後、ダイシングシート3にウエハ1を接着させたままで、ウエハ1内のすべてのチップ4の電気的特性を測定でき、電気的特性の測定後にはダイシングを行う必要がなくなる。
また、ダイシングシート3に、ウエハ1上の各チップ4の位置に対応して孔3aを設けるため、ダイシングシート3にウエハ1を貼り付けたままで、ダイシングと電気的特性の測定を行うことができ、測定時間を短縮できる。
(第2の実施形態)
上述した第1の実施形態では、ウエハ1内の個々のチップ4を順繰りに検査する例を説明したが、ウエハ1内の複数のチップ4を上下の電極の位置許容範囲で、同時に検査してもよい。
上述した第1の実施形態では、ウエハ1内の個々のチップ4を順繰りに検査する例を説明したが、ウエハ1内の複数のチップ4を上下の電極の位置許容範囲で、同時に検査してもよい。
図11はウエハ1上の複数のチップ4のそれぞれにプローブ5を接触する例を示す斜視図、図12はこの例について水平方向から見た図である。
このとき、プローブ5が接触された複数のチップ4では、同じ電気的特性の測定を行ってもよいし、異なる電気的特性の測定を行ってもよい。また、同時に測定するチップ4の数についても特に制限はない。
このように、ダイシングシート3には、ウエハ1内の各チップ4に対応づけた孔3aが形成されているため、複数のチップ4に同時並行的にプローブ5を接触させて、複数のチップ4の電気的特性を同時に測定でき、測定スループットを向上できる。
本発明の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本発明の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
1 ウエハ、2 フラットリング、2a 開口部、3 ダイシングシート、3a 孔、4 チップ、5 プローブ、10 半導体検査システム、11 ウエハ貼り付け装置、12 ダイシング装置、13 測定装置、14 マウンタ装置、15 半導体検査装置、21 ウエハ供給部、22 ウエハ位置決め部、23 フラットリング供給部、24 ダイシングシート供給部、25 画像処理部、26 ウエハ貼り付け部、27 収納部、28 シートカット機構、29 制御部、31 フラットリング供給部、32 フラとリングプリアライメント部、33 ダイシングステージ、34 切削水供給部、35 スピンドル部、36 画像処理部、37 収納部、38 制御部、41ダイシング済フラットリング供給部、42 フラットリングプリアライメント部、43 画像処理部、44 測定ステージ、45 テスタ、46 測定ステージ、47 UV照射部、48 収納部、49 MAPデータ格納部、51 測定済フラットリング供給部、52 フラットリングステージ、53 マウントヘッド、54 フレーム供給部、55 フレーム搬送フィーダ、56 マウント部、57 リフロー部、58 マウント済フレーム収納部、59 制御部、60 画像処理部
Claims (5)
- 複数のチップが形成されたウエハの裏面側に、前記複数のチップの位置に対応して設けられた複数の孔を有する絶縁シートを貼り付ける工程と、
前記絶縁シートが貼り付けられた前記ウエハをダイシングして、前記絶縁シートが貼り付けられたままで前記複数のチップに個片化する工程と、
前記ウエハ上の複数のチップのうち測定対象チップの上面の所定箇所にプローブを接触させるとともに、前記絶縁シートの対応する孔を通して前記測定対象チップの下面に別のプローブを接触させて、前記測定対象チップの電気的特性を測定する工程と、を備える半導体検査方法。 - 前記貼り付ける工程は、中央部に前記ウエハの外径よりも大きな径の開口部を有する平板状リングの裏面に、前記複数の孔が前記開口部内に露出されるように前記絶縁シートを貼り付けるとともに、前記平板状リングの表面側から、前記複数の孔のそれぞれが対応する前記チップに重なるように前記ウエハを前記絶縁シートに貼り付ける請求項1に記載の半導体検査方法。
- 前記測定する工程は、2以上の測定対象チップのそれぞれについて、各チップの上面の所定箇所にそれぞれ対応するプローブを接触させるとともに、各チップの下面にそれぞれ対応するプローブを接触させて、各チップの電気的特性を測定する請求項1または2に記載の半導体検査方法。
- 前記測定する工程は、前記2以上の測定対象チップのそれぞれの上面および下面に、それぞれ対応するプローブを接触させて、前記測定対象チップごとに異なる種類の電気的特性を測定する請求項3に記載の半導体検査方法。
- 中央部にウエハの外径よりも大きな径の開口部を有する平板状リングと、
前記開口部の径よりも大きな径を持ち、かつ前記ウエハに形成された複数のチップの位置に対応して設けられた複数の孔を有する絶縁シートと、
前記平板状リングの裏面に、前記複数の孔が前記開口部内に露出されるように前記絶縁シートを貼り付けるとともに、前記平板状リングの表面側から、前記複数の孔のそれぞれが対応する前記チップに重なるように前記ウエハを前記絶縁シートに貼り付けた状態で、前記平板状リングを支持する支持部と、
前記支持部で支持した状態で、前記絶縁シートを切断しないように前記ウエハをダイシングして、前記複数のチップに個片化するダイシングカッタと、
個片化された前記複数のチップのうち、測定対象チップの上面の所定箇所にプローブを接触させるとともに、前記絶縁シートの孔を通して前記測定対象チップの下面に別のプローブを接触させて、前記測定対象チップの電気的特性を測定する測定部と、を備える半導体検査装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013105544A JP2014229635A (ja) | 2013-05-17 | 2013-05-17 | 半導体検査方法および半導体検査装置 |
CN201310740365.3A CN104167373A (zh) | 2013-05-17 | 2013-12-27 | 半导体检查方法以及半导体检查装置 |
US14/194,400 US20140342475A1 (en) | 2013-05-17 | 2014-02-28 | Semiconductor test method and semiconductor test apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013105544A JP2014229635A (ja) | 2013-05-17 | 2013-05-17 | 半導体検査方法および半導体検査装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014229635A true JP2014229635A (ja) | 2014-12-08 |
Family
ID=51896083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013105544A Abandoned JP2014229635A (ja) | 2013-05-17 | 2013-05-17 | 半導体検査方法および半導体検査装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20140342475A1 (ja) |
JP (1) | JP2014229635A (ja) |
CN (1) | CN104167373A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016115695A (ja) * | 2014-12-11 | 2016-06-23 | 三菱電機株式会社 | 半導体評価装置および半導体評価方法 |
JP2016142649A (ja) * | 2015-02-03 | 2016-08-08 | 株式会社テセック | 半導体デバイス測定方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5738815B2 (ja) * | 2012-09-13 | 2015-06-24 | 株式会社東芝 | 半導体装置の製造方法及び半導体製造装置 |
US11075129B2 (en) * | 2016-08-08 | 2021-07-27 | Semiconductor Components Industries, Llc | Substrate processing carrier |
JP2021015823A (ja) * | 2019-07-10 | 2021-02-12 | 株式会社ディスコ | ウェーハの加工方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5362681A (en) * | 1992-07-22 | 1994-11-08 | Anaglog Devices, Inc. | Method for separating circuit dies from a wafer |
JP2004363304A (ja) * | 2003-06-04 | 2004-12-24 | Toshiba Corp | 半導体装置の検査方法及び検査装置 |
US7416984B2 (en) * | 2004-08-09 | 2008-08-26 | Analog Devices, Inc. | Method of producing a MEMS device |
JP4718914B2 (ja) * | 2005-06-28 | 2011-07-06 | 株式会社東芝 | 半導体集積回路の設計支援システム、半導体集積回路の設計方法、半導体集積回路の設計支援プログラム、半導体集積回路の製造方法 |
JP4744980B2 (ja) * | 2005-08-25 | 2011-08-10 | 株式会社東芝 | パターン検証方法、そのプログラム、半導体装置の製造方法 |
TWI405303B (zh) * | 2010-11-26 | 2013-08-11 | Ind Tech Res Inst | 機械強度測試設備、半導體裝置的製造方法與測試方法 |
-
2013
- 2013-05-17 JP JP2013105544A patent/JP2014229635A/ja not_active Abandoned
- 2013-12-27 CN CN201310740365.3A patent/CN104167373A/zh active Pending
-
2014
- 2014-02-28 US US14/194,400 patent/US20140342475A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016115695A (ja) * | 2014-12-11 | 2016-06-23 | 三菱電機株式会社 | 半導体評価装置および半導体評価方法 |
JP2016142649A (ja) * | 2015-02-03 | 2016-08-08 | 株式会社テセック | 半導体デバイス測定方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104167373A (zh) | 2014-11-26 |
US20140342475A1 (en) | 2014-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4137471B2 (ja) | ダイシング方法、集積回路チップの検査方法及び基板保持装置 | |
US9638745B2 (en) | Wafer mounting method and wafer inspection device | |
JP2014229635A (ja) | 半導体検査方法および半導体検査装置 | |
US8836780B2 (en) | Process control and manufacturing method for fan out wafers | |
JP4794624B2 (ja) | プローブカードの製造方法及び製造装置 | |
CN111742399B (zh) | 接触精度保证方法、接触精度保证机构和检查装置 | |
KR101879806B1 (ko) | 반도체 테스트 소켓의 이력관리 패드, 이의 제작 방법 및 이력관리 패드를 포함하는 반도체 테스트 장치 | |
US10670652B2 (en) | Semiconductor test equipment | |
JP2007178132A (ja) | 半導体検査装置および半導体検査方法 | |
CN110907799A (zh) | 探针卡及晶圆测试装置和晶圆测试方法 | |
KR101358564B1 (ko) | 프로브 카드의 위치 결정 기구 및 검사 장치 | |
JP2008117897A (ja) | プローバ及びプロービング検査方法 | |
JP4156968B2 (ja) | プローブ装置及びアライメント方法 | |
CN102077103B (zh) | 半导体测定装置以及方法 | |
JP2006120827A (ja) | 半導体装置の製造方法 | |
KR20140017303A (ko) | 기판 검사 장치 및 기판 검사 방법 | |
US20050247541A1 (en) | System for detecting warped carriers and associated methods | |
TW201333485A (zh) | Led燈條檢測方法 | |
KR20180015983A (ko) | 인쇄 회로 기판의 검사 및 불량 교정 장치와 그 방법 | |
US10324126B2 (en) | Method and apparatus for aligning probe pins with respect to positions of electronic devices | |
JP2016162803A (ja) | プローバ及びプローブカードのプリヒート方法 | |
KR20160002476A (ko) | 프로브 카드를 이용한 웨이퍼 테스트 시스템 및 방법 | |
JP2016211977A (ja) | 半導体チップの試験装置及び試験方法 | |
JP2005223244A (ja) | チップの飛び出し位置検出方法 | |
TWI231553B (en) | Method and apparatus for processing an array of components |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150729 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20151028 |