JP2016211977A - 半導体チップの試験装置及び試験方法 - Google Patents

Abstract

【課題】従来に比べて半導体チップの歩留まりを向上可能な、半導体チップの試験装置及び方法を提供する。【解決手段】半導体チップの表裏面のそれぞれに電極パターンを形成した半導体チップ５０の電気特性を試験する試験装置１０１であって、表裏面の各電極パターンに接触する表面側プローブ及び裏面側プローブで、電気特性試験時には表面側プローブ及び裏面側プローブのみで半導体チップ５０を支持する表面側プローブ１及び裏面側プローブ２と、表面側プローブ１及び裏面側プローブ２を介して半導体チップ５０への通電を行う通電装置３とを備えた。【選択図】図１

Description

本発明は、半導体チップ、詳しくは表裏に電極パターンを形成した半導体ウエハをチップ状に分割した半導体チップ、に対して電気特性試験を実施する試験装置及び試験方法に関する。

半導体ウエハの表裏に電極パターンを形成しチップ状に分割した半導体チップ、特に電力機器用のパワー半導体チップ用の試験装置では、半導体チップへの通電を行うため、チップ表裏の電極パターンにプローブを接触させて測定及び試験が行われる。このときパワー半導体チップは、測定電極としても作用するステージに載置され、チップ表裏方向（縦方向）に通電が行われる。ここでパワー半導体チップの裏面と接触するステージの表面は、接触抵抗を低減するため、金めっき等が施されている。

一方、パワー半導体チップは、オン抵抗を下げるため薄厚化が進んでおり、数十μｍ厚のものも存在する。しかしながら薄厚化に伴い、パワー半導体チップの裏面側に形成されるコレクタ層及びコレクタ電極等の裏面構造も薄膜化している。よって、ステージの表面に付着した異物がパワー半導体チップとの間に噛み込んだ場合には、チップが変形して電気特性に影響が生じ、それにより不良品と判断されたり、あるいはチップにクラックを発生させたりして、パワー半導体チップの歩留まりを低下させる。そこで、半導体チップの裏面側及び表面側における各プローブの配置を工夫することで、半導体チップの裏面側に異物が存在する場合でも、半導体チップにダメージを与えずにプローブと半導体チップとを接触可能とする測定装置が提案されている（例えば、特許文献１参照）。

特開２００３−１８５７０１号公報

しかしながら特許文献１に開示される装置においても、上述したようなステージに半導体チップを載置した状態で、半導体チップの表裏に対してプローブを接触させている。よって、例えば、パワー半導体チップ裏面に前工程で付着した異物がチップ裏面とステージとの間に噛み込む、あるいはまた、パワー半導体チップの試験にてチップが破壊しその破片がステージ表面に溶着する、等の発生が依然として懸念される。よって特に数十μｍ厚に薄厚化されたパワー半導体チップでは、クラック発生を防止し歩留まりの向上を図ることはできない。

本発明は、上述したような問題点を解決するためになされたもので、従来に比べて半導体チップの歩留まりを向上可能な、半導体チップの試験装置及び方法を提供することを目的とする。

上記目的を達成するため、本発明は以下のように構成する。
即ち、本発明の一態様における半導体チップの試験装置は、半導体チップの表裏面のそれぞれに電極パターンを形成した半導体チップの電気特性を試験する試験装置であって、表面電極パターンに接触する表面側プローブ及び裏面電極パターンに接触する裏面側プローブであり、電気特性試験時における上記半導体チップへの通電状態では上記表面側プローブ及び上記裏面側プローブのみで上記半導体チップを支持する表面側プローブ及び裏面側プローブと、上記表面側プローブ及び上記裏面側プローブを介して上記半導体チップへの通電を行う通電装置とを備えたことを特徴とする。

本発明の一態様における試験装置によれば、表面側プローブ及び裏面側プローブを備え、表面側プローブ及び裏面側プローブのみで半導体チップを支持して電気特性試験を実行する。よって、たとえ異物が存在した場合でも、半導体チップ自体の物理的損傷の発生を抑えることができ、かつ、電気特性も正確に試験することができる。したがって、半導体チップの歩留まりを従来よりも向上させることができる。

本発明の実施の形態１における試験装置の概略構成を示す図である。 図１に示す試験装置における試験部を示す斜視図である。 図１に示す試験装置にて実行される試験方法の概略を説明する図である。 本発明の実施の形態２における試験装置の概略構成を示す斜視図である。 図４Ａに示す試験装置にて電気特性試験を実施している状態を示す斜視図である。 図４Ａに示す試験装置にて実行される試験方法の概略を説明する図である。 本発明の実施の形態３における試験装置の概略構成を示す斜視図である。 図６Ａに示すＡ−Ａ部における断面図である。 本発明の実施の形態４における試験装置にて実行される試験方法の概略を説明する図である。 本発明の実施の形態５における試験装置の概略構成を示す斜視図である。 図８に示す試験装置にて実行される試験方法の概略を説明する図である。 本発明の実施の形態６における試験装置の概略構成を示す斜視図である。 図１０に示す試験装置にて実行される試験方法の概略を説明する図である。 本発明の実施の形態７における試験装置の概略構成を示す斜視図である。 本発明の実施の形態７における試験装置の概略構成を示し、半導体チップを配置した状態を示す斜視図である。 図１２Ａに示す試験装置にて実行される試験方法の概略を説明する図である。 本発明の実施の形態８における試験装置の概略構成を示す斜視図である。 本発明の実施の形態８における試験装置の概略構成を示し、半導体チップを配置した状態を示す斜視図である。 図１４Ａに示す試験装置にて実行される試験方法の概略を説明する図である。

本発明の実施形態である半導体チップの試験装置及び試験方法について、図を参照しながら以下に説明する。尚、各図において、同一又は同様の構成部分については同じ符号を付している。また、以下の説明が不必要に冗長になるのを避け当業者の理解を容易にするため、既によく知られた事項の詳細説明及び実質的に同一の構成に対する重複説明を省略する場合がある。また、以下の説明及び添付図面の内容は、特許請求の範囲に記載の主題を限定することを意図するものではない。

また、以下に説明する各実施の形態では、半導体チップとして電力機器用のパワー半導体チップを例に採るが、パワー半導体チップに限定する意図ではなく、通常電圧用の半導体チップに対しても本発明は適用可能である。

実施の形態１．
図１には、本発明の実施の形態１におけるパワー半導体チップの試験装置１０１の概略構成を示している。また図２は、試験装置１０１における試験部を示す斜視図である。
試験装置１０１は、基本的構成部分として、金属製の表面側プローブ１と、金属製の裏面側プローブ２と、通電装置３とを有し、パワー半導体チップ５０の電気特性の試験を行う装置である。ここでパワー半導体チップ５０は、その表裏面のそれぞれに電極パターンを形成しており、表面側プローブ１は、表面電極パターンに接触し、裏面側プローブ２は裏面電極パターンに接触する。また通電装置３は、電源３ａ及び電圧電流計３ｂを有し、表面側プローブ１及び裏面側プローブ２と電気的に接続されている。

表面側プローブ１は、通電装置３から流される試験電流の大きさに応じてプローブ１本当たりの電流が１Ａ以下となるように、表面電極パターンに対して均一に複数本接触させることが望ましい。裏面側プローブ２についても同様で、プローブ１本当たりの電流が１Ａ以下となるように、裏面電極パターンに対して均一に複数本接触させることが望ましい。

それぞれのプローブ１，２は、スプリングプローブあるいはワイヤープローブ等の伸縮性を有するものである。よって、パワー半導体チップ５０の厚み方向５０ａにおいて、それぞれの表面側プローブ１及びそれぞれの裏面側プローブ２における各長さが若干バラツク場合でも全ての表面側プローブ１を表面電極パターンに接触させ、全ての裏面側プローブ２を裏面電極パターンに接触させることができる。また、プローブ先端及び摺動部分は、金めっき、ロジウムめっき等で処理され、表面側プローブ１と表面電極パターン、及び、裏面側プローブ２と裏面電極パターンとの接触抵抗がそれぞれ０．１ｍΩ以下となるようにしている。

表面側プローブ１と裏面側プローブ２とは、厚み方向５０ａにおいて、パワー半導体チップ５０を挟んで向かい合うように配置することが望ましい。よって表面側プローブ１と裏面側プローブ２とは、パワー半導体チップ５０に対して垂直に位置する。

試験装置１０１は、さらに、表面側プローブ用昇降装置４、裏面側プローブ用昇降装置５、撮像装置６、及び、移送装置７を有するのが好ましい。
表面側プローブ用昇降装置４は、パワー半導体チップ５０の厚み方向５０ａにおいて、表面側プローブ１を昇降させ、裏面側プローブ用昇降装置５は裏面側プローブ２を昇降させる装置である。ここで表面側プローブ用昇降装置４及び裏面側プローブ用昇降装置５は、少なくとも一方が設けられればよく、本実施の形態１では、裏面側プローブ用昇降装置５は設けなくてもよい。
撮像装置６は、パワー半導体チップ５０の表面電極パターンを撮像し認識する装置であり、移送装置７は、パワー半導体チップ５０を移送する装置である。
またこれらの、通電装置３、表面側プローブ用昇降装置４、裏面側プローブ用昇降装置５、撮像装置６、及び、移送装置７の動作制御を行い、パワー半導体チップ５０の電気特性の試験を制御する制御装置８が、試験装置１０１と共に、あるいは別設される。

以上のように構成された、本実施の形態における試験装置１０１における動作、つまり試験方法について、図３を参照して以下に説明する。尚、上述のように試験方法は、制御装置８により動作制御がなされる。
まずパワー半導体チップ５０は、図３の（ａ）に示すように、移送装置７に備わるコレット７ａにて、その表面が吸着され、移送装置７にて試験装置１０１まで搬送され、図３の（ｂ）に示すように、裏面側プローブ２に載置される。載置後、コレット７ａは試験装置１０１から退避する。また載置後、撮像装置６にて、パワー半導体チップ５０の表面電極パターンが撮像される。この撮像結果に基づいて、表面側プローブ用昇降装置４にて、表面電極パターンに対して表面側プローブ１の位置補正がなされ、その後、図３の（ｃ）に示すように、表面側プローブ１は表面電極パターンに正確に接触される。

表面側プローブ１の接触後、通電装置３によって、表面側プローブ１及び裏面側プローブ２を介してパワー半導体チップ５０に通電が行われ、当該パワー半導体チップ５０の電気特性の試験が実行される。
このように本実施の形態における試験装置１０１では、通電状態の電気特性試験時においてパワー半導体チップ５０は、その厚み方向５０ａにおいて、表面側プローブ１及び裏面側プローブ２のみによって支持されている。

既に説明したように従前にあっては、電気特性試験時には、半導体チップはその裏面電極パターンと接触して通電可能なステージにて支持されていた。よって例えば、パワー半導体チップ５０が耐量不良で破壊した場合には、パワー半導体チップ５０の溶着物が周辺に飛散してステージに固着する。よって次のパワー半導体チップ５０を試験する際には、ステージとの間に溶着物を噛み込んで試験が行われるため、パワー半導体チップ５０が変形して電気特性が不安定となり、その結果、不良品と判断され歩留まりを低下させていた。あるいはまた、ステージ上に異物が存在する場合にも、パワー半導体チップ５０との間で異物の噛み込みが生じ、パワー半導体チップ５０にクラックが発生する不具合も生じる。

一方本実施の形態では、電気特性試験時においてパワー半導体チップ５０は、表面側プローブ１及び裏面側プローブ２のみによって支持される。よってパワー半導体チップ５０の裏面は面接触ではなく、裏面側プローブ２により点で接触する。よって、たとえパワー半導体チップ５０の裏面に異物６ａが付着している場合でも、図３の（ｂ）に示すように、異物６ａを回避して裏面側プローブ２はパワー半導体チップ５０の裏面に安定して接触することができる。また万一、パワー半導体チップ５０と裏面側プローブ２との間に異物６ａを噛み込んだ場合でも、裏面側プローブ２が撓むことからパワー半導体チップ５０にクラックが発生するのを回避できる。また、万一、プローブ１，２の先端に異物６ａ等が存在した場合でも、複数本の裏面側プローブ２が裏面電極パターンに接触する、及び、複数本の表面側プローブ１が表面電極パターンに接触することから、電気特性を正確に試験することができる。

このように、本実施の形態における試験装置１０１によれば、パワー半導体チップ５０の物理的損傷の発生を抑えることができ、かつ、電気特性も正確に試験可能なことから、パワー半導体チップ５０の歩留まりを従来よりも向上させることができる。

実施の形態２．
図４Ａ及び図４Ｂ（総称して「図４」と記す場合もある）は、本発明の実施の形態２におけるパワー半導体チップの試験装置１０２を示す斜視図である。
当該試験装置１０２では、上述した試験装置１０１の基本的構成部分に加えて、さらに吸着ステージ１１を有する。尚、図示していないが、当該試験装置１０２においても、上述した試験装置１０１の場合と同様に、表面側プローブ用昇降装置４、裏面側プローブ用昇降装置５、撮像装置６、及び、移送装置７を有することができ、また、試験装置１０２と共にあるいは別設されて制御装置８が備わる。
よって以下では試験装置１０２にて新たに加わる吸着ステージ１１についてのみ説明を行い、その他の構成部分についてのここでの説明は省略する。

吸着ステージ１１は、電気特性試験時以外の試験準備状態において、パワー半導体チップ５０の裏面におけるプローブ接触領域以外の保持領域５１（図４Ａ、図５）と接触してパワー半導体チップ５０を吸着によって保持する。一方、電気特性試験時におけるパワー半導体チップ５０への通電状態においては、パワー半導体チップ５０の保持を解除するステージである。上述の吸着動作を行うため、吸着ステージ１１には吸引装置１２が接続されており、制御装置８によって動作制御される。
パワー半導体チップ５０における保持領域５１は、パワー半導体チップ５０の周縁部分に相当する。よって吸着ステージ１１は、パワー半導体チップ５０の平面形状に一致又は略一致した枠形状であり、枠部分には吸引溝１１ａを形成している。この吸引溝１１ａは吸引装置１２と連通している。

以上のように構成された、本実施の形態における試験装置１０２における動作、つまり試験方法について、図５を参照して以下に説明する。尚、上述のように試験方法は、制御装置８により動作制御がなされる。
まずパワー半導体チップ５０は、図５の（ａ）に示すように、移送装置７に備わるコレット７ａにてその表面が吸着され、移送装置７にて試験装置１０２まで搬送され、吸着ステージ１１に載置される。載置後、吸引装置１２によって吸着ステージ１１は、パワー半導体チップ５０を吸着保持する。

吸着保持後、コレット７ａは吸着ステージ１１から退避する。また吸着保持後、撮像装置６にて、パワー半導体チップ５０の表面電極パターンが撮像される。この撮像結果に基づいて、表面側プローブ用昇降装置４にて、表面電極パターンに対して表面側プローブ１の位置補正がなされた後、図５の（ｂ）に示すように、表面側プローブ１は表面電極パターンに正確に接触される。

次に、図５の（ｃ）に示すように、裏面側プローブ用昇降装置５にて、裏面側プローブ２を裏面電極パターンに接触させる。接触後、吸着ステージ１１におけるパワー半導体チップ５０の吸着保持を停止する。次に、表面側プローブ１及び裏面側プローブ２のみにてパワー半導体チップ５０を挟んで支持した状態にて、図５の（ｄ）に示すように、吸着ステージ１１からパワー半導体チップ５０を離脱させる。本実施形態では、パワー半導体チップ５０を吸着ステージ１１から上昇させる。離脱後、パワー半導体チップ５０がその厚み方向５０ａにおいて表面側プローブ１及び裏面側プローブ２のみによって支持された状態にて、通電装置３によって、表面側プローブ１及び裏面側プローブ２を介してパワー半導体チップ５０に通電が行われ、当該パワー半導体チップ５０の電気特性の試験が実行される。

以上説明したように、電気特性試験時においてパワー半導体チップ５０は、表面側プローブ１及び裏面側プローブ２のみによって支持され、吸着ステージ１１に接触しない状態で電気特性の試験が実行される。よって、パワー半導体チップ５０と吸着ステージ１１との間に異物６ａを噛み込むことはない。また、耐量不良でパワー半導体チップ５０が破壊して溶着物６ｂが周囲に飛散した場合でも、次に試験するパワー半導体チップ５０の電気特性を測定する際に不具合が発生することはない。したがって、本実施の形態における試験装置１０２においても、パワー半導体チップ５０の電気特性を正確に試験することができ、歩留まりも向上する。

実施の形態３．
本実施の形態３における試験装置１０３は、図６Ａ及び図６Ｂに示すように、実施の形態２における試験装置１０２の構成に対して、さらに遮蔽板１３を備えた構成である。よって以下では、遮蔽板１３についてのみ説明を行う。

遮蔽板１３は、電気特性試験時の通電状態において、パワー半導体チップ５０の裏面と、上述の吸着ステージ１１との間に位置し吸着ステージ１１を覆う部材である。一方、電気特性試験時以外の試験準備状態においては、吸着ステージ１１から退避した位置にあり、吸着ステージ１１によるパワー半導体チップ５０の吸着保持動作に影響を与えない。このような遮蔽板１３の移動動作は、制御装置８によって動作制御される遮蔽板移動装置１４にて行われる。

本実施の形態における試験装置１０３では、電気特性試験時の通電状態のときには吸着ステージ１１を遮蔽板１３が覆っている。よって、万一、パワー半導体チップ５０が通電状態中に破壊した場合でも、その溶着物が吸着ステージ１１へ落下するのを防止することができ、溶着物が吸着ステージ１１に固着することもない。したがって、パワー半導体チップ５０を吸着ステージ１１に吸着保持する際に、パワー半導体チップ５０にクラックが発生することはない。よって試験装置１０３では、試験装置１０２に対してさらに、パワー半導体チップ５０の電気特性を正確に試験することができ、歩留まりも向上する。

実施の形態４．
図７は、本発明の実施の形態４におけるパワー半導体チップの試験装置１０４を示している。本実施の形態における試験装置１０４は、基本的構成として、実施の形態１における試験装置１０１と同様の構成を有するが、以下の点で相違する。即ち、試験装置１０１は、パワー半導体チップ５０の表面に吸着するコレット７ａを有する移送装置７を設けることができる。これに対して本実施の形態における試験装置１０４は、パワー半導体チップ５０の裏面に吸着する吸着パッド１５ａを有する移送装置１５を設けている。尚、その他の構成部分は、試験装置１０１の場合に同じである。

上述のような構成を有する、本実施の形態における試験装置１０４は、以下のように動作する。尚、以下では、試験装置１０１における動作との相違部分についてのみ説明を行う。
まずパワー半導体チップ５０は、図７の（ａ）に示すように、移送装置１５に備わる吸着パッド１５ａにて、その裏面が吸着され、移送装置１５にて試験装置１０４まで搬送される。尚、移送装置１５は制御装置８によって動作制御される。次に、移送装置１５にて吸着保持されているパワー半導体チップ５０の表面電極パターンに対する撮像装置６による撮像結果に基づいて、表面側プローブ用昇降装置４にて表面側プローブ１の位置補正がなされる。この位置補正後、図７の（ｂ）に示すように、表面側プローブ１が表面電極パターンに正確に接触される。
表面側プローブ１の接触後、図７の（ｃ）に示すように、裏面側プローブ用昇降装置５によって裏面側プローブ２が裏面電極パターンに接触される。裏面側プローブ２の接触後、図７の（ｄ）に示すように、吸着パッド１５ａは試験装置１０４から退避する。

吸着パッド１５ａの退避後、通電装置３によって、表面側プローブ１及び裏面側プローブ２を介してパワー半導体チップ５０に通電が行われ、当該パワー半導体チップ５０の電気特性の試験が実行される。
このように本実施の形態における試験装置１０４においても、通電状態の電気特性試験時においてパワー半導体チップ５０は、その厚み方向５０ａにおいて、表面側プローブ１及び裏面側プローブ２のみによって支持されている。

以上説明した、本実施の形態における試験装置１０４によれば、試験装置１０１の場合と同様に、電気特性試験時においてパワー半導体チップ５０は、表面側プローブ１及び裏面側プローブ２のみによって支持される。よって、万一、パワー半導体チップ５０が試験中に破壊したとしても、次に試験されるパワー半導体チップ５０との間に溶着物が噛み込まれることはなく、また、パワー半導体チップ５０にクラックが発生することもない。よって、パワー半導体チップ５０の電気特性を正確に試験することができ、歩留まりを向上させることができる。

実施の形態５．
図８及び図９には、本発明の実施の形態５におけるパワー半導体チップの試験装置１０５を示す。当該試験装置１０５は、実施の形態２における試験装置１０２に備わる吸着ステージ１１を位置決めステージ１６に変更した点で相違する。以下では、この相違部分である位置決めステージ１６について詳しく説明し、その他の同じ構成部分については説明を省略あるいは簡略化する。

位置決めステージ１６は、電気特性試験時以外の試験準備状態では、パワー半導体チップ５０の裏面におけるプローブ接触領域以外の保持領域５１と接触してパワー半導体チップ５０を保持するステージであり、パワー半導体チップ５０の四隅の角部５２に対応して配置され、角部５２が嵌まり込む凹部１６ａを有する。一方、電気特性試験時におけるパワー半導体チップ５０への通電状態では、位置決めステージ１６は、駆動装置１７によってパワー半導体チップ５０の保持が解除される。

上述のような構成を有する、本実施の形態における試験装置１０５の動作、つまり試験方法について、図９を参照して以下に説明する。尚、上述のように試験方法は、制御装置８により動作制御がなされる。
まずパワー半導体チップ５０は、図９の（ａ）に示すように、移送装置７に備わるコレット７ａにて、その表面が吸着され、移送装置７にて位置決めステージ１６まで搬送される。このとき、パワー半導体チップ５０の四隅の角部５２が位置決めステージ１６における凹部１６ａに嵌め込まれる。そして、図９の（ｂ）に示すように、駆動装置１７によって位置決めステージ１６が狭められ、凹部１６ａに対して角部５２が隙間のない状態に配置され、パワー半導体チップ５０の位置決めがなされる。

位置決め後、コレット７ａは試験装置１０１から退避する。また位置決め後、撮像装置６にて、パワー半導体チップ５０の表面電極パターンが撮像される。この撮像結果に基づいて、表面側プローブ用昇降装置４にて、表面電極パターンに対して表面側プローブ１の位置補正がなされた後、図９の（ｃ）に示すように、表面側プローブ１は、表面電極パターンに正確に接触される。
次に、図９の（ｄ）に示すように、裏面側プローブ用昇降装置５にて裏面側プローブ２が裏面電極パターンに接触される。接触後、駆動装置１７によって位置決めステージ１６は、パワー半導体チップ５０から退避する。

裏面側プローブ２が接触し、位置決めステージ１６の退避後、通電装置３によって、表面側プローブ１及び裏面側プローブ２を介してパワー半導体チップ５０に通電が行われ、当該パワー半導体チップ５０の電気特性の試験が実行される。
このように本実施の形態における試験装置１０５においても、通電状態の電気特性試験時においてパワー半導体チップ５０は、その厚み方向５０ａにおいて、表面側プローブ１及び裏面側プローブ２のみによって支持されている。

以上説明した、本実施の形態における試験装置１０５においても、試験装置１０１の場合と同様に、電気特性試験時においてパワー半導体チップ５０は、表面側プローブ１及び裏面側プローブ２のみによって支持される。よって万一、パワー半導体チップ５０が試験中に破壊したとしても、次に試験されるパワー半導体チップ５０との間に溶着物が噛み込まれることはなく、また、パワー半導体チップ５０にクラックが発生することもない。よって、パワー半導体チップ５０の電気特性を正確に試験することができ、歩留まりを向上させることができる。

実施の形態６．
図１０及び図１１に示すように、本実施の形態６における試験装置１０６は、実施の形態５における試験装置１０５の構成に対して、さらに遮蔽板１３を備えた構成である。よって以下では、主に遮蔽板１３について説明を行う。

実施の形態３の場合と同様に、遮蔽板１３は、電気特性試験時の通電状態において、パワー半導体チップ５０の裏面と、上述の位置決めステージ１６との間に位置し、位置決めステージ１６を覆う部材である。一方、電気特性試験時以外の試験準備状態においては、位置決めステージ１６から退避した位置にあり、位置決めステージ１６によるパワー半導体チップ５０の位置決め動作に影響を与えない。このような遮蔽板１３の移動動作は、制御装置８によって動作制御される遮蔽板移動装置１４にて行われる。

本実施の形態における試験装置１０６では、電気特性試験時の通電状態のときには位置決めステージ１６を遮蔽板１３が覆っている。よって、万一、パワー半導体チップ５０が通電状態中に破壊した場合でも、その溶着物が位置決めステージ１６へ落下するのを防止することができ、溶着物が位置決めステージ１６に固着することもない。したがって、パワー半導体チップ５０を位置決めステージ１６に保持する際に、パワー半導体チップ５０にクラックが発生することはない。よって試験装置１０６では、試験装置１０５に対してさらに、パワー半導体チップ５０の電気特性を正確に試験することができ、歩留まりも向上する。

実施の形態７．
図１２Ａ及び図１２Ｂ（総称して図１２と記す場合もある）は、本発明の実施の形態７におけるパワー半導体チップの試験装置１０７を示す。本実施の形態における試験装置１０７は、基本的構成として、実施の形態１における試験装置１０１と同様の構成を有するが、以下の点で相違する。即ち、本実施の形態における試験装置１０７は、さらに、昇降ステージ１８及び昇降装置１９を設けている。尚、その他の構成部分は、試験装置１０１の場合に同じである。

昇降ステージ１８は、パワー半導体チップ５０の裏面側に位置する凹形状のステージであり、周縁部１８ａと底部１８ｂとを有する。周縁部１８ａは、パワー半導体チップ５０の周囲に対応した枠形状、本実施の形態では四角形状、であり、パワー半導体チップ５０を嵌め込むことが可能であり、パワー半導体チップ５０の位置決めを行うことができる。底部１８ｂは、周縁部１８ａと一体的に形成された底板に相当し、十分な隙間を介して裏面側プローブ２が貫通可能な貫通穴１８ｃを有する。

尚、本実施の形態では、図１２に示すように昇降ステージ１８は、裏面側プローブ２を立設したベース板３０にスプリング３１を介して支持された構成を採る。しかしながら昇降ステージ１８の支持構成は、このようなベース板３０及びスプリング３１を用いた構成に限定されない。例えば、ベース板３０及びスプリング３１を用いた構成を用いることなく昇降装置１９にて昇降ステージ１８を支持してもよい。また、ベース板２０を用いる場合でも、スプリング３１に代えてコイルばね以外の他のばね形態、あるいはばね以外の弾性部材を用いることができる。
また、本実施の形態では、裏面側プローブ２はベース板３０に立設した構成であることから、実施の形態１で説明した裏面側プローブ用昇降装置５は設けていない。

昇降装置１９は、昇降ステージ１８を、位置決め用位置２０と試験用位置２１との間で昇降させる装置である。昇降装置１９は、制御装置８と電気的に接続され制御装置８によって動作制御される。
ここで位置決め用位置２０は、昇降ステージ１８に対してパワー半導体チップ５０が配置されることで、周縁部１８ａによってパワー半導体チップ５０の位置決めがなされる位置である。また、昇降ステージ１８が位置決め用位置２０にあるとき、本実施の形態では、裏面側プローブ２は、厚み方向５０ａにおいて底部１８ｂの貫通穴１８ｃから突出していない。
試験用位置２１は、パワー半導体チップ５０に対して通電装置３によって電気特性試験が行われる位置である。昇降ステージ１８が試験用位置２１に位置するとき、裏面側プローブ２は、厚み方向５０ａにおいて底部１８ｂの貫通穴１８ｃから突出している。

上述のように構成される、本実施の形態における試験装置１０７は、以下のような動作、つまり試験方法を実施する。尚、以下では、試験装置１０１における動作との相違部分について主に説明を行う。
まずパワー半導体チップ５０は、図１３の（ｂ）に示すように、移送装置７に備わるコレット７ａにて、その表面が吸着され、移送装置７にて試験装置１０７における昇降ステージ１８まで搬送され、昇降ステージ１８に載置される。このとき昇降ステージ１８は、図１３の（ａ），（ｂ）に示すように、位置決め用位置２０にある。またパワー半導体チップ５０は、昇降ステージ１８の周縁部１８ａに嵌め込まれることで、その位置決めがなされる。尚、載置後、コレット７ａは試験装置１０１から退避する。

次に、図１３の（ｃ）に示すように、昇降装置１９は、昇降ステージ１８を位置決め用位置２０から試験用位置２１へ押し下げる。これにより、昇降ステージ１８の貫通穴１８ｃから裏面側プローブ２が突出し、パワー半導体チップ５０の裏面電極パターンに接触すると共に、パワー半導体チップ５０を支持する。

次に、図１３の（ｄ）に示すように、撮像装置６にて、パワー半導体チップ５０の表面電極パターンが撮像される。この撮像結果に基づいて、表面側プローブ用昇降装置４にて、表面電極パターンに対して表面側プローブ１の位置補正がなされた後、表面側プローブ１は表面電極パターンに正確に接触される。

表面側プローブ１の接触後、通電装置３によって、表面側プローブ１及び裏面側プローブ２を介してパワー半導体チップ５０に通電が行われ、当該パワー半導体チップ５０の電気特性の試験が実行される。

以上説明した、本実施の形態における試験装置１０７においても、試験装置１０１の場合と同様に、電気特性試験時においてパワー半導体チップ５０は、表面側プローブ１及び裏面側プローブ２のみによって支持される。よって万一、パワー半導体チップ５０が試験中に破壊したとしても、次に試験されるパワー半導体チップ５０との間に溶着物が噛み込まれることはなく、また、パワー半導体チップ５０にクラックが発生することもない。よって、パワー半導体チップ５０の電気特性を正確に試験することができ、歩留まりを向上させることができる。

実施の形態８．
図１４Ａ及び図１４Ｂ（総称して図１４と記す場合もある）は、本発明の実施の形態８におけるパワー半導体チップの試験装置１０８を示す。本実施の形態における試験装置１０８は、上述の実施の形態７における試験装置１０７の変形例に相当し、試験装置１０７と同一の構成部分を有する。このような本実施の形態における試験装置１０８は、以下の点でのみ、実施の形態７における試験装置１０７と相違する。即ち、昇降ステージ１８が位置決め用位置２０に配置されているとき、上述の試験装置１０７では裏面側プローブ２は昇降ステージ１８の貫通穴１８ｃから突出していない。一方、本実施の形態の試験装置１０８では、裏面側プローブ２は貫通穴１８ｃから突出した状態にある点で相違する。

このような試験装置１０８は、以下のような動作、つまり試験方法を実施する。尚、以下では、試験装置１０７における動作との相違部分について主に説明を行う。
本実施の形態では図１５の（ａ）に示すように、試験装置１０８における昇降ステージ１８が位置決め用位置２０に配置されているとき、昇降ステージ１８における貫通穴１８ｃから裏面側プローブ２は突出した状態である。このような状態において、図１５の（ｂ）に示すようにパワー半導体チップ５０は、移送装置７にて昇降ステージ１８まで搬送され、昇降ステージ１８に嵌め込まれる。この嵌め込みにより、パワー半導体チップ５０は位置決めがなされると共に、貫通穴１８ｃから既に突出している裏面側プローブ２に載置され支持される。尚、嵌め込み後、コレット７ａは昇降ステージ１８から退避する。

パワー半導体チップ５０の載置後、図１５の（ｃ）に示すように、撮像装置６にて、パワー半導体チップ５０の表面電極パターンが撮像される。この撮像結果に基づいて、表面側プローブ用昇降装置４にて、表面電極パターンに対して表面側プローブ１の位置補正がなされた後、表面側プローブ１は表面電極パターンに正確に接触される。また、パワー半導体チップ５０は、裏面側プローブ２及び表面側プローブ１にて支持される。

次に、図１５の（ｄ）に示すように、昇降装置１９は、昇降ステージ１８を位置決め用位置２０に配置から試験用位置２１へ押し下げる。これにより、パワー半導体チップ５０は、裏面側プローブ２及び表面側プローブ１にて支持された状態にて、昇降ステージ１８から離れる。

昇降ステージ１８の離脱後、通電装置３によって、表面側プローブ１及び裏面側プローブ２を介してパワー半導体チップ５０に通電が行われ、当該パワー半導体チップ５０の電気特性の試験が実行される。

以上説明した、本実施の形態における試験装置１０８においても、試験装置１０７の場合と同様に、電気特性試験時においてパワー半導体チップ５０は、表面側プローブ１及び裏面側プローブ２のみによって支持される。よって万一、パワー半導体チップ５０が試験中に破壊したとしても、次に試験されるパワー半導体チップ５０との間に溶着物が噛み込まれることはなく、また、パワー半導体チップ５０にクラックが発生することもない。よって、パワー半導体チップ５０の電気特性を正確に試験することができ、歩留まりを向上させることができる。

上述した各実施の形態を組み合わせた構成を採ることも可能であり、また、異なる実施の形態に示される構成部分同士を組み合わせることも可能である。

１ 表面側プローブ、２ 裏面側プローブ、３ 通電装置、
４ 表面側プローブ用昇降装置、５ 裏面側プローブ用昇降装置、６ 撮像装置、
７ 移送装置、８ 制御装置、１１ 吸着ステージ、１３ 遮蔽板、１５ 移送装置、
１５ａ 吸着パッド、１６ 位置決めステージ、１８ 昇降ステージ、
２０ 位置決め用位置、２１ 試験用位置、
５０ パワー半導体チップ、５１ 保持領域、５２ 角部、
１０１〜１０８ 試験装置。

Claims (17)

1. 半導体チップの表裏面のそれぞれに電極パターンを形成した半導体チップの電気特性を試験する試験装置であって、
   表面電極パターンに接触する表面側プローブ及び裏面電極パターンに接触する裏面側プローブであり、電気特性試験時における上記半導体チップへの通電状態では上記表面側プローブ及び上記裏面側プローブのみで上記半導体チップを支持する表面側プローブ及び裏面側プローブと、
   上記表面側プローブ及び上記裏面側プローブを介して上記半導体チップへの通電を行う通電装置と、
   を備えたことを特徴とする試験装置。
2. 電気特性試験時以外の試験準備状態では、上記半導体チップの裏面におけるプローブ接触領域以外の保持領域と接触して上記半導体チップを保持し、電気特性試験時における上記半導体チップへの通電状態では、上記半導体チップの保持を解除する吸着ステージをさらに備えた、請求項１に記載の試験装置。
3. 電気特性試験時の上記通電状態では、上記半導体チップの裏面と上記吸着ステージとの間に位置し上記吸着ステージを覆う遮蔽板を有する、請求項２に記載の試験装置。
4. 電気特性試験時以外の試験準備状態において上記半導体チップの表面を吸着保持して上記半導体チップを上記裏面側プローブ上に移送する移送装置をさらに備えた、請求項１に記載の試験装置。
5. 電気特性試験時以外の試験準備状態において上記半導体チップの裏面を吸着し上記半導体チップを保持する吸着パッドをさらに備えた、請求項１に記載の試験装置。
6. 電気特性試験時以外の試験準備状態では上記半導体チップの裏面におけるプローブ接触領域以外の保持領域と接触して上記半導体チップを保持する位置決めステージで、上記半導体チップの角部に対応して位置し、上記角部が嵌まり込む凹部を有し、電気特性試験時における上記通電状態では上記半導体チップの保持を解除する位置決めステージと、
   電気特性試験時以外の試験準備状態において上記半導体チップの表面を吸着保持して上記半導体チップを上記位置決めステージに移送する移送装置と、をさらに備えた、請求項１に記載の試験装置。
7. 電気特性試験時の上記通電状態において、上記半導体チップの裏面と上記位置決めステージとの間に位置し上記位置決めステージを覆う遮蔽板を有する、請求項６に記載の試験装置。
8. 上記半導体チップの裏面側に位置する凹状の昇降ステージで、上記裏面側プローブが貫通する貫通穴を有する昇降ステージと、
   上記半導体チップの表面を吸着保持して上記半導体チップを上記昇降ステージへ配置する移送装置と、
   上記昇降ステージへの配置により上記半導体チップが位置決めされる位置決め用位置と上記半導体チップに対して上記電気特性試験が行われる試験用位置との間で上記昇降ステージを昇降させる昇降装置と、をさらに備えた、請求項１に記載の試験装置。
9. 請求項１に記載の試験装置を用いて半導体チップの電気特性を試験する試験方法であって、
   電気特性試験時における上記半導体チップへの通電状態では、表面側プローブ及び裏面側プローブのみで半導体チップを保持し、
   上記表面側プローブ及び上記裏面側プローブを介して上記半導体チップに通電して試験を行う、
   ことを備えたことを特徴とする試験方法。
10. 上記通電状態前に実行する試験準備状態では、上記半導体チップを吸着ステージに吸着保持し、次に上記半導体チップにおける表面電極パターンの認識結果に応じて上記表面電極パターンに接触する表面側プローブの位置補正を行い、上記吸着ステージによる上記半導体チップの吸着保持を解除した後、上記通電状態へ移行する、請求項９に記載の試験方法。
11. 上記試験準備状態において、上記吸着ステージによる吸着保持の解除後、上記半導体チップの裏面と上記吸着ステージとの間へ遮蔽板を配置して上記吸着ステージを覆い、その後上記通電状態へ移行する、請求項１０に記載の試験方法。
12. 上記通電状態前に実行する試験準備状態では、上記半導体チップの表面を吸着パッドで吸着保持して上記半導体チップを上記裏面側プローブに載置し、載置後、上記吸着パッドを退避させて上記通電状態へ移行する、請求項９に記載の試験方法。
13. 上記通電状態前に実行する試験準備状態では、上記半導体チップの裏面を吸着パッドで吸着し上記半導体チップを保持し、上記表面側プローブ及び上記裏面側プローブで半導体チップを保持した後、上記吸着パッドを退避させて上記通電状態へ移行する、請求項９に記載の試験方法。
14. 上記通電状態前に実行する試験準備状態では、上記半導体チップの角部に対応して位置し上記角部が嵌まり込む凹部を有する位置決めステージに上記半導体チップを載置して当該半導体チップの位置補正を行い、
    次に上記半導体チップの表面電極パターンの認識結果に応じて上記表面電極パターンに接触する表面側プローブの位置補正を行い、
    次に上記表面側プローブ及び上記裏面側プローブで半導体チップを保持した後、上記位置決めステージを上記半導体チップから退避させて上記通電状態へ移行する、請求項９に記載の試験方法。
15. 上記位置決めステージの退避後、上記通電状態へ移行する前に、上記半導体チップの裏面と上記位置決めステージとの間へ遮蔽板を配置して上記位置決めステージを覆う、請求項１４に記載の試験方法。
16. 上記試験装置が、
    上記半導体チップの裏面側に位置する昇降ステージであって上記裏面側プローブが貫通する貫通穴を有する昇降ステージと、
    上記半導体チップの表面を吸着保持して上記半導体チップを上記昇降ステージへ配置する移送装置と、
    上記昇降ステージへの配置により上記半導体チップが位置決めされる位置決め用位置と上記半導体チップに対して上記電気特性試験が行われる試験用位置との間で上記昇降ステージを昇降させる昇降装置とをさらに備える構成において、
    上記昇降ステージが上記位置決め用位置に位置するときに上記移送装置によって上記半導体チップを上記昇降ステージに配置した後、上記昇降ステージを上記試験用位置に移動させて、上記裏面側プローブに上記半導体チップを載置し、
    次に上記表面側プローブを上記半導体チップの表面電極パターンに接触させて上記通電状態へ移行する、
    請求項９に記載の試験方法。
17. 上記試験装置が、
    上記半導体チップの裏面側に位置する昇降ステージであって上記裏面側プローブが貫通する貫通穴を有する昇降ステージと、
    上記半導体チップの表面を吸着保持して上記半導体チップを上記昇降ステージへ配置する移送装置と、
    上記昇降ステージへの配置により上記半導体チップが位置決めされる位置決め用位置と上記半導体チップに対して上記電気特性試験が行われる試験用位置との間で上記昇降ステージを昇降させる昇降装置とをさらに備える構成において、
    上記昇降ステージが上記位置決め用位置に位置するときに上記移送装置によって上記半導体チップを上記昇降ステージに配置して上記裏面側プローブに上記半導体チップを載置し、
    次に上記表面側プローブを上記半導体チップの表面電極パターンに接触させ、
    次に上記昇降ステージを上記試験用位置に移動させて上記通電状態へ移行する、請求項９に記載の試験方法。

Images