DE10124770C1 - Verfahren zur Kontaktierung eines elektrischen Bauelementes mit einem eine Leiterstruktur aufweisenden Substrat - Google Patents

Verfahren zur Kontaktierung eines elektrischen Bauelementes mit einem eine Leiterstruktur aufweisenden Substrat

Info

Publication number
DE10124770C1
DE10124770C1 DE10124770A DE10124770A DE10124770C1 DE 10124770 C1 DE10124770 C1 DE 10124770C1 DE 10124770 A DE10124770 A DE 10124770A DE 10124770 A DE10124770 A DE 10124770A DE 10124770 C1 DE10124770 C1 DE 10124770C1
Authority
DE
Germany
Prior art keywords
substrate
component
electrical component
connecting means
solder material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10124770A
Other languages
English (en)
Inventor
Holger Huebner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10124770A priority Critical patent/DE10124770C1/de
Priority to CNB028102959A priority patent/CN1270365C/zh
Priority to JP2002592182A priority patent/JP2005514759A/ja
Priority to PCT/DE2002/001254 priority patent/WO2002095816A1/de
Priority to EP02729854A priority patent/EP1389347A1/de
Application granted granted Critical
Publication of DE10124770C1 publication Critical patent/DE10124770C1/de
Priority to US10/718,775 priority patent/US6915945B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1002—Methods of surface bonding and/or assembly therefor with permanent bending or reshaping or surface deformation of self sustaining lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina

Abstract

Zur Kontaktierung eines elektrischen Bauelementes (2), insbesondere eines Halbleiterbauelementes, auf einem eine Leiterstruktur (3) aufweisenden Substrat (1) wird die Fügetemperatur derart gewählt, daß das Substrat (1) unter Ausübung eines Drucks auf das elektrische Bauelement (2) eine plastische Verformung erfährt, so daß das elektrische Bauelement zusammen mit der Leiterstruktur (3) formschlüssig in das Substrat (1) gedrückt wird. Zur Herstellung der Verbindung zwischen dem Bauelement und dem Substrat wird vorzugsweise eine dünne Diffusionslotschicht verwendet, die bei Temperaturen verarbeitet werden kann, die unter dem Schmelzpunkt des Substrates liegt.

Description

Ein Verfahren zur Kontaktierung eines elektrischen Bauele­ ments mit einem eine Leiterstruktur aufweisenden Substrat ge­ mäß dem Oberbegriff des Anspruchs 1 ist aus der DE 37 40 773 A1 und der DE 195 04 967 A1 bekannt. Aus der DE 40 23 516 C2 ist es ferner bekannt, daß die Oberflächen einer eine Lotmetall­ schicht darstellenden Metallplatte bei Temperatur durch Druck plastisch verformt werden.
Bei der Kontaktierung elektrischer Bauelemente, insbesondere Halbleiterbauelemente (Chips), auf Substraten werden meist relativ teuere Substratmaterialen, wie zum Beispiel flexible Folienträger aus Kunststoff, und teuere elektrisch leitende Klebstoffe verwendet. Viele derartige Kleber brauchen zum Aushärten aber bereits höhere Temperaturen, bei denen das Kunststoffmaterial des Folienträgers beschädigt wird oder ei­ ne darauf aufgebrachte Metallisierung abgelöst wird.
Anzustreben ist die Verwendung billiger Lötverfahren zur Kon­ taktierung des Bauelementes auf dem Substrat, da diese gegen­ über den elektrisch leitenden Klebern kostengünstiger sind. Lötverfahren erfordern aufgrund ihrer hohen Fügetemperaturen jedoch besonders temperaturfeste und somit teure Substratma­ terialien.
Eine weitere Schwierigkeit tritt auf, wenn die Oberfläche des Substrates, auf die das elektrische Bauelement kontaktiert werden soll, Unebenheiten aufweist, die die Höhe der Lot­ schicht übersteigen. Insbesondere dann, wenn die Lotschicht nicht nur die mechanische Befestigung des Bauelementes si­ cherstellen soll, sondern auch zur Herstellung von elektrisch leitenden Kontakten dient, kann die flüssige Lotphase das Vo­ lumen der Hohlräume unter dem Bauelement nicht mehr vollständig füllen, so daß offene elektrische Kontakte auftreten kön­ nen. Bei herkömmlichen Kontaktierungsmethoden mit Leitklebern oder Lotkugeln (Lotbumps), die eine Höhe von 30 bis 100 µm aufweisen, werden Unebenheiten im Bereich weniger µm mühelos ausgeglichen. Bei der Verwendung dünner Lotschichten können die oben genannten Probleme auftreten.
Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Kontaktierung eines elektrischen Bauelementes mit einem mit einer Leiterstruktur versehenen Substrat anzugeben, das bei einer unebenen Oberfläche des Substrates unabhängig von der Dicke eines Verbindungsmittels eine dauerhafte elektrisch leitende Verbindung ausreichender Leitfähigkeit liefert.
Diese Aufgabe wird mit dem Verfahren mit den Merkmalen des Anspruches 1 gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
Bei dem erfindungsgemäßen Verfahren wird ein Verbindungsmit­ tel, vorzugsweise ein metallisches Lotmaterial aus mindestens zwei metallischen oder halbleitenden chemischen Elementen, zwischen das elektrische Bauelement und die Leiterstruktur des Substrates gebracht. Dieses Lotmaterial ist so beschaf­ fen, daß es einen Schmelzpunkt aufweist, der unterhalb einer für die Widerstandsfähigkeit des Substrates kritischen Tempe­ ratur liegt. Die Fügetemperatur bei der Kontaktierung wird derart gewählt, daß das Substrat unter Ausübung eines Drucks auf das elektrische Bauelement eine plastische Verformung er­ fährt, so daß das Bauelement zusammen mit der Leiterstruktur formschlüssig in das Substrat gedrückt wird.
Gemäß der Erfindung wird die Fügetemperatur bewußt über die Glastemperatur des Substrates erhöht, so daß das Bauelement so lange in das Substrat gedrückt werden kann bis die Uneben­ heiten der Substratoberfläche ausgeglichen sind. Da zumindest Teile der Leiterstruktur, welche unter dem Bauelement gelegen sind, bei diesem Vorgang mit in das Substrat gedrückt werden, muß die Leiterstruktur derart elastisch sein, daß sie nicht bricht oder reißt. Aufgrund der nur geringen Unebenheiten der Oberfläche des Substrates sind die üblichen Leiterbahnen aus Kupfer oder Nickel ausreichend dehnbar oder stauchbar.
Bevorzugt wird bei dem erfindungsgemäßen Verfahren ein Sub­ strat aus einem weichen Material verwendet, das einen Schmelzpunkt unterhalb von 120°C aufweist. Das Material kann beispielsweise aus PVC (Polyvinylchlorid), PET oder dergleichen bestehen. Substrate aus diesem Material sind sehr weich, haben einen niedrigen Schmelzpunkt und sind darüber hinaus auch sehr kostengünstig.
Das erfindungsgemäße Verfahren kann verwendet werden, um ein elektrisches Bauelement rein mechanisch mit dem Substrat zu verbinden oder um elektrische Kontakte des Bauelementes di­ rekt mit entsprechenden Kontaktstellen, die Teil der Leiter­ struktur auf dem Substrat sind, zur Herstellung einer elek­ trisch leitenden Verbindung zu kontaktieren.
In der erst genannten Alternative könnte die Herstellung ei­ ner elektrisch leitenden Verbindung beispielsweise über Bond­ drähte erfolgen. Der Begriff Kontaktierung ist dann dahinge­ hend zu verstehen, daß über die gesamte Verbindungsfläche des Bauelementes eine gleichmäßige und damit gegen Ablösungen si­ chere mechanische Verbindung zwischen Bauelement und Substrat gewährleistet ist.
Im letzteren Fall wird das Verbindungsmittel zwischen einen Kontakt des elektrischen Bauelementes und die entsprechenden Kontaktstellen des Leiterzuges gebracht. Vorzugsweise werden die Parameter des Verfahrens derart gewählt, daß das Verbin­ dungsmittel zum Erstarren gebracht wird, bevor die plastische Verformung des Substrates einsetzt. Dieses Vorgehen weist den Vorteil auf, daß laterale Materialbewegungen des Substrates während der elastischen Verformung die Lage der Kontaktstel­ len nicht mehr verschieben können. Eine derartige Verschie­ bung könnte die elektrisch leitende Verbindung zwischen Bau­ element und Substrat gegebenenfalls beeinträchtigen, indem entweder keine Verbindung hergestellt oder eine Verbindung zwischen nicht gewünschten Leitern erfolgt. Würden die late­ ralen Materialbewegungen des Substrates nicht begrenzt wer­ den, müßten die Abstände der Kontaktstellen und Leiterbahnen vergrößert werden. Dies würde jedoch einen größeren Flächen­ bedarf nach sich ziehen.
Als Verbindungsmittel wird vorzugsweise ein Lotmaterial aus mindestens zwei elementaren Metallen oder Halbleitermateria­ lien verwendet. Das geschmolzene Lotmaterial ist vorzugsweise so beschaffen, daß es eine Legierung oder intermetallische Verbindung oder Phase mit dem Metall der Metallschicht der Folie oder mit dem Metall des Kontaktes des Halbleiterbauele­ mentes eingeht. Vorzugsweise liegt dieser Schmelzpunkt so hoch, daß die Folie bei einem Versuch, die Lotverbindung zu schmelzen, unweigerlich beschädigt würde oder zumindest die Metallschicht von der Folie abgelöst und so die gesamte An­ ordnung unbrauchbar würde.
Ein Lotmaterial, das hierfür besonders geeignet ist, ist eine Zusammensetzung - d. h. eine Mischung aus mindestens und vor­ zugsweise zwei Komponenten, die ein Gemisch, eine Legierung oder eine stöchiometrische Verbindung bilden -, deren Antei­ le so gewählt sind, daß die Zusammensetzung an einem eutekti­ schen Punkt oder zumindest in der Nähe eines eutektischen Punktes liegt. Für diese Wahl der Zusammensetzung gilt näm­ lich, daß sich bei jeder Änderung der Anteile der Komponenten der Schmelzpunkt der Zusammensetzung erhöht. Beim Schmelzen des Lotmaterials wird eine Legierung oder eine intermetalli­ sche Verbindung hergestellt, die einen Anteil des Metalls der Metallschicht der Folie oder des Kontaktes des Halbleiterbau­ elementes enthält, so daß die Zusammensetzung des die elek­ trisch leitende Verbindung bildenden Materiales von dem Eu­ tektikum der ursprünglichen Zusammensetzung des Lotmaterials so wesentlich verschieden ist, daß der Schmelzpunkt erheblich höher liegt, insbesondere über den für die Folie unschädli­ chen Temperaturen. Als näherungsweise eutektische Zusammen­ setzung sei hier eine Zusammensetzung definiert, die einen Schmelzpunkt aufweist, der sich höchstens um 10°C von der Temperatur des Eutektikums unterscheidet.
Als mögliches Lotmaterial, vorzugsweise in Verbindung mit ei­ ner Metallschicht der Folie aus Kupfer oder Nickel, kommt vorrangig ein Material in Frage, das Bismut (Wismut, chemi­ sches Zeichen Bi) enthält. Eutektische oder näherungsweise eutektische (Temperaturunterschied zum Eutektikum höchstens 10°C) Zusammensetzungen, die das Gewünschte leisten, sind Ma­ terialien aus der Gruppe von Zusammensetzung aus Bismut und Indium, Zusammensetzung aus Bismut und Zinn und Zusammenset­ zung aus Indium und Zinn.
Alternativ könnte auch ein thermoplastischer Kleber verwendet werden, der erstarrt bevor die plastische Verformung des Sub­ strates einsetzt. Die Verwendung eines thermoplastischen Kle­ bers stellt daneben noch eine Versiegelung der Kontaktstellen sicher.
Zur Erwärmung der Anordnung aus dem Bauelement und dem Sub­ strat kommen ein im Infrarot-Bereich arbeitender Laser oder ein Laser mit einer Wellenlänge < 1 µm in Betracht. Der im Infrarot-Bereich betriebene Laser erwärmt von der von dem Bauelement abgewandten Seite des Substrates her die metalli­ schen Elemente, wodurch zunächst das Lotmaterial zum Schmel­ zen gebracht wird. Nach dem Abschalten des Lasers erstarrt das Lotmaterial. Die im Metall gespeicherte Wärme ist jedoch ausreichend, um das benachbarte Substrat zu erwärmen, wodurch dieses plastisch verformbar wird. Mit dem mit einer Wellen­ länge < 1 µm betriebenen Laser wird das elektrische Bauele­ ment erwärmt. Bei ausreichend langer Bestrahlung wird das Lotmaterial zunächst zum Schmelzen gebracht. Nach dem Ab­ schalten des Lasers erstarrt das Lotmaterial, wobei die im Bauelement gespeicherte Wärme das benachbarte Substratmateri­ al ausreichend erwärmt, um unter Ausübung eines Drucks auf das Bauelement die plastische Verformung des Substrates zu bewirken.
Das Verfahren der vorliegenden Erfindung wird anhand der nachfolgenden, nur schematischen Figuren weiter erläutert. Es zeigen:
Fig. 1 ein Bauelement und ein unebenes Substrat vor der Kontaktierung und
Fig. 2 ein Bauelement, das auf ein unebenes Substrat kon­ taktiert wurde.
Fig. 1 zeigt ein elektrisches Bauelement 2, das über einem Substrat 1 positioniert ist. Auf der dem Bauelement 2 zuge­ wandten Oberfläche des Substrates 1 befindet sich eine Lei­ terstruktur mit Leiterzügen 3 und Kontaktstellen 4. Exempla­ risch sind in dem Beispiel nur zwei Leiterzüge mit einer je­ weiligen Kontaktstelle dargestellt. Aus der perspektivischen Figur nicht sichtbar ist, daß das Bauelement 2 auf seiner dem Substrat zugewandten Hauptseite zwei korrespondierende Kon­ takte aufweist.
Die dem Bauelement 2 zugewandte Oberfläche des Substrates 1 weist eine Unebenheit in Form einer exemplarischen Stufe auf. Die Stufe ist aus Gründen der Übersichtlichkeit überhöht dar­ gestellt und wird in Wirklichkeit wesentlich weniger stark ausgeprägt ausfallen. Die Stufe muß auch nicht - wie vorlie­ gend dargestellt - rechtwinklig zu der Oberfläche des Sub­ strates ausgebildet sein.
Wie aus der Fig. 1 ersichtlich ist, würde beim konventionel­ len Kontaktieren ein Teil des Bauelementes 2 auf dem oberen Teil der Stufe zum Liegen kommen, während der andere Bereich über die Stufe hinaus stehen würde. Sofern ein Lotmaterial verwendet wird, das dicker als die Höhe der Stufe ist, kann dieser Höhenunterschied ohne Weiteres ausgeglichen werden. Wird jedoch ein Verbindungsmittel eingesetzt, das dünner als die Höhe der Stufe ist, ergibt sich ohne weitere Maßnahmen eine instabile Anordnung, durch die das Bauelement selbst durch mechanische Spannungen oder die elektrisch leitende Verbindung zwischen den Kontaktstellen 4 und den entsprechen­ den Kontakten des Bauelementes beeinträchtigt werden könnten.
Erfindungsgemäß wird zur Kontaktierung zunächst auf die Kon­ taktstellen des Substrates 1 und/oder auf die Kontakte des Bauelementes 2 das Lotmaterial aufgebracht. Anschließend wird das Bauelement 2 mit der Oberfläche des Substrates in Kontakt gebracht, ein Druck auf das Bauelement ausgeübt und die An­ ordnung anschließend erwärmt. Die Erwärmung kann beispiels­ weise mit einem Laser erfolgen. Bei Verwendung eines niedrig­ schmelzenden Lotmaterials, wie z. B. einer BiIn-Legierung, ei­ nem InSn-Eutektikums oder einer intermetallischen Phase (zum Beispiel BiIn), schmilzt das Lot und erstarrt noch bevor das Substrat soweit erwärmt ist, daß es schmilzt. Erst nach dem Erstarren des Lotmaterials setzt die plastische Verformung des Substrates ein, wodurch das Bauelement zusammen mit den darunter gelegenen Leiterzügen 3 formschlüssig in das Sub­ strat hineingedrückt wird. Das Ergebnis ist in Fig. 2 darge­ stellt.
Bezugszeichenliste
1
Substrat
2
Elektrisches Bauelement
3
Leiterzug
4
Kontaktstelle

Claims (12)

1. Verfahren zur Kontaktierung eines elektrischen Bauelemen­ tes (2), insbesondere eines Halbleiterbauelementes, auf einem eine Leiterstruktur (3) aufweisenden Substrat (1), bei dem in einem ersten Schritt ein Verbindungsmittel, dessen Schmelzpunkt bei einer Temperatur liegt, bei der das Substrat nicht beschädigt wird, zwischen das elektrische Bauelement und die Leiterstruktur (3) des Substrates gebracht wird, und in einem zweiten Schritt das Verbindungsmittel zum Schmelzen und anschließenden Erstarren gebracht wird, so daß eine dau­ erhafte elektrisch leitende Verbindung hergestellt wird, dadurch gekennzeichnet, daß die Fügetemperatur über die Gla­ stemperatur des Substrats erhöht wird, so daß das Substrat (1) unter Ausübung eines Drucks auf das elektrische Bauele­ ment (2) eine plastische Verformung erfährt und das elektri­ sche Bauelement zusammen mit der Leiterstruktur (3) form­ schlüssig in das Substrat (1) gedrückt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Leiterstruktur zumindest einen Leiterzug (3) und zumin­ dest eine Kontaktstelle (4) aufweist und das Verbindungsmit­ tel zwischen einen Kontakt des elektrischen Bauelementes (2) und eine Kontaktstelle des Leiterzuges (3) gebracht wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Verbindungsmittel zum Erstarren gebracht wird, bevor die plastische Verformung des Substrates (1) einsetzt.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch ge­ kennzeichnet, daß ein Substrat aus weichem Material mit einem Schmelzpunkt unterhalb 120°C verwendet wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das Substrat aus PVC (Polyvinylchlorid) oder PET besteht.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch ge­ kennzeichnet, daß als Verbindungsmittel ein Lotmaterial aus mindestens zwei verschiedenen elementaren Metallen oder Halb­ leitermaterialien verwendet wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß ein Lotmaterial verwendet wird, das Bismut enthält.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß ein Lotmaterial verwendet wird, das ein Material aus der Gruppe von Zusammensetzung aus Bismut und Indium, Zusammensetzung aus Bismut und Zinn und Zusammensetzung aus Indium und Zinn ist.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß ein Lotmaterial verwendet wird, das eine intermetallische Verbindung oder Phase der Zusammensetzung BiIn oder BiIn2 ist.
10. Verfahren nach einem der Ansprüche 1 bis 5, dadurch ge­ kennzeichnet, daß als Verbindungsmittel ein thermoplastischer Kleber verwendet wird.
11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch ge­ kennzeichnet, daß zur Erwärmung der Anordnung aus dem Bauele­ ment (2) und dem Substrat (1) ein im Infrarot-Bereich arbei­ tender Laser verwendet wird, der durch das Substrat hindurch in Richtung des Bauelementes wirkt.
12. Verfahren nach einem der Ansprüche 1 bis 10, dadurch ge­ kennzeichnet, daß zur Erwärmung der Anordnung aus dem Bauele­ ment (2) und dem Substrat (1) ein Laser mit einer Wellenlänge < 1 µm verwendet wird, der durch das Bauelement hindurch in Richtung des Substrates strahlt.
DE10124770A 2001-05-21 2001-05-21 Verfahren zur Kontaktierung eines elektrischen Bauelementes mit einem eine Leiterstruktur aufweisenden Substrat Expired - Fee Related DE10124770C1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE10124770A DE10124770C1 (de) 2001-05-21 2001-05-21 Verfahren zur Kontaktierung eines elektrischen Bauelementes mit einem eine Leiterstruktur aufweisenden Substrat
CNB028102959A CN1270365C (zh) 2001-05-21 2002-04-05 在具有导体结构的基板上接触连接电组件的方法
JP2002592182A JP2005514759A (ja) 2001-05-21 2002-04-05 電気コンポーネントを導体構造を有する基板上に端子接続する方法
PCT/DE2002/001254 WO2002095816A1 (de) 2001-05-21 2002-04-05 Verfahren zur kontaktierung eines elektrischen bauelementes mit einem eine leiterstruktur aufweisenden substrat
EP02729854A EP1389347A1 (de) 2001-05-21 2002-04-05 Verfahren zur kontaktierung eines elektrischen bauelementes mit einem eine leiterstruktur aufweisenden substrat
US10/718,775 US6915945B2 (en) 2001-05-21 2003-11-21 Method for contact-connecting an electrical component to a substrate having a conductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10124770A DE10124770C1 (de) 2001-05-21 2001-05-21 Verfahren zur Kontaktierung eines elektrischen Bauelementes mit einem eine Leiterstruktur aufweisenden Substrat

Publications (1)

Publication Number Publication Date
DE10124770C1 true DE10124770C1 (de) 2002-10-17

Family

ID=7685617

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10124770A Expired - Fee Related DE10124770C1 (de) 2001-05-21 2001-05-21 Verfahren zur Kontaktierung eines elektrischen Bauelementes mit einem eine Leiterstruktur aufweisenden Substrat

Country Status (6)

Country Link
US (1) US6915945B2 (de)
EP (1) EP1389347A1 (de)
JP (1) JP2005514759A (de)
CN (1) CN1270365C (de)
DE (1) DE10124770C1 (de)
WO (1) WO2002095816A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004070769A2 (de) * 2003-02-05 2004-08-19 Infineon Technologies Ag Verfahren zur herstellung eines chipnutzens mittels eines hitze- und druckprozesses unter verwendung eines thermoplastischen materials
WO2008061554A1 (de) * 2006-11-24 2008-05-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektronische, insbesondere mikroelektronische funktionsgruppe und verfahren zu deren herstellung
WO2013159867A1 (de) * 2012-04-26 2013-10-31 Giesecke & Devrient Gmbh Herstellung eines portablen datenträgers
DE102016125521A1 (de) * 2016-12-22 2018-06-28 Infineon Technologies Ag Gemeinsames Verfahren zum Verbinden eines elektronischen Chips mit einem Verbinderkörper und zum Ausbilden des Verbinderkörpers

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10238020A1 (de) * 2001-08-23 2004-03-04 Brose Fahrzeugteile Gmbh & Co. Kommanditgesellschaft, Coburg Kraftfahrzeug-Baugruppe
DE102006034679A1 (de) 2006-07-24 2008-01-31 Infineon Technologies Ag Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
JP2015056641A (ja) 2013-09-13 2015-03-23 株式会社東芝 半導体装置及びその製造方法
JP2015165527A (ja) 2014-02-28 2015-09-17 株式会社東芝 半導体装置及びその製造方法
CN107567633A (zh) * 2015-02-20 2018-01-09 恩爱的有限公司 用于制造包括与基底或天线相关联的至少一个电子元件的装置的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3740773A1 (de) * 1987-12-02 1989-06-15 Philips Patentverwaltung Verfahren zum herstellen elektrisch leitender verbindungen
DE4023516C2 (de) * 1989-07-25 1996-03-14 Mitsubishi Electric Corp Verfahren zum Auflöten eines Halbleitersubstrats auf eine Trägerplatte
DE19504967A1 (de) * 1995-02-15 1996-08-22 Fraunhofer Ges Forschung Verfahren zur Verbindung eines flexiblen Substrats mit einem Chip

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3501832A (en) * 1966-02-26 1970-03-24 Sony Corp Method of making electrical wiring and wiring connections for electrical components
JP2813507B2 (ja) * 1992-04-23 1998-10-22 三菱電機株式会社 ボンディング方法およびボンディング装置
FR2701139B1 (fr) * 1993-02-01 1995-04-21 Solaic Sa Procédé pour l'implantation d'un micro-circuit sur un corps de carte intelligente et/ou à mémoire, et carte comportant un micro-circuit ainsi implanté.
JP3285294B2 (ja) * 1995-08-08 2002-05-27 太陽誘電株式会社 回路モジュールの製造方法
WO1997008749A1 (en) * 1995-08-29 1997-03-06 Minnesota Mining And Manufacturing Company Deformable substrate assembly for adhesively bonded electronic device
JP3311215B2 (ja) * 1995-09-28 2002-08-05 株式会社東芝 半導体装置
JP2891184B2 (ja) * 1996-06-13 1999-05-17 日本電気株式会社 半導体装置及びその製造方法
FR2754619B1 (fr) * 1996-10-14 1998-12-11 Solaic Sa Circuit integre ayant une face active recouverte d'une couche isolante et carte a circuit integre le comportant
US6300686B1 (en) * 1997-10-02 2001-10-09 Matsushita Electric Industrial Co., Ltd. Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
FR2780534B1 (fr) * 1998-06-25 2002-08-16 Solaic Sa Procede de realisation d'objets portatifs a composants electroniques et objets portatifs tels qu'obtenus par ledit procede
US6449836B1 (en) * 1999-07-30 2002-09-17 Denso Corporation Method for interconnecting printed circuit boards and interconnection structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3740773A1 (de) * 1987-12-02 1989-06-15 Philips Patentverwaltung Verfahren zum herstellen elektrisch leitender verbindungen
DE4023516C2 (de) * 1989-07-25 1996-03-14 Mitsubishi Electric Corp Verfahren zum Auflöten eines Halbleitersubstrats auf eine Trägerplatte
DE19504967A1 (de) * 1995-02-15 1996-08-22 Fraunhofer Ges Forschung Verfahren zur Verbindung eines flexiblen Substrats mit einem Chip

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004070769A2 (de) * 2003-02-05 2004-08-19 Infineon Technologies Ag Verfahren zur herstellung eines chipnutzens mittels eines hitze- und druckprozesses unter verwendung eines thermoplastischen materials
WO2004070769A3 (de) * 2003-02-05 2005-02-24 Infineon Technologies Ag Verfahren zur herstellung eines chipnutzens mittels eines hitze- und druckprozesses unter verwendung eines thermoplastischen materials
WO2008061554A1 (de) * 2006-11-24 2008-05-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektronische, insbesondere mikroelektronische funktionsgruppe und verfahren zu deren herstellung
WO2013159867A1 (de) * 2012-04-26 2013-10-31 Giesecke & Devrient Gmbh Herstellung eines portablen datenträgers
CN104137124B (zh) * 2012-04-26 2016-12-21 德国捷德有限公司 便携式数据载体的制造
DE102016125521A1 (de) * 2016-12-22 2018-06-28 Infineon Technologies Ag Gemeinsames Verfahren zum Verbinden eines elektronischen Chips mit einem Verbinderkörper und zum Ausbilden des Verbinderkörpers
US10319620B2 (en) 2016-12-22 2019-06-11 Infineon Technologies Ag Common procedure of interconnecting electronic chip with connector body and forming the connector body
DE102016125521B4 (de) * 2016-12-22 2020-10-15 Infineon Technologies Ag Gemeinsames Verfahren zum Verbinden eines elektronischen Chips mit einem Verbinderkörper und zum Ausbilden des Verbinderkörpers

Also Published As

Publication number Publication date
CN1270365C (zh) 2006-08-16
US6915945B2 (en) 2005-07-12
CN1511343A (zh) 2004-07-07
US20040099366A1 (en) 2004-05-27
JP2005514759A (ja) 2005-05-19
WO2002095816A1 (de) 2002-11-28
EP1389347A1 (de) 2004-02-18

Similar Documents

Publication Publication Date Title
EP0301533B1 (de) Elektrische Sicherung und Verfahren zu ihrer Herstellung
DE19680505C2 (de) Peltier-Effekt-Modul und Verfahren zu seiner Herstellung
DE10037183B4 (de) Verfahren zum Verbinden von Leiterplatten und Verbindungsaufbau
DE102005049687B4 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
DE102006017675A1 (de) Glasscheibe mit elektrischem Funktionselement mit durch Lötverbindung befestigten Anschlußdrähten und Verfahren zum Herstellen elektrischer Anschlüsse
WO2003072288A1 (de) Verbindung mit einer diffusionslotstelle und verfahren zu ihrer herstellung
EP3292737B1 (de) Scheibe mit elektrischem anschlusselement und daran angebrachtem verbindungselement
DE60304597T2 (de) Transparentes fenster mit nichttransparenter kontaktfläche für l t-bond-verbindung
DE10124770C1 (de) Verfahren zur Kontaktierung eines elektrischen Bauelementes mit einem eine Leiterstruktur aufweisenden Substrat
DE3328975A1 (de) Verfahren zum hartverloeten zweier bauteile mit unterschiedlichen waermeleitfaehigkeiten und hartgeloetetes schaltungsflachgehaeuse
DE19622684A1 (de) Verfahren zur Herstellung mechanisch fester Klebstoffverbindungen zwischen Oberflächen
EP2440025B1 (de) Abdeckeinrichtung für ein organisches Substrat, Substrat mit einer Abdeckeinrichtung und Verfahren zur Herstellung einer Abdeckeinrichtung
DE60124977T2 (de) Elektrisches lötbares Verbindungselement mit Lötstelle
EP3399546A1 (de) Elektronische baugruppe mit einem zwischen zwei substraten eingebauten bauelement und verfahren zu dessen herstellung
DE19522338B4 (de) Chipträgeranordnung mit einer Durchkontaktierung
DE10064629B4 (de) Verfahren zum Verbinden von Leiterplatten
DE10252577B4 (de) Verfahren zum Erzeugen einer Lotverbindung durch kapillaren Lotfluß
EP1283664B1 (de) System aus Flachleiter und Bauteil und Verfahren zur Verlöten von Flachleiter und Bauteil
EP0897654A1 (de) Verfahren zur herstellung elektrisch leitender verbindungen zwischen zwei oder mehr leiterstrukturen
DE10151657C1 (de) Verfahren zur Montage eines Chips auf einem Substrat
DE102005024312A1 (de) System und Verfahren für das Verbinden von Flachbandlitzenkabeln
DE10309607B9 (de) Verfahren zur Verkapselung von funktionellen Komponenten eines optoelektronischen Bauelements
WO2007031298A1 (de) Flip-chip-modul und verfahren zum erzeugen eines flip-chip-moduls
WO2018202438A1 (de) Elektronische baugruppe mit einem zwischen zwei substraten eingebauten bauelement und verfahren zu dessen herstellung
DE102013219356A1 (de) Halbleiterbaueinheit und verfahren zu seiner herstellung

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee