DE4023516C2 - Verfahren zum Auflöten eines Halbleitersubstrats auf eine Trägerplatte - Google Patents

Verfahren zum Auflöten eines Halbleitersubstrats auf eine Trägerplatte

Info

Publication number
DE4023516C2
DE4023516C2 DE19904023516 DE4023516A DE4023516C2 DE 4023516 C2 DE4023516 C2 DE 4023516C2 DE 19904023516 DE19904023516 DE 19904023516 DE 4023516 A DE4023516 A DE 4023516A DE 4023516 C2 DE4023516 C2 DE 4023516C2
Authority
DE
Germany
Prior art keywords
temperature
arrangement
solder metal
semiconductor substrate
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19904023516
Other languages
English (en)
Other versions
DE4023516A1 (de
Inventor
Mituo Ohdate
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4023516A1 publication Critical patent/DE4023516A1/de
Application granted granted Critical
Publication of DE4023516C2 publication Critical patent/DE4023516C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85053—Bonding environment
    • H01L2224/85095—Temperature settings
    • H01L2224/85096—Transient conditions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01065—Terbium [Tb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Auflöten eines Halb­ leitersubstrats auf eine Trägerplatte, die das Halbleitersubstrat trägt. Dabei geht es insbe­ sondere darum, eine Verschlechterung der elektronischen Ei­ genschaften des Halbleitersubstrats aufgrund des Lötvorganges zu verhindern und die Effizienz beim Lötvorgang zu verbes­ sern.
Auf dem Gebiet der Halbleitertechnologie ist es bekannt, daß ein Halbleitersubstrat, in welchem eine oder mehrere elektro­ nische Komponenten ausgebildet sind, bei der Herstellung von Halbleiter- und Leistungshalbleiteranordnungen häufig auf eine Trägermetallplatte aufzulöten ist.
Fig. 6A zeigt eine Anordnung 10, die für das Auflöten eines Wafers oder Siliziumsubstrats 2 auf eine Trägerplatte 4 vorbereitet ist. In dem Siliziumsubstrat 2 ist eine Schich­ tenanordnung aus einem n-Typ Siliziumbereich 2a und einem p-Typ Siliziumbereich 2b ausgebildet, so daß das Siliziumsub­ strat 2 als Leistungsdiode mit hoher Durchbruchspannung aus­ gebildet ist.
Die Trägerplatte 4 ist vorgesehen, um das Siliziumsub­ strat 2 zu tragen. Die Anordnung 10 ist so aufgebaut, daß eine Lotmetallschicht 3, die herkömmlicherweise aus einer dünnen Aluminiumplatte besteht, und das Siliziumsubstrat 2 in der angegebenen Reihenfolge auf der Trägerplatte 4 angeordnet sind, wobei darauf ein Ge­ wicht 1 sitzt.
Fig. 7 zeigt ein Diagramm zur Erläuterung des herkömmlichen Heizungsablaufes in einem Ofen, in welchem die Anordnung 10 aufgeheizt wird, um das Siliziumsubstrat 2 auf die Trägerplatte 4 aufzu­ löten; der dargestellte Temperaturverlauf ist im wesentlichen identisch mit dem Temperaturverlauf der Anordnung 10 in dem Ofen. Bei dem herkömmlichen Verfahren wird die Temperatur im Ofen von einer Anfangstemperatur oder Raumtemperatur TR in einem Zeitraum von 100 Minuten auf eine Temperatur von 640°C erhöht, nämlich in dem Zeitintervall P0 bis P10. Die Temperatur von 640°C ist höher als eine eutektische Reaktionstemperatur TEU mit TEU = 585°C, die als Übergangstemperatur definiert ist, bei der das Silizium des Halbleitersubstrats 2 und das Aluminium der Lotmetallschicht 3 geschmolzen sind und eine eutektische Schmelze ergeben, die aus Silizium und Aluminium besteht.
Dann wird die Temperatur in dem Ofen für 10 Minuten, also in dem Zeitintervall P10 bis P11, auf 640°C gehalten. Somit breitet sich der Übergang zur eutektischen Schmelze, die von der Grenzschicht zwischen dem Siliziumsubstrat 2 und der Lotmetallschicht 3 ausgeht, über den gesamten Bereich der Lotmetallschicht 3 aus Aluminium in dem Zeitintervall P10 bis P11 aus, so daß die Lotmetallschicht 3 aus Aluminium in eine eutektische Al-Si-Schmelzschicht übergeht. Die obere Oberfläche der Me­ tallträgerplatte 4 wird mit der eutektischen Al-Si-Schmelze benetzt, so daß das Siliziumsubstrat 2 auf die Trägerplatte 4 aufgelötet wird.
Die Anordnung 10 kühlt dann durch natürliche Wärmeabgabe in dem Zeitintervall P11 bis P12 ab, so daß die eutektische Al-Si-Schmelzschicht sich verfestigt. Das Gewicht 1 wird von der Anordnung 10 entfernt, so daß der Lötvorgang beendet ist.
Fig. 6B zeigt das Siliziumsubstrat 2, das auf die Träger­ platte 4 aufgelötet worden ist, und zwar mit einer festen eu­ tektischen Al-Si-Schicht 3a, die bei dem oben beschriebenen Verfahren erhalten worden ist.
Obwohl die herkömmliche Technik in großem Umfang verwendet worden ist, bietet sie eine Reihe von nachstehend erläuterten Nachteilen. Zunächst einmal wird die Flachheit oder Ebenheit des Siliziumsubstrats 2 betrachtet. Die Hauptflächen des Si­ liziumsubstrats 2 werden soweit wie möglich zu Spiegelflä­ chen geformt. Es ist jedoch unmöglich in der Praxis, Unregel­ mäßigkeiten und Krümmungen der Hauptflächen zu vermeiden. Au­ ßerdem haben auch die Oberflächen der Lotmetallschicht 3 aus Aluminium Unregelmäßigkeiten und Krümmungen. Aus diesem Grunde steht die untere Hauptfläche des Siliziumsubstrats 2 in der Anordnung 10 nicht gleichmäßig mit der oberen Oberfläche der Lotmetallschicht 3 aus Aluminium in Kontakt.
Unter den gegebenen Umständen beginnt die eutektische Al-Si- Reaktion in dem Zeitintervall P10 bis P11 gemäß Fig. 7 nur von den Kontaktbereichen aus, an denen das Siliziumsubstrat 2 in gutem Kontakt mit der Lotmetallschicht 3 aus Aluminium steht, und breitet sich dann zu den anderen Bereichen aus, also den Be­ reichen ohne Kontakt. Das bedeutet, das Fortschreiten der eu­ tektischen Reaktion ist nicht gleichmäßig auf den jeweiligen Bereichen im Grenzbereich zwischen dem Siliziumsubstrat 2 und der Lotmetallschicht 3 aus Aluminium.
In Abhängigkeit von dieser Ungleichmäßigkeit umfaßt in Fig. 6B die Grenzschicht 5 zwischen der eutektischen Al-Si-Schicht 3a und dem Siliziumsubstrat 2 flache Bereiche 5a sowie vorstehende Bereiche 5b, die in das Siliziumsubstrat 2 vorstehen, wobei die Bereiche 5a, 5b den Bereichen ohne Kontakt und den Kontaktbereichen entsprechen.
Infolgedessen treten die folgenden Probleme bei den Halblei­ teranordnungen auf, die mit einem solchen herkömmlichen Lötverfahren behan­ delt worden sind:
1) Da die jeweiligen kristallographischen Strukturen der fe­ sten eutektischen Al-Si-Schicht 3a und des Siliziumsub­ strats 2 voneinander verschieden sind, wird eine ungleichmä­ ßige Beanspruchung bzw. Spannung in dem Bereich des Silizium­ substrats 2 dicht an der Grenzfläche 5 hervorgerufen, welcher der untere Bereich des p-Typ Siliziumbereiches 2 bei dem Bei­ spiel in Fig. 6B ist. Daher weichen die elektronischen Eigen­ schaften der Diode von den geplanten und vorgegebenen Eigen­ schaften ab; zugleich wird die mechanische Festigkeit der Diodenanordnung verringert.
2) Wenn eine Sperrspannung an den p-n-Übergang J der Diode angelegt wird, wird die Dicke der Verarmungsschicht, die sich von dem p-n-Übergang J zu dem p-Typ Siliziumbereich 2b ausbreitet, in den jeweiligen Bereichen ungleichmäßig, da die räumlichen Unregelmäßigkeiten in der Grenzschicht 5 zwischen dem Siliziumsubstrat 2 und der eutektischen Al-Si-Schicht 3a vorhanden sind und die elektronischen Eigenschaften sich lokal voneinander unterscheiden. Infolgedessen konzentrieren sich die elektronischen Felder in der Nähe der vorstehenden Bereiche 5b, und die Diode erleidet einen Durchbruch bei ei­ ner relativ niedrigen Spannung.
Das herkömmliche Lötverfahren führt aber nicht nur zu den oben beschriebenen Schwierigkeiten, sondern bringt auch die folgenden Probleme mit sich.
3) Da die eutektische Reaktion von den Kontaktbereichen aus­ geht und sich dann zu den Bereichen ohne Kontakt ausbreitet, ist der Vorgang bzw. das Fortschreiten der eutektischen Reak­ tion ziemlich langsam, und die Trägerplatte 4 kann nicht aus­ reichend mit der eutektischen Al-Si-Schmelze benetzt werden, wenn die Anordnung 10 nicht bei einer relativ hohen Tempera­ tur in dem Zeitintervall P10 bis P11 gehalten wird. Somit muß die maximale Temperatur in dem Ofen, die in dem Zeitintervall P10 bis P11 auftritt, relativ hoch sein, und daher wird die thermische Beanspruchung der Diode sehr hoch.
Um die Ausbreitung der eutektischen Reaktion in den Bereichen ohne Kontakt zu beschleunigen, müßte die Lotmetallschicht 3 aus Aluminium ausreichend aufgeheizt werden, bevor die eutektische Reaktion gestartet wird. Somit sollte die Heizgeschwindigkeit in dem Zeitintervall P0 bis P10 relativ klein sein, so daß die entsprechenden Bereiche der Lotmetallschicht 3 aus Aluminium in dem Zeitintervall P0 bis P10 für ihre thermische Aktivierung ausreichend vorgeheizt wird. Infolgedessen ist die Gesamtzeit sehr lang, die für die Durchführung des herkömmlichen Lötver­ fahrens erforderlich ist.
Aus der US-PS 39 45 111 ist ein Metallisierungssystem für Halbleiteranordnungen bekannt, bei dem eine metallurgische Verbindung zwischen einem Halbleitersubstrat und einem leitenden Metallformkörper hergestellt wird, der als elektrischer Anschluß dient. Zugleich wird eine Glasumhüllung bei der gleichen Temperatur gebildet, um den Halbleiterkörper zusammen mit den leitenden Anschlußstücken dicht einzuschließen und auf diese Weise z. B. eine Zenerdiode zu bilden. Für das Metallisierungssystem wird dort eine Kombination aus Aluminium, Zinn und Palladium verwendet, um eine Verbindung mit Molybdän zu bilden. Das Aluminium wird dabei durch Dampfabscheidung aufgebracht, woraufhin eine gemeinsame Dampfabscheidung von Aluminium und Zinn erfolgt, an die sich wiederum eine Dampfabscheidung von Palladium anschließt.
Bei dem dort beschriebenen Verfahren werden die verschiedenen Komponenten einer Temperaturbehandlung unterworfen, bei der die Temperatur in einem ersten Zeitintervall zunehmend auf eine erste Temperatur von 500 bis 550°C gesteigert und dann in einem zweiten Zeitintervall auf dieser ersten Temperatur gehalten wird. Danach erfolgt eine Aufheizung des Systems in einem dritten Zeitintervall auf eine zweite Temperatur von 725 bis 825°C, auf der die Anornung in einem vierten Zeitintervall gehalten wird. Anschließend wird die Temperatur in einem fünften Zeitintervall drastisch abgesenkt auf die erste Temperatur von 500 bis 550°C, danach läßt man die Temperatur wesentlich langsamer wieder auf Raumtemperatur abklingen.
Bei dem Verfahren gemäß der US-PS 39 45 111 kommen somit relativ hohe Temperaturen zur Anwendung, die die Eigenschaften des Halbleitersubstrats mit seinen elektronischen Komponenten beeinträchtigen können. Dort findet sich der ausdrückliche Hinweis, daß es für eine solche metallurgische Verbindung erforderlich ist, das Aluminium als Lotmaterial vollständig zu schmelzen und hierfür eine Temperatur von mindestens 660°C zu verwenden. Dabei soll die Verbindungstemperatur dort vorzugsweise mindestens 25°C über diesem Schmelzpunkt von 660°C liegen, beispielsweise in der Größenordnung von 685°C bis 700°C. Da weiterhin die Anteile von Aluminium und Zinn in der Praxis häufig nicht bei eutektischen Prozentsätzen liegen, wird ein noch höherer Schmelzpunkt angenommen, so daß dort Behandlungstemperaturen von 725°C bis 825°C als zweckmäßig angesehen werden.
In der US-PS 39 25 808 ist eine Silizium-Halbleiteranordnung mit spannungsfreien Elektroden angegeben, wobei eine oder mehrere Siliziumelektroden verwendet werden, die ganz bestimmte Verunreinigungskonzentrationen haben. Derartige Siliziumelektroden werden mit einem Lotmaterial mit dem Siliziumkörper verbunden, wobei das Lotmaterial aus der Gruppe gewählt ist, die aus Aluminium, Aluminium-Germanium-Legierungen, Aluminium- Silizium-Legierungen und Germanium mit einer bestimmten Dotierung besteht. Die Legierungsbildung wird bei den dort angegebenen Beispielen in einer Wasserstoffatmosphäre durchgeführt, wobei mit Temperaturen von etwa 675°C bzw. 700°C gearbeitet wird. Einzelheiten über die genaue Führung des Lötverfahrens sind in dieser Druckschrift nicht angegeben. Es fehlen dort auch Hinweise darauf, mit welchen Schritten im einzelnen das Lötverfahren durchgeführt wird. Die Probleme der Verarbeitung von Materialien, die nicht vollständig plan aufeinanderliegen, sowie die Gefahr der Verschlechterung von elektronischen Eigenschaften der Halbleiterbauelemente sind in den beiden vorstehend genannten Druckschriften nicht näher berücksichtigt.
In der US-PS 46 59 006 ist ein Verfahren angegeben, um ein Werkstück mit einem Substrat zu verbinden, insbesondere geht es darum, ein Lot-Vorformteil mit dem Substrat zu verbinden. Zu diesem Zweck werden bei dem herkömmlichen Verfahren das Substrat und das Vorformteil auf eine Temperatur unterhalb des Schmelzpunktes des Lot-Vorformteiles aufgeheizt, und danach wird diese Temperatur beibehalten, während zugleich Druck auf das Vorformteil in auseichendem Maße ausgeübt wird, um die Dicke des Vorformteils wesentlich zu verringern, und zwar um mindestens 40%, um dafür zu sorgen, daß das Lot-Vorformteil an dem Substrat haftet, bevor das eigentliche zu befestigende Werkstück damit in Kontakt kommt. Danach wird dann eine weitere Wärmebehandlung durchgeführt, bei der das Lot geschmolzen wird, um eine Verbindung zwischen dem Werkstück und dem Substrat herzustellen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Auflöten eines Halbleitersubstrats auf eine Trägerplatte anzugeben, die das Halbleitersubstrat trägt, bei dem keinerlei ungleichmäßige Spannungen in dem auf die Trägerplatte aufgelöteten Halbleitersubstrat hervorgerufen werden und bei dem sowohl eine hohe Durchbruchspannung als auch einwandfreie elektronische Eigenschaften in den Komponenten des Halbleitersubstrates gewährleistet sind, wenn das Halbleitersubstrat aufgelötet worden ist.
Die erfindungsgemäße Lösung besteht darin, ein Verfahren zum Auflöten eines Halbleitersubstrates auf eine Trägerplatte, die das Halbleitersubstrat trägt, anzugeben, das die folgenden Schritte umfaßt:
  • a) Ermitteln der Erweichungstemperatur eines ausgewählten Lotmetalls, bei der das Lotmetall bis zu einem vorgegebenen Wert der Weichheit erweicht, so daß bei einer vorgegebenen Kraft die Leerräume im Grenzbereich zwischen dem Halbleitersubstrat und dem Lotmetall gefüllt werden;
  • b) Herstellen einer Anordnung, bei der eine Lotmetallschicht aus dem Lotmetall zwischen dem Halbleitersubstrat und der Trägerplatte eingebracht ist, wobei im Grenzbereich zwischen dem Halbleitersubstrat und der Lotmetallschicht Kontaktbereiche und dazwischenliegende lokale Zwischenräume zwischen diesen beiden vorhanden sind; und
  • c) Aufheizen der Anordnung auf eine erste Temperatur, die höher ist als die Erweichungstemperatur, aber niedriger als ein Schmelzpunkt eines Teiles der Lotmetallschicht, die mit dem Halbleitersubstrat in Kontakt steht;
  • d) Halten der Anordnung bei der ersten Temperatur für ein vorgegebenes Zeitintervall unter Ausübung einer vorgegebenen Kraft auf den Grenzbereich, so daß die lokalen Zwischenräume in diesem Grenzbereich mit dem so verformten Material des Lotmetalls gefüllt werden;
  • e) Aufheizen der Anordnung auf eine zweite Temperatur, die höher ist als der Schmelzpunkt; und
  • f) Abkühlen der Anordnung von der zweiten Temperatur auf eine dritte Temperatur, die niedriger ist als die erste Temperatur.
Vorteilhafte Weiterbildungen des erfindungsgemäßen Verfahrens sind in den Unteransprüchen angegeben.
Mit dem erfindungsgemäßen Verfahren wird die Aufgabe in zufriedenstellender Weise gelöst. Dabei kann in vorteilhafter Weise erreicht werden, daß die maximale Temperatur beim Aufheizen der Anordnung während des Lötvorganges reduziert wird, so daß sowohl die thermische Beanspruchung in dem Halbleitersubstrat als auch die aufzuwendende elektrische Energie für den Lötvorgang verringert werden können. Außerdem kann die Zeitdauer zur Durchführung des Lötvorganges insgesamt verkürzt werden.
Bei dem erfindungsgemäßen Verfahren treten auch dann in vorteilhafter Weise keine Schwierigkeiten auf, wenn in einem Grenzbereich zwischen dem Halbleitersubstrat und der Lotmetallschicht lokale Zwischenräume vorhanden sind, denn diese Zwischenräume werden bei einer vergleichsweise niedrigen Temperatur durch verformtes Material des Lotmetalls ausgefüllt, da ein Teil der Lotmetallschicht während des vierten Schrittes d) thermisch erweicht wird.
Die Erweichungstemperatur kann gefunden werden unter Bezug­ nahme auf die charakteristische Kurve der Härte des Lotmetal­ les; alternativ dazu kann diese Erweichungstemperatur auch durch Experimente ermittelt werden.
Die Erfindung wird nachstehend anhand der Beschreibung von Ausfüh­ rungsbeispielen und unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Die Zeichnungen zeigen in
Fig. 1 ein Diagramm zur Erläuterung des Heizungsablaufs für eine Anordnung gemäß einer bevorzugten Ausführungsform der Erfindung;
Fig. 2A eine Schnittansicht der Anordnung, bei der eine Lotmetallschicht zwischen einem Halbleitersubstrat und einer Trägerplatte eingebracht ist;
Fig. 2B eine Schnittansicht der Anordnung nach einem Lötvorgang;
Fig. 3 eine schematische Darstellung zur Erläuterung eines kontinuierlich arbeitenden Ofens, der bei der bevorzugten Ausführungsform verwendet wird;
Fig. 4A, 4B und 4C teilweise vergrößerte Schnittansichten der Grenzschicht zwischen dem Halbleiter­ substrat und der Lotmetallschicht;
Fig. 5 eine schematische Darstellung eines Ofens für Chargenbetrieb, der bei einer bevorzugten Ausführungsform ebenfalls verwendbar ist;
Fig. 6A eine Schnittansicht einer Anordnung, die einem Lötvorgang unterworfen wird;
Fig. 6B eine Schnittansicht der Anordnung nach einem herkömmlichen Lötvorgang; und in
Fig. 7 ein Diagramm zur Erläuterung eines herkömmlichen Heizungsablaufes bei der Anordnung gemäß Fig. 6A.
Im folgenden wird auf Fig. 2A Bezug genommen, die eine Anord­ nung 10 zeigt, die bei einem Lötvorgang gemäß einer bevorzug­ ten Ausführungsform der Erfindung verwendet wird. Die Anord­ nung 10 hat einen ähnlichen Aufbau wie die Anordnung in Fig. 6A, wobei hierbei folgende Einzelheiten gegeben sind:
Das unterste Teil in der Anordnung 10 ist eine Trägerplat­ te 4, die zum Tragen eines Siliziumsubstrats 2 an ihrer Ober­ seite dient. Die Trägerplatte 4 besteht aus Molybdän und hat einen Durchmesser D4 = 70 mm und eine Dicke von H4 = 3 mm. In den Figuren der Zeichnungen sind die jeweiligen Dicken der Elemente oder Teile, welche die Anordnung 10 bilden, in über­ triebener Weise im Vergleich mit den jeweiligen Durchmessern dargestellt, um die Darstellung zu vereinfachen.
Eine dünne Metallplatte 3 mit einem Durchmesser D3 = 69,5 mm und einer Dicke von H3 = 0,03 mm sitzt auf der oberen Oberfläche der Trägerplatte 4, wobei die dünne Metallplatte 3 als Lotmetallschicht dient. Der Wafer oder das Siliziumsubstrat 2, das sich auf der oberen Oberfläche der dünnen Metallplatte 3 befindet, hat einen Durchmesser von D2 = 69,5 mm (= D3) und eine Dicke von H2 = 0,6 mm. In dem Siliziumsubstrat 2 sind ein n-Typ Siliziumbereich 2a und ein p-Typ Siliziumbereich 2b ausgebildet, so daß das Siliziumsub­ strat 2 als Leistungsdiode mit hoher Durchbruchspannung dient. Der p-Typ Siliziumbereich 2b, also ein Anodenbereich, steht mit der dünnen Metallplatte 3 in Kontakt.
Ein Gewicht 1 mit einem Durchmesser D1 = 69 mm und einer Masse von 0,8 kg sitzt auf der oberen Hauptfläche des Sili­ ziumsubstrats 2. Wie in Fig. 4A dargestellt, die einen ver­ größerten Teilschnitt zeigt, können die untere Hauptfläche des Siliziumsubstrats 2, also des p-Typ Siliziumbereiches 2b, und die obere Oberfläche der dünnen Metallplatte 3 räumli­ che Ungleichmäßigkeiten und/oder Krümmungen aufweisen. In ei­ nem solchen Falle verteilen sich Kontaktbereiche 6a und Be­ reiche 6b ohne Kontakt statistisch in dem Grenzbereich 6 zwi­ schen dem Siliziumsubstrat 2 und der dünnen Metallplat­ te 3.
Fig. 3 zeigt einen Ofen 100, der zum Aufheizen der Anord­ nung 10 verwendbar ist, um die untere Hauptfläche des Silizi­ umsubstrats 2 auf die obere Oberfläche der Trägerplatte 4 mit der dünnen Metallplatte 3 aufzulöten. Obwohl der Lötvor­ gang entweder mit einem kontinuierlich arbeitenden Ofen oder mit einem Ofen mit Chargenbetrieb durchgeführt werden kann, ist der Ofen 100 gemäß Fig. 3 von der kontinuierlich arbei­ tenden Bauart, während ein Ofen mit Chargenbetrieb weiter un­ ten beschrieben ist.
Der Ofen 100 hat ein Quarzheizrohr 101 in der Gestalt eines hohlen Zylinders. Eine Anzahl von Heizeinheiten 102 sind auf dem Heizrohr 101 ausgefluchtet, und jede der Heizeinhei­ ten 102 erzeugt Wärme, wenn sie mit elektrischem Strom ver­ sorgt wird, der von einer Stromversorgung 104 über Stromver­ sorgungsleitungen 103 zugeführt wird. Ein Inertgas, bei­ spielsweise Stickstoffgas (N2-Gas) wird dem Innenraum des Heizrohres 101 zugeführt.
Durch das Heizrohr 101 hindurchgehend ist ein Förderer 105 vorgesehen, der sich in der axialen Richtung X des Heizroh­ res 101 mit konstanter Geschwindigkeit bewegt. Eine Anzahl von Anordnungen 10 sind in regelmäßigen Abständen auf dem Förderer 105 angeordnet. Wenn sich der Förderer 105 bewegt, tritt jede der Anordnungen 10 durch eine Öffnung in das Heiz­ rohr 101 ein und, nachdem es einem Lötvorgang in dem Heiz­ rohr 101 ausgesetzt worden ist, verläßt sie das Heizrohr 101 durch die andere Öffnung des Heizrohres 101.
Jede der Heizeinheiten 102 wird individuell mit elektrischem Strom von der Stromversorgung 104 versorgt, und die jeweils zugeführte elektrische Energie für die Heizeinheiten 102 wird so gesteuert, daß die räumliche Temperaturverteilung in dem Heizrohr 101, bezogen auf die Richtung X, sich im wesentli­ chen mit dem Diagramm in Fig. 1 deckt, wobei man die Zeit­ achse in Fig. 1 als Abstand in der Richtung X auffaßt. Damit ist die Temperaturänderung, der jede Anordnung 10 unterliegt, welche durch das Heizrohr 101 hindurchgeht, im wesentlichen durch den Graphen in Fig. 1 repräsentiert.
Unter Bezugnahme auf Fig. 1 wird der Lötvorgang gemäß einer bevorzugten Ausführungsform der Erfindung näher erläutert. Zunächst wird die Anordnung 10 aufgeheizt, so daß die Tempe­ ratur der Anordnung 10 von der Raumtemperatur TR zu einer er­ sten Temperatur von T1 in 80 Minuten ansteigt, also in dem Intervall P0 bis P1. Dann wird die Temperatur der Anord­ nung 10 bei der ersten Temperatur von T1 für 20 Mi­ nuten festgehalten, also im Intervall P1 bis P2.
Das Intervall P1 bis P2 ist vorgesehen, damit die oberen und unteren Oberflächen der dünnen Metallplatte 3 durch die Schwerkraft des Gewichtes 1 und des Siliziumsubstrats 2 pla­ stisch verformt werden, und die örtlichen Lücken oder Hohl­ räume zwischen der dünnen Metallplatte 3 und dem Silizium­ substrat 2 mit den deformierten Bereichen der dünnen Metallplatte 3 gefüllt werden können, bevor eine eutektische Al-Si-Reaktion an der Grenzschicht zwischen der dünnen Metallplatte 3 und dem Siliziumsubstrat 2 gestartet wird. Nach­ stehend werden eine Analyse und ein Kriterium zur Bestimmung der ersten Temperatur T1 in Abhängigkeit von dem Charakter des Intervalls P1 bis P2 angegeben.
Die dünne Metallplatte 3 ist hergestellt durch Walzen ei­ nes Metallblocks oder einer Metallplatte, und somit ist eine in Handel erhältliche dünne Metallplatte 3 gehärtet worden durch die Bearbeitung beim Walzen oder dergleichen. Wenn die dünne gehärtete Metallplatte 3 aufgeheizt wird, beginnt eine Rekristallisation der Metallatome bei der dem Material eigenen Rekristallisationstemperatur, und die Härte der dünnen Metallplatte 3 wird bei der Rekristallisations­ temperatur drastisch verringert, d. h. die dünne Metall­ platte wird weich. Die Rekristallisationstemperatur der dünnen Metallplatte 3, die bei einer bevorzugten Ausfüh­ rungsform verwendet wird, hat gemäß Fig. 1 einen bestimmten Wert TC. Somit wird die erste Temperatur T1 bei Temperaturwerten gewählt, die höher sind als die Rekristallisationstemperatur TC.
Andererseits hat die eutektische Reaktionstemperatur einen deutlich höheren Wert. Die eutektische Reaktionstemperatur entspricht einem Schmelzpunkt der Bereiche der dünnen Metall­ platte 3, die mit dem Siliziumsubstrat 2 in Kontakt ste­ hen. Dieser Schmelzpunkt wird nachstehend kurz als Kontakt-Schmelzpunkt TA bezeichnet. Mit anderen Worten, die eutektische Reaktionstempe­ ratur bzw. der Kontakt-Schmelzpunkt TA ist eine Übergangstemperatur, bei der Metall und Silizium an der Grenzschicht zwischen dem Siliziumsubstrat 2 und der dünnen Metallplatte 3 beginnen, zu schmelzen und zu einer eutektischen Schmelze zu werden, die im wesentlichen aus Metall und Silizium besteht. Die erste Temperatur T1 wird bei Temperaturwerten gewählt, die niedriger sind als der Kontakt-Schmelzpunkt TA.
Gemäß den oben angegebenen beiden Bedingungen wird die erste Temperatur T1 so gewählt, daß sie innerhalb des nachstehenden Temperaturbereiches liegt:
TC < T1 < TA (1)
Im allgemeinen wird eine Lotmetallschicht weich, wenn ihre Temperatur zunimmt. Somit wird bevorzugt, daß die erste Tem­ peratur T1 innerhalb des Temperaturbereiches gemäß der Bezie­ hung (1) dicht bei dem Kontakt-Schmelzpunkt TA liegt. Insbesondere ist dies die beste Methode, daß die erste Temperatur T1 durch den Schmelzpunkt des Eutektikums bestimmt wird, welches aus dem das Substrat 2 bildenden Halbleiter und dem die Lotmetallschicht 3 bildenden Metall besteht. Dieser Schmelzpunkt wird nachstehend als Kontakt-Schmelzpunkt bezeichnet.
Es darf darauf hingewiesen werden, daß der Kontakt-Schmelzpunkt TA ein Schmelzpunkt ist, bei dem das Metall und der Halbleiter, die miteinander an der makroskopischen Kontaktgrenzschicht zwi­ schen der Lotmetallschicht und dem Halbleitersubstrat in Kon­ takt stehen, beginnen, zu schmelzen und eine eutektische Schmelze zu werden, während der "eutektische Schmelzpunkt" TB ein Schmelzpunkt eines Metall/Halbleiter-Systems ist, das eine eutektische Struktur in einem mikroskopischen oder kri­ stallographischen Sinn bildet. Im allgemeinen erhält man nachstehende Ungleichung (2) aus den Phasendiagrammen von verschiedenen, nicht dargestellten eutektischen Systemen:
TB < TA (2)
Der eutektische Schmelzpunkt TB des Metall-Si-Systems hat dabei einen bestimmten Wert, der schematisch in Fig. 1 angedeutet ist.
In einem Falle, in welchem das Siliziumsubstrat 2 und die dünne Metallplatte 3 verwendet werden, wie z. B. bei der bevorzugten Ausführungsform, wird die erste Temperatur T1 so gewählt, daß sie innerhalb des nachstehenden Temperaturberei­ ches liegt:
TC < T1 < TA (3)
und vorzugsweise wird die erste Temperatur T1 so gewählt, daß sie der nachstehenden Bedingung genügt:
T1 ≃ TB < TA (4)
Wenn man die Temperatur der Anordnung 10 bei der ersten Tem­ peratur von T1 für eine vorgegebene Zeitspanne von beispielsweise 20 Minuten hält, wird die obere Oberfläche der dünnen Metallplatte 3 plastisch verformt aufgrund der Schwerkraft des Gewichtes 1 und der anderen Teile, die auf der dünnen Metallplatte 3 liegen. Infolgedessen werden die Zwischenräume oder Bereiche 6b ohne Kontakt mit den defor­ mierten Bereichen der dünnen Metallplatte 3 gefüllt, so daß der p-Typ Siliziumbereich 2b und die dünne Metall­ platte 3 an der gesamten Grenzschicht zwischen ihnen in Kon­ takt miteinander kommen, wie es in Fig. 4B dargestellt ist, so daß sich eine Grenzschicht 7 ergibt.
Mit anderen Worten, die obere Oberfläche der dünnen Metall­ platte 3 paßt sich an die untere Oberfläche des Silizium­ substrats 2 an, wenn man die Anordnung 10 bei der ersten Tem­ peratur T1 hält. Außerdem kommt die untere Oberfläche der dünnen Metallplatte 3 vollständig mit der oberen Oberflä­ che der Trägerplatte 4 in Kontakt, und zwar durch diese pla­ stische Verformung. In dem Intervall P1 bis P2 werden Sili­ ziumatome und Metallatome durch die Grenzschicht 7 zwi­ schen der dünnen Metallplatte 3 und dem p-Typ Siliziumbe­ reich 2b ausgetauscht durch Grenzschichtdiffusion oder Korn­ diffusion dieser Komponenten.
In dem nächsten Intervall P2 bis P3 in Fig. 1 wird die Tempe­ ratur der Anordnung 10 erhöht von der ersten Temperatur T1 auf eine vorgegebene zweite Temperatur T2. Die zweite Temperatur T2 ist höher als der Kontakt-Schmelzpunkt TA. Wenn die Tempera­ tur der Anordnung 10 den Kontakt-Schmelzpunkt TA erreicht und überschreitet, wird ein Bereich der dünnen Metallplatte 3, der mit dem Siliziumsubstrat 2 in Kontakt steht, zusammen mit den darin diffundierten Silizi­ umatomen geschmolzen, und es beginnt eine eutektische Reak­ tion, so daß die angrenzenden Bereiche der Grenzschicht 7 zu einer eutektischen Metall-Si-Schmelzschicht 3b werden, wie es Fig. 4C zeigt.
Dann breitet sich die eutektische Reaktion in die jeweiligen Bereiche der dünnen Metallplatte 3 aus und die gesamte dünne Metallplatte 3 geht in eine eutektische Metall-Si-Schmelzschicht 3b über. Die obere Oberfläche der Trägerplatte 4 wird mit der eutektischen Metall-Si-Schmelze be­ netzt, so daß das Siliziumsubstrat 2 auf die Trägerplatte 4 aufgelötet wird.
Anschließend wird die Anordnung 10 in dem nächsten Intervall P3 bis P4 auf Raumtemperatur TR abgekühlt, und zwar durch na­ türliche Wärmeabgabe, also durch natürliches Abkühlen durch Beenden der Beheizung, so daß die eutektische Metall-Si-Schmelz­ schicht 3b sich verfestigt und in eine eutektische Metall-Si- Festkörperschicht übergeht. Das Gewicht 1 wird dann von der Anordnung 10 entfernt, und der Lötvorgang ist nun beendet.
Die charakteristischen Vorteile eines Lötvorganges gemäß der bevorzugten Ausführungsform der Erfindung sind folgende:
1) Die eutektische Reaktion von Metall und Silizium schreitet gleichmäßig von den jeweiligen Bereichen in der oberen Oberfläche der dünnen Metallplatte 3 fort, da die eutektische Reaktion unter der Voraussetzung beginnt, daß die dünne Metallplatte 3 vollständig mit dem Siliziumsub­ strat 2 in Kontakt steht. Infolgedessen steht die eutektische Metall-Si-Schicht 3b nicht teilweise in den p-Typ Siliziumbe­ reich 2b in einer Anordnung 20 gemäß Fig. 2B vor, die mit ei­ nem Lötverfahren erhalten wird. Infolgedessen wird in dem Si­ liziumsubstrat 2 keine lokale Beanspruchung hervorgerufen, und somit werden in wirksamer Weise Anormalitäten im elektro­ nischen Charakter der erhaltenen Diode sowie eine Abnahme der mechanischen Festigkeit der Diode verhindert.
2) Wenn eine Sperrspannung an die Diode angelegt wird, dehnt sich eine Verarmungsschicht in gleichmäßiger Weise von dem p-n-Übergang Y in den p-Typ Siliziumbereich 2b aus, da die eutektische Metall-Si-Schicht nicht teilweise in den p-Typ Si­ lizumbereich 2b vorsteht. Somit hat die Diode eine hohe Durchbruchspannung.
3) Da die eutektische Reaktion durchgeführt wird unter der Voraussetzung, daß die dünne Metallplatte 3 mit dem Sili­ ziumsubstrat 2 vollständig in Kontakt steht, kann die maxi­ male Temperatur beim Lötvorgang gegenüber herkömmlichen Verfahren verringert werden. Die eutektische Reaktion schreitet gleichmäßig mit einer relativ hohen Geschwindigkeit fort, und die Träger­ platte 4 kann in ausreichendem Maße mit der eutektischen Metall-Si-Schicht 3b bei der relativ niedrigen Temperatur von 610°C benetzt werden.
4) Der Verfahrensschritt zur Anpassung der dünnen Metall­ platte 3 an das Siliziumsubstrat 2 wird bei der ersten Tempe­ ratur T1 durchgeführt, und somit ist es nicht erforderlich, die Anordnung 10 für eine lange Zeitdauer vorzuheizen. Das bedeutet, die Heizgeschwindigkeit der Anordnung 10 in dem Intervall P0 bis P1 gemäß Fig. 1 kann vergrößert werden im Vergleich mit dem Intervall P0 bis P10 gemäß Fig. 7. Da au­ ßerdem die eutektische Reaktion rasch fortschreitet bei höhe­ ren Temperaturen als dem Kontakt-Schmelzpunkt TA, ist es nicht erforderlich, die Anordnung 10 für eine lange Zeitdauer bei der zweiten Temperatur T2 zu halten.
Bei dem Beispiel gemäß Fig. 1 kühlt die Anordnung 10 ab, un­ mittelbar nachdem die Temperatur der Anordnung 10 die zweite Temperatur T2 erreicht hat. Somit kann die gesamte Zeitdauer für den Lötvorgang verkürzt werden. Beispielsweise ist eine längere Zeitdauer als 170 Minuten erforderlich zur vollständigen Durchführung des herkömmlichen Lötvorganges, während nur 150 Minuten oder weniger erforderlich sind, um den Lötvorgang gemäß der bevorzugten Ausführungsform zu Ende zu bringen.
Infolgedessen werden gemäß der Erfindung verschiedene Pro­ bleme von herkömmlichen Lötprozessen gelöst, indem man den Heizungsablauf bei der Anordnung 10 in vorteilhafter Weise verbessert.
Nachstehend werden weitere Aspekte gemäß der Erfindung erläutert:
1) Gemäß der Erfindung ist der Aus­ druck "Metall" in einem breiten Sinne zu verstehen und be­ zeichnet nicht nur ein einfaches Metall, sondern auch eine Legierung. Beim Vorgang des Lötens eines Halbleitersubstrats auf einer Trägerplatte wird bevorzugt, ein Hartlotmetall mit einem hohen Schmelzpunkt zu verwenden. Beispielsweise können Ag-Cu-Lot, Silberlot (Pb-Sn-Ag-Lot) oder dergleichen verwendet werden.
Ein Lotmetall, das für die Anordnung 10 gewählt wird, kann ein Metall oder eine Legierung sein, das kein Eutektikum mit dem Halbleitermaterial des Substrats bildet. Beispielsweise kann das gewählte Lotmetall ein Pertektikum mit dem Halblei­ ter bilden. Somit ist TA nicht auf eine "eutektische Reaktionstemperatur" beschränkt und wird defi­ niert als ein Kontakt-Schmelzpunkt, bei dem ein Teil der Lotmetallschicht in Kontakt mit dem Halbleitersubstrat 2 ge­ schmolzen ist.
Gemäß dem allgemeinen Konzept für die Temperatur TA werden die Temperaturen TA und TC für das Ag-Cu-Lot und das Silber­ lot (Pb-Sn-Ag) die als Lotmetallschicht verwendet werden, in der Ta­ belle 1 angegeben. Es werden die erste Temperatur T1 und die zweite Temperatur T2 gemäß der Ungleichung (1) bestimmt.
Tabelle 1
2) Da die Härte einer Lotmetallschicht bei ihrer Rekristal­ lisationstemperatur TC drastisch abnimmt, wird die erste Tem­ peratur T1 bei Temperaturen gewählt, die in der beschriebenen Weise höher sind als die Rekristallisationstemperatur TC. Auch wenn daher die Rekristallisationstemperatur TC nicht be­ kannt ist, kann die erste Temperatur T1 gemäß dem nachstehen­ den Verfahren bestimmt werden:
Zunächst wird eine Probe der Anordnungen 10 hergestellt und der Wert der ersten Temperatur T1 willkürlich gewählt. Dann wird der Lötvorgang für die Probenanordnung durchgeführt, in­ dem man die Probenanordnung gemäß dem Heizungsablauf auf­ heizt, der dem Heizungsablauf in Fig. 1 entspricht, wobei die erste Temperatur T1 auf den gewählten Wert gesetzt wird. Der gelötete Teil der erhaltenen Diodenanordnung wird analysiert, um zu beurteilen, ob der gewählte Wert geeignet ist zum Er­ weichen der Lotmetallschicht 3. Die Analyse kann durchgeführt werden durch Untersuchung der kristallographischen Struktur der Diode in ihrem gelöteten Bereich oder alternativ durch Messung der elektronischen Eigenschaften der Diode.
Wenn die eutektische Schicht 3b teilweise in das Substrat 2 hineinragt bzw. vorsteht, wird daraus geschlossen, daß die Lotmetallschicht 3 nicht ausreichend erweicht worden ist bei dem gewählten Wert der ersten Temperatur T1. Infolgedessen kann dann ein neuer, höherer Wert gewählt werden, und der Lötvorgang wird durchge­ führt für eine andere Probenanordnung, wobei man den neuen Wert für die erste Temperatur T1 verwendet. Die gelötete Diode wird dann ebenfalls analysiert.
Indem man das oben beschriebene Testverfahren wiederholt, kann der untere Grenzwert für die erforderliche erste Tempe­ ratur T1 gefunden werden. In einer Herstellungsstraße für Halbleiteranordnungen wird die erste Temperatur T1 auf einen Wert gesetzt, der höher ist als der untere Grenzwert, der aber niedriger ist als der Kontakt-Schmelzpunkt TA.
Wenn andererseits die Erweichungskurve der Lotschmelz­ schicht 3, welche den Zusammenhang zwischen der Härte und der Temperatur darstellt, bekannt ist, kann die erste Tempera­ tur T1 bestimmt werden, ohne die dazugehörige Rekristallisa­ tionstemperatur TC aufzufinden. Das bedeutet, die kritische Temperatur, bei der die Weichheit des Lotmetalles drastisch ansteigt, wird aus der Erweichungskurve heraus gefunden, und die kritische Temperatur wird als unterer Grenzwert der er­ sten Temperatur verwendet.
Im folgenden wird der Anwendungsbereich der ersten Tempera­ tur T1 betrachtet, der bestimmt wird mit einem der oben be­ schriebenen Verfahren. Der Durchmesser des Halbleitersub­ strats 2 hängt von dem verwendeten Wafer ab. Somit ist es nützlich für Lötvorgänge in der Praxis, zu wissen, ob der un­ tere Grenzwert der ersten Temperatur T1, der für einen Durch­ messerwert des Substrates 2 gefunden wird, auch bei Substra­ ten mit anderen Durchmessern angewendet werden kann.
Die Antwort hierzu wird erhalten aus der Regel, daß der un­ tere Grenzwert der ersten Temperatur T1 im wesentlichen der gleiche ist für die jeweiligen Durchmesser, solange der Wert von Kraft pro Flächeneinheit, der zwischen dem Substrat 2 und der Lotmetallschicht 3 von dem Gewicht 1 aus wirkt, im we­ sentlichen den gleichen Wert hat.
Beispielsweise wird der Wert von Kraft pro Flächeneinheit, der auf die Anordnung 10 gemäß Fig. 2A aufgrund der Schwer­ kraft des Gewichtes 1 wirkt, folgendermaßen abgeschätzt:
0,8 kg/πx (34,8 mm)² = 21,0 g/cm² (5)
Auch wenn somit der Durchmesser des Substrats von 69,5 mm verschieden ist, so ist das Resultat beim Löten das gleiche oder besser als bei einem Substrat 2 mit einem Durchmesser von 69,5 mm, solange die Masse des Gewichtes 1 so geändert wird, daß die Masse einen Wert von 21,0 g oder mehr hat, die auf jede Flächeneinheit der angegebenen Dimension der Grenz­ schicht zwischen dem Halbleitersubstrat und der Lotmetall­ schicht wirkt.
In einem Falle, in dem beispielsweise die Masse des Gewich­ tes 1 einen Wert von 2 kg hat und die Fläche jeder Hauptflä­ che des Substrats 2 einen Wert von 34 cm2 besitzt, so ist die Kraft, die auf jede Flächeneinheit der Grenzschicht zwischen dem Substrat 2 und der Lotmetallschicht 3 wirkt, gegeben durch
18,7 g/cm² (6)
wobei dieser Wert in der gleichen Größenordnung liegt wie der Wert von 21,0 g/cm2 in der Beziehung (5). Somit kann der Grenzwert für die erste Temperatur T1 für beide Fälle verwen­ det werden.
Wenn andererseits die erste Temperatur T1 auf einen Wert ge­ setzt wird, der dicht bei dem Kontakt-Schmelzpunkt TA liegt, wie nämlich in dem Beispiel gemäß Fig. 1, wird die Lotmetallschicht 3 gut erweicht, ohne den unteren Grenzwert bei der Masse des Gewichtes 1 zu berücksichtigen.
Zusammenfassend kann folgendes gesagt werden: Obwohl es sehr zweckmäßig und bequem ist, wenn der untere Grenzwert der er­ sten Temperatur T1 aus der Rekristallisationstemperatur TC der Lotmetallschicht ermittelt bzw. gefunden wird, kann der untere Grenzwert auch mit einem beliebigen Verfahren bestimmt werden, solange die Temperatur gefunden wird, bei der die Lotmetallschicht 3 auf einen vorgegebenen Wert erweicht wird. Der vorgegebene Wert ist derjenige, bei dem die lokalen Zwi­ schenräume oder Bereiche ohne Kontakt im Grenzbereich zwi­ schen dem Substrat und der Lotmetallschicht mit dem erweich­ ten Teil der Lotmetallschicht gefüllt werden.
3) Die Heizungssteuerung kann so durchgeführt werden, daß die Anordnung 10 bei der zweiten Temperatur T2 für eine vor­ gegebene Zeitdauer gehalten wird, die von 0 verschieden ist. Obwohl die gewünschte Lötverbindung auch dann erreicht werden kann, wenn die Anordnung 10 abkühlt, unmittelbar nachdem die Anordnung 10 die zweite Temperatur T2 gemäß Fig. 1 erreicht hat, wird im Rahmen der Erfindung auch ins Auge gefaßt, die Heizungssteuerung so zu modifizieren, daß die Anordnung 10 für eine von 0 verschiedene Zeit bei der zweiten Tempera­ tur T2 gehalten wird.
4) Fig. 5 zeigt einen Kammerofen oder Ofen 200 für Chargen­ betrieb, der ebenfalls für die Durchführung des Lötverfahrens gemäß der Erfindung geeignet ist.
Der Ofen 200 für Chargenbetrieb weist ein Heizgehäuse 201 auf, das für hohe Temperaturen ausgelegt ist, und um das Heizgehäuse 201 sind Heizeinheiten 202 vorgesehen. Die Heizeinheiten 202 erzeugen Wärme, wenn sie von einer Strom­ versorgung 204 über Stromversorgungsleitungen 203 mit elek­ trischer Energie versorgt werden. Eine Steuerung 205 steuert die Ausgangsleistung der Stromversorgung 204. Der Innenraum des Heizgehäuses 201 steht über eine Rohrleitungsanordnung und Ventile in nicht dargestellter Weise mit einer Vakuum­ pumpe in Verbindung.
In dem Heizgehäuse 210 sind Anordnungen 10 und 10a übereinan­ der gestapelt. Die obere Anordnung 10 hat den gleichen Aufbau wie die Anordnung in Fig. 2A und weist ein Gewicht 1 an ih­ rer Oberseite auf, während die anderen Anordnungen 10a kein derartiges Gewicht 1 haben.
Die Steuerung 205 hat einen Speicher, in welchem die Daten vorher abgespeichert sind, welche den Heizungsablauf gemäß Fig. 1 repräsentieren. Die Steuerung 205 erzeugt ein Signal, welches den Heizungsablauf repräsentiert, und gibt ein ent­ sprechendes Signal an die Stromversorgung 204. In Abhängig­ keit von diesem Signal liefert die Stromversorgung 204 den jeweiligen Heizeinheiten 202 elektrische Energie, so daß die Heizeinheiten 202 in Abhängigkeit von dem Heizungsablauf ge­ mäß Fig. 1 Wärme erzeugen. Die Anordnungen 10 und 10a werden dieser erzeugten Wärme ausgesetzt, und das Lötverfahren wird in jeder der Anordnungen 10 und 10a durchgeführt.
Da ein ganz wesentlicher Aspekt der Erfindung in der Ausge­ staltung des Heizungsablaufes besteht, ist die Erfindung nicht auf die Verwendung eines bestimmten Ofens beschränkt. Vielmehr können die verschiedensten Ausführungsformen von Öfen verwendet werden.
5) In einem Falle, in welchem das Lötverfahren durchgeführt wird, um Leistungshalbleiteranordnungen herzustellen, wird das Material der Trägerplatte 4 aus solchen Materialien ge­ wählt, deren Wärmeausdehnungskoeffizienten im wesentlichen gleich dem Wert des Materials ist, welches das Halbleitersub­ strat 2 bildet. Bei dem Beispiel gemäß Fig. 2A beträgt der Wärmeausdehnungskoeffizient von Silizium 3,2×10-6 K-1, wäh­ rend der Wärmeausdehnungskoeffizient von Molybdän, welches die Trägerplatte 4 bildet, im Bereich von 4,2×10-6 K-1 bis 5,0×10-6 K-1 liegt. Eine derartige Wahl ist wichtig, um Be­ anspruchungen und Spannungen an der Grenzschicht zwischen dem Substrat 2 und der Trägerplatte 4 zu reduzieren, die hervor­ gerufen werden durch die Differenz zwischen den jeweiligen Wärmeausdehnungskoeffizienten, wenn die gelötete Anordnung 10 gekühlt wird oder sich abkühlt. Insbesondere ist diese Bedin­ gung sehr wichtig, wenn die Fläche auf den Hauptflächen des Substrats 2 relativ groß ist, was bei Leistungshalbleiteran­ ordnungen der Fall ist.
Die Erfindung kann Anwendung finden bei Herstellungsverfahren von verschiedensten Halbleiteranordnungen und Leistungshalb­ leiteranordnungen. Daher ist das Material der Trägerplatte 4 bei der Erfindung keinesfalls auf ein bestimmtes Material be­ schränkt. Weiterhin kann das elektronische Bauteil, welches in dem Halbleitersubstrat 2 gebildet wird, nicht nur eine Diode sein, vielmehr kann es sich dabei auch um einen Transi­ stor, einen Thyristor oder andere Halbleiterkomponenten han­ deln. Weiterhin kann die Erfindung Anwendung finden sowohl bei diskreten Halbleiterelementen als auch bei integrierten Schaltungsanordnungen.

Claims (3)

1. Verfahren zum Auflöten eines Halbleitersubstrats (2) auf eine Trägerplatte (4), die das Halbleitersubstrat (2) trägt, umfassend die folgenden Schritte:
  • a) Ermitteln der Erweichungstemperatur eines ausgewählten Lotmetalls, bei der das Lotmetall bis zu einem vorgegebenen Wert der Weichheit erweicht, so daß bei einer vorgegebenen Kraft die Leerräume im Grenzbereich (6) zwischen dem Halbleitersubstrat (2) und dem Lotmetall gefüllt werden;
  • b) Herstellen einer Anordnung (10), bei der eine Lotmetallschicht (3) aus dem Lotmetall zwischen dem Halbleitersubstrat (2) und der Trägerplatte (4) eingebracht ist, wobei im Grenzbereich (6) zwischen dem Halbleitersubstrat (2) und der Lotmetallschicht (3) Kontaktbereiche (6a) und dazwischenliegende lokale Zwischenräume (6b) zwischen diesen beiden vorhanden sind;
  • c) Aufheizen der Anordnung (10) auf eine erste Temperatur (T1), die höher ist als die Erweichungstemperatur, aber niedriger als ein Schmelzpunkt (TA) eines Teiles der Lotmetallschicht (3), die mit dem Halbleitersubstrat (2) in Kontakt steht;
  • d) Halten der Anordnung (10) bei der ersten Temperatur (T1) für ein vorgegebenes Zeitintervall (P1-P2) unter Ausübung einer vorgegebenen Kraft auf den Grenzbereich (6), so daß die lokalen Zwischenräume (6b) in diesem Grenzbereich mit dem so verformten Material des Lotmetalls gefüllt werden;
  • e) Aufheizen der Anordnung (10) auf eine zweite Temperatur (T2), die höher ist als der Schmelzpunkt (TA), und
  • f) Abkühlen der Anordnung (10) von der zweiten Temperatur (T2) auf eine dritte Temperatur, die niedriger ist als die erste Temperatur (T1).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine Anordnung (10) mit einem Aufbau verwendet wird, bei dem die Trägerplatte (4), die Lotmetallschicht (3), das Halbleitersubstrat (2) und ein Gewicht (1) in der angegebenen Reihenfolge aufeinander gestapelt werden, und daß mit einer vorgegebenen Kraft, einschließlich der Schwerkraft des Gewichtes (1), Druck auf die Anordnung (10) ausgeübt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als Lotmetallschicht (3) eine Lotmetallplatte verwendet wird, die bei ihrer Herstellung gehärtet worden ist.
DE19904023516 1989-07-25 1990-07-24 Verfahren zum Auflöten eines Halbleitersubstrats auf eine Trägerplatte Expired - Fee Related DE4023516C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1193536A JPH0357230A (ja) 1989-07-25 1989-07-25 半導体基板と支持板とのロウ付け方法

Publications (2)

Publication Number Publication Date
DE4023516A1 DE4023516A1 (de) 1991-02-07
DE4023516C2 true DE4023516C2 (de) 1996-03-14

Family

ID=16309709

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19904023516 Expired - Fee Related DE4023516C2 (de) 1989-07-25 1990-07-24 Verfahren zum Auflöten eines Halbleitersubstrats auf eine Trägerplatte

Country Status (4)

Country Link
US (1) US4972988A (de)
JP (1) JPH0357230A (de)
CA (1) CA2000838C (de)
DE (1) DE4023516C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10124770C1 (de) * 2001-05-21 2002-10-17 Infineon Technologies Ag Verfahren zur Kontaktierung eines elektrischen Bauelementes mit einem eine Leiterstruktur aufweisenden Substrat

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5232145A (en) * 1991-03-29 1993-08-03 Watkins-Johnson Company Method of soldering in a controlled-convection surface-mount reflow furnace
US5641114A (en) * 1995-06-07 1997-06-24 International Business Machines Corporation Controlled temperature bonding
US5758816A (en) * 1996-08-19 1998-06-02 Honeywell Inc. Method for attaching small components to each other
WO2002039802A2 (en) 2000-11-10 2002-05-16 Unitive Electronics, Inc. Methods of positioning components using liquid prime movers and related structures
US6863209B2 (en) 2000-12-15 2005-03-08 Unitivie International Limited Low temperature methods of bonding components
US20030111958A1 (en) * 2001-12-13 2003-06-19 Holger Claus Single ended discharge light source
US7531898B2 (en) 2002-06-25 2009-05-12 Unitive International Limited Non-Circular via holes for bumping pads and related structures
US7547623B2 (en) 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
US6960828B2 (en) 2002-06-25 2005-11-01 Unitive International Limited Electronic structures including conductive shunt layers
TWI225899B (en) 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
JP2007180456A (ja) * 2005-12-28 2007-07-12 Toyota Industries Corp 半田付け方法及び半導体モジュールの製造方法
EP2138258B1 (de) * 2008-06-23 2022-08-24 Siemens Energy Global GmbH & Co. KG Verfahren zum Löten mit mehrstufigem Temperaturprofil
FR2982996B1 (fr) * 2011-11-23 2013-12-27 Valeo Systemes Thermiques Dispositif thermo electrique, notamment destine a generer un courant electrique dans un vehicule automobile, et procede de fabrication dudit dispositif.
JP6206159B2 (ja) * 2013-12-17 2017-10-04 三菱電機株式会社 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3945111A (en) * 1974-01-03 1976-03-23 Motorola, Inc. Metallization system for semiconductor devices, devices utilizing such metallization system and method for making devices and metallization system
US3925808A (en) * 1974-08-08 1975-12-09 Westinghouse Electric Corp Silicon semiconductor device with stress-free electrodes
JPS54133450A (en) * 1978-04-10 1979-10-17 Hitachi Ltd Diffusion bonding method for different kind metal
US4278195A (en) * 1978-12-01 1981-07-14 Honeywell Inc. Method for low temperature bonding of silicon and silicon on sapphire and spinel to nickel and nickel steel and apparatus using such _a bonding technique
US4559006A (en) * 1984-06-22 1985-12-17 Mcgill Incorporated Purging process
US4659006A (en) * 1985-09-26 1987-04-21 Rca Corporation Method of bonding a die to a substrate
US4771018A (en) * 1986-06-12 1988-09-13 Intel Corporation Process of attaching a die to a substrate using gold/silicon seed
DE3777522D1 (de) * 1986-10-17 1992-04-23 Hitachi Ltd Verfahren zum herstellen einer gemischten struktur fuer halbleiteranordnung.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10124770C1 (de) * 2001-05-21 2002-10-17 Infineon Technologies Ag Verfahren zur Kontaktierung eines elektrischen Bauelementes mit einem eine Leiterstruktur aufweisenden Substrat
US6915945B2 (en) 2001-05-21 2005-07-12 Infineon Technologies Ag Method for contact-connecting an electrical component to a substrate having a conductor structure

Also Published As

Publication number Publication date
DE4023516A1 (de) 1991-02-07
JPH0357230A (ja) 1991-03-12
US4972988A (en) 1990-11-27
CA2000838C (en) 1993-10-05
CA2000838A1 (en) 1991-01-25

Similar Documents

Publication Publication Date Title
DE4023516C2 (de) Verfahren zum Auflöten eines Halbleitersubstrats auf eine Trägerplatte
DE69225248T2 (de) Verfahren zum Verarbeiten eines Halbleitersubstrats
DE69421831T2 (de) Halbleiterbauelement mit Druckkontakt und dessen Montage
DE1127000C2 (de) Verfahren zum mechanisch festen verbinden eines verformbaren duennen elektrodendrahtes mit einem kristallinen halbleiterkoerper
DE1056747C2 (de) Verfahren zur Herstellung von mehreren p-n-UEbergaengen in Halbleiterkoerpern fuer Transistoren durch Diffusion
DE69217810T2 (de) Verfahren zur Herstellung eines warmleitenden Materials
DE1033787B (de) Verfahren zum Herstellen von Halbleiteranordnungen mit doppelten p-n-UEbergaengen
DE2041497B2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2442159A1 (de) Verfahren zum verbinden von flachseiten miteinander und durch das verfahren hergestellte bauteile
DE1027325B (de) Verfahren zur Herstellung von Silicium-Legierungs-Halbleiter-Anordnungen
DE102004030268B4 (de) Verfahren zum Herstellen eines Halbleiterelements
DE1127488B (de) Halbleiteranordnung aus Silizium oder Germanium und Verfahren zu ihrer Herstellung
DE112011100451T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und Vorrichtung zur Herstellung einer Halbleitervorrichtung
DE19646905A1 (de) Verfahren zum Herstellen eines thermoelektrischen Umwandlungsmoduls
DE102005058654A1 (de) Verfahren zum flächigen Fügen von Komponenten von Halbleiterbauelementen
DE4432774A1 (de) Verfahren zur Belotung von Anschlußflächen, sowie Verfahren zur Herstellung einer Lotlegierung
DE1093484B (de) Verfahren zur Herstellung von Halbleiterbauelementen, insbesondere pnp- oder npn-Leistungstransistoren
DE3044514C2 (de)
DE69529583T2 (de) Formbrett und Herstellungsverfahren für eine Halbleiteranordnung
DE102013213135B3 (de) Verfahren zum Weichlöten von Halbleiterchips auf Substrate und Verfahren zum Herstellen eines Leistungshalbleitermoduls
DE3328521A1 (de) Epitaxialdiode fuer hohe sperrspannung
DE19543245A1 (de) Halbleitervorrichtung mit flammgespritzter Wärmeausbreitungsschicht und Verfahren für deren Herstellung
DE102021109658B3 (de) Verfahren zur Herstellung eines Halbleiter-Leistungsgeräts und damit hergestelltes Halbleiter-Leistungsgerät sowie ein Werkzeugteil für eine Sinterpresse und Verwendung einer Sinterpresse
DE2408402A1 (de) Verfahren zur herstellung integrierter schaltungen bzw. nach einem solchen verfahren hergestellte integrierte halbleiterschaltungseinheit
DE102018204376B4 (de) Siliziumcarbidvorrichtungen und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee