DE3044514C2 - - Google Patents
Info
- Publication number
- DE3044514C2 DE3044514C2 DE19803044514 DE3044514A DE3044514C2 DE 3044514 C2 DE3044514 C2 DE 3044514C2 DE 19803044514 DE19803044514 DE 19803044514 DE 3044514 A DE3044514 A DE 3044514A DE 3044514 C2 DE3044514 C2 DE 3044514C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- solder
- semiconductor substrate
- aluminum
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
- H01L23/4924—Bases or plates or solder therefor characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
- H01L23/4924—Bases or plates or solder therefor characterised by the materials
- H01L23/4928—Bases or plates or solder therefor characterised by the materials the materials containing carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/29124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0133—Ternary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10157—Shape being other than a cuboid at the active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12036—PN diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15763—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550 C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Die Bonding (AREA)
- Electrodes Of Semiconductors (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren der im Oberbegriff
des Patentanspruchs vorausgesetzten Art.
Aluminiumlot (das nur Aluminium oder Aluminium als seinen
Hauptbestandteil enthält) wird häufig zur Verbindung eines Halb
leitersubstrats mit einer Elektrode zum Tragen des Halbleiter
substrats und zu dessen Versorgung mit elektrischem Strom ver
wendet. Außerdem werden manchmal Siliziumsubstrate untereinander
mit dem Aluminiumlot verbunden. Der Grund, weshalb Aluminium
als Hartlot in den vorstehend erwähnten Fällen verwendet wird,
ist der, daß Aluminium jedem anderen Hartlot im elektrischen Lei
tungs- und Haftungsverhalten überlegen ist und daß das Alu
miniumlot zum Hartlot gehört und verhältnismäßig billig ist.
Jedoch ergeben sich in einem Fall, wo diejenige Ober
fläche des Halbleitersubstrats, die zu verlöten ist, an
einem Teil davon eine n-Leitung aufweist, Schwierigkeiten,
daß Aluminium durch Erhitzen beim Verbindungsvorgang
mit Silizium legiert wird, daß dadurch eine Schicht mit
p-Leitung im n-Teil der Oberfläche gebildet wird und
daß der Durchlaßspannungsabfall (im folgenden mit
FVD abgekürzt) des Siliziumsubstrats so erhöht wird.
Um die Bildung der p-Schicht in der n-Schicht zu unter
drücken, wurden solche Verfahren, wie Dünnmachen des
Aluminiumlots, Zwischenfügung einer aus Antimon, das
ein fünfwertiges Element ist, bestehenden Folie
zwischen dem Siliziumsubstrat und dem Aluminiumlot oder
Eindiffundieren einer großen Phosphormenge in den
n-Teil der Oberfläche, angewendet. Jedoch wurden solche
Verfahren ohne einen ausgeprägten Effekt durchgeführt.
Außerdem müssen das Siliziumsubstrat und die Elektrode
zum Verlöten auf hohe Temperatur erhitzt werden, nachdem
Dotierstoffe zur Bestimmung des Leitungstyps in das
Siliziumsubstrat eindiffundiert wurden. Demgemäß ändert
sich die Verteilung der Dotierstoffe im Siliziumsubstrat,
ein Schwermetall, das als Lebensdauer-"Killer" im
Siliziumsubstrat wirkt, wird darin eindiffundiert, und
so wird das Siliziumsubstrat durch den Verbindungs
vorgang nachteilig beeinflußt.
Aus der DE-OS 15 14 643 ist es bekannt, ein Siliziumsubstrat
mit einem Molybdänträgerkörper mittels eines Aluminiumlots zu verbinden
und den Molybdänträgerkörper mit einem Kupfergehäuseplattenteil mittels
eines Hartlots aus 65% Ag, 27% Cu, 4% Mo und 4% Ni zu verbinden.
Aus der DE-PS 14 14 540 ist es bekannt, ein Siliziumsubstrat
mit einer Molybdänelektrode mittels eines AlSi-Lots oder mittels
eines Hartlots aus 72% Ag, 27% Cu und 1% Sb zu verbinden und
die Molybdänelektrode mit einem Kupferträger mittels eines Lots
aus 72% Ag, 27,5% Cu und 0,5% P zu verbinden.
Aus der US-PS 38 30 657 ist es bekannt, auf ein Silizium
substrat eine Aluminium- oder Kupferschicht und auf diese
eine Kupfer- oder Aluminiumschicht aufzubringen und die beiden
Schichten zur Bildung einer Al2Cu-Schicht reagieren zu lassen, worauf
eine leitende Aluminiumschicht aufgebracht wird, die nach Umbildung
der Al2Cu-Schicht zu getrennten Kügelchen das Siliziumsubstrat kon
taktiert. Hierdurch soll ein spitzenförmiges Eindringen des Alu
miniums in das Siliziumsubstrat verhindert werden.
Aus der US-PS 34 45 301 ist es bekannt, beim Anbringen einer
Aluminiumüberbrückungsschicht auf einem n-Siliziumbereich
und einem p-Siliziumbereich eine Nickelschicht zwischen dem
Siliziumoberflächenteil und der Aluminiumschicht einzufügen.
Aus der US-PS 33 41 753 ist es bekannt, beim Bilden von
Kontakten an der Oberfläche eines Siliziumsubstrats mit einem
SiO2-Überzug mit an Kontaktbereichen geätzten Öffnungen zunächst
eine Molybdänschicht auf die Oberfläche des Siliziumsubstrats
aufzubringen und darauf eine Aluminiumschicht vorzusehen, mit
der Zuführungsleiter verbunden werden, während das Siliziumsub
strat mit einem Metallträger verlötet wird.
Schließlich ist es aus "Journal of Elektronic Materials",
Vol. 3, No. 2 (1974), S. 531-552 bekannt, daß die Fehler durch
Elektromigrationseffekte bei einer 2 bis 12% Kupfer enthaltenden Al-
oder AlSi-Metallisierung gegenüber einer kupferfreien Al- oder
AlSi-Metallisierung stark verringert sind.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der
eingangs vorausgesetzten Art zu entwickeln, bei dem sich das
Halbleitersubstrat mit der Elektrode mittels des Aluminiumhartlots
bei niedrigeren Temperaturen verbinden läßt, damit der FVD des
Halbleitersubstrats nicht wächst, man eine feste Verbindung des
Halbleitersubstrats mit der Elektrode erhält und die Durch
bruchsspannung des Halbleitersubstrats nicht verringert wird.
Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden
Merkmale des Patentanspruchs gelöst.
Die Elektrode besteht aus einem Metall, das nahezu den
gleichen Wärmeausdehnungskoeffizienten wie das Halbleitersubstrat
aufweist, z. B. aus Molybdän,
Wolfram, einer Eisen-Nickel-Legierung, einer Eisen-Nickel-
Kobalt-Legierung oder einem Verbundmaterial, in dem
Kohlenstoffasern in einer Kupfermatrix eingebettet
sind.
Die Erfindung basiert auf dem Gedanken, daß in einem
Fall, wo nur eine sehr geringe Siliziummenge in das
Aluminium schmilzt, indem man die Verbindungstemperatur
verringert, der Grad der Bildung einer p-Schicht in
einer n-Schicht verringert wird und daher der FVD des
Siliziumsubstrats allenfalls wenig steigt.
Die Erfindung bietet also eine Lötverbindung zwischen
einem Halbleitersubstrat und einer Elektrode, bei der
die Hauptoberfläche des Halbleitersubstrats, wo eine
n-Halbleiterschicht freiliegt, mit der Elektrode mittels
Hartlots verbunden wird und das Hartlot Aluminiumlot, das
an der Seite des Halbleitersubstrats vorgesehen ist,
und Kupferlot umfaßt, das an der Seite der Elektrode
vorgesehen ist. Da eine Festzustandshaftverbindung
zwischen Aluminium und Kupfer sogar bei Temperaturen
unter der eutektischen Temperatur von 548°C erreicht
werden kann, läßt sich das Halbleitersubstrat mit
der Elektrode bei den niedrigen Temperaturen verlöten.
Die Erfindung wird anhand der in der Zeichnung ver
anschaulichten Ausführungsbeispiele näher erläutert; darin
zeigt
Fig. 1 einen Längsschnitt zur Darstellung eines
Ausführungsbeispiels einer scheibenartigen
Diode;
Fig. 2 ein Diagramm zur Darstellung der Beziehung
zwischen den Verbindungstemperaturen und
den Änderungen von FVD, wenn ein Halbleiter
substrat mit einer Trägerelektrode mittels
Aluminiumlots und Kupferlots verbunden wird;
Fig. 3 eine Längsschnitt- und Perspektivdarstellung
eines Halbleitersubstrat-Trägerteils eines
Ausführungsbeispiels eines rückwärtsleitenden
Thyristors; und
Fig. 4 einen Längsschnitt zur Darstellung eines
Ausführungsbeispiels einer Kunststoffein
formungs-Scheibendiode.
Gemäß Fig. 1, die ein Ausführungsbeispiel einer scheiben
artigen Diode zeigt, ist eine
Diode 1 grob in drei Teile, nämlich eine Verpackung, ein
in der Verpackung untergebrachtes Halbleitersubstrat und
Hilfsbauteile, unterteilt. Die Verpackung umfaßt einen
keramischen Zylinder 2, Flansche 3 und 4, die aus einer
Eisen-Nickel-Legierung bestehen und mit beiden Enden des
keramischen Zylinders 2 mit Lot verbunden sind, Kupfer
elektroden 5 und 6, die quer zur Achse des keramischen
Zylinders 2 an dessen beiden Enden vorgesehen sind, und
Flansche 7 und 8, die aus einer Eisen-Nickel-Legierung
bestehen und mit Umfangsteilen der Kupferelektroden 5 bzw. 6
mittels Lots verbunden sind.
Ein Halbleitersubstrat 9 ist mit einer Trägerelek
trode 10 durch eine Lotschicht verbunden, die aus einem
Aluminiumlot 11 an der Stelle des Halbleitersubstrats 9
und einer Kupferlotschicht 12 an der Seite der Trägerelektrode 10
besteht. Die Trägerelektrode 10 ist mit der Kupfer
elektrode 5 mittels Au-Sn-Lots 13 od. dgl. verbunden.
Eine eine Elektrodenschicht bildende Aluminium
schicht 14 ist durch Verdampfungstechnik auf der
oberen Hauptoberfläche des Halbleitersubstrats 9 abge
schieden, und ein innerer Puffer 15 aus Wolfram ist
zwischen der Aluminiumschicht 14 und der Kupferelektrode 6
eingefügt. Zwischen der Aluminiumschicht 14 und dem
inneren Puffer 15 und zwischen dem inneren Puffer 15
und der Kupferelektrode 6 ist kein Lot verwendet, doch
wird der innere Puffer 15 in direktem Kontakt mit
der Aluminiumschicht 14 und der Kupferelektrode 6 gehalten.
Im einzelnen wird ein Paar von (nicht dargestellten)
Strahlkörpern aus Aluminium gegen die Kupferelektroden 5
und 6 gepreßt. Aufgrund des auf die Strahlkörper ein
wirkenden Drucks werden die Flanschen 7 und 8 gebogen,
und so wird der innere Puffer 15 in enge Berührung mit
der Aluminiumschicht 14 und der Kupferelektrode 6 gebracht.
Wolfram legiert sich bei einer Temperatur von z. B. 120°C,
auf die die Diode 1 durch die darin während einer
Arbeitsdauer entwickelten Wärme erhitzt wird, nicht mit
Kupfer und Aluminium.
Ein pn-übergang im Halbleitersubstrat 9 liegt an
dessen Seitenfläche frei. Um das freiliegende Ende des
pn-Übergangs in einem stabilen Zustand zu halten und
die Verläßlichkeit der Eigenschaften des Halbleiter
substrats 9 zu verbessern, ist die Seitenfläche des
Halbleitersubstrats 9 mit einem solchen Passivierungs
material 16 wie Silikongummi überzogen.
Um ein Fließen des Passiviermaterials 16 und eine
Bewegung des inneren Puffers 15 in Querrichtung zu
verhindern, ist auf der Aluminiumschicht 14 ein
Isolierzylinder 17 vorgesehen, der im Kontakt mit einer
abgeschrägten Seitenfläche der Kupferelektrode 6 ge
halten wird.
Der untere Hauptoberflächenteil des Halbleiter
substrats 9, auf dem das Aluminiumlot 11 vorgesehen ist,
weist n-Leitung auf.
Das Halbleitersubstrat 9 und die Trägerelektrode 10
werden beispielsweise folgendermaßen verlötet.
Der untere Hauptoberflächenteil des Halbleiter
substrats 9, das den pn-Übergang enthält, wird stark
mit einem Donator dotiert. Das Aluminiumlot 11 wird
durch Aufdampfen auf die untere Hauptoberfläche des
Halbleitersubstrats 9 abgeschieden, so daß es eine Dicke
von etwa 20 µm hat, und dann wird das Halbleiter
substrat 9 10 min in N2-Gas bei 400°C gehalten, um die
Bindefestigkeit zwischen dem Aluminiumlot 11 und
dem das Halbleitersubstrat 9 bildenden Silizium zu
verbessern. Andererseits wird die Kupferlotschicht 12 durch
Vakuumaufdampfen auf die aus Wolfram bestehende Träger
elekrode 10 abgeschieden, um eine Dicke von 10 µm zu
erhalten. Eine Nickelschicht kann zwischen der Kupfer
lotschicht 12 und der Trägerelektrode 10 vorgesehen werden, um
die Bindefestigkeit dazwischen zu verbessern. Falls die
Nickelschicht vorgesehen wird, beschichtet man z. B. galvanisch eine
Oberfläche der Trägerelektrode 10 mit Nickel, so daß
eine Nickelschicht mit einer Dicke von etwa 10 µm ge
bildet wird, und danach wird die Trägerelektrode 10 30 min
unter Vakuumbedingungen auf 750°C gehalten. Anschließend
wird die Kupferlotschicht 12 auf der Nickelschicht abgeschieden,
und danach hält man die Trägerelektrode 10 10 min in
N2-Gas bei 400°C, um die Bindefestigkeit zwischen der
Nickelschicht und dem die Trägerelektrode 10 bildenden
Wolfram und die Bindefestigkeit zwischen der Nickel
schicht und der Kupferlotschicht 12 zu verbessern.
Nachdem die vorstehend erläuterte Vorbehandlung
durchgeführt wurde, werden das Halbleitersubstrat 9
und die Trägerelektrode 10 in eine solche Lage gebracht,
daß das Aluminiumlot 11 und die Kupferlotschicht 12 in gegen
seitigen Kontakt gelangen, und dann 30 min unter Vakuum
bedingungen bei 450°C zwecks ihrer gegenseitigen
Verbindung gehalten.
Da die Verbindungstemperatur niedriger ist, ist
die in das Aluminium hineinschmelzende Siliziummenge
klein, und der Grad der Bindung einer p-Schicht in der
n-Schicht ist gering.
Fig. 2 zeigt den Verlauf des Wertes Δ FVD (d. h.
FVD-Änderungen) in einem Fall, wo Halbleitersubstrate,
deren jedes einen p-n-n⁺-Aufbau hat und an seinen beiden
Oberflächen mit aufgedampften Aluminiumschichten jeweils
einer Dicke von 12 bis 15 µm versehen ist, bei ver
schiedenen Temperaturen innerhalb eines Bereichs von
500 bis 720°C gehalten werden, um das Halbleiter
substrat und die Aluminiumschichten zu verbinden. Im
einzelnen zeigt der vorstehend erwähnte Δ FVD-Wert den
Unterschied zwischen dem FVD des Halbleitersubstrats unmittel
bar nach der Abscheidung der Aluminiumschichten auf dem
Halbleitersubstrat und demjenigen, nachdem das Halb
leitersubstrat der obenerwähnten Wärmebehandlung unter
worfen wurde, d. h. den FVD-Zuwachs, der durch die
Bildung einer p-Neuwachstumsschicht auf einer n-Schicht
verursacht wird. Die in Fig. 2 dargestellten Ergebnisse
wurden von Messungen erhalten, die bei einer Stromdichte
von 3,25 MA/m2 durchgeführt wurden. Wie Fig. 2 er
kennen läßt, hängt Δ FVD stark von der Verbindungs
temperatur ab und ist für die bei 720 bzw. 500°C
gehaltenen Halbleitersubstrate gleich 1,0 bzw. etwa
0,05 V.
Aluminium und Kupfer bilden eine eutektische Legierung
bei einer Temperatur von 548°C, doch läßt sich eine
Festzustandhaftverbindung in vollem Ausmaß zwischen
Aluminium und Kupfer auch bei Temperaturen unter der
vorstehend erwähnten eutektischen Temperatur
erreichen.
Im obigen Ausführungsbeispiel haften das Aluminium
lot 11 und die Kupferlotschicht 12 gut aneinander, und außerdem
wächst Δ FVD nur wenig, da das Halbleitersubstrat 9
und die Trägerelektrode 10 zur gegenseitigen Verbindung
bei nur 450°C gehalten werden.
Übrigens wurde das Aluminiumlot 11 analysiert, nachdem
es bei 450°C gehalten worden war, und man fand, daß
Silizium nur mit einer Konzentration von wenigen Prozent
in das Aluminiumlot 11 hineinschmolz und daß die
p-Schicht kaum in der unteren Hauptoberfläche des Halb
leitersubstrats 9 abgeschieden war.
Außerdem wurde der Lotbereich mit dem Aluminium
lot 11 und der Kupferlotschicht 12 einer Ultraschallstromprüfung
unterworfen, und man fand, daß das Lot 11 und das Lot 12
gut aneinander hafteten. Weiter hatte das Halbleiter
substrat 9, bei dem die Aluminiumschichten 11 und 14
mit dem Substrat 9 durch die obenerwähnte Wärmebehandlung
verbunden waren, den gleichen FVD wie ein Halbleiter
substrat, das aufgedampfte Aluminiumschichten trug,
jedoch keiner Wärmebehandlung unterworfen war.
Falls die Nickelschicht im Rahmen des vorstehend er
läuterten Ausführungsbeispiels ausgelassen wird, entfällt
der Schritt der Bildung der Nickelschicht im Rahmen des
erläuterten Herstellungsverfahrens. Dabei ist die
Verbindungsfestigkeit zwischen der Kupferlotschicht 12 und der
Wolframelektrode 10 der im obigen Ausführungsbeispiel
etwas unterlegen, doch die FVD-Charakteristik ist nahezu
die gleiche wie die im Ausführungsbeispiel.
Bei dem in Fig. 1 veranschaulichten Ausführungsbeispiel
ist das Aluminiumlot 11 an der unteren Hauptoberfläche
des Halbleitersubstrats 9 vorgesehen, doch kann das
Aluminiumlot 11 auch durch ein aus einer Aluminium-Silizium-
Legierung bestehendes Lot ersetzt werden, um die Haft
eigenschaften zu verbessern. Im einzelnen schmilzt, wenn
das aus einer Aluminium-Silizium-Legierung bestehende
Lot anstelle des Aluminiumlots 11 verwendet wird, eine
geringere Siliziummenge in das Lot beim Erhitzungsvorgang
hinein, und daher läßt sich die Bildung einer p-Schicht
in der n-Schicht noch mehr unterdrücken. Außerdem
bildet sich an der Grenzfläche zwischen der Kupferlotschicht und
dem Aluminium-Silizium-Legierungslot eine Aluminium,
Silizium und Kupfer enthaltende ternäre Legierung. Die
eutektische Temperatur der ternären Legierung ist
520°C und damit niedriger als die eutektische Tempe
ratur (548°C) der binären Aluminium-Kupfer-Legie
rung. Demgemäß lassen sich das Halbleitersubstrat 9
und die Trägerelektrode 10 bei niedrigeren Temperaturen
im Vergleich mit dem Fall verbinden, wo das Aluminium
lot 11 verwendet wird. So wird die Bildung einer
p-Schicht in der n-Schicht noch viel mehr unter
drückt, und der erwähnte Wert Δ FVD ist sehr gering.
Weiter sind, wenn eine eutektische Aluminium-Sili
zium-Legierung anstelle des Aluminiumlots 11 ver
wendet wird, die oben erwähnten Effekte ausgeprägter,
und außerdem ist die Bindefestigkeit zwischen dem
Halbleitersubstrat 9 und der Trägerelektrode 10 nahezu
die gleiche wie die im Fall, wo das Aluminiumlot 11
verwendet wird.
Wie oben erläutert, ist die Erfindung in dem
Fall wirksam, wo eine n-Hauptoberfläche eines Silizium
substrats mit einer Elektrode aus Wolfram, Molybdän,
einer Eisen-Nickel-Legierung od. dgl. verbunden wird.
Außerdem ist die Erfindung auf einen Aufbau anwendbar,
bei dem ein Siliziumsubstrat mit einer Elektrode bei
niedrigen Temperaturen verbunden werden muß, um eine
Verbiegung der Elektrode zu vermeiden, und sie ist
ebenfalls bei verschiedenen Halbleiteranordnungen,
wie z. B. Dioden, Transistoren und Thyristoren, anwendbar.
Darüber hinaus ist die Erfindung auch auf einen Fall
anwendbar, wo gleichzeitig eine p-Schicht und eine n-Schicht
in einer Hauptoberfläche eines Siliziumsubstrats
nebeneinander existieren, und sie ist auch bei solchen
Halbleiteranordnungen anwendbar, die Germaniumsubstrate
aufweisen.
Fig. 3 zeigt einen Fall, wo eine Schicht mit p-Leitung
und eine Schicht mit n-Leitung in einer unteren Haupt
oberfläche eines Halbleitersubstrats 29 vorliegen.
Das in Fig. 3 dargestellte Halbleitersubstrat 29 dient
als rückwärtsleitender Thyristor und umfaßt eine p-Emitter
schicht 29 a, eine stark dotierte n-Basisschicht 29 b,
eine schwach dotierte n-Basisschicht 29 c, eine p-Basis
schicht 29 d und eine n-Emitterschicht 29 e. Das Halb
leitersubstrat 29 hat die Form eines Kegelstumpfs. Die
p-Emitterschicht 29 a ist in der Form eines Ringes
in einer unteren Hauptoberfläche des Substrats 29 vor
gesehen, und die n-Emitterschicht 29 e ist in der oberen
Hauptoberfläche des Substrats 29 in der Form eines
Ringes ausgebildet, dessen Umfangsbereich an einem Teil
davon weggeschnitten ist. Eine Trägerelektrode 25,
die aus einem Verbundmaterial hergestellt ist, das eine
Kupfermatrix und Kohlenstoffasern enthält, ist mit
der unteren Hauptoberfläche des Substrats 29 erfindungsgemäß
verbunden. Das Hartlot zur Verbindung der Träger
elektrode 25 und des Substrats 29 enthält Aluminiumlot 31,
das an der Seite der unteren Hauptoberfläche vorgesehen
ist, und eine Kupferlotschicht 32, die an der Seite der Träger
elektrode 25 vorgesehen ist. Eine Kathodenschicht 34 ist
durch Aufdampfen auf der oberen Hauptoberfläche des
Substrats 29 abgeschieden, und eine Steuerelektrodenschicht 38
ist durch Aufdampfen auf dem Teil der oberen Haupt
oberfläche abgeschieden, wo die p-Basisschicht 29 d in
der Form eines Kreissegments freiliegt.
Im Halbleitersubstrat 29 sind ein Thyristorbereich und
ein Diodenbereich gebildet. Den Thyristorbereich bilden
die p-Emitterschicht 29 a, die n-Basisschichten 29 b und
29 c, die p-Basisschicht 29 d und die n-Emitterschicht 29 e,
und die Durchlaßrichtung des Thyristors wird durch die
Richtung von der unteren Hauptoberfläche zur oberen
Hauptoberfläche des Substrats 29 gegeben. Der Diodenbereich
umfaßt die p-Basisschicht 29 d und die n-Basisschichten 29 d
und 29 c, und die Durchlaßrichtung der Diode ist durch
die Richtung von der oberen Hauptoberfläche zur unteren
Hauptoberfläche des Substrats 29 gegeben. Mit anderen
Worten liegen der Thyristorbereich und der Diodenbereich
nebeneinander bei mechanischer Vereinigung im Halb
leitersubstrat 29, wobei ihre Durchlaßrichtungen umgekehrt
sind.
Die Trägerelektrode 25 nutzt die ausgezeichnete elek
trische und thermische Leitung der Kupfermatrix und die
niedrige Wärmeausdehnung der Kohlenstoffasern aus, und
der Wärmeausdehungskoeffizient der Trägerelektrode 25
läßt sich gleich dem des Halbleitersubstrats 29 machen,
indem man das Mischverhältnis zwischen der Kupfermatrix
und den Kohlenstoffasern entsprechend einstellt. Die
Kohlenstoffasern sind in der Kupfermatrix in einer
netzartigen, spiralförmigen, zufälligen oder anderen
Anordnung verteilt, und eine dieser Anordnungen wird
je nach den verschiedenen Anwendungsfällen gewählt.
Fett wird von der Oberfläche der Trägerelektrode 25
entfernt, und die Elektrode 25 wird in Wasser gewaschen.
Dann taucht man die Elektrode 25 in eine 50%ige Sal
petersäurelösung und schneidet anschließend eine Kupferlotschicht 32
mit einer Dicke von 10 µm galvanisch auf der Träger
elektrode 25 ab. Die Kupferlotschicht 32 kann auch durch
Aufdampfen abgeschieden werden.
Anschließend wird die Trägerelektrode 25 in H2-Gas
auf eine Temperatur von 200 bis 300°C erhitzt, um eine
feste Haftung der Kupferlotschicht 32 an der Trägerelektrode 25
zu erzielen. Andererseits wird Aluminiumlot 31 mit
einer Dicke von 15 bis 20 µm durch Aufdampfen auf der
unteren Hauptoberfläche des Halbleitersubstrats 29
abgeschieden, und dann wird das Substrat 29 10 min in
N2-Gas bei 400°C gehalten, um eine feste Haftung des
Aluminiumlots 31 an der unteren Hauptoberfläche zu
erreichen. Nachfolgend werden das Halbleitersubstrat 29
und die Trägerelektrode 25 in einer Einspannvorrichtung
festgelegt und 20 min bei 520°C gehalten, um das
Substrat 29 mit der Trägerelektrode 25 zu verbinden.
Das Aluminiumlot 31 wirkt als Hartlot für die p-Emitter
schicht 29 a und nicht nur als Hartlot, sondern auch
als Akzeptor für die n-Basisschicht 29 b. Jedoch ist, da
das Halbleitersubstrat 29 und die Trägerelektrode 25
bei einer niedrigen Temperatur verbunden werden, die
Bildung einer p-Schicht in der Oberfläche der n-Basis
schicht 29 b gering, und daher steigt der FVD des Substrats 29
kaum.
Um die Bindefestigkeit des Aluminiumlots 31 und der
Kupferlotschicht 32 mit der anderen Lots zu vergleichen, wurde
eine Probe gebildet, in der Blei, Silber und Zinn ent
haltendes Lot anstelle des Aluminiumlots 31 und der
Kupferlotschicht 32 verwendet wurde. Die erwähnte Probe und
eine Aluniniumlot und Kupferlotschicht verwendende Probe gemäß
der Erfindung wurden einer Wärmedauerfestigkeitsprüfung
unterworfen. Bei der Prüfung wurde ein Wärmezyklus, der
eine Periode zum Aufheizen der Proben von 0 bis 150°C
und eine andere Periode zum Abkühlen der Proben von
150°C auf 0°C umfaßte, wiederholt. Der Wärmewiderstand
der Probe gemäß der Erfindung war auch nach einer
20 000fachen Wiederholung des Wärmezyklus gleich dem
Anfangswert. Dagegen war der Wärmewiderstand der das
Pb-Ag-Sn-Lot verwendenden Probe erheblich vermindert
auch wenn der Wärmezyklus nur 10 000mal wiederholt
worden war. Außerdem konnte bei einem Druckversuch
die Probe gemäß der Erfindung Drücke bis zu 400 bar aus
halten, während die das Pb-Ag-Sn-Lot verwendende
Probe nur einen Druck von 100 bar aushalten konnte.
Fig. 4 zeigt ein Ausführungsbeispiel einer Kunststoff
einbettungsdiode, bei der die obere
und die untere Hauptoberfläche eines Halbleitersubstrats 49
mit Trägerelektroden verbunden sind.
Gemäß Fig. 4 enthält das Halbleitersubstrat 49 eine
stark dotierte n-Schicht 49 a, eine schwach dotierte
n-Schicht 49 b eine p-Schicht 49 c, und eine Nut 49 d
ist in einem Umfangsteil der oberen Hauptoberfläche
des Substrats 49 ausgebildet. Ein pn-Übergang liegt
an einer Innenwand der Nut 49 d frei, und eine als
Passivierschicht dienende Glasschicht 56 ist innerhalb
der Nut 49 ausgebacken oder gesintert. Die untere und
die obere Hauptoberfläche des Substrats 49 sind mit
einer Trägerelektrode 45 bzw. einer Trägerelektrode 54
verbunden, die aus einem eine Kupfermatrix und Kohlen
stoffasern enthaltenden Verbundmaterial, wie es im
Zusammenhang mit dem in Fig. 3 veranschaulichten Aus
führungsbeispiel erläutert wurde, hergestellt wurden.
Die untere Hauptoberfläche des Halbleitersubstrats 49
ist mit einer Nickelschicht 58 versehen, auf der
das Aluminiumlot 51 und die Kupferlotschicht 52 in dieser
Reihenfolge vorgesehen sind.
Auf der oberen Hauptoberfläche des Substrats 49
sind Aluminiumlot 59 und eine Kupferlotschicht 60 in dieser Reihen
folge vorgesehen.
Ein Kupferharzformteil 61 aus Epoxyharz od. dgl. ist
rings um das Halbleitersubstrat 49 und die Trägerelek
troden 45 und 54 vorgesehen. Weiter ist, um die Ein
wirkung einer Beanspruchung, die durch die Wärme
schrumpfung des Kunstharzformteils 61 infolge der Aushärtung
des Kunstharzes entsteht, auf die Glasschicht 56 zu
verhindern, ein Puffermaterial 62, wie z. B. Silikon
kautschuk, auf der Glasschicht 56 vorgesehen.
Das in Fig. 4 veranschaulichte Ausführungsbeispiel
unterscheidet sich von den in den Fig. 1 bis 3 veran
schaulichten Ausführungsbeispielen dadurch, daß die
Nickelschicht 58 auf der unteren Hauptoberfläche des
Halbleitersubstrats 49 vorgesehen ist. Wenn das Halb
leitersubstrat 49 mit der Trägerelektrode 45 verlötet
wird, diffundieren einige Kupferatome der Kupferlotschicht 52
durch das Aluminiumlot 51 in das Substrat 49. Die
Kupferatome im Halbleitersubstrat 49 wirken als eine
Art von Verunreinigung, die sich von einem Donator
und einem Akzeptor, die den Leitungstyp des Substrats
49 bestimmen, unterscheidet. Mit anderen Worten wirken
die Kupferatome als Lebensdauer-"Killer". Wenn eine
hohe Sperrspannung über den pn-Übergang im Substrat 49
anliegt, erzeugt der Lebensdauer-"Killer" einen Leckstrom.
Wenn der Leckstrom stark ist, kann das Substrat 49
die angelegte Sperrspannung nicht aushalten, und daher
entsteht der Durchbruch. Wenn die Kupferatome in das
Substrat 49 diffundieren, wächst also der Leckstrom,
und die Durchbruchsspannung sinkt.
Die Nickelschicht 58 dient als Schirmschicht, die
eine Diffusion der Kupferatome in das Substrat 49 ver
hindert, wenn das Substrat 49 mit der Trägerelektrode 45
verlötet wird. Daher sinkt die Durchbruchsspannung des
Substrats 49 nicht.
Das Aluminiumlot 51 haftet gut an der Nickelschicht 58,
und die Nickelschicht 58 wird in ohmschem Kontakt mit
dem Halbleitersubstrat 49 gehalten. Dementsprechend
gibt es hinsichtlich der Verbindung zwischen dem Alu
miniumlot und dem Halbleitersubstrat 49 kein Problem.
Weiter wird, da die Nickelschicht 58 einen unmittelbaren
Kontakt des Aluminiumlots 51 mit der n-Schicht 49 a
verhindert, keine p-Schicht in der n-Schicht 49 a gebildet.
Die Verbindung zwischen dem Aluminiumlot 51 und der
Kupferlotschicht 52 und die Verbindung zwischen dem Aluminiumlot 59
und der Kupferlotschicht 60 lassen sich bei einer niedrigen
Temperatur erreichen. Daher wird das Halbleitersubstrat
durch diesen Verbindungsvorgang kaum beeinträchtigt.
Die Nickelschicht 58 kann auch durch Titan, Chrom,
Molybdän, Wolfram od. dgl. ersetzt werden.
Strahlkörper aus Aluminium werden gegen die Träger
elektroden 45 und 54 gepreßt, wie im Zusammenhang mit
dem in Fig. 1 veranschaulichten Ausführungsbeispiel
erläutert wurde.
Wie die vorstehenden Ausführungen zeigen, kann er
findungsgemäß ein Halbleitersubstrat fest mit einer
Elektrode bei einer niedrigen Temperatur verbunden werden,
ohne daß der Durchlaßspannungsabfall des Halbleiter
substrats wächst.
Außerdem ist, obwohl die scheibenartigen Halbleiter
anordnungen in den Ausführungsbeispielen gezeigt wurden,
die Verpackung für Halbleiteranordnungen nicht auf
diejenige des Scheibentyps beschränkt, sondern auch andere
Verpackungen, wie z. B. eine Sockelmontagepackung,
eine Glaseinformungspackung und eine hermetische Dosen
typpackung, können verwendet werden.
Claims (1)
- Verfahren zur Herstellung einer Halbleiteranordnung mit wenigstens einem pn-Übergang in einem Silizium- oder Germanium-Halbleiter substrat, einer an wenigstens einem Teil einer Hauptoberfläche des Halbleitersubstrats freiliegenden n-Halbleiterschicht und einer mit der Hauptoberfläche des Halbleitersubstrats mittels Hartlots verbundenen Elektrode, wobei auf der Hauptoberfläche des Halbleitersubstrats ein Aluminium als Hauptbestandteil enthaltendes Hartlot vorgesehen wird und die Verbindung der Elektrode mit dem Halbleitersubstrat unter Erhitzung erfolgt, dadurch gekennzeichnet, daß auf der Elektrode (10; 25; 45, 54) eine Kupferlotschicht (12; 32; 52, 60) abgeschieden wird und daß die Verbindung der Elektrode (10; 25; 45, 54) mit dem Halbleitersubstrat (9; 29; 49) unter gegenseitigem Kontakt des Hartlots (11; 31; 51, 59) und der Kupferlotschicht (12; 32; 52, 60) im Temperaturbereich von 450 bis unterhalb von 548°C vorgenommen wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15445079A JPS5678130A (en) | 1979-11-30 | 1979-11-30 | Semiconductor device and its manufacture |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3044514A1 DE3044514A1 (de) | 1981-09-03 |
DE3044514C2 true DE3044514C2 (de) | 1989-06-22 |
Family
ID=15584474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19803044514 Granted DE3044514A1 (de) | 1979-11-30 | 1980-11-26 | Halbleiteranordnung |
Country Status (3)
Country | Link |
---|---|
US (1) | US4500904A (de) |
JP (1) | JPS5678130A (de) |
DE (1) | DE3044514A1 (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5921032A (ja) * | 1982-07-26 | 1984-02-02 | Sumitomo Electric Ind Ltd | 半導体装置用基板 |
WO1987005746A1 (en) * | 1986-03-19 | 1987-09-24 | Analog Devices, Incorporated | Aluminum-backed wafer and chip |
US4953003A (en) * | 1987-05-21 | 1990-08-28 | Siemens Aktiengesellschaft | Power semiconductor device |
US4921158A (en) | 1989-02-24 | 1990-05-01 | General Instrument Corporation | Brazing material |
US5686676A (en) * | 1996-05-07 | 1997-11-11 | Brush Wellman Inc. | Process for making improved copper/tungsten composites |
US6897567B2 (en) | 2000-07-31 | 2005-05-24 | Romh Co., Ltd. | Method of making wireless semiconductor device, and leadframe used therefor |
US7181919B2 (en) * | 2004-03-31 | 2007-02-27 | Denso Corporation | System utilizing waste heat of internal combustion engine |
DE102005046710B4 (de) * | 2005-09-29 | 2012-12-06 | Infineon Technologies Ag | Verfahren zur Herstellung einer Bauelementanordnung mit einem Träger und einem darauf montierten Halbleiterchip |
JP2009182209A (ja) * | 2008-01-31 | 2009-08-13 | Nissan Motor Co Ltd | 半導体装置 |
DE102011114530B4 (de) * | 2011-09-29 | 2023-04-20 | Waldemar Hoening Ohg | Verfahren und Vorrichtung zur Herstellung einer verlötbaren Siebelektrode |
JP6020496B2 (ja) * | 2014-03-20 | 2016-11-02 | 株式会社豊田中央研究所 | 接合構造体およびその製造方法 |
JP6409690B2 (ja) * | 2014-11-20 | 2018-10-24 | 株式会社デンソー | 冷却モジュール |
CN110988055A (zh) * | 2019-12-08 | 2020-04-10 | 南京云优生物科技有限公司 | 一种痕量重金属无汞化检测装置及其电极处理方法和检测方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1248814B (de) * | 1962-05-28 | 1968-03-14 | Siemens Ag | Halbleiterbauelement und zugehörige Kühlordnung |
US3341753A (en) * | 1964-10-21 | 1967-09-12 | Texas Instruments Inc | Metallic contacts for semiconductor devices |
US3297921A (en) * | 1965-04-15 | 1967-01-10 | Int Rectifier Corp | Controlled rectifier having shunted emitter formed by a nickel layer underneath an aluminum layer |
US3368124A (en) * | 1965-12-09 | 1968-02-06 | Rca Corp | Semiconductor devices |
DE1614668B2 (de) * | 1967-12-01 | 1974-08-29 | Semikron Gesellschaft Fuer Gleichrichterbau Und Elektronik Mbh, 8500 Nuernberg | Halbleiter-Anordnung mit Großflächigen, gut lötbaren Kontaktelektroden und Verfahren zu ihrer Herstellung |
SE354379B (de) * | 1968-01-23 | 1973-03-05 | Mitsubishi Electric Corp | |
US3609470A (en) * | 1968-02-19 | 1971-09-28 | Ibm | Semiconductor devices with lines and electrodes which contain 2 to 3 percent silicon with the remainder aluminum |
JPS4913914B1 (de) * | 1969-12-25 | 1974-04-03 | ||
US3830657A (en) * | 1971-06-30 | 1974-08-20 | Ibm | Method for making integrated circuit contact structure |
-
1979
- 1979-11-30 JP JP15445079A patent/JPS5678130A/ja active Granted
-
1980
- 1980-11-26 DE DE19803044514 patent/DE3044514A1/de active Granted
-
1983
- 1983-10-20 US US06/544,119 patent/US4500904A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE3044514A1 (de) | 1981-09-03 |
JPS5678130A (en) | 1981-06-26 |
JPS6141135B2 (de) | 1986-09-12 |
US4500904A (en) | 1985-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10066442B4 (de) | Halbleitervorrichtung mit Abstrahlungs-Struktur | |
DE3044514C2 (de) | ||
DE2041497B2 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
DE977615C (de) | Verfahren zur Herstellung eines fuer Signaluebertragungsvorrichtungen bestimmten Halbleiterelements | |
DE1127488B (de) | Halbleiteranordnung aus Silizium oder Germanium und Verfahren zu ihrer Herstellung | |
DE2847853A1 (de) | Presspackung-halbleitervorrichtung | |
DE2109191A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE2004776C2 (de) | Halbleiterbauelement | |
DE1789063A1 (de) | Traeger fuer Halbleiterbauelemente | |
DE102011006492B3 (de) | Schottky-Diode und Herstellungsverfahren hierzu | |
DE1262388B (de) | Verfahren zur Erzeugung eines nicht-gleichrichtenden UEbergangs zwischen einer Elektrode und einem dotierten thermoelelktrischen Halbleiter fuer ein thermoelektrisches Geraet | |
DE1805261A1 (de) | Temperaturkompensierte Referenzdiode und Verfahren zur Herstellung derselben | |
DE68923056T2 (de) | Halbleiteranordnung mit kurzgeschlossener Anode und Verfahren zu deren Herstellung. | |
DE2500206A1 (de) | Metallisierungssystem fuer halbleiter | |
DE19954319C1 (de) | Verfahren zum Herstellen von mehrschichtigen Kontaktelektroden für Verbindungshalbeiter und Anordnung | |
DE2608813B2 (de) | Niedrigsperrende Zenerdiode | |
DE1614653C3 (de) | Halbleiteranordnung hoher Strombelastbarkeit | |
EP0275261A1 (de) | Halbleiterbauelement | |
EP1095410B1 (de) | Halbleiteranordnung mit ohmscher kontaktierung und verfahren zur kontaktierung einer halbleiteranordnung | |
DE3448379C2 (de) | Gate-Abschaltthyristor | |
DE2606885A1 (de) | Halbleiterbauteil | |
DE102017204887B4 (de) | Verfahren mit Nutzung eines Flüssigmetalls zur Fügung thermoelektrischer Module in einem SLID-Prozess und damit hergestellte Anordnung und Verwendung zur Fügung thermoelektrischer Module | |
DE3616233C2 (de) | ||
DE2359787A1 (de) | Halbleiterbauelement | |
DE3781861T2 (de) | Herstellung einer mehrschichtigen leistungshalbleiterschaltung mit mehrfachen parallelen kontaktfingern. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |