-
Die
vorliegende Erfindung bezieht sich auf ein Verfahren zum Erzeugen
einer Lotverbindung durch kapillaren Lotfluß und insbesondere auf ein Verfahren
zum Verbinden zweier Lötpartner,
die unter Verwendung eines Lotdepots flächig miteinander verbunden
werden.
-
Aus
dem Stand der Technik sind Prozesse bekannt, bei denen ein ungehäuster Chip
mit einem Substrat meist vollflächig
verbunden wird, wobei derartige Prozesse als Diebonding oder Chipbonden
bekannt sind. Als Verbindungsmaterial werden Klebstoffe oder Lote
eingesetzt. Dabei werden Lote wegen der guten Wärmeleitung bevorzugt.
-
Um
eine solche Verbindung zwischen ungehäustem Chip und Substrat unter
Verwendung von Loten zu realisieren, sind die Substrate oder Chips entweder
vorgelotet oder das Lot wird als plättchenförmige Vorform, gestanzt oder
geschnitten, auf das Substrat gelegt und der Chip darauf abgelegt.
Die Verbindung erfolgt in diesen Fällen durch ein heißes Werkzeug,
das auf den Chip drückt
und die Vorform aufschmilzt. Alternativ kann die Verbindung durch Umschmelzen
in einem Ofen erfolgen.
-
Eine
andere Variante gemäß dem Stand
der Technik besteht darin, eine Lotpaste zu drucken, das Bauelement
in die Paste zu plazieren und das Lot in einem Ofen aufzuschmelzen.
Hierbei schmilzt sämtliche
Paste auf, die sich auf dem Substrat befindet.
-
Andere
Lötverfahren,
wie das Löten
unter Einwirkung von Reibung, dem sogenannten Scrubbing, sind bekannt
und teilweise erprobt. Der Nachteil dieser Verfahren besteht darin,
daß jeder
einzelne Chip während
des Lötens
von einem Werkzeug gehalten werden muß, um das Scrubbing zu vollziehen. Dies
erweist sich vor allem als nachteilig, weil kein kostengünstiger
Pick&Place-Prozeß mit anschließendem Löten im Durchlaufofen
möglich
ist, sondern die Lötung
jedes Chips einzeln am Sonder erfolgen muß. Dies bedeutet lange Prozeßzeiten
und somit hohe Produktionskosten.
-
Bei
den oben genannten Verfahren lassen sich Poren in verschiedenen
Größen und
Anzahl in der Lötverbindung
nicht vollständig
vermeiden. Solche Poren können
durch ihre Kerbwirkung die mechanischen Spannungen lokal erhöhen, somit
zur Rißentstehung
beitragen und dadurch die Lebensdauer des Bauelements begrenzen.
-
Kritisch
für die
Wärmeabfuhr
ist auch, wenn der Wärmewiderstand
lokal durch die Poren erhöht ist.
Dies erzeugt lokale Temperaturerhöhungen auf dem Halbleiter,
die zu dessen Ausfall führen
können.
-
Gängige Praxis
ist daher die Verwendung von Vakuum während des Lötens, um die gasgefüllten Poren
auszutreiben. In den meisten Fällen
liegen die Poren im Lötspalt
an einer oder beiden Seiten der metallisierten, vom Lot nicht benetzten
Fläche
an. Wird während
der Zeit, in der das Lot aufgeschmolzen ist, ein Vakuum angelegt
und anschließend
der Druck wieder erhöht,
verschwinden die Poren. Dabei kommt es allerdings meist nicht zu
einer Benetzung wegen zurückblei bender
Oxidhäute,
so daß die
Kerbwirkung auch hier zu Spannungserhöhungen führt und Risse eingeleitet werden
können.
-
Aus
der
DE 199 02 500
B4 ist ein Verfahren zum Herstellen einer Kontaktanordnung
für ein
Vakuumschaltröhre
mit einem Kontaktträger
und mit einem damit mittels eines Lotmaterials unter Vakuum zu verbindenden
Kontaktstücks
bekannt, wobei der Kontaktträger
aus elektrisch gut leitendem Material, zum Beispiel aus Kupfer,
und das Kontaktstück
aus einem abbrandfesten und Kupfer enthaltenden Sintermaterial besteht
und diese zu einer Kontaktanordnung bei der sich das Kontaktstück in hängender
Position befindet, vormontiert werden. Das Kontaktstück wird
unmittelbar flächig
auf den Kontaktträger angedrückt und
entlang dieser Berührungsfläche wird
ein flächiger
Spalt ausgebildet, wobei eine mechanische und/oder kraftschlüssige und/oder
formschlüssige
Verbindung zumindest bereichsweise zwischen Kontaktstück und Kontaktträger außerhalb
der den flächigen
Spalt bildenden Berührungsflächen von
Kontaktstück
und Kontaktträger
gebildet wird und das Lotmaterial an an den flächigen Spalt der Berührungsfläche zwischen
Kontaktstück
und Kontaktträger
unmittelbar angrenzenden Bereichen angeordnet wird und das unter
Vakuum bei Zufuhr von Wärme
aufgeschmolzene Lotmaterial in den flächigen Spalt der Berührungsflächen zwischen
Kontaktstück
und Kontaktträger
eindringt und die Berührungsflächen ausreichend
benetzt.
-
Die
Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren,
das eine zuverlässige
Verbindung zwischen Lötpartnern
ermöglicht,
sowie eine Verbundanordnung mit zwei verbundenen Lötpartnern
zu schaffen.
-
Diese
Aufgabe wird durch ein Verfahren gemäß Anspruch 1 und eine Verbundanordnung
nach Anspruch 12 gelöst.
-
Erfindungsgemäß sind die
beiden Lötpartner ein
Substrat und ein Halbleiterbauelement, beispielsweise in der Form
eines ungehäusten
Chips. Die beiden Lötpartner
können
mit den sich gegenüberliegenden
Oberflächen
direkt aufeinander plaziert werden, wobei durch das Aufschmelzen
das flüssige
Lot zwischen dieselben gezogen wird. Alternativ können die
beiden Lötpartner
mit einem Spalt zwischen den gegenüberliegenden Oberflächen derselben
angeordnet werden, wobei dann das flüssige Lot nach dem Aufschmelzen
in den Spalt eindringt und durch Kapillarkräfte vollständig hineingezogen wird, so
daß es
den Spalt schließlich
vollständig
füllt.
-
Zur
Realisierung des erfindungsgemäßen Verfahrens
ist es erforderlich, daß die
Bondflächen, d.
h. die Verbindungsbereiche der sich gegenüberliegenden Oberflächen der
beiden Lötpartner,
ausreichend gut durch das Lot benetzbar sind. Wird in diesem Fall
das Lotdepot an den Rand des Chips gelegt und aufgeschmolzen, fließt das flüssige Lot
in den Spalt hinein und füllt
diesen aus. Durch die auf das Lot wirkende Kapillarkraft wird dasselbe
in den Spalt hineingezogen, wobei sich die flüssige Lotfront vorzugsweise
von der Seite mit dem Lotdepot kontinuierlich vorwärtsbewegt,
bis der Spalt gefüllt
ist. Durch die Bewegung der Lotfront wird der Einschluß von Luft
verhindert, wie er bei Verwendung von Lotvorformen oder Pasten auftreten
kann. Der Grund dafür
ist, daß die
meisten Lote Oxidhäute
besitzen, die Lotvorformen und auch das Lotdepot umhüllen. Bei
Vorformen bleiben die Oxidhäute
nach dem Aufschmelzen des Lots zwischen den benetzbaren Verbindungsbereichen
der Lötpartner,
beispielsweise der benetzbaren Metallisierung des Substrats oder
Chips, und dem Lot liegen und verhindern lokal eine Benetzung der
Bondflächen.
Bei der erfindungsgemäßen Verwendung
eines Lotdepots außerhalb
des Verbindungsbereichs bleiben die Oxidhäute neben dem Lötpartner,
beispielsweise dem Chip, liegen, während das fließende Lot
die Metallisierung der Lötpartner
vollständig
benetzen kann.
-
Erfindungsgemäß kann das
Lotdepot, wie oben ausgeführt,
auf dem größeren der
beiden Lötpartner
neben dem kleineren Lötpartner
plaziert werden. Alternativ kann einer der Lötpartner eine Ausnehmung aufweisen,
in die das Lotdepot eingebracht wird, woraufhin der andere Lötpartner
derart plaziert wird, daß er über der
Ausnehmung angeordnet ist. Wird nun das Lotdepot aufgeschmolzen,
dringt das Lot wiederum durch Kapillarkräfte in den Verbindungsbereich
der sich gegenüberliegenden
Oberflächen
der beiden Lötpartner
ein. Erfindungsgemäß kann der
Verbindungsbereich des ersten Lötpartners, d.
h. beispielsweise des Substrats, durch einen Lötstopp auf die Größe des Verbindungsbereichs,
beispielsweise der Metallisierung, des zweiten Substrats zuzüglich der
Fläche
für das
Lotdepot begrenzt sein. Ferner können
Abstandshalter zwischen den sich gegenüberliegenden Oberflächen der
beiden Lötpartner
vorgesehen sein, um eine Spalthöhe
zwischen denselben festzulegen. Weiterhin kann bei dem erfindungsgemäßen Verfahren
eine Einrichtung zum Verhindern einer Bewegung der Lötpartner
lateral zueinander verwendet werden, wobei diese Einrichtung beispielsweise
durch einen auf den größeren Lötpartner
aufgebrachten Stopper realisiert sein kann, der eine Bewegung des
kleineren Lötpartners über den
oben genannten Lötstopp
hinaus verhindert.
-
Wie
oben ausgeführt
wurde, hat das erfindungsgemäße Deponieren
von Lot außerhalb
des Verbindungsbereichs bzw. der Bondfläche, das Aufschmelzen des Lots
und das Fließen
zwischen die Verbindungsflächen,
beispielsweise in den Spalt hinein, gegenüber der Verwendung von spaltfüllenden Vorformen
den Vorteil, daß keine
Luft eingeschlossen werden kann und die Oxidhäute des Lots außerhalb
der Verbindungsfläche
bleiben und somit keine Benetzungsfehler hervorrufen können. Somit
erübrigen
sich erfindungsgemäß aufwendige
und wenig helfende Vakuumverfahren, die die Luft austreiben sollen.
-
Die
vorliegende Erfindung schafft somit vorteilhaft ein Verfahren, das
eine porenfreie, vollständig benetzende
Verbindung zwischen Lötpartnern
ermöglicht,
um die Zuverlässigkeit
zu verbessern.
-
Bevorzugte
Ausführungsbeispiele
der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf
die beiliegenden Zeichnungen näher
erläutert.
Es zeigen:
-
1a und 1b schematische
Seitenansichten zur Erläuterung
eines ersten Ausführungsbeispiels
des erfindungsgemäßen Verfahrens;
-
2 eine
schematische Querschnittansicht zur Erläuterung eines zweiten Ausführungsbeispiels des
erfindungsgemäßen Verfahrens;
-
3 eine
schematische Seitenansicht zur Erläuterung eines dritten Ausführungsbeispiels
des erfindungsgemäßen Verfahrens;
-
4 eine
schematische Draufsicht zur Erläuterung
eines vierten Ausführungsbeispiels
des erfindungsgemäßen Verfahrens;
-
5a und 5b schematische
Darstellungen zur Veranschaulichung der Wirkung eines erfindungsgemäß verwendbaren
Lötstopps;
und
-
6 und 7 Lötprofile,
die bei Verwendung unterschiedlicher bleifreier eutektischer Lote verwendet
werden können.
-
Die
vorliegende Erfindung wird nachfolgend Bezug nehmend auf die Verbindung
eines Chips und eines Substrats, was als Diebonden bezeichnet werden
kann, durch einen kapillaren Lotfluß beschrieben. Es ist jedoch
klar, daß das
erfindungsgemäße Verfahren
auch zur Erzeugung von Lotverbindungen, und insbesondere zur Erzeugung
von großflächigen Lotverbindungen,
zwischen zwei Substraten bzw. zwei Lötpartnern allgemein verwendet
werden kann.
-
Bei
einem ersten Ausführungsbeispiel
der vorliegenden Erfindung wird zunächst ein Chip 10 direkt
auf einem Substrat 20 plaziert. Die sich gegenüberliegenden
Oberflächen 10a und 20a des
Chips 10 und des Substrats 20 sind in dem Bereich,
in dem dieselben verbunden werden sollen, durch ein Lot, das verwendet
wird, um dieselben zu verbinden, benetzbar. Dieses Lot wird bei
dem gezeigten Ausführungsbeispiel
erfindungsgemäß in Form
eines Lotdepots neben dem Chip 10 auf das Substrat 20 aufgebracht.
Der Zustand nach dem Plazieren des Chips 10, des Substrats 20 und
des Lotdepots 30 ist als schematische Seitenansicht in 1a gezeigt.
-
Ausgehend
von dem in 1a gezeigten Zustand wird nun
der gesamte Aufbau erwärmt,
wobei das Lotdepot aufschmilzt und das geschmolzene Lot durch Kapillarkräfte zwischen
die sich gegenüberliegenden
Oberflächen 10a und 20a eindringt.
Dabei hebt das Lot den Chip 10 gegenüber dem Substrat 20 an,
wobei Kapillarkräfte
bewirken, daß der
dadurch bedingte Spalt vollständig
durch das hineinfließende Lot
ausgefüllt
wird, so daß eine
Verbindungsschicht zwischen den Oberflächen 10a und 20a entsteht. Nach
dem Erstarren des Lots ist somit eine großflächige Lotverbindung zwischen
dem Chip 10 und dem Substrat 20 realisiert.
-
Wie
in 1b zu sehen ist, ergibt sich nach der Durchführung des
erfindungsgemäßen Verfahrens
eine Verbindungsschicht 32 zwischen den Lötpartnern
bzw. Fügepartnern 10 und 20.
Wie im nachfolgenden erläutert
wird, kann diese Verbindungsschicht bei bevorzugten Ausführungsbeispielen
der vorliegenden Erfindung großflächig porenfrei
und mit einer gleichmäßigen vorbestimmten
Dicke erzeugt werden.
-
Ein
alternatives Ausführungsbeispiel
eines erfindungsgemäßen Verfahrens
ist als schematische Querschnittsansicht in 2 gezeigt.
Bei diesem Ausführungsbeispiel
umfaßt
ein Substrat 40 eine Ausnehmung 42 in der oberen
Oberfläche
desselben. In die Ausnehmung 42 wird bei diesem Ausführungsbeispiel
des erfindungsgemäßen Verfahrens das
Lotdepot 30 plaziert. Der Chip 10 wird nun derart auf
die Oberfläche
des Substrats 40 gelegt, daß derselbe oberhalb der Ausneh mung 42 und
somit oberhalb des Lotdepots 30 angeordnet ist. Durch Erwärmen des
gesamten Aufbaus über
die Schmelztemperatur des verwendeten Lots dringt wiederum das geschmolzene
Lot durch Kapillarkräfte
zwischen die sich gegenüberliegenden
Oberflächen
des Chips 10a und des Substrats 40a ein. Bei diesem
Ausführungsbeispiel
ist der Verbindungsbereich durch die sich gegenüberliegenden Oberflächen des
Substrats und des Chips außerhalb
der Ausnehmung 42 gebildet, also die Oberflächen, über die
der Chip 10 auf dem Substrat 40 aufliegt.
-
Bei
Erwärmung
des in 2 gezeigten Aufbaus steigt das in die Ausnehmung 42 eingebrachte Lot
durch die Benetzung der Bondflächen
auf und wird in den Zwischenraum zwischen den Oberflächen 10a und 40a hineingezogen,
hebt damit den Chip an und füllt
den dadurch entstehenden Spalt schließlich vollständig. Bei
dem in 2 gezeigten Beispiel ist die Ausnehmung vollständig unter
dem Chip 10 angeordnet. Alternativ kann die Ausnehmung
und somit das Lotdepot auch teilweise unter dem Chip in das Substrat
eingebracht sein.
-
Alternativ
zu den oben beschriebenen Ausführungsbeispielen,
bei denen ein Chip jeweils direkt auf ein Substrat aufgelegt wird,
kann bei alternativen bevorzugten Ausführungsbeispielen des erfindungsgemäßen Verfahrens
der Chip so bezüglich
des Substrats plaziert werden, daß zwischen denselben ein Spalt
vorgesehen ist. Eine beispielhafte derartige Plazierung unter Verwendung
von Abstandshaltern 50, so daß ein Spalt 52 zwischen
Chip 10 und Substrat 20 gebildet ist, ist in 3 gezeigt.
Die Abstandshalter 50 können
zur Einstellung der Spalthöhe 52 dienen
und beispielsweise aus Kupferkugeln, galvanischen Pfosten oder mechanischen
Abrissen von Bonddrähten
bestehen. Alternativ dazu wird gemäß den in den 1 und 2 gezeigten
Verfahren der Abstand nach dem Schritt des Verbindens, d. h. die Dicke
der Verbindungsschicht, durch die Lotmenge selbst festgelegt, wobei
das Lot durch die wirkenden Kapillarkräfte den Chip so weit anhebt,
bis das Lot unter den Chip paßt.
-
Anstelle
der in 3 gezeigten Abstandhalter können auch solche Elemente verwendet
werden, die lediglich dort, wo das Lotdepot benachbart zu den Lötpartnern
ist, einen Spalt zwischen den Lötpartnern
definieren, um das Eindringen des Lots zwischen die Lötpartner
zu erleichtern.
-
Alternativ
zu den in 3 gezeigten Abstandshaltern 50 kann
eine definierte Spalthöhe
auch dadurch erreicht werden, daß geeignete Einrichtungen vorgesehen
sind, die Substrat 20 und Chip 10 mit dem vorbestimmten
Spalt zwischen denselben halten.
-
Ferner
kann es vorteilhaft sein, den Chip 10 während des Schritts des Erwärmens, während dessen
das Lot zwischen die Verbindungspartner gezogen wird, mit einem
Gewicht zu beaufschlagen, um eine gleichmäßige Verbindungsschicht zu
erreichen und die sich einstellende Lotspaltdicke während des Lötvorgangs
kontrolliert zu reduzieren.
-
Um
während
des Verbindens des Chips und des Substrats ein Wegschwimmen des
Chips zu verhindern, kann es bevorzugt sein, die benetzbare Metallisierung
auf dem Substrat durch einen Lötstopp
zu begrenzen. Ein solcher Lötstopp 60 in
der Form einer strukturierten auf das Substrat 20 aufgebrachten Schicht
ist in 4 gezeigt. Die Lötstoppschicht 60 umfaßt eine
erste Ausnehmung 60a, in die der Chip 10 einge setzt
ist, und eine zusätzliche
Ausnehmung 60b für
das Lotdepot 30.
-
Somit
ist die benetzbare Metallisierung auf dem Substrat durch einen Lötstopp begrenzt
und entspricht im wesentlichen der Abmessung des Chips 10 zusätzlich der
Fläche
für das
Lotdepot.
-
Bei
dem in 4 gezeigten Ausführungsbeispiel ist der Lötstopp ausgebildet,
um eine Bewegung des Chips 10 lateral zu dem Substrat 20 zu
verhindern. Ist der Lötstopp
ausgebildet, so daß eine
Bewegung des Chips 10 nach dem Aufschmelzen des Lots in
Richtung des Lotdepots möglich
ist, so kann es erforderlich sein, ferner Stoppeinrichtungen bzw.
Anschlageinrichtungen (nicht gezeigt) vorzusehen, die auf das Substrat 20 aufgebracht
sind und die Bewegung des Chips 10 nach dem Aufschmelzen
des Lots auf das Lotdepot zu verhindern sollen.
-
Die
Lötstoppschicht
ferner benutzt werden, um geringe Fehlplazierungen des Chips gegenüber dem
Substrat zu erlauben und während
des Lötvorgangs
zu korrigieren. Der Lötstopp
definiert die auf dem Substrat durch das Lot benetzbare Fläche. Während des
Lötvorgangs
benetzt das Lot die metallisierte, vom Lötstopp begrenzte Substratfläche, wobei
der Chip durch das unterfließende
Lot vollständig benetzt
wird, leicht angehoben wird und auf die Lotfläche aufschwimmt. Ist der Chip
bezüglich
der von dem Lötstopp
begrenzten Substratfläche
fehlplaziert, kommt es hierbei zu einer Bewegung des Chips bezüglich der
Substratfläche,
so daß die
Verbindungsfläche
des Chips, die vorzugsweise die gleiche Form und Größe wie die
durch den Lötstopp
begrenzte Substratfläche
aufweist, gegenüber
dieser metallisierten Substratfläche
ausgerichtet wird. Ist zusätzlich
eine Stoppeinrichtung verwendet, die eine Lateralbewegung von Chip
und Substrat bezüglich
zueinander verhindern oder begrenzen soll, so ist diese so ausgebildet,
daß sie
eine Verschiebung zwischen Substrat und Chip zur Fehlausrichtungskorrektur
ermöglicht.
-
Dies
ist in den 5a und 5b veranschaulicht,
in denen jeweils eine Chipverbindungsfläche 100 und eine durch
einen Lötstopp
begrenzte metallisierte Substratfläche 102 gezeigt ist.
Die metallisierte Substratfläche 102 umfaßt einen
Bereich 102a, der nach dem Löten mit der Chipverbindungsfläche 100 verbunden
ist, und einen Bereich 102b, der das Lötdepot aufnimmt und der nach
dem Verbinden außerhalb
des Verbindungsbereichs verbleibt. Wie den 5a und 5b zu
entnehmen ist, kann der Bereich 102b und somit der Bereich,
in dem das Lotdepot angeordnet ist, mit dem Bereich 102a überlappen.
-
Die
in den 5a und 5b gezeigten
Anordnungen stellen eine Ausgangslage für einen Lötvorgang dar, wobei die Verbindungsflächen von
Chip und Substrat fehlplaziert sind. Ausgehend von den gezeigten
Anordnungen bewegt sich der Chip und somit die jeweilige Chipverbindungsfläche 100 in Richtung
der dargestellten Pfeile 106 bzw. 108, so daß eine Ausrichtung
der Verbindungsflächen
im Sinne einer vollständigen Überlappung
derselben erreicht wird.
-
Die
zu verbindenden Oberflächen
der Lötpartner
sind für
das verwendete Lot benetzbar. Zu diesem Zweck können die Lötpartner selbst aus einem geeigneten
Metall bestehen. Alternativ können die
Verbindungsbereiche der Lötpartner
mit einer geeigneten Metallisierungsschicht, die gegenüber dem verwendeten
Lot eine gute Benetzbarkeit aufweist, versehen sein.
-
Das
Ausführungsbeispiel
des erfindungsgemäßen Verfahrens
zum Diebonden, bei dem das Lot neben dem Chip plaziert wird und
nach dem Aufschmelzen durch den Kapillareffekt unter den Chip gezogen
wird, zeichnet sich dadurch aus, daß es für die Massenfertigung tauglich
ist. Das Aufbringen des Lots und der Chips kann mit automatischen
Diebondern (Chipmontagegeräten)
erfolgen, wie sie von verschiedenen Firmen, beispielsweise der Firma
Datacon, angeboten werden und in der Massenproduktion eingesetzt
werden. Der Lötprozeß kann dann grob
unterteilt werden in die Schritte des Aufbringens der Lotdepots,
der Bestückung
der Leiterplatten mit den Halbleiterbauelementen (Pick & Place) und im letzten
Schritt das eigentliche Löten
im Reflow-Ofen. Daneben hat das erfindungsgemäße Verfahren den entscheidenden
Vorteil, daß Gasporeneinschlüsse vermieden
werden können,
da die flüssige
Lotfront vorzugsweise von einem Lotdepot aus startet. Gase aus der
Lötatmosphäre werden
vor dem flüssigen
Lot hergetrieben. Somit kann eine porenfreie Verbindung entstehen,
sofern beide Fügepartner
bzw. Lötpartner eine
gleichmäßig gut
benetzende Metallisierung besitzen.
-
Das
erfindungsgemäße Verfahren
ist insbesondere dann vorteilhaft, wenn das Lot nur an einer Chipkante
angeboten wird, d. h. das Lotdepot nur von einer Seite zwischen
die Oberflächen
der Lötpartner eindringt,
da dann der Einschluß von
Gasblasen wirksam vermieden werden kann. Wird das Lot hingegen an
zwei gegenüberliegenden
Chipkanten appliziert, so besteht die Gefahr, daß bei Aufeinandertreffen der beiden
flüssigen
Lotfronten die entsprechenden Gase aus der Lötatmosphäre eingeschlossen werden, so
daß eine
Porosität der
Lötverbindung
die Folge sein kann.
-
Durch
das erfindungsgemäße Verfahren
wird eine Verbundanordnung erhalten, bei der außerhalb der verbundenen Oberflächen ein
mit dem Lot benetzbarer Bereich auf einem der Lötpartner verbleibt. Spezieller
verbleibt die Depotfläche
neben der Verbindungsfläche
im Falle des Beispiels von 1. Im Falle
des Beispiels von 2 verbleibt die Ausnehmung,
die eine Lotspeiseleitung darstellen kann, im Substrat unter dem
Chip.
-
Im
folgenden werden bevorzugte Ausführungsbeispiele,
inklusive Prozessbedingungen und Materialien, die erfindungsgemäß vorteilhaft
verwendet werden können,
erfindungsgemäßer Verfahren näher beschrieben,
ohne den dieser Anmeldung zugrundeliegenden Gedanken auf diese Ausführungsbeispiele
zu begrenzen.
-
Das
erfindungsgemäße Verfahren
kann beispielsweise vorteilhaft eingesetzt werden, wenn als Lot
PbSn10, SnAg3,5 oder BiSn43, bei denen es sich um eutektische Lote
handelt, eingesetzt wird.
-
Insbesondere
bei der Verwendung bleifreier eutektischer Lote, wie z. B. SnAg3,5
oder BiSn43, ist die Verwendung von mit Ameisensäure angereichertem Stickstoff
(HCOOH) als Lötatmosphäre vorteilhaft,
um Oxide auf Lot und Metallisierung, d. h. den zu verbindenden Oberflächen, zu
reduzieren, so daß vorteilhafte
Verbindungen hinsichtlich einer Porenfreiheit erreicht werden können.
-
Beispiele
für durch
das Lot PbSn10 gut benetzbare Metallisierungen, d. h. zu verbindende Oberflächen, sind
Kupfer und eine aus Silber auf Nickel bestehende Endmetallisierung.
Somit kann das erfindungsgemäße Verfahren
beispielsweise vorteilhaft eingesetzt werden, um unter Verwendung
eines PbSn10-Lots einen Chip mit einer aus Silber auf Nickel bestehenden
Endmetallisierung mit einem aus Kupfer bestehenden Substrat zu verbinden.
-
Beispiele
von durch eutektische bleifreie Lote, beispielsweise den oben genannten
SnAg3,5 und BiSn43, gut benetzbaren Metallisierungen sind Ni/Au,
Kupfer, Ni und Au. Beispielsweise kann die vorliegende Erfindung
vorteilhaft verwendet werden, um Chips mit einer Ni/Ag-Endmetallisierung
auf einem mit einer Ni/Au-Metallisierung versehenen Substrat anzubringen.
Das Substrat kann beispielsweise aus Kupfer bestehen, wobei das
Kupfersubstrat, beispielsweise in Form eines Kupferblättchens,
vor der Beschichtung desselben mit einer Metallisierungsschicht
geschliffen, poliert, in saurem Reiniger gereinigt und schließlich in
saurer Mikroätze
geätzt
werden kann, um eine planare Oberfläche zu erzeugen.
-
Ein
geeignetes Lötprofil
für den
Schritt des Erwärmens
der Lötpartner
und des Lotdepots in einem Lötofen
sind für
das bleifreie eutektische Lot SnAg3,5 in 6 und für das bleifreie
eutektische Lot BiSn43 in 6 gezeigt.
-
Zum
Durchführen
des erfindungsgemäßen Verfahrens
kann beispielsweise das Substrat als erster Lötpartner auf die Heizplatte
des Lötofens
gelegt werden, woraufhin der Chip auf dem Substrat plaziert wird
und das Lot in unmittelbarer Nähe
des Chips neben demselben plaziert wird. Bei Verwendung eines länglichen
Chips (beispielhafte Abmessungen 5.450 μm × 10.512 μm mit einer Dicke von 233 μm) ist es vorteilhaft,
das Lotdepot neben der langen Kante des Chips zu plazieren. Anschließend kann
je nach verwendetem Lot das in den 6 und 7 gezeigte Lötprofil
durchlaufen werden, um dadurch eine großflächige Verbindungsschicht durch
einen kapillaren Lotfluß zwischen
Chip und Substrat zu erzeugen.
-
Um
während
des Lötprozesses
ein Wegschwimmen des auf dem Substrat plazierten Chips zu verhindern,
kann es vorteilhaft sein, einen Lötstopp auf dem Substrat vorzusehen,
beispielsweise in der Form einer Lötstoppschicht 60,
wie in 4 gezeigt ist und oben erläutert wurde. Bei Durchführen des
erfindungsgemäßen Verfahrens
unter Verwendung der Lötstoppschicht 60 zeigt
sich ferner, daß dadurch
eine gleichmäßige Lotschichtdicke
zwischen Substrat 20 und Chip 10 erreicht werden
kann, wobei eine gleichmäßige Lotschichtdicke
insbesondere vorteilhaft ist, um durch eine Planparallelität des Chips zum
Substrat das Durchführen
eines Drahtbondens zu erleichtern.
-
Testversuche
des erfindungsgemäßen Verfahrens
unter Verwendung eines SnAg3,5-Lots, eines blanken Kupfersubstrats,
einer HCOOH-Atmosphäre
und eines mit einer Ni/Ag-Endmetallisierung versehenen
Chips zeigten, daß das
erfindungsgemäße Verfahren
eine porenfreie großflächige Verbindung
zwischen Chip und Substrat ergab. Durch Untersuchen der erzeugten
Lötverbindung,
was mittels Röntgen-
und Ultraschall- sowie Licht- und Elektronenmikroskopie erfolgen
kann, zeigte sich bei den genannten Verfahrensparametern, daß nicht
das gesamte Lotdepot zwischen Chip und Substrat gezogen wurde, so
daß die
Lotschichtdicke nicht ohne weiteres durch Anbieten einer bestimmten
Menge an Lot eingestellt werden konnte, da nur ein bestimmter, nicht
abschließend
zu definierender Teil des Lots unter den Chip läuft.
-
Eine
Wiederholung des obigen Versuchs unter Verwendung eines mit einer
Ni/Au-Metallisierung versehenen Kupfersubstrats zeigte eine porenfreie Verbindungsschicht.
Ein Querschliff dieser Lötung wurde
durchgeführt,
wobei eine lichtmikroskopische Aufnahme dieses Querschliffs erfolgte,
die einen durchgängigen
Saum an intermetallischen Phasen zwischen dem Lot und den zu verbindenden
Metallisierungen zeigte, was ein Hinweis auf eine erfolgte vollständige Benetzung
ist. Ferner zeigte sich, daß das
gesamte angebotene Lot zwischen Chip und Substrat floß, so daß die Dicke
der Lotschicht einfach durch Applizieren einer bestimmten Lotmenge
eingestellt werden kann. Wie bereits oben ausgeführt wurde, kann ein mögliches
Problem dahingehend, daß der
Chip bei Aufschmelzen des Lots seinen Platz verläßt und außerdem die Lotschichtdicke
ungleichmäßig ist,
mittels Begrenzens der Lotfläche
beispielsweise unter Verwendung einer Photolackmaske, die beispielsweise
die in 4 gezeigten Ausnehmungen aufweist, beseitigt werden.
-
Durchgeführte Versuche
zeigten überdies, daß durch
das erfindungsgemäße Verfahren
ohne weiteres eine Lotschichtdicke von 50 μm erreichbar ist, wenn geeignete
Oberflächenmetallisierungen verwendet
werden, die sicherstellen, daß das
gesamte angebotene Lot zwischen Chip und Substrat fließt, so daß eine reproduzierbare
Schichtdicke erzeugt werden kann.
-
Anstelle
der oben beschriebenen Verwendung von Ameisensäure mit angereichertem Stickstoff
als Lötatmosphäre kann
das erfindungsgemäße Verfahren
auch in einer N2-Atmosphäre
durchgeführt werden,
so daß auf
die Verwendung der aggres siven Ameisensäure verzichtet werden kann.
In einem solchen Fall können
aufwendige Geräteanpassungen und
Kosten gespart werden, wenn Prozesse in Durchlauföfen angedacht
sind. Auch dabei können porenfreie
Verbindungsschichten erreicht werden, wobei es sich jedoch zeigte,
daß das
Einstellen der Lotschichtdicke durch das Anbieten einer bestimmten
Lotmenge schwierig war.
-
Bei
weiteren Versuchen zeigte sich, daß erfindungsgemäß die Verwendung
eines Flußmittels
in der Regel keine vorteilhaften Wirkungen zeigte, so daß die Verwendung
eines Flußmittels
allgemein nicht notwendig ist.
-
Das
eutektische bleifreie Lot BiSn43, das einen deutlich niedrigeren
Schmelzpunkt als SnAg3,5-Lot aufweist (nämlich 139°C), kann ebenfalls zur Durchführung des
erfindungsgemäßen Verfahrens
verwendet werden, wobei die zu verbindenden Oberflächen wiederum
mit entsprechenden Metallisierungen, die bezüglich dieses Lots benetzbar sind,
zu verwenden sind. Als geeignete Metallisierungen zeigten sich hierbei
Ni/Au-Metallisierungen und Ni/Ag-Metallisierungen. Ferner zeigte
wiederum die Verwendung einer Ameisensäureatmosphäre (HCOOH) einen positiven
Einfluß hinsichtlich
der Porenfreiheit der Verbindungsschicht.
-
Neben
den genannten Loten eignen sich ferner hochbleihaltige PbSn-Lote
zur Durchführung
des erfindungsgemäßen Verfahrens,
z. B. PbSn10, PbSn5 oder Pb95,5Ag2,5Sn2. Ferner kann auch ein eutektisches
Au80Sn20-Lot verwendet werden. Als Metallisierungsmaterial kommt
darüber
hinaus eine TiPtAu-Metallisierung
in Betracht.
-
Die
oben als durch die jeweiligen Lote benetzbar angegebe nen Materialien
stellen lediglich Beispiele für
solche Materialien dar. Es ist für
Fachleute offensichtlich, daß die
vorliegende Erfindung unter Verwendung anderer Materialien und Lote durchgeführt werden
kann, solange die jeweiligen zu verbindenden Oberflächen für das jeweils
verwendete Lot benetzbar sind. Die Eignung jeweiliger Metallisierungen
und Lote für
das erfindungsgemäße Verfahren
kann ohne weiteres ohne übermäßigen Aufwand
durch entsprechende Versuche festgestellt werden, wobei die Versuchsergebnisse
durch eine Vielzahl von bekannten Techniken ausgewertet werden können. In
Betracht kommen beispielsweise die Röntgenmikroskopie, die Ultraschallmikroskopie,
die Lichtmikroskopie und die Elektronenmikroskopie. Insbesondere
kann man mittels der Röntgenmikroskopie
Poren in der Lötverbindung
sichtbar machen, während
die Ultraschallmikroskopie geeignet ist, um zweidimensionale Fehler,
wie Delaminationen und Risse, sichtbar zu machen. Ferner können Querschliffe
erzeugt und lichtmikroskopisch aufgenommen werden, um Aussagen über Schichtdicken,
intermetallischen Phasen und dergleichen zu ermöglichen. Das Herausfinden alternativer
Materialien und Lote, die zur Durchführung des erfindungsgemäßen Verfahrens
geeignet sind, ist somit unter Verwendung bekannter Techniken ohne
weiteres möglich.
-
Die
vorliegende Erfindung ermöglicht
somit die Erzeugung großflächiger Verbindungen
zwischen gegenüberliegenden
Oberflächen
von Lötpartnern, wobei
die Verbindungsschichten porenfrei und mit einer definierten, gleichmäßigen Schichtdicke
realisiert werden können.