JP2005514759A - 電気コンポーネントを導体構造を有する基板上に端子接続する方法 - Google Patents

電気コンポーネントを導体構造を有する基板上に端子接続する方法 Download PDF

Info

Publication number
JP2005514759A
JP2005514759A JP2002592182A JP2002592182A JP2005514759A JP 2005514759 A JP2005514759 A JP 2005514759A JP 2002592182 A JP2002592182 A JP 2002592182A JP 2002592182 A JP2002592182 A JP 2002592182A JP 2005514759 A JP2005514759 A JP 2005514759A
Authority
JP
Japan
Prior art keywords
substrate
component
binder
conductor structure
electrical component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002592182A
Other languages
English (en)
Inventor
ホルガー ヒュープナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2005514759A publication Critical patent/JP2005514759A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01061Promethium [Pm]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1002Methods of surface bonding and/or assembly therefor with permanent bending or reshaping or surface deformation of self sustaining lamina
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1089Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

電気コンポーネント(2)、特に半導体コンポーネントを導体構造(3)を有する基板(1)上に端子接続する目的にのために、電気コンポーネント(2)に圧力が加えられ、基板(1)が塑性変形をするように接合するための温度が選択され、その結果、電気コンポーネントが導体構造(3)とともに基板(1)内にポジティブロック式で圧入される。コンポーネントと基板との間に接続を生成するために、基板の融点以下の温度で処理され得る薄い拡散はんだ層を用いる。

Description

電子コンポーネント、特に半導体コンポーネント(チップ)を基板上に端子接続する場合、例えば、プラスチックからつくられた可撓性のあるシートキャリヤーなどの比較的高価な基板材料、および導電性のある高価な接着剤が用いられる。しかしながら、このタイプの多くの接着剤は、硬化のために比較的高温を必要とするが、そのような温度では、シートキャリヤーのプラスチック材料が破損するか、または適用されたメタライゼーション層が剥離される。
導電性接着剤に比べ費用効率がより高いので、コンポーネントを基板上に端子接続するための高価でないはんだ方法を用いるように努力されるべきである。しかしながら、高い接合温度のために、はんだ方法は、特に温度耐性のある、従って、高価な基板材料を必要とする。
電気コンポーネントが端子接続されるように意図された基板の表面がはんだ層の高さを超える起伏を有する場合、さらなる困難が起こる。特に、はんだ層がコンポーネントの機械的な固定を維持するようにだけ意図されるのではなく、導電性端子の生成にもまた役立つ場合、液体はんだ層は、コンポーネントの下の空間の体積を完全に満たすことができず、その結果、開放性の電気接触が起こり得る。接着剤または30〜100μmの高さを有するはんだ瘤を用いる従来の端子接続方法において、数μmの領域における起伏は、容易に補償される。薄いはんだ層が用いられる場合、前述の問題が起こり得る。
本発明の目的は、結合剤の厚さとは関係なく基板の表面に起伏がある場合に、十分な導電率のある永久的に導電性のある接続をもたらす導体構造が提供された基板に電気コンポーネントを端子接続のための方法を特定することである。
この目的は、請求項1の特性を有する方法を用いて達成された。有用な改良は、従属請求項から明らかになる。
本発明に記載の方法において、結合剤、好ましくは少なくとも2つの金属製または半導体の化学要素を含む金属製のはんだ材料が、電気コンポーネントと基板の導電構造との間に導入される。このはんだ素材は、基板の耐性のために、融点が臨界温度より下になるように作られている。端子接触中の接合温度は、電気コンポーネントに加えられた圧力でもって、塑性変形をするように選択され、その結果、コンポーネントは、導電構造とともに基板内にポジティブロック式で圧入される。
本発明に従って、接合温度は故意に基板のガラス転移温度以上に上昇され、その結果、基板表面の起伏が補償されるまでコンポーネントが基板内に圧入され得る。導電構造のコンポーネントの下に位置する少なくとも部品は、同時にこの動作中に基板内に圧入されるので、導電構造は破損するか、または裂けないように、弾性でなければならない。基板表面の小さな起伏によってさえ、銅またはニッケルで作られた通常の導体トラックは十分に膨らませることができるか、または圧縮可能である。
本発明に記載の方法において、120℃以下の融点を有する柔らかい材料で作られた基板を好ましくは用いる。材料は、例えば、PVC(塩化ビニル)、PET(.....)などから構成され得る。この材料から作られた基板は非常に柔らかく、低い融点を有し、さらに費用効率が高い。
本発明に記載の方法は、導電性接続を生成する目的のために、電気コンポーネントを基板に純粋に機械的に接続するか、コンポーネントの電気端子を基板上の導電構造の一部である対応する接点に直接端子接続するように用いられ得る。
第1に記載された代案おいて、導電性接続は、例えば結合ワイヤを用いて生成され得る。端子接続という用語は、コンポーネントと基板との間の均一で、剥離に対して安全な機械的接続が、コンポーネントの接続範囲全体にわたって維持されていることを意味すると理解されなければならない。
後者の場合において、結合剤は、電気コンポーネントの端子と導体トラックの対応する接点との間に導入される。この方法のパラメータは、好ましくは基板の塑性変形が始まる前に結合剤が凝固するように作られるように選択される。この手順は、弾性変形の間に側方への基板の材料の移動が、接点の位置を動かすことができないという利点を有する。
そのような動きは、適切であれば、接続が生じられないためか、所望されない導体間の接続が影響されるために、コンポーネントと基板との間の導電性接続を損いかねない。側方への基板の材料の移動が接点の間隔を限定しなければ、導体トラックは増加されなければならなかった。しかしながら、これは大きな範囲の必要を引き起こす。
少なくとも2つの元素の金属または半導体材料から作られたはんだ材料は、好ましくは結合剤として用いられる。溶融はんだ素材は、好ましくは合金、金属間化合物、あるいはシートの金属層の金属をともなうか、または半導体コンポーネントの端子の金属をともなうフェーズに入るように作られる。好ましくは、はんだ接続を溶かそうとする場合において、シートが必然的に破損されるか、または少なくとも金属層がシートから剥離され得、構成全体が使用できなくなるほど、この融点は高い。
これに特に適しているはんだ材料は、組成物が共融点または少なくとも共融点の近くにあるように比率が選択される組成物、すなわち混合物、合金または化学量論化合物、少なくとも、そして好ましくは2つのコンポーネントを含む混合物である。これは、この組成物の選択にとって、コンポーネントの比率が変わるたびに組成物の融点が上昇するためである。はんだ材料が溶かされた場合、ある割合の半導体コンポーネントのシートまたは端子の金属層の金属を含む合金または金属間化合物が生成され、その結果、導電性接続を形成する材料の組成物は、融点が相当高く、特にシートにとって安全な温度以上であるほど、はんだ材料のもともとの組成物の共融組成物とは異なる。この場合、おおよそ共融組成物という用語は、共融点の温度からせいぜい10℃違う融点を有する組成物を定義し得る。
可能なはんだ材料として適切なものは、好ましくは銅またはニッケルから作られたシートの金属層とともに、基本的にはビスマス(化学記号Bi)を含む材料である。所望されるものを達成する共融またはおおよそ共融(共融点に対する温度差がせいぜい10℃)組成物は、ビスマスまたはインジウムを含む組成物、ビスマスおよびスズを含む組成物およびインジウムおよびスズを含む組成物である群からの材料である。
あるいは、基板の塑性変形が始まる以前に凝固する熱可塑性接着剤もまた用いられ得る。熱可塑性接着剤は、さらに接点の密封を維持する。
コンポーネントおよび基板を含む構成を加熱するためには、赤外領域内で作動するレーザまたは1μmより小さい波長を有するレーザが適切である。赤外領域内で作動されるレーザは、基板のコンポーネントから離れている側から金属要素を加熱し、まずはんだ材料が溶かされる。はんだ材料はレーザが遮断された後に凝固する。しかしながら、金属に蓄積された熱は近隣の基板を加熱するのに十分であり、後者が塑性変形される。電気コンポーネントは、1μmより小さい波長で作動されるレーザによって加熱される。十分に長い照射が行われ、はんだ材料はまず溶かされる。はんだ材料は、レーザが遮断された後に凝固し、近隣の基板材料を加熱しているコンポーネントに蓄積された熱は、コンポーネントに加えられた圧力で、基板の塑性変形をもたらすようになる。
本発明の方法は、以下の概略図のみへの参照とともに詳細に説明される。
図1は、基板1の上に位置する電気コンポーネント2を示す。導体トラック3および接点4を有する導体構造は、コンポーネント2に面する基板1の表面に位置する。例示的に、実施例においては、それぞれ端子を有する2つの導体トラックのみが図示されている。コンポーネント2が基板に面する主な面に2つの対応する端子を透視図からは見ることができない。
コンポーネント2に面する基板1の表面は、模式的な段の形態の起伏を有する。明瞭にする理由で、その段は、拡大されて図示されおり、実際には著しく明白ではない。さらに、この図面とは対照的に、その段は、基板の表面に対して直角に形成される必要はない。
図1から見られるように、従来の端子接続の場合、コンポーネント2の一部が段の上部分に位置し、一方で他の領域が段を越えて突出する。段の高さよりも厚いはんだ材料が用いられる場合、この高さの違いは、容易に補償され得る。しかしながら、段の高さよりも薄い結合剤が用いられる場合、さらなる対策を欠く時は、不安定な構成が生じ、それにより、機械的ストレスによってコンポーネント自体が損なわれるか、または接点4とコンポーネントの対応する端子との間の導電性接続が損なわれ得る。
本発明に従って、端子接続の目的のために、まずはんだ材料が基板1の接点および/またはコンポーネント2の端子に適用される。その後、コンポーネント2が基板の表面と接触され、圧力がコンポーネントに加えられ、構成がそれから加熱される。加熱は、例えばレーザを用いてもたらされ得る。BiIn合金、InSn共融または金属間フェーズ(例えばBiIn)などの低い融点を有するはんだ材料が用いられる場合、基板が融けるほど加熱される前にはんだは溶け、凝固する。はんだ材料の凝固の後にのみ、基板の塑性変形が始まり、コンポーネントは、その下に位置する導体トラック3とともに基板内にポジティブロック式で圧入される。結果は、図2に図示されている。
図1は、端子接続前のコンポーネントおよび起伏のある基板を示す。 図2は、起伏のある基板上に端子接続されたコンポーネントを示す。
符号の説明
1. 基板
2. 電気コンポーネント
3. 導体トラック
4. 接点

Claims (12)

  1. 電気コンポーネント(2)、特に半導体コンポーネントを導体構造(3)を有する基板上に端子接続するための方法であって、該方法においては、第1の工程において、融点が、基板が破損されない温度である結合剤が、該電気コンポーネントと基板の該導体構造(3)との間に導入され、第2の工程において、結合剤が溶け、その後凝固するように作られ、その結果、恒久的な導電性接続を生じる、方法は、接合温度は故意に基板のガラス転移温度より高くに上昇され、その結果、該電気コンポーネント(2)に加えられる圧力で、該基板(1)が塑性変形をし、該電気コンポーネントが該導体構造(3)とともに該基板(1)内にポジティブロック式に圧入されることを特徴とする、方法。
  2. 前記導体構造が少なくとも1つの導体トラック(3)および少なくとも1つの接点(4)を有し、かつ前記結合剤が、前記電気コンポーネント(2)の接点と該導体トラック(3)の接点との間に導入されることを特徴とする、請求項1に記載の方法。
  3. 前記結合剤が前記基板(1)の塑性変形が始まる前に凝固するように作られることを特徴とする、請求項1または2に記載の方法。
  4. 120℃以下の融点を有する柔らかい材料から作られた基板が用いられることを特徴とする、請求項1〜3のいずれか1つに記載の方法。
  5. 前記基板がPVC(塩化ビニル)またはPETから構成されることを特徴とする、請求項4に記載の方法。
  6. 少なくとも2つの異なる元素の金属または半導体材料から作られるはんだ材料が結合剤として用いられることを特徴とする、請求項1〜5のいずれか1つに記載の方法。
  7. ビスマスを含むはんだ材料が用いられることを特徴とする、請求項6に記載の方法。
  8. ビスマスおよびインジウムを含む組成物、ビスマスおよびスズを含む組成物およびインジウムおよびスズを含む組成物群から、はんだ材料が用いられることを特徴とする、請求項6に記載の方法。
  9. 金属間化合物またはBiInまたはBiIn組成物のフェーズであるはんだ材料が用いられることを特徴とする、請求項8に記載の方法。
  10. 熱可塑性接着剤が前記結合剤として用いられることを特徴とする、請求項1〜5のいずれか1つに記載の方法。
  11. 前記コンポーネント(2)および前記基板(1)を含む構成を加熱するために、該コンポーネントの方向に該基板を通って動作する赤外領域内で作動するレーザを用いることを特徴とする、請求項1〜10に記載の方法。
  12. 前記コンポーネント(2)および前記基板(1)を含む構成を加熱するために、該コンポーネントを通って該基板の方向に照射する1μmより小さい波長を有するレーザが用いられることを特徴とする、請求項1〜10に記載の方法。
JP2002592182A 2001-05-21 2002-04-05 電気コンポーネントを導体構造を有する基板上に端子接続する方法 Pending JP2005514759A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10124770A DE10124770C1 (de) 2001-05-21 2001-05-21 Verfahren zur Kontaktierung eines elektrischen Bauelementes mit einem eine Leiterstruktur aufweisenden Substrat
PCT/DE2002/001254 WO2002095816A1 (de) 2001-05-21 2002-04-05 Verfahren zur kontaktierung eines elektrischen bauelementes mit einem eine leiterstruktur aufweisenden substrat

Publications (1)

Publication Number Publication Date
JP2005514759A true JP2005514759A (ja) 2005-05-19

Family

ID=7685617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002592182A Pending JP2005514759A (ja) 2001-05-21 2002-04-05 電気コンポーネントを導体構造を有する基板上に端子接続する方法

Country Status (6)

Country Link
US (1) US6915945B2 (ja)
EP (1) EP1389347A1 (ja)
JP (1) JP2005514759A (ja)
CN (1) CN1270365C (ja)
DE (1) DE10124770C1 (ja)
WO (1) WO2002095816A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10238020A1 (de) * 2001-08-23 2004-03-04 Brose Fahrzeugteile Gmbh & Co. Kommanditgesellschaft, Coburg Kraftfahrzeug-Baugruppe
DE10304777B4 (de) * 2003-02-05 2006-11-23 Infineon Technologies Ag Verfahren zur Herstellung eines Chipnutzens mittels eines Hitze- und Druckprozesses unter Verwendung eines thermoplastischen Materials und Vorrichtung zur Durchführung des Verfahrens
DE102006034679A1 (de) * 2006-07-24 2008-01-31 Infineon Technologies Ag Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
JP5248518B2 (ja) * 2006-11-24 2013-07-31 フラウンホッファー−ゲゼルシャフト・ツァー・フォデラング・デル・アンゲワンテン・フォーシュング・エー.ファウ. 電子、特に微細電子機能群とその製造方法
DE102012008500A1 (de) * 2012-04-26 2013-10-31 Giesecke & Devrient Gmbh Herstellung eines portablen Datenträgers
JP2015056641A (ja) 2013-09-13 2015-03-23 株式会社東芝 半導体装置及びその製造方法
JP2015165527A (ja) 2014-02-28 2015-09-17 株式会社東芝 半導体装置及びその製造方法
CN107567633A (zh) * 2015-02-20 2018-01-09 恩爱的有限公司 用于制造包括与基底或天线相关联的至少一个电子元件的装置的方法
DE102016125521B4 (de) 2016-12-22 2020-10-15 Infineon Technologies Ag Gemeinsames Verfahren zum Verbinden eines elektronischen Chips mit einem Verbinderkörper und zum Ausbilden des Verbinderkörpers

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3501832A (en) * 1966-02-26 1970-03-24 Sony Corp Method of making electrical wiring and wiring connections for electrical components
DE3740773A1 (de) * 1987-12-02 1989-06-15 Philips Patentverwaltung Verfahren zum herstellen elektrisch leitender verbindungen
JPH0357230A (ja) * 1989-07-25 1991-03-12 Mitsubishi Electric Corp 半導体基板と支持板とのロウ付け方法
JP2813507B2 (ja) * 1992-04-23 1998-10-22 三菱電機株式会社 ボンディング方法およびボンディング装置
FR2701139B1 (fr) * 1993-02-01 1995-04-21 Solaic Sa Procédé pour l'implantation d'un micro-circuit sur un corps de carte intelligente et/ou à mémoire, et carte comportant un micro-circuit ainsi implanté.
DE19549635B4 (de) * 1995-02-15 2004-12-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Verbindung eines flexiblen Substrats mit einem Chip
JP3285294B2 (ja) * 1995-08-08 2002-05-27 太陽誘電株式会社 回路モジュールの製造方法
EP0847594B1 (en) * 1995-08-29 2002-07-17 Minnesota Mining And Manufacturing Company Method of assembling an adhesively bonded electronic device using a deformable substrate
JP3311215B2 (ja) * 1995-09-28 2002-08-05 株式会社東芝 半導体装置
JP2891184B2 (ja) * 1996-06-13 1999-05-17 日本電気株式会社 半導体装置及びその製造方法
FR2754619B1 (fr) * 1996-10-14 1998-12-11 Solaic Sa Circuit integre ayant une face active recouverte d'une couche isolante et carte a circuit integre le comportant
US6300686B1 (en) * 1997-10-02 2001-10-09 Matsushita Electric Industrial Co., Ltd. Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
FR2780534B1 (fr) * 1998-06-25 2002-08-16 Solaic Sa Procede de realisation d'objets portatifs a composants electroniques et objets portatifs tels qu'obtenus par ledit procede
US6449836B1 (en) * 1999-07-30 2002-09-17 Denso Corporation Method for interconnecting printed circuit boards and interconnection structure

Also Published As

Publication number Publication date
CN1511343A (zh) 2004-07-07
CN1270365C (zh) 2006-08-16
US20040099366A1 (en) 2004-05-27
US6915945B2 (en) 2005-07-12
WO2002095816A1 (de) 2002-11-28
EP1389347A1 (de) 2004-02-18
DE10124770C1 (de) 2002-10-17

Similar Documents

Publication Publication Date Title
US3672047A (en) Method for bonding a conductive wire to a metal electrode
JP5093235B2 (ja) 電子部品装置およびその製造方法
JP3045956B2 (ja) 金属接合形成方法
KR910002454B1 (ko) 필름 캐리어 및 이 필름 캐리어를 이용한 본딩방법
CN103123916B (zh) 半导体器件、电子器件以及半导体器件制造方法
JP3381601B2 (ja) バンプ付電子部品の実装方法
JPH0810716B2 (ja) 電子パッケージ
JP2005095977A (ja) 回路装置
US20020092895A1 (en) Formation of a solder joint having a transient liquid phase by annealing and quenching
US6015082A (en) Method for joining metals by soldering
US4902867A (en) Method of joining an insulated wire to a conductive terminal
US20240047439A1 (en) Batch Soldering of Different Elements in Power Module
JP2005514759A (ja) 電気コンポーネントを導体構造を有する基板上に端子接続する方法
JP2000151095A (ja) プリント配線基板に対する部品のはんだ付け方法、プリント配線基板の作製方法
JP2006269970A (ja) 電子部品のはんだ接合方法
US6193139B1 (en) Method for joining metals by soldering
KR910002453B1 (ko) 본딩방법
US6769598B2 (en) Method of connecting circuit boards
CN100479635C (zh) 电路基板及其安装方法、以及使用该电路基板的电子设备
JP3840861B2 (ja) 金属接合方法
CN104112729A (zh) 用于制造具有玻璃衬底的半导体器件的方法
JP3381602B2 (ja) 電子部品製造方法
JP2007142054A (ja) シールカバーおよびその製造方法
JP3743293B2 (ja) Icパッケージの製造方法ならびにicパッケージの実装方法
JP3389853B2 (ja) 電子部品および半田バンプの形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070315

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070809