CN1270365C - 在具有导体结构的基板上接触连接电组件的方法 - Google Patents

在具有导体结构的基板上接触连接电组件的方法 Download PDF

Info

Publication number
CN1270365C
CN1270365C CNB028102959A CN02810295A CN1270365C CN 1270365 C CN1270365 C CN 1270365C CN B028102959 A CNB028102959 A CN B028102959A CN 02810295 A CN02810295 A CN 02810295A CN 1270365 C CN1270365 C CN 1270365C
Authority
CN
China
Prior art keywords
substrate
assembly
electricity assembly
welding compound
conductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028102959A
Other languages
English (en)
Other versions
CN1511343A (zh
Inventor
H·赫纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1511343A publication Critical patent/CN1511343A/zh
Application granted granted Critical
Publication of CN1270365C publication Critical patent/CN1270365C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1002—Methods of surface bonding and/or assembly therefor with permanent bending or reshaping or surface deformation of self sustaining lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本发明揭示一种在具有导体结构(3)之基板(1)上接触连接电组件(2)(尤其是半导体组件)之方法，选用结合温度的方式为，在对该电组件(2)施加压力情况下，该基板(1)会产生塑性变形，结果以确实连结方式，将电组件(2)与导体结构(3)一起压入基板(1)中。为了产生介于电组件与基板之间的连接，最好使用可在低于基板熔点的温度处理的薄扩散焊料层。

Description

在具有导体结构的基板上接触连接电组件的方法
技术领域
本发明与一种将电组件连接在具有导体结构的基板上的方法有关。
背景技术
当在基板上接触连接电组件(尤其是半导体组件(芯片))时，通常会使用相当高价的基板材料(例如，以塑性材料制成的弹性薄板载体)，以及高价的导电性胶粘剂。然而，许多此类型胶粘剂需要相当高温度将之固化，而使用的温度会损坏塑性材料的薄板载体，或使涂布在薄板载体上的金属化层剥落。
应致力于使用低成本焊接方法以在基板上接触连接组件，这是因为相对于导电性胶粘剂，该方法最具成本效率。但是，由于高结合温度，所以焊接方法要求特别抗温，因此需要高价基板材料。
如果预定接触连接电组件的基板表面不平坦而超过焊料层高度，则会造成进一步难题。尤其，当焊料层不仅用来确保机件固定组件，而且还用来产生导电性接触时，液体焊料皆不能完全填满位于组件下方凹处的容积，导致会发生开路电接触。在使用导电性胶粘剂或高度为30至100μm之焊料球(焊料凸块)的传统接触连接方法中，很容易补偿几μm区域的不平坦。当使用薄焊料层时，会引发前面提及的问题。
发明内容
本发明的目的是揭示一种用于将电组件接触连接至配备导体结构之基板上的方法，其不受基板不平坦的表面与焊接剂厚度影响，该导体结构会产生足够导电率的永久导电性连接。
为达上述目的，本发明提供了一种在具有一导体结构的基板上接触连接一电组件的方法。
在所述方法的第一步骤中，将一焊接剂引入至该电组件与该基板的导体结构之间，该焊接剂的熔点是不会使该基板受损的温度；在第二步骤中，该焊接剂经过熔化及后续固化处理，藉此产生永久导电性连接，其特征为将结合温度递增至该基板的玻璃转换温度以上，因此在对该电组件施加压力情况下，该基板会产生塑性变形，且在该基板开始塑性变形之前，即先使该焊接剂固化，以将该电组件连同该导体结构一起压入该基板中，而使该电组件与该导体结构确实地连结在该基板中。
在根据本发明的方法中，焊接剂最好是包含至少两种金属或半导体化学材料的金属焊料材料，该焊接剂被引入至电组件与基板的导体结构之间。焊料材料的构成方式为，使焊料材料的熔点低于基板抵抗力的临界温度。于接触连接期间选用结合温度的方式为，在对该电组件施加压力情况下，该基板会遇到塑性变形，结果将该电组件与该导体结构一起压入基板中而彼此确实连结。
根据本发明，会将结合温度谨慎地递增至该基板的玻璃转换温度以上，因此可将电组件压入基板中，直到补偿基板表面的不平坦。由于于这项作业期间，会连同位于该电组件下之导体结构的至少一部份一起压入该基板中，所以导体结构必须具有不会破裂或划破的弹性。由于该基板表面只有极细微的不平坦，所以用铜或镍为材料制成的惯用导体轨可充分扩展或压缩。
在根据本发明的方法中，是使用具有一熔点低于120℃之柔性材料所制成的基板。例如，基板可能是由PVC(氯化聚乙烯；polyvinylchloride)、PET等材料所构成。以这项材料制成的基板非常柔软、具有低熔点，另外，具有高成本效率。
根据本发明的方法可用来将电组件以纯机械方式连接至基板，或将电组件的接触点直接接触连接至对应的接触点(属于基板上导体结构的一部份)上，以产生导电性连接。
在第一项提出的替代方案中，例如，可经由焊接线产生导电性连接。然后，应明白术语“接触连接”意指介于电组件与平坦基板之间的机械连接，因此电组件的整个连接区域可确保安全抗剥落。
在后项情况中，焊接剂是被引入至电组件与对应导体轨的接触点之间。选取方法参数的方法最好是，在基板开始塑性变形之前，先使焊接剂固化。这项程序的优点为，于塑性变形期间，基板的横向材料移动不会偏移接触点位置。若适合，此类的偏移削弱介于电组件与基板之间的导电性连接，这是由于未产生连接所致，或是由于造成介于非期望的导体结构之间接连所致。如果基板的横向材料移动不受限制，则必须增加介于接触点与导体轨之间的间隔。但是，这需要较大面积的需求。
最好使用以至少两种基本金属或半导体材料所制成的焊料材料来当作焊接剂使用。然后，熔化的焊料材料的构成方式最好是，焊料材料会进入合金或金属组合物或具有薄板金属层之金属的阶，或具有半导体组件接触点之金属的阶。这个熔点最好极高，以至于如果发生尝试熔化焊料连接，则必须会使薄板受损，或至少使金属层从薄板剥落，并且整个结构因此而变成不能再用。
特别适用于这项条件的焊料材料是一种组合物一即，包括用于构成混合物、合金或化学计量合成物的至少两种且最好是两种成分一而选用组合物比率的方式为，使组合物位于共晶点或至少接近共晶点。这是因为针对所选用的组合物，每当成分比率变更时，可有效增强组合物的熔点。当焊料材料被熔化时，所产生的合金或金属组合物包含薄板金属层之金属的一部份，或包括半导体组件之接触点之金属的一部份，结果构成导电性连接的材料组合物不同于焊料材料之原始组合物的共晶合金，以致于熔点相当高，具体而言，高于薄板的安全温度。在此情况下，术语“接近共晶合金组合物”应定义为一种熔点与共晶合金温度至多相差10℃的组合物。
适用的焊料材料(最好结合以铜或镍为材料制成之薄板的金属层)主要是包含铋(化学符号Bi)的材料。达成期望的共晶合金或接近共晶合金(温度与共晶合金至多相差10℃)组合物是选自于下列群组的材料：包含铋与铟的组合物、包含铋与锡的组合物及包含铟与锡的组合物。
作为替代方案，也可使用会在基板开始塑性变形之前就先固化的热塑性胶粘剂。使用热塑性胶粘剂可额外确保密封接触点。
为了加热包括组件及基板的结构，适合使用红外线波长范围内的激光，或波长＜1μm的激光。红外线波长范围内的激光从组件远离基板的一侧照射并开始加热金属元素，藉此先熔化焊料材料。关闭激光后焊料材料固化。但是，金属中保存的热度足以加热邻接基板，因而基板可能会发生塑性变形。电组件经由波长＜1μm的激光加热。假定照射时间够长，则会先熔化焊料材料。关闭激光后焊料材料固化，组件中保存的热度会加热邻接基板材料，以致于在组件上施加的压力会造成基板发生塑性变形。
附图说明
现在参考图式来详细说明本发明的方法，其中：
图1显示接触连接之前的组件及不平坦基板的图式；以及
图2显示已接触连接不平坦基板上之组件的图式。
具体实施方式
图1显示定位在基板1上的电组件2。具有导体轨3及接触点4的导体结构是位于面对电组件2之基板1的表面上。在示范性方式中，实例中所示的图式只有具有各自接触点的两条导体轨，无法从透视图看到电组件2之面对基板的主面上具有两个对应接触点。
面对电组件2的基板1表面具有示范性梯级的不平坦。为了简明清楚，图中所示的梯级过度凸起，实际上低于图中所示的高度，另外，与前面的解说相比，梯级不需要以直角形成于基板表面上。
如图1所示，就传统接触连接而言，电组件2的一部份会位于梯级的上方部份，而其它部份会超过梯级突出。如果使用比梯级高度更厚的焊料材料，则很容易补偿这个高度差。但是，如果使用比梯级高度更薄的焊接剂，则在没有进一步措施下，不稳定结构会导致电组件本身因机械应力而受损，或是使介于接触点4与对应的电组件之间的导电性连接受损。
根据本发明，基于接触连接的用途，首先会将焊料材料涂布在基板1的接触点上及/或电组件2的接触点上。之后，促使电组件2接触于基板的表面，对组件施加压力，然后将结构加热。例如，可使用激光进行加热。当使用低熔点合金时，例如，如BiIn合金、InSn共晶合金或金属间相(例如BiIn)，则仍会在已将基板加热至使基板熔化之前，将焊料熔化及固化。只有在焊料材料固化之后才会发生基板开始塑性变化，藉此以确实连结的方式将电组件连同位于下方的导体轨3一起压入基板中。图2显示结果。

Claims (11)

1.一种在具有一导体结构的基板(1)上接触连接一电组件(2)的方法，在所述方法的第一步骤中，将一焊接剂引入至该电组件与该基板的导体结构之间，该焊接剂的熔点是不会使该基板受损的温度；在第二步骤中，该焊接剂经过熔化及后续固化处理，藉此产生永久导电性连接，其特征为将结合温度递增至该基板的玻璃转换温度以上，因此在对该电组件(2)施加压力情况下，该基板(1)会产生塑性变形，且在该基板(1)开始塑性变形之前，即先使该焊接剂固化，以将该电组件连同该导体结构一起压入该基板(1)中，而使该电组件与该导体结构确实地连结在该基板中。
2.如权利要求1所述的方法，其特征为该导体结构具有至少一导体轨(3)及至少一接触点(4)，并且该焊接剂是被引入至该电组件(2)与对应的导体轨(3)的接触点之间。
3.如权利要求1或2所述的方法，其特征为使用一种由柔性材料所制成的基板，其中所述柔性材料的熔点低于120℃。
4.如权利要求3所述的方法，其特征为该基板是由PVC或PET所构成。
5.如权利要求1或2所述的方法，其特征为使用一以至少两种不同基本金属或半导体材料所制成的焊料材料来当作该焊接剂使用。
6.如权利要求5所述的方法，其特征为使用一种包含铋的焊料材料。
7.如权利要求5所述的方法，其特征为所使用的焊料材料是一种选自下列群组的材料：包含铋与铟的组合物、包含铋与锡的组合物及包含铟与锡的组合物。
8.如权利要求7所述的方法，其特征为所使用的焊料材料是一组合物BiIn或BiIn的金属间化合物或金属间相。
9.如权利要求1或2所述的方法，其特征为使用一热塑性胶粘剂当作焊接剂。
10.如权利要求1或2所述的方法，其特征为为了加热包含该电组件(2)及该基板(1)的结构，使用红外线波长范围内的激光从该电组件远离基板的一侧照射该电组件并穿过该基板。
11.如权利要求1或2所述的方法，其特征为为了加热包含该组件(2)及该基板(1)的结构，使用一波长＜1μm的激光从该电组件远离基板的一侧照射该电组件并穿过该基板。
CNB028102959A 2001-05-21 2002-04-05 在具有导体结构的基板上接触连接电组件的方法 Expired - Fee Related CN1270365C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10124770A DE10124770C1 (de) 2001-05-21 2001-05-21 Verfahren zur Kontaktierung eines elektrischen Bauelementes mit einem eine Leiterstruktur aufweisenden Substrat
DE10124770.2 2001-05-21

Publications (2)

Publication Number Publication Date
CN1511343A CN1511343A (zh) 2004-07-07
CN1270365C true CN1270365C (zh) 2006-08-16

Family

ID=7685617

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028102959A Expired - Fee Related CN1270365C (zh) 2001-05-21 2002-04-05 在具有导体结构的基板上接触连接电组件的方法

Country Status (6)

Country Link
US (1) US6915945B2 (zh)
EP (1) EP1389347A1 (zh)
JP (1) JP2005514759A (zh)
CN (1) CN1270365C (zh)
DE (1) DE10124770C1 (zh)
WO (1) WO2002095816A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10238020A1 (de) * 2001-08-23 2004-03-04 Brose Fahrzeugteile Gmbh & Co. Kommanditgesellschaft, Coburg Kraftfahrzeug-Baugruppe
DE10304777B4 (de) * 2003-02-05 2006-11-23 Infineon Technologies Ag Verfahren zur Herstellung eines Chipnutzens mittels eines Hitze- und Druckprozesses unter Verwendung eines thermoplastischen Materials und Vorrichtung zur Durchführung des Verfahrens
DE102006034679A1 (de) 2006-07-24 2008-01-31 Infineon Technologies Ag Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
WO2008061554A1 (de) * 2006-11-24 2008-05-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektronische, insbesondere mikroelektronische funktionsgruppe und verfahren zu deren herstellung
DE102012008500A1 (de) * 2012-04-26 2013-10-31 Giesecke & Devrient Gmbh Herstellung eines portablen Datenträgers
JP2015056641A (ja) 2013-09-13 2015-03-23 株式会社東芝 半導体装置及びその製造方法
JP2015165527A (ja) 2014-02-28 2015-09-17 株式会社東芝 半導体装置及びその製造方法
WO2016131499A1 (fr) * 2015-02-20 2016-08-25 Nagraid S.A. Procédé de fabrication d'un dispositif comportant au moins un élément électronique associé à un substrat et à une antenne
DE102016125521B4 (de) 2016-12-22 2020-10-15 Infineon Technologies Ag Gemeinsames Verfahren zum Verbinden eines elektronischen Chips mit einem Verbinderkörper und zum Ausbilden des Verbinderkörpers

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3501832A (en) * 1966-02-26 1970-03-24 Sony Corp Method of making electrical wiring and wiring connections for electrical components
DE3740773A1 (de) * 1987-12-02 1989-06-15 Philips Patentverwaltung Verfahren zum herstellen elektrisch leitender verbindungen
JPH0357230A (ja) * 1989-07-25 1991-03-12 Mitsubishi Electric Corp 半導体基板と支持板とのロウ付け方法
JP2813507B2 (ja) * 1992-04-23 1998-10-22 三菱電機株式会社 ボンディング方法およびボンディング装置
FR2701139B1 (fr) * 1993-02-01 1995-04-21 Solaic Sa Procédé pour l'implantation d'un micro-circuit sur un corps de carte intelligente et/ou à mémoire, et carte comportant un micro-circuit ainsi implanté.
DE19549635B4 (de) * 1995-02-15 2004-12-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Verbindung eines flexiblen Substrats mit einem Chip
JP3285294B2 (ja) * 1995-08-08 2002-05-27 太陽誘電株式会社 回路モジュールの製造方法
EP0847594B1 (en) * 1995-08-29 2002-07-17 Minnesota Mining And Manufacturing Company Method of assembling an adhesively bonded electronic device using a deformable substrate
JP3311215B2 (ja) * 1995-09-28 2002-08-05 株式会社東芝 半導体装置
JP2891184B2 (ja) * 1996-06-13 1999-05-17 日本電気株式会社 半導体装置及びその製造方法
FR2754619B1 (fr) * 1996-10-14 1998-12-11 Solaic Sa Circuit integre ayant une face active recouverte d'une couche isolante et carte a circuit integre le comportant
US6300686B1 (en) * 1997-10-02 2001-10-09 Matsushita Electric Industrial Co., Ltd. Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
FR2780534B1 (fr) * 1998-06-25 2002-08-16 Solaic Sa Procede de realisation d'objets portatifs a composants electroniques et objets portatifs tels qu'obtenus par ledit procede
US6449836B1 (en) * 1999-07-30 2002-09-17 Denso Corporation Method for interconnecting printed circuit boards and interconnection structure

Also Published As

Publication number Publication date
EP1389347A1 (de) 2004-02-18
DE10124770C1 (de) 2002-10-17
US6915945B2 (en) 2005-07-12
WO2002095816A1 (de) 2002-11-28
US20040099366A1 (en) 2004-05-27
CN1511343A (zh) 2004-07-07
JP2005514759A (ja) 2005-05-19

Similar Documents

Publication Publication Date Title
CN1134063C (zh) 包括有功率元件的基板和冷却体的装置及其制造方法
CN1270365C (zh) 在具有导体结构的基板上接触连接电组件的方法
US6137184A (en) Flip-chip type semiconductor device having recessed-protruded electrodes in press-fit contact
JP5587844B2 (ja) パワー半導体モジュールおよびその製造方法
CN100381025C (zh) 多层结构的柔性布线板及其制造方法
WO1993010573A1 (en) Die mounting with uniaxial conductive adhesive
CN1121062C (zh) 一种装配半导体元件到衬底上的方法
CN1173244A (zh) 电连接方法
CN1061784C (zh) 树脂密封型半导体器件
US20070226995A1 (en) System and method for adhering large semiconductor applications to pcb
CN101960930A (zh) 电子部件模块的制造方法
CN1221216A (zh) 引线框架及涂敷引线框架的方法
JPH11189835A (ja) すず−ニッケル合金およびこの合金により表面処理を施した部品
US6599777B2 (en) Method for mounting flip chip on circuit board through reliable electrical connections at low contact resistance
EP0262580A2 (en) Method of electrically bonding two objects
CN1620843A (zh) 减小粘附体之间的伸长失配的芯片接合工艺以及由此制造的半导体封装
CN101529660B (zh) 使用粘合剂的fpc中继连接器
JPS58102473A (ja) 電気接続構造ならびにその電気接続方法
US20010042780A1 (en) Method of connecting circuit boards
WO2005101481A2 (de) Leistungshalbleiter
CN1443368A (zh) 半导体元件的接触连接方法
CN1901782A (zh) 具有贯穿孔线路的电路基板及其制作方法
FR2709634A1 (fr) Structure pour relier des cartes de circuits imprimés.
US20130170164A1 (en) Adhesive dam
JP2001345553A (ja) 基板接続方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee