CN101960930A - 电子部件模块的制造方法 - Google Patents

电子部件模块的制造方法 Download PDF

Info

Publication number
CN101960930A
CN101960930A CN2009801063113A CN200980106311A CN101960930A CN 101960930 A CN101960930 A CN 101960930A CN 2009801063113 A CN2009801063113 A CN 2009801063113A CN 200980106311 A CN200980106311 A CN 200980106311A CN 101960930 A CN101960930 A CN 101960930A
Authority
CN
China
Prior art keywords
grafting material
wiring layer
electronic unit
substrate wiring
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801063113A
Other languages
English (en)
Inventor
境忠彦
本村耕治
永福秀喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101960930A publication Critical patent/CN101960930A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

提供一种电子部件模块的制造方法，其具有：在基底配线层(1)的上表面且至少覆盖接合部(3a)的范围内配置使热固化性树脂中含有了焊锡粒子的接合材料(5)的步骤；使端子部(6b)的位置与接合部(3a)对准，至少将端子部(6b)粘合在覆盖接合部(3a)的接合材料(5)上，从而用基底配线层(1)保持电子部件(6)的步骤；然后，通过加热使接合材料(5)半固化，从而能够抑制基底配线层的扭曲变形，确保接合可靠性。

Description

电子部件模块的制造方法
技术领域
本发明涉及一种用来在形成了配线图形的基底配线层上安装电子部件，利用密封树脂层密封电子部件及配线图形的电子部件模块的电子部件模块的制造方法。
背景技术
一般情况下，半导体元件等电子部件按照对安装在树脂基板等基底配线层上的电子部件进行了树脂密封的电子部件模块的形式被组装在电子仪器中。随着对电子部件模块中的安装密度的高度化要求，作为电子部件模块使用在多个层叠的电极图形的内层安装电子部件的所谓部件内置基板的方式(例如参照专利文献1)。在该专利文献1中，依次层叠作为用来在多个电极图形之间形成密封树脂层的热固化片的预成型料，从而在内层中埋设电子部件。
最近几年，随着便携性电子设备的进一步小型化和高功能化，要求在上述部件内置基板方式的电子部件模块中具有更高的安装密度。因此，在部件内置型的电子部件模块中，作为基底配线层所使用的树脂基板越来越薄型化。但是，在这种薄型的树脂基板用作基底配线层的情况下，存在以下的问题。
即，当在树脂基板等基底配线层上安装电子部件时，需要锡焊接合和热压接等伴随有加热的步骤。因此，难以避免在薄型且刚性小的树脂基板上发生因受热而引起的扭曲变形。特别是在根据部件的种类分成多个安装工艺来进行部件安装的情况下，因在最初的安装工艺时所产生的扭曲变形，在后续的安装工艺中容易发生部件错位和接合不佳等安装问题。
在发生上述这种安装问题的状态下，如果为了形成树脂密封层，在部件安装后的基底配线层上层叠热固化片，那么，在层叠步骤中，在发生了部件错位的状态下进行加压、加热。这样就有可能导致部件损伤、锡焊接合部裂开等致命的问题。于是，在传统的电子部件模块的制造方法中，在层叠用来形成密封树脂层的热固化片的步骤中，容易发生因部件安装时所产生的基底配线层的扭曲变形而引起的问题，存在难以确保接合可靠性这样的问题。
(专利文献1)国际公开第2005/004567号小册子
发明内容
因此，本发明提供一种能够抑制基底配线层的扭曲变形，确保接合可靠性的电子部件模块的制造方法。
本发明是电子部件模块的制造方法，该方法用来制造如下电子部件模块：即在上表面形成具有电子部件连接用的接合部的配线图形的基底配线层上，以在所述接合部上连接所述端子部的状态下安装具有主体部和端子部的电子部件，利用紧贴所述基底配线层的上表面和所述主体部而形成的密封树脂层密封所述电子部件和所述配线图形的电子部件模块，该方法包括如下步骤：在所述基底配线层的上表面且至少覆盖所述接合部的范围内，配置使热固化性树脂中含有了焊锡粒子的接合材料的步骤；使所述端子部的位置与所述接合部对准，至少将所述端子部粘合在覆盖所述接合部的所述接合材料上，从而用所述基底配线层保持所述电子部件的步骤；在保持所述电子部件步骤后，通过加热使所述接合材料半固化的步骤；以及在使所述接合材料半固化步骤后，将用来形成所述密封树脂层的热固化片粘贴在所述基底配线层的上表面并进行热压，从而来进行所述热固化片的固化、所述接合材料的固化以及所述端子部锡焊接合在所述接合部上的步骤。
该方法包括在基底配线层的表面配置使热固化性树脂中含有了焊锡粒子的接合材料，将电子部件粘合在接合材料上，对粘合了电子部件的接合材料进行加热使其半固化的步骤。这样，就能抑制基底配线层的扭曲变形，消除层叠步骤中的产生的问题，并且能够确保接合可靠性。
附图说明
图1A是表示本发明的一实施方式的电子部件模块的制造方法的第1步骤说明图。
图1B是表示本发明的一实施方式的电子部件模块的制造方法的第1步骤说明图。
图1C是表示本发明的一实施方式的电子部件模块的制造方法的第1步骤说明图。
图1D是表示本发明的一实施方式的电子部件模块的制造方法的第1步骤说明图。
图1E是表示本发明的一实施方式的电子部件模块的制造方法的第1步骤说明图。
图1F是表示本发明的一实施方式的电子部件模块的制造方法的第1步骤说明图。
图1G是表示本发明的一实施方式的电子部件模块的制造方法的第1步骤说明图。
图1H是表示本发明的一实施方式的电子部件模块的制造方法的第1步骤说明图。
图2是本发明的一实施方式的电子部件模块的制造方法中的基底配线层的扭曲变形的说明图。
图3A是表示本发明的一实施方式的电子部件模块的制造方法的第2步骤说明图。
图3B是表示本发明的一实施方式的电子部件模块的制造方法的第2步骤说明图。
图3C是表示本发明的一实施方式的电子部件模块的制造方法的第2步骤说明图。
符号说明
1，基底配线层
2，树脂基板
3、4，配线图形
3a、3b，接合部
5，第1接合材料
5a、7a，焊锡粒子
5b、7b，热固化性树脂
5c、7c，锡焊接合部
5d、7d，树脂部
6，第1电子部件
6a、8a，主体部
6b，端子部
7，第2接合材料
8，第2电子部件
8b，金属凸块
10、12、15，预成型料
10a，开口部
10b，密封树脂层
11、14，配线层
13、16，铜箔
17，层叠体
17a，贯通孔
18，层间配线部
19，电子部件模块
具体实施方式
下面，参照附图说明本发明的实施方式。图1A～图1H是表示本发明的一实施方式的电子部件模块的制造方法的第1步骤说明图。图2是本发明的一实施方式的电子部件模块的制造方法中的基底配线层的扭曲变形的说明图。图3A～图3C是表示本发明的一实施方式的电子部件模块的制造方法的第2步骤说明图。
在图1A中，基底配线层1具有分别在绝缘性的树脂基板2的上表面2a、下表面2b上形成配线图形3及配线图形4的构造。配线图形3的一部分是用来连接电子部件的端子的接合部3a、3b。即，基底配线层1是在上表面2a形成具有电子部件连接用的接合部3a、3b的配线图形3的状态。在接合部3a上安装电阻、电容器等在两个端部形成连接用的端子的芯片式小型部件等的第1电子部件。在接合部3b上安装在下表面形成作为连接用的端子部的金属凸块的半导体芯片等第2电子部件。金属凸块也可以通过焊锡形成和焊锡以外的金属形成。在任意一种情况下，都使用熔点温度比后述的加压步骤中的加热温度高的材料。
下面，如图1B所示，在基底配线层1的表面(上表面2a)且至少覆盖接合部3a的表面的范围，如圆内放大图所示，在具有除去焊锡的氧化膜的活性作用的热固化树脂5b上配置含有焊锡粒子5a的第1接合材料5(第1接合材料配置步骤)。此处，不仅在覆盖接合部3a表面的范围，也在与后述的第2电子部件6的主体部6a对应的范围(图2中两个接合部3a之间)配置第1接合材料5。此外，焊锡粒子5a使用例如组成为SnBi58、熔点温度约为139℃的焊锡粒子，热固化性树脂5b例如使用环氧树脂、丙烯酸酯树脂、聚酰亚胺、聚氨酯、酚醛树脂、不饱和聚酯树脂。作为将第1接合材料5配置在基底配线层1的表面上的方法，可以根据配置对象的形状、范围等，选择网板印刷、涂布器涂布、粘贴预先形成薄膜状的树脂膜的方法等各种方法。
然后，如图1C所示，在第1粘合部件5被配置在接合部3a上的基底配线层1上，搭载具有主体部6a和设在主体部6a的两个端部的端子部6b的芯片式的第1电子部件6。此处，使第1电子部件6的端子部6b与接合部3a位置对准，至少将端子部6b粘合在覆盖接合部3a表面的第1接合材料5上，这样，通过基底配线层1来保持第1电子部件6(第1电子部件保持步骤)。这样，第1电子部件6介由粘结性的第1接合材料5被基底配线层1所保持。此时，在本实施方式中，如图1D所示，在基底配线层1的上表面，不仅在覆盖接合部3a的部分，也在与第1电子部件6的主体部6a对应的范围配置第1接合材料5。于是，第1电子部件6就变成端子部6b和主体部6a都与接合材料5粘合的状态，并且以足够的固定力介由接合材料5被保持在基底配线层1上。
下面，如图1E所示，在基底配线层1的表面(上表面2a)且至少覆盖接合部3b表面的范围配置第2接合材料7(第2接合材料配置步骤)。此处，不仅在覆盖接合部3b表面的范围，也在与后述的第2电子部件8的主体部8a对应的范围(图中两个接合部3b之间)配置第2接合材料7。第2接合材料7与第1接合材料5同样，如圆内放大图所示，它是在具有除去焊锡的氧化膜的活性作用的热固化性树脂7b中含有焊锡粒子7a的组成。第2接合材料7使用与第1接合材料5相同的组成。第2接合材料7也可以根据作为对象的第2电子部件8的特性，使用与第1接合材料5不同的组成。在第1接合材料5使用与第2接合材料7相同组成的情况下，在相同的接合材料配置步骤中，可以将接合部3a、3b为对象，统一配置接合材料。
然后，如图1F所示，在第2接合材料7被配置在接合部3b上的基底配线层1上搭载在主体部8a的下表面具有由焊锡所形成的金属凸块8b的第2电子部件8。此处，将第2电子部件8的金属凸块8b与接合部3b位置对准，至少将金属凸块8b粘合在覆盖接合部3b表面的接合材料7上，这样，通过基底配线层1保持第2电子部件8(第2电子部件保持步骤)。于是，第2电子部件8介由粘结性的第2接合材料7被基底配线层1保持。此时，根据本实施方式，在基底配线层1的上表面2a，不仅在覆盖接合部3b的部分，也在与第2电子部件8的主体部8a对应的范围配置第2接合材料7。因此，第2电子部件8就变成金属凸块8b和主体部8a都与第2接合材料7粘合的状态，并且以足够的固定力介由第2接合材料7被保持在基底配线层1上。金属凸块8b相当于第2电子部件8的端子部。
下面，搭载了第1电子部件6及第2电子部件8的基底配线层1被送往固化装置，如图1G所示被加热。这样，第1接合材料5、第2接合材料7均被加热，进行热固化性树脂5b、7b的热固化反应。此时，通过加热控制，不会使热固化性树脂5b、7b完全固化，而是使热固化反应在中途停止，变成所谓的半固化状态。即，此处，加热图1C及图1F所示的电子部件保持步骤后的第1接合材料5、第2接合材料7，然后使其半固化(接合材料暂时固化步骤)。
在该接合材料暂时固化步骤中，进行热固化性树脂5b、7b的热固化反应的目的在于，增大第1接合材料5、第2接合材料7的粘合力，将第1电子部件6、第2电子部件8稳定地保持在基底配线层1上。此处，为了增大第1电子部件6、第2电子部件8的保持力，进行热固化性树脂5b、7b的热固化反应，最好是使其升温至更高的温度，确保更长的加热时间这样的加热条件。但是，如果将这种高温、长时间加热的加热条件应用在以薄型的树脂基板2作为主体的基底配线层1中，那么就会产生加热所引起的基底配线层1的扭曲变形这样的问题。
即，在薄型且刚性低的树脂基板2上层叠配线图形3、配线图形4，在搭载了第1电子部件6、第2电子部件8的状态下的基底配线层1上，因各部分的热膨胀系数不同产生复杂的热位移，按照扭曲和弯曲的方式使基底配线层1变形。例如，图2表示构成基底配线层1的树脂基板2的两个端部2c因热变形发生“上扭曲”而向上方抬起的例子。该“上扭曲”是最普通且最简单的变形方式，此时的变形程度由两个端部2c的位移量d与作为对象的基底配线层1的宽度尺寸B的比例(d/B)表示。当在电子部件模块的制造过程的后步骤中在基底配线层1上层叠其它的配线层时，这种基底配线层1的扭曲变形是导致发生接合不佳等问题的原因，因此，必须极力地减少它。
因此，在本实施方式所示的电子部件模块的制造方法中，在图1G所示的接合材料暂时固化步骤中，在基底配线层1的因加热而引起的扭曲变形是预先设定的容许量以下的加热条件下，使第1接合材料5、第2接合材料7半固化。具体来讲，两个端部2c的位移量d与基底配线层1的宽度尺寸B的比例(d/B)所表示的变形量是作为在后步骤中不会导致发生问题的位移程度而预先设定的容许变形量0.2以下的范围，以此来设定加热条件。
接合材料暂时固化步骤的加热条件最好考虑例如基底配线层的材质及厚度条件、接合材料的材质、物性、厚度条件、在基底配线层上搭载的电子部件的尺寸、搭载个数、搭载密度条件等多种组合。但是，在本实施方式中，考虑这些情况，如果两个端部2c位移量d与基底配线层1的宽度尺寸B的比例(d/B)所表示的变形量是0.2以下，那么，在后步骤中不就会导致发生问题。此外，在不会因接合材料暂时固化步骤的加热而发生扭曲的情况下，容许变形量d/B＝0。
即，提供一个作为对象的基底配线层1，在该基底配线层1上应用各种加热条件，实际上使其发生热变形，从而求出加热条件和变形量的关系作为热变形数据。根据该热变形数据和上述容许变形量设定具体的加热条件。此处，略呈矩形的树脂基板2的厚度t在0.05mm～1.00mm的范围，以宽度尺寸B×长度尺寸(在矩形中，与宽度尺寸B正交的方向的尺寸)在330mm×250mm～500mm×600mm的范围内的基底配线层1作为对象。
此外，该接合材料暂时固化步骤的目的如前所述，在后步骤中，在基底配线层1的扭曲变形不会导致发生问题的范围内，进行热固化性树脂5b和热固化性树脂7b的热固化反应。因此，第1接合材料5、第2接合材料7中所含有的焊锡粒子5a、7a在接合材料暂时固化步骤中既可以熔融也可以不熔融。但是，如果从极力抑制接合材料暂时固化步骤中的基底配线层1的扭曲变形的观点来看，加热温度最好是尽量低的温度。因此，在接合材料暂时固化步骤中，最好设定加热条件，将第1接合材料5、第2接合材料7加热至焊锡粒子5a、7a的熔点温度以下的温度。
然后，以图1G所示的接合材料暂时固化步骤后的基底配线层1为对象，对配线图形的表面实施粗糙化处理(粗糙处理步骤)。即，如图1H所示，将基底配线层1浸泡在强酸溶液等处理液9中。这样，配线图形3的表面3c和配线图形4的表面4a因氧化而变得粗糙，在它们的表面形成由细小的凹凸构成的锚纹。此时，接合部3a、接合部3b被热固化进行到一定程度后而凝胶化的第1接合材料5和第2接合材料7覆盖保护。因此，粗糙化处理的作用不会影响到接合部3a和接合部3b，从而被保持完整的状态。并且，第1电子部件6、第2电子部件8保持被第1接合材料5、第2接合材料7保持在基底配线层1上的状态。
然后，基底配线层1被送往加压步骤。在该加压步骤中，在构成基底配线层1的树脂基板2的上表面2a，层叠作为用来形成密封第1电子部件6、第2电子部件8以及它们周围的配线图形3的密封树脂层的热固化片即预成型料。而且，在预成型料上表面层叠若干配线层，并且被配备了加热装置的加压装置热压接。此处，密封树脂层紧贴树脂基板2的上表面2a、第1电子部件6的主体部6a、第2电子部件8的主体部8a，按照从周围包围地固定第1电子部件6、第2电子部件8的方式形成。
首先，如图3A所示，在基底配线层1的上表面2a一侧层叠与第1电子部件6和第2电子部件8的位置对应设置开口部10a的预成型料10。在预成型料10的上表面层叠在预成型料12的上表面一侧粘贴铜箔13而构成的配线层11。在预成型料15的下表面一侧，使粘贴铜箔16而构成的配线层14与基底配线层1的下表面一侧重合。
接着，如图3B所示，使用加压装置，以30千克/平方厘米左右的压力，如箭头所示，对由配线层14、基底配线层1、预成型料10以及配线层11构成的层叠体17进行加压，同时，在150℃～200℃左右的温度下加热。此时的加热温度被设定成比第1接合材料5、第2接合材料7的焊锡粒子5a、7a的熔点温度高，并且比在第2电子部件8上所设的金属凸块8b的熔点温度低。通过该加热，浸渍在预成型料12、10、15的各层中的树脂软化，相接的界面相互熔合。并且，预成型料10、预成型料15分别紧贴配线图形3、4的表面3c、4a。此时，在粗糙化处理步骤中，在表面3c以及表面4a的表面形成细小的锚纹，因此，能够确保良好的紧贴性。
被浸渍在预成型料12、10中的树脂通过加压、加热，在开口部10a内填充缝隙部分，然后紧贴第1电子部件6、第2电子部件8。通过继续加热，第1电子部件6及第1接合材料5、第2电子部件8及第2接合材料7被加热。此时的加热温度比第1接合材料5、第2接合材料7中含有的焊锡粒子5a、7a的温度高，比在第2电子部件8中所设的金属凸块8b的熔点温度低。因此，这些焊锡粒子5a、7a通过加热熔融，端子部6b、金属凸块8b被分别锡焊接合在接合部3a、接合部3b上。
即，在第1电子部件6中，焊锡粒子5a熔融的熔融焊锡湿润接合部3a和端子部6b的表面。这样，如圆内的放大图所示，形成焊锡圆角状的锡焊接合部5c。此外，在第2电子部件8中，焊锡粒子7a熔融的熔融焊锡在金属凸块8b和接合部3b之间扩散，形成将凸块8b与接合部3b接合的锡焊接合部7c。
在锡焊接合的同时，通过加热，构成第1接合材料5、第2接合材料7的热固化性树脂5b、7b被热固化。这样，形成密封第1电子部件6下表面一侧的缝隙并且覆盖锡焊接合部5c的树脂部5d。此外，还形成第2电子部件8下表面一侧的缝隙并且覆盖锡焊接合部7c的树脂部7d。通过加热，同时并行进行这些反应，这样，预成型料10中的树脂在与树脂部5d、7d的界面融合，在树脂基板2的上表面2a形成密封第1电子部件6、第2电子部件8、树脂部5d、7d和配线图形3的密封树脂层10b。
即，在该加压步骤中，将作为用来形成密封第1电子部件6及第2电子部件8以及它们周围的配线图形3的密封树脂层10b的热固化片即预成型料10粘贴在接合材料暂时固化步骤后的基底配线层1的上表面2a并进行热压接。这样，同时进行预成型料10的固化、第1接合材料5的固化、第2接合材料7的固化、端子部6b与接合部3a的锡焊接合、以及金属凸块8b与接合部3b的锡焊接合。采用这种方法形成的密封树脂层10b变成紧贴基底配线层1的上表面2a以及电子部件6、8的主体部6a、8a的方式。此时，如前所述，基底配线层1的变形量是在后步骤中不会发生问题而预先设定的容许变形量的范围内。因此，不会发生基底配线层1的变形引起的第1电子部件6以及第2电子部件8的错位、以及锡焊接合部的破裂等情况。
接着，如图3C所示，在贯通层叠体17的贯通孔17a的内面形成电镀层。这样就形成连接基底配线层1的配线图形3和配线层11、14的铜箔13、16的层间配线部18(层间配线步骤)。而且，在配线层11、14的铜箔13、16上实施制图，这样就形成配线电路13a、16a(电路形成步骤)。通过以上的步骤，电子部件模块19制作完成。
即，电子部件模块19包括在上表面形成具有电子部件连接用的接合部3a、3b的配线图形3的基底配线层1。而且，电子部件模块19在分别在接合部3a、3b上连接端子部6b、金属凸块8b的状态下在基底配线层1上安装具有主体部6a和端子部6b的第1电子部件6、以及具有主体部8a和金属凸块8b的第2电子部件8。电子部件模块19的第1电子部件6和第2电子部件8以及它们周围的配线图形3被紧贴基底配线层1的上表面2a及主体部6a、8a而形成的密封树脂层10b密封。采用这种方式制造的电子部件模块19还作为部件安装的对象，在表层的配线层11，以及根据需要在下表面的配线层14上安装电子部件，于是，安装基板制作完成。
此外，在本实施方式中，分别表示了通过第1接合材料配置步骤以及第1电子部件保持步骤、第2接合材料配置步骤以及第2电子部件保持步骤，在基底配线层1上安装小型的芯片式部件等第1电子部件6、倒装片等第2电子部件8这两种电子部件的例子。但是，被安装在基底配线层1上的电子部件也可以仅是同一种类。
此外，在上述实施方式中，在搭载第1电子部件6和第2电子部件8后同时实施接合材料暂时固化步骤，但是，对于第1电子部件6和第2电子部件8，也可以通过不同的加热方法单独进行。例如，通过将基底配线层1收纳在固化装置内，进行用来在基底配线层1上搭载第1电子部件6后使第1接合材料5暂时固化的加热。而且，在利用搭载头将第2电子部件8保持并搭载在基底配线层1上的部件搭载操作时，也可以根据在搭载头中所配备的热源，介由第2电子部件8加热第2接合部件7。
工业实用性
本发明具有能够抑制基底配线层的扭曲变形，确保粘合可靠性的优点，在层叠多个配线层而构成的电子部件模块的制造领域中非常有用。

Claims (4)

1.一种电子部件模块的制造方法，其特征在于，该方法用来制造在上表面形成有具有电子部件连接用的接合部的配线图形的基底配线层上，以在所述接合部上连接端子部的状态下安装具有主体部和端子部的电子部件，利用紧贴所述基底配线层的上表面和所述主体部地形成的密封树脂层密封所述电子部件和所述配线图形而构成的电子部件模块，该方法包括如下步骤：
在所述基底配线层的上表面且至少覆盖所述接合部的范围内，配置使热固化性树脂中含有焊锡粒子的接合材料的步骤；
使所述端子部的位置与所述接合部对准，至少将所述端子部粘合在覆盖所述接合部的所述接合材料上，从而用所述基底配线层保持所述电子部件的步骤；
在保持所述电子部件步骤后，通过加热使所述接合材料半固化的步骤；和
在使所述接合材料半固化的步骤后，将用来形成所述密封树脂层的热固化片热压接合在所述基底配线层的上表面，从而来进行所述热固化片的固化、所述接合材料的固化以及所述端子部锡焊接合在所述接合部上的步骤。
2.如权利要求1所述电子部件模块的制造方法，其中，在使所述接合材料半固化的步骤中，在所述基底配线层的因加热产生的扭曲变形不超过预先设定的容许量的加热条件下，使所述接合材料半固化。
3.如权利要求1所述的电子部件模块的制造方法，其中，在配置所述接合材料的步骤中，还在与所述电子部件的主体部对应的范围配置所述接合材料。
4.如权利要求1所述的电子部件模块的制造方法，其中，在使所述接合材料半固化的步骤中，将所述接合材料加热至不超过所述焊锡粒子的熔点温度的温度。
CN2009801063113A 2008-02-25 2009-02-18 电子部件模块的制造方法 Pending CN101960930A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008042462 2008-02-25
JP2008-042462 2008-02-25
PCT/JP2009/000651 WO2009107342A1 (ja) 2008-02-25 2009-02-18 電子部品モジュールの製造方法

Publications (1)

Publication Number Publication Date
CN101960930A true CN101960930A (zh) 2011-01-26

Family

ID=41015749

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801063113A Pending CN101960930A (zh) 2008-02-25 2009-02-18 电子部件模块的制造方法

Country Status (6)

Country Link
US (1) US20100327044A1 (zh)
JP (1) JPWO2009107342A1 (zh)
KR (1) KR20100095031A (zh)
CN (1) CN101960930A (zh)
TW (1) TW200942122A (zh)
WO (1) WO2009107342A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104145538A (zh) * 2012-02-08 2014-11-12 克兰电子公司 多层式电子组件和用于将电路部件嵌入三维模块的方法
US11172572B2 (en) 2012-02-08 2021-11-09 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5383611B2 (ja) * 2010-01-29 2014-01-08 株式会社東芝 Ｌｅｄパッケージ
JP5695205B2 (ja) * 2011-09-12 2015-04-01 株式会社メイコー 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板
EP2763515A4 (en) * 2011-09-30 2015-07-15 Murata Manufacturing Co ELECTRONIC DEVICE, JUNCTION MATERIAL, AND METHOD FOR PRODUCING ELECTRONIC DEVICE
DE102012216926A1 (de) * 2012-09-20 2014-03-20 Jumatech Gmbh Verfahren zur Herstellung eines Leiterplattenelements sowie Leiterplattenelement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270712A (ja) * 2001-03-14 2002-09-20 Sony Corp 半導体素子内蔵多層配線基板と半導体素子内蔵装置、およびそれらの製造方法
CN1293790C (zh) * 2001-10-18 2007-01-03 松下电器产业株式会社 元件内置模块及其制造方法
CN1926929A (zh) * 2004-12-27 2007-03-07 松下电器产业株式会社 电子部件安装方法及电子部件安装结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197849A (ja) * 2001-10-18 2003-07-11 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270712A (ja) * 2001-03-14 2002-09-20 Sony Corp 半導体素子内蔵多層配線基板と半導体素子内蔵装置、およびそれらの製造方法
CN1293790C (zh) * 2001-10-18 2007-01-03 松下电器产业株式会社 元件内置模块及其制造方法
CN1926929A (zh) * 2004-12-27 2007-03-07 松下电器产业株式会社 电子部件安装方法及电子部件安装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104145538A (zh) * 2012-02-08 2014-11-12 克兰电子公司 多层式电子组件和用于将电路部件嵌入三维模块的方法
US11172572B2 (en) 2012-02-08 2021-11-09 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module

Also Published As

Publication number Publication date
US20100327044A1 (en) 2010-12-30
KR20100095031A (ko) 2010-08-27
JPWO2009107342A1 (ja) 2011-06-30
WO2009107342A1 (ja) 2009-09-03
TW200942122A (en) 2009-10-01

Similar Documents

Publication Publication Date Title
CN101663926B (zh) 部件内置模块及其制造方法
CN102800662B (zh) 层叠型半导体装置及其制造方法
KR100793468B1 (ko) 반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 구비한 액정 모듈 및 반도체 모듈
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
CN101904230B (zh) 焊料球的无助熔剂微穿孔方法和所得的装置
JP4766053B2 (ja) Ｓｄメモリカードおよびｓｄメモリカードの製造方法
AU2003264651B2 (en) Manufacturing method for electronic component module and electromagnetically readable data carrier
CN101960930A (zh) 电子部件模块的制造方法
CN102215639A (zh) 半导体芯片内置配线基板及其制造方法
CN100514616C (zh) 内埋式芯片封装制程及具有内埋芯片的电路基板
CN102844859A (zh) 用于将ic晶粒或晶片接合到tsv晶片的双载体
CN103299417A (zh) 树脂密封型模块
US20080248611A1 (en) Manufacturing method of semiconductor device
US20070015338A1 (en) Substrate applicable to both wire bonding and flip chip bonding, smart card modules having the substrate and methods for fabricating the same
JP6237732B2 (ja) 電子部品モジュールの製造方法
CN100485895C (zh) 内埋式晶片封装结构及其工艺
US7239027B2 (en) Bonding structure of device packaging
JP4939916B2 (ja) 多層プリント配線板およびその製造方法
KR20130129100A (ko) 반도체 장치 및 그 제조 방법
US20110100549A1 (en) Method for manufacturing component-embedded module
TW201203500A (en) Semiconductor package and manufacturing method thereof
JP4596034B2 (ja) 電子部品モジュールの製造方法
JP4998360B2 (ja) 電子部品モジュールの製造方法
US20090051051A1 (en) Semiconductor device and method for manufacturing the same
JP4635836B2 (ja) シート状電子回路モジュール

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110126