WO2018202438A1 - Elektronische baugruppe mit einem zwischen zwei substraten eingebauten bauelement und verfahren zu dessen herstellung - Google Patents

Elektronische baugruppe mit einem zwischen zwei substraten eingebauten bauelement und verfahren zu dessen herstellung Download PDF

Info

Publication number
WO2018202438A1
WO2018202438A1 PCT/EP2018/060136 EP2018060136W WO2018202438A1 WO 2018202438 A1 WO2018202438 A1 WO 2018202438A1 EP 2018060136 W EP2018060136 W EP 2018060136W WO 2018202438 A1 WO2018202438 A1 WO 2018202438A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
gap
joining
assembly according
hole
Prior art date
Application number
PCT/EP2018/060136
Other languages
English (en)
French (fr)
Inventor
Rüdiger Knofe
Bernd Müller
Jörg Strogies
Klaus Wilke
Rene Blank
Martin Franke
Peter Frühauf
Stefan Nerreter
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Publication of WO2018202438A1 publication Critical patent/WO2018202438A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29105—Gallium [Ga] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/3224—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Abstract

Die Erfindung betrifft eine elektronische Baugruppe mit einem Bauelement (11), welches zwischen einem ersten Substrat (12) und einem zweiten Substrat (13) gehalten ist. Zusätzlich ist vorgesehen, dass ein Spalt (18) zwischen dem ersten Substrat (12) und dem Bauelement (11) mit einem Durchgangsloch (21) verbunden ist, so dass durch das Durchgangsloch hindurch ein Fügehilfsstoff (24) unter Ausnutzung von im Durchgangsloch (21) und im Spalt (18) wirkenden Kapillarkräften dosiert werden kann. Dabei erfolgt die Dosierung automatisch, da die Kapillarkräfte nur im Spalt wirken. Erfindungsgemäß bleibt der Fügehilfsstoff während des Betriebes der Baugruppe flüssig und kann daher auch unterschiedliche Wärmedehnungen ausgleichen. Vorteilhaft lässt sich durch die automatische Dosierung des Lotwerkstoffs ein Toleranzausgleich bewerkstelligen, der aufgrund unterschiedlicher Spaltmaße notwendig werden kann. Die Erfindung betrifft auch ein Verfahren zum Herstellen der beschriebenen Baugruppe.

Description

Beschreibung
Elektronische Baugruppe mit einem zwischen zwei Substraten eingebauten Bauelement und Verfahren zu dessen Herstellung
Die Erfindung betrifft eine elektronische Baugruppe mit einem Bauelement, welches zwischen einem ersten Substrat und einem zweiten Substrat eingebaut ist. Dabei steht das Bauelement mit dem ersten Substrat und dem zweiten Substrat in Kontakt. Hierbei handelt es sich um eine elektrische Kontaktierung .
Außerdem ist zwischen dem ersten Substrat und dem Bauelement ein Spalt vorgesehen, der mit einem Fügehilfsstoff ausgefüllt ist . Weiterhin betrifft die Erfindung ein Verfahren zum Erzeugen einer elektrischen Baugruppe, bei dem ein Bauelement, insbe¬ sondere ein elektronisches Bauelement, zwischen einem ersten Substrat und einem zweiten Substrat montiert wird. Dabei wird das Bauelement einerseits auf dem zweiten Substrat kontak- tiert und andererseits auch auf dem ersten Substrat kontak¬ tiert, indem ein sich zwischen dem ersten Substrat und dem Bauelement befindender Spalt mit einem Fügehilfsstoff überbrückt wird. Solche Baugruppen der eingangs angegebenen Art mit einem zwischen zwei Substraten gehaltenen elektronischen Bauelement in Form eines Leistungshableiters sind beispielsweise gemäß der DE 10 2014 206 601 AI und DE 10 2014 206 606 AI beschrieben. Bei der beidseitigen Kontaktierung von Bauelementen wie z. B. leistungselektronischen Chips (auch bare dies genannt) in Ka- vitäten, die durch zwei Substrate, wie z. B. Schaltungsträger gebildet werden, muss die Einbauhöhe der Kavität auf die Di¬ cke der Bauelemente angepasst werden. Hierbei entsteht eine Toleranzkette, insbesondere, wenn mehrere Bauelemente zwi¬ schen den Substraten angeordnet werden oder die Substrate selbst direkt miteinander verbunden werden. Soll die Kavität in eines der Substrate, beispielsweise in eine Leiterplatte, aus einem Glasfaser-Harz-Verbundwerkstoff eingebracht werden, so treten bereits beim Herstellen dieser Kavität Toleranzen auf. Außerdem sind auch die Bauelemente toleranzbedingt un¬ terschiedlich hoch. Bei der Verarbeitung der genannten Bau- teile können daher Toleranzen von mehr als 100 ym auftreten. Diese Toleranzen sind mit dem Ausgleichsvermögen von gebräuchlichen Sinter- oder Lötverbindungen nicht ohne Weiteres auszugleichen. Deswegen kann es beispielsweise passieren, dass ein Lotwerkstoff bei einem zu kleinen Spalt seitlich aus der Lötverbindung herausquillt oder bei einem zu großen Spalt nicht genügend Lotwerkstoff im Spalt vorhanden ist. Beides beeinträchtigt die thermische und elektrische Leitfähigkeit der ausgebildeten Verbindung. Um dem entgegenzuwirken, kann die Tiefe jeder Kavität und die Höhe jedes Bauelements vermessen werden, um einen Lotauftrag individuell auf die vorliegenden Toleranzen anzupassen. Bei diesem Verfahren würden aber zwei zusätzliche Prozessschrit¬ te, nämlich die Vermessung und die individuelle Lotdosierung, anfallen, was einen zusätzlichen Fertigungsaufwand bedeuten würde .
Eine andere Möglichkeit liegt darin, einen konstruktiven To¬ leranzausgleich vorzusehen. Gemäß der DE 10 2014 206 608 AI kann beispielsweise vorgesehen werden, dass als Substrat eine Haube vorgesehen wird, die aus einem thermisch erweichbaren oder thermisch aushärtbaren Material, also aus einem Harz oder einem thermoplastischen Kunststoff, besteht. Die Haube kann dann beim Fügen der Verbindungen zu dem Bauelement bzw. dem anderen Substrat soweit erwärmt werden, dass diese sich plastisch verformen lässt und auf diese Weise Toleranzen beim Fügen ausgleicht. Allerdings ist der Aufbau dieser Haube ver¬ gleichsweise komplex, wenn auf dieser elektrische Schaltungen realisiert werden sollen.
Die Aufgabe der Erfindung besteht daher darin, eine elektro¬ nische Baugruppe mit einem zwischen zwei Substraten eingebau¬ ten Bauelement anzugeben, welche einfach montiert werden kann und bei der auftretende Fertigungs- und Montagetoleranzen zu¬ verlässig ausgeglichen werden können. Außerdem besteht die Aufgabe der Erfindung darin, für eine solche elektronische Baugruppe ein Montageverfahren anzugeben.
Diese Aufgabe wird mit der eingangs angegebenen Baugruppe er¬ findungsgemäß dadurch gelöst, dass der Fügehilfsstoff zumin¬ dest in einem oberen Anteil des zulässigen Temperaturbereichs für den Betrieb der elektronischen Baugruppe flüssig ist. Be- vorzugt kann der Fügehilfsstoff auch über den gesamten zuläs¬ sigen Temperaturbereich für den Betrieb der elektronischen Baugruppe flüssig sein. Insbesondere wird der Fügehilfsstoff auch in flüssigem Zustand in den Spalt eingebracht, so dass eine zuverlässige Überbrückung des Spalts mit dem Fügehilfs- Stoff unabhängig von auftretenden Toleranzen möglich ist. Wie im Folgenden noch näher erläutert wird, ergeben sich Toleranzen aufgrund von Maßtoleranzen der zu fertigenden einzelnen Fügepartner, die gemeinsam eine Toleranzkette ergeben. Zusätzlich zu der Möglichkeit, Fertigungstoleranzen auszugleichen, können vorteilhaft dadurch, dass der Fügehilfsstoff zumindest im oberen Teil des zulässigen Temperaturbereichs (d. h. von der Schmelztemperatur oder dem Schmelzbereich des Fügehilfsstoffs bis zur höchst zulässigen Betriebstemperatur der elektronischen Baugruppe) flüssig vorliegt, auch wärme¬ dehnungsbedingte Toleranzen ausgeglichen werden. Unterschiedliche Wärmedehnungen der einzelnen Fügepartner aufgrund eines unterschiedlichen Wärmedehnungsverhaltens können durch den flüssigen Fügehilfsstoff dadurch kompensiert werden, so dass in der elektronischen Baugruppe keine betriebsbedingten Spannungen entstehen.
Besonders vorteilhaft ist der Fügehilfsstoff bei einer Tempe¬ ratur von 20 °C, also Raumtemperatur, flüssig. Dies hat den Vorteil, dass das Fügen des Fügehilfsstoffs unter Normalbe¬ dingungen, also bei Raumtemperatur erfolgen kann, so dass zum Fügen die elektronische Baugruppe nicht erhitzt werden muss. Dies vereinfacht den Montagevorgang zusätzlich. Weiterhin kann gemäß einer vorteilhaften Ausgestaltung vorgesehen werden, dass der Fügehilfsstoff aus einem der folgenden Materialien besteht:
• Gallium,
• einer Legierung aus Gallium und Indium, insbesondere einer Legierungszusammensetzung von mindestens 5 und höchstens 25 Gew-% Indium und dem Rest Gallium,
• einer Legierung aus Gallium, Indium und Zinn, insbesondere in einer Legierungszusammensetzung von mindestens 20 bis höchstens 22 Gew-% Indium, von mindestens 10 bis höchstens 16 Gew-% Zinn und dem Rest Gallium,
• einer Legierung aus Gallium, Indium, Zinn und Zink, insbesondere einer Legierungszusammensetzung von 25 Gew-% Indium, 13 Gew-% Zinn , 1 Gew-% Zink und dem Rest Gallium,
• Quecksilber. Die auf Gallium basierenden Legierungen werden beispielsweise durch die Indium Corporation angeboten. Für die in der Tabelle aufgeführten Legierungszusammensetzungen gibt die Indium Corporation die in der Tabelle aufgeführten Schmelztemperaturen bzw. Schmelzbereiche an, wobei die Schmelzbereiche durch die Solidus-Temperatur und die Liquidus-Temperatur definiert sind .
Zusammensetzung Solidus Liquidus
Gew-% °C °C
Hg -39 -39
61, 0Ga/25, 0 In/13, 0Sn/l, OZn 6, 5 7, 6
66, 5Ga/20, 5In/13, OSn 10,7 10,7
62, 5Ga/21, 5In/16, OSn 10,7 16, 3
75, 5Ga/24.5In 15,7 15,7
95Ga/5In 15,7 25, 0 lOOGa 29, 8 29, 8 Die angegebenen Temperaturbereiche zeigen, dass die Materia¬ lien für gebräuchliche Betriebstemperaturbereiche von elekt¬ ronischen Baugruppen geeignet sind. Gleichzeitig verfügen die Metalllegierungen über ein gutes Wärmeleitvermögen, so dass eine Entwärmung der elektronischen Bauelemente effektiv erfolgen kann. Dies ist insbesondere bei elektronischen Bauele¬ menten der Leistungselektronik von besonderer Bedeutung. Insbesondere ein Wärmeübergang auf ein als Kühlelement ausge¬ führtes Substrat wird durch Verwendung des Fügehilfsstoffs erleichtert.
Die Aufgabe wird erfindungsgemäß auch durch das eingangs an¬ gegebene Verfahren gelöst, indem der Fügehilfsstoff unter Ausnutzung des Kapillareffekts in dem Spalt dosiert wird. Durch die hohe Oberflächenspannung der verwendeten metallischen Flüssigkeiten ist eine Dosierung aufgrund der Kapillarkräfte besonders einfach möglich. Eine Dosierung ergibt sich vorteilhaft automatisch dadurch, dass der Fügehilfsstoff sich nicht außerhalb des Spalts ausbreiten kann, da ihn die vor- liegende Oberflächenspannung daran hindert. Dies ist auch der Grund, warum der Fügehilfsstoff während des Betriebs der elektronischen Baugruppe in dem Spalt verbleibt und nicht aus diesem ausgetragen wird. Bei dem Verfahren wird gemäß einer vorteilhaften Ausgestaltung der Erfindung der Fügehilfsstoff durch das Durchgangsloch in den Spalt eingefüllt, wobei genauso viel des Füge- hilfsstoffs dosiert wird, dass sich die gewünschte Verbindung zwischen dem Bauelement und dem Substrat ausbildet. Dabei ist es besonders vorteilhaft, wenn der Fügehilfsstoff unter Aus¬ nutzung des Kapillareffekts in dem Spalt dosiert wird. Die zu dosierende Menge ergibt sich dadurch automatisch, weil der Fügehilfsstoff aufgrund der Kapillarkräfte nicht aus dem Spalt und dem Durchgangsloch austreten kann.
Gemäß einer vorteilhaften Ausgestaltung des Verfahrens kann das Dosieren des Fügehilfsstoffs durch Dispensen erfolgen. Dabei wird der Fügehilfsstoff mit einer geeigneten Dosiervorrichtung in das Durchgangsloch oder von der Seite eingebracht und durch den Kapillareffekt in den Spalt ge¬ sogen. Anschließend kann das Durchgangsloch vorteilhaft außen mit einem elektrischen Isolierstoff verschlossen werden, um eine elektrische Isolation nach außen zu gewährleisten.
Gemäß einer Ausgestaltung der Erfindung kann vorgesehen werden, dass das erste Substrat ein Durchgangsloch aufweist, welches in den Spalt zwischen dem Bauelement und dem ersten Substrat mündet und welches durch den Fügehilfsstoff ver¬ schlossen ist. Dabei kann das Loch auch mit dem Fügehilfs- stoff ganz oder teilweise ausgefüllt sein. Zumindest muss der Fügehilfsstoff aber den Spalt ausfüllen. Das Loch dient dabei der Dosierung des Fügehilfsstoffs von außen in den Spalt. Dies hat den Vorteil, dass die elektronische Baugruppe vor¬ montiert werden kann, wobei das Bauelement mit dem zweiten Substrat kontaktiert wird und dadurch in seiner Position fi¬ xiert wird. Dabei ergibt sich der Spalt mit einem toleranzbe¬ hafteten Spaltmaß, welches durch die Summe aller auftretenden Toleranzen beeinflusst wird. Toleranzen können vorrangig bei der Höhe einer sich ausbildenden Kavität zwischen dem ersten Substrat und dem zweiten Substrat, der Höhe des Bauelements und bei den Verbindungsstellen zwischen dem Bauelement und dem zweiten Schaltungsträger sowie evtl. bei einer Verbindung zwischen dem ersten und dem zweiten Substrat entstehen. Diese Toleranzen können nun durch die Dosierung der richtigen Menge an Fügehilfsstoff durch das Durchgangsloch von außen ausgeglichen werden. Da der Spalt mit dem Fügehilfsstoff ausgefüllt werden soll, sieht eine Ausgestaltung der Erfindung vor, dass die Wände des Durchgangslochs mit einer Metallschicht beschichtet sind. Diese Metallschicht ist durch den Fügehilfsstoff leicht benetzbar, so dass dieser aufgrund der Kapillarkräfte leicht in das Durchgangsloch gesogen werden kann. Die Metallschicht kann beispielsweise wie eine Durchkontaktierung von Leiterplatten gestaltet sein. Selbstverständlich ist auch der Spalt metallisiert, was einerseits durch eine Metallisierung des Bauelements und andererseits durch eine Metallisierung des Substrats im Bereich des Spalts realisiert ist. Auf diese Weise kann der Spalt zur Ausbildung einer elektrisch leitfähigen Verbindung zwischen dem Bauelement und dem Substrat dienen, wobei auf dem ersten Substrat eine Schaltungsanord¬ nung zur elektrischen Verschaltung des Bauelements realisiert sein kann.
Gemäß einer besonders vorteilhaften Ausgestaltung der Erfin- dung ist die Metallschicht auf eine dem Spalt gegenüberlie¬ gende Außenseite des ersten Substrats um den Rand des Durch¬ gangsloches herum herausgeführt. Dies kann beispielsweise da¬ durch realisiert sein, dass um den Rand des Durchgangslochs eine ringförmige Metallisierung auf der Außenseite ausgebil- det ist. Diese steht in Kontakt mit der Metallschicht im
Durchgangsloch. Dies unterstützt die Dosierung von Fügehilfs- stoff in den Spalt und das Durchgangsloch.
Gemäß einer weiteren Ausgestaltung der Erfindung ist vorgese- hen, das erste Substrat oder das zweite Substrat aus einer
Keramik besteht. Diese kann metallisch beschichtet sein, zum Beispiel mit Silber oder Kupfer. Diese kann außerdem als Schaltungsträger ausgeführt sein, auf der eine leistungs¬ elektronische Schaltung realisiert ist. Die Keramik ermög- licht dabei eine vergleichsweise gute Wärmeabführung. Weiter¬ hin kann vorgesehen werden, dass das erste Substrat oder das zweite Substrat aus einer Leiterplatte besteht. Diese kann vorteilhaft dazu dienen, um eine Aussparung zur Bildung einer Kavität für das Bauelement zu erzeugen. Die Kavität lässt sich in dem Leiterplattenmaterial, welches vorzugsweise aus einem faserverstärkten Harz besteht, mit vertretbarem Fertigungsaufwand herstellen. Als Leiterplattenmaterial kann zum Beispiel ein sogenanntes FR4-Material zum Einsatz kommen Hierbei handelt es sich um ein mit Glasfaseren verstärken Kunststoff auf Basis von Epoxidharz, welches schwer entflammbar ist. Das Material ist typischerweise mit Kupfer beschich¬ tet, bevorzugt mit einem Finish aus einer Nickel-Gold- Legierung, Zinn oder Silber. Weiterhin kann vorteilhaft vorgesehen werden, dass das erste Substrat oder das zweite Substrat aus einem Kühlkörper be¬ steht. Ein Kühlkörper wird üblicherweise thermisch gut leit- fähig an das Bauelement angeschlossen. Dies kann insbesondere auch durch Applikation eines FügehilfStoffe geschehen.
Für das erste Substrat und das zweite Substrat gibt es beson¬ ders vorteilhafte Paarungen. Beispielsweise kann das erste Substrat eine Leiterplatte sein und das zweite Substrat aus einer Keramik bestehen. Eine andere Möglichkeit besteht da¬ rin, dass das erste Substrat eine Leiterplatte und das zweite Substrat ein Kühlkörper ist oder andersherum das zweite Substrat eine Leiterplatte und das erste Substrat ein Kühlkörper ist.
Um einen Verlust von Fügehilfsstoff aus dem Spalt zu verhindern, kann gemäß einer weiteren Ausgestaltung der Erfindung vorgesehen werden, dass in dem Spalt und/oder in dem Durch- gangsloch eine Fließsperre für den Fügehilfsstoff vorgesehen ist. Diese kann die Form eines mechanischen Hindernisses auf¬ weisen, welches dem Fluss des Fügehilfsstoffs entgegen wirkt. Eine andere Möglichkeit besteht darin, das Hindernis in Form eines Oberflächenbereichs mit verringerter Benetzbarkeit aus- zubilden. Mit verringerter Benetzbarkeit ist der Oberflächenbereich dann ausgebildet, wenn seine Benetzbarkeit im Ver¬ gleich zu dem restlichen Spalt, in dem sich der Fügehilfs- stoff befindet, geringer ist, wobei die Benetzbarkeit vor¬ zugsweise so stark verringert ist, dass der besagte Oberflä- chenbereich spontan nicht durch den Fügehilfsstoff benetzbar ist .
Die Fließsperre verhindert vorteilhaft, dass der Fügehilfs- stoff aus dem Spalt ausgetragen wird, wenn sich dieser bei- spielsweise bei der Erhöhung der Betriebstemperatur ausdehnt. Allerdings muss in dem Spalt bzw. dem Durchgangsloch genügend Platz vorhanden sein, damit sich der Fügehilfsstoff ausdehnen kann. Dies kann beispielsweise durch ein mit dem Fügespalt verbundenes Reservoir gewährleistet werden, wobei auch das Durchgangsloch als Reservoir dienen kann. Auch der Oberflächenbereich mit verringerter Benetzbarkeit kann als Reservoir dienen, weil sich der Fügehilfsstoff - erzwungen durch die Volumenzunahme - in diesen Oberflächenbereich ausdehnen kann, jedoch bei einer anschließenden Abkühlung aus diesem Oberflächenbereich wegen der verringerten Benetzbarkeit wieder in Richtung des Bereichs des Restspalts zurückgedrängt wird. Weitere Einzelheiten der Erfindung werden nachfolgend anhand der Zeichnung beschrieben. Gleiche oder sich entsprechende Zeichnungselemente sind jeweils mit den gleichen Bezugszei¬ chen versehen und werden nur insoweit mehrfach erläutert, wie sich Unterschiede zwischen den einzelnen Figuren ergeben. Es zeigen:
Figur 1 bis 4 Ausführungsbeispiele der erfindungsgemäßen
Baugruppe jeweils geschnitten und Figur 5 ein Ausführungsbeispiel des erfindungsgemäßen
Verfahrens jeweils in einem repräsentativen Fertigungsschritt geschnitten, wobei Metallisierungen im Spalt der Übersichtlichkeit halber teilweise nicht dargestellt sind.
In Figur 1 ist eine elektronische Baugruppe dargestellt, bei der ein Bauelement 11 in Form eines Halbleiterchips zwischen einem ersten Substrat 12 in Form einer Leiterplatte und einem zweiten Substrat 13 in Form eines keramischen Schaltungsträ¬ gers gehalten ist. Auf dem zweiten Substrat 13 ist das Bau¬ element 11 mittels Sinterverbindungen 14 elektrisch kontaktiert. Außerdem sind das erste Substrat 12 und das zweite Substrat 13 über Lötverbindungen 15 direkt miteinander elekt- risch kontaktiert.
Zwischen dem ersten Substrat 12 und dem zweiten Substrat 13 ist eine Kavität 16 ausgebildet, die aus einer Vertiefung im ersten Substrat besteht. In dieser Kavität 16 befindet sich auch das elektronische Bauelement 11. Allerdings ergibt sich zwischen dem elektronischen Bauelement 11 und einem Boden 17 der die Kavität 16 bildenden Vertiefung ein Spalt 18, wobei dieser durch eine Metallisierung 19 des Bauelements 11 und eine Metallisierung 20 des Bodens 17 ausgekleidet ist. Außer¬ dem mündet in den Spalt 18 eine Durchgangsloch 21, welches eine Außenseite 22 des ersten Substrats 12 mit dem Spalt 18 verbindet. Dieses Durchgangsloch 21 ist mit einer Metall- schicht 23 ausgekleidet, die sich am Rand des Durchgangslochs 21 auch auf die Außenseite 22 des ersten Substrats 12 er¬ streckt. Diese Metallschicht 23 ist als Durchkontaktierung im ersten Substrat 12 hergestellt worden. Der Spalt 18 sowie das Durchgangsloch 21 sind mit dem Füge- hilfsstoff 24 ausgefüllt. Außerdem ist das Durchgangsloch 21 optional auf der Außenseite 22 mit einem elektrischen Iso¬ lierstoff 25 verschlossen, um eine elektrische Isolation zu gewährleisten. Dies kann zum Beispiel mit einer Silikonmasse oder einem Epoxidharzkleber erfolgen.
Gemäß Figur 2 kommen ein erstes Substrat 12 und als zweites Substrat 13 ein Schaltungsträger zum Einsatz, wobei der
Schaltungsträger als Leiterplatte oder als Keramiksubstrat ausgebildet sein kann. Auf dem zweiten Substrat sind mehrere elektronische Bauelemente 11 vorgesehen, die aufgrund von To¬ leranzen t unterschiedlich hoch sind. Hierbei handelt es sich um Leistungshalbleiter. Das erste Substrat ist über den Füge- hilfsstoff 24 mit den Bauelementen 11 verbunden. In Figur 2 ist dargestellt, wie die aufgrund der Toleranz t unterschied¬ lich hoch ausgebildeten Spalte 18 gleichmäßig mit dem Füge- hilfsstoff ausgefüllt sind.
Gemäß Figur 3 ist eine Baugruppe dargestellt, bei der der Spalt 18 nicht bis zum Rand des Bauelements 11 metallisiert ist. Entsprechend der Metallisierung 19 auf dem Bauelement 11 ist die Ausdehnung der Metallisierung 20 auf dem Boden 17 der Kavität 16 ausgerichtet. Dadurch entsteht in dem Spalt 18 ein Oberflächenbereich 30, der schwerer benetzbar ist, als die Metallisierung 19, 20. Auch das Durchgangsloch 21 ist wegen des Fehlens einer Metallisierung schwerer benetzbar. Dehnt sich der Fügehilfsstoff 24 aufgrund einer Erwärmung aus, so wird dieser in die Oberflächenbereiche 30 mit verringerter Benetzbarkeit gedrängt. Sobald sich der Fügehilfsstoff 24 wieder zusammenzieht, zieht sich dieser aufgrund der geringen Benetzbarkeit der Oberflächenbereiche 30 wieder in den Spalt zurück, und zwar in denjenigen Bereich, der mit den Metalli- sierungen 19, 20 versehen ist.
Gemäß Figur 4 ist ein Ausschnitt der Baugruppe dargestellt. Zu erkennen ist, dass das erste Substrat 12 eine zweite Ver¬ tiefung 31 aufweist, in der der Spalt 18 angeordnet ist. Da- durch entsteht zwischen dem Rand der zweiten Vertiefung 31 und dem Rand des Bauelements 11 eine Verengung, die als me¬ chanisches Hindernis 29 für den Fügehilfsstoff 24 wirkt.
Ein weiteres Hindernis 29 ist dadurch realisiert, dass das Durchgangsloch 21 durch zwei versetzte Sacklöcher ausgeführt ist, die einander durchdringen. So entsteht eine scharfe Um- lenkung, die als Hindernis 29 wirkt. Bei der ersten Füllung des Spalts 18 wird dieses Hindernis durch Aufbauen eines Überdrucks in einer hierzu vorgesehenen Dosiervorrichtung (nicht dargestellt) überwunden. Im Betrieb lässt sich dieses Hindernis durch den Fügehilfsstoff 24 jedoch nicht überwinden. Außerdem ist ein Reservoir für den sich ausdehnenden Fü- gehilfsstoff in einer dritten Vertiefung 32 vorgesehen, damit auf die Hindernisse 29 kein zu großer Druck ausgeübt wird.
Der Figur 5 lässt sich ein mögliches Fertigungsverfahren für die elektronische Baugruppe entnehmen. In einem ersten
Schritt können das Bauelement 11, das erste Substrat 12 und das zweite Substrat 13 in der in Figur 3 dargestellten Lage zusammengesetzt werden. Die so zusammengesetzte Baugruppe kann dann in nicht näher dargestellter Weise einen Reflow- Lötofen durchlaufen, wobei die Lötverbindungen 15 als
Diffusionslötverbindungen ausgebildet werden. Nach dem Erkal- ten kann mittels einer Dosiervorrichtung 26 der Fügehilfs- stoff in den Spalt 18 dispenst werden. Die erforderliche Men¬ ge des Fügehilfsstoffs stellt sich aufgrund des in dem Spalt 18 wirkenden Kapillareffekts automatisch ein.

Claims

Patentansprüche
1. Elektronische Baugruppe mit einem Bauelement (11), welches zwischen einem ersten Substrat (12) und einem zweiten Sub- strat (13) eingebaut ist, wobei
• das Bauelement mit dem ersten Substrat (12) und dem
zweiten Substrat (13) in elektrischem Kontakt steht und
• zwischen dem ersten Substrat (12) und dem Bauelement ein Spalt (18) vorhanden ist, der mit einem Fügehilfsstoff (24) überbrückt ist,
d a d u r c h g e k e n n z e i c h n e t,
dass der Fügehilfsstoff (24) in einem oberen Anteil des zulässigen Temperaturbereiches für den Betrieb der elektronischen Baugruppe flüssig ist, wobei eine Metallisierung (19) des Bauelements und eine Metallisierung (20) des ersten Sub¬ strats im Bereich des Spalts (18) vorhanden sind.
2. Baugruppe nach Anspruch 1,
d a d u r c h g e k e n n z e i c h n e t,
dass Fügehilfsstoff (24) bei einer Temperatur von 20 °C flüs¬ sig ist.
3. Baugruppe nach einem der voranstehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t,
dass der Fügehilfsstoff aus einem der folgenden Materialien, besteht :
Gallium,
einer Legierung aus Gallium und Indium, insbesondere einer Legierungszusammensetzung von mindestens 5 und höchstens 25 Gew-% Indium und dem Rest Gallium,
einer Legierung aus Gallium, Indium und Zinn, insbesondere in einer Legierungszusammensetzung von mindestens
20 bis höchstens 22 Gew-% Indium, von mindestens 10 bis höchstens 16 Gew-% Zinn und dem Rest Gallium,
einer Legierung aus Gallium, Indium, Zinn und Zink, insbesondere einer Legierungszusammensetzung von 25 Gew-% Indium, 13 Gew-% Zinn , 1 Gew-% Zink und dem Rest Gallium, • Quecksilber.
4. Baugruppe nach einem der voranstehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t,
dass das erste Substrat (12) ein Durchgangsloch (21) auf¬ weist, welches in den Spalt (18) mündet und durch den Füge- hilfsstoff (24) verschlossen ist.
5. Baugruppe nach einem der voranstehenden Ansprüche,, d a d u r c h g e k e n n z e i c h n e t,
dass das erste Substrat (13) und das zweite Substrat (18) ei¬ ne gegen die Umgebung geschlossene Kavität (16) ausbilden.
6. Baugruppe nach einem der voranstehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t,
dass das erste Substrat (12) oder der zweite Substrat (13) aus einer Keramik besteht.
7. Baugruppe nach einem der voranstehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t,
dass das erste Substrat (12) oder das zweite Substrat (13) aus einer Leiterplatte besteht.
8. Baugruppe nach einem der voranstehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t,
dass das erste Substrat (12) oder das zweite Substrat (13) aus einem Kühlkörper besteht.
9. Baugruppe nach einem der voranstehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t,
dass das Bauelement (11) ein Halbleiterchip ist.
10. Baugruppe nach einem der Ansprüche 4 bis 9,
d a d u r c h g e k e n n z e i c h n e t,
dass die Wände des Durchgangsloches (21) mit einer Metall¬ schicht (23) beschichtet sind.
11. Baugruppe nach Anspruch 10, d a d u r c h g e k e n n z e i c h n e t,
dass die Metallschicht (23) auf eine dem Spalt (18) gegen¬ überliegende Außenseite (22) des ersten Substrats (12) um den Rand des Durchgangsloches herum herausgeführt ist.
12. Baugruppe nach einem der voranstehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t,
dass das Durchgangsloch (21) außen mit einem elektrischen Isolierstoff (25) verschlossen ist.
13. Baugruppe nach einem der voranstehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t,
dass in dem Spalt (18) und/oder in dem Durchgangsloch (21) eine Fließsperre für den Fügehilfsstoff (24) in Form eines mechanischen Hindernisses (29) und/oder in Form eines Oberflächenbereiches (30) mit verringerter Benetzbarkeit vorgese¬ hen ist.
14. Verfahren zum Erzeugen einer elektronischen Baugruppe ge- maß einem der voranstehenden Ansprüche, bei dem ein Bauelement (11) zwischen einem ersten Substrat (12) und einem zwei¬ ten Substrat (13) montiert wird, wobei
• das Bauelement auf dem zweiten Substrat (13) kontaktiert wird und
· ein sich zwischen dem ersten Substrat (12) und dem Bauelement befindender Spalt (18) mit einem Fügehilfsstoff (24) überbrückt wird,
d a d u r c h g e k e n n z e i c h n e t,
dass der Fügehilfsstoff (24) unter Ausnutzung des Kapillaref- fektes in dem Spalt dosiert wird.
15. Verfahren nach Anspruch 14,
d a d u r c h g e k e n n z e i c h n e t,
dass das Dosieren durch Dispensen erfolgt.
PCT/EP2018/060136 2017-05-02 2018-04-20 Elektronische baugruppe mit einem zwischen zwei substraten eingebauten bauelement und verfahren zu dessen herstellung WO2018202438A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017207329.2A DE102017207329A1 (de) 2017-05-02 2017-05-02 Elektronische Baugruppe mit einem zwischen zwei Substraten eingebauten Bauelement und Verfahren zu dessen Herstellung
DE102017207329.2 2017-05-02

Publications (1)

Publication Number Publication Date
WO2018202438A1 true WO2018202438A1 (de) 2018-11-08

Family

ID=62143110

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2018/060136 WO2018202438A1 (de) 2017-05-02 2018-04-20 Elektronische baugruppe mit einem zwischen zwei substraten eingebauten bauelement und verfahren zu dessen herstellung

Country Status (2)

Country Link
DE (1) DE102017207329A1 (de)
WO (1) WO2018202438A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019209657A1 (de) * 2019-07-02 2021-01-07 Continental Automotive Gmbh Kühlanordnung

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6202298B1 (en) * 1996-05-02 2001-03-20 Tessera, Inc. Microelectronic connections with liquid conductive elements
US20050067714A1 (en) * 2003-09-30 2005-03-31 Rumer Christopher L. Method and apparatus for a dual substrate package
US20070267746A1 (en) * 2006-05-16 2007-11-22 Kerry Bernstein Dual-sided chip attached modules
US20100244221A1 (en) * 2009-03-27 2010-09-30 Chan Hoon Ko Integrated circuit packaging system having dual sided connection and method of manufacture thereof
US20150147896A1 (en) * 2013-11-26 2015-05-28 Lotes Co., Ltd Electrical connector
DE102014206601A1 (de) 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE102014206608A1 (de) 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE102014206606A1 (de) 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements auf einem Substrat

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08508611A (ja) * 1993-03-31 1996-09-10 ユニシス・コーポレイション 液体金属熱伝導部材およびそれを組入れた集積回路パッケージ
US6767765B2 (en) * 2002-03-27 2004-07-27 Intel Corporation Methods and apparatus for disposing a thermal interface material between a heat source and a heat dissipation device
US7554190B2 (en) * 2004-12-03 2009-06-30 Chris Macris Liquid metal thermal interface material system

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6202298B1 (en) * 1996-05-02 2001-03-20 Tessera, Inc. Microelectronic connections with liquid conductive elements
US20050067714A1 (en) * 2003-09-30 2005-03-31 Rumer Christopher L. Method and apparatus for a dual substrate package
US20070267746A1 (en) * 2006-05-16 2007-11-22 Kerry Bernstein Dual-sided chip attached modules
US20100244221A1 (en) * 2009-03-27 2010-09-30 Chan Hoon Ko Integrated circuit packaging system having dual sided connection and method of manufacture thereof
US20150147896A1 (en) * 2013-11-26 2015-05-28 Lotes Co., Ltd Electrical connector
DE102014206601A1 (de) 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE102014206608A1 (de) 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE102014206606A1 (de) 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements auf einem Substrat

Also Published As

Publication number Publication date
DE102017207329A1 (de) 2018-11-08

Similar Documents

Publication Publication Date Title
DE102010044709B4 (de) Leistungshalbleitermodul mit Metallsinterverbindungen sowie Herstellungsverfahren
WO2018202439A1 (de) Elektronische baugruppe mit einem zwischen zwei substraten eingebauten bauelement und verfahren zu dessen herstellung
DE112012003759T5 (de) Halbleitermodul, Schaltungs-Substrat
DE112005000952T5 (de) Elektronik-Modul und Verfahren zur Herstellung desselben
EP3103138A1 (de) Verfahren zum montieren eines elektrischen bauelements, bei der eine haube zum einsatz kommt, und zur anwendung in diesem verfahren geeignete haube
DE102014206608A1 (de) Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE3414065A1 (de) Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung
DE102004021054B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102011088218B4 (de) Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement und Verfahren zur Herstellung
EP2743973A2 (de) Verfahren zur Kontaktierung eines Halbleiterelements mittels Schweißens eines Kontaktelements an eine Sinterschicht auf dem Halbleiterelement und Halbleiterbauelement mit erhöhter Stabilität gegenüber thermomechanischen Einflüssen
EP3036761B1 (de) Verfahren zum diffusionslöten eines elektronischen bauelements mit einer montagefläche mit vertiefungen auf einem substrat
WO2009016039A1 (de) Elektronischer baustein mit zumindest einem bauelement, insbesondere einem halbleiterbauelement, und verfahren zu dessen herstellung
DE102007021073A1 (de) Schaltungsanordnung und Verfahren zum Herstellen einer Schaltungsanordnung
WO2008083853A1 (de) Elektronisches bauelementmodul und verfahren zu dessen herstellung
WO2018202438A1 (de) Elektronische baugruppe mit einem zwischen zwei substraten eingebauten bauelement und verfahren zu dessen herstellung
DE102014206606A1 (de) Verfahren zum Montieren eines elektrischen Bauelements auf einem Substrat
DE102018207537A1 (de) Verbundanordnung aus drei gestapelten Fügepartnern
DE102014203306A1 (de) Herstellen eines Elektronikmoduls
EP3345217B1 (de) Kühlvorrichtung, verfahren zur herstellung einer kühlvorrichtung und leistungsschaltung
DE102005024096A1 (de) Vorrichtung und Verfahren zur Montage elektrischer Bauteile
DE10121969C1 (de) Schaltungsanordnung in Druckkontaktierung und Verfahren zu seiner Herstellung
DE102019126311B3 (de) Stromleitendes Kühlelement, System und Verfahren zur Wärmeabführung von leistungselektronischen Bauteilen auf Platinen
WO2008071576A2 (de) Schaltungsanordnung und verfahren zum herstellen einer schaltungsanordnung
EP2019579A1 (de) Leistungshalbleitermodul mit verbundenem Substratträger und Herstellungsverfahren hierzu
DE102006058731A1 (de) Leiterplattenverbindung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18723418

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18723418

Country of ref document: EP

Kind code of ref document: A1