WO2009016039A1 - Elektronischer baustein mit zumindest einem bauelement, insbesondere einem halbleiterbauelement, und verfahren zu dessen herstellung - Google Patents

Elektronischer baustein mit zumindest einem bauelement, insbesondere einem halbleiterbauelement, und verfahren zu dessen herstellung Download PDF

Info

Publication number
WO2009016039A1
WO2009016039A1 PCT/EP2008/059354 EP2008059354W WO2009016039A1 WO 2009016039 A1 WO2009016039 A1 WO 2009016039A1 EP 2008059354 W EP2008059354 W EP 2008059354W WO 2009016039 A1 WO2009016039 A1 WO 2009016039A1
Authority
WO
WIPO (PCT)
Prior art keywords
component
layer composite
connection
carrier
contact surface
Prior art date
Application number
PCT/EP2008/059354
Other languages
English (en)
French (fr)
Inventor
Robert Weinke
Michael Kaspar
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Publication of WO2009016039A1 publication Critical patent/WO2009016039A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Definitions

  • the invention relates to an electronic component with at least one component, in particular a semiconductor component, and a method for its production.
  • An electronic component usually comprises a carrier or a substrate, on which a structured metal layer with metal or contact surfaces is applied. On some of the contact surfaces, one or more components, e.g. a semiconductor chip or a passive device applied. The one or more components are connected via a connecting means, usually a solder or an adhesive, with the respective contact surface. If one of the components has a backside contact, i. has a contact facing the carrier or substrate, so not only a mechanical, but also an electrical connection to the respective contact surface is made by the connecting means. In the electrical contacting at least some of the components each have a number of contact surfaces on their side facing away from the carrier top.
  • the electrical connection between the contact surfaces with one another and / or one of the contact surfaces of the metal layer is usually realized by using bonding wires or by a so-called planar connection technology.
  • a surface of the carrier equipped with the at least one component is first covered with an insulating layer. At the locations of the contact surfaces, openings are made in the insulation layer in order to expose them. Subsequently, a Porterzugteil is produced on the insulating layer.
  • the planar connection technology is known, for example, under the name SiPLIT (Siemens Planar Interconnect Technology).
  • SiPLIT Siemens Planar Interconnect Technology
  • the use of the planar connection technology has the advantage that, in addition to the production of electrical connection structures, a hermetic encapsulation of the components can be achieved at the same time.
  • electronic modules in which electrical connections using wire bridges (bonding wires) are realized, a encapsulation of a gel or a plastic mass must be provided for the encapsulation of the components.
  • At least one of the components is designed as a power semiconductor chip, very high temperatures of more than 150 ° C. are reached during operation of the electronic component. Due to the different coefficients of thermal expansion of the materials used in an electronic device of the types described above, thermal and thermomechanical stability problems may arise. In particular, a delamination of adjoining joining partners may occur, as a result of which the hermetic encapsulation of the electronic components may be damaged. As a result, the long-term reliability of the electronic component is reduced.
  • An inventive electronic component comprises at least one component, in particular a semiconductor component, in which the at least one component is arranged on a carrier arrangement. It is provided layer composite, the comprising several layers of an insulating material. The layer composite is connected to the carrier arrangement, so that the at least one component is enclosed or encapsulated between the layer composite and the carrier arrangement. The layer composite comprises a connection structure for electrically contacting the at least one component with another electrical functional element of the carrier arrangement or on the carrier arrangement or outside the layer composite.
  • a functional element is understood to mean any active or passive component, a contact surface or the like.
  • a component provided in the electronic component is preferably a chip-type component, such as a semiconductor or polymer type.
  • the invention is based on the finding that the long-term stability problems in the case of electronic components in the prior art are due to the materials which are strongly interconnected with one another and are very different.
  • the invention therefore proposes to carry out the connection structure or rewiring using a layer composite in which the connection structure is formed.
  • the layer composite which comprises a plurality of layers, which are arranged one above the other, can be made of a material which has properties adapted to the material of the carrier arrangement.
  • the support arrangement therefore expediently comprises an inorganic material, in particular a ceramic.
  • the layers of the layer composite are expediently likewise formed from an inorganic material, in particular a ceramic.
  • connection structure active and / or passive components can be provided in the layer composite, which are electrically connected to Porterzug Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg Weg and / or by contacting the connection structure.
  • components of a drive for the component can already be integrated in the layer composite.
  • the wiring complexity in the assembly of the electrical module is reduced to an electronic module.
  • connection contacts can represent load connections for the component.
  • connection contacts can be flexibly arranged at those locations of the electronic component which are best suited for subsequent further wiring or connection to a module.
  • Layer composite is arranged. In addition to the hermetic encapsulation of the device, this ensures excellent mechanical protection of the device.
  • At least one terminal contact surface may be provided at the bottom of the recess or recess for making electrical contact with a respective component contact surface.
  • the electrical connection between a respective component contact surface and a connection contact surface is formed by a first contact means of inorganic material, in particular a solder. This prevents that after joining layer composite and support assembly outgassing in the hermetically sealed recess or Deepening takes place, whereby the reliability of the device can be further increased.
  • the device is via a second contact means, which in particular of an inorganic material, such. a solder is formed, contacted on a contact surface, wherein the first contact means has a different melting temperature than the second contact means.
  • the bonding agent which connects the layer composite to a component contact surface is selected with a melting or processing temperature which does not impair the adhesive between the component contact surface and the support arrangement.
  • solder As an adhesive and for the electrical contacting is in addition to solder alternatively also a conductive adhesive.
  • a filler may further be provided, which fills a space formed between the semiconductor device and the recess.
  • a filling agent for example, a gel, a thermal grease, a silicone or an underfill can be used.
  • the filler serves the purpose of ensuring the hermetic encapsulation of the device in the electronic component and is preferably made of an inorganic material.
  • the layer composite has, in at least one of the layers, heat-conductive material at least in sections for the removal or storage of heat.
  • cooling layers can already be integrated into the electronic component, so that heat removal from the module is made possible not only via the carrier arrangement but also via the layer composite.
  • the layer composite has, in at least one of the layers, at least in sections a metallization as electromagnetic shielding. On the one hand, this facilitates integration into an electronic module and, on the other hand, reduces the costs of the electronic module, since a separate electromagnetic shielding may be unnecessary.
  • the carrier arrangement is in particular a DCB (direct copper bonding) substrate, which comprises a carrier, on whose two opposite main sides at least one contact surface is applied.
  • DCB substrates have proven to be particularly suitable for electronic components or modules which are used in the power range.
  • DCB substrates having a ceramic support can be easily used at temperatures of more than 150 0 C and ensure a reliable and efficient cooling of the applied on a contact surface of the power semiconductor device.
  • DCB substrates can be produced inexpensively.
  • the contact surfaces are formed, for example, by a galvanically applied copper layer which has a thickness of between 50 ⁇ m and 500 ⁇ m.
  • the layer composite is expediently designed as LTCC (low temperature co-fired ceramic) ceramic or thick-film ceramic.
  • An LTCC ceramic is a ceramic wiring substrate in multilayer construction.
  • a flexible raw material a so-called green tape, is used.
  • This unsintered foil consists of a mixture of glass, ceramics and solvents.
  • cutting green tapes is started for a corresponding number of layers.
  • the different layers or layers are first processed mechanically. This means that alignment and plated-through holes (so-called vias) are punched into the layers or introduced by laser. This is followed by a via filling pressure and the application of metallizations, resistors, for example by means of a thick-film screen printing process.
  • Usual materials for the connecting structures are gold, silver, platinum or palladium alloys.
  • the layers are stacked and pressed. By connecting the sintering at about 850 0 C to 900 0 C results in a layer composite.
  • the semiconductor component represents a power semiconductor component for power control of high currents.
  • the invention further proposes a method for producing an electronic component of the type described above, which comprises at least one component, in particular a semiconductor component.
  • a carrier assembly is provided.
  • a layer composite the more
  • Layers of an insulating material and a connecting structure formed therein provided.
  • the at least one component is arranged on the carrier arrangement or the connection structure.
  • a mechanical, and optionally electrical, connection to the carrier arrangement or the connection structure is produced, depending on where the at least one component has been arranged.
  • This is followed by the bonding of the layer composite to the carrier arrangement, wherein the at least one component is enclosed or encapsulated between the layer composite and the carrier arrangement and an electrical connection is established between the at least one component and the connection.
  • tion structure of the composite layer or between the component and the carrier assembly is made.
  • the provision of the layer composite comprises, as has already become clear from the preceding description, the production of the individual wiring levels of the components to be electrically contacted within the layer composite in a layer process.
  • the individual layers of the layer composite can be provided with conductor tensile structures and / or by means of contacts and connected to one another. This procedure corresponds to the known process in the production of LTCC ceramics.
  • At least two layers are needed for the composite layer.
  • recesses and / or depressions are provided for receiving a respective component.
  • the connection structure is formed.
  • connection is established between the component and the carrier arrangement by a first solder having a first melting temperature and between the component and the layer composite by a second solder having a second, lower melting temperature when the connection between the semiconductor component and the carrier arrangement is made takes place before the connection between the semiconductor device and the layer composite.
  • connection is established between the semiconductor component and the carrier arrangement by a first solder having a first melting temperature and between the semiconductor component and the laminate by a second solder having a second, higher melting temperature when the connection between the semiconductor component and the laminate is established occurs before the connection between the semiconductor device and the carrier assembly.
  • FIGURE is a schematic cross-sectional representation of an electronic component according to the invention.
  • the electronic component comprises as main components a carrier arrangement 10 and a layer composite 30. After the connection of the carrier arrangement 10 and the layer composite 30, components contained in the electronic component, such as e.g. Semiconductor chips, hermetically encapsulated and electrically contacted via a wiring structure of the layer composite 30.
  • components contained in the electronic component such as e.g. Semiconductor chips, hermetically encapsulated and electrically contacted via a wiring structure of the layer composite 30.
  • the carrier arrangement 10 is designed as a so-called DCB substrate.
  • DCB stands for Direct Copper Bonding.
  • the carrier assembly 10 comprises a ceramic carrier 11, on the front and back contact surfaces 12, 13, 14 are formed.
  • two contact surfaces 12, 13 are formed on the front side, which each serve to receive a power semiconductor component 15, 19.
  • the contact surfaces 12, 13, 14 have a layer thickness of about 300 .mu.m and are prepared by electroplating or by laminating and structuring a first full-surface applied, rolled copper layer.
  • the component 15 represents, for example, a power semiconductor switch, for example an IGBT or a MOSFET.
  • the component 19 is a diode which serves as a freewheeling diode for the component 15.
  • the component 15 is electrically and mechanically connected to the contact surface 12 with a component contact surface 16, which represents a first load connection, via an adhesive, for example a solder.
  • the component 19 is electrically and mechanically connected to a component contact surface 20 via the adhesive with the contact surface 13.
  • the connection between the components 15, 19 and the respective contact surfaces 12, 13 can also be made via a conductive adhesive or other adhesive.
  • the component 15 also has on its main side remote from the carrier 11 a component contact surface 18, e.g. a control terminal and a device contact pad 17, which is a second load terminal on.
  • the component 19 has on its side remote from the carrier 11 a component contact surface 21, a second load connection.
  • the device contact surfaces 17, 18 and 19 are electrically contacted via a connection structure of the layer composite 30.
  • the composite layer 30 is formed as LTCC ceramic or thick-film ceramic.
  • LTCC stands for Low Temperature Co-Fire Ceramics.
  • the layer composite 30 has a number of layers 31 to 39, which each consist of a ceramic material.
  • the number of layers 31 to 39 can in principle be chosen arbitrarily, for the exemplary embodiment nine layers are provided.
  • Conductive conductor structures 40, 41, 42 are provided in at least some of the layers 31 to 39.
  • the layers 31 to 39 have through contacts 44, 50, which are also referred to as vias.
  • a three-dimensional connection structure is provided, which allows the electrical connection of the components 15, 19 and optionally other components or contact surfaces of the support assembly 10 or other functional elements.
  • the individual layers 31 to 39 are produced in separate steps. Here, appropriate punchings are provided at locations of the through contacts and / or recesses. The vias / recesses can also be created using a laser.
  • the basis for the layers 31 to 39 is an initially flexible raw material, the so-called green tape. This is in foil form and consists of a mixture of glass, ceramics and solvents. After the mechanical processing of the respective layers, metallizations are applied to form the conductor strip structures and to fill the plated-through holes. In this case, further functional elements, such as resistors, coils, charge storage and the like can be generated. As material for the Porterzug Quilt and the plated-through holes gold, silver, platinum or palladium alloys are preferably used. After each layer 31 to 39 has been processed individually, these are aligned with one another, pressed and then pressed at about 850 0 C to 900 0 C, so that, for example, results in the layer composite 30 shown in the figure.
  • the layers 31 to 39 have different sized recesses. After superimposition and sintering of the complete layer composite recesses 58, 59 are formed, which serve to receive the components 15, 19 and extend over the layers 31 to 34.
  • the layer 31 has two recesses 60, 61, so that the contact surfaces 12, 13 come to lie in these.
  • the conductor traction structure 40 in the layer 35 forms a terminal contact surface 53.
  • the through-connection 44 in the same layer 35 forms a connection pad 52.
  • the terminal pads 52, 53 are aligned with the device pads 17 and 18.
  • On the connection pads 52, 53 is applied, via which the Final contact surface 52 with the device contact surface 18 and the terminal contact surface 53 with the device contact surface 17 can be electrically and mechanically connected to each other.
  • a terminal contact surface 55 is provided by the conductor traction structure 40 of the layer 35.
  • a contact means 57 e.g. a lot, upset.
  • the establishment of the electrical connection between the terminal pads 52, 53, 55 and the device pads 17, 18, 19 may be e.g. take place by a reflow soldering process, wherein the solder preferably has a melting temperature which is lower than the melting temperature of the solder, which connects the device contact surfaces 16, 20 with the contact surfaces 12, 13 of the carrier assembly 10. This ensures that the already made electrical connections are not resolved.
  • the layers 36, 37, 38 adjoining the layer 35 have superposed conductor patterns 42 which adjoin one another the Porterzug crochet 40 borders. Due to the conductor traction structures 42, a large-volume heat accumulator 43 is formed, which dissipates the heat from the component 15.
  • a functional element 46 for example a resistor, which extends over the adjacent th Porterzug Weg devis 41 is connected.
  • Another functional element 47 is connected to the connection structure of the layer composite 30 outside the layer composite 30 with plated-through holes 44.
  • the functional element 47 can represent, for example, an active or passive component.
  • the functional element 47 could serve to drive the components 15, 19.
  • connection contacts which are identified in the figure by the reference numerals 48, 49 and 56. These can represent load connection contacts, for example.
  • Further terminal contact surfaces 51, 54 are formed on plated-through holes 50 of the layer 32. A contact agent 57 is likewise applied to this.
  • the connection pads 51, 54 are electrically and mechanically connected when connecting the carrier assembly 10 and the layer composite 30 with the contact surfaces 12, 13.
  • connection structure in the layer composite 30 enables the device contact surface 20 via the contact surface 13, the connection contact surface 54, the conductor traction structure 41, 42, 40 with the second load connection on the device contact surface 17 of the component 15 connect to.
  • the first load connection on the component contact surface 16 is connected to the lateral connection contact 49 via the contact surface 12, the connection contact surface 51, the conductor pull structure 41.
  • the control contact, which is formed by the component contact surface 18, is connected via the terminal contact surface 52 and the plated-through holes 44 to the functional element 47.
  • the second load connection of the component 19, which is formed by the component contact surface 51, is via the terminal contact surface 55 and the conductor structure 41 on the lateral connection contact 56 or via the via 54, the Porterzug Quilt 41, the functional element 46, and the feedthroughs 44 at the connection contact 45 contacted. Since both the carrier assembly 10 and the composite layer 30 essentially consist of similar materials, namely ceramics, matched properties exist with respect to the coefficient of thermal expansion. As a result, a high thermo-mechanical stability is ensured.
  • the encapsulation of the components 15, 19 allows a mechanically robust structure.
  • the hermetic encapsulation of the building blocks 15, 19 also ensures high long-term stability. As described, active and passive components can be integrated into the layer composite 30.
  • the electronic component according to the invention is ensured since the separate production of each individual layer of the layer composite 30 makes it possible to test the wiring prior to assembly. This can reduce costs. Cooling layers or electromagnetic shielding can also be integrated into the layer composite 30.
  • the device is also resistant to high temperatures, ie suitable for applications above 200 ° C., since organic insulating materials can be avoided.
  • load connections to the module can be provided both laterally and on one of the main surfaces.
  • the components 15, 19 are first applied to the carrier assembly 10 and connected thereto. Only then does the connection with the layer composite 30 follow.
  • the components 15, 19 can also be initially connected in the recesses 58, 59 with the correspondingly provided connection contacts. Subsequently, the connection of the layer structure 30 with the carrier composite 10 can join.
  • a layer composite 30 formed in accordance with the above description is also provided with further components on the rear side of the carrier arrangement 10. It may further be provided to provide a cooling arrangement, for example a thick metal plate or a liquid-flowing heat sink, on the rear side of the carrier arrangement 10, and to arrange a module in FIG.
  • a further carrier arrangement 10 is arranged on the other side of the layer composite 30.
  • the invention is thus based on the idea of contacting and wiring components such as, for example, electronic components.
  • Power semiconductor switches or components by means of prepared in separate steps layered ceramic in conjunction with a DCB substrate make.

Abstract

Es wird ein elektronischer Baustein mit zumindest einem Bau- element (15, 19), insbesondere einem Halbleiterbauelement, beschrieben, bei dem das zumindest eine Bauelement (15, 19) auf einer Trägeranordnung (10) angeordnet ist. Es ist ein Schichtverbund (30) vorgesehen, der mehrere Schichten (31,..., 39) aus einem isolierenden Material umfasst. Der Schichtverbund (30) ist mit der Trägeranordnung (10) verbunden, so dass das zumindest ein Bauelement (15, 19) zwischen dem Schichtverbund (30) und der Trägeranordnung (10) eingeschlossen/eingekapselt ist. Der Schichtverbund (30) umfasst eine Verbindungsstruktur (40,..., 56) zur elektrischen Kontaktierung des zumindest einen Bauelements (15, 19) mit einem anderen elektrischen Funktionselement der Trägeranordnung (10) oder auf der Trägeranordnung (10) oder ausserhalb des Schichtverbunds (30).

Description

Beschreibung
Elektronischer Baustein mit zumindest einem Bauelement, insbesondere einem Halbleiterbauelement, und Verfahren zu dessen Herstellung
Die Erfindung betrifft einen elektronischen Baustein mit zumindest einem Bauelement, insbesondere einem Halbleiterbauelement, sowie ein Verfahren zu dessen Herstellung.
Ein elektronischer Baustein umfasst üblicherweise einen Träger oder ein Substrat, auf dem eine strukturierte Metallschicht mit Metall- oder Kontaktflächen aufgebracht ist. Auf manchen der Kontaktflächen sind jeweils ein oder mehrere Bau- elemente, z.B. ein Halbleiterchip oder ein passives Bauelement, aufgebracht. Das oder die Bauelemente sind über ein Verbindungsmittel, in der Regel ein Lot oder einen Kleber, mit der jeweiligen Kontaktfläche verbunden. Sofern eines der Bauelemente einen Rückseitenkontakt, d.h. einen dem Träger oder Substrat zugewandten Kontakt aufweist, so wird durch das Verbindungsmittel nicht nur eine mechanische, sondern auch eine elektrische Verbindung zu der jeweiligen Kontaktfläche hergestellt. Bei der elektrischen Kontaktierung weisen zumindest manche der Bauelemente jeweils eine Anzahl an Kontakt- flächen auf ihrer von dem Träger abgewandten Oberseite auf.
Die elektrische Verbindung zwischen den Kontaktflächen untereinander und/oder einer der Kontaktflächen der Metallschicht wird üblicherweise unter Verwendung von Bonddrähten oder durch eine sog. planare Verbindungstechnologie realisiert.
Bei letzterer wird eine Oberfläche des mit dem zumindest einen Bauelement bestückten Trägers zunächst mit einer Isolationsschicht bedeckt. An den Stellen der Kontaktflächen werden Öffnungen in die Isolationsschicht eingebracht, um diese freizulegen. Anschließend wird auf der Isolationsschicht eine Leiterzugstruktur hergestellt. Die planare Verbindungstechnologie ist beispielsweise unter der Bezeichnung SiPLIT (Siemens Planar Interconnect Technology) bekannt. Die Verwendung der planaren Verbindungstechnologie weist den Vorteil auf, dass neben der Herstellung elektrischer Verbindungsstrukturen gleichzeitig eine hermetische Verkapselung der Bausteine erzielt werden kann. Bei elektronischen Modulen, bei denen elektrische Verbindungen unter Verwendung von Drahtbrücken (Bonddrähte) realisiert werden, muss zur Verkapselung der Bauelemente ein Verguss aus einem Gel oder einer Kunststoffmasse vorgesehen werden.
Ist zumindest einer der Bausteine als Leistungshalbleiterchip ausgebildet, so werden beim Betrieb des elektronischen Bausteins sehr hohe Temperaturen von mehr als 150 0C erreicht. Aufgrund der unterschiedlichen thermischen Ausdehnungskoeffi- zienten der in einem elektronischen Baustein der oben beschriebenen Arten verwendeten Materialien kann es zu Problemen hinsichtlich der thermischen und thermomechanischen Stabilität kommen. So kann insbesondere eine Delamination aneinander grenzender Fügepartner auftreten, wodurch als Folge die hermetische Verkapselung der elektronischen Bausteine beschädigt sein kann. Hierdurch ist die Langzeitzuverlässigkeit des elektronischen Bausteins verringert.
Es ist daher Aufgabe der vorliegenden Erfindung einen elekt- ronischen Baustein und ein Verfahren zu dessen Herstellung anzugeben, welche eine Verkapselung der Bausteine bei dauerhafter thermischer und thermomechanischer Stabilität des e- lektronischen Bausteins bei Einsatztemperaturen, insbesondere über 150 0C, gewährleisten.
Diese Aufgaben werden durch die Merkmale der unabhängigen Patentansprüche gelöst. Vorteilhafte Ausführungsformen sind in den abhängigen Patentansprüchen wiedergegeben.
Ein erfindungsgemäßer elektronischer Baustein umfasst zumindest ein Bauelement, insbesondere ein Halbleiterbauelement, bei dem das zumindest eine Bauelement auf einer Trägeranordnung angeordnet ist. Es ist Schichtverbund vorgesehen, der mehrere Schichten aus einem isolierenden Material umfasst. Der Schichtverbund ist mit der Trägeranordnung verbunden, so dass das zumindest eine Bauelement zwischen dem Schichtverbund und der Trägeranordnung eingeschlossen bzw. eingekapselt ist. Der Schichtverbund umfasst eine Verbindungsstruktur zur elektrischen Kontaktierung des zumindest einen Bauelements mit einem anderen elektrischen Funktionselement der Trägeranordnung oder auf der Trägeranordnung oder außerhalb des Schichtverbunds .
Unter einem Funktionselement wird ein beliebiges aktives oder passives Bauelement, eine Kontaktfläche oder dergleichen verstanden. Ein in dem elektronischen Baustein vorgesehenes Bauelement ist bevorzugt ein in Chip-Form vorliegendes Bauele- ment, wie ein Halbleiter- oder Polymertyp.
Der Erfindung liegt die Erkenntnis zu Grunde, dass die Lang- zeitstabilitätsprobleme bei elektronischen Bausteinen im Stand der Technik durch die stark unterschiedlichen Eigen- Schäften miteinander verbundenen Materialien herrühren. Die Erfindung schlägt deshalb vor, die Verbindungsstruktur oder Umverdrahtung unter Verwendung eines Schichtverbunds vorzunehmen, in welchem die Verbindungsstruktur ausgebildet ist. Dabei lässt sich der Schichtverbund, welcher eine Mehrzahl an Schichten umfasst, welche übereinander angeordnet sind, aus einem Material fertigen, welches an das Material der Trägeranordnung angepasste Eigenschaften aufweist. Hierbei ist es insbesondere vorteilhaft, wenn die Materialien der Trägeranordnung und des Schichtverbundes hinsichtlich ihrer thermischen Ausdehnungskoeffizienten zueinander angepasst sind.
Zweckmäßigerweise umfasst die Trägeranordnung deshalb ein anorganisches Material, insbesondere eine Keramik. Die Schich- ten des Schichtverbunds sind zweckmäßigerweise ebenfalls aus einem anorganischen Material, insbesondere einer Keramik gebildet. Neben den angepassten Eigenschaften der Materialien der Trägeranordnung und des Schichtverbunds hinsichtlich des thermischen Ausdehnungskoeffizienten und die dadurch erreichte thermomechanische Stabilität weist der elektronische Baustein eine enorme Robustheit auf.
Neben der Verbindungsstruktur können in dem Schichtverbund aktive und/oder passive Bauelemente vorgesehen sein, die an Leiterzugstrukturen und/oder durch Kontaktierungen der Verbindungsstruktur elektrisch angeschlossen sind. Damit lassen sich in dem Schichtverbund bereits Bestandteile einer Ansteu- erung für das Bauelement integrieren. Hierdurch wird der Verdrahtungsaufwand bei der Montage des elektrischen Bausteins zu einem elektronischen Modul verringert.
Zweckmäßigerweise ist an zumindest einer Seitenkante und/oder einer von der Trägeranordnung abgewandten Hauptseite des
Schichtverbunds ein Anschlusskontakt der Verbindungsstruktur vorgesehen. Beispielsweise können die Anschlusskontakte Lastanschlüsse für das Bauelement darstellen. Die Anschlusskontakte lassen sich hierbei flexibel an solchen Stellen des e- lektronischen Bausteins anordnen, die für eine spätere weitere Verdrahtung oder einen Anschluss an ein Modul am Besten geeignet sind.
Eine weitere Ausbildung sieht vor, dass das zumindest eine Bauelement in einer Aussparung oder einer Vertiefung des
Schichtverbunds angeordnet ist. Neben der hermetischen Ver- kapselung des Bausteins wird hierdurch ein hervorragender mechanischer Schutz des Bausteins sichergestellt.
Am Boden der Aussparung oder der Vertiefung kann zumindest eine Anschlusskontaktfläche zur elektrischen Kontaktierung einer jeweiligen Bauelementkontaktfläche vorgesehen sein. Die elektrische Verbindung zwischen einer jeweiligen Bauelementkontaktfläche und einer Anschlusskontaktfläche ist durch ein erstes Kontaktmittel aus anorganischem Material, insbesondere einem Lot, gebildet. Hierdurch wird verhindert, dass nach dem Zusammenfügen von Schichtverbund und Trägeranordnung eine Ausgasung in der hermetisch verschlossenen Aussparung oder Vertiefung stattfindet, wodurch die Zuverlässigkeit des Bausteins weiter gesteigert werden kann.
Zweckmäßigerweise ist das Bauelement über ein zweites Kon- taktmittel, welches insbesondere aus einem anorganischen Material, wie z.B. einem Lot, gebildet ist, auf eine Kontaktfläche kontaktiert, wobei das erste Kontaktmittel eine andere Schmelztemperatur als das zweite Kontaktmittel aufweist. Hierdurch ist sichergestellt, dass z.B. eine bereits vorge- nommene elektrische Verbindung zwischen dem Baustein und der Trägeranordnung beim Verbinden dieses Halbzeugs mit dem Schichtverbund nicht beeinträchtigt wird. In diesem Fall wird das den Schichtverbund mit einer Bauelementkontaktfläche verbindende Haftmittel mit einer solchen Schmelz- bzw. Bearbei- tungstemperatur gewählt, welches das Haftmittel zwischen der Bauelementkontaktfläche und der Trägeranordnung nicht beeinträchtigt .
Als Haftmittel und für die elektrische Kontaktierung eignet sich neben Lot alternativ auch ein Leitkleber.
In der Aussparung oder Vertiefung kann weiter ein Füllmittel vorgesehen sein, das einen zwischen dem Halbleiterbauelement und der Aussparung gebildeten Freiraum ausfüllt. Als Füllmit- tel kann beispielsweise ein Gel, eine Wärmeleitpaste, ein Silikon oder ein Underfill verwendet werden. Das Füllmittel dient dem Zweck, die hermetische Verkapselung des Bauelements in dem elektronischen Baustein sicherzustellen und ist bevorzugt aus einem anorganischen Material.
Der Schichtverbund weist in einer weiteren Ausbildung in zumindest einer der Schichten zumindest abschnittsweise wärme- leitfähiges Material auf zur Abfuhr oder Speicherung von Wärme. Hierdurch lassen sich bereits in den elektronischen Bau- stein Kühl-Lagen integrieren, so dass eine Wärmeabfuhr von dem Baustein nicht nur über die Trägeranordnung, sondern auch über den Schichtverbund ermöglicht ist. In einer weiteren Ausführungsform weist der Schichtverbund in zumindest einer der Schichten zumindest abschnittsweise eine Metallisierung als elektromagnetische Schirmung auf. Dies erleichtert einerseits die Integration in einem elektronischen Modul und sorgt andererseits für eine Reduzierung der Kosten des elektronischen Moduls, da eine gesonderte elektromagnetische Schirmung gegebenenfalls entbehrlich ist.
Die Trägeranordnung ist insbesondere ein DCB (Direct Copper Bonding) -Substrat, das einen Träger umfasst, auf dessen beiden gegenüberliegenden Hauptseiten je zumindest eine Kontaktfläche aufgebracht ist. DCB-Substrate haben sich insbesondere für elektronische Bausteine oder Module bewährt, welche im Leistungsbereich eingesetzt werden. DCB-Substrate mit einem keramischen Träger können problemlos bei Temperaturen von mehr als 150 0C eingesetzt werden und sorgen für eine zuverlässige und effiziente Entwärmung des auf einer Kontaktfläche aufgebrachten Leistungshalbleiterbauelements. Darüber hinaus lassen sich DCB-Substrate kostengünstig herstellen. Die Kon- taktflächen sind beispielsweise durch eine galvanisch aufgebrachte Kupferschicht gebildet, die eine Dicke zwischen 50 μm und 500 μm aufweist.
Der Schichtverbund ist zweckmäßigerweise als LTCC (Low Tempe- rature Co-fired Ceramic) -Keramik oder als Dickschichtkeramik ausgebildet. Eine LTCC-Keramik ist ein keramischer Verdrahtungsträger im Mehrlagenaufbau. Als Basis wird ein flexibles Rohmaterial, ein sog. Green-Tape, verwendet. Diese ungesinterte Folie besteht aus einem Gemisch aus Glas, Keramik und Lösungsmitteln. Bei der Herstellung einer LTCC-Keramik wird mit dem Zuschnitt der Green-Tapes für eine entsprechende Anzahl an Lagen (Schichten) begonnen. Die unterschiedlichen Lagen bzw. Schichten werden zunächst mechanisch bearbeitet. Das heißt, es werden Justage- und Durchkontaktierungen (sog. Vi- as) in die Schichten gestanzt oder durch Laser eingebracht. Danach erfolgen ein Durchkontaktierungsfüllungsdruck und die Aufbringung von Metallisierungen, Widerständen z.B. mittels eines Dickschicht-Siebdruckprozesses. Übliche Materialien für die Verbindungsstrukturen sind Gold, Silber, Platin- bzw. Palladiumlegierungen. Anschließend werden die Schichten übereinander angeordnet und verpresst. Durch das Anschließen des Sintern bei ca. 850 0C bis 900 0C ergibt sich ein Schichtver- bund.
Durch die Möglichkeit, die Schichten vor dem Sintern einzeln und verschiedener Weise bearbeiten zu können kann der Schichtverbund, wie in der vorliegenden Erfindung vorgeschla- gen, als Umverdrahtungs- und Verkapselungsmittel im Zusammenspiel mit einer anderen Trägeranordnung für ein Bauelement verwendet werden. Im Rahmen der Bearbeitung der einzelnen Schichten sind Vertiefungen, Kanäle und andere Formen realisierbar. So können insbesondere passive Bauelemente als Funk- tionselemente realisiert werden.
Das Halbleiterbauelement stellt in einer weiteren Ausbildung ein Leistungshalbleiterbauelement zur Leistungssteuerung hoher Ströme dar.
Die Erfindung schlägt weiterhin ein Verfahren zum Herstellen eines elektronischen Bausteins der oben beschriebenen Art vor, welches zumindest ein Bauelement, insbesondere ein Halbleiterbauelement, umfasst. Zunächst wird eine Trägeranordnung bereitgestellt. Ferner wird ein Schichtverbund, der mehrere
Schichten aus einem isolierenden Material und eine darin ausgebildete Verbindungsstruktur umfasst, bereitgestellt. Das zumindest eine Bauelement wird auf der Trägeranordnung oder der Verbindungsstruktur angeordnet. Anschließend wird eine mechanische, und optional elektrische, Verbindung zu der Trägeranordnung oder der Verbindungsstruktur hergestellt, je nachdem worauf das zumindest eine Bauelement angeordnet wurde. Es schließt sich das Verbinden des Schichtverbunds mit der Trägeranordnung an, wobei das zumindest eine Bauelement zwischen dem Schichtverbund und der Trägeranordnung eingeschlossen bzw. eingekapselt wird und eine elektrische Verbindung zwischen dem zumindest einen Bauelement und der Verbin- dungsstruktur des Schichtverbunds oder zwischen dem Bauelement und der Trägeranordnung hergestellt wird.
Das Bereitstellen des Schichtverbunds umfasst hierbei, wie aus der vorangegangenen Beschreibung bereits deutlich wurde, die Herstellung der einzelnen Verdrahtungsebenen der elektrisch zu kontaktierenden Bausteine innerhalb des Schichtverbunds in einem Schichtverfahren. Dabei können die einzelnen Schichten des Schichtverbunds mit Leiterzugstrukturen und/oder durch Kontaktierungen versehen und miteinander verbunden werden. Diese Vorgehensweise entspricht dem bekannten Verfahren bei der Herstellung von LTCC-Keramiken .
Für den Schichtverbund werden mindestens zwei Schichten benö- tigt. In der ersten Schicht sind Aussparungen und/oder Vertiefungen zur Aufnahme eines jeweiligen Bauelements vorgesehen. In der zumindest einen weiteren Schicht ist die Verbindungsstruktur ausgebildet.
Die Herstellung der Verbindung erfolgt zwischen dem Bauelement und der Trägeranordnung durch ein erstes Lot mit einer ersten Schmelztemperatur sowie zwischen dem Bauelement und dem Schichtverbund durch ein zweites Lot mit einer zweiten, niedrigeren Schmelztemperatur, wenn die Herstellung der Ver- bindung zwischen dem Halbleiterbauelement und der Trägeranordnung vor der Herstellung der Verbindung zwischen dem Halbleiterbauelement und dem Schichtverbund erfolgt.
Die Herstellung der Verbindung erfolgt zwischen dem Halblei- terbauelement und der Trägeranordnung durch ein erstes Lot mit einer ersten Schmelztemperatur sowie zwischen dem Halbleiterbauelement und dem Schichtverbund durch ein zweites Lot mit einer zweiten, höheren Schmelztemperatur, wenn die Herstellung der Verbindung zwischen dem Halbleiterbauelement und dem Schichtverbund vor der Herstellung der Verbindung zwischen dem Halbleiterbauelement und der Trägeranordnung erfolgt. Durch diese beiden, alternativen Varianten ist sichergestellt, dass eine bereits einmal hergestellte Verbindung zwischen jeweiligen Verbindungspartnern durch das Herstellen weiterer Verbindungen zwischen anderen Verbindungspartnern nicht beeinträchtigt wird.
Die Erfindung wird nachfolgend weiter anhand eines Ausführungsbeispiels in einer Figur erläutert. Die einzige Figur stellt in einer schematischen Querschnittsdarstellung einen erfindungsgemäßen elektronischen Baustein dar.
Der elektronische Baustein umfasst als Hauptkomponenten eine Trägeranordnung 10 und einen Schichtverbund 30. Nach der Verbindung der Trägeranordnung 10 und des Schichtverbunds 30 sind in dem elektronischen Baustein enthaltene Bauelemente, wie z.B. Halbleiterchips, hermetisch verkapselt und über eine Verdrahtungsstruktur des Schichtverbunds 30 elektrisch kontaktiert .
Die Trägeranordnung 10 ist als sog. DCB-Substrat ausgebildet. DCB steht für Direct Copper Bonding. Die Trägeranordnung 10 umfasst einen keramischen Träger 11, auf dessen Vorder- und Rückseite Kontaktflächen 12, 13, 14 ausgebildet sind. Im Ausführungsbeispiel sind auf der Vorderseite beispielhaft zwei Kontaktflächen 12, 13 ausgebildet, welche jeweils zur Aufnahme eines Leistungshalbleiterbauelements 15, 19 dienen. Auf der Rückseite des keramischen Trägers 11 ist eine einzige Kontaktfläche 14 aufgebracht, die der Anbindung an ein weiteres Substrat zur Herstellung eines Moduls oder einen Kühlkör- per dient. Die Kontaktflächen 12, 13, 14 weisen eine Schichtdicke von ca. 300 μm auf und sind galvanisch oder durch Aufkaschieren und Strukturieren einer zunächst vollflächigen aufgebrachten, gewalzten Kupferschicht hergestellt.
Das Bauelement 15 stellt beispielsweise einen Leistungshalbleiterschalter, z.B. einen IGBT oder einen MOSFET dar. Das Bauelement 19 ist im Ausführungsbeispiel eine Diode, welche als Freilaufdiode für das Bauelement 15 dient. Das Bauelement 15 ist mit einer Bauelementkontaktfläche 16, welche einen ersten Lastanschluss darstellt, über ein Haftmittel, z.B. ein Lot, mit der Kontaktfläche 12 elektrisch und mechanisch verbunden. In entsprechender Weise ist das Bauelement 19 mit einer Bauelementkontaktfläche 20 über das Haftmittel mit der Kontaktfläche 13 elektrisch und mechanisch verbunden. Die Verbindung zwischen den Bauelementen 15, 19 und den jeweiligen Kontaktflächen 12, 13 kann auch über einen Leitkleber oder ein sonstiges Haftmittel erfolgen.
Das Bauelement 15 weist auf seiner dem Träger 11 abgewandten Hauptseite des Weiteren eine Bauelementkontaktfläche 18, z.B. einen Steueranschluss sowie eine Bauelementkontaktfläche 17, die einen zweiten Lastanschluss darstellt, auf. In entsprechender Weise weist das Bauelement 19 auf seiner von dem Träger 11 abgewandten Seite eine Bauelementkontaktfläche 21, einen zweiten Lastanschluss, auf. Die Bauelementkontaktflächen 17, 18 und 19 werden über eine Verbindungsstruktur des Schichtverbunds 30 elektrisch kontaktiert.
Der Schichtverbund 30 ist als LTCC-Keramik oder Dickschichtkeramik ausgebildet. LTCC steht für Low Temperature Co-Fire Ceramics. Der Schichtverbund 30 weist eine Anzahl an Schich- ten 31 bis 39 auf, welche jeweils aus einem keramischen Material bestehen. Die Anzahl der Schichten 31 bis 39 kann prinzipiell beliebig gewählt werden, für das Ausführungsbeispiel sind neun Schichten vorgesehen. In zumindest manchen der Schichten 31 bis 39 sind Leiterzugstrukturen 40, 41, 42 vor- gesehen. Ferner weisen die Schichten 31 bis 39 Durchkontak- tierungen 44, 50 auf, die auch als Vias bezeichnet werden. Über die Leiterzugstrukturen 40, 41, 42 und die Durchkontak- tierungen 44, 50 wird eine dreidimensionale Verbindungsstruktur bereitgestellt, welche den elektrischen Anschluss der Bauelemente 15, 19 sowie gegebenenfalls weiterer Bauelemente oder Kontaktflächen der Trägeranordnung 10 oder andere Funktionselemente erlaubt. Die einzelnen Schichten 31 bis 39 werden in separaten Schritten hergestellt. Hierbei werden an Stellen der Durchkontak- tierungen und/oder Aussparungen entsprechende Stanzungen vorgesehen. Die Durchkontaktierungen/Aussparungen können auch unter Verwendung eines Lasers erzeugt werden. Als Basis für die Schichten 31 bis 39 wird ein zunächst flexibles Rohmaterial, das sog. Green-Tape, verwendet. Dieses liegt in Folienform vor und besteht aus einem Gemisch aus Glas, Keramik und Lösungsmitteln. Nach dem mechanischen Bearbeiten der jeweili- gen Schichten werden Metallisierungen zur Ausbildung der Leiterzugstrukturen und zum Ausfüllen der Durchkontaktierungen aufgebracht. Hierbei können auch weitere Funktionselemente, wie z.B. Widerstände, Spulen, Ladungsspeicher und dergleichen erzeugt werden. Als Material für die Leiterzugstrukturen und die Durchkontaktierungen werden bevorzugt Gold, Silber, Platin bzw. Palladiumlegierungen verwendet. Nachdem jede Schichten 31 bis 39 einzeln bearbeitet wurde, werden diese zueinander ausgerichtet, verpresst und anschließend bei ca. 850 0C bis 900 0C verpresst, so dass sich z.B. der in der Figur ge- zeigte Schichtverbund 30 ergibt.
Wie sich aus der Querschnittsdarstellung der Figur gut ergibt, weisen die Schichten 31 bis 39 verschieden große Aussparungen auf. Nach dem Übereinanderlegen und Sintern des vollständigen Schichtverbundes sind Aussparungen 58, 59 ausgebildet, welche zur Aufnahme der Bauelemente 15, 19 dienen und sich über die Schichten 31 bis 34 erstrecken. Darüber hinaus weist die Schicht 31 zwei Aussparungen 60, 61 auf, so dass auch die Kontaktflächen 12, 13 in diesen zum Liegen kom- men.
Am Boden der Aussparung 58 bildet die Leiterzugstruktur 40 in der Schicht 35 eine Anschlusskontaktfläche 53 aus. Die Durch- kontaktierung 44 in der gleichen Schicht 35 bildet eine An- schlusskontaktfläche 52 aus. Die Anschlusskontaktflächen 52, 53 sind justiert zu den Bauelementkontaktflächen 17 und 18 angeordnet. Auf die Anschlusskontaktflächen 52, 53 ist je- aufgebracht, über welches die An- schlusskontaktfläche 52 mit der Bauelementkontaktfläche 18 und die Anschlusskontaktfläche 53 mit der Bauelementkontaktfläche 17 elektrisch und mechanisch miteinander verbunden werden können.
In entsprechender Weise ist in der Aussparung 59 eine Anschlusskontaktfläche 55 durch die Leiterzugstruktur 40 der Schicht 35 bereitgestellt. Auf dieser ist in entsprechender Weise ein Kontaktmittel 57, z.B. ein Lot, aufgebracht.
Die Herstellung der elektrischen Verbindung zwischen den Anschlusskontaktflächen 52, 53, 55 und den Bauelementkontaktflächen 17, 18, 19 kann z.B. durch ein Reflow-Lötverfahren stattfinden, wobei das Lot bevorzugt eine Schmelztemperatur aufweist, die geringer ist als die Schmelztemperatur des Lots, welches die Bauelementkontaktflächen 16, 20 mit den Kontaktflächen 12, 13 der Trägeranordnung 10 verbindet. Hierdurch ist sichergestellt, dass die bereits vorgenommenen e- lektrischen Verbindungen nicht gelöst werden.
Um zu vermeiden, dass nach dem Zusammenfügen von Trägeranordnung 10 und Schichtverbund 30 Freiräume in den Aussparungen 58, 59 verbleiben, können diese durch Füllmaterialien, wie z.B. Wärmeleitpaste, Underfill, Silikon und dergleichen ge- schlössen werden.
Um eine gute Entwärmung des im Ausführungsbeispiel als Leistungshalbleiterschalter ausgebildeten Bauelements 15 nicht nur über die Trägeranordnung 10, sondern auch über den Schichtverbund 30 gewährleisten zu können, weisen die an die Schicht 35 angrenzenden Schichten 36, 37, 38 übereinander angeordnete Leiterzugstrukturen 42 auf, welche an die Leiterzugstruktur 40 grenzen. Durch die Leiterzugstrukturen 42 ist ein großvolumiger Wärmespeicher 43 gebildet, welcher die Wär- me von dem Bauelement 15 abführt.
Beispielhaft ist in der Schicht 38 ein Funktionselement 46, z.B. ein Widerstand, vorgesehen, welcher über die benachbar- ten Leiterzugstrukturen 41 angeschlossen ist. Ein weiteres Funktionselement 47 ist außerhalb des Schichtverbunds 30 mit Durchkontaktierungen 44 an die Verbindungsstruktur des Schichtverbunds 30 angeschlossen. Das Funktionselement 47 kann beispielsweise ein aktives oder passives Bauelement darstellen. Zum Beispiel könnte das Funktionselement 47 zur Ansteuerung der Bausteine 15, 19 dienen.
Der Schichtverbund 30 ermöglicht das Vorsehen von seitlich angeordneten Anschlusskontakten, welche in der Figur mit den Bezugszeichen 48, 49 und 56 gekennzeichnet sind. Diese können beispielsweise Lastanschlusskontakte darstellen. Weitere Anschlusskontaktflächen 51, 54 sind an Durchkontaktierungen 50 der Schicht 32 ausgebildet. Auf diesen ist ebenfalls ein Kon- taktmittel 57 aufgebracht. Die Anschlusskontaktflächen 51, 54 werden beim Verbinden der Trägeranordnung 10 und des Schichtverbunds 30 mit den Kontaktflächen 12, 13 elektrisch und mechanisch verbunden.
Wie aus der Querschnittsdarstellung unschwer zu erkennen ist, ermöglicht es die Verbindungsstruktur in dem Schichtverbund 30, die Bauelementkontaktfläche 20 über die Kontaktfläche 13, die Anschlusskontaktfläche 54, die Leiterzugstruktur 41, 42, 40 mit dem zweiten Lastanschluss an der Bauelementkontaktflä- che 17 des Bauelements 15 zu verbinden. Der erste Lastanschluss an der Bauelementkontaktfläche 16 ist über die Kontaktfläche 12, die Anschlusskontaktfläche 51, die Leiterzugstruktur 41 mit dem seitlichen Anschlusskontakt 49 verbunden. Der Steuerkontakt, welcher durch die Bauelementkontaktfläche 18 ausgebildet ist, ist über die Anschlusskontaktfläche 52 und die Durchkontaktierungen 44 mit dem Funktionselement 47 verbunden. Der zweite Lastanschluss des Bauelements 19, welcher durch die Bauelementkontaktfläche 51 ausgebildet ist, ist über die Anschlusskontaktfläche 55 und die Leiterzug- struktur 41 an dem seitlichen Anschlusskontakt 56 oder über die Durchkontaktierung 54, die Leiterzugstruktur 41, das Funktionselement 46, und die Durchkontaktierungen 44 an dem Anschlusskontakt 45 kontaktierbar . Da sowohl die Trägeranordnung 10 als auch die Verbundschicht 30 im Wesentlichen aus ähnlichen Materialien, nämlich Keramiken bestehen, liegen angepasste Eigenschaften hinsichtlich des thermischen Ausdehnungskoeffizienten vor. Hierdurch ist eine hohe thermomechanische Stabilität gewährleistet. Das Verkapseln der Bauelemente 15, 19 ermöglicht ein mechanisch robustes Gebilde. Die hermetische Kapselung der Bausteine 15, 19 sorgt ferner für eine hohe Langzeitstabilität. Es lassen sich, wie beschrieben, aktive und passive Bauelemente in den Schichtverbund 30 integrieren. Ferner ist eine hohe Ausbeute des erfindungsgemäßen elektronischen Bausteins gewährleistet, da die separate Herstellung jeder einzelnen Schicht des Schichtverbunds 30 eine Prüfung der Verdrahtung vor dem Zu- sammenbau ermöglicht. Hierdurch lassen sich Kosten senken. In den Schichtverbund 30 lassen sich ferner Kühllagen oder e- lektromagnetische Abschirmungen integrieren. Der Baustein ist ferner hochtemperaturstabil, d.h. für Anwendungen oberhalb von 200 0C geeignet, da organische Isolationsstoffe vermieden werden können. Ferner können Lastanschlüsse an den Baustein sowohl seitlich als auch an einer der Hauptflächen vorgesehen werden .
Im Ausführungsbeispiel sind die Bauelemente 15, 19 zunächst auf die Trägeranordnung 10 aufgebracht und mit dieser verbunden. Erst anschließend folgt die Verbindung mit dem Schichtverbund 30. Selbstverständlich können die Bauelemente 15, 19 auch zunächst in den Aussparungen 58, 59 mit den entsprechend vorgesehenen Anschlusskontakten verbunden werden. Anschlie- ßend kann sich die Verbindung der Schichtstruktur 30 mit dem Trägerverbund 10 anschließen.
In einer weiteren alternativen Ausführungsform kann vorgesehen sein, dass auch auf der Rückseite der Trägeranordnung 10 ein entsprechend der vorstehenden Beschreibung ausgebildeter Schichtverbund 30 mit weiteren Bauelementen vorgesehen ist. Es kann weiterhin vorgesehen sein, auf die Rückseite der Trägeranordnung 10 eine Kühlanordnung, z.B. eine dicke Metallplatte oder einen flüssigkeitsdurchströmenden Kühlkörper vorzusehen, und auf diesen wiederum einen in Fig. 1 elektroni- sehen Baustein anzuordnen.
In einer weiteren alternativen Ausführungsform ist vorgesehen, dass eine weitere Trägeranordnung 10 auf der anderen Seite des Schichtverbunds 30 angeordnet wird.
Der Erfindung liegt damit der Gedanke zu Grunde, eine Kontak- tierung und Verdrahtung von Bauelemente, wie z.B. Leistungshalbleiterschaltern oder -bauelementen mittels in separaten Schritten hergestellter Schichtkeramik in Verbindung mit ei- nem DCB-Substrat vorzunehmen.

Claims

Patentansprüche
1. Elektronischer Baustein mit zumindest einem Bauelement (15, 19), insbesondere einem Halbleiterbauelement, bei dem - das zumindest eine Bauelement (15, 19) auf einer Trägeranordnung (10) angeordnet ist, und ein Schichtverbund (30) vorgesehen ist, der mehrere Schichten (31, .., 39) aus einem isolierenden Material umfasst, wobei - der Schichtverbund (30) mit der Trägeranordnung
(10) verbunden ist, so dass das zumindest eine Bauelement (15, 19) zwischen dem Schichtverbund (30) und der Trägeranordnung (10) eingeschlossen/eingekapselt ist, und - der Schichtverbund (30) eine Verbindungsstruktur (40, .., 56) zur elektrischen Kontaktierung des zumindest einen Bauelements (15, 19) mit einem anderen elektrischen Funktionselement der Trägeranordnung (10) oder auf der Trägeranordnung (10) oder außerhalb des Schicht- Verbunds (30) umfasst.
2. Baustein nach Anspruch 1, bei dem die Trägeranordnung (10) ein anorganisches Material, insbesondere eine Keramik, umfasst .
3. Baustein nach Anspruch 1 oder 2, bei dem die Schichten (31, .., 39) des Schichtverbunds (30) aus einem anorganischen
Material, insbesondere einer Keramik, gebildet sind.
4. Baustein nach einem der vorherigen Ansprüche, bei dem die Verbindungsstruktur (40, .., 56) in dem Schichtverbund (30) aktive und/oder passive Bauelemente umfasst, die an Leiterzugstrukturen (40, 41, 42) und/oder Durchkontaktierungen (44, 50) der Verbindungsstruktur (40, .., 56) elektrisch ange- schlössen sind.
5. Baustein nach einem der vorherigen Ansprüche, bei dem an zumindest einer Seitenkante und/oder einer von der Trägeran- Ordnung abgewandten Hauptseite des Schichtverbunds (30) ein Anschlusskontakt (48, 49; 51,.., 55) der Verbindungsstruktur (40, .., 56) vorgesehen ist.
6. Baustein nach einem der vorherigen Ansprüche, bei dem das zumindest eine Bauelement (15, 19) in einer Aussparung (58, 59) oder Vertiefung des Schichtverbunds (30) angeordnet ist.
7. Baustein nach Anspruch 6, bei dem am Boden der Aussparung (58, 59) oder der Vertiefung zumindest eine Anschlusskontaktfläche (54, 55) zur elektrischen Kontaktierung einer jeweiligen Bauelementkontaktfläche (17, 18; 21) vorgesehen ist.
8. Baustein nach Anspruch 6 oder 7, bei dem die elektrische Verbindung zwischen einer jeweiligen Bauelementkontaktfläche
(17, 18; 21) und einer Anschlusskontaktfläche (54, 55) durch ein erstes Kontaktmittel aus anorganischem Material, insbesondere einem Lot, gebildet ist.
9. Baustein nach Anspruch 8, bei dem das Bauelement (15, 19) über ein zweites Kontaktmittel auf eine Kontaktfläche (12, 13) kontaktiert ist, wobei das erste Kontaktmittel eine andere Schmelztemperatur als das zweite Kontaktmittel aufweist.
10. Baustein nach einem der Ansprüche 6 bis 9, bei dem in der Aussparung (58, 59) oder der Vertiefung ein Füllmittel vorgesehen ist, das einen zwischen dem Halbleiterbauelement und der Aussparung gebildeten Freiraum ausfüllt.
11. Baustein nach einem der vorherigen Ansprüche, bei dem der Schichtverbund (30) in zumindest einer der Schichten zumindest abschnittsweise wärmeleitfähiges Material aufweist zur Abfuhr oder Speicherung von Wärme.
12. Baustein nach einem der vorherigen Ansprüche, bei dem der Schichtverbund (30) in zumindest einer der Schichten zumindest abschnittweise eine Metallisierung als elektromagnetische Schirmung aufweist.
13. Baustein nach einem der vorherigen Ansprüche, bei dem die Trägeranordnung (10) ein DCB-Substrat ist, das einen Träger (11) umfasst, auf dessen beiden gegenüberliegenden Hauptsei- ten je zumindest eine Kontaktfläche (12, 13, 14) aufgebracht ist .
14. Baustein nach einem der vorherigen Ansprüche, bei dem der Schichtverbund (30) als LTCC-Keramik oder als Dickschichtke- ramik ausgebildet ist.
15. Baustein nach einem der vorherigen Ansprüche, bei dem das Halbleiterbauelement (15, 19) ein Leistungshalbleiterbauelement zur Leistungssteuerung hoher Ströme darstellt.
16. Verfahren zum Herstellen eines elektronischen Bausteins mit zumindest einem Bauelement (15, 19), insbesondere einem Halbleiterbauelement, nach einem der vorherigen Ansprüche, mit den Schritten: - Bereitstellen einer Trägeranordnung (10);
Bereitstellen eines Schichtverbunds (30), der mehrere Schichten (31, .., 39) aus einem isolierenden Material und eine darin ausgebildete Verbindungsstruktur (40, .., 56) umfasst; - Anordnen des zumindest einen Bauelements (15, 19) auf der Trägeranordnung (10) oder der Verbindungsstruktur (30) und Herstellen einer mechanischen, und optional e- lektrischen, Verbindung zu der Trägeranordnung (10) oder der Verbindungsstruktur (30); - flächiges Verbinden des Schichtverbunds (30) mit der Trägeranordnung (10), wobei das zumindest eine Bauelement (15, 19) zwischen dem Schichtverbund (30) und der Trägeranordnung (10) eingeschlossen/eingekapselt wird, und - eine elektrische Verbindung zwischen dem zumindest einen Bauelement (15, 19) und der Verbindungsstruktur (40, ..., 56) des Schichtverbunds (30) oder zwischen dem Bauelement (15, 19) und der Trägeranordnung (10) hergestellt wird.
17. Verfahren nach Anspruch 16, bei dem die Herstellung der Verbindung zwischen dem Bauelement (15, 19) und der Trägeranordnung (10) durch ein erstes Lot mit einer ersten Schmelztemperatur sowie zwischen dem Bauelement (15, 19) und dem Schichtverbund (30) durch ein zweites Lot mit einer zweiten, niedrigeren Schmelztemperatur erfolgt, wenn die Herstellung der Verbindung zwischen dem Halbleiterbauelement (15, 19) und der Trägeranordnung (10) vor der Herstellung der Verbindung zwischen dem Halbleiterbauelement und dem Schichtverbund (30) erfolgt .
18. Verfahren nach Anspruch 16, bei dem die Herstellung der
Verbindung zwischen dem Halbleiterbauelement (15, 19) und der Trägeranordnung (10) durch ein erstes Lot mit einer ersten Schmelztemperatur sowie zwischen dem Halbleiterbauelement (15, 19) und dem Schichtverbund (30) durch ein zweites Lot mit einer zweiten, höheren Schmelztemperatur erfolgt, wenn die Herstellung der Verbindung zwischen dem Halbleiterbauelement (15, 19) und dem Schichtverbund (30) vor der Verbindung zwischen dem Halbleiterbauelement und der Trägeranordnung (10) erfolgt.
PCT/EP2008/059354 2007-08-01 2008-07-17 Elektronischer baustein mit zumindest einem bauelement, insbesondere einem halbleiterbauelement, und verfahren zu dessen herstellung WO2009016039A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE200710036045 DE102007036045A1 (de) 2007-08-01 2007-08-01 Elektronischer Baustein mit zumindest einem Bauelement, insbesondere einem Halbleiterbauelement, und Verfahren zu dessen Herstellung
DE102007036045.4 2007-08-01

Publications (1)

Publication Number Publication Date
WO2009016039A1 true WO2009016039A1 (de) 2009-02-05

Family

ID=39828951

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2008/059354 WO2009016039A1 (de) 2007-08-01 2008-07-17 Elektronischer baustein mit zumindest einem bauelement, insbesondere einem halbleiterbauelement, und verfahren zu dessen herstellung

Country Status (2)

Country Link
DE (1) DE102007036045A1 (de)
WO (1) WO2009016039A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10211158B2 (en) 2014-10-31 2019-02-19 Infineon Technologies Ag Power semiconductor module having a direct copper bonded substrate and an integrated passive component, and an integrated power module

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT12317U1 (de) 2010-04-13 2012-03-15 Austria Tech & System Tech Verfahren zur integration eines elektronischen bauteils in eine leiterplatte sowie leiterplatte mit einem darin integrierten elektronischen bauteil
JP2013225622A (ja) 2012-04-23 2013-10-31 Jtekt Corp モーター制御用多層回路基板
US9209152B2 (en) 2013-04-19 2015-12-08 Infineon Technologies Ag Molding material and method for packaging semiconductor chips
DE102014206601A1 (de) 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE102014206608A1 (de) 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE102018102144A1 (de) 2018-01-31 2019-08-01 Tdk Electronics Ag Elektronisches Bauelement
DE102022120293A1 (de) 2022-08-11 2024-02-22 Rolls-Royce Deutschland Ltd & Co Kg Verfahren zur Herstellung einer Leiterplattenanordnung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030151143A1 (en) * 2002-02-14 2003-08-14 Macronix International Co., Ltd. Semiconductor packaging device and manufacture thereof
US20030169575A1 (en) * 2002-02-26 2003-09-11 Kyocera Corporation High frequency module
WO2006032219A1 (de) * 2004-09-23 2006-03-30 Technische Universität Braunschweig Carolo-Wilhelmina Integriertes schaltungsmodul und multichip-schaltungsmodul mit einem solchen integrierten schaltungsmodul
EP1667226A2 (de) * 2004-12-03 2006-06-07 Delphi Technologies, Inc. Wärmeableitung von oberflächenmontierten Bauelementen
DE102005037869A1 (de) * 2005-08-10 2007-02-15 Siemens Ag Anordnung zur hermetischen Abdichtung von Bauelementen und Verfahren zu deren Herstellung

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6789956B2 (en) * 2001-12-19 2004-09-14 Matsushita Electric Industrial Co., Ltd. Optical module

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030151143A1 (en) * 2002-02-14 2003-08-14 Macronix International Co., Ltd. Semiconductor packaging device and manufacture thereof
US20030169575A1 (en) * 2002-02-26 2003-09-11 Kyocera Corporation High frequency module
WO2006032219A1 (de) * 2004-09-23 2006-03-30 Technische Universität Braunschweig Carolo-Wilhelmina Integriertes schaltungsmodul und multichip-schaltungsmodul mit einem solchen integrierten schaltungsmodul
EP1667226A2 (de) * 2004-12-03 2006-06-07 Delphi Technologies, Inc. Wärmeableitung von oberflächenmontierten Bauelementen
DE102005037869A1 (de) * 2005-08-10 2007-02-15 Siemens Ag Anordnung zur hermetischen Abdichtung von Bauelementen und Verfahren zu deren Herstellung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10211158B2 (en) 2014-10-31 2019-02-19 Infineon Technologies Ag Power semiconductor module having a direct copper bonded substrate and an integrated passive component, and an integrated power module
US11322451B2 (en) 2014-10-31 2022-05-03 Infineon Technologies Ag Power semiconductor module having a direct copper bonded substrate and an integrated passive component, and an integrated power module

Also Published As

Publication number Publication date
DE102007036045A1 (de) 2009-02-05

Similar Documents

Publication Publication Date Title
EP3008753B1 (de) Leistungsmodul
DE102005047106B4 (de) Leistungshalbleitermodul und Verfahren zur Herstellung
WO2009016039A1 (de) Elektronischer baustein mit zumindest einem bauelement, insbesondere einem halbleiterbauelement, und verfahren zu dessen herstellung
DE102005047567B3 (de) Leistungshalbleitermodul mit Isolationszwischenlage und Verfahren zu seiner Herstellung
EP3231261B1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
DE112005000952T5 (de) Elektronik-Modul und Verfahren zur Herstellung desselben
DE102014101238A1 (de) In Leiterplatten eingebettetes Leistungsmodul
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
EP2524394A2 (de) Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil
WO2009132922A2 (de) Substrat-schaltungsmodul mit bauteilen in mehreren kontaktierungsebenen
WO2012152364A1 (de) Substrat mit elektrisch neutralem bereich
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
EP2108190B1 (de) Elektronisches bauelementmodul und verfahren zu dessen herstellung
DE10314172B4 (de) Verfahren zum Betreiben einer Anordnung aus einem elektrischen Bauelement auf einem Substrat und Verfahren zum Herstellen der Anordnung
DE102016103585A1 (de) Chip-Integrierendes Package mit Lötbarem Elektrischen Kontakt
DE102007031490B4 (de) Verfahren zur Herstellung eines Halbleitermoduls
DE102006059702A1 (de) Optoelektronisches Bauelement
DE102008031231B4 (de) Herstellungsverfahren für planare elektronsche Leistungselektronik-Module für Hochtemperatur-Anwendungen und entsprechendes Leistungselektronik-Modul
WO2018037047A1 (de) Leistungsmodul, verfahren zur herstellung und leistungselektronikschaltung
EP3384527A1 (de) Elektronisches leistungsmodul
DE102007036044A1 (de) Chipmodul und Verfahren zum Herstellen eines Chipmoduls
DE102012219568B3 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls und Leistungshalbleitermodul
DE102018204553B4 (de) Leistungselektronikmodul für Kraftfahrzeuganwendungen
DE102017211058B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements und elektronisches Bauelement
DE102015115133B3 (de) Verfahren zum Verbinden eines Kühlkörpers mit wenigstens einem Schaltungsträger durch Aufschrumpfen

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08786195

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08786195

Country of ref document: EP

Kind code of ref document: A1