DE3414065A1 - Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung - Google Patents

Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung

Info

Publication number
DE3414065A1
DE3414065A1 DE19843414065 DE3414065A DE3414065A1 DE 3414065 A1 DE3414065 A1 DE 3414065A1 DE 19843414065 DE19843414065 DE 19843414065 DE 3414065 A DE3414065 A DE 3414065A DE 3414065 A1 DE3414065 A1 DE 3414065A1
Authority
DE
Germany
Prior art keywords
layer
arrangement
substrate
powder
solvent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19843414065
Other languages
English (en)
Other versions
DE3414065C2 (de
Inventor
Werner 8000 München Baumgartner
Johannes Fellinger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19843414065 priority Critical patent/DE3414065A1/de
Publication of DE3414065A1 publication Critical patent/DE3414065A1/de
Application granted granted Critical
Publication of DE3414065C2 publication Critical patent/DE3414065C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27332—Manufacturing methods by local deposition of the material of the layer connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/102—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding of conductive powder, i.e. metallic powder

Description

  • Anordnung bestehend aus mindestens einem auf einem Substrat
  • befestigten elektronischen Bauelement und Verfahren zur Herstellung einer derartigen Anordnung Die Erfindung betrifft eine Anordnung bestehend aus mindestens einem auf einem Substrat befestigten elektronischen Bauelement, bei welcher eine metallische Kontaktierungsschicht des Bauelements über eine unter Temperatureinwirkung aus Metallpulver gebildete Verbindungsschicht mit einer metallischen Kontaktoberfläche des Substrats elektrisch und thermisch leitend verbunden.ist, sowie ein Verfahren zur Herstellung einer derartigen Anordnung.
  • Aus der DE-AS 19 42 880 ist es bekannt, Halbleiterchips derart an zugehörige Gehäuseteile anzulöten, daß zwischen eine rückseitige Kontaktierungsschicht des Halbleiterchips und das zugeordnete Gehäuseteil eine Folie oder ein dünnes Plättchen aus Lot gelegt wird und durch nachfolgende Erwärmung der gesamten Anordnung das Lot zum Schmelzen gebracht wird. Dabei bildet sich als Verbindungsschicht zwischen dem Halbleiterchip und dem zugehörigen Gehäuseteil eine homogene Lotschicht. Neben einer mechanischen Stabilität werden von derartigen Lötverbindungen insbesondere noch geringe elektrische Übergangswiderstände und ein möglichst kleiner Wärmewiderstand gefordert. Bei der Qualitätsprüfung derart gelöteter Halbleiterchips treten jedoch nach Lastwechselversuchen sowohl erhöhte elektrische Übergangswiderstände als auch erhöhte Wärmewiderstände der Lötverbindungen auf.
  • Aus Markt & Technik, Nr. 43, 29. Oktober 1982, S. 33 u. 34, ist es bekannt, zur Montage von elektronischen Bauelementen wie Halbleiterchips, Keramikkondensatoren und Chipwiderständen auf verschiedenen Substraten die Klebetechnik einzusetzen. Die hierbei verwendeten elektrisch leitenden Kleber sind heterogene Pasten, die aus einem Klebstoff, wie z.B. Epoxidharz, und einer elektrisch leitenden Metallfüllung bestehen. Die geklebten elektronischen Bauelemente überschreiten jedoch bei Prüfverfahren, wie Tieftemperaturzyklen, Erwärmung im Drucktopf oder dergleichen, bisweilen die zulässigen Grenzwerte für den elektrischen Ubergangswiderstand und den Wärmewiderstand.
  • Aus der DE-O# 32 27 815 ist eine Anordnung der eingangs genannten Arttekannt, bei welcher die Verbindungsschicht zwischen der Kontaktierungsschicht des Bauelements und der Kontaktoberfläche des Substrats aus einer bei Spitzentraturen im Bereich von 425 bis 5250 C gebrannten, Silberpulver enthaltenden Glaspaste gebildet wird. Das Glas, welches einen Erweichungspunkt im Bereich von 325 bis 4250 C hat und bei Temperaturen im Bereich von 420 bis 4500 C schmilzt, übernimmt dabei im wesentlichen die Aufgabe eines Bindemittels, d.h. die Befestigung der Bauelemente kann als eine Art Glasverklebung angesehen werden. Die elektrische Leitfähigkeit von derart aus Glas und Silber gebildeten Verbindungsschichten steigt erwartungsgemäß mit dem Silbergehalt an. Bei einem als Obergrenze angegebenen Silbergehalt von 95 Gew.-% sollte der Silbergehalt im allgemeinen nicht über 90 Gew.-% liegen, da sonst die Haftfestigkeit abfällt. Durch den als Binde- oder Klebemittel erforderlichen Glasanteil wird dann aber andererseits die elektrische und thermische Leitfähigkeit der Verbindungsschichten vermindert.
  • Der Erfindung liegt die Aufgabe zugrunde, für die Befestigung von elektronischen Bauelementen auf Substraten und insbesondere für die Befestigung von Halbleiterchips auf Systemträgern Verbindungsschichten anzugeben, die bei einer guten Haftfestigkeit einen geringen elektrischen iibergangswiderstand sowie einen kleinen Wärmewiderstand besitzen und erhöhten Zuverlässigkeitsanforderungen genügen.
  • Diese Aufgabe wird bei einer gattungsgemäßen Anordnung dadurch gelöst, daß die Verbindungsschicht ausschließlich aus durch Trockensintern verfestigtem Metallpulver besteht und sowohl#an die Kontaktierungsschicht des Bauelements als auch an die Kontaktoberfläche des Substrats angesintert ist. Unter Trockensintern wird hierbei ein Sintervorgang verstanden, bei dem keine flüssige Phase auftritt. Beim Trockensintern liegen also die Herstellungstemperaturen so niedrig, daß kein Bestandteil schmelzflüssig wird und die Verfestigung des Metallpulvers durch eine reine Festkörperreaktion erfolgt. Dabei wird ausgehend von den Berührungsstellen der Metallpulverkörner untereinander bzw. der Metallpulverkörner mit der Kontaktierungsschicht des Bauelements und der Kontaktoberfläche des Substrats durch Halsbildung die Oberfläche und damit die Oberflächenenergie verringert. Durch Platzwechselvorgänge an der Oberfläche werden dann die Lücken aufgefüllt und das Porenvolumen verringert, wobei die Verbindungsschicht schrumpft. Das Energieminimum wird schließlich dadurch angestrebt, daß gleichzeitig von den Berührungsstellen aus eine Rekristallisation einsetzt. Das resultierende Gefüge einer derart trockengesinterten und an die Kontaktierungsschicht und die Kontaktoberfläche angesinterten Verbindungsschicht kann durch Schliffbilder leicht sichtbar gemacht werden.
  • Der Erfindung liegt die Erkenntnis zugrunde, daß das für die elektrische und thermische Leitfähigkeit einer Ver- bindungsschicht erforderliche Metallpulver zur Verfestigung und zur Verbindung mit der Kontaktierungsschicht des Bauelements und der Kontaktoberfläche des Substrats unter vollständigem Verzicht auf Bindemittel, wie Glas oder Klebstoff, trockengesintert werden kann. Die Verbindungsschicht ist also als eine an die Kontaktierungsschicht und die Kontaktoberfläche angesinterte Sintermetallschicht ausgebildet, welche eine hohe mechanische Stabilität gewährleistet. Beim Sintern der Verbindungsschicht kommt es dabei zu kettenartigen Strukturen der zusammengefritteten Metallpulverkörner, wobei jeweils zwei benachbarte Metallpulverkörner einen elementaren elektrischen und thermischen Kontakt bilden. Die gesinterte Verbindungsschicht kann man sich dann als Parallelserienschaltung dieser elementaren Kontakte vorstellen. Da die Ketten dieser Parallelserienschaltung nicht durch elektrisch nicht leitende bzw. thermisch schlecht leitende Bindemittel, wie Glas oder Klebstoff, unterbrochen werden, zeichnen sich die gesinterten Verbindungsschichten durch einen äußerst geringen elektrischen Übergangswiderstand und einen sehr kleinen Wärmewiderstand aus. Weitere Vorteile der Sinterverbindungen bestehen darin, daß sie auch erhöhten Zuverlässigkeitsanforderungen genügen und bei niedriger Wärmebeanspruchung der elektronischen Bauelemente hergestellt werden können.
  • Gemäß einer bevorzugten Ausgestaltung der Erfindung ist die Verbindungsschicht aus dem Pulver eines Edelmetalles oder einer Edelmetall-Legierung gebildet. Derart hergestellte Verbindungsschichten weisen dann besonders niedrige elektrische Übergangswiderstände auf. Dabei hat es sich als besonders günstig herausgestellt, wenn die Verbindungsschicht aus Silberpulver gebildet ist. Außerdem kann die elektrische und thermische Leitfähigkeit noch dadurch weiter gesteigert werden, daß die Verbindungsschicht aus einem Metallpulver mit plättchenförmigen Pulverpartikeln gebildet ist.
  • Gemäß einer weiteren Ausgestaltung der Erfindung weist die Verbindungsschicht eine Schichtdicke zwischen 10 und 100 pm auf. Die relativ große Dicke der gesinterten Verbindungsschicht ist dabei für eine Optimierung der Temperaturwechselfestigkeit und der Lastwechselfestigkeit von Bedeutung.
  • Die Kontaktierungsschicht des Bauelements besteht vorzugsweise aus Silber, welches für das Ansintern der Verbindungsschicht besonders gut geeignet ist. Dabei ist es insbesondere bei der Befestigung von Halbleiterchips zweckmäßig, wenn die Kontaktierungsschicht auf eine Diffusionssperrschicht aus Nickel aufgebracht ist und wenn die Diffusionssperrschicht auf eine Haftschicht aus Titan aufgebracht ist.
  • Für das Ansintern der Verbindungsschicht an die Kontaktoberfläche des Substrats hat es sich als besonders günstig herausgestellt, wenn die Kontaktoberfläche des Substrats durch eine Silberschicht oder durch eine Palladium/Nickel-Schicht gebildet ist.
  • Ein bevorzugtes Verfahren zur Herstellung einer erfindungsgemäßen Anordnung ist durch folgende Merkmale gekennnzeichnet: a) eine aus Metallpulver und einem Lösungsmittel bestehende Paste wird schichtförmig auf die Kontaktierungsschicht des Bauelements und/oder die Kontaktoberfläche des Substrats aufgetragen, b) das Bauelement wird auf das Substrat aufgesetzt, c) das Lösungsmittel wird vollständig ausgetrieben, d) die gesamte Anordnung wird zur Bildung der Verbindungsschicht auf Sintertemperatur erwärmt.
  • Ein derartiges Verfahren ist bei der Massenproduktion von Bauteilen besonders günstig, da die aus dem Metallpulver und einem Lösungsmittel bestehende Paste durch in der Klebetechnik bereits bewährte Methoden wie Aufstempeln oder Siebdrucken aufgetragen werden kann. Besonders niedrige elektrische Übergangswiderstände werden dabei erzielt, wenn die Paste aus dem Pulver eines Edelmetalls oder einer Edelmetall-Legierung und einem Lösungsmittel gebildet wird.
  • Optimale Ergebnisse werden dabei dann erzielt, wenn die Paste aus Silberpulver und einem Lösungsmittel gebildet wird, wobei die Verwendung eines Silberpulvers mit plättchenförmigen Pulverpartikeln mit einer Korngröße c 15 pm bevorzugt wird.
  • Für die Herstellung und Verarbeitung der Paste hat sich die Verwendung von Cyclohexanol als Lösungsmittel besonders gut bewährt. Außerdem kann die Paste im Vakuum entgast werden, wodurch beim Vortrocknen bzw. Sintern eine Lunkerbildung sicher verhindert wird.
  • Insbesondere für die Massenproduktion von Bauteilen ist es günstig, wenn die Anordnung in einem Durchlaufofen unter Formiergas auf Sintertemperatur erwärmt wird. Das Temperaturprofil des Durchlaufofens wird dann zweckmäßigerweise derart eingestellt, daß zunächst das Lösungsmittel vollständig ausgetrieben wird und dann erst die Anordnung auf Sintertemperatur erwärmt wird.
  • Die Anordnung kann auch unter gleichzeitiger Anwendung von Druck auf das Bauelement und das Substrat auf Sintertemperatur erwärmt werden. Besonders günstige Drucksinterverbindun- gen können dabei dadurch erzielt werden, daß der Druck auf 80 bis 90 N/cm2 eingestellt wird. Dieses Drucksintern kann auch in einem Durchlaufofen vorgenommen werden. Steht kein Durchlaufofen zur Verfügung, so wird die Anordnung unter Schutz- oder Formiergas auf Sintertemperatur erwärmt. In diesem Fall ist es zweckmäßig, wenn das Lösungsmittel zuvor durch langsames Erwärmen über den Siedepunkt in einem Trockenschrank ausgetrieben wird.
  • Bei der Verwendung einer aus Silberpulver und einem Lösungsmittel gebildeten Paste beginnt der Sintervorgang bereits bei Temperaturen zwischen etwa 180 und 2000 C. Im Hinblick auf kurze Herstellungszeiten und eine besonders gute Qualität der Sinterverbindung hat es sich jedoch als optimal herausgestellt, wenn die Anordnung auf Sintertemperaturen zwischen 380 und 4200 C erwärmt wird.
  • Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Die Figuren 1 bis 4 zeigen dabei in vereinfachter schematischer Darstellung verschiedene Verfahrensstadien bei der Befestigung und Kontaktierung eines elektronischen Bauelements auf einem Substrat. Zur Verdeutlichung des Schichtaufbaus der Anordnung wurden dabei die Schichtstärken der einzelnen Zwischenschichten abweichend von übrigen Maßstab stark übertrieben dargestellt.
  • Figur 1 zeigt einen Schnitt durch ein Substrat S, das auf seiner Oberseite eine Kontaktoberfläche KO trägt. Bei dem Substrat S handelt es sich um einen kammförmigen Systemträger für Halbleiterchips, welcher aus einer Kupfer/Silber-Legierung mit einem geringen Silberanteil von 0,1 % besteht.
  • Die Kontaktoberfläche KO besteht aus einer 1 bis 2 pm dicken Palladium/Nickel-Schicht mit einem Nickelanteil von 25 %. Anstelle der durch selektive galvanische Metallabscheidung aufgebrachten Palladium/Nickel-Schicht wurde bei einer Variante eine 1 bis 2 Mm dicke Silberschicht als Kontaktoberfläche KO ebenfalls durch selektive galvanische Metallabscheidung aufgebracht.
  • Auf die Kontaktoberfläche KO des in Figur 1 dargestellten Substrats S wird gemäß Figur 2 eine Paste P schichtförmig aufgebracht. Das Aufbringen der Paste P erfolgt dabei durch Aufstempeln oder Siebdrucken. Als Ausgangsstoff für die Herstellung der Paste P wird Silberpulver mit plättchenförmigen Pulverpartikeln, einer Korngröße < 15 pm und einer Schüttdichte von ca. 1,9 g/ml verwendet. Dieses Silberpulver wird dann in Cyclohexanol als Lösungsmittel im Cewichtsverhältnis 4 : 1 mit einer Viskosität von ca. 2400 mPas suspendiert. Anschließend wird die derart hergestellte Paste P im Vakuum entgast, um später beim Vortrocknen bzw.
  • Sintern eine Lunkerbildung zu verhindern.
  • Nach dem Auftragen der Paste P wird gemäß Figur 3 ein elektronisches Bauelement B auf das Substrat S derart aufgesetzt, daß die rückseitige Kontaktierungsschicht KS des Bauelements B unmittelbar auf der durch die Paste P gebildeten Schicht liegt. Bei dem elektronischen Bauelement 8 handelt es sich in dem dargestellten Fall um einen Halbleiterchip, welcher im wesentlichen als eine Siliziumscheibe ausgebildet ist. Auf die Rückseite dieser Siliziumscheibe sind nacheinander eine 0,1 pm dicke Haftschicht HS aus Titan, eine 0,5 Mm dicke Diffusionssperrschicht DS aus Nickel und die bereits erwähnte Kontaktierungsschicht KS aufgebracht, wobei die Kontaktierungsschicht KS 0,1 Mm dick ist und aus Silber besteht.
  • Die gemäß Figur 3 vorbereitete Anordnung wird dann in einen Durchlaufofen eingebracht, dessen Temperaturprofil so eingestellt ist, daß zunächst das in der Paste P enthaltene Lösungsmittel vollständig ausgetrieben wird. Bei dem als Lösungsmittel verwendeten Cyclohexanol wird die gesamte Anordnung hierzu über den bei ca. 1600 C liegenden Siedepunkt erwärmt. Nach dem Austreiben des Lösungsmittels besteht die durch die Paste P gebildete Schicht nur noch aus Silberpulver, welches in dem Durchlaufofen durch Trockensintern zu der in Figur 4 dargestellten Verbindungsschicht VS verfestigt wird. Das Temperaturprofil des Durchlaufofens ist dabei so eingestellt, daß die gesamte Anordnung auf Sintertemperaturen zwischen 380 und 4200 C erwärmt wird, wobei der Sintervorgang zur Verhinderung von Oxydationen unter Formiergas vorgenommen wird. Die Verweilzeit der Anordnung in dem Durchlaufofen beträgt dabei etwa 45 Minuten, wobei etwa 10 Minuten auf das Austreiben des Lösungsmittels, etwa 10 bis 15 Minuten auf den Sintervorgang und etwa 20 bis 25 Minuten auf den Abkühlvorgang entfallen. Bei einer Variante des geschilderten Verfahrens wird bei der gemäß Figur 3 vorbereiteten Anordnung auf das Substrat S und das Bauelement B ein mechanischer Druck von etwa 80 bis 90 N/cm­ ausgeübt und die gesamte Anordnung gleichzeitig unter Schutz- oder Formiergas etwa 1 Minute lang auf Sintertemperaturen zwischen 380 und 4200 C erwärmt. Bei dieser Verfahrensvariante wird das Lösungsmittel zuvor an Luft in einem Trockenschrank durch langsames Erwärmen über den Siedepunkt ausgetrieben. Durch die gleichzeitige Anwendung von Druck und Wärme beim Sintervorgang -die im übrigen auch in einem Durchlaufofen vorgenommen werden kann- werden die mechanischen Eigenschaften der Verbindung von Bauelement B und Substrat S weiter verbessert.
  • Bei der in Figur 4 dargestellten fertigen Anordnung ist die Verbindungsschicht VS als ca. 30 gm dicke Sinterschicht ausgebildet, deren zusammengefrittete Silberkörner im Bereich der Schichtgrenzen auch an die Kontaktierungsschicht KS des Bauelements B bzw. die Kontaktoberfläche KO des Substrats S angesintert sind. Durch diese innige Sinterverbindung ergibt sich eine hohe Haftfestigkeit. Messungen an 4 x 4 mm2 Halbleiterchips ergaben einen Wärmewiderstand <1,5 Kelvin pro Watt. Geklebte Halbleiterchips ergaben demgegenüber einen bis zu 30 % höheren Wert und größere Streubreiten. Die bei den Sinterverbindungen ermittelten elektrischen Übergangswiderstände zwischen der Rückseite des Halbleiterchips und dem Gehäuse bzw. dem Substrat liegen bei ca. 10 p n . Zur Qualitätsprüfung durchgeführte Versuche wie Lastwechselversuche, Tieftemperaturzyklen und dergleichen ergaben kei#ne nennenswerte Verschlechterung der mechanischen, elektrischen und thermischen Eigenschaften, wobei in keinem Falle die zulässigen Grenzwerte überschritten wurden.
  • Bei der anhand der Figuren 1 bis 4 beschriebenen Anordnung handelt es sich um die Befestigung eines Halbleiterchips auf einem Systemträger bzw. Gehäuse. Andere elektronische Bauelemente wie Chipwiderstände, Chipkondensatoren und dgl.
  • können auf die gleiche Weise auf der Kontaktoberfläche eines Substrats befestigt werden. Hierbei kann die Kontaktoberfläche auch unmittelbar durch die Oberfläche eines homogenen metallischen Substrats gebildet werden. Außerdem kann es sich bei der Kontaktoberfläche auch um die Metallisierung eines Keramiksubstrats handeln. Hinsichtlich der verwendeten Materialien ist in erster Linie die Auswahl des Metallpulvers zur Bildung der Verbindungsschicht, das Material der Kontaktierungsschicht eines Bauelements und das Material der Kontaktoberfläche eines Substrats für die Qualität der Sinterverbindung von Bedeutung. Grundsätzlich muß dabei das für die Verbindungsschicht verwendete Metallpulver mit den für die Kontaktierungsschicht bzw. die Kontaktoberfläche verwendeten Materialien versinterbar sein, wobei der Sintervorgang als Festkörperreaktion ohne das Auftreten flüssiger Phasen vor sich gehen soll.
  • 24 Patentansprüche 4 Figuren Leerseite

Claims (24)

  1. Patentansprüche Anordnung bestehend aus mindestens einem auf einem Substrat befestigten elektronischen Bauelement, bei welcher eine metallische Kontaktierungsschicht des Bauelements über eine unter Temperatureinwirkung aus Metallpulver gebildete Verbindungsschicht mit einer metallischen Kontaktoberfläche des Substrats elektrisch und thermisch leitend verbunden ist, dadurch g e k e n n z e i c h n e t , daß die Verbindungsschicht (VS) ausschließlich aus durch Trockensintern verfestigtem Metallpulver besteht und sowohl an die Kontaktierungsschicht (KS) des Bauelements (B) als auch an die Kontaktoberfläche (Ko) des Substrats (S) angesintert ist.
  2. 2. Anordnung nach Anspruch 1, dadurch g e k e n nz e i c h n e t , daß die Verbindungsschicht (VS) aus dem Pulver eines Edelmetalles oder einer Edelmetall-Legierung gebildet ist.
  3. 3. Anordnung nach Anspruch 2, dadurch g e k e n nz e i c h n e t , daß die Verbindungsschicht (VS) aus Silberpulver gebildet ist.
  4. 4. Anordnung nach einem der vorhergehenden Ansprüche, dadurch g e k e n n z e i c h n e t , daß die Verbindungsschicht (VS) aus einem Netallpulver mit plättchenförmigen Pulverpartikeln gebildet ist.
  5. 5. Anordnung nach einem der vorhergehenden Ansprüche, dadurch g e k e n n z e i c h n e t , daß die Verbindungsschicht (VS) eine Schichtdicke zwischen 10 und 100 pm aufweist.
  6. 6. Anordnung nach einem der vorhergehenden Ansprüche, dadurch g e k e n n z e i c h n e t , daß die Kontaktierungsschicht (KS) des Bauelements (B) aus Silber besteht.
  7. 7. Anordnung nach Anspruch 6, dadurch g e k e n nz e i c h n e t , daß die Kontaktierungsschicht (KS) auf eine Diffusionssperrschicht (DS) aus Nickel aufgebracht ist.
  8. 8. Anordnung nach Anspruch 7, dadurch g e k e n nz e i c h n e t , daß die Diffusionssperrschicht (DS) auf eine Haftschicht (HS) aus Titan aufgebracht ist.
  9. 9. Anordnung nach einem der vorhergehenden Ansprüche, dadurch g e k e n n z e i c h n e t , daß die Kontaktoberfläche (Ko) des Substrats (S) durch eine Silberschicht gebildet ist.
  10. 10. Anordnung nach einem der Ansprüche 1 bis 8, dadurch g e k e n n z e i c h n e t , daß die Kontaktoberfläche (Ko) des Substrats (S) durch eine Palladium/Nickel-Schicht gebildet ist.
  11. 11. Verfahren zur Herstellung einer Anordnung nach Anspruch 1, g e k e n n z e i c h n e t durch folgende Merkmale: a) eine aus Metallpulver und einem Lösungsmittel bestehende Paste (P) wird schichtförmig auf die Kontaktierungsschicht (KS) des Bauelements (B) und/oder die Kontaktoberfläche (Ko) des Substrats (S) aufgetragen, b) das Bauelement (B) wird auf das Substrat (5) aufgesetzt, c) das Lösungsmittel wird vollständig ausgetrieben, d) die gesamte Anordnung wird zur Bildung der Verbindungsschicht (VS) auf Sintertemperatur erwärmt.
  12. 12. Verfahren nach Anspruch 11, dadurch g e k e n nz e i c h n e t , daß die Paste (P) aus dem Pulver eines Edelmetalles oder einer Edelmetall-Legierung und einem Lösungsmittel gebildet wird.
  13. 13. Verfahren nach Anspruch 12, dadurch g e k e n nz e i c h n e t , daß die Paste (P) aus Silberpulver und einem Lösungsmittel gebildet wird.
  14. 14. Verfahren nach Anspruch 13, dadurch g e k e n nz e i c h n e t , daß ein Silberpulver mit plättchenförmigen Pulverpartikeln verwendet wird.
  15. 15. Verfahren nach Anspruch 14, dadurch g e k e n nz e i c h n e t , daß plättchenförmige Pulverpartikel mit einer Korngröße 6 15 pm verwendet werden.
  16. 16. Verfahren nach einem der Ansprüche 11 bis 15, dadurch g e k e n n z e i c h n e t , daß als Lösungsmittel Cyclohexanol verwendet wird.
  17. 17. Verfahren nach einem der Ansprüche 11 bis 16, dadurch g e k e n n z e i c h n e t , daß die Paste (P) im Vakuum entgast wird.
  18. 18. Verfahren nach einem der Ansprüche 11 bis 17, dadurch g e k e n n z e i c h n e t , daß die Anordnung in einem Durchlaufofen unter Formiergas auf Sintertemperatur erwärmt wird.
  19. 19. Verfahren nach Anspruch 18, dadurch g e k e n nz e i c h n e t , daß das Temperaturprofil des Durchlaufofens derart eingestellt wird, daß zunächst das Lösungsmittel vollständig ausgetrieben wird und dann erst die Anordnung auf Sintertemperatur erwärmt wird.
  20. 20. Verfahren nach einem der Ansprüche 11 bis 19, dadurch g e k e n n z e i c h n e t , daß die Anordnung unter gleichzeitiger Anwendung von mechanischem Druck auf das Bauelement (B) und das Substrat (S) auf Sintertemperatur erwärmt wird.
  21. 21. Verfahren nach Anspruch 20, dadurch g e k e n nz e i c h n e t , daß der mechanische Druck auf 80 bis 90 N/crn2 eingestellt wird.
  22. 22. Verfahren nach Anspruch 20 oder 21, dadurch g ek e n n z e i c h n e t , daß die Anordnung unter Schutz-oder Formiergas auf Sintertemperatur erwärmt wird.
  23. 23. Verfahren nach einem der Ansprüche 20 bis 22, dadurch g e k e n n z e i c h n e t , daß das Lösungsmittel durch langsames Erwärmen über den Siedepunkt in einem Trockenschrank ausgetrieben wird.
  24. 24. Verfahren nach einem der Ansprüche 13 bis 15, dadurch g e k e n n z e i c h n e t , daß die Anordnung auf Sintertemperaturen zwischen 380 und 4200 C erwärmt wird.
DE19843414065 1984-04-13 1984-04-13 Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung Granted DE3414065A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19843414065 DE3414065A1 (de) 1984-04-13 1984-04-13 Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19843414065 DE3414065A1 (de) 1984-04-13 1984-04-13 Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung

Publications (2)

Publication Number Publication Date
DE3414065A1 true DE3414065A1 (de) 1985-12-12
DE3414065C2 DE3414065C2 (de) 1989-07-27

Family

ID=6233542

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843414065 Granted DE3414065A1 (de) 1984-04-13 1984-04-13 Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung

Country Status (1)

Country Link
DE (1) DE3414065A1 (de)

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0242626A2 (de) * 1986-04-22 1987-10-28 Siemens Aktiengesellschaft Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
EP0275433A1 (de) * 1986-12-22 1988-07-27 Siemens Aktiengesellschaft Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat, Folie zur Durchführung des Verfahrens und Verfahren zur Herstellung der Folie
DE3725269A1 (de) * 1987-07-30 1989-02-09 Messerschmitt Boelkow Blohm Verfahren zum einkapseln von mikroelektronischen halbleiter- und schichtschaltungen
WO1994027319A1 (de) * 1993-05-07 1994-11-24 Siemens Aktiengesellschaft Leistungshalbleiterbauelement mit pufferschicht
DE10009678C1 (de) * 2000-02-29 2001-07-19 Siemens Ag Wärmeleitende Klebstoffverbindung und Verfahren zum Herstellen einer wärmeleitenden Klebstoffverbindung
DE10062108A1 (de) * 2000-12-13 2002-06-27 Daimler Chrysler Ag Leistungsmodul mit verbessertem transienten Wärmewiderstand
DE10103294C1 (de) * 2001-01-25 2002-10-31 Siemens Ag Träger mit einer Metallfläche und mindestens ein darauf angeordneter Chip, insbesondere Leistungshalbleiter
US6776329B2 (en) 2000-03-31 2004-08-17 Siemens Aktiengesellschaft Method for producing a heat-conducting connection between two work pieces
DE102004057421A1 (de) * 2004-11-27 2006-06-08 Semikron Elektronik Gmbh & Co. Kg Druckkontaktiertes Leistungshalbleitermodul für hohe Umgebungstemperaturen und Verfahren zu seiner Herstellung
DE102007022336A1 (de) * 2007-05-12 2008-11-20 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitersubstrat mit Metallkontaktschicht sowie Herstellungsverfahren hierzu
WO2009019091A1 (de) * 2007-08-09 2009-02-12 Robert Bosch Gmbh Baugruppe sowie herstellung einer baugruppe
DE102007022338A1 (de) * 2007-07-26 2009-04-09 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterbauelement mit Metallkontaktschicht sowie Herstellungsverfahren hierzu
DE102007057346B3 (de) * 2007-11-28 2009-06-10 Fachhochschule Kiel Laminierte Leistungselektronikbaugruppe
US20090309459A1 (en) * 2007-03-22 2009-12-17 Toshinori Ogashiwa Metal paste for sealing, hermetic sealing method for piezoelectric element, and piezoelectric device
DE102008034952A1 (de) * 2008-07-26 2010-01-28 Semikron Elektronik Gmbh & Co. Kg Edelmetallverbindungsmittel und Verwendungsverfahren hierzu
DE102008034953A1 (de) * 2008-07-26 2010-01-28 Semikron Elektronik Gmbh & Co. Kg Edelmetallverbindungsmittel und Verwendungsverfahren hierzu
EP1993133A3 (de) * 2007-05-12 2010-09-08 SEMIKRON Elektronik GmbH & Co. KG Gesintertes Leistungshalbleitersubstrat sowie Herstellungsverfahren hierzu
CN102263068A (zh) * 2010-05-27 2011-11-30 赛米控电子股份有限公司 带低温压力烧结连接的两个连接配对件系统及其制造方法
EP2405474A1 (de) * 2009-03-06 2012-01-11 Tanaka Kikinzoku Kogyo K.K. Löthöcker, verfahren zur formung des löthöckers sowie verfahren zur montage eines substrats mit darauf geformtem löthöcker
US8253233B2 (en) 2008-02-14 2012-08-28 Infineon Technologies Ag Module including a sintered joint bonding a semiconductor chip to a copper surface
WO2013045367A3 (de) * 2011-09-30 2013-05-30 Robert Bosch Gmbh Elektronische baugruppe mit hochtemperaturstabilem substratgrundwerkstoff, verfahren zu ihrer herstellung und ihre verwendung in einer leistungselektronik
US8680668B2 (en) 2008-12-02 2014-03-25 Infineon Technologies Ag Device including a semiconductor chip and metal foils
US8925789B2 (en) 2010-09-03 2015-01-06 Heraeus Materials Technology Gmbh & Co. Kg Contacting means and method for contacting electrical components
DE102014103013A1 (de) * 2014-03-06 2015-09-10 Infineon Technologies Ag Verfahren zum Erzeugen einer getrockneten Pastenschicht, Verfahren zum Erzeugen einer Sinterverbindung, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Durchlaufanlage
DE102016107287A1 (de) * 2016-04-20 2017-11-09 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitereinrichtung und Verfahren zum Betrieb einer Leistungshalbleitereinrichtung
WO2021069328A1 (de) 2019-10-07 2021-04-15 Pink Gmbh Thermosysteme Anlage und verfahren zum verbinden von elektronischen baugruppen
DE102019134410A1 (de) * 2019-12-13 2021-06-17 Pink Gmbh Thermosysteme Anlage und Verfahren zum Verbinden von elektronischen Baugruppen sowie diesbezügliche Folienumsetzereinheit
WO2022162135A2 (de) 2021-01-29 2022-08-04 Pink Gmbh Thermosysteme Anlage und verfahren zum verbinden von elektronischen baugruppen
DE102021108635A1 (de) 2021-01-29 2022-08-04 Pink Gmbh Thermosysteme Anlage und Verfahren zum Verbinden von elektronischen Baugruppen

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10140826B4 (de) * 2000-12-13 2005-11-10 Infineon Technologies Ag Verfahren zur mehrschrittigen Bearbeitung eines dünnen und unter den Bearbeitungsschritten bruchgefährdeten Halbleiter-Waferprodukts
DE102004056702B3 (de) * 2004-04-22 2006-03-02 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
DE102004019567B3 (de) * 2004-04-22 2006-01-12 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
DE102005047567B3 (de) * 2005-10-05 2007-03-29 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Isolationszwischenlage und Verfahren zu seiner Herstellung
DE102005047566C5 (de) * 2005-10-05 2011-06-09 Semikron Elektronik Gmbh & Co. Kg Anordnung mit einem Leistungshalbleiterbauelement und mit einem Gehäuse sowie Herstellungsverfahren hierzu
DE102005058794A1 (de) 2005-12-09 2007-06-14 Semikron Elektronik Gmbh & Co. Kg Vorrichtung und getaktetes Verfahren zur Drucksinterverbindung
DE102006031844B4 (de) * 2006-07-07 2013-04-11 Technische Universität Braunschweig Carolo-Wilhelmina Verfahren zur Befestigung von elektronischen Bauelementen auf einem Träger durch Drucksinterung und somit hergestellte Schaltungsanordnung
DE102006033073B3 (de) * 2006-07-14 2008-02-14 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer hitze- und stoßfesten Verbindung des Baugruppen-Halbleiters und zur Drucksinterung vorbereiteter Halbleiterbaustein
DE102007006706B4 (de) 2007-02-10 2011-05-26 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung mit Verbindungseinrichtung sowie Herstellungsverfahren hierzu
DE102008034946B4 (de) 2008-07-26 2016-05-19 Semikron Elektronik Gmbh & Co. Kg Herstellungsverfahren eines Edelmetallverbindungsmittels
DE102009022660B3 (de) 2009-05-26 2010-09-16 Semikron Elektronik Gmbh & Co. Kg Befestigung eines Bauelements an einem Substrat und/oder eines Anschlusselementes an dem Bauelement und/oder an dem Substrat durch Drucksinterung
DE102009034138B4 (de) 2009-07-22 2011-06-01 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einem Sandwich mit einem Leistungshalbleiterbauelement
DE102010063021A1 (de) * 2010-12-14 2012-06-14 Robert Bosch Gmbh Elektronische Baugruppe mit verbesserter Sinterverbindung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3227815A1 (de) * 1981-08-03 1983-02-24 Johnson Matthey Inc., Malvern, Pa. Silber enthaltende metallisierungspaste sowie deren verwendung zum verkleben von siliciumhalbleitern auf substraten

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3227815A1 (de) * 1981-08-03 1983-02-24 Johnson Matthey Inc., Malvern, Pa. Silber enthaltende metallisierungspaste sowie deren verwendung zum verkleben von siliciumhalbleitern auf substraten

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
F.K. Moghadam: "Development of Adhesive Die Attach Technology in Cerdip Packages, Material Issues" in Solid State Techn. Jan. 1984, H. 1 S. 149-157 *
Ullmanns Encyklopädie der technichen Chemie, Verlag Chemie, Weinheim (1982) Bd. 21, S. 343 *

Cited By (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0242626A2 (de) * 1986-04-22 1987-10-28 Siemens Aktiengesellschaft Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
EP0242626A3 (en) * 1986-04-22 1989-01-25 Siemens Aktiengesellschaft Berlin Und Munchen Method for mounting electronic components on a substrate
US4810672A (en) * 1986-04-22 1989-03-07 Siemens Aktiengesellschaft Method of securing electronic components to a substrate
EP0275433A1 (de) * 1986-12-22 1988-07-27 Siemens Aktiengesellschaft Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat, Folie zur Durchführung des Verfahrens und Verfahren zur Herstellung der Folie
US4856185A (en) * 1986-12-22 1989-08-15 Siemens Aktiengesellschaft Method for fastening electronic components to a substrate using a film
DE3725269A1 (de) * 1987-07-30 1989-02-09 Messerschmitt Boelkow Blohm Verfahren zum einkapseln von mikroelektronischen halbleiter- und schichtschaltungen
WO1994027319A1 (de) * 1993-05-07 1994-11-24 Siemens Aktiengesellschaft Leistungshalbleiterbauelement mit pufferschicht
US5654586A (en) * 1993-05-07 1997-08-05 Siemens Aktiengesellschaft Power semiconductor component having a buffer layer
DE10009678C1 (de) * 2000-02-29 2001-07-19 Siemens Ag Wärmeleitende Klebstoffverbindung und Verfahren zum Herstellen einer wärmeleitenden Klebstoffverbindung
US6776329B2 (en) 2000-03-31 2004-08-17 Siemens Aktiengesellschaft Method for producing a heat-conducting connection between two work pieces
DE10062108A1 (de) * 2000-12-13 2002-06-27 Daimler Chrysler Ag Leistungsmodul mit verbessertem transienten Wärmewiderstand
US6812559B2 (en) 2000-12-13 2004-11-02 Daimlerchrysler Ag Power module with improved transient thermal impedance
DE10062108B4 (de) * 2000-12-13 2010-04-15 Infineon Technologies Ag Leistungsmodul mit verbessertem transienten Wärmewiderstand
DE10103294C1 (de) * 2001-01-25 2002-10-31 Siemens Ag Träger mit einer Metallfläche und mindestens ein darauf angeordneter Chip, insbesondere Leistungshalbleiter
US6864579B2 (en) 2001-01-25 2005-03-08 Siemens Aktiengesellschaft Carrier with a metal area and at least one chip configured on the metal area
DE102004057421A1 (de) * 2004-11-27 2006-06-08 Semikron Elektronik Gmbh & Co. Kg Druckkontaktiertes Leistungshalbleitermodul für hohe Umgebungstemperaturen und Verfahren zu seiner Herstellung
DE102004057421B4 (de) * 2004-11-27 2009-07-09 Semikron Elektronik Gmbh & Co. Kg Druckkontaktiertes Leistungshalbleitermodul für hohe Umgebungstemperaturen und Verfahren zu seiner Herstellung
US20090309459A1 (en) * 2007-03-22 2009-12-17 Toshinori Ogashiwa Metal paste for sealing, hermetic sealing method for piezoelectric element, and piezoelectric device
US8505804B2 (en) * 2007-03-22 2013-08-13 Tanaka Kikinzoku Kogyo K.K. Metal paste for sealing, hermetic sealing method for piezoelectric element, and piezoelectric device
US8558433B2 (en) 2007-03-22 2013-10-15 Tanaka Kikinzoku Kogyo K.K. Metal paste for sealing, hermetic sealing method for piezoelectric element, and piezoelectric device
EP1993132A3 (de) * 2007-05-12 2010-09-08 SEMIKRON Elektronik GmbH & Co. KG Leistungshalbleitersubstrat mit Metallkontaktschicht sowie Herstellungsverfahren hierzu
DE102007022336A1 (de) * 2007-05-12 2008-11-20 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitersubstrat mit Metallkontaktschicht sowie Herstellungsverfahren hierzu
EP1993133A3 (de) * 2007-05-12 2010-09-08 SEMIKRON Elektronik GmbH & Co. KG Gesintertes Leistungshalbleitersubstrat sowie Herstellungsverfahren hierzu
US9768036B2 (en) 2007-05-12 2017-09-19 Semikron Elektronik Gmbh & Co., Kg Power semiconductor substrates with metal contact layer and method of manufacture thereof
DE102007022338B4 (de) * 2007-07-26 2013-12-05 Semikron Elektronik Gmbh & Co. Kg Herstellungsverfahren für ein Leistungshalbleiterbauelement mit Metallkontaktschicht
DE102007022338A1 (de) * 2007-07-26 2009-04-09 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterbauelement mit Metallkontaktschicht sowie Herstellungsverfahren hierzu
US8110925B2 (en) 2007-07-26 2012-02-07 Semikron Elektronik Gmbh & Co., Kg Power semiconductor component with metal contact layer and production method therefor
US8552306B2 (en) 2007-08-09 2013-10-08 Robert Bosch Gmbh Assembly and production of an assembly
WO2009019091A1 (de) * 2007-08-09 2009-02-12 Robert Bosch Gmbh Baugruppe sowie herstellung einer baugruppe
US9233436B2 (en) 2007-08-09 2016-01-12 Robert Bosch Gmbh Assembly and production of an assembly
DE102007057346B3 (de) * 2007-11-28 2009-06-10 Fachhochschule Kiel Laminierte Leistungselektronikbaugruppe
US8415207B2 (en) 2008-02-14 2013-04-09 Infineon Technologies Ag Module including a sintered joint bonding a semiconductor chip to a copper surface
US8253233B2 (en) 2008-02-14 2012-08-28 Infineon Technologies Ag Module including a sintered joint bonding a semiconductor chip to a copper surface
DE102009000587B4 (de) * 2008-02-14 2015-08-27 Infineon Technologies Ag Verfahren zur Herstellung eines Moduls mit einer gesinterten Verbindung zwischen einem Halbleiterchip und einer Kupferoberfläche
DE102008034952B4 (de) * 2008-07-26 2016-05-19 Semikron Elektronik Gmbh & Co. Kg Edelmetallverbindungsmittel und Verwendungsverfahren hierzu
DE102008034953A1 (de) * 2008-07-26 2010-01-28 Semikron Elektronik Gmbh & Co. Kg Edelmetallverbindungsmittel und Verwendungsverfahren hierzu
DE102008034952A1 (de) * 2008-07-26 2010-01-28 Semikron Elektronik Gmbh & Co. Kg Edelmetallverbindungsmittel und Verwendungsverfahren hierzu
DE102009044641B4 (de) * 2008-12-02 2015-06-11 Infineon Technologies Ag Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung
US8680668B2 (en) 2008-12-02 2014-03-25 Infineon Technologies Ag Device including a semiconductor chip and metal foils
EP2405474A1 (de) * 2009-03-06 2012-01-11 Tanaka Kikinzoku Kogyo K.K. Löthöcker, verfahren zur formung des löthöckers sowie verfahren zur montage eines substrats mit darauf geformtem löthöcker
EP2405474A4 (de) * 2009-03-06 2015-05-27 Tanaka Precious Metal Ind Löthöcker, verfahren zur formung des löthöckers sowie verfahren zur montage eines substrats mit darauf geformtem löthöcker
CN102263068B (zh) * 2010-05-27 2015-08-26 赛米控电子股份有限公司 带低温压力烧结连接的两个连接配对件系统及其制造方法
EP2390914A1 (de) * 2010-05-27 2011-11-30 SEMIKRON Elektronik GmbH & Co. KG Anordnung zweier Verbindungspartner mit einer Niedertemperatur-Drucksinterverbindung und Herstellungsverfahren hierzu
CN102263068A (zh) * 2010-05-27 2011-11-30 赛米控电子股份有限公司 带低温压力烧结连接的两个连接配对件系统及其制造方法
US8925789B2 (en) 2010-09-03 2015-01-06 Heraeus Materials Technology Gmbh & Co. Kg Contacting means and method for contacting electrical components
WO2013045367A3 (de) * 2011-09-30 2013-05-30 Robert Bosch Gmbh Elektronische baugruppe mit hochtemperaturstabilem substratgrundwerkstoff, verfahren zu ihrer herstellung und ihre verwendung in einer leistungselektronik
DE102014103013A1 (de) * 2014-03-06 2015-09-10 Infineon Technologies Ag Verfahren zum Erzeugen einer getrockneten Pastenschicht, Verfahren zum Erzeugen einer Sinterverbindung, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Durchlaufanlage
DE102014103013B4 (de) * 2014-03-06 2017-09-21 Infineon Technologies Ag Verfahren zum Erzeugen einer getrockneten Pastenschicht, Verfahren zum Erzeugen einer Sinterverbindung und Durchlaufanlage zur Durchführung der Verfahren
DE102016107287A1 (de) * 2016-04-20 2017-11-09 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitereinrichtung und Verfahren zum Betrieb einer Leistungshalbleitereinrichtung
WO2021069328A1 (de) 2019-10-07 2021-04-15 Pink Gmbh Thermosysteme Anlage und verfahren zum verbinden von elektronischen baugruppen
CN114503248A (zh) * 2019-10-07 2022-05-13 平克有限公司热系统 用于连接电子组件的系统和方法
CN114503248B (zh) * 2019-10-07 2023-01-06 平克有限公司热系统 用于连接电子组件的系统和方法
US11676843B2 (en) 2019-10-07 2023-06-13 Pink Gmbh Thermosysteme System and method for connecting electronic assemblies
DE102019134410A1 (de) * 2019-12-13 2021-06-17 Pink Gmbh Thermosysteme Anlage und Verfahren zum Verbinden von elektronischen Baugruppen sowie diesbezügliche Folienumsetzereinheit
DE102019134410B4 (de) 2019-12-13 2021-07-29 Pink Gmbh Thermosysteme Anlage und Verfahren zum Verbinden von elektronischen Baugruppen sowie diesbezügliche Folienumsetzereinheit
DE102019134410C5 (de) 2019-12-13 2022-07-07 Pink Gmbh Thermosysteme Anlage und Verfahren zum Verbinden von elektronischen Baugruppen
WO2022162135A2 (de) 2021-01-29 2022-08-04 Pink Gmbh Thermosysteme Anlage und verfahren zum verbinden von elektronischen baugruppen
DE102021108635A1 (de) 2021-01-29 2022-08-04 Pink Gmbh Thermosysteme Anlage und Verfahren zum Verbinden von elektronischen Baugruppen

Also Published As

Publication number Publication date
DE3414065C2 (de) 1989-07-27

Similar Documents

Publication Publication Date Title
DE3414065A1 (de) Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung
EP0016307B1 (de) Verfahren zur Herstellung einer mehrschichtigen glaskeramischen Struktur mit innen liegenden Versorgungsleitungen auf Kupferbasis
EP1337376B1 (de) Lotmittel zur verwendung bei diffusionslotprozessen
DE69817648T2 (de) Verfahren zum Herstellen eines Keramik-Metall-Verbundsubstrats und Hartlotwerkstoff zum Verwenden in diesem Verfahren
DE602004006951T2 (de) Leitfähige paste
DE2617226C2 (de) Paste und Verfahren zur Bildung eines elektrischen Dickfilmleiters
DE10238320B4 (de) Keramische Leiterplatte und Verfahren zu ihrer Herstellung
DE10208635B4 (de) Diffusionslotstelle, Verbund aus zwei über eine Diffusionslotstelle verbundenen Teilen und Verfahren zur Herstellung der Diffusionslotstelle
DE3924225C2 (de) Verfahren zur Herstellung eines Keramik-Metall-Verbundsubstrats sowie Keramik-Metall-Verbundsubstrat
DE2558361A1 (de) Verfahren zum herstellen von durchgehend metallisierten bohrungen in mehrschichtigen keramischen moduln
DE69736144T2 (de) Teil für Halbleiter aus Aluminiumnitrid-Substratmaterial und seine Herstellungsmethode
DE3150880A1 (de) &#34;leitende paste und verfahren zu ihrer herstellung&#34;
DE102006004788A1 (de) Halbleiterbauelement und Fertigungsverfahren für dieses
DE60225508T2 (de) Leiterplatte und verfahren zu ihrer herstellung
DE10207109B4 (de) Keramische Leiterplatte
EP2844414B1 (de) Verfahren zur herstellung eines metallisierten aus aluminium bestehenden substrats
DE102018116410A1 (de) Verfahren zur Herstellung einer hochtemperaturfesten bleifreien Lotverbindung und hochtemperaturfeste bleifreie Lotverbindung
DE2606963C3 (de) Verfahren zur Herstellung einer hartlötbaren Dickschichtschaltung auf ein vorzugsweise aus einer Oxidkeramik bestehendes Trägerplättchen
DE3740773A1 (de) Verfahren zum herstellen elektrisch leitender verbindungen
DE19930190C2 (de) Lötmittel zur Verwendung bei Diffusionslötprozessen
EP0818061B1 (de) Verfahren zur erzeugung elektrisch leitfähiger verbindungsstrukturen
DE4103294A1 (de) Verfahren zum herstellen von elektrisch leitenden durchkontaktierungen in keramiksubstraten
CH652737A5 (de) Metallische, silberhaltige paste mit glas und ihre verwendung zum befestigen elektronischer bauteile.
DE3523808A1 (de) Verfahren zum loeten von teilen aus unterschiedlichen werkstoffen
DE3924140A1 (de) Chip-kondensator mit anschluessen sowie verfahren zu seiner herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 21/58

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee