DE102007057346B3 - Laminierte Leistungselektronikbaugruppe - Google Patents

Laminierte Leistungselektronikbaugruppe Download PDF

Info

Publication number
DE102007057346B3
DE102007057346B3 DE102007057346A DE102007057346A DE102007057346B3 DE 102007057346 B3 DE102007057346 B3 DE 102007057346B3 DE 102007057346 A DE102007057346 A DE 102007057346A DE 102007057346 A DE102007057346 A DE 102007057346A DE 102007057346 B3 DE102007057346 B3 DE 102007057346B3
Authority
DE
Germany
Prior art keywords
semiconductor module
module according
film
metal
polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007057346A
Other languages
English (en)
Inventor
Ronald Prof. Dr. Eisele
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fachhochschule Kiel
Original Assignee
Fachhochschule Kiel
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fachhochschule Kiel filed Critical Fachhochschule Kiel
Priority to DE102007057346A priority Critical patent/DE102007057346B3/de
Priority to PCT/DE2008/001963 priority patent/WO2009068010A1/de
Application granted granted Critical
Publication of DE102007057346B3 publication Critical patent/DE102007057346B3/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Halbleiterbaugruppe für die Leistungselektronik umfassend ein mindestens teilweise metallisiertes Substrat mit wenigstens einem darauf angeordneten, an der Unterseite elektrisch kontaktierten Halbleiterbauelement, gekennzeichnet durch eine das Halbleiterbauelement unter Druckbeaufschlagung dicht umschließende, elektrisch isolierende Polymerfolie aus einem unter Druck fließfähigen Polymer, wobei die Folie an vorbestimmten Stellen Schlitzungen aufweist, durch welche wenigstens ein Metallband als Kontaktelement mindestens einmal von der einen Folienseite auf die andere Folienseite geführt ist und die Oberseite des Halbleiterbauelements elektrisch kontaktiert.

Description

  • Die Erfindung betrifft eine Halbleiterbaugruppe für die Leistungselektronik, die in einem Ein-Schritt-Druckkontaktverfahren zusammengefügt und dabei zugleich laminiert wird.
  • Aus der DE 10 2004 057 494 A1 ist ein Halbleiterbauelement bekannt, bei dem die Oberseite durch eine das Element dicht umschließende, elektrisch isolierende Polymerfolie hindurch mittels einer Metallisierung elektrisch kontaktiert ist. Die DE 101 21 970 A1 beschreibt eine ähnliche Vorrichtung, deren Metallisierungen Bestandteil einer flexiblen Leiterplatte sind. Die DE 10 2006 014 582 A1 und die DE 10 2005 031 836 A1 betreffen Halbleiterbaugruppen, die mit einem als Kontaktelement dienenden Metallband versehen sind.
  • Halbleiterbaugruppen für die Leistungselektronik umfassen typisch eine Mehrzahl von Halbleiterbauelementen auf einem schaltungsgerecht vorstrukturierten Substrat sowie eine Anordnung von Verbindungselementen auf den Oberseiten der Bauelemente. Die Verbindungs- oder Kontaktelemente bestehen gewöhnlich aus einer Mehrzahl paralleler Bonddrähte, die durch eine geeignete Verbindungstechnik, z. B. Mikroreibschweißen bzw. Ultraschall-Ronden, in die Halbleiteroberflächen gerieben werden. Dies geht mit einer erheblichen Verformung der Drähte einher und ist hinsichtlich der Zyklenbelastung der Baugruppe mit Strömen der Größenordnung 100 A nachweislich von Nachteil für die Haltbarkeit der Bonds.
  • Die Halbleiterbauelemente selbst sind nach der Lehre der DE 34 14 065 A1 vorzugsweise über Drucksintertechnik (insbesondere mit Silber) flächig mit dem Substrat verbunden. Gängige Substrate sind Industriekeramiken mit beidseitigen Metallisierungsschichten, von denen wenigstens die den Halbleiterbauelementen zugewandte Seite vorstrukturiert ist. Die Vorstrukturierung realisiert eine schaltungsgerechte Anordnung von gegeneinander isolierten Leiterbahnen, über die die Verschaltung der auf die Leiterbahnen gesinterten Halbleiterbauelemente von der Unterseite her erfolgt. Das durch Drucksintern erzeugte Metallkissen zwischen Bauelement und Substrat dient neben der Befestigung auch der Realisierung eines geringen elektrischen Übergangswiderstandes sowie eines kleinen Wärmetransportwiderstandes. Die Montage der Baugruppe mit der den Bauelementen abgewandten Seite des Substrats auf einen Kühlkörper (z. B. Wasserkühlung) ist ebenfalls Stand der Technik.
  • Das Problem des Bondings der Kontaktelemente wird eingehend in der Arbeit von Amro et al., „Double-Sided Low-Temperature Joining Technique for Power Cycling Capability at High Temperature" (Proc. EPE2005, Dresden 11–14 Sept. 2005) untersucht. Die Arbeit kommt zu der Erkenntnis, dass die Lebensdauer von Leistungsbaugruppen erheblich gesteigert werden kann, wenn auch die Kontaktelemente auf den Oberseiten der Halbleiterbauelemente über eine Sintertechnik befestigt werden. Statt der nachteiligen Verformung der Kontaktelemente selbst wird die Sintermasse (z. B. Silberpulver-haltige Paste) unter Druck und Wärme geformt und zur festen Einbettung der Kontaktelemente veranlasst.
  • Da für die Drucksinterverbindung eine flächige Befestigung gegenüber der punktuellen des Drahtbonding zu bevorzugen ist, kommen in Amro et al. anstelle mehrerer parallel verlaufender Bonddrähte auch einzelne Metallbändchen („ribbon") z. B. aus Silber zum Einsatz. Diese sind durch ihre große Querschnittsfläche gut für den Transport großer Ströme geeignet.
  • Aufgrund der erheblichen Unterschiede in den Wärmeausdehnungskoeffizienten des Metalls der Kontaktelemente und der Halbleiterbauelemente können sich im Betrieb der Baugruppe Scherkräfte entlang der Baugruppenebene einstellen, die insbesondere auf die Kontaktbindungen wirken und diese mit der Zeit lösen. Als Abhilfe ist es Stand der Technik, die Kontaktelemente in Form von sich von der Baugruppenebene abhebenden Schlaufen anzuordnen, so dass die Wärmeausdehnung der Metallkontakte vorrangig zu Scherkraftkomponenten senkrecht zur Baugruppenebene führt, was schadlos für die Bonds bleibt. Solche Schlaufen sind bei Draht- und bei Ribbon-Bonds geläufig.
  • Zur Erzielung ausreichender Stoßfestigkeit der fertigen Leistungsbaugruppen ist es gängig, die Baugruppe mit einer Isoliermasse (z. B. Silikonkautschuk) bis oberhalb der Kontaktelemente zu vergießen. Bekannt ist dabei auch die Verwendung einer Vergussmasse mit hoher Dielektrizitätskonstante zur verbesserten inneren elektrischen Isolation.
  • Aus der DE 196 17 055 C1 ist eine Leistungsbaugruppe in Mehrschichtbauweise bekannt, bei deren Herstellung zeitgleich die elektrische Kontaktierung zwischen Substrat und Halbleiterbauelementen als auch zwischen Bauelementen und Verbindungselementen schaltungsgerecht in einem einzigen Arbeitsschritt, etwa durch isostatische Druckbeaufschlagung unter Erwärmung (Sinterschritt), erfolgen kann. Die Vergussmasse wird hierbei ersetzt durch vorgefertigte, insbesondere mit lokalen Aussparungen versehene Isoliermaterialfolien, so genannte PrePregs (PRE imPREGnated sheet material). Diese sind flexible Isolatorfolien (z. B. ein Polymer) mit beidseitigem Harzauftrag, wobei sich das Harz durch heißes Verpressen in seine endgültig feste Form bringen lässt. Auf die Halbleiterbauelemente und das PrePreg wird eine flexible Leiterplatte (z. B. Polyimid mit eingearbeiteten Kupferleiterbahnen) gelegt für eine schaltungsgerechte Kontaktierung der Bauelement-Oberseiten im Bereich der Aussparungen der PrePregs.
  • Ober- und Unterseiten der Halbleiterbauelemente werden bereits während der Bestückung mit Sinterpaste versehen. Durch Zufügen z. B. eines Tropfens Alkohol werden die Bauelemente bis zur Drucksinterung auf dem Substrat durch Adhäsion in Position gehalten. Die gesamte „Sandwich-Anordnung" aus Substrat, vorbefestigten Bauelementen, Prepreg und flexibler Leiterplatte kann dann mit einer einzigen Druckbeaufschlagung zu einer fertig laminierten Baugruppe gepresst werden.
  • Der heute gängige Druckbereich für den Drucksinterschritt liegt bei 10 MPa bis 60 MPa. Bei der Fertigung nach der Lehre der DE 196 17 055 C1 besteht deshalb das Risiko einer mechanischen Zerstörung insbesondere der Randbereiche der Halbleiterbauelemente. Die DE 10 2005 047 567 B3 lehrt deshalb, das PrePreg durch einen Isolationsformkörper zu ersetzen, der zunächst die Höhe der Halbleiterbauelemente überragt und Aussparungen für die Bauelemente aufweist, die länger und breiter als die Bauelementabmessungen sind. Durch den Pressvorgang wird die Höhe des Isolationsformkörpers verringert, wobei er sich zugleich seitlich ausdehnt und die Bauelemente dann von allen Seiten bündig umschließt. Auf diese Weise wird eine gleichmäßigere Druckverteilung während des Drucksinterns erreicht.
  • Die Isolationsformkörper der DE 10 2005 047 567 B3 haben neben der elektrischen Isolierung und der Druckverteilung auch den Vorzug einer relativ bündigen Nivellierung der Oberseiten von Bauelementen und Formkörper beim Pressvorgang. Die aufzubringende flexible Leiterplatte ist hierdurch unter dem hohen Druck nur geringen Niveauunterschieden ausgesetzt. Insbesondere wird sie so nicht über die Kanten der Bauelemente hinweg durch Andrücken geknickt, was die Leiterbahnen in der Leiterplatte beschädigen kann.
  • Gleichwohl besteht die laminierte Baugruppe auch nach der Lehre der DE 10 2005 047 567 B3 immer noch aus den vier oben genannten strukturierten Bauebenen, die vor dem Drucksintern sämtlich passgenau zusammengesetzt werden müssen.
  • Es ist deshalb die Aufgabe der Erfindung, eine laminierte Leistungsbaugruppe vorzuschlagen, die aus nur noch drei strukturierten Bauebenen besteht und insbesondere auf einen vorgestanzten Isolationsformkörper verzichtet.
  • Die Aufgabe wird gelöst durch eine Leistungsbaugruppe mit den Merkmalen des Anspruchs 1. Die Unteransprüche geben vorteilhafte Ausgestaltungen an.
  • Den Ausgangspunkt der Erfindung bildet ein strukturiertes Substrat mit darauf vorbefestigten, schaltungsgerecht positionierten Halbleiterbauelementen nach dem Stand der Technik. Vorzugsweise wird zwischen Bauelementen und Substrat bereits bei der automatischen Bestü ckung eine Sintermetallpaste angeordnet, die erst im abschließenden, zugleich laminierenden Pressvorgang durch Drucksintern verfestigt wird.
  • Es ist nun erfindungsgemäß vorgesehen, auf den Isolationsformkörper vollständig zu verzichten, und die flexible Leiterplatte durch eine strukturierte Polymerfolie zu ersetzen. Bevorzugt soll die Folie aus PTFE oder einem Silikonpolymer bestehen, da diese Materialien gute elektrische Isolatoren und zugleich unter Druck fließfähig sind. Letzteres ist insbesondere für Polyimid, aus dem übliche flexible Leiterplatten bestehen, nicht der Fall.
  • Die erfindungsgemäße, unter Druck fließfähige Folie weist eine Strukturierung auf, mit deren Hilfe metallische Kontaktelemente in schaltungsgerechter Anordnung darin fixiert werden können. Bei den Kontaktelementen handelt es sich erfindungsgemäß um relativ dicke (300 μm–500 μm) Metallbänder, bevorzugt aus Kupfer, mit Längen im Zentimeterbereich. Die Foliendicke wird vorzugsweise ebenfalls zu 300 μm–500 μm gewählt, doch auch dickere Folien können verwendet werden.
  • In einer bevorzugten Ausgestaltung der Folie weist sie Schlitzungen auf, durch die die Metallbänder geführt werden. Teilbereiche der Kontaktbänder verlaufen dann je auf einer der beiden Folienseiten. Insbesondere können Bänder elektrisch isoliert voneinander über kreuz geführt werden, wenn sie im Bereich der Kreuzung auf verschiedenen Folienseiten angeordnet sind. Die konkrete Anordnung der Schlitzungen und Kontaktbänder ergibt sich im Einzelfall aus der beabsichtigten Verschaltung der Oberseiten der Halbleiterbauelemente. Nachfolgend soll als Innenseite der Folie jene Seite bezeichnet werden, die den Halbleiterbauelementen beim Zusammenfügen zugewandt ist.
  • Die Außenseite der erfindungsgemäß geschlitzten und mit Metallbändern bestückten Polymerfolie weist zunächst noch blank liegende Metallkontaktflächen auf. Diese könnten grundsätzlich genutzt werden, um eine weitergehende Verschaltung dieser Flächen untereinander oder mit Außenkontakten herbeizuführen. Allerdings kann jede derart gewünschte Verschaltung auch über die Folieninnenseite erzielt werden, so dass auf die Außenseite vorzugsweise eine weitere, unstrukturierte Polymerfolie – bevorzugt desselben Materials – aufgeklebt wird, um die besagten Metallkontaktflächen komplett zu isolieren.
  • Auf die blank liegenden Metallkontaktflächen der Folieninnenseite oder wahlweise auf die mit diesen zu kontaktierenden Flächen auf der Oberseite der Halbleiterbauelemente wird Sintermetallpaste aufgetragen, und die erfindungsgemäße, unter Druck fließfähige und mit Metallbändern bestückte Polymerfolie wird in einem einzelnen Drucksinterschritt mit dem in an sich bekannter Weise präparierten Substrat mit darauf angeordneten Bauelementen verpresst, um eine laminierte Leistungsbaugruppe zu erzeugen. Die dicke Polymerfolie wirkt dabei sowohl elektrisch isolierend als auch Druck verteilend. Auf eine Höhennivellierung der Baugruppe, wie sie mit den bekannten Isolationsformkörpern erreicht wird, wird indes verzichtet. Folglich werden die Metallbänder beim Drucksintern über die Kanten der Bauelemente gebogen und verlaufen dann dem Profil folgend. Ein scharfes Abknicken der Bänder im Bereich der Kanten wird vermieden durch die Kissenwirkung der Polymerfolie, die dort zwischen Metallband und Bauelement angeordnet ist. Die Dicke der Bänder stellt überdies sicher, dass die Kontaktbänder auch im Bereich starker Verformung nicht unterbrochen werden.
  • Wie eingangs im Stand der Technik hervorgehoben, können Krafteinwirkungen durch unterschiedliche thermische Ausdehnung von Metallbändern und Bauelementen die Haltbarkeit der Baugruppenkontakte beeinträchtigen. Da sich in der vorgeschlagenen laminierten Bauweise trotz Verwendung dicker Metallbänder natürlich keine abgehobenen Schlaufen zur Kraftminderung realisieren lassen, wird erfindungsgemäß eine nähere Ausgestaltung der Metallbänder empfohlen.
  • Die Metallbänder können etwa Längsschlitzungen aufweisen, entlang derer dünne Metallstreifen entfernt worden sind. Beispielsweise werden diese Streifen schon während der Herstellung in regelmäßigen Abständen herausgestanzt. Dies schwächt zum einen die innere mechanische Struktur der Metallbänder, so dass sie eine erhöhte Beweglichkeit z. B. gegenüber stauchenden Kräften aufweisen, und schafft zum anderen einen „innerhalb des Metallbandes selbst vorgesehenen Raum" zur Aufnahme einer temperaturbedingten Volumenvergrößerung.
  • Besonders vorteilhaft ist, dass Metallbänder in der Form eines Geflechts von Metalldrähten ebenso die gewünschte Beweglichkeit und den internen Raum zur Aufnahme von Materialausdehnungen aufweisen, und dass diese z. B. als Entlötlitzen am Markt bereits erhältlich sind. Von daher wird als besonders bevorzugte Ausgestaltung der Erfindung vorgeschlagen, die erfindungsgemäße Polymerfolie von vornherein mit Metallflechtbändern als Kontaktelementen zu bestücken.
  • Die Erfindung wird näher beschrieben anhand der folgenden Figuren. Dabei zeigt
  • 1 einen Querschnitt durch eine erfindungsgemäß hergestellte, laminierte Leistungsbaugruppe unmittelbar vor dem Zusammenfügen und Drucksintern.
  • 2 eine Aufsicht auf das Substrat, die erfindungsgemäße Polymerfolie mit eingefädelten Metallbändern und die Übereinanderanordnung beider wie in 1.
  • In der nachfolgenden Beschreibung wird stets vorausgesetzt, dass die Außenseite der geschlitzten Polymerfolie mit einer zusätzlichen, unstrukturierten Polymerfolie belegt wird, um die Kontaktelemente nach außen zu isolieren. In den Figuren ist diese Folie nicht dargestellt und sie wird im Weiteren auch nicht diskutiert.
  • In 1 ist ein gängiges Substrat (10) bestehend aus einer Industriekeramik mit beidseitiger Metallbeschichtung dargestellt, wobei die Metallschicht der Oberseite eine Strukturierung in voneinander isolierte Leiterbahnen aufweist. Auf dem Substrat ist an geeigneten Stellen Drucksintermaterial (20), insbesondere Silbersinterpaste, angeordnet, die zur Ausbildung fester, flächiger Kontaktverbindungen mit den Halbleiterbauelementen (30) und den erfindungsgemäßen Metallbändern (40) dient. Das Metallband ist hier Kupferflechtband (oder Litze), welches vorzugsweise noch mit einem Edelmetall (z. B. Gold, Silber, Palladium) beschichtet (z. B. galvanisiert) wird. Die erfindungsgemäße Folie (50) besteht aus unter Druck fließfähigem Polymer (z. B. Polytetrafluorethylen, PTFE) und weist in diesem Beispiel Schlitze und Aussparungen auf. Das dargestellte linke Metallband (40) verläuft beispielsweise zunächst auf der Innenseite der Folie (50), tritt durch einen Schlitz auf die Außenseite und überdeckt dort einen Bereich mit einer Aussparung. Eine Kontaktierung soll in den Bereichen der Aussparung und des Innenfolienverlaufs erfolgen, wozu neben der Drucksinterpaste (20) eine weitere Anordnung von Drucksinterpaste (60) auf der Oberseite des Halbleiterbauelements (30) vorgesehen ist. Es sei gesondert darauf verwiesen, dass anstelle der Aussparung auch eine einfache Schlitzung der Folie (50) am linken Rand der Aussparung für das Erreichen derselben Verschaltung ausreicht, wenn das Metallband (40) durch diesen wieder auf die Folieninnenseite geführt wird. Das Metallband (40) wird dann durch die Durchführung durch wenigstens zwei Schlitze in der Folie (50) bereits zuverlässig in seiner Position fixiert.
  • Die Ausgestaltung der Folie (50) als eine solche, die ausschließlich Schlitze zur Durchführung der Metallbänder (40) aufweist, wird deshalb als bevorzugte Ausgestaltung der Erfindung vorgeschlagen.
  • 2 verdeutlicht dies unter Weglassung der Darstellung der Drucksinterpaste (20, 60). Das linke Bild zeigt das Substrat (10) mit den Halbleiterbauelementen (30) auf der strukturierten Metallschicht (grob schraffiert). In der Mitte ist die Polymerfolie (50) gezeigt, die mit insgesamt vier Schlitzen zur Durchführung von zwei rechteckigen Metallbändern (40) versehen ist. Dabei erstreckt sich jedes Metallband teilweise unter (41) und über (42) der Bildebene, d. h. der Polymerfolie. Legt man die Folie (50) über das Substrat (10), können die Metallbandabschnitte (41) mit den Bauelementen (30) und den Außenanschlüssen kontaktiert werden.

Claims (12)

  1. Halbleiterbaugruppe für die Leistungselektronik umfassend ein mindestens teilweise metallisiertes Substrat mit wenigstens einem darauf angeordneten, an der Unterseite elektrisch kontaktierten Halbleiterbauelement, gekennzeichnet durch eine das Halbleiterbauelement unter Druckbeaufschlagung dicht umschließende, elektrisch isolierende Polymerfolie aus einem unter Druck fließfähigen Polymer, wobei die Folie an vorbestimmten Stellen Schlitzengen aufweist, durch welche wenigstens ein Metallband als Kontaktelement mindestens einmal von der einen Folienseite auf die andere Folienseite geführt ist und die Oberseite des Halbleiterbauelements elektrisch kontaktiert.
  2. Halbleiterbaugruppe nach Anspruch 1 gekennzeichnet durch eine zweite Polymerfolie ohne Schlitzengen, die auf der dem Substrat abgewandten Seite der ersten Polymerfolie angeordnet ist.
  3. Halbleiterbaugruppe nach Anspruch 2, dadurch gekennzeichnet, dass erste und zweite Polymerfolie aus demselben unter Druck fließfähigen Polymer bestehen.
  4. Halbleiterbaugruppe nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass wenigstens die mit Schlitzengen versehene Polymerfolie aus Polytetrafluorethylen (PTFE) oder einem Silikonpolymer besteht.
  5. Halbleiterbaugruppe nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass wenigstens die mit Schlitzungen versehene Polymerfolie eine Dicke von mehr als 300 Mikrometer aufweist.
  6. Halbleiterbaugruppe nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das wenigstens eine Metallband inneren Raum zur Aufnahme einer thermischen Volumenvergrößerung aufweist.
  7. Halbleiterbaugruppe nach Anspruch 6, dadurch gekennzeichnet, dass das wenigstens eine Metallband ein Metallflechtband ist.
  8. Halbleiterbaugruppe nach einem der Ansprüche 6 oder 7, dadurch gekennzeichnet, dass das Metallband aus Kupfer oder Silber besteht.
  9. Halbleiterbaugruppe nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass das Metallband eine Entlötlitze ist.
  10. Halbleiterbaugruppe nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, dass das Metallband eine Gold- oder Silber- oder Palladiumbeschichtung aufweist.
  11. Halbleiterbaugruppe nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet, dass das Metallband eine Dicke zwischen 300 und 500 Mikrometer aufweist.
  12. Halbleiterbaugruppe nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass alle elektrischen Kontakte als flächige Verbindung mittels Drucksintertechnik ausgebildet sind.
DE102007057346A 2007-11-28 2007-11-28 Laminierte Leistungselektronikbaugruppe Expired - Fee Related DE102007057346B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007057346A DE102007057346B3 (de) 2007-11-28 2007-11-28 Laminierte Leistungselektronikbaugruppe
PCT/DE2008/001963 WO2009068010A1 (de) 2007-11-28 2008-11-27 Laminierte leistungselektronikbaugruppe

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007057346A DE102007057346B3 (de) 2007-11-28 2007-11-28 Laminierte Leistungselektronikbaugruppe

Publications (1)

Publication Number Publication Date
DE102007057346B3 true DE102007057346B3 (de) 2009-06-10

Family

ID=40456947

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007057346A Expired - Fee Related DE102007057346B3 (de) 2007-11-28 2007-11-28 Laminierte Leistungselektronikbaugruppe

Country Status (2)

Country Link
DE (1) DE102007057346B3 (de)
WO (1) WO2009068010A1 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010039824A1 (de) 2010-08-26 2012-03-01 Semikron Elektronik Gmbh & Co. Kg Leistungsbaugruppe mit einer flexiblen Verbindungseinrichtung
DE102014206606A1 (de) * 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements auf einem Substrat
DE102014206601A1 (de) * 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE102014206608A1 (de) * 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE102015116165A1 (de) 2015-09-24 2017-03-30 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung
DE102016125521A1 (de) * 2016-12-22 2018-06-28 Infineon Technologies Ag Gemeinsames Verfahren zum Verbinden eines elektronischen Chips mit einem Verbinderkörper und zum Ausbilden des Verbinderkörpers

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5702937B2 (ja) * 2010-03-12 2015-04-15 株式会社日立製作所 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3414065A1 (de) * 1984-04-13 1985-12-12 Siemens AG, 1000 Berlin und 8000 München Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung
DE19617055C1 (de) * 1996-04-29 1997-06-26 Semikron Elektronik Gmbh Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
DE10121970A1 (de) * 2001-05-05 2002-11-28 Semikron Elektronik Gmbh Leistungshalbleitermodul in Druckkontaktierung
DE102004057494A1 (de) * 2004-11-29 2006-06-08 Siemens Ag Metallisierte Folie zur flächigen Kontaktierung
DE102005031836A1 (de) * 2005-07-06 2007-01-18 Infineon Technologies Ag Halbleiterleistungsmodul mit SiC-Leistungsdioden und Verfahren zur Herstellung desselben
DE102005047567B3 (de) * 2005-10-05 2007-03-29 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Isolationszwischenlage und Verfahren zu seiner Herstellung
DE102006014582A1 (de) * 2006-03-29 2007-10-11 Infineon Technologies Ag Halbleitermodul

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2382101A1 (fr) * 1977-02-28 1978-09-22 Labo Electronique Physique Dispositif a semi-conducteur, comportant des pattes metalliques isolees
US5216280A (en) * 1989-12-02 1993-06-01 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device having pads at periphery of semiconductor chip
US8049338B2 (en) * 2006-04-07 2011-11-01 General Electric Company Power semiconductor module and fabrication method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3414065A1 (de) * 1984-04-13 1985-12-12 Siemens AG, 1000 Berlin und 8000 München Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung
DE19617055C1 (de) * 1996-04-29 1997-06-26 Semikron Elektronik Gmbh Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
DE10121970A1 (de) * 2001-05-05 2002-11-28 Semikron Elektronik Gmbh Leistungshalbleitermodul in Druckkontaktierung
DE102004057494A1 (de) * 2004-11-29 2006-06-08 Siemens Ag Metallisierte Folie zur flächigen Kontaktierung
DE102005031836A1 (de) * 2005-07-06 2007-01-18 Infineon Technologies Ag Halbleiterleistungsmodul mit SiC-Leistungsdioden und Verfahren zur Herstellung desselben
DE102005047567B3 (de) * 2005-10-05 2007-03-29 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Isolationszwischenlage und Verfahren zu seiner Herstellung
DE102006014582A1 (de) * 2006-03-29 2007-10-11 Infineon Technologies Ag Halbleitermodul

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Amro R. u.a.: Double-Sided Low-Temperature Joining Technique for Power Cycling Capability at High Temperature. In: EPE 2005, 11th European Conference on Power Electronics and Applications. EPE Assoc., Brussels, Belgium, ISBN: 90-75815-08-5, 2005. P1-P10 *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010039824A1 (de) 2010-08-26 2012-03-01 Semikron Elektronik Gmbh & Co. Kg Leistungsbaugruppe mit einer flexiblen Verbindungseinrichtung
DE102010039824B4 (de) 2010-08-26 2018-03-29 Semikron Elektronik Gmbh & Co. Kg Leistungsbaugruppe mit einer flexiblen Verbindungseinrichtung
DE102014206608A1 (de) * 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE102014206601A1 (de) * 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE102014206606A1 (de) * 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements auf einem Substrat
US10008394B2 (en) 2014-04-04 2018-06-26 Siemens Aktiengesellschaft Method for mounting an electrical component, wherein a hood is used, and hood suitable for use in said method
US11424170B2 (en) 2014-04-04 2022-08-23 Siemens Aktiengesellschaft Method for mounting an electrical component in which a hood is used, and a hood that is suitable for use in this method
EP3103138B1 (de) * 2014-04-04 2024-07-03 Siemens Aktiengesellschaft Verfahren zum montieren eines elektrischen bauelements, bei der eine haube zum einsatz kommt
DE102015116165A1 (de) 2015-09-24 2017-03-30 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung
CN106558558A (zh) * 2015-09-24 2017-04-05 赛米控电子股份有限公司 用于制造功率电子开关装置的方法以及功率电子开关装置
DE102016125521A1 (de) * 2016-12-22 2018-06-28 Infineon Technologies Ag Gemeinsames Verfahren zum Verbinden eines elektronischen Chips mit einem Verbinderkörper und zum Ausbilden des Verbinderkörpers
US10319620B2 (en) 2016-12-22 2019-06-11 Infineon Technologies Ag Common procedure of interconnecting electronic chip with connector body and forming the connector body
DE102016125521B4 (de) * 2016-12-22 2020-10-15 Infineon Technologies Ag Gemeinsames Verfahren zum Verbinden eines elektronischen Chips mit einem Verbinderkörper und zum Ausbilden des Verbinderkörpers

Also Published As

Publication number Publication date
WO2009068010A1 (de) 2009-06-04

Similar Documents

Publication Publication Date Title
DE102007057346B3 (de) Laminierte Leistungselektronikbaugruppe
DE10066446B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit zwei Abstrahlungsbauteilen
DE102007059818B3 (de) Fensterscheibe mit einem elektrischen Flachanschlusselement
EP1772902B1 (de) Leistungshalbleitermodul mit Isolationszwischenlage und Verfahren zu seiner Herstellung
DE102006060484B4 (de) Halbleiterbauelement mit einem Halbleiterchip und Verfahren zur Herstellung desselben
DE102006015447B4 (de) Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben
DE102010003533B4 (de) Substratanordnung, Verfahren zur Herstellung einer Substratanordnung, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
DE102010060855A1 (de) Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil
EP1841299A2 (de) Verbindungseinrichtung für elektronishche Bauelemente
WO2016091992A1 (de) Leiterplatte mit einem asymmetrischen Schichtenaufbau
WO2014139666A1 (de) Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil
EP3075006A1 (de) Leiterplattenstruktur
DE69100960T2 (de) Leiterplatte.
DE3211539A1 (de) Mehrschichten-stromschine hoher kapazitanz und verfahren zur herstellung derselben
DE102016115221A1 (de) Verfahren zum Verbinden von mindestens zwei Substraten zur Bildung eines Moduls
WO2016193038A1 (de) Verfahren zur elektrischen kontaktierung eines bauteils mittels galvanischer anbindung eines offenporigen kontaktstücks und entsprechendes bauteilmodul
DE10103084B4 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102004036905A1 (de) Vertikales Leistungshalbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben
DE102018214778A1 (de) Verfahren zur Fertigung von Leiterbahnen und Elektronikmodul
DE102014203306A1 (de) Herstellen eines Elektronikmoduls
DE10139985B4 (de) Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung
WO2013045222A1 (de) Kontaktfederanordnung und verfahren zur herstellung derselben
DE102010015942A1 (de) Solarmodul und Verfahren zu dessen Herstellung
EP3012861B1 (de) Schaltungsanordnung und leistungsmodul
DE102019111964A1 (de) Halbleitermodul mit einem ersten Substrat, einem zweiten Substrat und einen Abstandhalter, der die Substrate voneinander trennt

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

Representative=s name: BOEHMERT & BOEHMERT, DE

Representative=s name: BOEHMERT & BOEHMERT, 28209 BREMEN, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee