DE102004057494A1 - Metallisierte Folie zur flächigen Kontaktierung - Google Patents

Metallisierte Folie zur flächigen Kontaktierung Download PDF

Info

Publication number
DE102004057494A1
DE102004057494A1 DE102004057494A DE102004057494A DE102004057494A1 DE 102004057494 A1 DE102004057494 A1 DE 102004057494A1 DE 102004057494 A DE102004057494 A DE 102004057494A DE 102004057494 A DE102004057494 A DE 102004057494A DE 102004057494 A1 DE102004057494 A1 DE 102004057494A1
Authority
DE
Germany
Prior art keywords
insulating film
substrate
metallization
contact surface
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102004057494A
Other languages
English (en)
Inventor
Karl Weidner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE102004057494A priority Critical patent/DE102004057494A1/de
Priority to JP2007541966A priority patent/JP2008522394A/ja
Priority to EP05815728A priority patent/EP1817795A1/de
Priority to PCT/EP2005/056094 priority patent/WO2006058850A1/de
Priority to US11/791,608 priority patent/US7910470B2/en
Priority to CNB2005800393086A priority patent/CN100472783C/zh
Publication of DE102004057494A1 publication Critical patent/DE102004057494A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zum Kontaktieren mindestens einer elektrischen Kontaktfläche (1) auf einer Oberfläche eines Substrats (2) und/oder mindestens eines auf dem Substrat (2) angeordneten Bauelementes (3), insbesondere Halbleiterchips, mit den Schritten: DOLLAR A - Auflaminieren mindestens einer Isolierfläche (4) aus elektrisch isolierendem Kunststoffmaterial auf die die Kontaktfläche (1) aufweisenden Oberflächen des Substrats (2) und des Bauelementes unter Vakuum, DOLLAR A - Freilegen der zu kontaktierenden Kontaktfläche (1) auf den Oberflächen durch Öffnen eines Fensters (6) in der Isolierfolie (4). DOLLAR A Die vorliegende Erfindung zeichnet sich durch DOLLAR A - flächiges Ankontaktieren der freigelegten Kontaktfläche (1) mit mindestens einer Metallisierung (5) auf einer Isolierfolie (4) DOLLAR A aus.

Description

  • Die Erfindung betrifft ein Verfahren zum Kontaktieren einer oder mehrerer elektrischer Kontaktflächen auf einer Oberfläche eines Substrats und/oder mindestens eines Bauelements, mit dem Schritt Auflaminieren mindestens einer Isolierfolie aus elektrisch isolierendem Kunststoffmaterial auf die Oberflächen des Substrats und des Bauelements unter Vakuum, so dass die Isolierfolie die Oberfläche mit der oder den Kontaktflächen eng anliegend bedeckt und auf dieser Oberfläche haftet.
  • Die WO03/030247 offenbart ein Verfahren zum Kontaktieren, mit den weiteren Schritten: Freilegen jeder zu kontaktierenden Kontaktfläche auf der Oberfläche durch Öffnen jeweiliger Fenster in der Folie, und flächiges Kontaktieren jeder freigelegten Kontaktfläche mit einer Schicht aus elektrisch leitendem Material. Gemäß diesem Verfahren wird nach dem flächigen Kontaktieren in und/oder auf der Schicht aus dem elektrisch leitendem Material mindestens eine Leiterbahn erzeugt. Zum Herstellen einer mehrlagigen Vorrichtung werden die Schritte Auflaminieren, Freilegen, Kontaktieren und Erzeugen der Leiterbahn mehrmals durchgeführt.
  • Nachteilig bei dem herkömmlichen Kontaktierungsverfahren ist der zu betreibende Aufwand zur Kontaktierung, insbesondere von Bauelementen auf einer Oberfläche eines Substrats. Es ist eine Vielzahl von Prozessschritten erforderlich.
    •
  • Es ist Aufgabe der vorliegenden Erfindung die Nachteile herkömmlicher Verfahren zu überwinden und eine Vereinfachung der Kontaktierung von Kontaktflächen auf einer Substratoberfläche, insbesondere von Kontaktflächen auf Bauelementen auf einer Substratoberfläche, zu ermöglichen.
  • Die Aufgabe wird durch ein Verfahren gemäß dem Hauptanspruch und eine Vorrichtung gemäß dem Nebenanspruch gelöst. Vorteilhafte Ausgestaltungen finden sich in den Unteransprüchen.
  • Das vorliegende Verfahren dient der Kontaktierung lediglich einer Substratstruktur oder von mindestens einem Bauelement auf einem Substrat oder von mindestens einem Bauelement mit einem Substrat zusammen. Dabei kann das Auflaminieren mindestens einer Isolierfolie aus elektrisch isolierendem Kunststoffmaterial auf die Oberfläche des Substrats beziehungsweise Bauelements, insbesondere unter Vakuum, derart erfolgen, dass die Isolierfolie die jeweils darunter liegende Oberfläche eng anliegend bedeckt und auf dieser haftet.
  • Es erfolgt vor oder nach dem Auflaminieren die Bereitstellung mindestens einer auf mindestens einer Oberflächenseite der Isolierfolie ausgebildeten Metallisierung. Diese dient der Bereitstellung von Leiterbahnen oder Leiterbahn- bzw. Kontaktierungsstrukturen. Diese Verbindungsstrukturen können mittels herkömmlicher Verfahren bereits vor dem Laminieren ausgebildet sein. Dabei können die Folien mit einseitiger Metallisierung oder mit zweiseitiger Metallisierung auf einer Isolierfolie erzeugt sein. Als metallisierte Isolierfolie eignet sich insbesondere eine ganzflächig, teilflächig oder mit Leiterbahnen vorstrukturierte Kupferbeschichtung einer Kunststofffolie. Andere insbesondere im spezifischen elektrischen Widerstand oder in der Verarbeitbarkeit vergleichbare Metalle können ebenso verwendet werden. Fenster können auf einfache Weise mechanisch, z.B., durch Stanzen, chemisch, z.B. durch Ätzen, oder physikalisch, durch Lasern, Plasmaöffnen, vor oder nach dem jeweiligen Laminierschritt erzeugt sein. Das Ankontaktieren kann durch Hineinführen der Metallisierung zur elektrischen Kontaktfläche hin oder durch Herausführen der elektrischen Kontaktfläche zur Metallisierung hinaus durchgeführt werden. Das Ankontaktieren erfolgt bei einem vorteilhaften Druck und bei einer vorteilhaften Temperatur. Flächiges Kontaktieren ist bevorzugt. Als Bauelemente eignen sich elektronische Bauelemente, LEDs, Halbleiterchips beziehungsweise Leistungshalbleiterchips. Eine Vielzahl von Prozessschritten herkömmlicher Kontaktierungsverfahren kann entfallen.
  • Als Substrate kommen beliebige Schaltungsträger auf organischer oder anorganischer Basis in Frage. Solche Substrate sind beispielsweise PCB (Printed Circuit Board)-, DCB-, IM (Insulated Metal)-, HTCC (High Temperature Cofired Ceramics)- und LTCC (Low Temperature Cofired Ceramics)-Substrate.
  • Das Auflaminieren erfolgt vorteilhaft in einer Vakuumpresse. Dazu sind Vakuumtief ziehen, hydraulisches Vakuumpressen, Vakuumgasdruckpressen oder ähnliche Laminierverfahren denkbar. Der Druck wird vorteilhafterweise isostatisch aufgebracht. Das Auflaminieren erfolgt beispielsweise bei Temperaturen von 100°C bis 250°C und einem Druck von 1 bar bis 10 bar. Die genauen Prozessparameter des Auflaminierens, also Druck, Temperatur, Zeit etc., hängen unter anderem von der Topologie des Substrats, des Kunststoffmaterials der Isolierfolie und der Dicke der Isolierfolie ab.
  • Zum flächigen Kontaktieren wird vorteilhaft ein physikalisches oder chemisches Abscheiden des elektrisch leitenden Materials durchgeführt. Derartige physikalische Verfahren sind Sputtern und Bedampfen (Physical Vapor Deposition, PVD). Das chemische Abscheiden kann aus gasförmiger Phase (Chemical Vapor Deposition, CVD) und/oder flüssiger Phase (Liquid Phase Chemical Vapor Deposition) erfolgen. Denkbar ist auch, dass zunächst durch eines dieser Verfahren eine dünne elektrisch leitende Teilschicht aufgetragen wird, auf der dann eine dickere elektrisch leitende Teilschicht galvanisch abgeschieden wird.
  • Vorzugs- und vorteilhafterweise wird bei dem erfindungsgemäßen Verfahren ein Substrat mit einer Oberfläche verwendet, die mit einem oder mehreren Halbleiterchips, insbesondere Leistungshalbleiterchips bestückt ist, auf deren jedem je eine oder mehrere zu kontaktierende Kontaktflächen vorhanden ist oder sind, und wobei die mindestens eine Isolierfolie auf dieser Oberfläche unter Vakuum auflaminiert wird, so dass die Isolierfolie diese Oberfläche einschließlich jedes Halbleiterchips und jeder Kontaktfläche eng anliegend bedeckt und auf dieser Oberfläche einschließlich jedes Halbleiterchips haftet.
  • Die Isolierfolie ist dabei beispielsweise so gestaltet, dass insbesondere ein Höhenunterschied von bis zu ca. 5 mm überwunden werden kann. Der Höhenunterschied ist unter anderem durch die Topologie des Substrats und durch die auf dem Substrat angeordneten Halbleiterchips verursacht. Ebenso können SMD-(surface mounted device) Bauteile aufgebracht, beispielsweise aufgelötet sein.
  • Die Isolierfolie kann aus beliebigen Thermoplasten, Duroplasten und Mischungen davon bestehen. Als Folie wird bei dem erfindungsgemäßen Verfahren vorzugs- und vorteilhafterweise eine Folie aus einem Kunststoffmaterial auf Polyimid (PI)-, Polyethylen (PE)-, Polyphenol-, Polyetheretherketon (PEEK)- und/oder Epoxidbasis verwendet. Die Folie kann dabei zur Verbesserung der Haftung auf der Oberfläche eine Klebebeschichtung aufweisen.
  • Gemäß einer vorteilhaften Ausgestaltung wird die Metallisierung auf einer weiteren auflaminierten Isolierfolie aus elektrisch isolierendem Kunststoffmaterial auf der der Kontaktfläche zu gewandten Oberflächenseite vor dem Auflaminieren aufgebracht. Diese zusätzliche Isolierfolie weist keine Öffnung, sondern bevorzugt im Bereich der Öffnung die Metallisierung auf.
  • Gemäß einer vorteilhaften Ausgestaltung wird ein Substrat mit einer mit einem oder mehreren Leistungshalbleiterchips bestückten Oberfläche verwendet.
  • Gemäß einer vorteilhaften Ausgestaltung werden Metallisierungen auf verschiedenen Oberflächenseiten miteinander elektrisch verbunden. Dies kann über Kontaktstifte erfolgen.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung werden Isolierfolien aus einem Kunststoffmaterial auf Polyimid-, Polyethylen-, Polyphenol-, Polyetheretherketon- und/oder auf Epoxidbasis und als einseitige oder zweiseitige Metallisierungen Kupfer, Aluminium, Eisen und/oder Silber oder vergleichbare elektrische Leiter verwendet. Eine Kunststofffolie kann damit auf einer Oberflächenseite oder auf beiden Oberflächenseiten mit Metall beschichtet sein. Grundsätzlich sind auch reine Metallschichten verwendbar.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung ist eine Metallisierung der Isolierfolie ganzflächig, teilflächig oder vorstrukturiert bereit gestellt. Die Verbindungsstruktur entspricht der erforderlichen Verbindung von elektrischen oder elektronischen Bauelementen, die auf einem Substrat mit herkömmlichen Verfahren aufgebracht sein können. Die Metallstruktur kann beispielsweise über einen fotolithographischen Prozess erzeugt sein. Herkömmliche Strukturierungsverfahren sind ebenso anwendbar.
  • Die Metallisierung der Isolierfolie kann durch Laserablation, Stanzen, Ätzen oder durch einen fotolithographischen Prozess strukturiert werden.
  • Die flächige Ankontaktierung jeder freigelegten Kontaktfläche kann mittels Thermopressen, Anlöten und/oder Aufkleben der die Metallisierung aufweisenden metallisierten Isolierfolie durchgeführt werden.
  • Für das flächige Ankontaktieren können zusätzliche mindestens eine Metallisierung aufweisende metallisierte Verbindungsfolien verwendet werden. Die Verbindungsfolien können durch Anlöten oder Aufkleben fixiert werden.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung wird die Ankontaktierung jeder freigelegten Kontaktfläche mittels Anlöten und/oder Aufkleben der metallisierten Isolierfolie, d.h der die Metallisierung aufweisenden Isolierfolie, durchgeführt. Die Kontaktierung erfolgt flächig. Die Kontaktierung kann von der metallisierten Isolierfolie in die freigelegte Kontaktfläche hinein erfolgen. Der umgekehrte Fall, der Hinausführung der freigelegten Kontaktfläche nach außen zu den Metallleiterbahnen ist bei entsprechender Bereitstellung der Kontaktflächen ebenso durchführbar.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung wird das Auflaminieren der Isolierschichtfolgen derart wiederholt, dass ein Multilayeraufbau erzeugt wird. Ebenso können dadurch Isolierschichtdicken vergrößert werden.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung wird eine metallisierte Isolierfolie mit einer Dicke (d), beispielsweise insbesondere im Bereich von 25 bis 250 μm verwendet.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt zusätzlich ein Aufbringen einer isolierenden Abdeckung auf der dem Substrat abgewandten Seite der obersten Isolierfolie, und ein zur Erzeugung einer hermetischen Abdichtung erfolgendes Aufbringen einer Metallschicht auf diese isolierende Abdeckung und Erzeugen einer Direktkontaktierung der Metallschicht mittels eines direkten Metallanschlusses an einen Randbereich des Substrats. Die Metallschicht dient als mechanischer Schutz, als Deckel, mit Wärme ableitenden Eigenschaften. Zwischen Metallschicht und der eine Metallisierung aufweisenden metallisierten Isolierfolie dient die isolierende Abdeckung als elektrische Isolierung.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Anbringen von Kühlkörpern an der hermetischen Abdichtung von oben und/oder an dem Substrat von unten. Damit kann Wärme verbessert an die Umgebung abgeführt werden.
  • Zu den weiteren vorteilhaften Ausgestaltungen gehören mittels der genannten Verfahren erzeugte Vorrichtungen.
    •
  • Unter Bezugnahme auf die Figuren werden vorteilhafte Ausführungsformen der vorliegenden Erfindung ausführlicher beschrieben. Es zeigen:
  • 1 eine Darstellung eines ersten Ausführungsbeispiels einer erfindungsgemäßen Vorrichtung bzw. des Verfahrens;
  • 2 eine Darstellung eines zweiten Ausführungsbeispiels der erfindungsgemäßen Vorrichtung bzw. des Verfahrens;
  • 3 eine Darstellung eines dritten Ausführungsbeispiels der erfindungsgemäßen Vorrichtung,
  • 4 eine stark vereinfachte Draufsicht auf das dritte Ausführungsbeispiel der erfindungsgemäßen Vorrichtung.
  • 1 zeigt den Aufbau einer Vorrichtung gemäß einem Ausführungsbeispiel mit mindestens einer elektrischen Kontaktfläche 1 auf einer Oberfläche eines Substrats 2 und/oder mindestens eines auf dem Substrat angeordneten Bauelementes 3. Auf den Oberflächen des Substrats 1 und des Bauelements 3 ist mindestens eine elektrisch isolierende Isolierfolie 4, die eng an der darunter liegenden Oberfläche anliegt und haftet, durch Vakuum auflaminiert. Mindestens eine Metallisierung 5 ist auf mindestens einer Oberflächenseite der mindestens einen Isolierfolie 4 aufgebracht. Die Isolierfolie 4 weist bei der Kontaktfläche 1 mindestens ein Fenster 6 auf, in welchem die Kontaktfläche 1 mit der Metallisierung 5 flächig kontaktiert ist. Zusätzlich ist eine isolierende Abdeckung 7 auf der Isolierfolie 4, und eine Metallschicht 8 auf der isolierenden Abdeckung 7 aufgebracht ist, wobei eine Direktkontaktierung der Metallschicht mittels eines direkten Metallanschlusses an einen Randbereich des Substrats zur Erzeugung einer hermetischen Abdichtung der Vorrichtung erzeugt ist. Jeweils ein Kühlkörper 9 ist oberhalb der hermetischen Abdichtung und unterhalb des Substrats angeordnet.
  • 2 zeigt eine Ausführungsform bezüglich der Kontaktierung durch Fenster 6 in der mindestens einen Isolierfolie 4. Beispielsweise wird die Ankontaktierung jeder freigelegten Kontaktfläche 1 mittels Anlöten und/oder Aufkleben der metallisierten Isolierfolie 4a durchgeführt. Vergleichbare Verbindungsverfahren sind ebenfalls anwendbar. Die Kontaktierung erfolgt flächig. Die Kontaktierung kann von der metallisierten Isolierfolie 4a in die freigelegte Kontaktfläche hinein erfolgen. Der umgekehrte Fall, der Hinausführung von metallisierten Verbindungsfolien 4b (separat oder als Fortführung der Kontaktfläche 1 bereitgestellt) von der frei gelegten Kontaktfläche 1 nach außen zu den Metallleiterbahnen 5 ist bei entsprechender Bereitstellung der Kontaktflächen 1 ebenso durchführbar.
  • 3 zeigt wie eine metallisierte Isolierfolie 4a über die Außenkanten des Substrats 2 freiliegend und strukturiert für die Anbindung zu außen liegenden Anschlüssen genutzt werden kann. Dadurch lassen sich ebenso Höhenunterschiede ausgleichen. Diese Art der flexiblen Ankontaktierung ersetzt beziehungsweise ergänzt zusätzliche Steckeranbindungen oder vergleichbare Verbindungslösungen. Die Folien- und Kupferdicken können variabel an die jeweiligen mechanischen, elektrischen, thermischen und vergleichbaren Anforderungen angepasst sein.
  • Gemäß 3 ist die metallisierte Isolierfolie 4a über einer Isolierfolie 4 auf der linken Seite des Substrats 2 über das Substrat 2 hinaus über einer Auflage 10 mit nicht haftenden Eigenschaften, beispielsweise einer Teflonstruktur 10 erzeugt. Die Teflonschicht 10 kann derart von den Isolierfolien 4 und 4a abgenommen bzw. getrennt werden, dass diese freiliegend oder zum Substrat 2 überhängend geschaffen werden.
  • 4 zeigt eine stark vereinfachte Ansicht der 3 von oben. Die freiliegenden Isolierfolien 4 und 4a sind deutlich zu erkennen. Diese gehen jeweils über die Fläche des Substrats 2 hinaus. Eine hermetische Abdeckung der Vorrichtung mittels einer Metallschicht 8 über einer isolierenden Abdeckung 7 kann zusätzlich erzeugt sein.

Claims (16)

  1. Verfahren zum Kontaktieren mindestens einer elektrischen Kontaktfläche (1) auf einer Oberfläche eines Substrats (2) und/oder mindestens eines auf dem Substrat (2) angeordneten Bauelementes (3), insbesondere Halbleiterchips, mit den Schritten: – Auflaminieren mindestens einer Isolierfolie (4) aus elektrisch isolierendem Kunststoffmaterial auf die die Kontaktfläche (1) aufweisenden Oberflächen des Substrats (2) und des Bauelements unter Vakuum, – Freilegen der zu kontaktierenden Kontaktfläche (1) auf den Oberflächen durch Öffnen eines Fensters (6) in der Isolierfolie (4), gekennzeichnet durch – flächiges Ankontaktieren der freigelegten Kontaktfläche (1) mit mindestens einer Metallisierung (5) auf einer Isolierfolie (4).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Metallisierung (5) auf mindestens einer Oberflächenseite der mindestens einen Isolierfolie (4) vor oder nach dem Auflaminieren aufgebracht wurde.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Metallisierung (5) auf der der Kontaktfläche (1) zugewandten Oberflächenseite einer nach dem Freilegen zusätzlich auflaminierten Isolierfolie (4) vor dem Auflaminieren aufgebracht wurde.
  4. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, wobei Metallisierungen (5) auf verschiedenen Oberflächenseiten miteinander elektrisch verbunden werden.
  5. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, wobei Isolierfolie (4) aus einem Kunststoffmaterial auf Polyimid-, Polyethylen-, Polyphenol-, Polyetheretherketon- und/oder auf Epoxidbasis und als einseitige oder zweiseitige Metallisierung (5) Kupfer, Aluminium, Eisen und/oder Silber verwendet werden.
  6. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, wobei die Metallisierung (5) der Isolierfolie (4) ganzflächig, teilflächig oder vorstrukturiert, insbesondere in Form von Leiterbahnen, bereit gestellt ist.
  7. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, wobei die Metallisierung (5) der Isolierfolie (4) durch Lasern, Stanzen, oder durch ein nasschemisches Verfahren strukturiert wird.
  8. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, wobei die flächige Ankontaktierung jeder freigelegten Kontaktfläche (1) mittels Thermoformen bzw. -pressen, Anlöten, Schweißen und/oder Aufkleben der die Metallisierung (5) aufweisenden metallisierten Isolierfolie (4a) durchgeführt wird.
  9. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, wobei für das flächige Ankontaktieren zusätzliche mindestens eine Metallisierung (5) aufweisende metallisierte Verbindungsfolien (4b) verwendet werden.
  10. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, wobei die Metallisierung (5) aufweisende metallisierte Isolierfolie (4) über die Außenkanten des Substrats (2) freiliegend und strukturiert zur Anbindung zu Außenanschlüssen erzeugt wird.
  11. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch die weiteren Schritte: – Aufbringen einer isolierenden Abdeckung (7) auf die oberste Isolierfolie (4), – Aufbringen einer Metallschicht (8) auf die isolierende Abdeckung (7) und Erzeugen einer Direktankontaktierung der Metallschicht (8) mittels eines direkten Metallanschlusses an einen Randbereich des Substrats (2) zur Erzeugung einer hermetischen Abdichtung.
  12. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch den weiteren Schritt: – Aufbringen mindestens eines Kühlkörpers (9) oberhalb der hermetischen Abdichtung und/oder unterhalb des Substrats (2).
  13. Vorrichtung mit mindestens einer elektrischen Kontaktfläche (1) auf einer Oberfläche eines Substrats (2) und/oder mindestens eines auf dem Substrat (2) angeordneten Bauelementes (3), wobei – auf den Oberflächen des Substrats (2) und des Bauelementes (3) mindestens eine elektrisch isolierende Isolierfolie (4) durch Vakuum auflaminiert ist, – mindestens eine Metallisierung (5) auf mindestens einer Oberflächenseite der Isolierfolie (4) aufgebracht ist, – die Isolierfolie (4) von der Kontaktfläche (1) zu der Metallisierung (5) ein Fenster (6) aufweist, in welchem – die Kontaktfläche (1) mit der Metallisierung (5) flächig ankontaktiert ist.
  14. Vorrichtung nach Anspruch 13, wobei die die Metallisierung (5) aufweisende metallisierte Isolierfolie (4) über die Außenkanten des Substrats (2) freiliegend und strukturiert zur Anbindung zu Außenanschlüssen ausgebildet ist.
  15. Vorrichtung nach Anspruch 13 und/oder 14, wobei zusätzlich – eine isolierende Abdeckung (7) auf der obersten Isolierfolie (4), und – eine Metallschicht (8) auf der isolierenden Abdeckung (7) aufgebracht ist, wobei eine Direktankontaktierung der Metallschicht (8) mittels eines direkten Metallanschlusses an einen Randbereich des Substrats (2) zur Erzeugung einer hermetischen Abdichtung der Vorrichtung erzeugt ist.
  16. Vorrichtung nach Anspruch 15, wobei mindestens ein Kühlkörper (9) oberhalb der hermetischen Abdichtung und/oder unterhalb des Substrats (2) angeordnet ist.
DE102004057494A 2004-11-29 2004-11-29 Metallisierte Folie zur flächigen Kontaktierung Ceased DE102004057494A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102004057494A DE102004057494A1 (de) 2004-11-29 2004-11-29 Metallisierte Folie zur flächigen Kontaktierung
JP2007541966A JP2008522394A (ja) 2004-11-29 2005-11-21 面状接触形成のためのメタライズされた箔
EP05815728A EP1817795A1 (de) 2004-11-29 2005-11-21 Metallisierte folie zur flächigen kontaktierung
PCT/EP2005/056094 WO2006058850A1 (de) 2004-11-29 2005-11-21 Metallisierte folie zur flächigen kontaktierung
US11/791,608 US7910470B2 (en) 2004-11-29 2005-11-21 Metallised film for sheet contacting
CNB2005800393086A CN100472783C (zh) 2004-11-29 2005-11-21 一种接触方法和利用该方法产生的器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004057494A DE102004057494A1 (de) 2004-11-29 2004-11-29 Metallisierte Folie zur flächigen Kontaktierung

Publications (1)

Publication Number Publication Date
DE102004057494A1 true DE102004057494A1 (de) 2006-06-08

Family

ID=35735117

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004057494A Ceased DE102004057494A1 (de) 2004-11-29 2004-11-29 Metallisierte Folie zur flächigen Kontaktierung

Country Status (6)

Country Link
US (1) US7910470B2 (de)
EP (1) EP1817795A1 (de)
JP (1) JP2008522394A (de)
CN (1) CN100472783C (de)
DE (1) DE102004057494A1 (de)
WO (1) WO2006058850A1 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007043001A1 (de) * 2007-09-10 2009-03-12 Siemens Ag Bandverfahren für elektronische Bauelemente, Module und LED-Anwendungen
DE102007057346B3 (de) * 2007-11-28 2009-06-10 Fachhochschule Kiel Laminierte Leistungselektronikbaugruppe
WO2009087037A2 (de) * 2008-01-10 2009-07-16 Robert Bosch Gmbh Elektrische schaltungsanordnung mit mindestens einem leistungshalbleiter und verfahren zu deren herstellung
WO2013045222A1 (de) * 2011-09-26 2013-04-04 Siemens Aktiengesellschaft Kontaktfederanordnung und verfahren zur herstellung derselben
DE102012218561A1 (de) * 2012-10-11 2014-04-17 Siemens Aktiengesellschaft Elektronikmodul, Mehrfachmodul und Verfahren zum Herstellen eines Elektronikmoduls
DE102010012457B4 (de) * 2010-03-24 2015-07-30 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung mit einer elektrischen Komponente und einer Verbundfolie
CN110832957A (zh) * 2017-06-28 2020-02-21 罗伯特·博世有限公司 电子模块和用于制造电子模块的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8410600B2 (en) * 2009-10-02 2013-04-02 Arkansas Power Electronics International, Inc. Semiconductor device with protecting film and method of fabricating the semiconductor device with protecting film
CN102104083B (zh) * 2009-11-30 2012-05-23 杜邦太阳能有限公司 薄膜光伏面板及其制造方法
US8716870B2 (en) * 2011-12-16 2014-05-06 General Electric Company Direct write interconnections and method of manufacturing thereof
US20130264721A1 (en) 2012-04-05 2013-10-10 Infineon Technologies Ag Electronic Module
JPWO2016080333A1 (ja) * 2014-11-21 2017-08-24 株式会社村田製作所 モジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2314247A1 (de) * 1972-04-06 1973-10-18 Philips Nv Halbleiteranordnung
EP0987760A2 (de) * 1998-08-31 2000-03-22 General Electric Company Verbindungsstruktur für Mehrchipmodul und Herstellungsverfahren
US6294741B1 (en) * 1995-07-10 2001-09-25 Lockheed Martin Corporation Electronics module having high density interconnect structures incorporating an improved dielectric lamination adhesive
WO2003030247A2 (de) * 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4918811A (en) * 1986-09-26 1990-04-24 General Electric Company Multichip integrated circuit packaging method
JPH03211757A (ja) * 1989-12-21 1991-09-17 General Electric Co <Ge> 気密封じの物体
DE4219410A1 (de) * 1992-06-13 1993-12-16 Hoechst Ag Heißsiegelfähige, antistatisch beschichtete Folien und Folienlaminate, Verfahren zu deren Herstellung und deren Verwendung
US5336928A (en) * 1992-09-18 1994-08-09 General Electric Company Hermetically sealed packaged electronic system
US5492586A (en) * 1993-10-29 1996-02-20 Martin Marietta Corporation Method for fabricating encased molded multi-chip module substrate
DE19617055C1 (de) 1996-04-29 1997-06-26 Semikron Elektronik Gmbh Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
US6710456B1 (en) * 2000-08-31 2004-03-23 Micron Technology, Inc. Composite interposer for BGA packages
US7432116B2 (en) * 2001-02-21 2008-10-07 Semiconductor Energy Laboratory Co., Ltd. Method and apparatus for film deposition
DE10121970B4 (de) 2001-05-05 2004-05-27 Semikron Elektronik Gmbh Leistungshalbleitermodul in Druckkontaktierung
US6788724B2 (en) * 2001-07-06 2004-09-07 Intel Corporation Hermetically sealed external cavity laser system and method
DE10136743B4 (de) * 2001-07-27 2013-02-14 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelementes
DE10164502B4 (de) * 2001-12-28 2013-07-04 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelements
US7208347B2 (en) * 2003-02-28 2007-04-24 Siemens Aktiengesellschaft Connection technology for power semiconductors comprising a layer of electrically insulating material that follows the surface contours
DE10308928B4 (de) * 2003-02-28 2009-06-18 Siemens Ag Verfahren zum Herstellen freitragender Kontaktierungsstrukturen eines ungehäusten Bauelements
EP1597756A2 (de) * 2003-02-28 2005-11-23 Siemens Aktiengesellschaft Verbindungstechnik für leistungshalbleiter mit grossflächigen anschlüssen
DE10314172B4 (de) * 2003-03-28 2006-11-30 Infineon Technologies Ag Verfahren zum Betreiben einer Anordnung aus einem elektrischen Bauelement auf einem Substrat und Verfahren zum Herstellen der Anordnung
JP4471735B2 (ja) * 2004-05-31 2010-06-02 三洋電機株式会社 回路装置
DE102006009723A1 (de) * 2006-03-02 2007-09-06 Siemens Ag Verfahren zum Herstellen und planaren Kontaktieren einer elektronischen Vorrichtung und entsprechend hergestellte Vorrichtung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2314247A1 (de) * 1972-04-06 1973-10-18 Philips Nv Halbleiteranordnung
US6294741B1 (en) * 1995-07-10 2001-09-25 Lockheed Martin Corporation Electronics module having high density interconnect structures incorporating an improved dielectric lamination adhesive
EP0987760A2 (de) * 1998-08-31 2000-03-22 General Electric Company Verbindungsstruktur für Mehrchipmodul und Herstellungsverfahren
WO2003030247A2 (de) * 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007043001A1 (de) * 2007-09-10 2009-03-12 Siemens Ag Bandverfahren für elektronische Bauelemente, Module und LED-Anwendungen
DE102007057346B3 (de) * 2007-11-28 2009-06-10 Fachhochschule Kiel Laminierte Leistungselektronikbaugruppe
WO2009087037A2 (de) * 2008-01-10 2009-07-16 Robert Bosch Gmbh Elektrische schaltungsanordnung mit mindestens einem leistungshalbleiter und verfahren zu deren herstellung
WO2009087037A3 (de) * 2008-01-10 2009-09-24 Robert Bosch Gmbh Elektrische schaltungsanordnung mit mindestens einem leistungshalbleiter und verfahren zu deren herstellung
DE102010012457B4 (de) * 2010-03-24 2015-07-30 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung mit einer elektrischen Komponente und einer Verbundfolie
WO2013045222A1 (de) * 2011-09-26 2013-04-04 Siemens Aktiengesellschaft Kontaktfederanordnung und verfahren zur herstellung derselben
DE102012218561A1 (de) * 2012-10-11 2014-04-17 Siemens Aktiengesellschaft Elektronikmodul, Mehrfachmodul und Verfahren zum Herstellen eines Elektronikmoduls
CN110832957A (zh) * 2017-06-28 2020-02-21 罗伯特·博世有限公司 电子模块和用于制造电子模块的方法
CN110832957B (zh) * 2017-06-28 2023-02-03 罗伯特·博世有限公司 电子模块和用于制造电子模块的方法

Also Published As

Publication number Publication date
EP1817795A1 (de) 2007-08-15
US7910470B2 (en) 2011-03-22
US20080093727A1 (en) 2008-04-24
JP2008522394A (ja) 2008-06-26
CN101061582A (zh) 2007-10-24
WO2006058850A1 (de) 2006-06-08
CN100472783C (zh) 2009-03-25

Similar Documents

Publication Publication Date Title
WO2006058850A1 (de) Metallisierte folie zur flächigen kontaktierung
WO2003030247A2 (de) Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
DE102010036915A1 (de) Eingebettetes lamininiertes Bauelement
EP1597757A2 (de) Verbindungstechnik für leistungshalbleiter mit einer der oberflächenkontur folgenden schicht aus elektrisch isolierendem material
WO2009156308A1 (de) Halbleiterchipanordnung mit sensorchip und herstellungsverfahren
DE10227658B4 (de) Metall-Keramik-Substrat für elektrische Schaltkreise -oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat
DE102004019431A1 (de) Hybrider Leiterplattenaufbau zur kompakten Aufbautechnik von elektrischen Bauelementen
DE10314172B4 (de) Verfahren zum Betreiben einer Anordnung aus einem elektrischen Bauelement auf einem Substrat und Verfahren zum Herstellen der Anordnung
DE10308928B4 (de) Verfahren zum Herstellen freitragender Kontaktierungsstrukturen eines ungehäusten Bauelements
DE102011083627A1 (de) Verfahren zur Kontaktierung eines elektronischen Bauteils und Baugruppe mit einem elektronischen Bauteil auf einem Substrat
DE102004009296B4 (de) Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements
DE102006012007A1 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben
EP1597756A2 (de) Verbindungstechnik für leistungshalbleiter mit grossflächigen anschlüssen
WO2014097835A1 (ja) 樹脂多層基板
WO2006058860A2 (de) Wärmeaustauschvorrichtung für ein halbleiterbauelement und verfahren zu ihrer herstellung
DE102008031231B4 (de) Herstellungsverfahren für planare elektronsche Leistungselektronik-Module für Hochtemperatur-Anwendungen und entsprechendes Leistungselektronik-Modul
EP1987536B1 (de) Verfahren zur selektiven herstellung von folienlaminaten zum packaging und zur isolation von ungehäusten elektronischen bauelementen und funktionsstrukturen
WO2005078793A1 (de) Verfahren zur herstellung eines leistungsmoduls und leistungsmodul
DE102004019442A1 (de) An planarer Verbindung angeordneter Kühlkörper
EP3937224A1 (de) Vorrichtung und verfahren zum herstellen eines leistungshalbleitermoduls
DE102004019445A1 (de) Mit planarer Verbindungstechnik auf einem insbesondere elektrischleitendem Substrat aufgebaute Schaltung
DE102013215647A1 (de) Leistungselektronisches Modul und Verfahren zur Herstellung eines leistungselektronischen Moduls
EP3154081A2 (de) Verfahren zum herstellen von elektronischen modulen mit anbindung eines metallischen bauteils zu keramischer oberfläche eines substrats mittels metallpulverbasierter paste
DE102004019435A1 (de) An einer Kühlrippe angeordnetes Bauelement
JPH03289195A (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final