WO2009087037A2 - Elektrische schaltungsanordnung mit mindestens einem leistungshalbleiter und verfahren zu deren herstellung - Google Patents

Elektrische schaltungsanordnung mit mindestens einem leistungshalbleiter und verfahren zu deren herstellung Download PDF

Info

Publication number
WO2009087037A2
WO2009087037A2 PCT/EP2008/067839 EP2008067839W WO2009087037A2 WO 2009087037 A2 WO2009087037 A2 WO 2009087037A2 EP 2008067839 W EP2008067839 W EP 2008067839W WO 2009087037 A2 WO2009087037 A2 WO 2009087037A2
Authority
WO
WIPO (PCT)
Prior art keywords
power semiconductor
substrate
connection
circuit arrangement
sintering
Prior art date
Application number
PCT/EP2008/067839
Other languages
English (en)
French (fr)
Other versions
WO2009087037A3 (de
Inventor
Daniel Wolde-Giorgis
Thomas Kalich
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Publication of WO2009087037A2 publication Critical patent/WO2009087037A2/de
Publication of WO2009087037A3 publication Critical patent/WO2009087037A3/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Definitions

  • the invention relates to an electrical circuit arrangement with at least one power semiconductor according to the preamble of claim 1.
  • Power semiconductors are used in many areas of electrical / electronic control technology. It is known in the prior art to use such power semiconductors, for example on ceramic substrates, and to connect them electrically, so-called direct-bonded copper substrates (DBC substrates). If the power semiconductor also requires an upper-side connection to the substrate or to another substrate, this is currently realized by bonding, which are applied in a further serial process, for example by friction welding. In order to ensure a sufficient mechanical stability of the bond, namely the bonding wire and the connection point as such, a certain minimum loop height must be maintained in the formation of the bond, so a distance, the formation of the wire connection between the power semiconductor and the connection point on the substrate allowed. This makes a cooling of the power semiconductor on this component side impossible.
  • Another disadvantage is that bonding compounds of the known type, in particular by active energization and thereby caused local temperature changes at the junction rattle, which is a limiting factor of their lifetime for many applications.
  • the power density of such power semiconductors is further limited by the current carrying capacity of the bonds, even with the use of optimized cooling systems, since due to layout specifications often not enough bond wires can be set in parallel.
  • the object of the invention is to provide an electrical circuit of the generic type, which avoids these disadvantages and allows greater layout freedom an optimized electrical connection of power semiconductors to substrates, in particular a mutual connection to substrates.
  • the task is further to increase the maximum temperature swing and thus the power density of the power semiconductor by an improved Enticarmungs Jerusalem and to increase the maximum current carrying capacity of the electrical connection.
  • an electrical circuit arrangement with at least one power semiconductor is proposed, which is arranged with its underside on a carrier substrate and has at least one electrical connection on its underside, which is electrically contact-connected to at least one mating connection of the carrier substrate. It is provided that the power semiconductor rests with its upper side against an upper substrate and has on its upper side at least one further electrical connection which is contact-connected to at least one mating connection of the upper substrate via an electrically conductive sintered connection.
  • the electrical connection is not made with a arranged at the top of the power semiconductor substrate via bonds, wherein between the top side disposed substrate and the power semiconductor is to be maintained a distance, but via an electrically conductive sintered connection, wherein the mating terminal of the upper substrate with the disposed on the top of the power semiconductor electrical connection in direct contact position. It completely eliminates the bonding wires, which can be produced not only a much larger electrical connection between the terminal and the mating terminal of the upper substrate, as would be possible over the relatively limited cross-section of the bonding wires, but also on the larger contact surface between the electrical connection and mating connection very good heat dissipation (heat dissipation) of the power semiconductor can be realized.
  • the sintered connection is produced from a sintering paste applied to the electrical connection and / or counter connection or to the electrical connection and / or counter connections and subsequently sintered.
  • a sintering paste applied to the electrical connection and / or counter connection or to the electrical connection and / or counter connections and subsequently sintered.
  • Such sintered pastes provide material that produces the sintered connection between the respective electrical connection and the counterpart connection corresponding to it.
  • the sintering paste is paste-like at the moment of application, ie spreadable, in particular in a suitable manner for the process, while having a solid consistency after sintering.
  • a connection between the electrical connection or this corresponding mating connection and the sintered material introduced by the sintering paste can take place here.
  • the application of the sintering paste takes place by means of a screen printing process, stencil printing process, dispensing process or inkjet process.
  • the sintering paste is therefore applied in a process that allows the parallel, simultaneous processing of all electrical connections or mating connections. This eliminates the need for the serial bonding process, which adds considerable precision and time advantage, resulting in significant cost savings.
  • the carrier substrate and / or upper substrate is a film.
  • films can be produced very advantageous and inexpensive circuit carrier.
  • connection levels and / or printed conductors can be realized by one or more films with printed circuit boards.
  • the layout of the circuit carrier is in this case applied directly to the film (s) or introduced.
  • the carrier substrate can also be such a film, whereby the ceramic DBC substrates can be replaced.
  • the carrier substrate and / or upper substrate is a polyether ether ketone film or a polyimide film.
  • the corresponding circuit layout / circuit board is printed.
  • These films are resistant to high temperatures and are therefore suitable for a sintering process and the permanent use in connection with electrical power semiconductors. With undesirable temperature-induced failures, as they arise in unfavorable cases, for example by changing heating of known from the prior art bonds and their joints, is not expected in the proposed solution here.
  • connection of the terminal of the power semiconductor and the mating terminal of the carrier substrate is realized by means of a further sintered connection. It is therefore not only the upper substrate or a mating connection of the upper substrate to a port of the
  • Power semiconductor causes by means of a sintered connection, but also the connection of the power semiconductor with this corresponding mating terminal of the carrier substrate. Consequently, the power semiconductor is electrically connected on both sides, namely on the top side and on the bottom side, via sintered connections to the carrier substrate or to the upper substrate or to counter terminals arranged thereon. In this way, the top-side and bottom-side connections can be represented very advantageously in a single sintering process.
  • the sintered compound has silver colloids.
  • a sintering paste is used which consists of chemically stabilized silver colloids or has such.
  • the stabilizing constituents of the sintering paste are removed with application of temperature, for example burnt out, so that the silver colloids are interleaved with one another and with the material of the joining partners, ie Connections and counter terminals or of power semiconductor and carrier substrate or upper substrate, come into direct contact.
  • festismediffusive processes forms even at temperatures preferably below 300 0 C, a high temperature stable compound, which has significantly better thermal conductivity, stability and plasticity than, for example, a tin-silver solder.
  • the carrier substrate and / or the upper substrate is arranged gap-free on the power semiconductor. This makes it possible to effect a particularly favorable cooling, namely a heat dissipation of the heat loss arising in the power semiconductor through the substrate.
  • a method for contacting a power semiconductor with at least one substrate is proposed, it being provided that the power semiconductor is arranged gap-free between two substrates and connected by sintering at least one electrical connection of the power semiconductor with at least one electrical mating terminal of at least one of the substrates by sintering becomes.
  • the connection of terminal and mating terminal by sintering can be dispensed with the wire bonding known from the prior art. Sintering allows for a variety of electrical connections between terminals and mating terminals in a parallel process, which has significant quality and cost advantages over the serial process of wire bonding.
  • the sintering is carried out by means of a sintering paste.
  • the sintering paste already described above is used, which comprises or consists of chemically stabilized silver and / or gold colloids.
  • the mating connections of several substrates, in particular the carrier substrate and the upper substrate are electrically connected by sintering to the corresponding terminals of the power semiconductor at the same time in one process step.
  • training is advantageous in that the upper substrate and the carrier substrate are simultaneously electrically contacted with the power semiconductor, the circuit carriers which are represented by the films or printed thereon, that is to say are connected to the power semiconductor in one work step.
  • the circuit layout as represented by the printed circuit board printed on the substrates, is assembled on the top and bottom of the power semiconductor in a single process step to the electrical or electronic circuit, creating in this step, the fully contacted electronic assembly.
  • terminal lugs which serve for contacting with other components or assemblies.
  • FIGS 1 to 2 the preparation of the circuit arrangement according to the invention.
  • FIG. 1 shows two power semiconductors 1, namely a first power semiconductor 2 and a second power semiconductor 3.
  • Each power semiconductor 1 has an upper side 4 and a lower side 5.
  • Each power semiconductor 1 has on its underside 5 a plurality of terminals 6, which are formed as surface flush or substantially flush contacting land 7.
  • each power semiconductor 1 further connections 8, the are also formed as Maisierlands 7.
  • a carrier substrate 9 is arranged, namely a polyether ether ketone (PEEK) film 10. Further, a polyimide film into consideration.
  • PEEK films 10 are formed as circuit carrier 12, namely, they have a circuit layout 13, which is provided for respective contacting with the terminals 6 and other terminals 8 with mating terminals 14, wherein the mating terminals 14 substantially flush with the surface of the
  • Power semiconductors 1 each facing substrate surface 15 are formed.
  • the mating connections 14 in turn form contacting land 7.
  • a sintering paste 16 is introduced, which rests in a suitable, low application thickness on the connections 6 or further connections 8 and the counter connections 14.
  • FIG. 2 shows, on the basis of a section of the components illustrated above, namely the first semiconductor 2 and sections of the carrier substrate 9 and upper substrate 11 associated therewith, the process of connecting.
  • the power semiconductor 1 is brought into contact with the substrate surface 15 of the carrier substrate 9 and the upper substrate 11 after the application of the sintering paste 16 described above, that the respective Mixierlands 7, namely the terminals 6 and other terminals 8 of the power semiconductor 1, with the respective corresponding counter terminals 14 via the sintering paste 16 in immediate contact position.
  • the sintering paste 16 is acted upon by connections 6 and / or further connections 8, on the one hand, and the respective counter connections 14, on the other hand, such that they are located over the entire surface between the connections 6 or further connections 8 and the counter connections 14.
  • a high-temperature-resistant sintered connection 17 is formed between the connections 6 or the further connections 8 and the respective counter connections 14. Due to the material quality the sintering paste 16, namely, that it has chemically stabilized silver colloids and / or gold colloids, the colloidal silver and / or gold between the terminals 6 and other terminals 8 and the mating terminals 14 is introduced in the process of sintering, wherein by its mediation in the process the sintering creates a cohesive connection between the terminals 6 or further terminals 8 and the respectively corresponding counter terminals 14, which is electrically conductive.
  • the power semiconductor 1 is therefore connected via the Kunststoffierlands 7 with the carrier substrate 9 and the upper substrate 11 electrically conductive.
  • the circuit layout which is not shown separately in FIG. 2, simultaneously effects the electrical connection of the different terminals 6 or further terminals 8 of the power semiconductor with further components and / or assemblies not shown separately on or on the carrier substrate 9 or upper substrate 11.
  • About the Kunststoffierlands 7 is a large area, high current carrying electrical connection 18, namely the sintered connection 17 is made.
  • the connections 6 and / or further connections 8 are therefore contact-connected to the respective counter connections 14. Via the large-area sintered connection 17, excess heat generated in the power semiconductor 1 can furthermore be discharged via the carrier substrate 9 and / or the upper substrate 11 very well, as a result of which an advantageous cooling of the power semiconductor 1 is effected.
  • circuit layout 13 on the PEEK films 10 by screen printing together with or by applying the sintering paste 16.
  • formation by stencil printing, dispensing or jet printing (“ink jetting") of the sintering paste 16 is also possible, and the electrical interconnection then results as a solid during the sintering process.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

Die Erfindung betrifft eine elektrische Schaltungsanordnung mit mindestens einem Leistungshalbleiter, der mit seiner Unterseite auf einem Trägersubstrat angeordnet ist und an seiner Unterseite mindestens einen elektrischen Anschluss aufweist, der mit mindestens einem Gegenanschluss des Trägersubstrats elektrisch kontaktverbunden ist. Es ist vorgesehen, dass der Leistungshalbleiter (1) mit seiner Oberseite (4) an einem Obersubstrat (11) anliegt und auf seiner Oberseite (4) mindestens einen weiteren elektrischen Anschluss (6) aufweist, der mit mindestens einem Gegenanschluss (14) des Obersubstrats (11) über eine elektrisch leitende Sinterverbindung (17) kontaktverbunden ist. Weiter betrifft die Erfindung ein Verfahren zur Kontaktierung eines Leistungshalbleiters mit mindestens einem Substrat. Es ist vorgesehen, dass der Leistungshalbleiter zwischen zwei Substraten spaltfrei angeordnet wird und durch einen Sinterprozess mindestens einen elektrische Anschluss des Leistungshalbleiters mit mindestens einem elektrischen Gegenanschluss von mindestens einem der Substrate durch Sintern verbunden wird.

Description

Beschreibung
Titel Elektrische Schaltungsanordnung mit mindestens einem
Leistungshalbleiter und Verfahren zu deren Herstellung
Die Erfindung betrifft eine elektrische Schaltungsanordnung mit mindestens einem Leistungshalbleiter nach Oberbegriff des Anspruchs 1.
Stand der Technik
Leistungshalbleiter kommen in vielen Bereichen der elektrischen/elektronischen Steuerungstechnik vor. Im Stand der Technik ist bekannt, solche Leistungshalbleiter beispielsweise auf keramischen Substraten einzusetzen und elektrisch anzubinden, sogenannten Direct Bonded Copper-Substraten (DBC- Substraten). Sofern der Leistungshalbleiter auch eine oberseitige Anbindung an das Substrat oder an ein weiteres Substrat benötigt, wird diese gegenwärtig durch Bondverbindungen realisiert, die in einem weiteren seriellen Prozess beispielsweise durch Reibschweißen aufgebracht werden. Um hierbei eine hinreichende mechanische Stabilität der Bondverbindung zu gewährleisten, nämlich des Bonddrahts und der Verbindungsstelle als solcher, muss bei der Ausformung der Bondverbindung eine bestimmte minimale Loophöhe eingehalten werden, also ein Abstand, der die Ausformung der Drahtverbindung zwischen dem Leistungshalbleiter und der Verbindungsstelle am Substrat gestattet. Dies macht eine Entwärmung des Leistungshalbleiters an dieser Bauteileseite unmöglich. Weiter ist nachteilig, dass Bondverbindungen der bekannten Art insbesondere durch aktive Bestromung und dadurch hervorgerufene lokale Temperaturwechsel an der Verbindungsstelle zerrütten, was für viele Anwendungen eine limitierende Größe ihrer Lebensdauer darstellt. Die Leistungsdichte solcher Leistungshalbleiter ist weiterhin durch die Stromtragfähigkeit der Bondverbindungen limitiert, und zwar auch bei Verwendung optimierter Kühlsysteme, da wegen Layoutvorgaben häufig nicht hinreichend viele Bonddrähte parallel gesetzt werden können. Aufgabe der Erfindung ist es, eine elektrische Schaltungsanordnung der gattungsgemäßen Art bereitzustellen, die die diese Nachteile vermeidet und bei größerer Layoutfreiheit eine optimierte elektrische Verbindung von Leistungshalbleitern an Substrate ermöglicht, insbesondere eine beiderseitige Anbindung an Substraten. Aufgabe ist weiter, durch ein verbessertes Entwärmungskonzept den maximalen Temperaturhub und damit die Leistungsdichte des Leistungshalbleiters zu steigern und die maximale Stromtragfähigkeit der elektrischen Verbindung zu erhöhen.
Offenbarung der Erfindung
Hierzu wird eine elektrische Schaltungsanordnung mit mindestens einem Leistungshalbleiter vorgeschlagen, der mit seiner Unterseite auf einem Trägersubstrat angeordnet ist und an seiner Unterseite mindestens einen elektrischen Anschluss aufweist, der mit mindestens einem Gegenanschluss des Trägersubstrats elektrisch kontaktverbunden ist. Es ist vorgesehen, dass der Leistungshalbleiter mit seiner Oberseite an einem Obersubstrat anliegt und auf seiner Oberseite mindestens einen weiteren elektrischen Anschluss aufweist, der mit mindestens einem Gegenanschluss des Obersubstrats über eine elektrisch leitende Sinterverbindung kontaktverbunden ist. Anders als im Stand der Technik wird der elektrische Anschluss mit einem an der Oberseite des Leistungshalbleiters angeordneten Substrat nicht über Bondverbindungen hergestellt, wobei zwischen dem oberseitig angeordneten Substrat und dem Leistungshalbleiter ein Abstand einzuhalten ist, sondern über eine elektrisch leitende Sinterverbindung, wobei der Gegenanschluss des Obersubstrats mit dem auf der Oberseite des Leistungshalbleiters angeordneten elektrischen Anschluss in direkter Berührlage liegt. Es entfallen hierbei vollständig die Bonddrähte, wodurch sich nicht nur eine wesentlich großflächigere elektrische Verbindung zwischen dem Anschluss und dem Gegenanschluss des Obersubstrats herstellen lässt, als dies über den relativ begrenzten Querschnitt der Bonddrähte möglich wäre, sondern auch über die größere Auflagefläche zwischen elektrischem Anschluss und Gegenanschluss sehr vorteilhaft eine gute Wärmeabfuhr (Entwärmung) des Leistungshalbleiters verwirklicht werden kann. In einer weiteren Ausführungsform ist vorgesehen, dass die Sinterverbindung aus einer auf den elektrischen Anschluss und/oder Gegenanschluss beziehungsweise auf die elektrischen Anschluss und/oder Gegenanschlüsse aufgebrachten und anschließend gesinterten Sinterpaste hergestellt ist. Derartige Sinterpasten stellen Material bereit, das die Sinterverbindung zwischen dem jeweiligen elektrischen Anschluss und dem ihm korrespondierenden Gegenanschluss herstellt. Die Sinterpaste ist im Moment des Auftragens pastös, also insbesondere in einer für den Verfahrensablauf geeigneten Weise verstreichfähig, während sie nach dem Sintern eine feste Konsistenz aufweist. Insbesondere kann hierbei ein Stoffschluss zwischen elektrischem Anschluss beziehungsweise diesem korrespondierendem Gegenanschluss und dem durch die Sinterpaste eingebrachten Sintermaterial erfolgen.
In einer weiteren Ausführungsform ist vorgesehen, dass das Aufbringen der Sinterpaste mittels eines Siebdruckvorgangs, Schablonendruckvorgangs, Dispensvorgangs oder InkJet-Vorgangs erfolgt. Die Sinterpaste wird folglich in einem Prozess aufgetragen, der die parallele, zeitgleiche Bearbeitung aller elektrischen Anschlüsse beziehungsweise Gegenanschlüsse zulässt. Hierdurch entfällt der serielle Prozess des Bondens, was einen erheblichen Präzisions- und Zeitvorteil und damit erhebliche Kosteneinsparungen mit sich bringt.
In einer weiteren Ausführungsform ist vorgesehen, dass das Trägersubstrat und/oder Obersubstrat eine Folie ist. Mittels Folien lassen sich sehr vorteilhaft und preisgünstig Schaltungsträger herstellen. Insbesondere lassen sich Verbindungsebenen und/oder Leiterbahnen durch eine oder mehrere Folien mit aufgedruckten Schaltungsträgern realisieren. Das Layout der Schaltungsträger wird hierbei auf die Folie(n) direkt aufgebracht beziehungsweise eingebracht. Abweichend zum Stand der Technik ist hierbei vorgesehen, dass auch das Trägersubstrat eine solche Folie sein kann, wodurch die keramischen DBC- Substrate ersetzt werden können.
In einer bevorzugten Ausführungsform ist das Trägersubstrat und/oder Obersubstrat eine Poly-Ether-Ether-Keton-Folie oder eine Polyimid-Folie. Auf diese Folien ist das entsprechende Schaltungslayout/die Schaltungsträger aufgedruckt. Diese Folien sind hochtemperaturstabil und eignen sich deshalb für einen Sinterprozess und den dauerhaften Gebrauch im Zusammenhang mit elektrischen Leistungshalbleitern. Mit unerwünschten temperaturbedingten Ausfällen, wie sie in ungünstigen Fällen beispielsweise durch wechselnde Erwärmung von aus dem Stand der Technik bekannten Bondverbindungen und deren Verbindungsstellen entstehen, ist bei der hier vorgeschlagenen Lösung nicht zu rechnen. Es ergibt sich eine beträchtliche Steigerung der Zuverlässigkeit der so realisierten Baugruppe, wobei in vorteilhafter Weise auch eine beidseitige Entwärmung dieser Baugruppe möglich ist, da kein Abstand mehr zwischen dem zu entwärmenden Leistungshalbleiter und dem Obersubstrat eingehalten werden muss, sondern dessen Abwärme über direkten Berührkontakt zwischen Obersubstrat und Leistungshalbleiter abgeführt werden kann. Durch die Hochtemperaturfähigkeit und Zuverlässigkeit der vorgeschlagenen Folien eignen diese sich auch als Trägersubstrat, wodurch ein kostengünstiger, dauerhafter Ersatz für DBC-Substrate erfolgen kann.
In einer weiteren bevorzugten Ausführungsform ist vorgesehen, dass das Verbinden von dem Anschluss des Leistungshalbleiters und dem Gegenanschluss des Trägersubstrats mittels einer weiteren Sinterverbindung realisiert ist. Es wird demzufolge nicht nur das Obersubstrat beziehungsweise ein Gegenanschluss des Obersubstrats an einen Anschluss des
Leistungshalbleiters mittels einer Sinterverbindung bewirkt, sondern auch der Anschluss des Leistungshalbleiters mit dem diesen korrespondierenden Gegenanschluss des Trägersubstrats. Der Leistungshalbleiter wird demzufolge auf beiden Seiten, nämlich oberseitig und unterseitig, über Sinterverbindungen mit dem Trägersubstrat beziehungsweise dem Obersubstrat beziehungsweise darauf angeordneten Gegenanschlüssen elektrisch verbunden. Auf diese Weise lässt sich sehr vorteilhaft die oberseitige und unterseitige Verbindung in einem einzigen Sintervorgang darstellen.
In einer weiteren bevorzugten Ausführungsform weist die Sinterverbindung Silberkolloide auf. Hierzu wird eine Sinterpaste verwendet, die aus chemisch stabilisierten Silber-Kolloiden besteht oder solche aufweist. Beim Sintern werden die stabilisierenden Bestandteile der Sinterpaste unter Temperaturbeaufschlagung entfernt, beispielsweise ausgebrannt, so dass die Silber-Kolloide untereinander und mit dem Material der Fügepartner, also von Anschlüssen und Gegenanschlüssen beziehungsweise von Leistungshalbleiter und Trägersubstrat beziehungsweise Obersubstrat, in direkten Kontakt kommen. Durch festkörperdiffusive Vorgänge bildet sich bereits bei Temperaturen bevorzugt unter 3000C eine hochtemperaturstabile Verbindung aus, die hinsichtlich Wärmeleitfähigkeit, Stabilität und Plastizität deutlich günstigere Eigenschaften als beispielsweise eine Zinn-Silber-Lotverbindung aufweist.
In einer weiteren bevorzugten Ausführungsform ist das Trägersubstrat und/oder das Obersubstrat spaltfrei auf dem Leistungshalbleiter angeordnet. Hierdurch lässt sich eine besonders günstige Entwärmung, nämlich eine Wärmeabfuhr der im Leistungshalbleiter entstehenden Verlustwärme durch das Substrat hindurch bewirken.
Weiter wird ein Verfahren zur Kontaktierung eines Leistungshalbleiters mit mindestens einem Substrat vorgeschlagen, wobei vorgesehen ist, dass der Leistungshalbleiter zwischen zwei Substraten spaltfrei angeordnet wird und durch einen Sinterprozess mindestens ein elektrischer Anschluss des Leistungshalbleiters mit mindestens einem elektrischen Gegenanschluss von mindestens einem der Substrate durch Sintern verbunden wird. Die Verbindung von Anschluss und Gegenanschluss durch Sintern lässt das aus dem Stand der Technik bekannte Drahtbonden entbehrlich werden. Sintern erlaubt die Herstellung einer Vielzahl von elektrischen Verbindungen zwischen Anschlüssen und Gegenanschlüssen in einem Parallelprozess, was deutliche Qualitäts- und Kostenvorteile gegenüber dem seriellen Prozess des Drahtbondens hat.
In einer Verfahrensausbildung erfolgt das Sintern mittels einer Sinterpaste. Es wird hierbei die bereits vorstehend beschriebene Sinterpaste verwendet, die chemisch stabilisierte Silber- und/oder Gold-Kolloide aufweist oder aus solchen besteht.
In einer weiteren Verfahrensausbildung ist vorgesehen, dass die Gegenanschlüsse mehrerer Substrate, insbesondere Trägersubstrat und Obersubstrat, mit den diesen korrespondierenden Anschlüssen des Leistungshalbleiters gleichzeitig in einem Verfahrensschritt durch Sintern elektrisch verbunden werden. An dieser Verfahrensausbildung ist vorteilhaft, dass Obersubstrat und Trägersubstrat gleichzeitig elektrisch mit dem Leistungshalbleiter kontaktiert werden, die Schaltungsträger, die durch die Folien repräsentiert beziehungsweise auf diese aufgedruckt sind, also in einem Arbeitsschritt mit dem Leistungshalbleiter verbunden werden. Das Schaltungslayout, wie es durch die auf die Folien aufgedruckten Schaltungsträger dargestellt ist, wird oberseitig und unterseitig des Leistungshalbleiters in einem einzigen Verfahrensschritt zur elektrischen beziehungsweise elektronischen Schaltung zusammengefügt, wodurch in diesem Arbeitsschritt die vollständig kontaktierte elektronische Baugruppe entsteht.
Insbesondere ist es auch möglich, beispielsweise Anschlussfahnen herauszuführen, die der Kontaktierung mit anderen Bauelementen oder Baugruppen dienen.
Weitere vorteilhafte Ausführungsformen und Verfahrensausbildungen ergeben sich aus den Unteransprüchen und aus Kombinationen derselben.
Kurze Beschreibung der Zeichnungen
Die Erfindung wird nachfolgend anhand einer Figur näher erläutert, ohne jedoch hierauf beschränkt zu sein.
Es zeigen die
Figuren 1 bis 2 die Herstellung der erfindungsgemäßen Schaltungsanordnung.
Ausführungsform(en) der Erfindung
Figur 1 zeigt zwei Leistungshalbleiter 1 , nämlich einen ersten Leistungshalbleiter 2 und einen zweiten Leistungshalbleiter 3. Jeder Leistungshalbleiter 1 weist eine Oberseite 4 und eine Unterseite 5 auf. Jeder Leistungshalbleiter 1 weist an seiner Unterseite 5 mehrere Anschlüsse 6 auf, die als oberflächenbündige oder im Wesentlichen oberflächenbündige Kontaktierlands 7 ausgebildet sind. An der Oberseite 4 weist jeder Leistungshalbleiter 1 weitere Anschlüsse 8 auf, die ebenfalls als Kontaktierlands 7 ausgebildet sind. Unterseitig der Leistungshalbleiter 1 , also ihrer Unterseite 5 zugewandt, wird ein Trägersubstrat 9 angeordnet, nämlich eine Poly-Ether-Ether-Keton-(PEEK)-Folie 10. Weiter kommt eine Polyimid-Folie in Betracht. Gleichermaßen wird oberseitig der Leistungshalbleiter 1 , also deren Oberseite 4 zugewandt, ein Obersubstrat 11 , nämlich ebenfalls eine PEEK-Folie 10 angeordnet. Die PEEK-Folien 10 sind als Schaltungsträger 12 ausgebildet, sie weisen nämlich ein Schaltungslayout 13 auf, das zur jeweiligen Kontaktierung mit den Anschlüssen 6 beziehungsweise weiteren Anschlüssen 8 mit Gegenanschlüssen 14 versehen ist, wobei die Gegenanschlüsse 14 im Wesentlichen oberflächenbündig zu der den
Leistungshalbleitern 1 jeweils zugewandte Substratoberfläche 15 ausgebildet sind. Die Gegenanschlüsse 14 bilden wiederum Kontaktierlands 7 aus. Im Bereich der Anschlüsse 6 und der weiteren Anschlüsse 8 und/oder der Gegenanschlüsse 14 wird eine Sinterpaste 16 eingebracht, die in einer geeigneten, geringen Auftragsstärke auf den Anschlüssen 6 beziehungsweise weiteren Anschlüssen 8 und den Gegenanschlüssen 14 aufliegt.
Figur 2 zeigt anhand eines Abschnitts der vorstehend dargestellten Bauelemente, nämlich des ersten Halbleiters 2 sowie von diesem zugeordneten Abschnitten des Trägersubstrats 9 und Obersubstrats 11 , den Vorgang des Verbindens. Der Leistungshalbleiter 1 wird hierzu nach dem vorstehend beschriebenen Aufbringen der Sinterpaste 16 derart mit der Substratoberfläche 15 des Trägersubstrats 9 und des Obersubstrats 11 in Berührlage gebracht, dass die jeweiligen Kontaktierlands 7, nämlich die Anschlüsse 6 beziehungsweise weiteren Anschlüsse 8 des Leistungshalbleiters 1 , mit den jeweils korrespondierenden Gegenanschlüssen 14 über die Sinterpaste 16 in unmittelbare Berührlage treten. Die Sinterpaste 16 wird demzufolge von Anschlüssen 6 beziehungsweise weiteren Anschlüssen 8 einerseits und den jeweiligen Gegenanschlüssen 14 andererseits beaufschlagt, dergestalt, dass sie zwischen den Anschlüssen 6 beziehungsweise weiteren Anschlüssen 8 und den Gegenanschlüssen 14 vollflächig liegt. Diese Anordnung wird nun dem Prozess des Niedertemperatursinterns unterzogen, vorzugsweise bei Temperaturen von unter 3000C. Hierbei bildet sich zwischen den Anschlüssen 6 beziehungsweise den weiteren Anschlüssen 8 und den jeweiligen Gegenanschlüssen 14 eine hochtemperaturfeste Sinterverbindung 17 aus. Durch die Materialbeschaffenheit der Sinterpaste 16, nämlich dadurch, dass diese chemisch stabilisierte Silberkolloide und/oder Goldkolloide aufweist, wird beim Vorgang des Sinterns das kolloidale Silber und/oder Gold zwischen den Anschlüssen 6 beziehungsweise weiteren Anschlüssen 8 und den Gegenanschlüssen 14 eingebracht, wobei durch dessen Vermittlung beim Prozess des Sinterns eine stoffschlüssige Verbindung zwischen den Anschlüssen 6 beziehungsweise weiteren Anschlüssen 8 und den jeweils korrespondierenden Gegenanschlüssen 14 entsteht, die elektrisch leitend ist. Der Leistungshalbleiter 1 wird demzufolge über die Kontaktierlands 7 mit dem Trägersubstrat 9 und dem Obersubstrat 11 elektrisch leitend fest verbunden. Durch das in Figur 2 nicht gesondert gezeigte Schaltungslayout wird gleichzeitig die elektrische Verschaltung der unterschiedlichen Anschlüsse 6 beziehungsweise weiteren Anschlüssen 8 des Leistungshalbleiters mit weiteren hier nicht gesondert dargestellten Bauelementen und/oder Baugruppen auf oder an dem Trägersubstrat 9 beziehungsweise Obersubstrat 11 bewirkt. Über die Kontaktierlands 7 ist eine großflächige, hoch stromtragfähige elektrische Verbindung 18, nämlich die Sinterverbindung 17 hergestellt. Die Anschlüsse 6 beziehungsweise weiteren Anschlüsse 8 sind demzufolge mit den jeweiligen Gegenanschlüssen 14 kontaktverbunden. Über die großflächige Sinterverbindung 17 lässt sich weiterhin sehr gut in dem Leistungshalbleiter 1 entstehende Abwärme über das Trägersubstrat 9 und/oder das Obersubstrat 11 austragen, wodurch eine vorteilhafte Entwärmung des Leistungshalbleiters 1 bewirkt wird.
Es ist weiter auch möglich, das Schaltungslayout 13 auf den PEEK-Folien 10 im Siebdruckverfahren zusammen mit oder durch Aufbringung der Sinterpaste 16 auszubilden. Ferner kommt auch eine Ausbildung durch Schablonendruck, Dispensen oder Strahlbedrucken („Ink-Jetten") der Sinterpaste 16 in Betracht. Die elektrische Verschaltung ergibt sich als Festkörper dann während des Sinterprozesses.

Claims

Ansprüche
1. Elektrische Schaltungsanordnung mit mindestens einem Leistungshalbleiter, der mit seiner Unterseite auf einem Trägersubstrat angeordnet ist und an seiner Unterseite mindestens einen elektrischen
Anschluss aufweist, der mit mindestens einem Gegenanschluss des Trägersubstrats elektrisch kontaktverbunden ist, dadurch gekennzeichnet, dass der Leistungshalbleiter (1 ) mit seiner Oberseite (4) an einem Obersubstrat (11 ) anliegt und auf seiner Oberseite (4) mindestens einen weiteren elektrischen Anschluss (6) aufweist, der mit mindestens einem Gegenanschluss (14) des Obersubstrats (11 ) über eine elektrisch leitende Sinterverbindung (17) kontaktverbunden ist.
2. Schaltungsanordnung nach Anspruch 1 , dadurch gekennzeichnet, dass die Sinterverbindung (17) aus einer auf den elektrischen Anschluss (6) und/oder Gegenanschluss (14) beziehungsweise auf die elektrischen Anschlüsse (6) und/oder Gegenanschlüsse (14) aufgebrachten und anschließend gesinterten Sinterpaste (16) erstellt ist.
3. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Aufbringen der Sinterpaste (16) mittels eines Siebdruckvorgangs, Schablonendruckvorgangs, Dispensvorgangs oder Inkjet-Vorgangs erfolgt.
4. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Trägersubstrat (9) und/oder Obersubstrat (11 ) eine Folie ist.
5. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Trägersubstrat (9) und/oder
Obersubstrat (11 ) eine Poly-Ether-Ether-Keton-Folie (10) oder eine Polyimid-Folie ist.
6. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Verbinden von dem Anschluss (6) des Leistungshalbleiters (19) und dem Gegenanschluss (14) des Trägersubstrats (9) mittels einer weiteren Sinterverbindung (17) realisiert ist.
7. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Sinterverbindung (17) Silber-Kolloide und/oder Gold-Kolloide aufweist.
8. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Trägersubstrat (9) und/oder das
Obersubstrat (11 ) spaltfrei auf dem Leistungshalbleiter (1 ) angeordnet ist.
9. Verfahren zur Kontaktierung eines Leistungshalbleiters mit mindestens einem Substrat, dadurch gekennzeichnet, dass der Leistungshalbleiter zwischen zwei Substraten spaltfrei angeordnet wird und durch einen
Sinterprozess mindestens ein elektrischer Anschluss des Leistungshalbleiters mit mindestens einem elektrischen Gegenanschluss von mindestens einem der Substrate durch Sintern verbunden wird.
10.Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass das Sintern mittels einer Sinterpaste erfolgt.
11.Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Gegenanschlüsse mehrerer Substrate mit den korrespondierenden Anschlüssen, insbesondere Trägersubstrat und
Obersubstrat, gleichzeitig in einem Verfahrensschritt durch Sintern elektrisch verbunden werden.
PCT/EP2008/067839 2008-01-10 2008-12-18 Elektrische schaltungsanordnung mit mindestens einem leistungshalbleiter und verfahren zu deren herstellung WO2009087037A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008003788.5 2008-01-10
DE102008003788A DE102008003788A1 (de) 2008-01-10 2008-01-10 Elektrische Schaltungsanordnung mit mindestens einem Leistungshalbleiter und Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
WO2009087037A2 true WO2009087037A2 (de) 2009-07-16
WO2009087037A3 WO2009087037A3 (de) 2009-09-24

Family

ID=40673533

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2008/067839 WO2009087037A2 (de) 2008-01-10 2008-12-18 Elektrische schaltungsanordnung mit mindestens einem leistungshalbleiter und verfahren zu deren herstellung

Country Status (2)

Country Link
DE (1) DE102008003788A1 (de)
WO (1) WO2009087037A2 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998015005A1 (de) * 1996-09-30 1998-04-09 Siemens Aktiengesellschaft Mikroelektronisches bauteil in sandwich-bauweise
WO2002049104A2 (de) * 2000-12-13 2002-06-20 Daimlerchrysler Ag Leistungsmodul mit verbessertem transienten wärmewiderstand
DE102004057494A1 (de) * 2004-11-29 2006-06-08 Siemens Ag Metallisierte Folie zur flächigen Kontaktierung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998015005A1 (de) * 1996-09-30 1998-04-09 Siemens Aktiengesellschaft Mikroelektronisches bauteil in sandwich-bauweise
WO2002049104A2 (de) * 2000-12-13 2002-06-20 Daimlerchrysler Ag Leistungsmodul mit verbessertem transienten wärmewiderstand
DE102004057494A1 (de) * 2004-11-29 2006-06-08 Siemens Ag Metallisierte Folie zur flächigen Kontaktierung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JOHN G BAI ET AL: "Processing and Characterization of Nanosilver Pastes for Die-Attaching SiC Devices" IEEE TRANSACTIONS ON ELECTRONICS PACKAGING MANUFACTURING, IEEE, PISCATAWAY, NY, US, Bd. 30, Nr. 4, 1. Oktober 2007 (2007-10-01), Seiten 241-245, XP011192995 ISSN: 1521-334X *

Also Published As

Publication number Publication date
WO2009087037A3 (de) 2009-09-24
DE102008003788A1 (de) 2009-07-16

Similar Documents

Publication Publication Date Title
DE102006004788B4 (de) Halbleiterbauelement und Fertigungsverfahren für dieses
DE102013219833B4 (de) Halbleitermodul mit leiterplatte und vefahren zur hertellung eines halbleitermoduls mit einer leiterplatte
DE102005047566C5 (de) Anordnung mit einem Leistungshalbleiterbauelement und mit einem Gehäuse sowie Herstellungsverfahren hierzu
DE69113187T2 (de) Verfahren zur Herstellung einer elektronische Dünnschichtanordnung.
DE10306643B4 (de) Anordnung in Druckkontaktierung mit einem Leistungshalbleitermodul
EP1772902B1 (de) Leistungshalbleitermodul mit Isolationszwischenlage und Verfahren zu seiner Herstellung
EP3103138B1 (de) Verfahren zum montieren eines elektrischen bauelements, bei der eine haube zum einsatz kommt
DE102010044709A1 (de) Leistungshalbleitermodul mit Metallsinter-, vorzugsweise Silbersinterverbindungen sowie Herstellungsverfahren
EP3036761B1 (de) Verfahren zum diffusionslöten eines elektronischen bauelements mit einer montagefläche mit vertiefungen auf einem substrat
DE102020105267A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102004041088A1 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip
DE102014010373A1 (de) Elektronisches Modul für ein Kraftfahrzeug
DE102005050534B4 (de) Leistungshalbleitermodul
AT516724B1 (de) Herstellen einer schaltungsanordnung mit thermischen durchkontaktierungen
DE102009024371A1 (de) Verfahren zur Herstellung einer Stromrichteranordnung mit Kühleinrichtung und Stromrichteranordnung
DE102014206606A1 (de) Verfahren zum Montieren eines elektrischen Bauelements auf einem Substrat
DE102016125657B4 (de) Verfahren zur herstellung einer elektronikbaugruppe und elektronikbaugruppe
DE102019115573B4 (de) Leistungselektronische Schalteinrichtung und Verfahren zur Herstellung
EP3718136B1 (de) Halbleiterbaugruppe und verfahren zur herstellung der halbleiterbaugruppe
WO2009087037A2 (de) Elektrische schaltungsanordnung mit mindestens einem leistungshalbleiter und verfahren zu deren herstellung
DE10121969C1 (de) Schaltungsanordnung in Druckkontaktierung und Verfahren zu seiner Herstellung
DE102006058695A1 (de) Leistungshalbleitermodul mit stumpf gelötetem Anschlusselement
DE102016101726B4 (de) Leistungshalbleitereinrichtung und Verfahren zur Herstellung einer Leistungshalbleitereinrichtung
DE102021117573B4 (de) Verfahren zur Herstellung einer elektrischen Verbindung zu einem elektronischen Bauteil und einer Chip-Baugruppe
DE102005024096A1 (de) Vorrichtung und Verfahren zur Montage elektrischer Bauteile

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08869245

Country of ref document: EP

Kind code of ref document: A2

122 Ep: pct application non-entry in european phase

Ref document number: 08869245

Country of ref document: EP

Kind code of ref document: A2