DE102008003788A1 - Elektrische Schaltungsanordnung mit mindestens einem Leistungshalbleiter und Verfahren zu deren Herstellung - Google Patents

Elektrische Schaltungsanordnung mit mindestens einem Leistungshalbleiter und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102008003788A1
DE102008003788A1 DE102008003788A DE102008003788A DE102008003788A1 DE 102008003788 A1 DE102008003788 A1 DE 102008003788A1 DE 102008003788 A DE102008003788 A DE 102008003788A DE 102008003788 A DE102008003788 A DE 102008003788A DE 102008003788 A1 DE102008003788 A1 DE 102008003788A1
Authority
DE
Germany
Prior art keywords
power semiconductor
connection
substrate
circuit arrangement
connections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102008003788A
Other languages
English (en)
Inventor
Daniel Wolde-Giorgis
Thomas Kalich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102008003788A priority Critical patent/DE102008003788A1/de
Priority to PCT/EP2008/067839 priority patent/WO2009087037A2/de
Publication of DE102008003788A1 publication Critical patent/DE102008003788A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)
  • Die Bonding (AREA)

Abstract

Die Erfindung betrifft eine elektrische Schaltungsanordnung mit mindestens einem Leistungshalbleiter, der mit seiner Unterseite auf einem Trägersubstrat angeordnet ist und an seiner Unterseite mindestens einen elektrischen Anschluss aufweist, der mit mindestens einem Gegenanschluss des Trägersubstrats elektrisch kontaktverbunden ist. Es ist vorgesehen, dass der Leistungshalbleiter (1) mit seiner Oberseite (4) an einem Obersubstrat (11) anliegt und auf seiner Oberseite (4) mindestens einen weiteren elektrischen Anschluss (6) aufweist, der mit mindestens einem Gegenanschluss (14) des Obersubstrats (11) über eine elektrisch leitende Sinterverbindung (17) kontaktverbunden ist. Weiter betrifft die Erfindung ein Verfahren zur Kontaktierung eines Leistungshalbleiters mit mindestens einem Substrat. Es ist vorgesehen, dass der Leistungshalbleiter zwischen zwei Substraten spaltfrei angeordnet wird und durch einen Sinterprozess mindestens einen elektrischen Anschluss des Leistungshalbleiters mit mindestens einem elektrischen Gegenanschluss von mden wird.

Description

  • Die Erfindung betrifft eine elektrische Schaltungsanordnung mit mindestens einem Leistungshalbleiter nach Oberbegriff des Anspruchs 1.
  • Stand der Technik
  • Leistungshalbleiter kommen in vielen Bereichen der elektrischen/elektronischen Steuerungstechnik vor. Im Stand der Technik ist bekannt, solche Leistungshalbleiter beispielsweise auf keramischen Substraten einzusetzen und elektrisch anzubinden, sogenannten Direct Bonded Copper-Substraten (DBC-Substraten). Sofern der Leistungshalbleiter auch eine oberseitige Anbindung an das Substrat oder an ein weiteres Substrat benötigt, wird diese gegenwärtig durch Bondverbindungen realisiert, die in einem weiteren seriellen Prozess beispielsweise durch Reibschweißen aufgebracht werden. Um hierbei eine hinreichende mechanische Stabilität der Bondverbindung zu gewährleisten, nämlich des Bonddrahts und der Verbindungsstelle als solcher, muss bei der Ausformung der Bondverbindung eine bestimmte minimale Loophöhe eingehalten werden, also ein Abstand, der die Ausformung der Drahtverbindung zwischen dem Leistungshalbleiter und der Verbindungsstelle am Substrat gestattet. Dies macht eine Entwärmung des Leistungshalbleiters an dieser Bauteileseite unmöglich. Weiter ist nachteilig, dass Bondverbindungen der bekannten Art insbesondere durch aktive Bestromung und dadurch hervorgerufene lokale Temperaturwechsel an der Verbindungsstelle zerrütten, was für viele Anwendungen eine limitierende Größe ihrer Lebensdauer darstellt. Die Leistungsdichte solcher Leistungshalbleiter ist weiterhin durch die Stromtragfähigkeit der Bondverbindungen limitiert, und zwar auch bei Verwendung optimierter Kühlsysteme, da wegen Layoutvorgaben häufig nicht hinreichend viele Bonddrähte parallel gesetzt werden können.
  • Aufgabe der Erfindung ist es, eine elektrische Schaltungsanordnung der gattungsgemäßen Art bereitzustellen, die die diese Nachteile vermeidet und bei größerer Layoutfreiheit eine optimierte elektrische Verbindung von Leistungshalbleitern an Substrate ermöglicht, insbesondere eine beiderseitige Anbindung an Substraten. Aufgabe ist weiter, durch ein verbessertes Entwärmungskonzept den maximalen Temperaturhub und damit die Leistungsdichte des Leistungshalbleiters zu steigern und die maximale Stromtragfähigkeit der elektrischen Verbindung zu erhöhen.
  • Offenbarung der Erfindung
  • Hierzu wird eine elektrische Schaltungsanordnung mit mindestens einem Leistungshalbleiter vorgeschlagen, der mit seiner Unterseite auf einem Trägersubstrat angeordnet ist und an seiner Unterseite mindestens einen elektrischen Anschluss aufweist, der mit mindestens einem Gegenanschluss des Trägersubstrats elektrisch kontaktverbunden ist. Es ist vorgesehen, dass der Leistungshalbleiter mit seiner Oberseite an einem Obersubstrat anliegt und auf seiner Oberseite mindestens einen weiteren elektrischen Anschluss aufweist, der mit mindestens einem Gegenanschluss des Obersubstrats über eine elektrisch leitende Sinterverbindung kontaktverbunden ist. Anders als im Stand der Technik wird der elektrische Anschluss mit einem an der Oberseite des Leistungshalbleiters angeordneten Substrat nicht über Bondverbindungen hergestellt, wobei zwischen dem oberseitig angeordneten Substrat und dem Leistungshalbleiter ein Abstand einzuhalten ist, sondern über eine elektrisch leitende Sinterverbindung, wobei der Gegenanschluss des Obersubstrats mit dem auf der Oberseite des Leistungshalbleiters angeordneten elektrischen Anschluss in direkter Berührlage liegt. Es entfallen hierbei vollständig die Bonddrähte, wodurch sich nicht nur eine wesentlich großflächigere elektrische Verbindung zwischen dem Anschluss und dem Gegenanschluss des Obersubstrats herstellen lässt, als dies über den relativ begrenzten Querschnitt der Bonddrähte möglich wäre, sondern auch über die größere Auflagefläche zwischen elektrischem Anschluss und Gegenanschluss sehr vorteilhaft eine gute Wärmeabfuhr (Entwärmung) des Leistungshalbleiters verwirklicht werden kann.
  • In einer weiteren Ausführungsform ist vorgesehen, dass die Sinterverbindung aus einer auf den elektrischen Anschluss und/oder Gegenanschluss beziehungsweise auf die elektrischen Anschluss und/oder Gegenanschlüsse aufgebrachten und anschließend gesinterten Sinterpaste hergestellt ist. Derartige Sinterpasten stellen Material bereit, das die Sinterverbindung zwischen dem jeweiligen elektrischen Anschluss und dem ihm korrespondierenden Gegenanschluss herstellt. Die Sinterpaste ist im Moment des Auftragens pastös, also insbesondere in einer für den Verfahrensablauf geeigneten Weise verstreichfähig, während sie nach dem Sintern eine feste Konsistenz aufweist. Insbesondere kann hierbei ein Stoffschluss zwischen elektrischem Anschluss beziehungsweise diesem korrespondierendem Gegenanschluss und dem durch die Sinterpaste eingebrachten Sintermaterial erfolgen.
  • In einer weiteren Ausführungsform ist vorgesehen, dass das Aufbringen der Sinterpaste mittels eines Siebdruckvorgangs, Schablonendruckvorgangs, Dispensvorgangs oder Inkjet-Vorgangs erfolgt. Die Sinterpaste wird folglich in einem Prozess aufgetragen, der die parallele, zeitgleiche Bearbeitung aller elektrischen Anschlüsse beziehungsweise Gegenanschlüsse zulässt. Hierdurch entfällt der serielle Prozess des Bondens, was einen erheblichen Präzisions- und Zeitvorteil und damit erhebliche Kosteneinsparungen mit sich bringt.
  • In einer weiteren Ausführungsform ist vorgesehen, dass das Trägersubstrat und/oder Obersubstrat eine Folie ist. Mittels Folien lassen sich sehr vorteilhaft und preisgünstig Schaltungsträger herstellen. Insbesondere lassen sich Verbindungsebenen und/oder Leiterbahnen durch eine oder mehrere Folien mit aufgedruckten Schaltungsträgern realisieren. Das Layout der Schaltungsträger wird hierbei auf die Folie(n) direkt aufgebracht beziehungsweise eingebracht. Abweichend zum Stand der Technik ist hierbei vorgesehen, dass auch das Trägersubstrat eine solche Folie sein kann, wodurch die keramischen DBC-Substrate ersetzt werden können.
  • In einer bevorzugten Ausführungsform ist das Trägersubstrat und/oder Obersubstrat eine Poly-Ether-Ether-Keton-Folie oder eine Polyimid-Folie. Auf diese Folien ist das entsprechende Schaltungslayout/die Schaltungsträger aufgedruckt. Diese Folien sind hochtemperaturstabil und eignen sich deshalb für einen Sinterprozess und den dauerhaften Gebrauch im Zusammenhang mit elektrischen Leistungshalbleitern. Mit unerwünschten temperaturbedingten Ausfällen, wie sie in ungünstigen Fällen beispielsweise durch wechselnde Erwärmung von aus dem Stand der Technik bekannten Bondverbindungen und deren Verbindungsstellen entstehen, ist bei der hier vorgeschlagenen Lösung nicht zu rechnen. Es ergibt sich eine beträchtliche Steigerung der Zuverlässigkeit der so realisierten Baugruppe, wobei in vorteilhafter Weise auch eine beidseitige Entwärmung dieser Baugruppe möglich ist, da kein Abstand mehr zwischen dem zu entwärmenden Leistungshalbleiter und dem Obersubstrat eingehalten werden muss, sondern dessen Abwärme über direkten Berührkontakt zwischen Obersubstrat und Leistungshalbleiter abgeführt werden kann. Durch die Hochtemperaturfähigkeit und Zuverlässigkeit der vorgeschlagenen Folien eignen diese sich auch als Trägersubstrat, wodurch ein kostengünstiger, dauerhafter Ersatz für DBC-Substrate erfolgen kann.
  • In einer weiteren bevorzugten Ausführungsform ist vorgesehen, dass das Verbinden von dem Anschluss des Leistungshalbleiters und dem Gegenanschluss des Trägersubstrats mittels einer weiteren Sinterverbindung realisiert ist. Es wird demzufolge nicht nur das Obersubstrat beziehungsweise ein Gegenanschluss des Obersubstrats an einen Anschluss des Leistungshalbleiters mittels einer Sinterverbindung bewirkt, sondern auch der Anschluss des Leistungshalbleiters mit dem diesen korrespondierenden Gegenanschluss des Trägersubstrats. Der Leistungshalbleiter wird demzufolge auf beiden Seiten, nämlich oberseitig und unterseitig, über Sinterverbindungen mit dem Trägersubstrat beziehungsweise dem Obersubstrat beziehungsweise darauf angeordneten Gegenanschlüssen elektrisch verbunden. Auf diese Weise lässt sich sehr vorteilhaft die oberseitige und unterseitige Verbindung in einem einzigen Sintervorgang darstellen.
  • In einer weiteren bevorzugten Ausführungsform weist die Sinterverbindung Silberkolloide auf. Hierzu wird eine Sinterpaste verwendet, die aus chemisch stabilisierten Silber-Kolloiden besteht oder solche aufweist. Beim Sintern werden die stabilisierenden Bestandteile der Sinterpaste unter Temperaturbeaufschlagung entfernt, beispielsweise ausgebrannt, so dass die Silber-Kolloide untereinander und mit dem Material der Fügepartner, also von Anschlüssen und Gegenanschlüssen beziehungsweise von Leistungshalbleiter und Trägersubstrat beziehungsweise Obersubstrat, in direkten Kontakt kommen. Durch festkörperdiffusive Vorgänge bildet sich bereits bei Temperaturen bevorzugt unter 300°C eine hochtemperaturstabile Verbindung aus, die hinsichtlich Wärmeleitfähigkeit, Stabilität und Plastizität deutlich günstigere Eigenschaften als beispielsweise eine Zinn-Silber-Lotverbindung aufweist.
  • In einer weiteren bevorzugten Ausführungsform ist das Trägersubstrat und/oder das Obersubstrat spaltfrei auf dem Leistungshalbleiter angeordnet. Hierdurch lässt sich eine besonders günstige Entwärmung, nämlich eine Wärmeabfuhr der im Leistungshalbleiter entstehenden Verlustwärme durch das Substrat hindurch bewirken.
  • Weiter wird ein Verfahren zur Kontaktierung eines Leistungshalbleiters mit mindestens einem Substrat vorgeschlagen, wobei vorgesehen ist, dass der Leistungshalbleiter zwischen zwei Substraten spaltfrei angeordnet wird und durch einen Sinterprozess mindestens ein elektrischer Anschluss des Leistungshalbleiters mit mindestens einem elektrischen Gegenanschluss von mindestens einem der Substrate durch Sintern verbunden wird. Die Verbindung von Anschluss und Gegenanschluss durch Sintern lässt das aus dem Stand der Technik bekannte Drahtbonden entbehrlich werden. Sintern erlaubt die Herstellung einer Vielzahl von elektrischen Verbindungen zwischen Anschlüssen und Gegenanschlüssen in einem Parallelprozess, was deutliche Qualitäts- und Kostenvorteile gegenüber dem seriellen Prozess des Drahtbondens hat.
  • In einer Verfahrensausbildung erfolgt das Sintern mittels einer Sinterpaste. Es wird hierbei die bereits vorstehend beschriebene Sinterpaste verwendet, die chemisch stabilisierte Silber- und/oder Gold-Kolloide aufweist oder aus solchen besteht.
  • In einer weiteren Verfahrensausbildung ist vorgesehen, dass die Gegenanschlüsse mehrerer Substrate, insbesondere Trägersubstrat und Obersubstrat, mit den diesen korrespondierenden Anschlüssen des Leistungshalbleiters gleichzeitig in einem Verfahrensschritt durch Sintern elektrisch verbunden werden. An dieser Verfahrensausbildung ist vorteilhaft, dass Obersubstrat und Trägersubstrat gleichzeitig elektrisch mit dem Leistungshalbleiter kontaktiert werden, die Schaltungsträger, die durch die Folien repräsentiert beziehungsweise auf diese aufgedruckt sind, also in einem Arbeitsschritt mit dem Leistungshalbleiter verbunden werden. Das Schaltungslayout, wie es durch die auf die Folien aufgedruckten Schaltungsträger dargestellt ist, wird oberseitig und unterseitig des Leistungshalbleiters in einem einzigen Verfahrensschritt zur elektrischen beziehungsweise elektronischen Schaltung zusammengefügt, wodurch in diesem Arbeitsschritt die vollständig kontaktierte elektronische Baugruppe entsteht.
  • Insbesondere ist es auch möglich, beispielsweise Anschlussfahnen herauszuführen, die der Kontaktierung mit anderen Bauelementen oder Baugruppen dienen.
  • Weitere vorteilhafte Ausführungsformen und Verfahrensausbildungen ergeben sich aus den Unteransprüchen und aus Kombinationen derselben.
  • Kurze Beschreibung der Zeichnungen
  • Die Erfindung wird nachfolgend anhand einer Figur näher erläutert, ohne jedoch hierauf beschränkt zu sein.
  • Es zeigen die
  • 1 bis 2 die Herstellung der erfindungsgemäßen Schaltungsanordnung.
  • Ausführungsform(en) der Erfindung
  • 1 zeigt zwei Leistungshalbleiter 1, nämlich einen ersten Leistungshalbleiter 2 und einen zweiten Leistungshalbleiter 3. Jeder Leistungshalbleiter 1 weist eine Oberseite 4 und eine Unterseite 5 auf. Jeder Leistungshalbleiter 1 weist an seiner Unterseite 5 mehrere Anschlüsse 6 auf, die als oberflächenbündige oder im Wesentlichen oberflächenbündige Kontaktierlands 7 ausgebildet sind. An der Oberseite 4 weist jeder Leistungshalbleiter 1 weitere Anschlüsse 8 auf, die ebenfalls als Kontaktierlands 7 ausgebildet sind. Unterseitig der Leistungshalbleiter 1, also ihrer Unterseite 5 zugewandt, wird ein Trägersubstrat 9 angeordnet, nämlich eine Poly-Ether-Ether-Keton-(PEEK)-Folie 10. Weiter kommt eine Polyimid-Folie in Betracht. Gleichermaßen wird oberseitig der Leistungshalbleiter 1, also deren Oberseite 4 zugewandt, ein Obersubstrat 11, nämlich ebenfalls eine PEEK-Folie 10 angeordnet. Die PEEK-Folien 10 sind als Schaltungsträger 12 ausgebildet, sie weisen nämlich ein Schaltungslayout 13 auf, das zur jeweiligen Kontaktierung mit den Anschlüssen 6 beziehungsweise weiteren Anschlüssen 8 mit Gegenanschlüssen 14 versehen ist, wobei die Gegenanschlüsse 14 im Wesentlichen oberflächenbündig zu der den Leistungshalbleitern 1 jeweils zugewandte Substratoberfläche 15 ausgebildet sind. Die Gegenanschlüsse 14 bilden wiederum Kontaktierlands 7 aus. Im Bereich der Anschlüsse 6 und der weiteren Anschlüsse 8 und/oder der Gegenanschlüsse 14 wird eine Sinterpaste 16 eingebracht, die in einer geeigneten, geringen Auftragsstärke auf den Anschlüssen 6 beziehungsweise weiteren Anschlüssen 8 und den Gegenanschlüssen 14 aufliegt.
  • 2 zeigt anhand eines Abschnitts der vorstehend dargestellten Bauelemente, nämlich des ersten Halbleiters 2 sowie von diesem zugeordneten Abschnitten des Trägersubstrats 9 und Obersubstrats 11, den Vorgang des Verbindens. Der Leistungshalbleiter 1 wird hierzu nach dem vorstehend beschriebenen Aufbringen der Sinterpaste 16 derart mit der Substratoberfläche 15 des Trägersubstrats 9 und des Obersubstrats 11 in Berührlage gebracht, dass die jeweiligen Kontaktierlands 7, nämlich die Anschlüsse 6 beziehungsweise weiteren Anschlüsse 8 des Leistungshalbleiters 1, mit den jeweils korrespondierenden Gegenanschlüssen 14 über die Sinterpaste 16 in unmittelbare Berührlage treten. Die Sinterpaste 16 wird demzufolge von Anschlüssen 6 beziehungsweise weiteren Anschlüssen 8 einerseits und den jeweiligen Gegenanschlüssen 14 andererseits beaufschlagt, dergestalt, dass sie zwischen den Anschlüssen 6 beziehungsweise weiteren Anschlüssen 8 und den Gegenanschlüssen 14 vollflächig liegt. Diese Anordnung wird nun dem Prozess des Niedertemperatursinterns unterzogen, vorzugsweise bei Temperaturen von unter 300°C. Hierbei bildet sich zwischen den Anschlüssen 6 beziehungsweise den weiteren Anschlüssen 8 und den jeweiligen Gegenanschlüssen 14 eine hochtemperaturfeste Sinterverbindung 17 aus. Durch die Materialbeschaffenheit der Sinterpaste 16, nämlich dadurch, dass diese chemisch stabilisierte Silberkolloide und/oder Goldkolloide aufweist, wird beim Vorgang des Sinterns das kolloidale Silber und/oder Gold zwischen den Anschlüssen 6 beziehungsweise weiteren Anschlüssen 8 und den Gegenanschlüssen 14 eingebracht, wobei durch dessen Vermittlung beim Prozess des Sinterns eine stoffschlüssige Verbindung zwischen den Anschlüssen 6 beziehungsweise weiteren Anschlüssen 8 und den jeweils korrespondierenden Gegenanschlüssen 14 entsteht, die elektrisch leitend ist. Der Leistungshalbleiter 1 wird demzufolge über die Kontaktierlands 7 mit dem Trägersubstrat 9 und dem Obersubstrat 11 elektrisch leitend fest verbunden. Durch das in 2 nicht gesondert gezeigte Schaltungslayout wird gleichzeitig die elektrische Verschaltung der unterschiedlichen Anschlüsse 6 beziehungsweise weiteren Anschlüssen 8 des Leistungshalbleiters mit weiteren hier nicht gesondert dargestellten Bauelementen und/oder Baugruppen auf oder an dem Trägersubstrat 9 beziehungsweise Obersubstrat 11 bewirkt. Über die Kontaktierlands 7 ist eine großflächige, hoch stromtragfähige elektrische Verbindung 18, nämlich die Sinterverbindung 17 hergestellt. Die Anschlüsse 6 beziehungsweise weiteren Anschlüsse 8 sind demzufolge mit den jeweiligen Gegenanschlüssen 14 kontaktverbunden. Über die großflächige Sinterverbindung 17 lässt sich weiterhin sehr gut in dem Leistungshalbleiter 1 entstehende Abwärme über das Trägersubstrat 9 und/oder das Obersubstrat 11 austragen, wodurch eine vorteilhafte Entwärmung des Leistungshalbleiters 1 bewirkt wird.
  • Es ist weiter auch möglich, das Schaltungslayout 13 auf den PEEK-Folien 10 im Siebdruckverfahren zusammen mit oder durch Aufbringung der Sinterpaste 16 auszubilden. Ferner kommt auch eine Ausbildung durch Schablonendruck, Dispensen oder Strahlbedrucken („Ink-Jetten") der Sinterpaste 16 in Betracht. Die elektrische Verschaltung ergibt sich als Festkörper dann während des Sinterprozesses.

Claims (11)

  1. Elektrische Schaltungsanordnung mit mindestens einem Leistungshalbleiter, der mit seiner Unterseite auf einem Trägersubstrat angeordnet ist und an seiner Unterseite mindestens einen elektrischen Anschluss aufweist, der mit mindestens einem Gegenanschluss des Trägersubstrats elektrisch kontaktverbunden ist, dadurch gekennzeichnet, dass der Leistungshalbleiter (1) mit seiner Oberseite (4) an einem Obersubstrat (11) anliegt und auf seiner Oberseite (4) mindestens einen weiteren elektrischen Anschluss (6) aufweist, der mit mindestens einem Gegenanschluss (14) des Obersubstrats (11) über eine elektrisch leitende Sinterverbindung (17) kontaktverbunden ist.
  2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Sinterverbindung (17) aus einer auf den elektrischen Anschluss (6) und/oder Gegenanschluss (14) beziehungsweise auf die elektrischen Anschlüsse (6) und/oder Gegenanschlüsse (14) aufgebrachten und anschließend gesinterten Sinterpaste (16) erstellt ist.
  3. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Aufbringen der Sinterpaste (16) mittels eines Siebdruckvorgangs, Schablonendruckvorgangs, Dispensvorgangs oder Inkjet-Vorgangs erfolgt.
  4. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Trägersubstrat (9) und/oder Obersubstrat (11) eine Folie ist.
  5. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Trägersubstrat (9) und/oder Obersubstrat (11) eine Poly-Ether-Ether-Keton-Folie (10) oder eine Polyimid-Folie ist.
  6. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Verbinden von dem Anschluss (6) des Leistungshalbleiters (19) und dem Gegenanschluss (14) des Trägersubstrats (9) mittels einer weiteren Sinterverbindung (17) realisiert ist.
  7. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Sinterverbindung (17) Silber-Kolloide und/oder Gold-Kolloide aufweist.
  8. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Trägersubstrat (9) und/oder das Obersubstrat (11) spaltfrei auf dem Leistungshalbleiter (1) angeordnet ist.
  9. Verfahren zur Kontaktierung eines Leistungshalbleiters mit mindestens einem Substrat, dadurch gekennzeichnet, dass der Leistungshalbleiter zwischen zwei Substraten spaltfrei angeordnet wird und durch einen Sinterprozess mindestens ein elektrischer Anschluss des Leistungshalbleiters mit mindestens einem elektrischen Gegenanschluss von mindestens einem der Substrate durch Sintern verbunden wird.
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass das Sintern mittels einer Sinterpaste erfolgt.
  11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Gegenanschlüsse mehrerer Substrate mit den korrespondierenden Anschlüssen, insbesondere Trägersubstrat und Obersubstrat, gleichzeitig in einem Verfahrensschritt durch Sintern elektrisch verbunden werden.
DE102008003788A 2008-01-10 2008-01-10 Elektrische Schaltungsanordnung mit mindestens einem Leistungshalbleiter und Verfahren zu deren Herstellung Ceased DE102008003788A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102008003788A DE102008003788A1 (de) 2008-01-10 2008-01-10 Elektrische Schaltungsanordnung mit mindestens einem Leistungshalbleiter und Verfahren zu deren Herstellung
PCT/EP2008/067839 WO2009087037A2 (de) 2008-01-10 2008-12-18 Elektrische schaltungsanordnung mit mindestens einem leistungshalbleiter und verfahren zu deren herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008003788A DE102008003788A1 (de) 2008-01-10 2008-01-10 Elektrische Schaltungsanordnung mit mindestens einem Leistungshalbleiter und Verfahren zu deren Herstellung

Publications (1)

Publication Number Publication Date
DE102008003788A1 true DE102008003788A1 (de) 2009-07-16

Family

ID=40673533

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008003788A Ceased DE102008003788A1 (de) 2008-01-10 2008-01-10 Elektrische Schaltungsanordnung mit mindestens einem Leistungshalbleiter und Verfahren zu deren Herstellung

Country Status (2)

Country Link
DE (1) DE102008003788A1 (de)
WO (1) WO2009087037A2 (de)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0931346B1 (de) * 1996-09-30 2010-02-10 Infineon Technologies AG Mikroelektronisches bauteil in sandwich-bauweise
DE10062108B4 (de) * 2000-12-13 2010-04-15 Infineon Technologies Ag Leistungsmodul mit verbessertem transienten Wärmewiderstand
DE102004057494A1 (de) * 2004-11-29 2006-06-08 Siemens Ag Metallisierte Folie zur flächigen Kontaktierung

Also Published As

Publication number Publication date
WO2009087037A3 (de) 2009-09-24
WO2009087037A2 (de) 2009-07-16

Similar Documents

Publication Publication Date Title
DE102006004788B4 (de) Halbleiterbauelement und Fertigungsverfahren für dieses
DE102009000490B4 (de) Leistungshalbleitermodul und Verfahren zu dessen Herstellung
DE10306643B4 (de) Anordnung in Druckkontaktierung mit einem Leistungshalbleitermodul
DE102004020497B3 (de) Verfahren zum Betreiben einer Antiblockier-Regelung für Fahrzeuge mit Vierradantrieb
DE102010044709A1 (de) Leistungshalbleitermodul mit Metallsinter-, vorzugsweise Silbersinterverbindungen sowie Herstellungsverfahren
DE102009055691A1 (de) Leistungshalbleitermodul
EP1772902A1 (de) Leistungshalbleitermodul mit Isolationszwischenlage und Verfahren zu seiner Herstellung
DE102014206601A1 (de) Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
WO2009019091A1 (de) Baugruppe sowie herstellung einer baugruppe
DE102012207652A1 (de) Zweistufiges Verfahren zum Fügen eines Halbleiters auf ein Substrat mit Verbindungsmaterial auf Silberbasis
DE102014010373A1 (de) Elektronisches Modul für ein Kraftfahrzeug
WO2006013145A1 (de) Leiterplatte mit smd-bauteilen und mindestens einem bedrahteten bauteil sowie ein verfahren zum bestücken, befestigen und elektrischen kontaktieren der bauteile
AT516724B1 (de) Herstellen einer schaltungsanordnung mit thermischen durchkontaktierungen
DE10064629B4 (de) Verfahren zum Verbinden von Leiterplatten
DE102014206606A1 (de) Verfahren zum Montieren eines elektrischen Bauelements auf einem Substrat
DE102009024371A1 (de) Verfahren zur Herstellung einer Stromrichteranordnung mit Kühleinrichtung und Stromrichteranordnung
EP2006910A2 (de) Leistungselektronikmodul
DE102008005748A1 (de) Leistungselektronikmodul
DE102006058695B4 (de) Leistungshalbleitermodul mit stumpf gelötetem Anschlusselement
DE102019115573B4 (de) Leistungselektronische Schalteinrichtung und Verfahren zur Herstellung
DE102008003788A1 (de) Elektrische Schaltungsanordnung mit mindestens einem Leistungshalbleiter und Verfahren zu deren Herstellung
EP3718136B1 (de) Halbleiterbaugruppe und verfahren zur herstellung der halbleiterbaugruppe
DE10121969C1 (de) Schaltungsanordnung in Druckkontaktierung und Verfahren zu seiner Herstellung
DE102021117573B4 (de) Verfahren zur Herstellung einer elektrischen Verbindung zu einem elektronischen Bauteil und einer Chip-Baugruppe
DE102012207560B4 (de) Verfahren zur herstellung und zum betrieb eines halbleitermoduls

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final