DE102006058695B4 - Leistungshalbleitermodul mit stumpf gelötetem Anschlusselement - Google Patents
Leistungshalbleitermodul mit stumpf gelötetem Anschlusselement Download PDFInfo
- Publication number
- DE102006058695B4 DE102006058695B4 DE200610058695 DE102006058695A DE102006058695B4 DE 102006058695 B4 DE102006058695 B4 DE 102006058695B4 DE 200610058695 DE200610058695 DE 200610058695 DE 102006058695 A DE102006058695 A DE 102006058695A DE 102006058695 B4 DE102006058695 B4 DE 102006058695B4
- Authority
- DE
- Germany
- Prior art keywords
- power semiconductor
- connection element
- semiconductor module
- conductor track
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
Abstract
Leistungshalbleitermodul (1) mit einem Gehäuse (30), einem Substrat (10) mit mindesten einem Leistungshalbleiterbauelement (20), mindestens einer metallischen Leiterbahn (16) und mit von dieser Leiterbahn (16) ausgehend mindestens einem stumpf auf diese Leiterbahn (16) gelöteten Anschlusselement (40), wobei
– die metallische Leiterbahn (16), an der Verbindungsstelle mit dem Anschlusselement (40), eine Vertiefung (18) aufweist deren laterale Ausdehnung (c) in beiden orthogonalen Richtungen parallel zu ihrer Hauptfläche (180) jeweils größer ist als die laterale Ausdehnung (b) in beiden orthogonalen Richtungen der dem Substrat zugewandten Grundfläche (44) des Anschlusselements (40) und wobei
– das Anschlusselement (40) an mindestens zwei der Leiterbahn (16) zugewandten Kanten (42) oder an mindestens zwei der Leiterbahn zugewandten Ecken (46) Aussparungen (420, 460) aufweist.
– die metallische Leiterbahn (16), an der Verbindungsstelle mit dem Anschlusselement (40), eine Vertiefung (18) aufweist deren laterale Ausdehnung (c) in beiden orthogonalen Richtungen parallel zu ihrer Hauptfläche (180) jeweils größer ist als die laterale Ausdehnung (b) in beiden orthogonalen Richtungen der dem Substrat zugewandten Grundfläche (44) des Anschlusselements (40) und wobei
– das Anschlusselement (40) an mindestens zwei der Leiterbahn (16) zugewandten Kanten (42) oder an mindestens zwei der Leiterbahn zugewandten Ecken (46) Aussparungen (420, 460) aufweist.
Description
- Die Erfindung beschreibt ein Leistungshalbleitermodul mit einem Gehäuse und mit einem Substrat. Auf diesem Substrat ist mindestens eine Leiterbahn angeordnet. Von dieser Leiterbahn führt mindestens ein Anschlusselement aus dem Gehäuse heraus. Weiterhin ist auf dieser oder einer weiteren Leiterbahn des Substrats mindestens ein elektronisches Bauelement insbesondere ein Leistungshalbleiterbauelement wie eine Diode, ein Transistor oder ein Thyristor angeordnet.
- Derartige Substrate bestehen beispielhaft aus einer Isolationsschicht sowie aus vorzugsweise auf beiden Seiten dieser Isolationsschicht angeordneten metallischen Leiterbahnen. Eine speziell im Anwendungsbereich von Leistungshalbleitermodulen eingesetzte Substratvariante sind die sog. DCB-Substrate, wobei DCB für „direct copper bonding" steht. Nach dem Stand der Technik werden die elektronischen Bauelemente ebenso wie die Anschlusselemente löttechnisch mit den Leiterbahnen derartiger Substrate verbunden.
- Häufig sind die Anschlusselemente gemäß dem Stand der Technik stumpf auf die Leiterbahn gelötet. Unter eine stumpfen Lötung wird hierbei verstanden, dass das Anschlusselement mit einer Endfläche, die einen Flächeninhalt aufweist, der im Wesentlichen der Querschnittsfläche des Anschlusselements entspricht löttechnisch mit der Leiterbahn verbunden ist.
- Wesentlich bei derartigen löttechnisch mit Leiterbahn verbundenen Anschlusselementen ist, dass diese Verbindung dauerhaft über die Lebensdauer des Leistungshalbleitermoduls konstante elektrische Eigenschaften aufweist. Speziell mit bleifreien Loten sind hierbei Probleme bekannt, wobei hierbei die Ausbildung des Lotmeniskus, die Verzahnung der Verbindungspartner mit dem Lot und auch die Größe der mit Lot benetzten Flächen beider Verbindungspartner relevant ist. Unter einem gut ausgebildeten Lotmeniskus soll hier eine Ausgestaltung verstanden werden, bei der das Lot zu den Lotpartner äquivalent einer benetzenden Flüssigkeit ausgebildet ist.
- Den relevanten Stand der Technik bilden die
JP 2000 208 686 A DE 10 2004 019 568 A1 und dieDE 10 2005 016 650 A1 . DieJP 2000 208 686 A DE 10 2004 019 568 A1 offenbart ein Substrat für ein Leistungshalbleitermodul der oben genannte Art, wobei direkt benachbart zu einem Randbereich eines Anschlusselements eine Vielzahl von im Vergleich zur Ausdehnung des Anschlusselements kleinen Vertiefungen in der metallischen Leiterbahn des Substrats vorgesehen sind. Alternativ sind derartige Vertiefungen unterhalb des Anschlusselements vorgesehen. Nachteilig hierbei ist, dass eine Verbesserung der Ausbildung des Lotmeniskus gemäß obiger Definition hier nicht gegeben ist. - Die
DE 10 2005 016 650 A1 offenbart ein Leistungshalbleitermodul der eingangs genannten Art, wobei die jeweiligen Kontaktflächen der Verbindung eines Anschlusselements mit einer Leiterbahn ausgebildet sind als eine Mehrzahl von Teilkontaktflächen auf. Hierbei weist jede Teilkontaktfläche einen definierten maximalen Flächeninhalt. Ebenso weisen jeweils zwei Teilkontaktflächen einen definierten maximalen Abstand zueinander auf. Nachteilig hierbei ist, dass die Ausgestaltung des Lotmeniskus gemäß der oben gegebenen Definition nicht beeinflusst wird. - Die vorliegende Erfindung hat die Aufgabe ein Leistungshalbleitermodul mit Leiterbahnen eines Substrats und löttechnisch hiermit verbundenen Anschlusselementen vorzustellen, wobei die Qualität der Lotverbindung der beiden Verbindungspartner verbessert wird.
- Die Aufgabe wird erfindungsgemäß gelöst, durch die Maßnahmen der Merkmale des Anspruchs 1. Bevorzugte Ausführungsformen sind in den Unteransprüchen beschrieben.
- Der erfinderische Gedanke geht aus von einen Leistungshalbleitermodul der oben genannten Art mit einem Substrat und mit einem dieses Substrat zumindest zum Teil umschließenden Gehäuse. Das Substrat weist mindestens eine metallische Leiterbahn und mindestens ein mit dieser oder einer weiteren Leiterbahn löttechnisch verbundenes Anschlusselement auf, wobei dieses stumpf auf die Leiterbahn gelötet ist. Das Anschlusselement bildet somit einen elektrischen Anschluss des Leistungshalbleitermoduls.
- Erfindungsgemäß weist die metallische Leiterbahn an der Verbindungsstelle mit dem Anschlusselement eine Vertiefung auf, wobei diese Vertiefung eine Grundfläche aufweist, deren laterale Ausdehnung in beide orthogonalen Richtungen parallel zur Leiterbahnoberfläche jeweils größer ist als die laterale Ausdehnung in beide orthogonalen Richtungen der dem Substrat zugewandten Grundfläche des Anschlusselements.
- Zusätzlich zu der genannten Vertiefung weist das Anschlusselement an mindestens zwei der Leiterbahn zugewandten Kanten oder an mindestens zwei der Leiterbahn zugewandten Ecken Aussparungen auf.
- Es ist besonders bevorzugt wenn hierbei die dem Substrat zugewandten Grundfläche des Anschlusselements zwischen der Oberfläche der Leiterbahn und der planparallelen Hauptfläche der Vertiefung angeordnet ist.
- Der erfinderische Gedanke wird anhand der Ausführungsbeispiele in den
1 bis5 näher erläutert. -
1 zeigt schematisch ein Leistungshalbleitermodul gemäß dem Stand der Technik. -
2 zeigt einen Ausschnitt einer ersten Ausgestaltung eines erfindungsgemäßen Leistungshalbleitermoduls. -
3 zeigt einen Ausschnitt einer zweiten Ausgestaltung eines erfindungsgemäßen Leistungshalbleitermoduls. -
4 zeigt in einer dreidimensionalen Ansicht einen Teil eines ersten Anschlusselements eines erfindungsgemäßen Leistungshalbleitermoduls. -
5 zeigt in einer dreidimensionalen Ansicht einen Teil eines zweiten Anschlusselements eines erfindungsgemäßen Leistungshalbleitermoduls. -
1 zeigt eine schematische Darstellung und eine Ausschnittsvergrößerung eines Leistungshalbleitermoduls (1 ) gemäß dem Stand der Technik. Dargestellt ist hier ein grundplattenloses Leistungshalbleitermodul bei dem ein Substrat (10 ) von einem becherförmigen Gehäuse (30 ) an einer ersten Seite und zumindest teilweise an den Rändern umschlossen ist. - Das Substrat (
10 ) weist hier eine elektrisch isolierende Mittellage (12 ) mit zwei weiteren metallischen Lagen (14 ,16 ) auf. Die dem Inneren des Leistungshalbleitermoduls (1 ) zugewandte metallische Lage (16 ) weist eine Oberfläche (160 ) und eine hierzu planparallele weitere Hauptfläche (162 ) auf und bildet meist eine Mehrzahl von Leiterbahnen aus, wobei hier nur eine dargestellt ist. Auf diesen Leiterbahnen (16 ) ist mindestens ein Leistungshalbleiterbauelement (20 ) angeordnet. - Zur internen und (oder externen Verbindung weist das Leistungshalbleitermodul (
1 ) eine Mehrzahl von Anschlusselementen (40 ) mit einer Querschnittsfläche (A), wovon nur eines dargestellt ist, auf. Derartige Anschlusselemente (40 ) werden häufig als Stanz-Biege-Teile aus einem Kupferband hergestellt und mit einer Oberflächenbeschichtung, beispielhaft aus Nickel, versehen. - Häufig werden diese Anschlusselemente (
40 ) stumpf auf die zugeordnete Leiterbahn (16 ) gelötet. Da die Lote (50 ) benetzende Eigenschaften aufweisend bilden sich durch die Oberflächenspannung Lotmenisken (52 ) zwischen den beiden Verbindungspartnern, dem Anschlusselement (40 ) und der Leiterbahn (16 ), aus. Bei derartigen Lotverbindungen ist die Grundfläche (44 ) des Anschlusselements (40 ) mittels Lot (50 ) von der Oberfläche (160 ) der Leiterbahn (16 ) beabstandet. - Diese Darstellung zeigt eine beispielhafte Ausgestaltung, wobei die folgenden hierauf basierenden erfindungsgemäße Ausgestaltung auch für weitere Ausbildungen von Leistungshalbleitermodulen, beispielhaft mit Grundplatte, weiteren Substratvarianten oder anderen Gehäuseausbildungen geeignet ist.
-
2 zeigt einen Ausschnitt einer ersten Ausgestaltung eines erfindungsgemäßen Leistungshalbleitermoduls (1 ). Dargestellt ist hier wie in der Ausschnittsvergrößerung in1 ein Anschlusselement (40 ) und eine Leiterbahn (16 ). Erfindungsgemäß weist die Leiterbahn (16 ) hier eine Vertiefung (18 ) auf, wobei diese vorzugsweise ätztechnisch bereits während der Herstellung des Substrats (10 ) erzeugt ist. - Die Vertiefung (
18 ) der Leiterbahn (16 ) weist in beide orthogonalen Richtungen parallel zur Oberfläche der Leiterbahn eine laterale Ausdehnung (c) und einen Flächeninhalt (C) der Hauptfläche (180 ) auf. Ebenso weist das Anschlusselement (40 ) an der Kontaktfläche zur Leiterbahn (16 ) eine Grundfläche (44 ) mit einer lateralen Ausdehnung (b) und dem Flächeninhalt (B) auf. - Erfindungsgemäß ist die laterale Ausdehnung (c) der Vertiefung (
18 ) in jede der beiden orthogonalen Richtungen jeweils größer als die jeweilige laterale Ausdehnung (b) der Grundfläche (44 ) des Anschlusselements (40 ). - In dieser Ausbildung des Anschlusselements (
40 ) entspricht die laterale Ausdehnung (b) der Grundfläche (44 ) derjenigen lateralen Ausdehnung (a) des Anschlusselements (40 ) in dessen Verlauf. - Bevorzugte Werte für die Vertiefung (
18 ) ergeben sich wenn die jeweilige laterale Ausdehnung (c) dieser Vertiefung (18 ) der Bedingung 1,3 × b > c > 1,05 × b gehorcht. Hierbei und im Weiteren stehen die bisher genannten Größen (a, b, c) für je eine beliebige laterale Ausdehnung in eine der beiden orthogonalen Richtungen. - Es ist weiterhin bevorzugt, wenn die Tiefe (h) der Vertiefung (
18 ) geringer ist als die halbe Dicke (d) der Leiterbahn (16 ). Durch die genannten Maßnahmen ist die Größe der mit Lot (50 ) benetzten Flächen der beiden Verbindungspartner, Leiterbahn (16 ) und Anschlusselement (40 ), auf einfache Weise erhöht. Ebenso wird die Höhe in der der Lotmeniskus (52 ) das Anschlusselement (40 ) benetzt vergrößert. - Es ist besonders bevorzugt, wenn die dem Substrat (
10 ) zugewandten Grundfläche (44 ) des Anschlusselements (40 ) zwischen der Oberfläche (160 ) der Leiterbahn (16 ) und der planparallelen Hauptfläche (180 ) der Vertiefung (18 ) angeordnet ist. -
3 zeigt einen Ausschnitt einer zweiten Ausgestaltung eines erfindungsgemäßen Leistungshalbleitermoduls (1 ). Hierbei ergibt sich gegenüber dem Stand der Technik eine Vergrößerung der mit Lot benetzten Flächen der beiden Verbindungspartner sowie auch eine bessere Verzahnung. - Das Anschlusselement (
40 ) weist hier an zwei der Leiterbahn (16 ) zugewandten Kanten (42 ) seiner Schmalseiten mit der Grundfläche (44 ) Aussparungen (420 ) auf. Es handelt sich hier um konkav ausgebildet Aussparungen (420 ), die vorzugsweise bereits im Rahmen des Herstellungsprozesse gestanzt wurden. Durch dieses besonders einfach herzustellende Merkmal wird bereits eine verbesserte Verzahnung der beiden Lotpartner erreicht. - Es ist bevorzugt, wenn der Flächeninhalt (B) der der Leiterbahn (
16 ) zugewandten Grundfläche (44 ) des Anschlusselements (40 ) mindestens Neun von Zehn der Querschnittsfläche (A) des Anschlusselements (40 ) beträgt. - Weiterhin weist die Leiterbahn (
16 ) eine Vertiefung (18 ) auf. Diese Vertiefung (18 ) gehorcht hier ebenfalls den zu2 genannten bevorzugten Abmessungen, wobei hier natürlich die Berechnungsgrundlage durch die verringerte Grundfläche (B) bestimmt ist. - Durch die Kombination der beiden erfindungsgemäßen Merkmale, Aussparungen (
420 ) an den Anschlusselementen (40 ) und eine zugeordnete Vertiefung (18 ) in der Leiterbahn (16 ) wird bei gleich bleibendem Flächenbedarf für die stumpf gelötete Verbindung deren Dauerhaltbarkeit signifikant verbessert. -
4 zeigt in einer dreidimensionalen Ansicht einen Teil eines ersten Anschlusselements (40 ) eines erfindungsgemäßen Leistungshalbleitermoduls (1 ) aus Blickrichtung des Substrats (10 ). Die Aussparungen (420 ) an der Kante (42 ) des Anschlusselements sind hierbei stanztechnisch erzeugt und plan ausgebildet. Hierbei beträgt der Flächeninhalt (B) der der Leiterbahn (16 ) zugewandten Grundfläche (44 ) des Anschlusselements (40 ) mindestens Neun von Zehn der Querschnittsfläche (A) des Anschlusselements (40 ). -
5 zeigt in einer dreidimensionalen Ansicht einen Teil eines zweiten Anschlusselements (40 ) eines erfindungsgemäßen Leistungshalbleitermoduls (1 ) aus Blickrichtung des Substrats (10 ). Die kugelsegmentartigen Aussparungen (460 ) des Anschlusselements (40 ) sind hierbei prägetechnisch erzeugt und an allen dem Substrat (10 ) zugewandten Ecken (46 ) des Anschlusselements (40 ) angeordnet.
Claims (6)
- Leistungshalbleitermodul (
1 ) mit einem Gehäuse (30 ), einem Substrat (10 ) mit mindesten einem Leistungshalbleiterbauelement (20 ), mindestens einer metallischen Leiterbahn (16 ) und mit von dieser Leiterbahn (16 ) ausgehend mindestens einem stumpf auf diese Leiterbahn (16 ) gelöteten Anschlusselement (40 ), wobei – die metallische Leiterbahn (16 ), an der Verbindungsstelle mit dem Anschlusselement (40 ), eine Vertiefung (18 ) aufweist deren laterale Ausdehnung (c) in beiden orthogonalen Richtungen parallel zu ihrer Hauptfläche (180 ) jeweils größer ist als die laterale Ausdehnung (b) in beiden orthogonalen Richtungen der dem Substrat zugewandten Grundfläche (44 ) des Anschlusselements (40 ) und wobei – das Anschlusselement (40 ) an mindestens zwei der Leiterbahn (16 ) zugewandten Kanten (42 ) oder an mindestens zwei der Leiterbahn zugewandten Ecken (46 ) Aussparungen (420 ,460 ) aufweist. - Leistungshalbleitermodul nach Anspruch 1, wobei die jeweilige laterale Ausdehnung (c) der Vertiefung (
18 ) der Bedingung 1,3 × b > c > 1,05 × b gehorcht. - Leistungshalbleitermodul nach Anspruch 1, wobei die Tiefe (h) der Vertiefung (
18 ) geringer ist als halbe Dicke (d) der Leiterbahn (16 ). - Leistungshalbleitermodul nach Anspruch 1, wobei der Flächeninhalt (B) der der Leiterbahn zugewandten Grundfläche (
44 ) des Anschlusselements (40 ) mindestens Neun von Zehn der Querschnittsfläche (A) des Anschlusselements beträgt. - Leistungshalbleitermodul nach Anspruch 1, wobei die Aussparungen (
420 ,460 ) plan oder konkav ausgebildet sind. - Leistungshalbleitermodul nach Anspruch 1, wobei die dem Substrat (
10 ) zugewandte Grundfläche (44 ) des Anschlusselements (40 ) zwischen der Oberfläche (160 ) der Leiterbahn (16 ) und der planparallelen Hauptfläche (180 ) der Vertiefung (18 ) angeordnet ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200610058695 DE102006058695B4 (de) | 2006-12-13 | 2006-12-13 | Leistungshalbleitermodul mit stumpf gelötetem Anschlusselement |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200610058695 DE102006058695B4 (de) | 2006-12-13 | 2006-12-13 | Leistungshalbleitermodul mit stumpf gelötetem Anschlusselement |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102006058695A1 DE102006058695A1 (de) | 2008-06-26 |
DE102006058695B4 true DE102006058695B4 (de) | 2009-06-25 |
Family
ID=39431292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE200610058695 Active DE102006058695B4 (de) | 2006-12-13 | 2006-12-13 | Leistungshalbleitermodul mit stumpf gelötetem Anschlusselement |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102006058695B4 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105098554A (zh) * | 2014-05-22 | 2015-11-25 | 英飞凌科技股份有限公司 | 电触刷、电子组件和用于制造电子组件的方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4567773B2 (ja) * | 2008-07-18 | 2010-10-20 | 三菱電機株式会社 | 電力用半導体装置 |
DE102009050178B3 (de) | 2009-10-21 | 2011-05-26 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul mit einem eine dreidimensionale Oberflächenkontur aufweisenden Substrat sowie Herstellungsverfahren hierzu |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000208686A (ja) * | 1999-01-11 | 2000-07-28 | Fuji Electric Co Ltd | パワ―モジュ―ルのパッケ―ジ構造 |
DE102004019568A1 (de) * | 2004-04-22 | 2005-11-17 | Semikron Elektronik Gmbh & Co. Kg | Substrat für ein Leistungshalbleitermodul |
DE102005016650A1 (de) * | 2005-04-12 | 2006-11-02 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul mit stoffbündig angeordneten Anschlusselementen |
-
2006
- 2006-12-13 DE DE200610058695 patent/DE102006058695B4/de active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000208686A (ja) * | 1999-01-11 | 2000-07-28 | Fuji Electric Co Ltd | パワ―モジュ―ルのパッケ―ジ構造 |
DE102004019568A1 (de) * | 2004-04-22 | 2005-11-17 | Semikron Elektronik Gmbh & Co. Kg | Substrat für ein Leistungshalbleitermodul |
DE102005016650A1 (de) * | 2005-04-12 | 2006-11-02 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul mit stoffbündig angeordneten Anschlusselementen |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105098554A (zh) * | 2014-05-22 | 2015-11-25 | 英飞凌科技股份有限公司 | 电触刷、电子组件和用于制造电子组件的方法 |
CN105098554B (zh) * | 2014-05-22 | 2018-01-09 | 英飞凌科技股份有限公司 | 用于制造具有电触刷的电子组件的方法 |
Also Published As
Publication number | Publication date |
---|---|
DE102006058695A1 (de) | 2008-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3262666B1 (de) | Elektrisches bauelement und verfahren zur herstellung eines elektrischen bauelements | |
DE102006015447B4 (de) | Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben | |
DE102011079708B4 (de) | Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser | |
EP1898466B1 (de) | Gehauste Halbleiterschaltungsanordnung mit Kontakteinrichtung | |
DE102014104399B4 (de) | Halbleiterchipgehäuse umfassend einen Leadframe | |
DE102011084803A1 (de) | Leistungshalbleitervorrichtung | |
DE102008017809A1 (de) | Leistungshalbleitermodul | |
DE102008030101A1 (de) | Lötanschlusselement | |
DE102018200830A1 (de) | Halbleitervorrichtung | |
DE102020105267A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
EP1501127A2 (de) | Leistungshalbleitermodul mit biegesteifer Grundplatte | |
DE102006058695B4 (de) | Leistungshalbleitermodul mit stumpf gelötetem Anschlusselement | |
DE102018204473B4 (de) | Halbleitervorrichtung | |
DE102006062494A1 (de) | Elektrische Vorrichtung mit einem Trägerelement mit zumindest einer speziellen Anschlussfläche und einem oberflächenmontierten Bauelement | |
DE102008058003A1 (de) | Halbleitermodul und Verfahren zu dessen Herstellung | |
DE102008012256A1 (de) | Elektronik-Komponenten-Montageplatte | |
DE102012218433B4 (de) | Kontaktanordnung | |
DE112015003374B4 (de) | Schaltungsanordnung | |
DE112015003364T5 (de) | Schaltungsanordnung | |
DE102013109234B4 (de) | Leiterplatteneinheit mit Mitteln zur Kontaktierung eines Randkontaktsteckers | |
DE212018000086U1 (de) | Halbleitervorrichtung | |
DE10139985B4 (de) | Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung | |
DE102019126923A1 (de) | Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls | |
EP0298410A1 (de) | Elektrisches Bauteil mit Anschlussstiften | |
DE10121969C1 (de) | Schaltungsanordnung in Druckkontaktierung und Verfahren zu seiner Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R084 | Declaration of willingness to licence |