DE102013215647A1 - Leistungselektronisches Modul und Verfahren zur Herstellung eines leistungselektronischen Moduls - Google Patents

Leistungselektronisches Modul und Verfahren zur Herstellung eines leistungselektronischen Moduls Download PDF

Info

Publication number
DE102013215647A1
DE102013215647A1 DE102013215647.2A DE102013215647A DE102013215647A1 DE 102013215647 A1 DE102013215647 A1 DE 102013215647A1 DE 102013215647 A DE102013215647 A DE 102013215647A DE 102013215647 A1 DE102013215647 A1 DE 102013215647A1
Authority
DE
Germany
Prior art keywords
substrate
power electronic
contact surface
circuit board
electronic module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102013215647.2A
Other languages
English (en)
Inventor
Matthias Neumeister
Sebastian Nielebock
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE102013215647.2A priority Critical patent/DE102013215647A1/de
Publication of DE102013215647A1 publication Critical patent/DE102013215647A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2101—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/215—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82105—Forming a build-up interconnect by additive methods, e.g. direct writing by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82106—Forming a build-up interconnect by subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Leistungselektronisches Modul und Verfahren zur Herstellung eines leistungselektronischen Moduls Es wird ein Verfahren zur Herstellung eines leistungselektronischen Moduls angegeben mit den Schritten: – Bereitstellung eines Substrats, – Aufbringen wenigstens eines leistungselektronischen Schaltelements mit wenigstens einer Kontaktfläche auf das Substrat, – abwechselndes Aufbringen jeweils wenigstens einer der Schichten: a) isolierende Schicht mit wenigstens einem Fenster im Bereich der Kontaktfläche, b) flächige Metallschicht zur Kontaktierung der Kontaktfläche, – Verbinden des Substrats mit einer Leiterplatte derart, dass die Bauhöhe des Moduls höchstens 10 mm beträgt.

Description

  • Die Erfindung betrifft ein leistungselektronisches Modul und ein Verfahren zur Herstellung des leistungselektronischen Moduls.
  • Moderne leistungselektronische Module finden den Weg in immer weitere Anwendungsfelder. Beispielsweise erfordern elektrisch betriebene Fahrzeuge das Schalten hoher elektrische Leistungen im Bereich des Antriebs. Um den Abstand zwischen dem leistungselektronischen Modul und beispielsweise einem angesteuerten Motor zu verringern, wird das Modul nahe beim Motor untergebracht. Die Größe des leistungselektronischen Moduls ist dabei stets ein wichtiger Faktor. Bekannte leistungselektronische Module basieren auf einem DCB („direct copper bond“), d.h. einem keramischen Substrat, das beidseitig kupferbeschichtet ist. Darauf sind leistungselektronische Schaltelemente, beispielsweise IGBTs oder andere Transistoren, angebracht. Vom DCB-Substrat abgewandt weisen die leistungselektronischen Schaltelemente teilweise Kontaktflächen auf, die mittels Bonddrähten mit Leiterbahnen oder untereinander verbunden sind. Das DCB-Substrat mit den leistungselektronischen Schaltelementen wird in ein Gehäuse untergebracht, das innen mit Silikon ausgegossen wird. Der so entstehende Aufbau erreicht eine Höhe von typischerweise im Bereich von 1 bis 2 cm. Das so gehäuste DCB-Substrat wird beispielsweise mittels einer Schraubverbindung mit einem Kühlkörper und einer Leiterplatte verbunden. Die thermische Verbindung zum Kühlkörper kann durch die Verwendung von Wärmeleitpasten oder ähnlichem verbessert werden. Die elektrische Verbindung zu den Leiterbahnen auf der Leiterplatte wird beispielsweise über Federkontakte oder über Kontaktstifte erreicht.
  • Neben der Kontaktierung über Bonddrähte ist beispielsweise aus der WO 2003/030247 auch eine Kontaktierung über flächige Kontakte bekannt, bei denen flächig aufgebrachte Metallschichten für die elektrische Leitung und flächig aufgebrachte isolierende Folien für elektrische Isolation sorgen.
  • Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung eines leistungselektronischen Moduls anzugeben, das einen verringerten Platzbedarf aufweist. Weiterhin ist es Aufgabe der vorliegenden Erfindung, ein ebensolches leistungselektronisches Modul anzugeben.
  • Diese Aufgabe wird hinsichtlich des Verfahrens durch ein Herstellungsverfahren mit den Merkmalen von Anspruch 1 gelöst. Hinsichtlich des Moduls wird die Aufgabe durch ein leistungselektronisches Modul mit den Merkmalen von Anspruch 10 gelöst. Bevorzugte und vorteilhafte Ausgestaltungen des Verfahrens und des Moduls sind in den abhängigen Ansprüchen angegeben.
  • Das erfindungsgemäße Verfahren zur Herstellung eines leistungselektronischen Moduls umfasst die folgenden Schritte:
    • – Bereitstellung eines Substrats,
    • – Aufbringen wenigstens eines leistungselektronischen Schaltelements mit wenigstens einer Kontaktfläche auf das Substrat,
    • – abwechselndes Aufbringen jeweils wenigstens einer der Schichten: a) isolierende Schicht mit wenigstens einem Fenster im Bereich der Kontaktfläche, b) flächige Metallschicht zur Kontaktierung der Kontaktfläche,
    • – Verbinden des Substrats mit einer Leiterplatte derart, dass die Bauhöhe des Moduls höchstens 10 mm beträgt.
  • Das erfindungsgemäße leistungselektronische Modul umfasst:
    • – ein Substrat mit wenigstens einem leistungselektronischen Schaltelement mit wenigstens einer Kontaktfläche,
    • – eine abwechselnden Folge auf dem Substrat von jeweils wenigstens einer der Schichten: a) isolierende Schicht mit wenigstens einem Fenster im Bereich der Kontaktfläche, b) flächige Metallschicht zur Kontaktierung der Kontaktfläche,
    • – eine mit dem Substrat verbundene Leiterplatte. Dabei beträgt die Bauhöhe des Moduls höchstens 10 mm.
  • Als Substrat wird zweckmäßig ein DCB-Substrat verwendet. Die isolierende Schicht und die flächige Metallschicht können in beliebiger Reihenfolge auf das Substrat und die leistungselektronischen Schaltelemente aufgebracht werden, es kann also zuerst die isolierende Schicht oder zuerst die Metallschicht aufgebracht werden. Eine der beiden Schicht oder beide können auch mehrfach aufgebracht werden, wobei es zweckmäßig ist, wenn die Aufbringung abwechselnd erfolgt. Beispielsweise kann auf dem Substrat und den leistungselektronischen Schaltelemente zuerst eine isolierende Schicht, dann eine leitende Metallschicht und dann wiederum eine isolierende Schicht aufgebracht sein.
  • Bei bekannten Aufbauten wird üblicherweise eine Kontaktierung mittels Bonddrähten für leistungselektronische Module verwendet. Die Bonddrähte werden zur Vermeidung elektrischer Überschläge und zur mechanischen Stabilisierung in Silikon eingegossen. Für das Vergießen wird der Aufbau typischerweise in ein Gehäuse untergebracht. Dies bedingt einen Materialverbrauch für die Einhausung sowie eine gewisse Mindestbauhöhe von etwa 15 mm.
  • Bei dem erfindungsgemäßen Herstellungsverfahren bzw. Modul werden dagegen flächige Leiterbahnen verwendet. Dadurch bedingt kann ein Vergießen mit Silikon unterbleiben, da die Vermeidung elektrischer Überschläge durch die isolierende Schicht unterstützt wird und ansonsten unnötig ist und keine zusätzliche mechanische Stabilisierung notwendig ist. Das spart einen Arbeitsschritt und das entsprechende Material für das Vergießen und das Gehäuse. Weiterhin ist die verringerte Bauhöhe von Vorteil, da bei vermindertem Platzbedarf das elektronische Modul je nach Anwendung vorteilhaft platziert werden kann. Beispielsweise ist im Falle von elektrisch betriebenen Fahrzeugen eine Platzierung in einem Radnabenmotor möglich. Das sorgt für kürzere Ansteuerwege, die aufgrund verringerter Induktivität der Verbindung ein schnelleres Schalten ermöglichen.
  • Im Folgenden werden Ausgestaltungen und Weiterbildungen angegeben:
    • – Das Verbinden des Substrats mit einer Leiterplatte kann derart erfolgen, dass die Bauhöhe des Aufbaus höchstens 6 mm beträgt. Der Aufbau wird dadurch noch kleiner und lässt sich daher vorteilhafter platzieren.
    • – Das Verbinden des Substrats mit der Leiterplatte kann derart erfolgen, dass die Leiterplatte in direktem mechanischen Kontakt mit der obersten Metallschicht oder isolierenden Schicht steht. Mit anderen Worten wird zwischen der obersten Schicht und der Leiterplatte kein Abstand mehr belassen. Dadurch wird die Bauhöhe des Moduls verringert. Es ist möglich, dabei einen direkten elektrischen Kontakt zwischen der Leiterplatte und einer der flächigen Metallschichten zu bewirken.
    • – Für die elektrische Kontaktierung der Leiterplatte können Stifte auf die oberste Metallschicht oder isolierende Schicht aufgebracht werden. Die Stifte stehen zweckmäßig in elektrischer Verbindung mit der oder den Kontaktflächen und/oder der Metallschicht. Dabei kann beispielsweise auch die isolierende Schicht durchstoßen werden.
    • – Das Substrat kann mit einem Kühlkörper verbunden werden, beispielsweise über eine Sinterverbindung. Das passiert zweckmäßigerweise auf der der Leiterplatte abgewandten Seite.
    • – Die isolierende Schicht ist beispielsweise eine Polyimidbasierte Folie. Diese kann auflaminiert werden. Bevorzugt wird dabei eine Folie mit einer Dicke von 25 bis 100 µm verwendet. Um eine elektrische Kontaktierung durch die isolierende Schicht hindurch zu ermöglichen, wird diese bevorzugt mit Fenstern versehen, die zweckmäßig im Bereich der Kontaktfläche sind. Diese können beispielsweise mittels Laserablation erzeugt werden oder aber bereits vor der Laminierung in die Schicht eingebracht sein.
    • – Die Metallschicht kann in mehreren übereinander angeordneten Teilschichten aus unterschiedlichem, elektrisch leitendem Material aufgebracht werden. Dabei kann beispielsweise eine erste Teilschicht mittels eines Prozesses der Dünnschichttechnologie, beispielsweise Sputtern oder Elektronenstrahlverdampfung aufgebracht werden. Eine obere Teilschicht wird auf die erste Teilschicht durch galvanisches Aufwachsen aufgebracht. Die Metallschicht, insbesondere die obere Teilschicht besteht bevorzugt aus Kupfer.
  • Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der Beschreibung eines Ausführungsbeispiels anhand der Zeichnung. Dabei zeigen die Figuren Schritte der Herstellung eines leistungselektronischen Moduls mit einer flächigen elektrischen Kontaktierung.
  • 1 zeigt einen ersten Schritt 101 der Herstellung eines leistungselektronischen Moduls mit geringer Bauhöhe.
  • Bei dem ersten Schritt 101 wird ein DCB-Substrat 10 bereitgestellt und mittels eines Sintervorgangs auf einem Kühlkörper 20 befestigt. Weiterhin werden leistungselektronische Schalter 30 auf dem DCB-Substrat 10 angeordnet, beispielsweise aufgelötet. Ein Teil der leistungselektronischen Schalter 30 weist auf der Oberseite, d.h. vom Kühlkörper 20 abgewandt, Kontaktflächen 31 auf. Bei den leistungselektronischen Schaltern 30 handelt es sich in diesem Beispiel um Transistoren. Bei diesen ist die Kontaktfläche auf der unteren Oberfläche des Chips, also dem DCB-Substrat 10 zugewandt, die Kontaktfläche eines Kollektor- bzw. Drainkontaktes, während die Kontaktfläche 31 auf der oberen Oberfläche des Chips ein Emitter- bzw. Sourcekontakt ist.
  • Der darauf folgende zweite Schritt 102 ist in 2 dargestellt. Bei diesem zweiten Schritt 102 wird die oberseitige elektrische Kontaktierung der Kontaktflächen 31 vorgenommen.
  • Dazu wird auf die Oberfläche des DCB-Substrats 10 und die Oberflächen der leistungselektronischen Schalter 30 eine Folie 40 aus elektrisch isolierendem Polyimidmaterial unter Vakuum auflaminiert, so dass die Folie 40 die bezeichneten Oberflächen und Kontaktflächen 31 eng anliegend bedeckt und auf diesen haftet. Zur besseren Haftung folgt dem ein Temperschritt. Typische Dicken der Folie 40 liegen im Bereich von 25 bis 100 µm, wobei größere Dicken auch aus Schichtenfolgen von dünneren Folien 40 erreicht werden können. Damit lassen sich vorteilhafterweise Isolationsfeldstärken im kV-Bereich realisieren. Sodann werden die zu kontaktierenden Kontaktflächen 31 durch Öffnen jeweiliger Fenster 41 in der Folie 40 freigelegt. Das Öffnen dieser Fenster erfolgt in diesem Beispiel durch Abtragen nach dem Auflaminieren, beispielsweise mittels Laserablation. Dazu wird vorzugsweise ein CO2-Laser mit einer Wellenlänge von 9,24 µm verwendet. Das Öffnen der Fenster erfolgt dabei vorteilhaft ohne eine Beschädigung eines eventuell unter der Schicht aus isolierendem Material liegenden Chipkontakts aus Aluminium, Gold oder Kupfer.
  • Danach werden die freigelegten Kontaktflächen 31 mit einer Metallschicht 50, vorzugsweise aus Kupfer, flächig kontaktiert. Dafür kann beispielsweise die Metallschicht 50 ganzflächig sowohl auf jede Kontaktfläche 31 als auch auf die vom DCB-Substrat 10 abgekehrte obere Oberfläche der Folie 40 aufgebracht und danach beispielsweise fotolithographisch so strukturiert werden, dass jede Kontaktfläche 31 flächig kontaktiert bleibt und außerhalb der Kontaktflächen 31 Leiterbahnen entstehen.
  • Für den semiadditiven Aufbau werden folgende Prozessschritte durchgeführt:
    • i) Sputtern einer Ti-Haftschicht von ca. 100 nm Dicke und einer Cu-Leitschicht von ca. 200 nm Dicke,
    • ii) Fotolithographie unter Verwendung dicker Lackschichten oder von Fotofolien,
    • iii) Galvanische Verstärkung der freientwickelten Bereiche. Hier sind Schichtdicken bis 100 µm möglich,
    • iv) Lackentschichtung und Differenzätzen von Cu und Ti.
  • Um eine komplexe Verschaltung zu erreichen, ist es möglich, den Aufbau aus Folie 40 und Metallschicht 50 zu vervielfachen, d.h. auf die Metallschicht 50 wird eine weitere Folie 40 auflaminiert. Diese kann, muss aber nicht, von einer weiteren Metallschicht 50 bedeckt werden.
  • In einem dritten Schritt 103 werden Stifte 60 auf den bisherigen Aufbau aufgepresst oder angeschweißt. Dabei wird ggfs. die Folie 40 durchstoßen, um einen elektrischen Kontakt zu erreichen. Dadurch ist das eigentliche Leistungsmodul fertiggestellt. Ein Vergießen mit Silikon ist nicht erforderlich. Dadurch entfällt an dieser Stelle auch die Verwendung eines Gehäuses.
  • In einem vierten Schritt 104 wird das fertige Leistungsmodul auf eine Leiterplatte 70 gesteckt und befestigt, beispielsweise über einen Schraubkontakt. In der Endmontage 105 wird das gesamte leistungselektronische Modul 90 mit Leiterplatte 70 mit einem Gehäuse 80 versehen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2003/030247 [0003]

Claims (11)

  1. Verfahren zur Herstellung eines leistungselektronischen Moduls (90) mit den Schritten: – Bereitstellung eines Substrats (10), – Aufbringen (101) wenigstens eines leistungselektronischen Schaltelements (30) mit wenigstens einer Kontaktfläche (31) auf das Substrat (10), – abwechselndes Aufbringen (102) jeweils wenigstens einer der Schichten: a) isolierende Schicht (40) mit wenigstens einem Fenster im Bereich der Kontaktfläche (31), b) flächige Metallschicht (50) zur Kontaktierung der Kontaktfläche (31), – Verbinden (104) des Substrats (10) mit einer Leiterplatte (70) derart, dass die Bauhöhe des Moduls (90) höchstens 10 mm beträgt.
  2. Verfahren gemäß Anspruch 1, bei dem das Verbinden (104) des Substrats (10) mit der Leiterplatte (70) derart erfolgt, dass die Bauhöhe des Moduls (90) höchstens 6 mm beträgt.
  3. Verfahren gemäß Anspruch 1 oder 2, bei dem das Verbinden (104) des Substrats (10) mit der Leiterplatte (70) derart erfolgt, dass die Leiterplatte (70) in direktem mechanischen Kontakt mit der obersten Metallschicht (50) oder isolierenden Schicht (40) steht.
  4. Verfahren gemäß einem der vorangehenden Ansprüche mit dem zusätzlichen Schritt: – Aufbringen (103) von Stiften (60) zur Kontaktierung der Leiterplatte (70) auf die oberste Metallschicht (50) oder isolierende Schicht (40).
  5. Verfahren gemäß einem der vorangehenden Ansprüche mit dem zusätzlichen Schritt: – Verbinden (101) des Substrats mit einem Kühlkörper (20).
  6. Verfahren gemäß Anspruch 5, bei dem das Substrat (10) auf den Kühlkörper (20) mit einer Sinterverbindung aufgebracht wird.
  7. Verfahren gemäß einem der vorangehenden Ansprüche, bei dem die isolierende Schicht (40) auflaminiert wird.
  8. Verfahren gemäß einem der vorangehenden Ansprüche, bei dem als isolierende Schicht (40) eine Folie (40) mit einer Dicke von 25 bis 100 µm verwendet wird.
  9. Verfahren gemäß einem der vorangehenden Ansprüche, bei dem die Metallschicht (50) in mehreren übereinander angeordneten Teilschichten aus unterschiedlichem, elektrisch leitendem Material aufgebracht wird, wobei eine obere Teilschicht durch galvanisches Aufwachsen aufgebracht wird.
  10. Leistungselektronisches Modul (90), umfassend: – ein Substrat (10) mit wenigstens einem leistungselektronischen Schaltelement (30) mit wenigstens einer Kontaktfläche (31), – einer abwechselnden Folge auf dem Substrat (10) von jeweils wenigstens einer der Schichten: a) isolierende Schicht (40) mit wenigstens einem Fenster im Bereich der Kontaktfläche (31), b) flächige Metallschicht (50) zur Kontaktierung der Kontaktfläche (31), – einer mit dem Substrat (10) verbundenen Leiterplatte (70), dadurch gekennzeichnet, dass die Bauhöhe des Moduls (90) höchstens 10 mm beträgt.
  11. Leistungselektronisches Modul (90) gemäß Anspruch 10, bei dem die Bauhöhe höchstens 6 mm beträgt.
DE102013215647.2A 2013-08-08 2013-08-08 Leistungselektronisches Modul und Verfahren zur Herstellung eines leistungselektronischen Moduls Withdrawn DE102013215647A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102013215647.2A DE102013215647A1 (de) 2013-08-08 2013-08-08 Leistungselektronisches Modul und Verfahren zur Herstellung eines leistungselektronischen Moduls

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102013215647.2A DE102013215647A1 (de) 2013-08-08 2013-08-08 Leistungselektronisches Modul und Verfahren zur Herstellung eines leistungselektronischen Moduls

Publications (1)

Publication Number Publication Date
DE102013215647A1 true DE102013215647A1 (de) 2015-02-12

Family

ID=52388807

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013215647.2A Withdrawn DE102013215647A1 (de) 2013-08-08 2013-08-08 Leistungselektronisches Modul und Verfahren zur Herstellung eines leistungselektronischen Moduls

Country Status (1)

Country Link
DE (1) DE102013215647A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021110251A1 (de) 2021-04-22 2022-10-27 Sma Solar Technology Ag Leistungshalbleiteranordnung und wechselrichterbrücke mit leistungshalbleiteranordnung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003030247A2 (de) 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
DE10227658A1 (de) * 2002-06-20 2004-01-15 Curamik Electronics Gmbh Metall-Keramik-Substrat für elektrische Schaltkreise -oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat
US20100019381A1 (en) * 2008-07-25 2010-01-28 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003030247A2 (de) 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
DE10227658A1 (de) * 2002-06-20 2004-01-15 Curamik Electronics Gmbh Metall-Keramik-Substrat für elektrische Schaltkreise -oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat
US20100019381A1 (en) * 2008-07-25 2010-01-28 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021110251A1 (de) 2021-04-22 2022-10-27 Sma Solar Technology Ag Leistungshalbleiteranordnung und wechselrichterbrücke mit leistungshalbleiteranordnung

Similar Documents

Publication Publication Date Title
EP2724597B1 (de) Elektronische baugruppe und verfahren zu deren herstellung
DE102015110653A1 (de) Doppelseitiges Kühl-Chipgehäuse und Verfahren zum Herstellen desselben
DE102010060855A1 (de) Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil
EP1597757A2 (de) Verbindungstechnik für leistungshalbleiter mit einer der oberflächenkontur folgenden schicht aus elektrisch isolierendem material
DE102011088218A1 (de) Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement
DE102011080153A1 (de) Flexible verbindung von substraten in leistungshalbleitermodulen
DE10308928B4 (de) Verfahren zum Herstellen freitragender Kontaktierungsstrukturen eines ungehäusten Bauelements
DE102011083627A1 (de) Verfahren zur Kontaktierung eines elektronischen Bauteils und Baugruppe mit einem elektronischen Bauteil auf einem Substrat
EP2170026A1 (de) Metall-Keramik-Substrat für elektrische Schaltkreise- oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat
DE102016101698B4 (de) Elektronische Komponente und Verfahren zur Herstellung derselben
EP2421339A1 (de) Verfahren zum Einbetten von elektrischen Komponenten
WO2005101496A2 (de) Verfahren zum strukturierten aufbringen einer laminierbaren folie auf ein substrat für ein halbleitermodul
DE102013215647A1 (de) Leistungselektronisches Modul und Verfahren zur Herstellung eines leistungselektronischen Moduls
DE102014203306A1 (de) Herstellen eines Elektronikmoduls
DE102015100001A1 (de) Chipanordnung und Verfahren zu deren Herstellung
WO2004077547A2 (de) Verbindungstechnik für leistungshalbleiter mit grossflächigen anschlüssen
DE102012215656A1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
WO2006058860A2 (de) Wärmeaustauschvorrichtung für ein halbleiterbauelement und verfahren zu ihrer herstellung
DE102015223551A1 (de) Schaltungsträger für eine elektrische Schaltung und zugehöriges Herstellungsverfahren
DE102019116021A1 (de) Flexible Leiterplatte mit thermisch leitender Verbindung zu einer Wärmesenke
WO2007080027A1 (de) Anordnung zur kühlung von leistungsbauelementen auf leiterplatten und verfahren zur herstellung derselben
WO2005078793A1 (de) Verfahren zur herstellung eines leistungsmoduls und leistungsmodul
DE102011005933A1 (de) Verfahren zum Herstellen eines von einer Moldmasse umgebenen Schaltungsträgers
DE102015219565A1 (de) Kühlkörper, Verfahren zur Herstellung eines Kühlkörpers und Elektronikmodul mit einem Kühlkörper
WO2006069878A1 (de) Elektrische baugruppe mit ineinander angeordneten schaltungsträgern

Legal Events

Date Code Title Description
R163 Identified publications notified
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee