WO2005101496A2 - Verfahren zum strukturierten aufbringen einer laminierbaren folie auf ein substrat für ein halbleitermodul - Google Patents

Verfahren zum strukturierten aufbringen einer laminierbaren folie auf ein substrat für ein halbleitermodul Download PDF

Info

Publication number
WO2005101496A2
WO2005101496A2 PCT/EP2005/003325 EP2005003325W WO2005101496A2 WO 2005101496 A2 WO2005101496 A2 WO 2005101496A2 EP 2005003325 W EP2005003325 W EP 2005003325W WO 2005101496 A2 WO2005101496 A2 WO 2005101496A2
Authority
WO
WIPO (PCT)
Prior art keywords
intermediate layer
layer
separating layer
substrate
separating
Prior art date
Application number
PCT/EP2005/003325
Other languages
English (en)
French (fr)
Other versions
WO2005101496A3 (de
Inventor
Thomas Licht
Alfred Kemper.
Original Assignee
eupec Europäische Gesellschaft für Leistungshalbleiter mbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eupec Europäische Gesellschaft für Leistungshalbleiter mbH filed Critical eupec Europäische Gesellschaft für Leistungshalbleiter mbH
Publication of WO2005101496A2 publication Critical patent/WO2005101496A2/de
Publication of WO2005101496A3 publication Critical patent/WO2005101496A3/de
Priority to US11/548,873 priority Critical patent/US7742843B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1311—Foil encapsulation, e.g. of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Definitions

  • the invention relates to a method for the structured application of a laminatable film to a substrate for a semiconductor module.
  • semiconductors in the form of so-called power semiconductor modules are used, which contain one or more semiconductor components and possibly additional components.
  • the individual modules have different packaging. Regardless of the type of packaging, it is in any case necessary to electrically connect the semiconductor components and possibly further components to one another. Furthermore, the components are to be connected to external connection elements. A key problem here is the connection technology between the individual components.
  • connection technology is wirebonding. Ultrasonic energy is used to attach aluminum wires to an aluminum or copper contact surface, creating an intermetallic connection.
  • ThinPak, MPIPPS or flip-chip technology is also used to a greater or lesser extent. All of these connection techniques have their specific advantages and disadvantages, the disadvantages predominating in most applications.
  • wirebonding Disadvantages of the most commonly used connection technology, wirebonding, are, for example, the very slow, very complex and therefore cost-intensive process itself and the high susceptibility to faults both during manufacture and during operation of the module itself.
  • Probably the biggest disadvantage of wirebonding is the fact that in particular Semiconductor components are exposed to strong mechanical stresses during bonding, which lead to a high rejection rate.
  • wirebonds can also break easily during the subsequent manufacturing steps or in the operation of the semiconductor module, which in turn increases the reject rate or reduces the reliability of the semiconductor module.
  • wire bondless modules which are mainly based on the application of laminating techniques, have been used recently.
  • An example of such a module and its manufacturing process is described for example in DE 196 17 055 Cl.
  • Such a power semiconductor module comprises at least one electrically insulating substrate on which surfaces made of electrically conductive material are structured.
  • Semiconductor components are electrically connected to these surfaces, the surfaces and / or semiconductor components also being connected indirectly or directly to connecting elements leading to the outside.
  • the Halble terbauium are electrically connected on one side by soldering or by means of pressure contact with the structured surfaces and are on the other side by soldering or - by means of pressure contact with a flexible circuit board in contact.
  • the arrangement is isolated by lamination using structured insulation intermediate layers, recesses being provided for the semiconductor components for contacting. These recesses can be made beforehand, in which case a very high accuracy of fit must be achieved.
  • Another method is to laminate on an intermediate insulating layer without cutouts, and to remove the insulation at the locations provided for this purpose, for example by means of mechanical processing or preferably by laser. Although a much higher accuracy is achieved, there is then the risk that either residues on the lower Reason remain, which make contacting difficult or even prevent contacting, or that material lying under the intermediate layer, that is to say a contacting area or a component, is damaged. A relatively high expenditure of time is therefore necessary for an exact removal.
  • the object of the invention is therefore to provide a Ne-t method of the type mentioned in the introduction, in which both precise and rapid removal can take place at the locations provided for this purpose.
  • An essential feature of the invention is that a separating layer is applied directly or indirectly (i.e. for example by means of components attached to the substrate) on the substrate.
  • the separating layer can itself be continuous or structured.
  • An intermediate layer is in the
  • lasers but also with all other ablation processes, prevent the entire material of the intermediate layer from being removed on the one hand, so that no residues remain, but at the same time damage to the layer underneath is avoided, since the separating layer acts as a buffer, so to speak.
  • the remnants of the separating layer which, for example, do not affect the stability and durability of the intermediate layer can then be removed using "gentler" methods.
  • the separating layer can contain silicone, organic compounds or be photosensitive (such as photoresist).
  • the separating layer can be sprayed on, printed on (ink jet printing, screen printing) or produced in a lithography process by means of selective dispensing or structured dispensing. In this way, it can be done without great expenditure on equipment and with high process reliability.
  • the separating layer can be applied in particular in connection with a desired structure.
  • a photosensitive separating layer can also be applied over a large area and then exposed according to the desired pattern.
  • exposed or unexposed parts of the separating layer can be removed, for example, by developing and / or etching. Corresponding development and etching processes can also be used to remove the separating layer after opening the intermediate layer.
  • the opening of the intermediate layer at the locations provided for this purpose is preferably accomplished by laser ablation j, that is to say the intermediate layer is burned away by means of a laser.
  • the intermediate layer can also be subjected to mechanical abrasion (for example grinding, milling, drilling) or, if appropriate, in conjunction with an additional covering layer by chemical abrasion (for example etching).
  • the intermediate layer is preferably opened along a closed curve by means of a laser beam and then the corresponding segment of the intermediate layer generated within the curve is lifted off mechanically or washed with an axis.
  • the separating layer and / or intermediate layer can be made via electrical components, electironic components. elements or contact elements are applied so that they are covered by the respective layer.
  • the intermediate layer can then be opened or removed at the location of the component or contact element, so that contact can be made through the cut-out which arises.
  • the intermediate layer can be designed both as an insulation layer, as a conductive layer or as an insulation layer with conductive regions.
  • the intermediate insulation layer preferably has at least one of the materials. Polyimide, polyethylene, polyphenol, polyether ether ketone or epoxy.
  • the conductive areas in the intermediate layer can be soldered, welded or electrically conductively bonded to conductive areas of the substrate and / or the respective component or the respective contact element.
  • the intermediate layer is applied by applying the same and then annealing (laminating), which can also take place in vacuo or under increased pressure.
  • Thicker layers or conductive areas which are insulated on both sides can be produced by a laminating composite, that is to say by laminating a plurality of intermediate layers one above the other.
  • the intermediate layer can be made photosensitive, so that the patterns can be generated fairly photolithographically.
  • the intermediate layer can generally be a film and in particular a photosensitive film.
  • a cleaning step can be provided after the intermediate layer has been opened and removed and the separating layer has been removed, in order, for example, to facilitate subsequent contacting.
  • FIG. 1 shows a general structure of a power semiconductor module produced by a method according to the invention
  • Figure 2 shows a first embodiment of a method according to the invention
  • Figure 3 shows a second embodiment of a method according to the invention.
  • a substrate 1 coated at least on one side with a planar metallization carries two holding conductor components 3 and 4 on the upper metallization surface 2. These are soldered on, for example, in a specific position or fastened precisely in another suitable manner.
  • the semiconductor component 3 (for example a diode) comprises an electrical contact 5, while the semiconductor component 4 (for example an IGBT or power transistor) has three contacting areas 6.
  • the metallization surface 2 should also be contacted at a point 7.
  • a separating layer 8, 9, 10 on the copper surface 2 which is no longer present in the finished product and is therefore only indicated in dash-dotted lines in the drawings during the manufacturing process and thus indirectly applied to the substrate 1, for example glued on.
  • the lamination can also be carried out directly on the substrate 1.
  • corresponding openings 10 are made in the intermediate layer 9 used for lamination and intended for insulation, which is formed by a film.
  • the film 12 can consist of the same material as the film 9, with the film 9 forming an insulating intermediate layer and the film 12 due to, for example, structured metallizations. executed conductor tracks forms a partially conductive intermediate layer.
  • Polyimide, polyethylene, polyphenol, polyether ether ketone and / or epoxy can be used in isolation or in combination with one another as insulating material for the foils 9 and 12.
  • AlN is provided as the material for the substrate 1 in the exemplary embodiment, but any other insulating material can be used depending on the respective application.
  • Avis metallizations are preferably copper or aluminum metallizations.
  • FIG. 2 shows the process sequence using intermediate products shown in cross section. An arrangement similar to that in FIG. 1 is assumed, with the semiconductor component 4 from FIG. 1 in the illustration according to FIG. 2 only having a large contact area corresponding to that of the semiconductor component 3 for the purpose of better illustration.
  • FIG. 2a shows a substrate 1 with a metallization 2, onto which semiconductor components 3 and 4 are soldered.
  • the stop conductor components 3 and 4 each have an intended contact point 5 and 6, respectively.
  • the metallization 2 has an intended contact point 7.
  • Insulation layer corresponding to the insulation layer 9 from FIG. 1 is to be applied to the provided contact points 5, 6, 7 in such a way that the desired contact points 5, 6, 7 are exposed, as seen in the result in FIG. 2h in plan view and in FIG. 2i in cross section ,
  • a separation layer 8 which is preferably easier to apply than the intermediate layer 9 and preferably easier to remove from the contact points 5, 6, 7, is first applied to the provided contact points 5, 6, 7. Since the exemplary embodiment according to FIG. 2 is a structured application of the separating layer 8, in which the application is only provided at the locations to be covered, it is particularly recommended to use varnishes and in particular varnishes on an organic basis. Under certain circumstances, these can then be sprayed on in a simple manner with the aid of appropriate mechanical masks, or, similarly to an ink jet printer, can be correspondingly sprayed on by means of selective dispensing or structured dispensing. Common screen printing processes can also be used in the same way. As can be seen from FIG. 2b, the sections of the separating layer 8 located on the semiconductor components 3, 4 preferably do not extend to the lateral edge of the semiconductor components 3, 4.
  • the intermediate layer 9 designed as a film is laminated under pressure by means of tempering, so that the surface of the intermediate layer 9 has the height profile of the layers below and signs elements, as shown in Figure 2c. Since the sections of the separating layer 8 located on the semiconductor elements 3, 4 do not extend to the edge of the semiconductor elements 3, 4, steps are formed between them and the sections of the separating layer 9, via which the intermediate layer 9 stretches so that the intermediate layer 9 extends over these steps, which brings about a good adhesion of the intermediate layer 9 in these areas.
  • the intermediate layer 9 is opened at the points corresponding to the contact points 5, 6, 7. This can be done, for example, by means of a laser ablation, in which the sections of the intermediate layer 9 located above the contact points 5, 6, 7 are removed by means of a laser beam. The introduction of laser light into the above-mentioned sections of the intermediate layer 9 causes it to be burned there.
  • the laser energy can advantageously be selected to be somewhat stronger than is necessary to remove the intermediate layer 9, since the separating layer 8 acts here as a buffer and is also partly removed.
  • the intermediate layer 9 can be removed 100% in this way without, for example, damaging the semiconductor components 3 and 4 or the metallization 2.
  • a cutting line 14 is generated for this purpose in the intermediate layer 9 by means of the laser beam 13, at which the intermediate layer 9 is severed.
  • the intersection line 14 is preferably designed as a closed curve and can extend into the separating layer 8 without, however, completely severing it, so that the semiconductor components 3, 4 and the metallization 2 are not damaged.
  • the cutting lines 14 can - as shown - be generated in succession using a single laser beam 13 or - as not shown - using a plurality of laser beams 13 simultaneously.
  • FIG. 2d shows a top view of the arrangement according to FIG. 2c. It can be seen here that segments 15 and 16 have already been separated from the intermediate layer 9 by means of the laser beam 13. The intersection lines 14 running around the segments 15 and 16 are each designed as a closed curve.
  • Another segment 17 to be separated from the intermediate layer 9 has already been partially separated from the laser beam 13, i.e. the intersection line 14 does not yet represent a closed curve. To complete a closed curve, the laser beam 13 still has to cut through the intermediate layer 9 along the line shown in broken lines.
  • the separation layer can be removed, for example, by introducing solvent and then, for example, prying out or rinsing out the segments 15, 16, 17 defined with the laser beam when opening.
  • the separating layer 8 or the parts remaining therefrom can now be removed more gently than in the previous work step, so that the contact points 5, 6, 7 are in no way impaired.
  • the removal of the remaining parts of the separating layer 8 can be removed, for example, by means of solvents, etching agents and, in the case of a light-sensitive separating layer, by developing.
  • a special cleaning step for the contact points 5,6 7 can follow the removal of the segments 15, 16, 17 of the sections of the separating layer 8 lying underneath. The arrangement is then available for further process steps
  • FIG. 3 shows a further exemplary embodiment, in which the arrangement according to FIG. 2b is produced in a different way.
  • the substrate 1 including the metallization 2 and the semiconductor components 3, 4 at least on the side on which the contact surfaces 5, 6, 7 are ordered, covered over a large area with the separating layer 8, which is shown in FIG. 3b.
  • the separating layer 8 preferably consists of photoresist. This is followed by exposure according to a pattern corresponding to the contact surfaces 5, 6, 7 provided, taking into account the special photochemical properties of the photoresist used, namely in particular depending on whether it is a photo-positive or a photo-negative lacquer. Then the development and removal of the photoresist.
  • Another advantage of the method according to the invention in addition to the simple handling, is above all the possibility of completely removing large areas.
  • the conventional method using flat laser ablation, for example results in long process times.
  • a separating layer it is also possible to separate components with the same abstraction ability, since the separation can also be done purely mechanically.
  • the intermediate layer to be removed can only be opened at one point and then lifted off, so that it can be opened and removed in a single step.
  • the separating layer according to the present invention is therefore preferably either printed onto the surface or sprayed onto the surface by means of selective dispensing or structured dispensing.
  • an agent is preferably used for the separating layer which can be precisely metered and which can be applied without further wetting of the surface, that is to say that the separating agent does not diverge.
  • Preferred release agents are silicone and other organic layers.
  • the desired areas of the intermediate layer are then opened.
  • the area to be opened can be bypassed by means of a laser. It is important that the laser moves around the separation area exactly and that it is possible to remove the film without leaving any film residue on the surface.
  • Laser cutting can also enable an activation liquid or an etching solution to penetrate into the separating layer, so that the separating layer is removed while the intermediate layer is still present.
  • remnants of the film that are still protruding from the edge can then optionally be removed.
  • silicone as a separating layer, this can be done by means of chemical
  • Solvents are dissolved and thus detach from the surface.
  • the open areas can then be removed simply by movement in the solvent or by mechanical removal.
  • the surfaces can be cleaned, for example by wet chemical means or by means of plasma cleaning, in order to prevent residues from remaining.
  • the separating agent can also be designed such that the laminating film does not adhere to the separating layer, so that the intermediate layer can easily be removed after the circumference has been cut with the laser without the use of etching and developing agents.
  • Another embodiment specifically uses the combination with semiconductor components, in particular power semiconductor components.
  • photoresist is removed from a metal surface. Leave it this photoresist on the surface and already laminates the film on the exposed photoresist, the exposed photoresist forms the separating layer.
  • the film is then laminated in the usual way. When opening, it is now only important to reach all contact areas and to bypass the area to be opened.
  • the exposed separating layer can subsequently be removed by means of developer material.
  • the film is removed in the same process step by rinsing out the separated and thus exposed film segment. After-cleaning can be carried out using plasma etching, as already mentioned above.
  • the special feature of this embodiment is the combination of a typical semiconductor process with the film technology and the use of the possibility of also using the exposed areas as a separating layer for windows in the film technology.
  • the separating layer also having advantages over the conventional method here, since the separating layer provides a certain degree of protection for the areas underneath Offer.

Abstract

Verfahren zum strukturierten Aufbringen einer laminierbaren Zwischenschicht (9) auf ein Substrat (1) für ein Halbleitermodul, bei dem auf das Substrat (1) grossflächig eine Trennschicht (8) mittelbar oder unmittelbar aufgebracht wird, die Zwischenschicht (9) mittels Laminieren auf das Substrat (1) einschliesslich der Trennschicht(en) (8) grossflächig aufgebracht wird, an Stellen des Substrats (1), an denen Aussparungen der Zwischenschicht (9) vorgesehen sind, die Zwischenschicht (9) geöffnet wird, und die Trennschicht (8) an diesen Stellen entfernt wird.

Description

Beschreibung
Verfahren zum strukturierten Aufbringen einer laminierbaren Folie auf ein Substrat für ein Halbleitermodul
Die Erfindung betrifft ein Verfahren zum strukturierten Aufbringen einer laminierbaren Folie auf ein Substrat für ein Halbleitermodul .
Bei vielen Leistungsanwendungen werden Halbleiter in Form von sogenannten Leistungshalbleitermodulen eingesetzt, die eines oder mehrere Halbleite-trbauelemente sowie ggf. zusätzliche Bauelemente enthalten. Je nach Anwendungszweck haben die einzelnen Module ein unterschiedliches Packaging. Unabhängig von der Art des Packaging ist es aber in jedem Falle erforderlich, die Halbleiterbauelemente und ggf. weitere Bauelemente untereinander elektrisch zu verbinden. Des Weiteren sollen die Bauelemente mit externen Anschlusselementen verbunden werden. Ein wesentliches Problem stellt dabei die Verbindungstechnik zwischen den einzelnen Bauelementen dar.
Eine häufig angewandte Verbindungstechnik ist dabei das sogenannte Wirebonding. Mittels Ultraschallenergie werden dabei Drähte aus Aluminium an einer Kontaktfläche aus Aluminium oder Kupfer befestigt, wobei eine intermetallische Verbindung erzeugt wird. Daneben werden mehr oder weniger stark auch noch beispielsweise die ThinPak- , MPIPPS- oder Flip-Chip- Technik eingesetzt. Alle diese Verbindungstechniken haben ihre spezifischen Vor- und Nachteile, wobei bei den meisten Anwendungsfällen die Nachteile überwiegen.
Nachteile der am häufigsten verwendeten Verbindungstechnik, dem Wirebonding, sind beispielsweise der sehr langsame, sehr aufwendige und damit kostenintensive Prozess an sich sowie die hohe Störanfälligkeit sowohl während der Herstellung als auch im Betrieb des Moduls selbst. Der wohl größte Nachteil des Wirebondings ist dabei die Tatsache, dass insbesondere Halbleiterbauelemente während des Bondens starken mechanischen Beanspruchungen ausgesetzt sind, die zu einer hohen Ausschussrate führen. Darüber hinaus können Wirebonds auch während der nachfolgenden Herstell ingsschritte oder im Be- trieb des Halbleitermoduls leicht brechen, was wiederum die Ausschussrate erhöht bzw. die Zuverlässigkeit des Halbleitermoduls senkt .
Um diese Nachteile zu vermeiden, werden in letzter Zeit häu- fig sogenannte verbindungsdrahtlose Module (wire bondless mo- dules) verwendet, die hauptsächlich, auf der Anwendung von La- miniertechniken beruhen. Ein Beispiel für ein derartiges Modul sowie dessen Herstellungsverfahren ist beispielsweise in der DE 196 17 055 Cl beschrieben.
Ein derartiges Leistungshalbleiter-τnodul umfasst mindestens ein elektrisch isolierendes Substr-at, auf dem Flächen aus e- lektrisch leitendem Material strukituriert sind. Mit diesen Flächen sind Halbleiterbauelemente elektrisch verbunden, wo- bei die Flächen und/oder Halbleiterbauelemente zudem mittelbar oder unmittelbar mit nach außen führenden Anschlusselementen, verbunden sind. Die Halble terbauelemente sind dabei auf einer Seite durch Löten oder mittels Druckkontakt elektrisch mit den strukturierten Flächten verbunden und stehen auf der anderen Seite durch Löten oder- mittels Druckkontakt mit einer flexiblen Leiterplatte in Kontakt. Die Isolation der Anordnung erfolgt durch Laminieren mittels strukturierter I- solationszwischenlagen, wobei Aussparungen für die Halbleiterbauelemente zum Kontaktieren vorgesehen sind. Diese Aus- sparungen können bereits vorher eingebracht werden, wobei dann eine sehr hohe Passgenauigkeit erzielt werden muss. Eine andere Methode besteht darin, eine Isolierzwischenlage ohne Aussparungen aufzulaminieren, und an den dafür vorgesehenen Stellen die Isolation beispielsweise mittels mechanischer Be- arbeitung oder vorzugsweise durch Laser zu entfernen. Dabei wird zwar eine wesentlich höhere Genauigkeiten erzielt, jedoch besteht dann die Gefahr, dass entweder Reste am Unter- grund verbleiben, die eine Kontaktierung e-trschweren oder sogar verhindern, oder aber dass unter der Zwischenlage liegendes Material, das heißt eine Kontaktierungsfläche oder ein Bauelement, beschädigt wird. Für ein genaues Abtragen ist demzufolge ein verhältnismäßig hoher Zeitaufwand notwendig.
Aufgabe der Erfindung ist es daher, ein Ne-t-rfahren der eingangs genannten Art anzugeben, bei dem sowohl ein genaues als auch ein schnelles Abtragen an den dafür vorgesehenen Stellen erfolgen kann.
Die Aufgabe wird gelöst durch ein Verfahren gemäß Patentanspruch 1. Ausgestaltungen und Weiterbildungen des Erfindungsgedankens sind Gegenstand von Unteransprüctien.
Ein wesentliches Merkmal der Erfindung ist dabei, dass eine Trennschicht unmittelbar oder mittelbar (d.h. zum Beispiel mittels am Substrat befestigter Bauelemente) auf das Substrat aufgebracht wird. Die Trennschicht kann dabei selbst durch- gängig oder strukturiert sein. Eine Zwischenschicht wird im
Falle einer durchgängigen Trennschicht auf die Trennschicht und im Falle einer strukturierten TrennschLcht auf die entsprechenden Teile der Trennschicht sowie die von der Trennschicht nicht abgedeckten Teile des Substrats großflächig mittels Laminieren aufgebracht. An Stellen., an denen Aussparungen der Zwischenschicht vorgesehen sind., wird dann die Zwischenschicht geöffnet und die Trennschicht oder zumindest Reste davon an diesen Stellen entfernt.
Beim Öffnen bzw. Abtragen der Zwischenschicht mittels eines
Lasers, aber auch mit allen anderen Abtragiangsverfahren, wird erfindungsgemäß verhindert, dass zum Einen das gesamte Material der Zwischenschicht abgetragen wird, so dass keinerlei Rückstände verbleiben, gleichzeitig aber eine Beschädigung der darunter liegenden Schicht vermieden wdLrd, da die Trennschicht sozusagen als Puffer wirkt. Um die Reste der Trennschicht, die beispielsweise nicht die Stabilität und Bestän- digkeit der Zwischenschicht hat, können dann, mit "sanfteren" Verfahren abgetragen werden.
Die Trennschicht kann dabei silikonhaltig sein, organische Verbindungen aufweisen oder fotoempfindlich sein (wie auch z.B. Fotolack). Insbesondere wenn eine Strul-cturierung der Trennschicht gewünscht ist, kann diese mittels selektivem Dispensieren oder strukturiertem Dispensieren aufgesprüht, aufgedruckt (Tintenstrahldruck, Siebdruck) oder in einem Li- thographieverfahren erzeugt werden. Auf diese Weise kann ohne großen apparativen Aufwand und mit hoher Prozesssicherheit . die Trennschicht insbesondere im Zusammenhang mit einer gewünschten Struktur aufgebracht werden. Zur Erzeugung einer strukturierten Trennschicht kann aber auch eine fotoempfind- liehe Trennschicht großflächig aufgebracht werden, anschließend entsprechend dem gewünschten Muster belichtet werden. Je nach Verwendung einer fotopositiven oder fotonegativen Schicht können belichtete bzw. unbelichtete Teile der Trennschicht beispielsweise durch Entwickeln und/oder Ätzen ent- fernt werden. Entsprechende Entwicklungs- und Ätzverfahren können aber auch zur Entfernung der Trennsctiicht nach dem Öffnen der Zwischenschicht angewandt werden .
Das Öffnen der Zwischenschicht an den dafür vorgesehenen Stellen, wird bevorzugt durch Laserablation j das heißt wegbrennen der Zwischenschicht mittels Laser eurfolgen. Alternativ kann die Zwischenschicht aber auch durcti mechanische Abrasion (beispielsweise Schleifen, Fräsen, Bohren) oder gegebenenfalls in Verbindung mit einer zusätzZLichen Abdeck- schicht durch chemische Abrasion (z. B. Ätzen) erfolgen. Vorzugsweise wird aber die Zwischenschicht mittels eines Laserstrahls entlang einer geschlossenen Kurve geöffnet und dann das entsprechende, innerhalb der Kurve erzexαgte Segment der Zwischenschicht mechanisch abgehoben oder axisgespült .
Wie bereits erwähnt, können Trennschicht un«d/oder Zwischenschicht über elektrische Bauelemente, elektironische Bauele- mente oder Kontaktelemente hinweg aufgebracht werden, so dass diese durch die jeweilige Schicht überdeckt werden. Zur Kon- taktierung des jeweiligen Bau- bzw. Kontaktelements kann dann am Ort des Bau- oder Kontaktelements die Zwischensc-hicht ge- öffnet bzw. entfernt werden, so dass durch die dabe entstehende Aussparung hindurch eine Kontaktierung vorgenommen werden kann.
Die Zwischenschicht kann sowohl als Isolationsschicht , als leitende Schicht oder als Isolationsschicht mit leitenden Bereichen ausgeführt werden. Die Isolationszwischensc-hicht weist vorzugsweise wenigstens eines der Materialien. Polyimid, Polyethylen, Polyphenol, Polyetheretherketon oder Ξpoxid auf. Die leitenden Bereiche in der Zwischenschicht können mit lei- tenden Bereichen des Substrates und/oder des jeweiligen Bauelements oder des jeweiligen Kontaktelements verlötet, verschweißt oder elektrisch leitend verklebt sein.
Das Aufbringen der Zwischenschicht erfolgt durch Auftragen derselben und anschließendem Tempern (Laminieren) , -wobei dieses auch im Vakuum oder unter erhöhtem Druck erfolg"en kann.
Dickere Schichten oder leitende Bereiche, die beidseitig isoliert sind, können durch einen Laminierverbund, das heißt durch Laminieren mehrerer Zwischenschichten übereinander, erzeugt werden. Darüber hinaus kann die Zwischenschicht foto- empfindlich ausgeführt werden, so dass die Muster fair die Aussparungen fotolithographisch erzeugt werden können. Die Zwischenschicht kann im Allgemeinen eine Folie sein und im Besonderen eine fotoempfindliche Folie. Schließlich- kann noch nach dem Öffnen und Entfernen der Zwischenschicht und dem Entfernen der Trennschicht ein Reinigungsschritt vorgesehen werden, um beispielsweise das anschließende Kontak ieren zu erleichtern. Die Erfindung wird nachfolgend anhand der in den Figuren, der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigt :
Figur 1 einen allgemeinen Aufbau eines nach einem erfindungsgemäßen Verfahren hergestellten Leistungshalb- leitermoduls,
Figur 2 eine erste Ausführungsform eines erfindungsgemäßen Verfahrens, und
Figur 3 eine zweite Ausführungsform eines erfindungsgemäßen Verfahrens .
In Figur 1 ist ein nach dem erfindungsgemäßen Verfahren hergestelltes Leistungshalbleitermodul in räumlicher Explosionsdarstellung des Schichtaufbaus gezeigt. Ein zumindest einseitig mit einer flächigen Metallisierung beschichtetes Substrat 1 trägt auf der oberen Metallisierungsfläche 2 zwei Haltolei- terbauelemente 3 und 4. Diese sind beispielsweise in einer bestimmten Position aufgelötet oder in einer sonstigen geeigneten Weise positionsgenau befestigt.
Das Halbleiterbauelement 3 (beispielsweise eine Diode) im- fasst einen elektrischen Kontakt 5, während das Halbleiterbauelement 4 (beispielsweise ein IGBT oder Leistungstransistor) drei Kontaktierungsflachen 6 aufweist . Darüber hinaus soll auch die Metallisierungsfläche 2 an einer Stelle 7 kontaktiert werden. Auf den vorgesehenen Kontaktstellen 5, 6, 7 ist während des Herstellungsprozesses zeitweise jeweils eine Trennschicht 8, 9, 10, die aber am fertigen Produkt nicht mehr vorhanden ist und daher in den Zeichnungen nur str±ch- punktiert angedeutet ist, auf die Kupferoberfläche 2 und damit mittelbar auf das Substrat 1 aufgebracht, z.B. aufleimi- niert. In den Randbereichen des Substrats 1 oder bei einer
Strukturierung der Metallisierungsoberfläche 2 kann die Lami- nierung jedoch auch unmittelbar auf das Substrat 1 erfolgen. An den Stellen, an denen die Kontaktierungen 5, 6 und 7 vorgesehen sind, sind in der zum Laminieren verwendeten und zu-τn Isolieren vorgesehenen Zwischenschicht 9, die durch eine Folie gebildet wird, entsprechende Öffnungen 10 eingebracht . Mit den Öffnungen 10 und damit mit den Kontakten 5, 6, 7 korrespondiere Leiterbahnen 11, die beispielsweise auf einer Folie 12 aufgebracht sind, ergeben zusammen mit dieser eine flexible Leiterplatt. Die Folie 12 kann dabei aus dem gleichen Material bestehen wie die Folie 9, wobei die Folie 9 ei- ne isolierende Zwischenschicht bildet und die Folie 12 aufgrund der beispielsweise als strukturierte Metallisierungen. ausgeführten Leiterbahnen eine teilweise leitende Zwischenschicht bildet. Als isolierendes Material für die Folien 9 und 12 kommt dabei Polyimid, Polyethylen, Polyphenol, Poly- etheretherketon und/oder Epoxid für sich oder in Kombination miteinander infrage .
Als Material für das Substrat 1 ist im Ausführungsbeispiel AlN vorgesehen, jedoch kann jedes andere isolierende Material abhängig vom jeweiligen Anwendungszweck verwendet werden. Avis Metallisierungen kommen vorzugsweise Kupfer- oder Aluminiutra- Metallisierungen in Betracht.
In Figur 2 ist der Verfahrensablauf anhand von im Querschnitt dargestellten Zwischenprodukten dargestellt. Ausgegangen wird dabei von einer Anordnung ähnlich der in Figur 1, wobei zum Zwecke der besseren Darstellung das Halbleiterbauelement 4 aus Figur 1 in der Darstellung nach Figur 2 lediglich eine große Kontaktfläche entsprechend der des Halbleiterbauelemen- tes 3 aufweisen soll.
Figur 2a zeigt ein Substrat 1 mit einer Metallisierung 2, auf die Halbleiterbauelemente 3 und 4 aufgelötet sind. Die Halto- leiterbauelemente 3 und 4 weisen jeweils eine vorgesehene Kontaktstelle 5 bzw. 6 auf. Entsprechend weist die Metallisierung 2 eine vorgesehene Kontaktstelle 7 auf. Auf die vorgesehenen Kontaktstellen 5, 6, 7 soll Isolationsschicht entsprechend der Isolationsschicht 9 aus Figur 1 derart aufgebracht werden, dass die gewünschten Kontaktstellen 5, 6, 7 frei liegen, wie im Ergebnis in Figur 2h in Drauf- sieht und in Figur 2i im Querschnittgezeigt.
Wie in Figur 2b dargestellt, wird auf die vorgesehenen Kontaktstellen 5, 6, 7 zunächst eine im Vergleich zur Zwischenschicht 9 vorzugsweise leichter aufzubringende und Vorzugs- weise leichter von den Kontaktstellen 5, 6, 7 wieder zu entfernende Trennschicht 8 aufgebracht. Da es sich bei dem Ausführungsbeispiel nach Figur 2 um ein strukturiertes Aufbringen der Trennschicht 8 handelt, beim dem das Aufbringen nur an den abzudeckenden Stellen vorgesehen ist, empfehlen sich vor allem Lacke und insbesondere Lacke auf organischer Basis. Diese können dann auf einfache Weise unter Umständen unter Zuhilfenahme von entsprechenden mechanischen Masken aufgesprüht oder ähnlich einem Tintenstrahldrucker mittels selek- • tivem Dispensieren oder strukturiertem Dispensieren entspre- chend aufgespritzt werden. In gleicher Weise können aber auch gängige Siebdruckverfahren Anwendung finden. Wie aus Figur 2b ersichtlich ist, erstrecken sich die auf den Halbleiterbauelementen 3, 4 befindlichen Abschnitte der Trennschicht 8 vorzugsweise nicht bis an den seitlichen Rand der Halbleiter- bauelemente 3, 4.
Über die gesamte Anordnung wird auf der Seite der Metallisierung 2 über die Halbleiterbauelemente 3 , 4 sowie über die Trennschicht 8 hinweg die als Folie ausgebildete Zwischen- schicht 9 unter Druck mittels Temperung auflaminiert , so dass die Oberfläche der Zwischenschicht 9 den Höhenverlauf der darunter liegenden Schichten und Elemente abzeichnet, wie dies in Figur 2c gezeigt ist. Indem sich die auf den Halbleiterelementen 3, 4 befindlichen Abschnitte der Trennschicht 8 nicht bis zum Rand der Halbleiterelemente 3, 4 erstrecken, entstehen zwischen diesen und den Abschnitten der Trennschicht 9 Stufen, über die sich die Zwischenschicht 9 er- streckt, so dass die Zwischenschicht 9 über diese Stufen hinweg erstreckt, was eine gute Anhaftung der Zwischenschicht 9 in diesen Bereichen bewirkt.
Danach wird die Zwischenschicht 9 an den den Kontaktstellen 5, 6, 7 entsprechenden Stellen geöffnet. Dies kann beispielsweise mittels einer Laserablation erfolgen, bei der die oberhalb der Kontaktstellen 5, 6, 7 befindlichen Abschnitte der Zwischenschicht 9 mittels eines Laserstrahls entfernt werden. Das Einbringen von Laserlicht in die genannten Abschnitte der Zwischenschicht 9 bewirkt, dass diese dort verbrannt wird.
Die Laserenergie kann dabei in vorteilhafter Weise etwas stärker als zum Abtragen der Zwischenschicht 9 notwendig ge- wählt werden, da die Trennschicht 8 hier als Puffer wirkt und auch zum Teil mit abgetragen wird.
Jedenfalls kann die Zwischenschicht 9 auf diese Weise zu 100% entfernt werden, ohne aber beispielsweise die Halbleiterbau- elemente 3 und 4 oder die Metallisierung 2 zu beschädigen.
Anstelle der Verwendung eines Laserstrahls können natürlich auch mechanische Verfahren wie beispielsweise Abschleifen, Abfräsen, Abbohren verwendet werden, wobei das beim Laser gesagte auch hier in entsprechender Weise für die Bearbeitungs- genauigkeit gilt.
Am vorteilhaftesten ist aber das Öffnen des gewünschten Bereichs mittels eines Laserstrahls 13 am Umfang des gewünschten Bereichs. Wie ebenfalls aus Figur 2c ersichtlich ist, wird hierzu mittels des Laserstrahls 13 in der Zwischenschicht 9 eine Schnittlinie 14 erzeugt, an der die Zwischenschicht 9 durchtrennt ist. Die Schnittlinie 14 ist vorzugsweise als geschlossene Kurve ausgebildet und kann sich bis in Trennschicht 8 hinein erstrecken, ohne diese jedoch vollstän- dig zu durchtrennen, so dass die Halbleiterbauelemente 3, 4 bzw. die Metallisierung 2 nicht beschädigt werden. Die Schnittlinien 14 können - wie dargestellt - unter Verwendung eines einzigen Laserstrahls 13 nacheinander oder - wie nicht dargestellt - unter Verwendung mehrerer Laserstrahlen 13 simultan, erzeugt werden.
Figur 2d zeigt eine Draufsicht auf die Anordnung gemäß Figur 2c. Hier ist zu erkennen, dass vorangehend mittels des Laserstrahls 13 bereits Segmente 15 und 16 von der Zwischenschicht 9 abgetrennt wurden. Die um die Segmente 15 und 16 verlaufen- den Schnittlinien 14 sind jeweils als geschlossene Kurve ausgebildet .
Ein weiteres von der Zwischenschicht 9 abzutrennendes Segment 17 ist vom Laserstrahl 13 bereits teilweise abgetrennt, d.h. die Schnittlinie 14 stellt noch keine geschlossene Kurve dar. Zur Vollendung einer geschlossenen Kurve muss der Laserstrahl 13 die Zwischenschicht 9 noch entlang der gestrichelt dargestellte Linie durchtrennen.
Nachdem alle zu entfernenden Segmente 15, 16, 17 vollständig von den restlichen Bereichen der Zwischenschicht 9 abgetrennt sind, liegt eine Anordnung gemäß Figur 2e vor.
Um die Kontaktstellen 5, 6 und 7 freizulegen, müssen die ab- getrennten Segmente 15, 16 und 17 der Zwischenschicht 9 sowie die unter diesen Segmenten befindlichen Abschnitte der Trennschicht 8 entfernt werden, was symbolisch durch Pfeile angedeutet ist .
Das Entfernen der Trennschicht kann beispielsweise durch Einleiten von Lösungsmittel und dann beispielsweise das Heraushebeln oder Herausspülen der mit dem Laserstrahl beim Öffnen definierten Segmente 15, 16, 17 erfolgen.
Bei dem in Figur 2f dargestellten Entfernen der Segmente 15, 16, 17 der Zwischenschicht 9 kann - wie im Fall des Segments 17 - der jeweils unter einem Segment 17 befindliche Abschnitt der Trennschicht 8 an dem betreffenden Segment 17 haften bleiben und sich zusammen mit diesem von der betreffenden Kontaktstelle 6 ablösen.
Ebenso kann es - wie beim Entfernen der Segmente 15 und 16 - vorkommen, dass sich die Segmente 15, 16 von den darunter liegenden Abschnitten der Trennschicht 8 ganz oder teilweise lösen, so dass die betreffenden Abschnitte der Trennschicht 8 auf den jeweiligen Kontaktstellen 7, 5 zurückbleiben.
Die Trennschicht 8 bzw. die davon verbliebenen Teile können - falls noch nicht geschehen - nun auf im Vergleich zum vorherigen Arbeitsschritt schonendere Weise entfernt werden, so dass die Kontaktstellen 5,6 7 in keiner Weise beeinträchtigt werden. Das Entfernen der verbliebenen Teile der Trennschicht 8 kann beispielsweise mittels Lösungsmitteln, Ätzmitteln und im Falle einer lichtempfindlichen Trennschicht durch Entwickeln entfernt werden.
Nach dem vollständigen Entfernen der Segmente 15, 16, 17 und der darunter befindlichen Abschnitte der Trennschicht 8 liegen die Kontaktstellen 5, 6, 7 frei zugänglich, wie dies in Draufsicht in Figur 2h und in einem Vertikalschnitt in Figur 2i dargestellt ist.
An das Entfernen der Segmente 15, 16, 17 der darunter liegenden Abschnitte der Trennschicht 8 kann sich im Bedarfsfall noch ein spezieller Reinigungsschritt für die Kontaktstellen 5,6 7 (z. B. chemisches Polieren) anschließen. Danach steht die Anordnung für weitere Verfahrensschritte zur Verfügung
Ein weiteres Ausführungsbeispiel, bei dem die Anordnung gemäß Figur 2b auf andere Weise hergestellt wird, zeigt Figur 3. Ausgehend von der Anordnung gemäß Figur 3a, die der Anordnung gemäß Figur 2a entspricht, wird das Substrat 1 einschließlich der Metallisierung 2 und der Halbleiterbauelemente 3, 4 zumindest auf der Seite, auf der die Kontaktflächen 5, 6, 7 an- geordnet sind, großflächig mit der Trennschicht 8 überzogen, was in Figur 3b dargestellt ist.
Die Trennschicht 8 besteht dabei vorzugsweise aus Fotolack. Danach erfolgt eine Belichtung nach einem Muster entsprechend den vorgesehenen Kontaktflächen 5, 6, 7 unter Berücksichtigung der speziellen fotochemischen Eigenschaften des verwendeten Fotolacks, nämlich insbesondere abhängig davon, ob es sich um einen Fotopositiv- oder einen Fotonegativlack han- delt. Danach erfolgt die Entwicklung und das Entfernen der
Trennschicht 8 an den nicht erwünschten (belichteten bzw. un- belichteten) Stellen. Dem zur Folge erhält man dann ein Zwischenprodukt, das identisch ist mit dem Zwischenprodukt gemäß Figur 2b. Alle weiteren Schritte entsprechen den Schritten, die bereits anhand der Figuren 2c bis 2i erläuterten wurden.
Ein weiterer Vorteil des erfindungsgemäßen Verfahrens neben der einfachen Handhabung ist vor allem auch die Möglichkeit, großflächige Gebiete komplett abzutragen. Beim herkömmlichen Verfahren mittels flächiger Laserablation entstehen beispielsweise hohe Prozesszeiten. Durch die Verwendung einer Trennschicht hingegen ist es jedoch auch möglich, Komponenten mit gleichem Abstraktionsvermögen zu trennen, da die Trennung auch rein mechanisch erfolgen kann. So kann die zu entfernen- de Zwischenschicht beispielsweise nur an einer Stelle geöffnet und dann abgehoben werden, so dass das Öffnen und Entfernen in einem einzigen Schritt erfolgen kann.
Die Trennschicht gemäß der vorliegenden Erfindung wird also bevorzugt entweder auf die Fläche gedruckt oder mittels selektivem Dispensieren oder strukturiertem Dispensieren auf die Fläche aufgesprüht. Vorzugsweise wird hierbei für die Trennschicht ein Mittel verwendet, das genau dosierbar ist und das ohne weitere Benetzung der Untergrundfläche aufge- bracht werden kann, das heißt, dass das Trennmittel nicht auseinander läuft. Bevorzugte Trennmittel sind Silikon und andere organische Schichten. Nach dem Aufbringen der Trenn- Schicht erfolgt gemäß der Erfindung das Laminieren der Zwischenschicht, die vorzugsweise durch eine Folie gebildet ist. Die Folie wird bei einer bestimmten Temperatur und unter Druck auf den Untergrund laminiert. Vorteilhaft ist dabei, wenn die Folie im Betreich des Trennmittels keine Verbindung zum Untergrund erhält und es somit zu keiner Verbindung der Folie mit dem Untergrund in diesem Bereich kommt.
Danach werden die gewünschten Bereiche der Zwischenschicht geöffnet. Hierzu kann der zu öffnende Bereich mittels eines Lasers umfahren werden. Wichtig ist hierbei, dass der Laser die Trennfläche exakt umfährt und somit ein Abnehmen der Folie möglich ist, ohne dass Folienreste am Untergrund zurückbleiben. Mit dem Laserschnitt kann auch ein Eindringen einer Aktivierungsflüssigkeit oder einer Ätzlösung in die Trennschicht ermöglicht werden, so dass die Trennschicht bei noch bestehender Zwischenschicht entfernt wird. Gegebenenfalls können in einem weiteren Laserschritt dann noch am Rand hochstehende Reste der Folie beseitigt werden. Bei der Verwendung von Silikon als Trennschicht kann dieses mittels chemischer
Lösungsmittel aufgelöst werden und sich so vom Untergrund lösen. Das Abnehmen der geöffneten Bereiche kann dann einfach durch Bewegung in dem Lösungsmittel oder durch mechanisches Abziehen erfolgen. Um die nun freigelegten Bereiche noch von Resten des Trennmittels zu reinigen, kann sich eine Reinigung der Flächen beispielsweise nasschemisch oder mittels Plasmareinigung anschließen, um einen Verbleib von Resten zu verhindern. Darüber hinaus kann das Trennmittel aber auch so ausgebildet sein, dass die Laminierfolie nicht an der Trenn- schicht haftet, so dass ohne den Einsatz von Ätz- und Entwicklungsmittel die Zwischenschicht nach Schneiden des Um- fangs mit dem Laser ohne Weiteres abgenommen werden kann.
Eine andere Ausführungsform nutzt speziell die Kombination mit Halbleiterbauelementen, insbesondere Leistungshalbleiterbauelementen. Um die Kontaktflächen freizulegen, wird hier Fotolack von einer Metalloberfläche abgetragen. Belässt man diesen Fotolack auf der Oberfläche und laminiert die Folie bereits auf den belichteten Fotolack, so bildet der belichtete Fotolack die Trennschicht. Das Laminieren der Folie erfolgt dann in der üblichen Weise. Beim Öffnen ist es nunmehr nur noch wichtig, alle Kontaktflächen zu erreichen und die zu öffnende Fläche zu umfahren. Das anschließende Abtragen der belichteten Trennschicht kann mittels Entwicklermaterial erfolgen. Das Abtragen der Folie erfolgt im gleichen Prozessschritt durch Ausspülen des abgetrennten und damit freilie- genden Foliensegments. Eine Nachreinigung kann wie oben bereits erwähnt mittels Plasmaätzung erfolgen. Die Besonderheit an dieser Ausführungsform ist die Kombination eines typischen Halbleiterprozesses mit der Folientechnik und der Ausnutzung der Möglichkeit, die belichteten Flächen auch als Trenn- schicht für Fenster bei der Folientechnik zu nutzen.
Neben den oben dargestellten besonders vorteilhaften Ausführungsformen ist es daneben auch möglich, wie in herkömmlicher Weise großflächig, beispielsweise mittels Laserablation oder mechanisch, abzutragen, wobei auch hier die Trennschicht Vorteile gegenüber der herkömmlichen Verfahrensweise hat, da die Trennschicht einen gewissen Schutz für die darunter liegenden Flächen bieten.
Bezugszeichenliste
1 Substrat
2 Metallisierung 3 , 4 Halbleiterbauelemente
5 , 6 , 7 vorgesehene Kontaktstellen
8 Trennschicht
9 Zwischenschicht
10 Trennschicht 11 Leiterbahn
12 Folie
13 Laserstrahl
14 Schnittlinie
15 Segment der Zwischenschicht 16 Segment der Zwischenschicht
17 Segment der Zwischenschicht

Claims

Patentansprüche
1. Verfahren zum strukturierten Aufbringen einer laminierbaren Zwischenschicht (9) auf ein Substrat (1) für ein Halbleitermodul, bei dem auf das Substrat (1) großflächig eine Trennschicht (8) mittelbar oder unmittelbar aufgebracht wird, die Zwischenschicht (9) mittels Laminieren auf das Substrat (1) einschließlich der Trennschicht (en) (8) großflächig aufgebracht wird, an Stellen des Substrats (1) , an denen Aussparungen der Zwischenschicht (9) vorgesehen sind, die Zwischenschicht (9) geöffnet wird, und die Trennschicht (8) an diesen Stellen entfernt wird.
2. Verfahren nach Anspruch 1, bei dem die Trennschicht (8) mittels selektivem Dispensieren oder mittels strukturiertem Dispensieren aufgebracht wird.
3. Verfahren nach Anspruch 1, bei dem die Trennschicht (8) durch ein Druck-Verfahren aufgebracht wird.
4. Verfahren nach Anspruch 1, bei dem die Trennschicht (8) durch ein Lithographie-Verfahren aufgebracht wird.
5. Verfahren nach einem der vorherigen Ansprüche, bei dem die Trennschicht (8) Silikon aufweist.
6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem die Trennschicht (8) organische Verbindungen aufweist.
7. Verfahren nach einem der vorherigen Ansprüche, bei dem die Trennschicht (8) fotoempfindlich ist.
8. Verfahren nach Anspruch 7, bei dem zum strukturierten
Aufbringen der fotoempfindlichen Trennschicht (8) diese auf das Substrat (1) großflächig aufgebracht wird, anschließend entsprechend dem Muster der vorgesehenen Aussparungen belichtet wird und anschließend entfernt wird.
9. Verfahren nach einem der Ansprüche 7 oder 8 , bei dem zum Entfernen der fotoempfindlichen Trennschicht (8) diese zunächst aktiviert und dann geätzt wird.
10. Verfahren nach einem der vorherigen Ansprüche, bei dem das Öffnen der Zwischenschicht (9) an den dafür vorgese- henen Stellen mittels Laserablation erfolgt.
11. Verfahren nach einem der Ansprüche 1 bis 9, bei dem nach dem Öffnen der Zwischenschicht (9) an den dafür vorgesehenen Stellen (5, 6, 7) eine Entfernung derselben mittels me- chanischer Abrasion erfolgt.
12. Verfahren nach einem der vorherigen Ansprüche, bei dem bei dem auf dem Substrat (1) mindestens ein elektrisches Bauelement oder elektronisches Bauelement (3, 4) oder Kon- taktelement befestigt ist und die für die Aussparung vorgesehene Stelle (5, 6, 7) der Ort des Bauelementes (3, 4) ist.
13. Verfahren nach Anspruch 12, bei dem die Trennschicht auf das mindestens eine Bauelement bzw. Kontaktelement (3, 4) und darüber hinweg die 1aminierbare Zwischenschicht (9) aufgebracht wird.
14. Verfahren nach einem der vorherigen Ansprüche, bei dem die Zwischenschicht (9) eine Isolationszwischenschicht ist.
15. Verfahren nach Anspruch 14, bei dem Isolationszwischenschicht Polyimid, Polyethylen, Polyphenol Polyether- etherketon und/oder Epoxid aufweist.
16. Verfahren einem der Ansprüche 1 bis 13, bei dem Zwischenschicht (9) elektrisch leitend ist oder elektrisch leitende Bereiche aufweist .
17. Verfahren nach Anspruch 14, bei dem die leitenden Bereiche mit leitenden Bereichen des Substrats (1) und/oder des Bauelementes (3, 4) verlötet oder elektrisch leitend verklebt oder verschweißt sind.
18. Verfahren nach einem der vorherigen Ansprüche, bei dem zum Aufbringen der Zwischenschicht (9) diese zunächst aufgetragen und dann getempert wird.
19. Verfahren nach einem der vorherigen Ansprüche, bei dem das Laminieren unter Druck erfolgt.
20. Verfahren nach einem der vorherigen Ansprüche, bei dem die Zwischenschicht (9) fotoempfindlich ist und die Aussparung (en) fotolithographisch erzeugt werden.
21. Verfahren nach einem der vorherigen Ansprüche, bei dem mehrere isolierende und/oder leitende Zwischenschichten (9) einen Verbund bildend übereinander angeordnet und miteinander laminiert sind.
22. Verfahren nach einem der vorherigen Ansprüche, bei dem nach dem Öffnen und Entfernen der Zwischenschicht (9) an den dafür vorgesehenen Bereichen (5, 6, 7) ein Nachreinigungsschritt erfolgt .
23. Verfahren nach einem der vorherigen Ansprüche, bei dem die Zwischenschicht (9) eine Folie ist.
PCT/EP2005/003325 2004-04-16 2005-03-30 Verfahren zum strukturierten aufbringen einer laminierbaren folie auf ein substrat für ein halbleitermodul WO2005101496A2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/548,873 US7742843B2 (en) 2004-04-16 2006-10-12 Method for the structured application of a laminatable film to a substrate for a semiconductor module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004018468A DE102004018468A1 (de) 2004-04-16 2004-04-16 Verfahren zum strukturierten Aufbringen einer laminierbaren Folie auf ein Substrat für ein Halbleitermodul
DE102004018468.2 2004-04-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/548,873 Continuation US7742843B2 (en) 2004-04-16 2006-10-12 Method for the structured application of a laminatable film to a substrate for a semiconductor module

Publications (2)

Publication Number Publication Date
WO2005101496A2 true WO2005101496A2 (de) 2005-10-27
WO2005101496A3 WO2005101496A3 (de) 2006-01-12

Family

ID=34964992

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2005/003325 WO2005101496A2 (de) 2004-04-16 2005-03-30 Verfahren zum strukturierten aufbringen einer laminierbaren folie auf ein substrat für ein halbleitermodul

Country Status (3)

Country Link
US (1) US7742843B2 (de)
DE (1) DE102004018468A1 (de)
WO (1) WO2005101496A2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007096017A1 (de) 2006-02-20 2007-08-30 Siemens Aktiengesellschaft Verfahren zur herstellung von planaren isolierschichten mit positionsgerechten durchbrüchen mittels laserschneiden und entsprechend hergestellte vorrichtungen
US9123687B2 (en) 2008-12-23 2015-09-01 Infineon Technologies Ag Method of manufacturing a semiconductor device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101365297B (zh) * 2007-08-10 2010-11-17 富葵精密组件(深圳)有限公司 电路板的切割方法
DE102009015712A1 (de) * 2009-03-31 2010-10-14 Globalfoundries Dresden Module One Llc & Co. Kg Materialentfernung in Halbleiterbauelementen durch Verdampfen
US9043106B2 (en) * 2010-10-04 2015-05-26 W. Morrison Consulting Group, Inc. Vehicle control system and methods

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0461316A1 (de) * 1989-03-28 1991-12-18 General Electric Company Halbleiterwürfelbefestigung
EP0573134A1 (de) * 1992-06-05 1993-12-08 Intel Corporation Polyimid-Verfahren zum Schutz integrierter Schaltungen
US5746868A (en) * 1994-07-21 1998-05-05 Fujitsu Limited Method of manufacturing multilayer circuit substrate
US6225028B1 (en) * 1998-03-17 2001-05-01 International Business Machines Corporation Method of making an enhanced organic chip carrier package
WO2003030247A2 (de) * 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5841659B2 (ja) * 1977-08-30 1983-09-13 株式会社東芝 絶縁膜の形成方法
JPS55163860A (en) * 1979-06-06 1980-12-20 Toshiba Corp Manufacture of semiconductor device
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US4714516A (en) * 1986-09-26 1987-12-22 General Electric Company Method to produce via holes in polymer dielectrics for multiple electronic circuit chip packaging
US4764485A (en) * 1987-01-05 1988-08-16 General Electric Company Method for producing via holes in polymer dielectrics
KR920702545A (ko) * 1990-06-26 1992-09-04 아이자와 스스무 반도체 장치 및 그 제조 방법
DE4415601C2 (de) * 1994-05-04 1997-12-18 Daimler Benz Ag Komposit-Struktur für elektronische Bauteile und Verfahren zu deren Herstellung
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
DE19617055C1 (de) * 1996-04-29 1997-06-26 Semikron Elektronik Gmbh Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
DE10121970B4 (de) * 2001-05-05 2004-05-27 Semikron Elektronik Gmbh Leistungshalbleitermodul in Druckkontaktierung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0461316A1 (de) * 1989-03-28 1991-12-18 General Electric Company Halbleiterwürfelbefestigung
EP0573134A1 (de) * 1992-06-05 1993-12-08 Intel Corporation Polyimid-Verfahren zum Schutz integrierter Schaltungen
US5746868A (en) * 1994-07-21 1998-05-05 Fujitsu Limited Method of manufacturing multilayer circuit substrate
US6225028B1 (en) * 1998-03-17 2001-05-01 International Business Machines Corporation Method of making an enhanced organic chip carrier package
WO2003030247A2 (de) * 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007096017A1 (de) 2006-02-20 2007-08-30 Siemens Aktiengesellschaft Verfahren zur herstellung von planaren isolierschichten mit positionsgerechten durchbrüchen mittels laserschneiden und entsprechend hergestellte vorrichtungen
US9123687B2 (en) 2008-12-23 2015-09-01 Infineon Technologies Ag Method of manufacturing a semiconductor device
DE102009059236B4 (de) * 2008-12-23 2015-12-10 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements

Also Published As

Publication number Publication date
DE102004018468A1 (de) 2006-02-16
WO2005101496A3 (de) 2006-01-12
US20070111475A1 (en) 2007-05-17
US7742843B2 (en) 2010-06-22

Similar Documents

Publication Publication Date Title
WO2005101928A1 (de) Hybrider leiterplattenaufbau zur kompakten aufbautechnik von elektrischen bauelementen
WO2003015165A2 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
EP1597757A2 (de) Verbindungstechnik für leistungshalbleiter mit einer der oberflächenkontur folgenden schicht aus elektrisch isolierendem material
DE19619921A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102007046337A1 (de) Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102014117245B4 (de) Verfahren zum Herstellen eines Halbleiterelements mit Substratadapter und damit hergestelltes Halbleiterelement mit Substratadapter und Verfahren zum Kontaktieren dieses Halbleiterelements
DE69535361T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und eine Halbleitervorrichtung
WO2005101496A2 (de) Verfahren zum strukturierten aufbringen einer laminierbaren folie auf ein substrat für ein halbleitermodul
DE102006005419A1 (de) Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben
DE10308928B4 (de) Verfahren zum Herstellen freitragender Kontaktierungsstrukturen eines ungehäusten Bauelements
EP1522095B1 (de) Verfahren zur herstellung eines bauelementes mit tiefliegenden anschlussflächen
WO2024061689A1 (de) Verfahren zum herstellen eines elektronischen bauelements und elektronisches bauelement
DE3931551C2 (de) Verfahren zum Herstellen eines Substrates
DE10023834B4 (de) Verfahren zur Schichtbildung und -strukturierung
WO2004077547A2 (de) Verbindungstechnik für leistungshalbleiter mit grossflächigen anschlüssen
DE10333840B4 (de) Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
WO2017129697A1 (de) Optoelektronisches bauelement mit seitenkontakten
WO2005101480A2 (de) Mit planarer verbindungstechnik auf einem insbesondere elektrisch leitendem substrat aufgebaute schaltung
DE102015100521B4 (de) Halbleiterchip und Verfahren zum Bearbeiten eines Halbleiterchips
DE102010016780B4 (de) Verfahren zur Herstellung einer flexiblen Schaltungsanordnung
EP1114457B1 (de) Verfahren zur herstellung von integrierten schaltkreisen
DE102013215647A1 (de) Leistungselektronisches Modul und Verfahren zur Herstellung eines leistungselektronischen Moduls
WO2005101490A2 (de) An einer kühlrippe angeordnetes bauelement
DE102007036046A1 (de) Planares elektronisches Modul
DE102021103369A1 (de) Halbleitervorrichtung und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11548873

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 11548873

Country of ref document: US

122 Ep: pct application non-entry in european phase