JPS5841659B2 - 絶縁膜の形成方法 - Google Patents

Description

【発明の詳細な説明】 本発明は、多結晶又は無定形物質層上に絶縁膜を形成す
る方法に係り、特に絶縁性の高い絶縁膜のの取方法に関
するものである。

集積回路素子の中で多層の多結晶シリコンを電極として
用いている素子、例えば第１図ａに示した電荷結合素子
の２層の互いにオーバラップした構造の輸送電極４゜５
を多結晶シリコンを用いて構成した素子や第１図すに示
したフローティングゲート８とコントロール１０の２重
構造をもつなだれ注入型ＭＯＳメモリ素子においては、
ピンホール等の欠陥の少ない多結晶シリコン上に設けら
れる絶縁膜への要望が高まっている。

従来これらの素子の製造は、第１層目の多結晶シリコン
を例えばＣＶＤ法などにより付着し、該多結晶シリコン
上に、例えば、１０００℃のリン拡散を行って導電性と
し、次に、酸多結晶シリコンを酸化して、この時に形成
される酸化膜を第２層目の多結晶シリコンとの絶縁膜と
して用いてきた。

さらに評言すると次の通りである。

第１図ａに示した２層の互いにオーバラップした多結晶
シリコンを用いて輸送電極を構成した電荷転送素子を用
いて、上記従来技術とその問題点について説明する。

第２図に第１図に示した電荷結合素子を製作する従来の
製造方法を示す。

半導体基板、例えばＰ型シリコン基板１３上に第１ゲー
ト酸化膜１４を形成し、該第１ゲート酸化模１４上に例
えばＣＶＤ法などにより多結晶シリコン層１５を付着す
る。

次に、該多結晶シリコン層１５に温度例えば１０００℃
でリン拡散を行って導電率を上げた後、この層１５上に
フォトリゾグラフィ技術により、フォトレジスト１６−
ａ 、 １６−ｂ 。

１６−ｃを形成する。

次に、該フォトレジスト膜１５−ａ、ｂ、ｃをエツチン
グマスクとして、ドライエツチング例えばプラズマエツ
チング法により露出している多結晶シリコン層１５をエ
ツチングして、第２図すに示す如く第１層目の多結晶シ
リコン電極１γ−ａ 、 １７−ｂ 、 １７−ｃを形
成する。

前記フォトレジスト１６−ａ、ｂ、ｃを除去した後、該
第１層目の多結晶シリコン電極１７をエツチングマスク
として、例えば弗化アンモニウムを用いて、間隙の第１
ゲート酸化膜１８−ａ。

１８−ｂ、１８−ｃを第２図Ｃの如くエツチングを行う
。

その後、例えば１０００℃の酸化性雰囲気において熱処
理を行うことにより第２ゲート酸化嘆１９−ａ 、 １
９−ｂ 、 １９−ｃを第２図ｄの如く形成する。

この時、第１層の多結晶シリコン１７−ａ、ｂ、ｃ上に
も夫々酸化膜２０−ａ。

２０−ｂ、２０−ｃが形成される。

次に、第２層目の多結晶シリコン層２１を付着した後、
フォトリゾグラフィ工程を経て、第１層目の多結晶シリ
コン電極１７を形成したと同様の方法により第２層目の
多結晶シリコン電極２１−ａ。

２１−ｂ、２１−ｃを第２図ｅの如く形成する。

以上述べた従来の方法においては、第１層と第２層の多
結晶シリコン電極の間の絶縁は酸ｆヒ膜２０−ａ 、
２０−ｂ 、 ２０−ｃにより行っているが、実際には
、該酸化膜の耐圧が低く、第１層と第２層の多結晶シリ
コン電極１７．２１間のショートの主な原因となってい
る。

該絶縁耐圧の低下の原因としては、次に述べる酸化膜自
身の間須の他に以下の様なものが考えられる。

すなわち、第２図すにおける多結晶シリコン層１７のエ
ツチング端部やエツチング面にしばしば見られる。

フォトリゾグラフィ及びエツチング工程で生じた突起状
の多結晶シリコンやエツチング面のあれに電界が集中し
ても耐圧は低下するものと考えられる。

さらにまた、多結晶シリコンが全面あるいは局部的に白
濁して成長しているような場合には、絶縁耐圧の低下が
著しいことが良くある。

これは白濁している部分はまわりの部分に比べて結晶粒
が犬きく、また突起状になっていることが多く、この部
分に電界が集中して絶縁破壊を起しやすいためであると
考えられるが、この様な多結晶シリコン上に従来の方法
によって絶縁膜を形成しても耐圧はほとんど改善されな
い。

（また第２図Ｃに示す第１層目の多結晶シリコン電極１
７−ａ、１７−ｂ。

１７−ｃをマスクとして第１ゲート酸ｆヒ膜１８−ａ。

１Ｂ−ｂ、１Ｂ−ｃをエツチングして除去する際に、前
記第１層多結晶シリコン電極１７−ａ。

１γ−す、１７−ｃの端部直下のゲート絶縁膜がエツチ
ングされてくひれ、その上の多結晶シリコン電極の端部
はひさし状となる。

そして、第２図ｄに示した第２ゲート酸化膜１９を形成
する時に、前記第１層目の多結晶シリコン電極端部で酸
化膜は鋭くえぐれ次に、第２層目の多結晶シリコンを形
成するに際し、該部分にまわり込んだ多結晶シリコンと
前記第１層目の多結晶シリコンとの間で絶縁耐圧不良を
生じることが良くある。

さらにそのため該多結晶シリコン電極１７−ａ、１７−
ｂ。

１７−ｃとシリコン基板１３との絶縁耐圧不良等の不都
合を生ずる。

）そこで このことをさけるためには、酸化膜２０−ａ
、 ２０−ｂ 、 ２０−ｃをかなり厚く形成する必
要があるが、厚くすると前記製造工程かられかるように
、第１層目の多結晶シリコン電極１７−ａ、１γ−ｂ、
１７−ｃと第２層目の多結晶シリコン電極２１−ａ、２
１−ｂ、２１−ｃの下のシリコン酸化膜厚がアンバラン
スとなって、ＣＣＤデバイスの動作上好ましくなく、ま
た、第１層目の多結晶シリコン１５が薄い場合には、該
多結晶シリコンがすべて酸化されてしまって、例えば基
板１３とのショートの原因となったりするため、前記第
１層目の多結晶シリコンを不必要に厚くする必要がある
などの不都合を生じることになる。

本発明は選択的に形成された多結晶物質層又は無定形物
質を熱処理して得られた多結晶物質層を酸化性雰囲気中
で熱処理し、この熱処理で形成された酸ｆヒ膜を除去し
、再度酸化膜雰囲気で熱処理して、絶縁膜として用いる
酸化膜を形成した絶縁膜の形成方法を提供するものであ
る。

まず、これからの説明のために、前記物質層として、多
結晶シリコンを例にとって、該多結晶シリコンを酸化性
雰囲気で熱処理した時の多結晶シリコンおよび該多結酸
シリコン上に形成される酸化膜の変化の様子を第３図に
示す。

第３図ａは、ＣＶＤ法により付着した多結晶シリコンの
熱処理をしない状態での表面レプリカ写真である。

周知のように、多結晶シリコンは、付着したままだと非
常に小さな結晶粒の集合体であり、特に結晶粒界には多
くの格子欠陥が存在する。

第３図すは、第３図ａの多結晶シリコンを温度例えば１
０００℃で１０分間のリン拡散を行った後の表面写真で
、粒子間の再結晶化により、結晶粒は大きくなっている
が、表面の凹凸は依然として存在する。

第３図Ｃは、第３図すの多結晶シリコンを温度例、例え
ば１０００’Ｃの酸化性雰囲気で熱処理した後の多結晶
シリコン上の酸ｆヒ膜の表面写真で、該熱処理を行う前
の多結晶シリコンの表面の形状（写真ｂ）をそのまま残
しているのが特徴である。

また第３図ａは、Ｃの多結晶シリコンに形成された酸化
膜を例えば、弗化アンモニウムにより除去した後の多結
晶シリコンの表面写真で、多結晶シリコンは、前記熱処
理により粒子間の再結晶化が促進され、結晶粒は極めで
大きくなるとともに、酸化による表面の平担化が著しい
。

これら２つの第３図Ｃとｄから、不純物をドープした多
結晶シリコンの表面を酸化性雰囲気で高温処理を行うと
、多結晶シリコンは表面から酸化膜−多結晶シリコン界
面まで酸化されると同時に該界面においては、粒子間の
再結晶化によるより大きな結晶粒の成長、つまり、酸化
中に、ブレーンの移動が同時に起きていることがわかる
。

すなわち、このようにして成長した多結晶シリコン上の
酸化膜をその厚さ方向にみてみると、酸化における各段
階での酸ｆ上膜−多結晶シリコン界面での粒子間の再結
晶化に対応した大ききの異なる結晶粒の跡が分布してい
るものと考えられ、通常の単結晶シリコン上の酸１ヒ模
とはかなり様相が異なる酸化膜が形成されることになる
。

また、酸化性雰囲気での高温熱処理の初期に酸化膜に変
った多結晶シリコンの結晶粒界には、多くの格子欠陥が
存在していたとも考れられ、該粒子欠陥が成長した酸ｆ
ヒ膜に取り込まれ、欠陥の多い酸［ヒ膜となっているこ
とも考えられる。

上記した従来方法により形成した酸１ヒ膜は、耐圧が低
く、また、従来法により形成した多結晶シｊコン上の酸
化膜の絶縁耐圧は、酸化温窒や酸ｆヒ膜厚に依存するこ
とは良く知られており、従って低温で、絶縁性の高い薄
い酸化膜は形成できない。

ところで、以前に、第１図ａに示した電荷結合素子の製
造工程において、第１層目と第２層目の多結晶シリコン
の間の絶縁は、第２図２０−ａ。

２０−ｂ、２０−ｃの酸化膜により行われることを示し
た。

該酸化膜の形成方法を考えてみると、多結晶シリコンを
被着して、不純物をドープした後、直ちに酸１ヒ性雰囲
気で熱処理を行っており、頂度第３図Ｃの酸化膜と同じ
ものであることがわかる。

これに対して、第３図ｅはｄの多結晶シリコンの表面を
上記第３図Ｃの酸化膜を成長させたと同じ方法で形成し
た多結晶シリコン上の酸化膜の表面写真で、第３図Ｃ酸
化膜と異なり表面の凹凸はほとんど乎初化され、しかも
高温での熱処理を１度行った２度目の熱処理の多結晶シ
リコン上の酸化膜であるので結晶粒の大きな変化は見ら
れない。

すなわちドープした多結晶シリコンを１度酸化性雰囲気
で熱処理を行って、酸化膜を成長させ、該酸化膜を除去
した後、前記多結晶シリコンを再び酸化性雰囲気で熱処
理を行って成長させた酸化膜ｅの耐圧は、従来の方法に
より形成した酸化膜Ｃに比べてかなり高いことがわかっ
た。

これは多結晶Ｓｉ表面の平滑度の向上と、酸化中のブレ
ーンの移動の抑制により、多結晶５ｉ−８ｉＯ２の界面
の状態は単結晶シリコン上に形成させた酸ｆヒ膜とシリ
コン界面の様子に非常に似かよることになり、その結果
、絶縁膜の耐圧が向上するものと考えられる。

以下、本発明方法の実施例を第１図ａに示した２層の互
いにオーバラップした多結晶シリコンを用いて転送電極
を構成した電荷結合素子を例にとって説明する。

第４図に、電荷結合素子を製作する製造工程を示す。

まず、−導電形半導体基板。例えばＰ型シリコン基板２
２上に第１ゲート酸化膜２３を形成して基体とし、この
基体上、即ち第１ゲート酸化膜２３上に、例えはＣＶＤ
法などにより多結晶シリコン層２４を付着する。

次に、該多結晶シリコン層２４に、温度例えば、１００
０’Ｃで不純物例えばリンの拡散を行って導電率を上げ
た後、フォトリゾグラフィ技術により、多結晶シリコン
層２４上にフオトレジスｈ２５−ａ。

２５−ｂ、２５−ｃを第４図ａの如く形成し、該フォト
レジスト膜２５をエツチングマスクとして、前記多結晶
シリコン層２４をドライエツチング例えばプラズマエツ
チング法により、露出している多結晶シリコン層２４を
エツチングして、第１層目の多結晶シリコン電極２６−
ａ 、 ２６−ｂ 。

２６−ｃを第４図の如く形成する。

その後、フォトレジスト膜２５−ａ 、 ２５−ｂ 、
２５−ｃを除去した後温度例えば１ｏｏｏ℃の酸化性
雰囲気において熱処理することにより、前記多結晶シリ
コン電極２６−ａ 、 ２６−ｂ 、 ２６−ｃの露出
している全領域に酸化膜２７−ａ 、 ２７−ｂ 、２
７−ｃを第４図Ｃの如く形成する。

次に、前記第１層目の多結晶シリコン電極２６をエツチ
ングマスクとして、例えば弗化アンモニウムにより該多
結晶シリコン電極間の第１ゲート酸化膜２８−ａ 、
２Ｂ−ｂ 、 ２８−ｃおよび電極２８上の表面酸化膜
２７を第４図ｄの如くエツチングする。

この時、第１層目の多結晶シリコン電極２６表面の酸１
ヒ膜２７−ａ 、 ２７−ｂ 、２７−ｃも同時にエツ
チングされるが、その際、前記間隙の第１ゲート酸化膜
２８−ａ 、 ２８−ａ 、 ２８−ｃのエツチングが
終った時点で、該多結晶シリコン上の酸化膜２７−ａ
、 ２７−ｂ 、 ２７−ｃは完全にエツチングされて
いなければならない。

そのためには、前記第１層目の多結晶シリコン層２６上
の酸化膜２７−ａ 、 ２７−ｂ 、 ２７−ｃの膜厚
は、間隙の酸化膜２８−ａ 、 ２８−ｂ 、 ２Ｂ−
ｃの膜厚と同じかそれよりも薄くなければならない。

その後、温度例ＰＬ？ｆ１０００℃の酸化性雰囲気にお
いて熱処理を行うことにより、第２ゲート酸化膜２９−
ａ 、 ２９−ｂ 、 ２９−ｃを第４図ｅの如く形成
する。

この時同時に、前記多結晶シリコン層２６表面上に、酸
化膜３０− ａ 、 ３０＝ｂ 、 ３０−ｃを第４図
ｆの如く形成する。

該方法により形成した酸化膜３０−ａ 、 ３０−ｂ
、 ３０−ｃは第３図ｅの酸化膜に他ならない。

次に、この酸化膜２９゜３０上に第２層目の多結晶シリ
コン層３１を付着した後、フォトＩＪゾグラフイ工程を
へて、第１層目の多結晶シリコン層２６を形成したと同
様の方法により、第２層目の多結晶シリコン電極３１−
ａ。

３１＋ｂ 、３１−ｃを第４図ｆの如く形成する。

以上述べた様に、本発明方法を互いにオーバラップした
第１層と第２層の多結晶シリコン２６゜３１間の酸化膜
３０−ａ 、 ３０−ｂ 、 ３０−ｃの形成に採用す
ることにより、第１層と第２層の多結晶シリコン電極間
および第１層多結晶シリコン電極と基板間のショートに
よる不良は第５図に示めす如く大巾に改善される。

これらの効果は、多結晶シリコン上の酸化膜−多結晶シ
リコン界面、および酸化膜自体の改善とともに、第２図
すにおける多結晶シリコン層１７のエツチング端部やエ
ツチング面での多結晶シリコンの突起、表面のあれの凹
凸を、前記多結晶シリコン層を１度酸化性雰囲気で熱処
理し、この時に形成される酸化膜を除去することによっ
て表面の平担化をはかり、電界の集中を避けたためであ
ると考えられる。

さらにまた、本発明を採用すれば、第４図３０の第１層
目と第２層目の多結晶Ｓｉの間の絶縁膜を形成するに際
し、第３図で述べたような第１層目の多結晶Ｓｉのブレ
ーンの成長はほとんどないことがわかっており、そのた
め、第４図３０の酸化膜を形成中にブレーンはほとんど
動かない。

従って、酸化の様子は単結晶Ｓｉの酸化に非常に似かよ
ることになり、低温で絶縁性の高い、薄い酸化膜を形成
できる。

さらに、従来例において説明した第１層目の多結晶Ｓｉ
電極端部での酸化膜のえぐれに寄因する絶縁耐圧不良も
改善される。

また別の作用効果として、第４図すに示す第１層の多結
晶シリコン２６のエツチングに際して、エツチングの不
均一等の原因により第１の多結晶シリコツ２６間隙部に
局部的に残存した多結晶シリコン２６間の絶縁性の信頼
性を向上できる。

第４図Ｃに示した第１層目の多結晶シリコン電極上に形
成した酸化膜２０−ａ 、 ２０−ｂ 、 ２０−ｃは
前記多結晶シリコン電極２６．３１間のゲート酸化膜を
エツチングした後に形成してもよい。

また、他の実施例を第６図に示す。

まず、半導体基板例えばＰ型シリコン基板３２上に第１
ゲート酸化膜３３を形成して基体とし、この基体上、即
ち第１ゲート酸化膜３３上に、例えばＣＶＤ法などによ
り多結晶シリコン層３１を付着する。

次に該多結晶シリコン層３４に、温度例えば、１０００
℃で不純物例えばリンの拡散を行って導電率を上げてか
ら、温度例えば１０００℃の酸化性雰囲気において、熱
処理を行うことにより、前記多結晶シリコン層３４上に
酸化膜３５を形成する。

その後、フォトリゾグラフィ技術により酸化膜３５上に
フォトレジスト３６−ａ。

３６−ｂ、３６−ｃを第６図ａに示す如く形成する。

次に、該フォトレジスト膜２６をエツチングマスクとし
て、前記多結晶シリコン層３４上の酸化膜３５をエツチ
ングし、フォトレジスト膜３６を除去した後、酸化膜３
７− ａ 、 ３７−ｂ 、 ３７−ｃをエツチングマ
スクとしてエツチング例えば、プラズマエツチング法な
どにより露出している多結晶シリコン層３４をエツチン
グして第６図すの如く第１層目の多結晶シリコン電極３
８−ａ 、 ３８−ｂ 。

３８−ｃとする。

次に温度例えば、１０００″Ｃの酸化性雰囲気において
、熱処理することにより、領域３９−ａ 、 ３９−ｂ
、 ３９−ｃ 、 ３９−ｄ 。

３９−ｅに酸化膜を第６図Ｃの如く形成し、さらに、前
記多結晶シリコン電極３８をエツチングマスクとして、
エツチング例えば、弗化アンモニウムにより、該多結晶
シリコン電極３８間の第１ゲート酸化膜３３を第６図ｄ
の如くエツチングする。

この時、単結晶シリコン３２上の第１ゲート酸化膜３３
のエツチングが終った時点で、前記多結晶シリコン電極
３９上の酸化膜３７は完全にエツチングされていなけれ
ばならない。

その後再び電極３９表面を熱酸化して高耐圧酸化膜を形
成する等、後の工程は、第４図ｅ、ｆと同じである。

また、第１図の製造工程すにおいて、第１層目の多結晶
シリコン電極３８−ａ 、 ３８−ｂ 、 ３８−ｃを
形成した後、先に該多結晶シリコン電極３８間の第１ゲ
ート酸化膜３３を第６図ｄの如くエツチングした後電極
３８の露出領域３９−ａ 、 ３９−ｂ 。

３９−ｃ 、 ３９−ｄ 、 ３９−ｅ上に酸化膜を形
成してもよい。

その後の工程は、第４図ｄ、ｅ、ｆと同じである。

さらにまた上記実施例では不純物をドープした多結晶シ
リコン層上に絶縁膜を形成する例について説明したが、
無定形物質を酸化性又は非酸化性雰囲気で熱処理して多
結晶物質層を形成し、この物質層上に絶縁膜を形成する
に際し、本発明を適用してもよい。

例えばスパッタリングによりＮＯ８ｉ２をターゲットし
てＭｏシリサイド膜を形成したもの、又はＭｏと多結晶
シリコンとを同時蒸着したもの又は多結晶シリコン層と
Ｍｏ層との積層を真空中で熱処理してＭｏシリサイド形
威し、このＭｏシリサイド上に絶縁膜を形成するのに本
発明を用いてもよい。

即ち、Ｍｏシリサイドを酸化性雰囲気で熱処理したのち
酸化膜を除去し、再度酸化性雰囲気で熱処理して絶縁膜
を形成してもよい。

上記実施例では、互いにオーバラップした２層の多結晶
シリコンを用いて転送電極を構成した電荷結合素子に適
用した実施例について説明したが、本発明方法は、互い
にオーバラップした３層の多結晶シリコンを用いて転送
電極を構成した電荷結合素子にも適用できる。

さらにまた、本発明方法は、多結晶シリコンからなる導
電体層上に絶縁膜を形成した、他の多層構造をもつ集積
回路あるいは集積回路素子の製造方法にも適用できるこ
とは言うまでもない。

また、本発明方法は、多層物質層間に絶縁層を設けた半
導体装置において、前記各物質層上に順次適用できるこ
とば言うまでもないことである。

【図面の簡単な説明】

第１図は従来の互いにオーバラップした電極構造をもつ
集積回路素子（電荷結合素子）の断面図で、ａは互いに
オーバラップした多結晶シリコンを用いて転送電極を構
成した電荷結合素子断面図、ｂはフローティングゲート
とコントロールゲートの２重構造をもつなだれ注入型メ
モリ素子のワンセルに対する断面図、第２図、第１図ａ
の電荷結合素子を従来の方法で製作する製造工程説明図
、第３図は本発明方法の原理を説明するための多結晶シ
リコンの顕術鏡写真、第４図は、本発明方法を該電荷結
合素子の製作する製造工程に適用した実施例を説明する
ための図、第５図は第４図の耐電圧特性曲線図、第６図
は第４図の他の実施例説明図である。 これらの図において、１，７，１３，２２゜３２・・・
・・・半導体基板、２−ａ 、 ２−ｂ 、 ２−ｃ
。 １１．１８−ａ、１８−ｂ、１８−ｃ、２３゜２８−ａ
、 ２ Ｂ−ｂ 、 ２８−ｃ 、 ３３・・・・・
・第１ゲート酸化膜、４−ａ、４−ｂ、４−ｃ、８，１
５゜１７ａ−１？−ｂ、１７ｃ、１７，２６−ａ。 ２６−ｂ 、 ２６−ｃ 、 ３４ 、３８−ａ 、
３８−ｂ 。 ３ Ｂ−ｃ 、 ３９−ａ 、 ３９−ｂ 、 ３９−
ｃ、 ３９−ｄ。 ３９−ｅ・・・・・・第１層目の多結晶シリコン電極、
３−ａ、３−ｂ、３−ｃ、１９−ａ、１９−ｂ。 １９−ｃ 、 ２９−ａ 、 ２９−ｂ 、 ２９−ｃ
・・・・・・第２ゲート酸化膜、５−ａ 、 ５−ｂ
、 ５−ｃ 、 １０ 。 ２１−ａ 、 ２１−ｂ 、 ２１−ｃ 、 ３１−ａ
、３１−ｂ。 ３１−ｃ・・・・・・第２層目の多結晶シリコン電極、
６−ａ 、 ６−ｂ 、 ６−ｃ−９、２０−ａ 、
２０−ｂ 。 ２０−ｃ 、 ３０−ａ 、 ３０−ｂ 、 ３０−ｃ
−第１層と第２層の多結晶シリコンの間の酸化膜、１１
−ａ 、 １１−ｂ−−・−・ソース・ドレイ７／、１
２−ａ。 １２−ｂ・・・・・・アルミニウム １６−ａ 、 １
６−ｂ 。 １６−ｃ 、 ２５−ａ 、 ２５−ｂ 、 ２５−ｃ
、３６−ａ。 ３６−ｂ、３６−ｃ・・・・・・フォトレジスト、３５
゜３７−ａ 、 ３７−ｂ 、 ３７−ｃ−・・第１層
目の多結晶シリコン上の酸化膜である。

Claims (1)

1. 【特許請求の範囲】 １ 基体上に多結晶物質層を形成する工程と、前記多結
   晶物質層を酸化性雰囲気で熱処理してその表面部分に酸
   化膜を形成する工程と、前記多結晶物質層表面の前記酸
   化膜を除去する工程と、前記多結晶物質層を再び酸化性
   雰囲気で熱処理してそく少くとも一部を酸化して絶縁膜
   としての酸化膜を新たに形成する工程とを具備してなる
   絶縁膜の形成方法。 ２ 前記多結晶物質層は、無定形物質層を酸化性又は非
   酸化性雰囲気で熱処理して形成したものであることを特
   徴とする特許請求の範囲第１項記載の絶縁膜の形成方法
   。 ３ 前記多結晶物質層は、不純物がドープされたもので
   あることを特徴とする特許請求の範囲第１項記載の絶縁
   膜の形成方法。 ４ 前記無定形物質層は、不純物がドープされたもので
   あることを特徴とする特許請求の範囲第２項記載の絶縁
   膜の形成方法。 ５ 前記多結晶物質層は多結晶シリコン層であることを
   特徴とする特許請求の範囲第１項記載の絶縁膜の形成方
   法。 ６ 前記無定形物質層は、無定形シリコン層であること
   を特徴とする特許請求の範囲第２項記載の絶縁膜の形成
   方法。 ７ 前記多結晶物質層は、メタルシリサイド層であるこ
   とを特徴とする特許請求の範囲第１項記載の絶縁膜の形
   成方法。