DE102004019445A1 - Mit planarer Verbindungstechnik auf einem insbesondere elektrischleitendem Substrat aufgebaute Schaltung - Google Patents

Mit planarer Verbindungstechnik auf einem insbesondere elektrischleitendem Substrat aufgebaute Schaltung Download PDF

Info

Publication number
DE102004019445A1
DE102004019445A1 DE200410019445 DE102004019445A DE102004019445A1 DE 102004019445 A1 DE102004019445 A1 DE 102004019445A1 DE 200410019445 DE200410019445 DE 200410019445 DE 102004019445 A DE102004019445 A DE 102004019445A DE 102004019445 A1 DE102004019445 A1 DE 102004019445A1
Authority
DE
Germany
Prior art keywords
layer
substrate
insulating material
electrically insulating
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE200410019445
Other languages
English (en)
Inventor
Eric Dr. Baudelot
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE200410019445 priority Critical patent/DE102004019445A1/de
Priority to PCT/EP2005/051618 priority patent/WO2005101480A2/de
Publication of DE102004019445A1 publication Critical patent/DE102004019445A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)

Abstract

Eine Vorrichtung weist ein über eine Isolationsschicht auf einem Substrat angeordnetes Bauelement und eine Verbindung des Bauelements mit dem Substrat und/oder einem weiteren Bauelement auf. Die Verbindung enthält eine Schicht aus elektrisch isolierendem Material, die an dem Bauelement sowie dem Substrat und/oder dem weiteren Bauelement angeordnet ist, und eine Schicht aus elektrisch leitendem Material, die an der Schicht aus elektrisch isolierendem Material angeordnet ist und das Bauelement mit dem Substrat und/oder dem weiteren Bauelement elektrisch verbindet.

Description

  • Mitsutaka Iwasaki et al.: "A New Version Intelligent Power Module for High Performance Motor Control", am 21.02.2004 unter www.mitsubishichips.com/webfiles/Paper2.pdf abrufbar, offenbart einen möglichen Aufbau intelligenter Leistungsmodule (Intelligent Power Module, IPM).
  • Aus WO 03/030247 A2 ist eine planare Verbindungstechnik bekannt.
    •
  • Aufgabe der Erfindung ist es, den Einsatzbereich dieser planaren Verbindungstechnik zu erweitern und eine Möglichkeit anzugeben, anwenderspezifische Leistungsmodule kostengünstig in kleinen Stückzahlen zu fertigen.
  • Diese Aufgabe wird durch die in den unabhängigen Ansprüchen angegebenen Erfindungen gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den Unteransprüchen.
  • Dementsprechend wird in einem Verfahren zum Herstellen einer Vorrichtung mit einem auf einem Substrat angeordneten Bauelement ein Substrat mit einer Isolationsschicht verwendet, über die das Bauelement an dem Substrat angeordnet wird. Dadurch lassen sich als Substrate auch elektrisch leitende Substrate beispielsweise aus Metall verwenden, insbesondere aus Kupfer oder aus Aluminium.
    •
  • Die Isolationsschicht wird vorteilhaft durch Auflaminieren einer Folie erzeugt. So lässt sich die Fertigung des Substrats mit der Isolationsschicht einfach in die Herstellung der Vorrichtung integrieren.
  • Auf dem Substrat und dem Bauelement wird eine Schicht aus elektrisch isolierendem Material aufgebracht. Die elektrische Kontaktfläche des Bauelements bleibt beim Aufbringen der Schicht aus elektrisch isolierendem Material frei und/oder wird nach dem Aufbringen der Schicht aus elektrisch isolierendem Material freigelegt, insbesondere durch Öffnen eines Fensters.
  • Weiterhin wird eine Schicht aus elektrisch leitendem Material auf der Schicht aus elektrisch isolierendem Material und der elektrischen Kontaktfläche des Bauelements aufgebracht. Die Schicht aus elektrisch isolierendem Material ist also eine Trägerschicht für die Schicht aus elektrisch leitendem Material.
  • Durch die Kombination der mit Schichten arbeitenden planaren Verbindungstechnik mit dem durch eine Isolationsschicht isolierten Substrat ergibt sich der ganz besondere Effekt, dass die elektrischen Verbindungen und die Isolation des Substrats als Schichttechnologien in die gleiche Fertigung integriert werden können.
  • Wenn Substrat und Bauelement eine Oberflächenkontur bilden, wird die Schicht aus elektrisch isolierendem Material vorteilhaft auf dem Substrat und dem Bauelement so aufgebracht, dass die sie in ihrer Gesamtheit der aus Substrat und Bauelement gebildeten Oberflächenkontur folgt.
  • Selbstverständlich liegt es auch im Rahmen der Erfindung bei einem Substrat, auf dem mehrere Bauelemente mit Kontaktflächen angeordnet sind, und/oder bei Bauelementen mit mehreren Kontaktflächen entsprechend vorzugehen.
  • Die Dicke der Schicht aus elektrisch isolierendem Material über dem Substrat weicht in ihrem geradlinig verlaufenden Bereich um weniger als 50% von ihrer Dicke über dem Bauelement in ihrem dort geradlinig verlaufenden Bereich ab, insbesondere um weniger als 20%. Vorzugsweise sind die Dicken in etwa gleich, weichen also um weniger als 5% oder sogar weniger als 1% voneinander ab. Die Prozentangaben beziehen sich insbesondere auf die Dicke der Schicht über dem Bauelement in deren geradlinig verlaufenden Bereich, die dementsprechend die 100% angibt. Auf den geradlinig verlaufenden Bereich wird abgestellt, da die Schicht in Innenkanten von Substrat und Bauelement in der Regel dicker, über den dem Substrat abgewandten Kanten des Bauelements in der Regel dünner verläuft.
  • Zur Kontaktierung des Bauelements mit dem Substrat weist das Substrat vorzugsweise eine elektrische Kontaktfläche auf, die beim Aufbringen der Schicht aus elektrisch leitendem Material frei bleibt oder nach dem Aufbringen der Schicht aus elektrisch isolierendem Material freigelegt wird und auf die die Schicht aus elektrisch leitendem Material ebenfalls aufgebracht wird. So wird die Kontaktfläche des Bauelements über die Schicht aus elektrisch leitendem Material mit der Kontaktfläche des Substrats verbunden.
  • Die Kontaktfläche des Bauelements und die Kontaktfläche des Substrats sind vorzugsweise in etwa gleich groß, um einen durchgängigen Stromfluss zu gewährleisten.
  • Die elektrische Kontaktfläche des Bauelements kann beim Aufbringen der Schicht aus elektrisch isolierendem Material freigelassen und/oder später freigelegt werden. Das vollständige oder partielle Freilassen schon beim Aufbringen lässt sich besonders vorteilhaft verwirklichen, wenn die Schicht aus elektrisch isolierendem Material mit Öffnungen aufgebracht wird. Dann lässt sich nämlich von vornherein eine Schicht aus elektrisch isolierendem Material mit einer oder mehreren entsprechenden Öffnungen bzw. Fenstern verwenden, die sich beispielsweise zuvor durch kostengünstiges Ausstanzen oder Ausschneiden schaffen lassen.
  • Wird durch das Freilegen der Kontaktfläche ein Fenster mit mehr als 60% der Größe der Seite und/oder Fläche des Bauele mentes geöffnet, an der das Fenster geöffnet wird, insbesondere mehr als 80%, so kann das Verfahren für Leistungsbauelemente verwendet werden, deren Kontaktfläche ein entsprechende Größe aufweisen. Um eine saubere Kantenverarbeitung zu gewährleisten, sollte die Größe des Fensters aber andererseits nicht mehr als 99,9% der Größe der Seite und/oder Fläche des Bauelementes betragen, an der das Fenster geöffnet wird, insbesondere nicht mehr als 99% und weiter bevorzugt nicht mehr als 95%. Das Fenster wird insbesondere an der größten und/oder an der vom Substrat abgewandten Seite des Bauelements geöffnet und hat vorzugsweise eine absolute Größe von mehr als 50 mm2, insbesondere mehr als 70 mm2.
  • Die Schicht aus elektrisch isolierendem Material ist insbesondere aus Kunststoff. Je nach Weiterverarbeitung kann sie fotoempfindlich oder nicht fotoempfindlich sein.
  • Sie wird vorzugsweise mit einer oder mehreren der folgenden Vorgehensweisen aufgebracht: Auflaminieren einer Folie, Vorhanggießen, Tauchen, insbesondere einseitiges Tauchen, Sprühen, insbesondere elektrostatisches Sprühen, Drucken, insbesondere Siebdrucken, Overmolden, Dispensen, Spincoaten.
  • Entsprechendes gilt für die Isolationsschicht.
  • Zum Aufbringen der Schicht aus elektrisch leitendem Material, also zum flächigen Kontaktieren, wird vorteilhaft ein physikalisches oder chemisches Abscheiden des elektrisch leitenden Materials durchgeführt. Derartige physikalische Verfahren sind Sputtern und Bedampfen (Physical Vapor Deposition, PVD). Das chemische Abscheiden kann aus gasförmiger Phase (Chemical Vapor Deposition, CVD) und/oder flüssiger Phase (Liquid Phase Chemical Vapor Deposition) erfolgen. Denkbar ist auch, dass zunächst durch eines dieser Verfahren eine dünne elektrisch leitende Teilschicht beispielsweise aus Titan/Kupfer aufgetragen wird, auf der dann eine dickere elektrisch leitende Teilschicht beispielsweise aus Kupfer galvanisch abgeschieden wird.
  • Vorzugsweise wird bei dem erfindungsgemäßen Verfahren ein Substrat mit einer Oberfläche verwendet, die mit einem oder mehreren Halbleiterchips, insbesondere Leistungshalbleiterchips bestückt ist, auf deren jedem je eine oder mehrere zu kontaktierende Kontaktflächen vorhanden ist oder sind, und wobei die Schicht aus elektrisch isolierendem Material auf dieser Oberfläche unter Vakuum aufgebracht wird, so dass die Schicht aus elektrisch isolierendem Material diese Oberfläche einschließlich jedes Halbleiterchips und jeder Kontaktfläche eng anliegend bedeckt und auf dieser Oberfläche einschließlich jedes Halbleiterchips haftet.
  • Die Schicht aus elektrisch isolierendem Material ist dabei so gestaltet, dass ein Höhenunterschied von bis zu 1000 μm überwunden werden kann. Der Höhenunterschied ist unter anderem durch die Topologie des Substrats und durch die auf dem Substrat angeordneten Halbleiterchips verursacht.
  • Die Dicke der Schicht aus elektrisch isolierendem Material kann 10 μm bis 500 μm betragen. Vorzugsweise wird bei dem erfindungsgemäßen Verfahren eine Schicht aus elektrisch isolierendem Material mit einer Dicke von 25 bis 150 μm aufgebracht.
  • In einer weiteren Ausgestaltung wird das Aufbringen sooft wiederholt, bis eine bestimmte Dicke der Schicht aus elektrisch isolierendem Material erreicht ist. Beispielsweise werden Teilschichten aus elektrisch isolierendem Material geringerer Dicke zu einer Schicht aus elektrisch isolierendem Material höherer Dicke verarbeitet. Diese Teilschichten aus elektrisch isolierendem Material bestehen vorteilhaft aus einer Art Kunststoffmaterial. Denkbar ist dabei auch, dass die Teilschichten aus elektrisch isolierendem Material aus mehre ren unterschiedlichen Kunststoffmaterialen bestehen. Es resultiert eine aus Teilschichten aufgebaute Schicht aus elektrisch isolierendem Material.
  • In einer besonderen Ausgestaltung wird zum Freilegen der elektrischen Kontaktfläche des Bauelements ein Fenster in der Schicht aus elektrisch isolierendem Material durch Laserablation geöffnet. Eine Wellenlänge eines dazu verwendeten Lasers beträgt zwischen 0,1 μm und 11 μm. Die Leistung des Lasers beträgt zwischen 1 W und 100 W. Vorzugsweise wird ein CO2-Laser mit einer Wellenlänge von 9,24 μm verwendet. Das Öffnen der Fenster erfolgt dabei ohne eine Beschädigung eines eventuell unter der Schicht aus isolierendem Material liegenden Chipkontakts aus Aluminium, Gold oder Kupfer.
  • In einer weiteren Ausgestaltung wird eine fotoempfindliche Schicht aus elektrisch isolierendem Material verwendet und zum Freilegen der elektrischen Kontaktfläche des Bauelements ein Fenster durch einen fotolithographischen Prozess geöffnet. Der fotolithographische Prozess umfasst ein Belichten der fotoempfindlichen Schicht aus elektrisch isolierendem Material und ein Entwickeln und damit Entfernen der belichteten oder nicht belichteten Stellen der Schicht aus elektrisch isolierendem Material.
  • Nach dem Öffnen der Fenster erfolgt gegebenenfalls ein Reinigungsschritt, bei dem Reste der Schicht aus elektrisch isolierendem Material entfernt werden. Der Reinigungsschritt erfolgt beispielsweise nasschemisch. Denkbar ist insbesondere auch ein Plasmareinigungsverfahren.
  • In einer weiteren Ausgestaltung wird eine Schicht aus mehreren übereinander angeordneten Teilschichten aus unterschiedlichem, elektrisch leitendem Material verwendet. Es werden beispielsweise verschiedene Metalllagen übereinander aufgetragen. Die Anzahl der Teilschichten beziehungsweise Metalllagen beträgt insbesondere 2 bis 5. Durch die aus mehreren Teilschichten aufgebaute elektrisch leitende Schicht kann beispielsweise eine als Diffusionsbarriere fungierende Teilschicht integriert sein. Eine derartige Teilschicht besteht beispielsweise aus einer Titan-Wolfram-Legierung (TiW). Vorteilhafterweise wird bei einem mehrschichtigen Aufbau direkt auf der zu kontaktierenden Oberfläche eine die Haftung vermittelnde oder verbessernde Teilschicht aufgebracht. Eine derartige Teilschicht besteht beispielsweise aus Titan.
  • In einer besonderen Ausgestaltung wird nach dem flächigen Kontaktieren in und/oder auf der Schicht aus dem elektrisch leitenden Material mindestens eine Leiterbahn erzeugt. Die Leiterbahn kann auf der Schicht aufgetragen werden. Insbesondere wird zum Erzeugen der Leiterbahn ein Strukturieren der Schicht durchgeführt. Dies bedeutet, dass die Leiterbahn in dieser Schicht erzeugt wird. Die Leiterbahn dient beispielsweise der elektrischen Kontaktierung eines Halbleiterchips.
  • Das Strukturieren erfolgt üblicherweise in einem fotolithographischen Prozess. Dazu kann auf der elektrisch leitenden Schicht ein Fotolack aufgetragen, getrocknet und anschließend belichtet und entwickelt werden. Unter Umständen folgt ein Temperschritt, um den aufgetragenen Fotolack gegenüber nachfolgenden Behandlungsprozessen zu stabilisieren. Als Fotolack kommen herkömmliche positive und negative Resists (Beschichtungsmaterialien) in Frage. Das Auftragen des Fotolacks erfolgt beispielsweise durch einen Sprüh- oder Tauchprozess. Electro-Deposition (elektrostatisches oder elektrophoretisches Abscheiden) ist ebenfalls denkbar.
  • Statt eines Fotolacks kann auch ein anderes strukturierbares Material mit einer oder mehreren der folgenden Vorgehensweisen aufgebracht werden: Vorhanggießen, Tauchen, insbesondere einseitiges Tauchen, Sprühen, insbesondere elektrostatisches Sprühen, Drucken, insbesondere Siebdrucken, Overmolden, Dispensen, Spincoaten, Auflaminieren einer Folie.
  • Zum Strukturieren können auch fotoempfindliche Folien eingesetzt werden, die auflaminiert und vergleichbar mit der aufgetragenen Fotolackschicht belichtet und entwickelt werden.
  • Zum Erzeugen der Leiterbahn kann beispielsweise wie folgt vorgegangen werden: In einem ersten Teilschritt wird die elektrisch leitende Schicht strukturiert und in einem darauf folgenden Teilschritt wird auf der erzeugten Leiterbahn eine weitere Metallisierung aufgebracht. Durch die weitere Metallisierung wird die Leiterbahn verstärkt. Beispielsweise wird auf der durch Strukturieren erzeugten Leiterbahn Kupfer galvanisch in einer Dicke von 1 μm bis 400 μm abgeschieden. Danach wird die Fotolackschicht beziehungsweise die auflaminierte Folie oder das alternativ verwendete strukturierbare Material abgelöst. Dies gelingt beispielsweise mit einem organischen Lösungsmittel, einem alkalischen Entwickler oder dergleichen. Durch nachfolgendes Differenzätzen wird die flächige, nicht mit der Metallisierung verstärkte, metallisch leitende Schicht wieder entfernt. Die verstärkte Leiterbahn bleibt erhalten.
  • In einer besonderen Ausgestaltung werden zum Herstellen einer mehrlagigen Vorrichtung die Schritte Auflaminieren, Freilegen, Kontaktieren und Erzeugen der Leiterbahn mehrmals durchgeführt.
  • Es wird eine Technologie zur elektrischen Kontaktierung und Verdrahtung von Anschlusspads bzw. -kontaktflächen, die auf Halbleiterchips, insbesondere auf Leistungshalbleiterchips angeordnet sind, bereitgestellt. Zusätzlich ergibt bei dem erfindungsgemäßen Verfahren die flächige Anbindung und die besondere Isolierung eine niederinduktive Verbindung, um schnelles und verlustarmes Schalten zu ermöglichen.
  • Bevorzugte und vorteilhafte Ausgestaltungen der Vorrichtung ergeben sich aus den bevorzugten Ausgestaltungen des Verfahrens und umgekehrt.
  • Weitere Merkmale und Vorteile ergeben sich aus der Beschreibung anhand der Zeichnung. Dabei zeigt die Figur ein Verfahren zum Kontaktieren eines Bauelements.
  • In der Figur ist ein Substrat 1 zu erkennen. Dieses Substrat 1 weist beispielsweise ein DCB-Substrat auf, das aus einer Substratschicht 10 aus Keramikmaterial, einer auf eine oberen Oberfläche der Substratschicht 10 aufgebrachten Isolationsschicht 13, einer auf der Isolationsschicht 13 angeordneten Schicht 11 aus Kupfer und einer weiteren Isolationsschicht 12 besteht, die auf einer von der oberen Oberfläche abgekehrten Oberfläche der Substratschicht 10 aufgebrachten.
  • Die Schicht 11 auf der oberen Oberfläche der Substratschicht 10 ist bereichsweise bis auf die obere Oberfläche der Substratschicht 10 herab entfernt, so dass dort die obere Oberfläche frei liegt. Durch die Schicht 11 aus Kupfer werden Leiterbahnen auf dem Substrat gebildet.
  • Auf die von der Substratschicht 10 abgekehrte Oberfläche der verbliebenen Schicht 11 aus Kupfer sind ein oder mehrere Halbleiterchips 2 aufgebracht, die zueinander gleich und/oder voneinander verschieden sein können.
  • Der Halbleiterchip 2, der vorzugsweise ein Leistungshalbleiterchip ist, kontaktiert mit einer nicht dargestellten Kontaktfläche, die auf einer der Schicht 11 aus Kupfer zugekehrten unteren Oberfläche des Halbleiterchips 2 vorhanden ist, flächig die obere Oberfläche der Schicht 11 aus Kupfer. Beispielsweise ist diese Kontaktfläche mit der Schicht 11 aus Kupfer verlötet.
  • Auf der von der Schicht 11 aus Kupfer und der unteren Oberfläche abgekehrten oberen Oberfläche des Chips 2 ist je ein Kontakt mit einer vom Halbleiterchip 2 abgekehrten Kontaktfläche 210 vorhanden.
  • Ist beispielsweise der Halbleiterchip 2 ein Transistor, insbesondere ein IGBT, ist die Kontaktfläche auf der unteren Oberfläche dieses Halbleiterchips 2 die Kontaktfläche eines Kollektor- bzw. Drainkontaktes und der Kontakt auf der oberen Oberfläche des Halbleiterchips 2 ein Emitter- bzw. Sourcekontakt, dessen Kontaktfläche die Kontaktfläche 210 ist.
  • Die gesamte obere Oberfläche des mit dem Halbleiterchip 2 bestückten Substrats 1 ist durch die freiliegenden Teile der oberen Oberfläche der Substratschicht 10, der oberen Oberfläche der Schicht 11 aus Kupfer außerhalb der Halbleiterchips 2 und durch die freie Oberfläche jedes Halbleiterchips 2 selbst gegeben, die durch die obere Oberfläche und die seitliche Oberfläche dieses Chips 2 bestimmt ist.
  • Auf die gesamte Oberfläche des mit dem Halbleiterchip 2 bestückten Substrats 1 wird im Schritt 301 eine Schicht 3 aus elektrisch isolierendem Kunststoffmaterial unter Vakuum aufgebracht, so dass die Schicht 3 aus elektrisch isolierendem Material die Oberfläche des mit dem Halbleiterchip 2 bestückten Substrats 1 mit den Kontaktflächen eng anliegend bedeckt und auf dieser Oberfläche haftet. Die Schicht 3 aus elektrisch isolierendem Material folgt dabei der durch die freiliegenden Teile der oberen Oberfläche der Substratschicht 10, der oberen Oberfläche der Schicht 11 aus Kupfer außerhalb der Halbleiterchips 2 und durch die freie Oberfläche jedes Halbleiterchips 2 selbst, die durch die obere Oberfläche und die seitliche Oberfläche dieses Chip 2 bestimmt ist, gegebenen Oberflächenkontur.
  • Das Aufbringen der Schicht 3 aus elektrisch isolierendem Material in Schritt 301 erfolgt vorzugsweise mit einer oder mehreren der folgenden Vorgehensweisen: Vorhanggießen, Tauchen, insbesondere einseitiges Tauchen, Sprühen, insbesondere elektrostatisches Sprühen, Drucken, insbesondere Siebdrucken, Overmolden, Dispensen, Spincoaten.
  • Die Schicht 3 aus elektrisch isolierendem Material dient als Isolator und als Träger einer im Weiteren aufgebrachten Schicht 4 aus elektrisch leitendem Material.
  • Typische Dicken der Schicht 3 aus elektrisch isolierendem Material liegen im Bereich von 25-150 μm, wobei größere Dicken auch aus Schichtenfolgen von dünneren Teilschichten aus elektrisch isolierendem Material erreicht werden können. Damit lassen sich vorteilhafter Weise Isolationsfeldstärken im Bereich von einigen 10 kV/mm realisieren.
  • Nun wird in Schritt 302 jede zu kontaktierende Kontaktfläche auf der Oberfläche des Substrats 1 einschließlich des Bauelements 2 durch Öffnen jeweiliger Fenster 31 in der Schicht 3 aus elektrisch isolierendem Material freigelegt.
  • Eine zu kontaktierende Kontaktfläche ist nicht nur eine Kontaktfläche 210 auf einem Halbleiterchip 2, sondern kann auch jeder durch Öffnen eines Fensters 31 in der Schicht 3 aus elektrisch isolierendem Material freigelegte Bereich der oberen Oberfläche der Schicht 11 aus Kupfer oder einem sonstigen Metall sein.
  • Die Größe des Fensters, das zum Kontaktieren der Kontaktfläche 210 geöffnet wird, beträgt mehr als 60% der Größe des Bauelements, insbesondere mehr als 80%.
  • Das Öffnen eines der Fenster 31 in der Schicht 3 aus elektrisch isolierendem Material wird vorzugsweise durch Laserablation vorgenommen.
  • Danach wird in Schritt 303 jede freigelegte Kontaktfläche 210 des Bauelements und freigelegte Kontaktfläche 112 des Substrats mit einer Schicht 4 aus elektrisch leitendem Material, vorzugsweise Metall, flächig kontaktiert, indem die freigelegten Kontaktflächen 210 und 112 mit den üblichen Verfahren metallisiert und strukturiert und somit planar kontaktiert werden.
  • Beispielsweise kann die Schicht 4 aus elektrisch leitendem Material ganzflächig sowohl auf jede Kontaktfläche 210 und 112 als auch auf die von der Oberfläche des Substrats 1 abgekehrte obere Oberfläche der Schicht 3 aus elektrisch isolierendem Material aufgebracht und danach beispielsweise fotolithographisch so strukturiert werden, dass jede Kontaktfläche 210 und 112 flächig kontaktiert bleibt und über die Kontaktflächen 210 und 112 und die Schicht 3 aus isolierendem Material verlaufende Leiterbahnen entstehen, die von der Schicht 4, 4a aus elektrisch leitendem Material gebildet werden.
  • Vorzugsweise werden dazu folgende Prozessschritte (semiadditiver Aufbau) durchgeführt:
    • – Sputtern einer Ti-Haftschicht von ca. 100 nm Dicke und einer Cu-Leitschicht 4 von ca. 200 nm Dicke (Schritt 303).
    • – Fotolithographie unter Verwendung dicker Lackschichten
    • – oder von Fotofolien 5 (Schritt 304).
    • – Galvanische Verstärkung der freientwickelten Bereiche der Schicht 4 aus elektrisch leitendem Material mit einer weiteren Teilschicht 4a. Hier sind Schichtdicken bis 500 μm möglich (Schritt 305).
    • – Lackentschichtung und Differenzätzen von Cu und Ti (Schritt 306).
  • Es kann auch so vorgegangen werden, dass auf die von der Oberfläche des Substrats 1 abgekehrte obere Oberfläche der Schicht 3 aus elektrisch isolierendem Material eine Maske aufgebracht wird, welche die Kontaktflächen 210 und 112 sowie Bereiche für die über die Kontaktflächen 210 und 112 und die Schicht 3 aus isolierendem Material verlaufenden Leiterbahnen freilässt, die von der Schicht 4, 4a aus elektrisch leitendem Material gebildet werden, und dass dann die Schicht 4, 4a aus dem elektrisch leitenden Material ganzflächig auf die Maske und die Kontaktflächen 210 und 112 sowie die von der Maske freien Bereiche aufgebracht wird. Danach wird die Maske mit der darauf befindlichen Schicht 4 entfernt, so dass nur die flächig kontaktierten Kontaktflächen 210 und 112 und die über die Kontaktflächen 210 und 112 und die Schicht 3 aus isolierendem Material verlaufenden Leiterbahnen, die von der Schicht 4, 4a aus elektrisch leitendem Material gebildet werden, auf den maskenfreien Bereichen übrig bleiben.
  • Jedenfalls ist danach eine Vorrichtung aus einem Substrat 1 mit Bauelement 2 mit einer Oberfläche, auf der elektrische Kontaktflächen 210, 112 angeordnet sind, bereitgestellt, bei der auf der Oberfläche ein Isolator in Form einer Schicht 3 aus elektrisch isolierendem Material aufgebracht ist, die eng an der Oberfläche anliegt und an der Oberfläche haftet und bei der die Schicht 3 aus elektrisch isolierendem Material bei den Kontaktflächen 210 und 112 jeweils Fenster 31 aufweist, in welchem diese Kontaktfläche 210, 112 frei von der Schicht 3 aus elektrisch isolierendem Material und flächig mit der Schicht 4, 4a aus elektrisch leitendem Material kontaktiert ist.
  • An der Schicht 4, 4a aus elektrisch leitendem Material wird ein Kühlkörper 6 angeordnet.
  • Die Folientechnologie der planaren Verbindungstechnik wird also auch als Isolationsschicht 13 für die Substratschicht 10 aus Metall verwendet. Darüber werden auf eine nach einer PCB-Technologie oder planaren Verbindungstechnik strukturierten Kupferfläche 11 die Bauelemente 2 beispielsweise durch Kleben oder Löten aufgebaut und mit der beschriebenen planaren Verbindungstechnik verbunden.
  • Auf die so hergestellte Schaltung kann schließlich zum Schutz eine in der Zeichnung nicht dargestellte weitere Schicht aus elektrisch isolierendem Material aufgebracht werden, auf die zur Versiegelung eine Metallisierung aufgebracht wird.
  • Durch den Wegfall der Hartvergussmasse entfallen die Werkzeugkosten, die für jeden Gehäusetyp notwendig sind. Bei herkömmlichen Technologien bedeutet dagegen selbst eine Variation der Pinzahl, dass ein neues Werkzeug eingesetzt werden muss. Der Vergussprozess kann zwar parallel auf mehreren Vorrichtungen gleichzeitig durchgeführt werden, aber eine Steigerung der im parallelen Prozess bearbeitbaren Anzahl an Vorrichtungen ist schwierig bzw. begrenzt, was beim hier vorgestellten Verfahren nicht der Fall ist. Es lassen sich kostengünstige anwenderspezifische intelligente Leistungsmodule realisieren.
  • Die so hergestellten Leistungsmodule weisen einen großen Spannungseinsatzbereich und eine sehr effiziente Wärmeabfuhr auf.
  • Durch die Metallisierung ist ein gasdichtes Gehäuse realisierbar.

Claims (20)

  1. Verfahren zum Herstellen einer Vorrichtung mit einem über eine Isolationsschicht (13) auf einem Substrat (1) angeordneten Bauelement (2), wobei das Bauelement (2) eine elektrische Kontaktfläche (210) aufweist, – bei dem eine Schicht (3) aus elektrisch isolierendem Material auf dem Substrat (1) und dem Bauelement (2) aufgebracht wird, – bei dem die elektrische Kontaktfläche (210) des Bauelements zumindest teilweise beim Aufbringen der Schicht (3) aus elektrisch isolierendem Material frei bleibt und/oder nach dem Aufbringen der Schicht (3) aus elektrisch isolierendem Material freigelegt wird, – bei dem eine Schicht (4, 4a) aus elektrisch leitendem Material auf der Schicht (3) aus elektrisch isolierendem Material und der elektrischen Kontaktfläche (210) des Bauelements aufgebracht wird.
  2. Verfahren nach einem der vorhergehenden Ansprüche, – bei dem Substrat (1) und Bauelement (2) eine Oberflächenkontur bilden, – bei dem die Schicht (3) aus elektrisch isolierendem Material auf dem Substrat (1) und dem Bauelement (2) so aufgebracht wird, dass die Schicht (3) aus elektrisch isolierendem Material der aus Substrat (1) und Bauelement (2) gebildeten Oberflächenkontur folgt.
  3. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Dicke der Schicht (3) aus elektrisch isolierendem Material über dem Substrat (1) in ihrem geradlinig verlaufenden Bereich um weniger als 50% von der Dicke der Schicht (3) aus elektrisch isolierendem Material über dem Bauelement (2) in ihrem geradlinig verlaufenden Bereich abweicht, insbesondere um weniger als 20%.
  4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Substrat (1) eine elektrische Kontaktfläche (112) aufweist, die elektrische Kontaktfläche (112) des Substrats zumindest teilweise beim Aufbringen der Schicht (3) aus elektrisch isolierendem Material frei bleibt und/oder nach dem Aufbringen der Schicht (3) aus elektrisch isolierendem Material freigelegt wird und die Schicht (4, 4a) aus elektrisch leitendem Material auch auf der elektrischen Kontaktfläche (112) des Substrats aufgebracht wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Bauelement (2) in Richtung der Flächennormalen des Substrats (1) mindestens 70 μm dick ist, insbesondere mindestens 100 μm.
  6. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Substrat (1) eine Leiterbahn (11, 12) aufweist, die mindestens 100 μm dick ist, insbesondere mindestens 150 μm.
  7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Substrat (1) ein elektrisch leitendes Substrat ist.
  8. Verfahren nach einem der vorhergehenden Ansprüche, bei dem ein Substrat (1) verwendet wird, an dessen dem Bauelement abgewandter Seite eine weitere Isolationsschicht angeordnet ist.
  9. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Schicht (3) aus elektrisch isolierendem Material mithilfe einer oder mehrerer der folgenden Vorgehensweisen aufgebracht wird: Auflaminieren einer Folie, Vorhanggießen, Tauchen, insbesondere einseitiges Tauchen, Sprühen, insbesondere elektrostatisches Sprühen, Drucken, insbesondere Siebdrucken, Overmolden, Dispensen, Spincoaten.
  10. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Bauelement (2) ein Leistungselektronikbauelement ist, insbesondere ein Leistungshalbleiter.
  11. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die elektrische Kontaktfläche (210) des Bauelements zumindest teilweise beim Aufbringen der Schicht (3) aus elektrisch isolierendem Material frei bleibt und/oder nach dem Aufbringen der Schicht (3) aus elektrisch isolierendem Material freigelegt wird, indem in der Schicht (3) aus elektrisch isolierendem Material ein Fenster mit mehr als 60% der Größe der Seite und/oder Fläche des Bauelementes geöffnet ist und/oder wird, an der das Fenster geöffnet ist und/oder wird, insbesondere mehr als 80%.
  12. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die elektrische Kontaktfläche (210) des Bauelements zumindest teilweise durch Laserablation freigelegt wird.
  13. Verfahren nach einem der vorhergehenden Ansprüche, bei dem für die Schicht (3) aus elektrisch isolierendem Material ein fotoempfindliches Material verwendet wird und die elektrische Kontaktfläche des Bauelements zumindest teilweise durch einen fotolithographischen Prozess freigelegt wird.
  14. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Schicht (4, 4a) aus elektrisch leitendem Material in mehreren übereinander angeordneten Teilschichten aus unterschiedlichem, elektrisch leitenden Material aufgebracht wird, wobei insbesondere eine obere Teilschicht durch galvanisches Aufwachsen aufgebracht wird.
  15. Verfahren nach einem der vorhergehenden Ansprüche, bei dem zum Herstellen einer mehrlagigen Vorrichtung die Schritte Aufbringen der Schicht aus elektrisch isolierendem Material, Freilegen der Kontaktflächen und Aufbringen der Schicht aus elektrisch leitendem Material mehrmals durchgeführt werden.
  16. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Isolationsschicht (13) eine Folie ist.
  17. Verfahren nach einem der vorhergehenden Ansprüche, bei dem ein Substrat verwendet wird, das an seiner der Isolationsschicht (13) abgewandten Seite eine weitere Isolationsschicht (12) aufweist.
  18. Vorrichtung mit – einem über eine Isolationsschicht (13) auf einem Substrat (1) angeordneten Bauelement (2), – einer Verbindung des Bauelements (2) mit dem Substrat (1) und/oder einem weiteren Bauelement aufweisend – eine Schicht (3) aus elektrisch isolierendem Material, die an dem Bauelement (2) sowie dem Substrat (1) und/oder dem weiteren Bauelement (2) angeordnet ist, – eine Schicht (4) aus elektrisch leitendem Material, die an der Schicht (3) aus elektrisch isolierendem Material angeordnet ist und das Bauelement (2) mit dem Substrat (1) und/oder dem weiteren Bauelement (2) elektrisch verbindet.
  19. Vorrichtung nach Anspruch 18, dadurch gekennzeichnet, dass die Vorrichtung ein intelligentes Leistungsmodul ist.
  20. Vorrichtung nach Anspruch 18 oder 19, dadurch gekennzeichnet, dass die Vorrichtung integrierte Hochspannungs- und/oder integrierte Niederspannungsschaltkreise aufweist.
DE200410019445 2004-04-19 2004-04-19 Mit planarer Verbindungstechnik auf einem insbesondere elektrischleitendem Substrat aufgebaute Schaltung Withdrawn DE102004019445A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE200410019445 DE102004019445A1 (de) 2004-04-19 2004-04-19 Mit planarer Verbindungstechnik auf einem insbesondere elektrischleitendem Substrat aufgebaute Schaltung
PCT/EP2005/051618 WO2005101480A2 (de) 2004-04-19 2005-04-13 Mit planarer verbindungstechnik auf einem insbesondere elektrisch leitendem substrat aufgebaute schaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200410019445 DE102004019445A1 (de) 2004-04-19 2004-04-19 Mit planarer Verbindungstechnik auf einem insbesondere elektrischleitendem Substrat aufgebaute Schaltung

Publications (1)

Publication Number Publication Date
DE102004019445A1 true DE102004019445A1 (de) 2005-11-03

Family

ID=34967484

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200410019445 Withdrawn DE102004019445A1 (de) 2004-04-19 2004-04-19 Mit planarer Verbindungstechnik auf einem insbesondere elektrischleitendem Substrat aufgebaute Schaltung

Country Status (2)

Country Link
DE (1) DE102004019445A1 (de)
WO (1) WO2005101480A2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006015117A1 (de) * 2006-03-31 2007-10-04 Osram Opto Semiconductors Gmbh Optoelektronischer Scheinwerfer, Verfahren zum Herstellen eines optoelektronischen Scheinwerfers und Lumineszenzdiodenchip
US7799614B2 (en) 2007-12-21 2010-09-21 Infineon Technologies Ag Method of fabricating a power electronic device
WO2017093116A1 (de) * 2015-12-04 2017-06-08 Audi Ag Elektronisches leistungsmodul

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996002122A1 (en) * 1994-07-08 1996-01-25 Picopak Oy Electroless method of forming contact bumps
WO2001037338A2 (de) * 1999-11-16 2001-05-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e. V. Verfahren zum integrieren eines chips innerhalb einer leiterplatte und integrierte schaltung
WO2003030247A2 (de) * 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2814279B1 (fr) * 2000-09-15 2003-02-28 Alstom Substrat pour circuit electronique et module electronique utilisant un tel substrat

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996002122A1 (en) * 1994-07-08 1996-01-25 Picopak Oy Electroless method of forming contact bumps
WO2001037338A2 (de) * 1999-11-16 2001-05-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e. V. Verfahren zum integrieren eines chips innerhalb einer leiterplatte und integrierte schaltung
WO2003030247A2 (de) * 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006015117A1 (de) * 2006-03-31 2007-10-04 Osram Opto Semiconductors Gmbh Optoelektronischer Scheinwerfer, Verfahren zum Herstellen eines optoelektronischen Scheinwerfers und Lumineszenzdiodenchip
US8267561B2 (en) 2006-03-31 2012-09-18 Osram Opto Semiconductors Gmbh Optoelectronic headlight, method for production of an optoelectronic headlight and a luminescence diode chip
US8814406B2 (en) 2006-03-31 2014-08-26 Osram Opto Semiconductors Gmbh Optoelectronic headlight, method for production of an optoelectronic headlight and a luminescence diode chip
US7799614B2 (en) 2007-12-21 2010-09-21 Infineon Technologies Ag Method of fabricating a power electronic device
US7928553B2 (en) 2007-12-21 2011-04-19 Infineon Technologies Ag Power electronic device
WO2017093116A1 (de) * 2015-12-04 2017-06-08 Audi Ag Elektronisches leistungsmodul
US11195778B2 (en) 2015-12-04 2021-12-07 Audi Ag Electronic power module

Also Published As

Publication number Publication date
WO2005101480A3 (de) 2006-01-05
WO2005101480A2 (de) 2005-10-27

Similar Documents

Publication Publication Date Title
WO2004077548A2 (de) Verbindungstechnik für leistungshalbleiter
WO2005101928A1 (de) Hybrider leiterplattenaufbau zur kompakten aufbautechnik von elektrischen bauelementen
WO2003030247A2 (de) Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
WO2006128898A1 (de) Verfahren zur erzeugung von vertikalen elektrischen kontaktverbindungen in halbleiterwafern
DE102007046337A1 (de) Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
DE10308928B4 (de) Verfahren zum Herstellen freitragender Kontaktierungsstrukturen eines ungehäusten Bauelements
EP1817795A1 (de) Metallisierte folie zur flächigen kontaktierung
DE10351028B4 (de) Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren
DE102011088218A1 (de) Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement
DE10314172B4 (de) Verfahren zum Betreiben einer Anordnung aus einem elektrischen Bauelement auf einem Substrat und Verfahren zum Herstellen der Anordnung
DE102004009296B4 (de) Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements
WO2004077547A2 (de) Verbindungstechnik für leistungshalbleiter mit grossflächigen anschlüssen
WO2005101480A2 (de) Mit planarer verbindungstechnik auf einem insbesondere elektrisch leitendem substrat aufgebaute schaltung
DE102012111245A1 (de) Verfahren zur Herstellung eines Anschlussbereichs eines optoelektronischen Halbleiterchips
WO2005101496A2 (de) Verfahren zum strukturierten aufbringen einer laminierbaren folie auf ein substrat für ein halbleitermodul
DE102020120139B4 (de) Ein halbleiterbauelementpackage mit seitenwänden, die mit kontaktpads eines halbleiterdies verbunden sind und ein verfahren zu seiner herstellung
EP2174348A1 (de) Verfahren zum herstellen eines elektronischen bausteins und elektronischer baustein
WO2005101490A2 (de) An einer kühlrippe angeordnetes bauelement
DE102004019442A1 (de) An planarer Verbindung angeordneter Kühlkörper
WO2004100259A2 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
WO2005078793A1 (de) Verfahren zur herstellung eines leistungsmoduls und leistungsmodul
WO2006058860A2 (de) Wärmeaustauschvorrichtung für ein halbleiterbauelement und verfahren zu ihrer herstellung
WO2005101501A1 (de) Mit einer metallschicht gebildetes gehäuse
EP2028686B1 (de) Verfahren zum galvanischen Aufbringen eines Metalls, insbesondere von Kupfer, und Verwendung dieses Verfahrens
DE102004061908B4 (de) Verfahren zum Herstellen einer Schaltungsanordnung auf einem Substrat

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee