DE10140826B4 - Verfahren zur mehrschrittigen Bearbeitung eines dünnen und unter den Bearbeitungsschritten bruchgefährdeten Halbleiter-Waferprodukts - Google Patents

Verfahren zur mehrschrittigen Bearbeitung eines dünnen und unter den Bearbeitungsschritten bruchgefährdeten Halbleiter-Waferprodukts Download PDF

Info

Publication number
DE10140826B4
DE10140826B4 DE10140826A DE10140826A DE10140826B4 DE 10140826 B4 DE10140826 B4 DE 10140826B4 DE 10140826 A DE10140826 A DE 10140826A DE 10140826 A DE10140826 A DE 10140826A DE 10140826 B4 DE10140826 B4 DE 10140826B4
Authority
DE
Germany
Prior art keywords
metal
wafer
substrate
wafer product
rear side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10140826A
Other languages
English (en)
Other versions
DE10140826A1 (de
Inventor
Friedrich Dr. Kröner
Thomas Schmidt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10140826A priority Critical patent/DE10140826B4/de
Priority to AT01124788T priority patent/ATE385041T1/de
Priority to EP01124788A priority patent/EP1215721B1/de
Publication of DE10140826A1 publication Critical patent/DE10140826A1/de
Application granted granted Critical
Publication of DE10140826B4 publication Critical patent/DE10140826B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zur mehrschrittigen Bearbeitung eines dünnen und unter den Bearbeitungsschritten bruchgefährdeten Waferprodukts (1) mit Halbleitermaterial, an dessen aktiver Vorderseite mittels einer Bondingschicht (4) ein Vorderseiten-Substrat (3) montiert ist, und so
zunächst die Rückseite des Waferprodukts (1) einer Hochtemperaturbehandlung unterworfen wird,
daraufhin auf die Rückseite und/oder auf ein Rückseiten-Substrat (10) aus leitfähigem Material ein Metallbasis-Bondingmaterial als Metallbasis-Bondingdeckschicht (7) aufgetragen wird,
anschließend die Rückseite des Waferprodukts (1) und das Rückseiten-Substrat (10) mit dem dazwischenliegenden Metallbasis-Bondingmaterial in gegenseitigen Kontakt gebracht und eine leitfähige Metallbasis-Bondingschicht (11) durch Wärmebehandlung formiert wird, und
schließlich das Vorderseiten-Substrat (3) von der Vorderseite entfernt und die Vorderseite strukturiert metallisiert/passiviert wird, wobei
das Metallbasis-Bondingmaterial hinsichtlich seiner physikalisch-chemischen Eigenschaften unter Berücksichtigung des Materials des Waferprodukts (1) und der bei der Metallisierung/Passivierung herrschenden Temperaturen und verwendeten Materialien derart ausgewählt ist, dass
die in benachbarten Schichten angeordneten Materialien des Waferprodukts (1) und der Metallbasis-Bondingschicht (11) unmischbar...

Description

  • Die Erfindung betrifft ein Verfahren zur mehrschrittigen Bearbeitung eines dünnen und unter den Bearbeitungsschritten bruchgefährdeten Halbleiter-Waferprodukts.
  • Waferprodukte erhalten herkömmlich auf der Rückseite des elektrisch aktiven Gebietes Strukturen, die zu ihrer Erzeugung mit einer Hochtemperaturbehandlung verbunden sind. Um dabei die Handhabbarkeit des Waferprodukts zu ermöglichen, muss an dessen aktiver Vorderseite mittels einer Bondingschicht ein vorderseitiges Trägersubstrat angebracht werden. Hochtemperaturbehandlung bedeutet in diesem Zusammenhang, dass die Temperaturen bei dem betreffenden Arbeitsschritt bei 450 °C oder darüber liegen. Die Hochtemperaturschritte sind dabei meist sogar mit Temperaturen verbunden, die den Schmelzpunkt von Aluminium (etwa 650 °C) wesentlich überschreiten. Daher können Metallisierungs- und Passivierungslagen erst danach aufgebracht werden. Dies erfordert, dass wechselweise sowohl auf der Vorderseite als auch auf der Rückseite des Waferprodukts Hochtemperaturträger angebracht und wieder entfernt werden. Bei einer solchen Anbringung von Trägern bzw. der Hochtemperaturbehandlung ist das Waferprodukt in höchstem Maße bruchgefährdet. Dadurch entsteht bei der Produktion ein unerwünscht hoher Ausschussanteil.
  • Aus der Druckschrift DE 196 03 654 C1 ist ein Verfahren zum Löten eines Halbleiterkörpers auf eine Trägerplatte bekannt. Dabei wird eine Vielzahl von Halbleiterbauelementen, insbe sondere Leistungs-Halbleiterbauelementen, bei der Montage auf metallene Trägerplatten bei üblichen Löttemperaturen (250°C bis 400°C) gelötet.
  • Aus der US 5 380 598 ist ein vergleichbares Verfahren zum Herstellen einer Lötverbindung bekannt, bei der eine Siliziumscheibe und eine Molybdänscheibe mit Hilfe einer Lötzinnscheibe bei Temperaturen um etwa 690°C verlötet werden. Die Molybdänscheibe dient insbesondere bei Leistungshalbleiterbauelementen als Zwischenschicht zwischen dem Bauelement und einer Wärmesenke, die z.B. aus Kupfer besteht.
  • Ferner ist aus der Druckschrift US 60 62 461 ein Verfahren zum Bonden eines Kappenwafers mit einem Bauelementwafer mittels Lot bekannt, wobei das Lot als in Lösung befindliches Pulver aufgedruckt werden kann.
  • Aus der Druckschrift DE 34 14 065 C2 ist ein Verfahren zur Herstellung einer Befestigung für ein elektronisches Bauelement auf einem Substrat bekannt. Das elektronische Bauelement hat eine Fläche von 4 × 4 mm und wird mit Hilfe einer Silberpulverschicht auf ein Substrat aufgesintert. Weitere derartige Sinterverbindungen sind aus den Druckschriften EP 02 42 626 B1 und DE 39 17 765 C2 bekannt.
  • Die Druckschrift EP 09 81 159 A1 offenbart ein Verfahren zur Herstellung einer Mikroverbindung, wobei das Verbinden mittels „isothermer Erstarrung" von niedrig schmelzenden Metallschichten zwischen hochschmelzenden Metallschichten erfolgt.
  • Endprodukte, die auf einem ultradünnen Waferprodukt (meist ein dünner Siliziumwafer mit einer Dicke von weniger als 100 Mikrometern) basieren, sind beispielsweise dünne Feldstopp-IGBT's oder -Dioden, die schon vor der ersten Metallisierung eine Rückseiten-Hochtemperaturbearbeitung benötigen. Danach erst können sie mit einer Metallisierung und Passivierung (strukturiert) auf der Vorderseite versehen werden. Meist erhalten diese Endprodukte noch eine Metallisierung auf der Rückseite, eine Diffusionsbehandlung im Diffusionsofen, eine beidseitige Kontaktierung für elektrische Tests usw..
  • Um den Ausschuss durch Bruch des Waferprodukts zumindest einigermaßen in Grenzen zu halten, sind bisher komplexe und aufwendige Maßnahmen bei der Handhabung und Behandlung bzw. bei den oben genannten Produktionsschritten erforderlich. Hierzu gehören z.B. ein Folienbond auf dem Trägerwafer zum Dünnen selbst, der Einsatz einer speziellen Reinigungsanlage für dünne Wafer, die Konstruktion geeigneter Transporthorden und Transportvorrichtungen, speziell ausgebildete Ionenimplanter, Klemm- und Torsionsringe für die Rückseiten-Metallisierung und Tests, Spezialanfertigung von Greifern und Umhordeautomaten, Beschaffung von Probern, die von beiden Seiten mit Nadeln hantieren können, usw..
  • Aus der Druckschrift WO 94/17550 A1 ist ein Herstellungsverfahren für dünne, bruchgefährdete Wafer bekannt, wobei ein auf weniger als 50μm gedünnter Wafer auf ein Trägersubstrat transferiert wird, um eine Rückseitenprozessierung zu ermöglichen. Darauf wird ein permanentes Substrat mittels Epoxyd geklebt.
  • In ähnlicher Weise wird gemäß der Druckschrift US 58 51 845 ein gedünnter Wafer mittels verschiedener Kunsstoffe, wie z.B. Polyimid, Epoxy, Silikon-Elastomer usw., auf einem Substratwafer befestigt.
  • Schließlich offenbart auch die Druckschrift DE 44 20 024 A1 eine Verbindung zwischen einem noch nicht gedünnten Wafer und einem Träger, wobei hinsichtlich eines Gehalts von Alkali-Elementen im Träger eine Konzentration kleiner 1 ppm gefordert ist.
  • Trotz solcher Massnahmen ist der Ausschuss durch Bruch des Waferprodukts bereits bei über 100 Mikrometern dünnen Wafern sehr hoch. Bisherige Anstrengungen erfordern, um die Ausschussrate in einigermaßen akzeptablen Grenzen zu halten, ein äußerst unbefriedigendes, häufiges Montieren und Demontieren eines Trägersubstrates wechselweise sowohl auf die Vorderseite als auch auf die Rückseite, welches mit extrem hohem Aufwand und einer dadurch bedingten zusätzlichen Erhöhung der Ausschussrate verbunden ist.
  • Der Erfindung liegt daher die Aufgabe zugrunde, bei verringertem Arbeits- und apparativem Aufwand und vereinfachter Handhabung des Waferprodukts den Ausschuss bei der Produktion der eingangs genannten Produkte zu verringern bis gänzlich zu vermeiden.
  • Diese Aufgabe wird durch die im Patentanspruch 1 angegebenen Merkmale gelöst.
  • Erfindungsgemäß wird somit die Rückseite des Waferprodukts einer Hochtemperaturbehandlung unterworfen, während an dessen aktiver Vorderseite ein Vorderseiten-Substrat montiert ist. Daraufhin wird auf die Rückseite und/oder ein Rückseiten- Substrat aus leitfähigem Material eine Metallbasis-Bondingdeckschicht aufgetragen. Das Rückseiten-Substrat wird anschließend durch Ausbildung des dazwischenliegenden Metallbasis-Bondingmaterials durch Wärmebehandlung mit der Rückseite des Waferprodukts verbunden. Dabei entsteht eine leitfähige Metallbasis-Bondingschicht. Dann ist das Waferprodukt durch das fest montierte Rückseiten-Substrat handhabbar, ohne dass die Gefahr eines Bruchs besteht. Daher kann das Vorderseiten-Substrat von der Vorderseite entfernt und die Vorderseite (strukturiert) metallisiert/passiviert werden.
  • Dabei wird das Metallbasis-Bondingmaterial hinsichtlich seiner physikalisch-chemischen Eigenschaften unter Berücksichtigung des Materials des Waferprodukts und der bei der Metallisierung/Passivierung und insbesondere auch bei zusätzlichen, darauffolgenden Bearbeitungsschritten herrschenden Temperaturen und verwendeten Materialien derart ausgewählt, dass die in benachbarten Schichten angeordneten Materialien des Waferprodukts und der Metallbasis-Bondingschicht unmischbar sind. Dies bedeutet, dass sich unter den genannten Bearbeitungsschritten, insbesondere der Metallisierung/Passivierung, keine oder lediglich eine unwesentliche chemisch-physikalische Verbindung zwischen den Materialien ausbildet.
  • Durch die vorgenannte Temperaturbeständigkeit der beteiligten Schichten ist die Verbindung mittels des Metallbasis-Bondingmaterials praktisch endgültig, so dass sämtliche folgende Bearbeitungsschritte unter Beibehaltung des montierten Rückseiten-Substrats ausgeführt werden können. Dabei wurde in Verbindung mit der Erfindung erkannt, dass hierzu einerseits die chemische Inkompatibilität der genannten Schichten bei den genannten Bearbeitungsschritten und andererseits die Leitfä higkeit der Rückseite erforderlich sind. Zu den genannten Bearbeitungsschritten gehört nämlich stets auch zumindest ein elektrischer Test, bei dem die Rückseite kontaktiert sein muss. Dieses Problem wird durch die Erfindung gelöst, wobei die Handhabbarkeit des Waferprodukts samt aller vorhandenen Schichten stets erhalten bleibt.
  • Die Unmischbarkeit kann schon dadurch gewährleistet sein, dass die ausgebildete Metallbasis-Bondingschicht unter den Bearbeitungsschritten von allen Eutektika der benachbarten Schichten im Phasendiagramm weit genug entfernt bleibt, d.h. dass die Temperaturen insbesondere deutlich unterhalb allen eutektischen Temperaturen liegen. Hierauf wird später noch näher eingegangen.
  • Somit wird die Verbindungsbildung der Schichten dadurch verhindert, dass eine gegenseitige Migration verringert bzw. unterdrückt wird. Die wesentlichen elektrischen Eigenschaften des Waferprodukts bleiben dabei aber, insbesondere in den Grenzschichten, unbeeinflusst. Das Rückseiten-Substrat kann auch problemlos wieder von dem Waferprodukt abgelöst werden.
  • Bevorzugte Ausgestaltungen der vorliegenden Erfindung sind Gegenstand der Unteransprüche.
  • Die Forderung nach Unmischbarkeit wird unter gleichzeitiger Verwendung eines chemisch relativ inerten Materials dadurch erfüllt, dass als Metallbasis-Bondingmaterial Silberpaste, insbesondere Dickschicht-Silberpaste oder eine Leitpaste aus Silberlegierungen, anderen Edelmetallen oder Edelmetalllegierungen verwendet wird. Dies hat auch den Vorteil, dass bei den nachfolgenden Bearbeitungsschritten das Metallbasis-Bon dingmaterial – insbesondere bei Verwendung von Flußsäurelösungen – möglichst wenig chemisch angegriffen wird.
  • Eine vorteilhafte Ausbildungstemperatur, die einerseits eine vollständige Ausbildung gewährleistet und andererseits den jeweiligen eutektischen Temperaturen fernbleibt, liegt zwischen 500 und 700 °C.
  • Wenn eine Al-Metallisierung vorgesehen ist, die vor der Ausbildung bzw. Formierung aufgebracht wird, wird vorgeschlagen, dass die Formierungstemperatur der Metallbasis-Bondingschicht kleiner oder gleich 500 °C ist. Bei dieser Temperatur ist eine gute Formierung noch immer gewährleistet, wobei aber zusätzlich die Vorteile der Al-Schicht genutzt werden können, ohne dass diese zerstört wird.
  • Als Metallbasis-Bondingmaterial kann auch Gold verwendet werden. Hierbei sind zwischen dem Goldmaterial und dem Material des Waferprodukts Barriereschichten vorgesehen, um eine gegenseitige Migration zu verhindern.
  • Dabei kann die Verbindung mittels Gold-Druck-Bonding realisiert werden.
  • Das Waferprodukt kann beispielsweise monokristallines Silizium mit einer Schichtdicke von weniger als 100 Mikrometern sein. Auch bei einer solchen, relativ geringen Schichtdicke gewährleistet die Erfindung eine sichere Handhabbarkeit. Dadurch können erstmals solche dünnen Waferprodukte zuverlässig und bei geringer Ausschussrate weiterbearbeitet werden.
  • Um Spannungen durch unterschiedliche Wärmeausdehnung der beteiligten Materialien vorzubeugen, weist bevorzugt das Material des Rückseiten-Substrats einen thermischen Ausdehnungskoeffizienten auf, der dem des Materials des Waferprodukts entspricht. Dadurch werden die erfindungsgemäßen Maßnahmen ideal ergänzt, da erstmalig eine gemeinsame Bearbeitung des Waferprodukts zusammen mit dem Rückseiten-Substrat bei höheren Temperaturen möglich ist und dadurch die vorgenannte Materialauswahl wirksam zum Tragen kommt. Beispielsweise kann das Rückseiten-Substrat aus höchstdotiertem, monokristallinem Silizium bestehen. Dadurch wird einerseits der schädliche Serienwiderstand minimiert und andererseits, insbesondere bei Verwendung eines Silizium-Waferprodukts, die Kompatibilität der Wärmeausdehnungen gewährleistet.
  • Vorzugsweise besteht das Rückseiten-Substrat aus nicht monokristallinem Halbleitermaterial, wodurch sich die Herstellungskosten wesentlich verringern lassen. Insbesondere bei Verwendung eines multikristallinen Trägerwafers als Rückseiten-Substrat können im Gegensatz zu einem monokristallinen Trägerwafer ca. 9/10 der Materialkosten eingespart werden.
  • Zusätzlich können auf der Rückseite des Waferprodukts vor dessen leitfähiger Verbindung mit dem Rückseiten-Substrat Hochtemperatur-Diffusionen durchgeführt oder metallische Verdrahtungsstrukturen ausgebildet werden.
  • Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigen:
  • 1a bis 1c eine Bearbeitungssequenz eines Waferprodukts mit einem Rückseiten-Substrat, welches am Produkt verbleibt;
  • 2a bis 2c eine Bearbeitungssequenz mit einer Metallfolie, wobei das Rückseiten-Substrat wiederverwendbar ist;
  • 3 einen vergrößerten Ausschnitt der Silberpaste; und
  • 4 einen Ausschnitt einer mechanischen Pufferzone einer Metallfolie,
    jeweils anhand eines Querschnitts durch das betreffende Schichtpaket.
  • Die 1a bis 1c zeigen eine erfindungsgemäße Bearbeitungssequenz eines Waferprodukts 1. Auf die Vorderseite des Waferprodukts 1 sind Höhenstrukturen aufgebracht, und die Vorderseite des Waferprodukts 1 ist mit einer flußsäurebeständigen Schutzschicht 2 versehen. Daran schließt sich eine Flüssigglas-Bondingschicht 4 an, mittels der ein Vorderseiten-Substrat 3 an dem Waferprodukt 1 angebracht ist. Die bei höheren Temperaturen durchgeführten Diffusionen zur Dotierung sind bereits abgeschlossen. Dies ist durch eine mittels durchbrochener Linie angedeutete Diffusions-Grenzzone 5 dargestellt.
  • Hiervon ausgehend wird zunächst eine Rückseiten-Metallisierung 6 auf die Rückseite des Waferprodukts 1 aufgebracht. Diese Schicht besteht beispielsweise aus metallischem Silber. Die Rückseiten-Metallisierung 6 wird bereits vor der Metallisierung/Passivierung der Vorderseite aufgebracht. Daraufhin wird, beispielsweise mittels eines Siebdruckverfahrens, eine planarisierte Schicht 7 von Silberpartikeln 29 (vgl. 3) aufgebracht. Eine korrespondierende Metallbasis-Bondingdeckschicht 8 wird daraufhin auf das Rückseiten-Substrat 10 aufgebracht; vorher kann auf das Rückseiten-Substrat 10 eine Metallisierung 9 als Barriere aufgebracht werden.
  • Wesentlich ist, dass die Rückseiten-Metallisierung 6 kein Eutektikum mit dem Material des Waferprodukts hat, dessen eutektische Temperatur unterhalb oder nahe bei der Formierungstemperatur des Materials der Metallbasis-Bondingdeckschicht 7 (beispielsweise Silberpaste) liegt. Falls eine Rückseitenmetallisierung 6 aus Aluminium erforderlich ist, kann vorgesehen sein, dass zunächst eine Titan-Barriere aufgebracht wird, um eine Trennung von der Rückseitenmetallisierung 6 zu gewährleisten.
  • Die beiden korrespondierenden Metallbasis-Bondingdeckschichten 7, 8 werden daraufhin in mechanischen Kontakt gebracht und die dann zwischen dem Waferprodukt 1 und dem Rückseiten- Substrat 10 liegende Metallbasis-Bondingschicht 11 bei höheren Temperaturen formiert. Die Formierungstemperatur liegt dabei beispielsweise im System Silber-Silizium deutlich oberhalb aller nachfolgenden Bearbeitungstemperaturen. Diese liegen in dem genannten System bei höchstens 450 °C, in der Regel aber lediglich bei 380 °C, während die eutektische Temperatur im System Silber-Silizium bei 830 °C liegt. Da in dem vorliegenden Ausführungsbeispiel kein direkter Kontakt zwischen den Oberflächen des Waferprodukts 1 und des Rückseiten-Substrats 10 vorgesehen ist, braucht die Oberfläche des Rückseiten-Substrats 10 auch nicht poliert zu werden. Dadurch ist diese wesentlich einfacher und kostengünstiger herzustellen bzw. zu beschaffen.
  • Da das Rückseiten-Substrat bzw. ein sogenannter Leitfähigkeitsträger 10 keine pn-Übergänge enthalten muss, sondern elektrisch nur einen möglichst geringen Widerstand aufweisen sollte, kann grundsätzlich auch nicht monokristallines Halbleitermaterial verwendet werden. Jedoch darf keine Metallschicht bzw. ein metallisches Blech verwendet werden, da bei einer nachfolgenden Metallisierung und Passivierung der Vorderseite des Produktwafers 1 Temperaturen von zumindest 250°C und manchmal bis zu 450°C auftreten. Das Rückseiten-Substrat besteht daher vorzugsweise aus einem gleichen Halbleitermaterial wie der Produktwafer 1 und/oder das Vorderseiten-Substrat 3, wodurch sich gleiche Ausdehnungskoeffizienten ergeben.
  • Vorzugsweise wird als Rückseiten-Substrat 10 ein Trägerwafer verwendet, der aus multikristallinem Halbleitermaterial (z.B. Si) besteht. Zur Herstellung eines derartigen multikristallinem Trägerwafers wird beispielsweise eine sehr stark (z.B. Arsen) dotierte Halbleiterschmelze in zylindrische Behälter gegossen und anschließend ein hinreichend langsamer Abkühlungsprozess durchgeführt. Die Schmelze erstarrt hierbei in sehr grobkörniges d.h. multikristallines Halbleitermaterial wie z.B. Polysilizium, wobei die Korngröße ca. 1mm betragen kann. Abschließend werden die zylindrisch ausgeformten Halbleiterstäbe, die vorzugsweise den gleichen Durchmesser wie die Produktwafer aufweisen, in Scheiben gesägt und beispielsweise überätzt. Ein weitergehendes Polieren ihrer Oberflächen ist hierbei nicht erforderlich. Da die Herstellungskosten für einen derartigen multikristallinen Trägerwafer lediglich ca. 1/10 der Kosten für einen monokristallinen Trägerwafer betragen, können dadurch auch die Herstellungskosten bei der Bearbeitung von ultradünnen bruchgefährdeten Produktwafern wesentlich verringert werden.
  • Nach dem Entfernen der Schutzschicht 2 werden Metallisierungs-Strukturen 12 und Passivierungs-Strukturen 13 des Waferprodukts 1 aufgebracht. Daraufhin wird eine Rückseiten-Metallisierung 14 hergestellt, mittels der das Schichtpaket aus Rückseiten-Substrat 10 und Produktwafer 1 auf eine Sägefolie 15 montiert und durch Sägen in einzelne Einheiten verarbeitet wird. Die vorgenannten Schritte können unter Beibehaltung des Rückseiten-Substrats 10 durchgeführt werden. Hierzu gehören auch nicht näher beschriebene elektrische Tests, wozu eine leitfähige Verbindung zwischen der Unterseite des Schichtpakets und der Rückseite des Waferprodukts 1 erforderlich ist.
  • Das Verfahren gemäß 2 geht von der gleichen Ausgangskonfiguration wie 1 aus. Daraufhin wird auf die Rückseite des noch am Vorderseiten-Substrat 3 (Hochtemperaturträger) montierten Waferprodukts 1 mittels der Silberpaste 16 eine dünne Kupferfolie 17 bei der Formierungstemperatur der Silberpaste 16 montiert. Daraufhin wird das Schichtpaket säuredicht mit einem Nassätzchuck, der aus einem Fluorelastomer 18 besteht, in das an eine Vakuumpumpe angeschlossene Bohrungen 19 und ein Kanalsystem 20 eingebracht sind, angesaugt. Daraufhin wird das Vorderseiten-Substrat 3 entfernt. Sodann kann die Flüssigglas-Bondingschicht 4 (oder ein entsprechender Faserbond) mittels Flußsäure abgelöst werden, wobei das (ultradünne) Waferprodukt in seiner Form gehalten wird.
  • Da die Metalle der vorgesehenen Verbindung (z.B. Silber und Gold) Edelmetalle sind, ist der Angriff der Flußsäure beziehungsweise einer Lösung gepufferter Flußsäure auf das jeweilige Metal relativ gering.
  • Daraufhin wird das Waferprodukt 1 an einen Hot-Chuck 21 mit Bohrungen 22 und Kanalsystemen 23 übergeben. Der Hot-Chuck 21, der an der Schutzschicht 24 direkt angreift, verbindet das gesamte Schichtpaket mittels eines Flüssigglas-Faserbondes 25 mit einem leitfähigen Trägerwafer 26 (dieser bildet in dem gezeigten Ausführungsbeispiel das Rückseiten-Substrat). Hierbei ist der leitfähige Trägerwafer 26 mit einer metallischen Kontaktschicht 25 ausgestattet. Um die elektrische Leitfähigkeit des Schichtpaketes zu gewährleisten, können als Fasern beispielsweise Kohlefasern verwendet werden.
  • Nach der Formierung der Metallisierungsstrukturen 12 und der Passivierungsstrukturen 13 wird der Trägerwafer 26 wieder mittels eines Nassätzchucks getrennt. Daraufhin wird das verbleibende, ultradünne Waferprodukt mitsamt der Kupferfolie 17 als unterste Lage auf die Sägefolie 15 montiert und wie oben beschriebenen vereinzelt.
  • Für den Fall, dass die Kupferfolie 17 hinreichend dick ist, kann die Verbindung mit dem Trägerwafer 26 auch durch ein niedrigschmelzendes, wieder lösbares Lötzinn hergestellt werden. Beispielsweise liegt das Eutektikum eines Gemisches von 68% Blei, 20 Prozent Zinn und zwei Prozent Silber bei 179 Grad Celsius. Da die niedrigste eutektische Temperatur mit Kupfer bei 232 Grad Celsius liegt, kann man das Lötzinn wieder von der Kupferfolie 17 lösen, ohne diese aufzuschmelzen.
  • In 3 ist gezeigt, wie die Silberpartikel 29 der Silberpaste, dargestellt durch die gestrichelten Kreise, durch Oberflächenmigration zu einem zusammenhängenden Bereich verwachsen. Dadurch wird die mechanische Stabilität sowie die elektrische Leitfähigkeit erzielt. Da die Silberpaste mittels eines Siebdruckverfahrens aufgebracht wird, stellen großräumige Oberflächenwelligkeiten 28 der gedünnten Rückseite des Waferprodukts 1 keinen Hinderungsgrund für die Anwendung des vorstehend beschriebenen Verfahrens dar.
  • Schließlich zeigt 4 eine strukturierte Aufbringung der Silberpaste 30, wobei Unterbrechungszonen vorgesehen sind, in denen keine Silberpaste 30 aufgebracht ist. Dadurch kann die Kupferfolie 31 der Differenzverschiebung der thermischen Wärmeausdehnungen durch lokale Verformung ausweichen. Somit werden unzulässig hohe, thermische Spannungen im Silizium 1 des Produktwafers vermieden.
  • 1
    Waferprodukt
    2
    Schutzschicht
    3
    Vorderseiten-Substrat/Trägerwafer
    4
    Flüssigglas-Bondingschicht
    5
    Diffusions-Grenzzone
    6
    Rückseitenmetallisierung
    7
    Metallbasis-Bondingdeckschicht
    8
    Metallbasis-Bondingdeckschicht
    9
    Metallisierung
    10
    Rückseiten-Substrat/Trägerwafer
    11
    Metallbasis-Bondingschicht
    12
    Metallisierungs-Struktur
    13
    Passivierungs-Struktur
    14
    Rückseiten-Metallisierung
    15
    Sägefolie
    16
    Silberpaste
    17
    Kupferfolie
    18
    Fluorelastomer
    19
    Bohrung
    20
    Kanal
    21
    Hot-Chuck
    22
    Bohrungen des Hot-Chucks
    23
    Kanal des Hot-Chucks
    24
    Schutzschicht
    25
    metallische Kontaktschicht
    26
    leitfähiger Trägerwafer
    27
    Metallisierung
    28
    Oberflächenwelligkeiten
    29
    Silberpartikel
    30
    Silberpaste
    31
    Kupferfolie

Claims (21)

  1. Verfahren zur mehrschrittigen Bearbeitung eines dünnen und unter den Bearbeitungsschritten bruchgefährdeten Waferprodukts (1) mit Halbleitermaterial, an dessen aktiver Vorderseite mittels einer Bondingschicht (4) ein Vorderseiten-Substrat (3) montiert ist, und so zunächst die Rückseite des Waferprodukts (1) einer Hochtemperaturbehandlung unterworfen wird, daraufhin auf die Rückseite und/oder auf ein Rückseiten-Substrat (10) aus leitfähigem Material ein Metallbasis-Bondingmaterial als Metallbasis-Bondingdeckschicht (7) aufgetragen wird, anschließend die Rückseite des Waferprodukts (1) und das Rückseiten-Substrat (10) mit dem dazwischenliegenden Metallbasis-Bondingmaterial in gegenseitigen Kontakt gebracht und eine leitfähige Metallbasis-Bondingschicht (11) durch Wärmebehandlung formiert wird, und schließlich das Vorderseiten-Substrat (3) von der Vorderseite entfernt und die Vorderseite strukturiert metallisiert/passiviert wird, wobei das Metallbasis-Bondingmaterial hinsichtlich seiner physikalisch-chemischen Eigenschaften unter Berücksichtigung des Materials des Waferprodukts (1) und der bei der Metallisierung/Passivierung herrschenden Temperaturen und verwendeten Materialien derart ausgewählt ist, dass die in benachbarten Schichten angeordneten Materialien des Waferprodukts (1) und der Metallbasis-Bondingschicht (11) unmischbar sind.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Metallbasis-Bondingmaterial Silberpaste, insbesondere Dickschicht-Silberpaste oder eine Leitpaste aus Silberlegierungen, anderen Edelmetallen oder Edelmetalllegierungen, verwendet wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Rückseite des Waferprodukts (1) und/oder die Kontaktfläche des Rückseiten-Substrats (10) vor dem Auftrag der Metallbasis-Bondingdeckschicht (7, 8) metallisiert wird.
  4. Verfahren nach Anspruch 2 und 3, dadurch gekennzeichnet, dass Kupfer als Metallisierung zwischen der Silberpaste und dem Waferprodukt (1) bzw. zwischen der Silberpaste und der Kontaktfläche des Rückseiten-Substrats (10) verwendet wird.
  5. Verfahren nach Anspruch 2 und 3, dadurch gekennzeichnet, dass zwischen der Silberpaste und dem Waferprodukt (1) eine Schichtfolge aus Aluminium, Titan und Silber aufgebracht wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Formierungstemperatur zwischen 500 und 700 Grad Celsius beträgt.
  7. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass eine Al-Metallisierung vorgesehen ist, und dass die Formierungstemperatur der Metallbasis-Bondingschicht (11) kleiner oder gleich 500 Grad Celsius ist.
  8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Metallbasis-Bondingmaterial Gold verwendet wird, wobei zwischen dem Goldmaterial und dem Material des Waferprodukts (1) Barriereschichten vorgesehen werden.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Verbindung mittels Gold-Druck-Bonding realisiert wird.
  10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass auf die Rückseite des Waferpro dukts (1) vor der Montage des Rückseiten-Substrats (10) eine dünne Kupferfolie (17) aufgebondet wird.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die Verbindung zwischen der dünnen Kupferfolie (17) und dem Rückseiten-Substrat (10) mittels eines Flüssigglas-Faserbondes mit Kohlefasern hergestellt wird.
  12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass das Waferprodukt (1) monokristallines Silizium mit einer Schichtdicke von weniger als 100 Mikrometern ist.
  13. Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass das Vorderseiten-Substrat (3) mittels eines Flüssigglas-Faserbondes (4) aufgebracht ist und zum Entfernen des Vorderseiten-Substrats eine Flußsäurelösung verwendet wird.
  14. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass das Rückseiten-Substrat (10) aus höchstdotiertem, monokristallinem Silizium besteht.
  15. Verfahren nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass das Metallbasis-Bondingmaterial strukturiert aufgebracht wird.
  16. Verfahren nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass auf der Rückseite des Waferprodukts (1) vor dessen leitfähiger Verbindung mit dem Rückseiten-Substrat (10) Hochtemperatur-Diffusionen durchgeführt werden.
  17. Verfahren nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, dass auf der Rückseite des Waferprodukts (1) vor dessen leitfähiger Verbindung mit dem Rücksei ten-Substrat (10) metallische Verdrahtungsstrukturen ausgebildet werden.
  18. Verfahren nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, dass das Material des Rückseiten-Substrats (10) einen thermischen Ausdehnungskoeffizienten aufweist, der dem des Materials des Waferprodukts (1) entspricht.
  19. Verfahren nach einem der Ansprüche 1 bis 13 und 15 bis 18, dadurch gekennzeichnet, dass das Rückseiten-Substrat (10) ein nicht monokristallines Halbleitermaterial aufweist.
  20. Verfahren nach einem der Ansprüche 1 bis 13 und 15 bis 19, dadurch gekennzeichnet, dass das Rückseiten-Substrat (10) ein multikristallines Halbleitermaterial aufweist.
  21. Verfahren nach einem der Ansprüche 1 bis 13 und 15 bis 20, dadurch gekennzeichnet, dass das Rückseiten-Substrat (10) einen unpolierten Trägerwafer darstellt.
DE10140826A 2000-12-13 2001-08-21 Verfahren zur mehrschrittigen Bearbeitung eines dünnen und unter den Bearbeitungsschritten bruchgefährdeten Halbleiter-Waferprodukts Expired - Fee Related DE10140826B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10140826A DE10140826B4 (de) 2000-12-13 2001-08-21 Verfahren zur mehrschrittigen Bearbeitung eines dünnen und unter den Bearbeitungsschritten bruchgefährdeten Halbleiter-Waferprodukts
AT01124788T ATE385041T1 (de) 2000-12-13 2001-10-17 Verfahren zur mehrschrittigen bearbeitung eines dünnen und unter den bearbeitungsschritten bruchgefährdeten halbleiter-waferprodukts
EP01124788A EP1215721B1 (de) 2000-12-13 2001-10-17 Verfahren zur mehrschrittigen Bearbeitung eines dünnen und unter den Bearbeitungsschritten bruchgefährdeten Halbleiter-Waferprodukts

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10062015 2000-12-13
DE10062015.9 2000-12-13
DE10140826A DE10140826B4 (de) 2000-12-13 2001-08-21 Verfahren zur mehrschrittigen Bearbeitung eines dünnen und unter den Bearbeitungsschritten bruchgefährdeten Halbleiter-Waferprodukts

Publications (2)

Publication Number Publication Date
DE10140826A1 DE10140826A1 (de) 2002-07-04
DE10140826B4 true DE10140826B4 (de) 2005-11-10

Family

ID=7666930

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10140826A Expired - Fee Related DE10140826B4 (de) 2000-12-13 2001-08-21 Verfahren zur mehrschrittigen Bearbeitung eines dünnen und unter den Bearbeitungsschritten bruchgefährdeten Halbleiter-Waferprodukts

Country Status (1)

Country Link
DE (1) DE10140826B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005061263A1 (de) * 2005-12-20 2007-06-28 Infineon Technologies Austria Ag Halbleiterwafersubstrat für Leistungshalbleiterbauelemente sowie Verfahren zur Herstellung desselben

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10249855B4 (de) * 2002-10-25 2005-12-15 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Werkstoff zum Zuführen von Strom auf Halbleiter-Bauelemente und Verfahren zum Herstellen eines solchen
DE102005051346B4 (de) * 2005-10-25 2011-02-10 Thallner, Erich, Dipl.-Ing. Träger für einen Wafer, Kombination aus einem Träger und einem Wafer sowie Verfahren zur Handhabung des Trägers
DE102006046788B4 (de) * 2006-10-02 2009-06-25 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleiterschaltungsanordnung

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3414065C2 (de) * 1984-04-13 1989-07-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De
EP0242626B1 (de) * 1986-04-22 1991-06-12 Siemens Aktiengesellschaft Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
WO1994017550A1 (en) * 1993-01-19 1994-08-04 Hughes Aircraft Company Method of fabricating a microelectronic device using an alternate substrate
US5380598A (en) * 1992-03-05 1995-01-10 Westinghouse Brake & Signal Holdings Ltd. Solder joint
DE4420024A1 (de) * 1994-06-09 1995-12-14 Heraeus Quarzglas Halbzeug für ein elektronisches oder opto-elektronisches Halbleiterbauelement
DE3917765C2 (de) * 1989-05-31 1996-05-30 Siemens Ag Verfahren zum Verbinden von zwei scheibenförmigen Körpern aus Materialien unterschiedlicher thermischer Ausdehnungskoeffizienten und dessen Verwendung
DE19603654C1 (de) * 1996-02-01 1997-07-03 Siemens Ag Verfahren zum Löten eines Halbleiterkörpers auf eine Trägerplatte und Halbleiterkörper zur Durchführung des Verfahrens
US5851845A (en) * 1995-12-18 1998-12-22 Micron Technology, Inc. Process for packaging a semiconductor die using dicing and testing
EP0981159A1 (de) * 1998-08-18 2000-02-23 Siemens Building Technologies AG Verfahren zur Herstellung einer Mikroverbindung, mikroelektronisches System sowie nach dem Verfahren hergestellter Infrarotdetektor und dessen Verwendung
US6062461A (en) * 1998-06-03 2000-05-16 Delphi Technologies, Inc. Process for bonding micromachined wafers using solder

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3414065C2 (de) * 1984-04-13 1989-07-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De
EP0242626B1 (de) * 1986-04-22 1991-06-12 Siemens Aktiengesellschaft Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
DE3917765C2 (de) * 1989-05-31 1996-05-30 Siemens Ag Verfahren zum Verbinden von zwei scheibenförmigen Körpern aus Materialien unterschiedlicher thermischer Ausdehnungskoeffizienten und dessen Verwendung
US5380598A (en) * 1992-03-05 1995-01-10 Westinghouse Brake & Signal Holdings Ltd. Solder joint
WO1994017550A1 (en) * 1993-01-19 1994-08-04 Hughes Aircraft Company Method of fabricating a microelectronic device using an alternate substrate
DE4420024A1 (de) * 1994-06-09 1995-12-14 Heraeus Quarzglas Halbzeug für ein elektronisches oder opto-elektronisches Halbleiterbauelement
US5851845A (en) * 1995-12-18 1998-12-22 Micron Technology, Inc. Process for packaging a semiconductor die using dicing and testing
DE19603654C1 (de) * 1996-02-01 1997-07-03 Siemens Ag Verfahren zum Löten eines Halbleiterkörpers auf eine Trägerplatte und Halbleiterkörper zur Durchführung des Verfahrens
US6062461A (en) * 1998-06-03 2000-05-16 Delphi Technologies, Inc. Process for bonding micromachined wafers using solder
EP0981159A1 (de) * 1998-08-18 2000-02-23 Siemens Building Technologies AG Verfahren zur Herstellung einer Mikroverbindung, mikroelektronisches System sowie nach dem Verfahren hergestellter Infrarotdetektor und dessen Verwendung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005061263A1 (de) * 2005-12-20 2007-06-28 Infineon Technologies Austria Ag Halbleiterwafersubstrat für Leistungshalbleiterbauelemente sowie Verfahren zur Herstellung desselben
DE102005061263B4 (de) * 2005-12-20 2007-10-11 Infineon Technologies Austria Ag Halbleiterwafersubstrat für Leistungshalbleiterbauelemente sowie Verfahren zur Herstellung desselben

Also Published As

Publication number Publication date
DE10140826A1 (de) 2002-07-04

Similar Documents

Publication Publication Date Title
EP2003699B1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Metall-Halbleiter-Kontakts
EP3386934B1 (de) Kupfer-keramik-substrat, kupferhalbzeug zur herstellung eines kupfer-keramik-substrats und verfahren zur herstellung eines kupfer-keramik-substrats
DE102016108060B4 (de) Packungen mit hohlraumbasiertem Merkmal auf Chip-Träger und Verfahren zu ihrer Herstellung
DE102014213083B4 (de) Bondstruktur mit Metallnanopartikeln und Bondverfahren unter Verwendung von Metallnanopartikeln
EP2287916A2 (de) Verfahren zum Kontaktieren und Gehäusen von integrierten Schaltungen
DE112010000715B4 (de) Bauteilanordnung und Verfahren zu dessen Herstellung
DE102006046789A1 (de) Elektronisches Bauteil und Verfahren zur Herstellung elektronischer Bauteile
DE10238320A1 (de) Keramische Leiterplatte und Verfahren zu ihrer Herstellung
DE102013112797B4 (de) Anordnung mit halbleitervorrichtung einschliesslich eines chipträgers, halbleiterwafer und verfahren zum herstellen einer halbleitervorrichtung
EP2721646A1 (de) Verfahren zum elektrischen verbinden mehrerer solarzellen und photovoltaikmodul
DE112009001175T5 (de) Dünnfilmsolarbatteriemodul und Verfahren zur Herstellung desselben
DE112017000426T5 (de) Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung
DE3823347A1 (de) Leistungs-halbleiterelement
DE102019125963A1 (de) Hermetisch verschlossene Glasumhäusung
DE10140826B4 (de) Verfahren zur mehrschrittigen Bearbeitung eines dünnen und unter den Bearbeitungsschritten bruchgefährdeten Halbleiter-Waferprodukts
DE10124141B4 (de) Verbindungseinrichtung für eine elektronische Schaltungsanordnung und Schaltungsanordnung
DE2332822B2 (de) Verfahren zum Herstellen von diffundierten, kontaktierten und oberflächenpassivierten Halbleiterbauelementen aus Halbleiterscheiben aus Silizium
DE102011055143A1 (de) Beidseitig kontaktierte Halbleiterwafer-Solarzelle mit oberflächenpassivierter Rückseite
EP2067390B1 (de) Verfahren zur herstellung einer anordnung optoelektronischer bauelemente und anordnung optoelektronischer bauelemente
EP2287899B1 (de) Lötverbindung mit einer mehrlagigen lötbaren Schicht und entsprechendes Herstellungsverfahren
DE2608813C3 (de) Niedrigsperrende Zenerdiode
EP1215721B1 (de) Verfahren zur mehrschrittigen Bearbeitung eines dünnen und unter den Bearbeitungsschritten bruchgefährdeten Halbleiter-Waferprodukts
DE112018007782T5 (de) Halbleitervorrichtung
DE102005046710B4 (de) Verfahren zur Herstellung einer Bauelementanordnung mit einem Träger und einem darauf montierten Halbleiterchip
DE102013219356A1 (de) Halbleiterbaueinheit und verfahren zu seiner herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee