DE102016107287A1 - Leistungshalbleitereinrichtung und Verfahren zum Betrieb einer Leistungshalbleitereinrichtung - Google Patents

Leistungshalbleitereinrichtung und Verfahren zum Betrieb einer Leistungshalbleitereinrichtung Download PDF

Info

Publication number
DE102016107287A1
DE102016107287A1 DE102016107287.7A DE102016107287A DE102016107287A1 DE 102016107287 A1 DE102016107287 A1 DE 102016107287A1 DE 102016107287 A DE102016107287 A DE 102016107287A DE 102016107287 A1 DE102016107287 A1 DE 102016107287A1
Authority
DE
Germany
Prior art keywords
igbt
semiconductor device
power semiconductor
metallization
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102016107287.7A
Other languages
English (en)
Inventor
Sven Berberich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Elektronik GmbH and Co KG filed Critical Semikron Elektronik GmbH and Co KG
Priority to DE102016107287.7A priority Critical patent/DE102016107287A1/de
Publication of DE102016107287A1 publication Critical patent/DE102016107287A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die Erfindung betrifft eine Leistungshalbleitereinrichtung mit einem einen Halbleitergrundkörper aufweisenden IGBT, einem Bonddraht und mit einem Substrat, das einen auf einem elektrisch nicht leitenden Isolationskörper des Substrats angeordneten Metallschichtbereich aufweist, wobei der Bonddraht als mit Aluminium oder einer Aluminiumlegierung ummantelter Kupferdraht oder als dotierter Aluminiumdraht ausgebildet ist, wobei der IGBT zur elektrisch leitenden Kontaktierung des IGBTs eine erste Metallisierung und eine zweite Metallisierung aufweist, wobei der Halbleitergrundkörper zwischen der ersten und zweiten Metallisierung angeordnet ist, wobei der Bonddraht an die erste Metallisierung gebondet ist, wobei die zweite Metallisierung über einer Sinterschicht mit dem Metallschichtbereich des Substrats elektrisch leitend kontaktiert ist. Weiterhin betrifft die Erfindung ein Verfahren zum Betrieb einer Leistungshalbleitereinrichtung.

Description

  • Die Erfindung betrifft ein Leistungshalbleitereinrichtung mit einem einen Halbleitergrundkörper aufweisenden IGBT und ein Verfahren zum Betrieb einer Leistungshalbleitereinrichtung.
  • Aus der DE 10 2011 111 032 A1 ist aus der Beschreibungseinleitung eine Leistungshalbleitereinrichtung bekannt, bei der ein IGBT mittels einer Sinterverbindung mit einem DCB-Substrat elektrisch leitend kontaktiert ist und an dessen Oberseite konventionelle Aluminiumbonddrähte gebondet sind.
  • Aus der DE 30 23 528 C2 ist ein mit einer Aluminium oder einer Aluminiumlegierung ummantelter Kupferdraht zum Kontaktieren von Halbleiterbauelementen bekannt.
  • Ein IGBT weist eine vom Hersteller des IGBTs, z.B. in einem Datenblatt, bei einer definierten ersten Spannungsbeaufschlagung und einer definierten ersten Junctiontemperatur, angegebene zulässige minimale erste Kurzschlusszeit auf. Der IGBT ist dabei mittels einer Lötverbindung mit einem Substrat elektrisch leitend kontaktiert. Die erste Junctiontemperatur beträgt üblicherweise 150°C. Die minimale Kurzschlusszeit ist abhängig von der Junctiontemperatur des IGBTs und nimmt bei steigender Junctiontemperatur ab. Deshalb ist der Betrieb eines IGBTs, der vom Hersteller für einen Betrieb mit z.B. einer maximalen Junctiontemperatur von 150°C vorgesehen ist, da die vom Hersteller des IGBTs zugesicherte minimale erste Kurzschlusszeit nur bis zu einer Junctiontemperatur von 150°C gewährleistet ist, mit einer höheren Junctiontemperatur als 150°C nicht zulässig bzw. kann im Kurzschlussfall zu einer Beschädigung oder Zerstörung des IGBTs führen. Ein Betrieb des IGBTs mit einer höheren als die vom Hersteller des IGBTs vorgesehene maximale Junctiontemperatur des IGBTs ist jedoch technisch wünschenswert, da hierdurch die elektrische Leistung der Leistungshalbleitereinrichtung, die den IGBT aufweist, erhöht werden kann.
  • Eine weitere Problematik, die sich bei einer hohen Junctiontemperatur (insbesondere höher als 150°C) ergibt, ist, dass die Lastwechselbeständigkeit der Bondverbindung zwischen IGBT und einem konventionellen Aluminiumbonddraht stark abnimmt, so dass die Bondverbindung im Betrieb schon nach relativ kurzer Zeit versagen kann und sich der Aluminiumbonddraht vom IGBT löst.
  • Es ist Aufgabe der Erfindung ein Leistungshalbleitereinrichtung mit einem IGBT zu schaffen, der im Normalbetrieb der Leistungshalbleitereinrichtung mit einer hohen Junctiontemperatur betrieben werden kann, sowie ein Verfahren zu dessen Betrieb anzugeben.
  • Diese Aufgabe wird gelöst durch eine Leistungshalbleitereinrichtung mit einem einen Halbleitergrundkörper aufweisenden IGBT, einem Bonddraht und mit einem Substrat, das einen auf einem elektrisch nicht leitenden Isolationskörper des Substrats angeordneten Metallschichtbereich aufweist, wobei der Bonddraht als mit Aluminium oder einer Aluminiumlegierung ummantelter Kupferdraht oder als dotierter Aluminiumdraht ausgebildet ist, wobei der IGBT zur elektrisch leitenden Kontaktierung des IGBTs eine erste Metallisierung und eine zweite Metallisierung aufweist, wobei der Halbleitergrundkörper zwischen der ersten und zweiten Metallisierung angeordnet ist, wobei der Bonddraht an die erste Metallisierung gebondet ist, wobei die zweite Metallisierung über einer Sinterschicht mit dem Metallschichtbereich des Substrats elektrisch leitend kontaktiert ist.
  • Weiterhin wird diese Aufgabe gelöst durch ein Verfahren zum Betrieb einer Leistungshalbleitereinrichtung mit einem einen Halbleitergrundkörper aufweisenden IGBT, einem Bonddraht und mit einem Substrat, das einen auf einem elektrisch nicht leitenden Isolationskörper des Substrats angeordneten Metallschichtbereich aufweist, wobei der Bonddraht als mit Aluminium oder einer Aluminiumlegierung ummantelter Kupferdraht oder als dotierter Aluminiumdraht ausgebildet ist, wobei der IGBT zur elektrisch leitenden Kontaktierung des IGBTs eine erste Metallisierung und eine zweite Metallisierung aufweist, wobei der Halbleitergrundkörper zwischen der ersten und zweiten Metallisierung angeordnet ist, wobei der Bonddraht an die erste Metallisierung gebondet ist, wobei die zweite Metallisierung über einer Sinterschicht mit dem Metallschichtbereich des Substrats elektrisch leitend kontaktiert ist, wobei der IGBT eine vom Hersteller des IGBTs, bei einer definierten ersten Spannungsbeaufschlagung und einer definierten ersten Junctiontemperatur, angegebene minimale erste Kurzschlusszeit aufweist, wobei die Leistungshalbleitereinrichtung derart betrieben wird, dass im Normalbetrieb der Leistungshalbleitereinrichtung ein Betriebszustand auftritt bei der die Junctiontemperatur des IGBTs 5° bis 25°C über der ersten Junctiontemperatur liegt.
  • Vorteilhafte Ausbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Vorteilhafte Ausbildungen des Verfahrens ergeben sich analog zu vorteilhaften Ausbildungen der Leistungshalbleitereinrichtung und umgekehrt.
  • Es erweist sich als vorteilhaft, wenn der IGBT eine vom Hersteller des IGBTs, bei einer definierten ersten Spannungsbeaufschlagung und einer definierten ersten Junctiontemperatur, angegebene minimale erste Kurzschlusszeit aufweist, wobei die Sinterschicht eine derartige Wärmeleitfähigkeit, spezifische Wärmekapazität und Dicke aufweist, dass, wenn die Junctiontemperatur des IGBTs 25°C über der ersten Junctiontemperatur liegt, die minimale Kurzschlusszeit des IGBTs bei erster Spannungsbeaufschlagung des IGBTs mindestens so groß ist wie die minimale erste Kurzschlusszeit. Hierdurch ist sichergestellt, dass der IGBT, wenn er mit einer bis zu 25° C über der definierten ersten Junctiontemperatur erhöhten Junctiontemperatur betrieben wird, mindestens die gleiche Kurzschlussfestigkeit aufweist, wie bei einer Junctiontemperatur, die der definierten ersten Junctiontemperatur entspricht, wenn dessen zweite Metallisierung über eine Lotschicht mit dem Substrat elektrisch leitend kontaktiert wäre.
  • Weiterhin erweist es sich als vorteilhaft, wenn die Sinterschicht aus Silber besteht, da Silber eine hohe Wärmeleitfähigkeit und hohe spezifische Wärmekapazität aufweist.
  • Weiterhin erweist es sich als vorteilhaft, wenn die Dicke der Sinterschicht 5µm bis 90µm, insbesondere 5µm bis 75 µm, und insbesondere 5µm bis 40 µm beträgt. Je dünner die Dicke der Sinterschicht ist desto besser kann Wärme vom IGBT zum Substrat übertragen werden.
  • Ferner erweist es sich als vorteilhaft, wenn die Wärmeleitfähigkeit der Sinterschicht bei 25°C größer als 150 W/(m·K), insbesondere größer als 200 W/(m·K) und insbesondere größer als 230 W/(m·K) ist, da die Sinterschicht dann, die vom IGBT aufgenommene Wärme sehr schnell wieder an das Substrat abgeben kann.
  • Weiterhin erweist es sich als vorteilhaft, wenn die spezifische Wärmekapazität der Sinterschicht bei 25°C größer als 0,17 J/(g·K), insbesondere größer als 0,2 J/(g·K) und insbesondere größer als 0,24 J/(g·K) ist, da die Sinterschicht dann transient in einem kurzen Zeitraum eine relativ große Wärmemenge bei mäßiger Eigenerwärmung aufnehmen kann.
  • Ferner erweist es sich als vorteilhaft, wenn eine dem Substrat abgewandte Sinterschichtfläche der Sinterschicht mindestens so groß ist wie eine der Sinterschicht zugewandte und mit der Sinterschicht einen Kontakt aufweisende Metallisierungsfläche der zweiten Metallisierung. Hierdurch wird eine sehr gute thermische Anbindung des IGBTs an das Substrat erzielt.
  • Weiterhin erweist es sich als vorteilhaft, wenn die erste Junctiontemperatur 150°C beträgt. Die vom Hersteller von IGBTs, z.B. in Datenblättern von IGBTs angegebene erste Junctiontemperatur beträgt üblicherweise 150°C.
  • Weiterhin erweist es sich als vorteilhaft, wenn die erste Metallisierung aus Aluminium oder aus einer Aluminiumlegierung ausgebildet ist, da dann die Bondverbindung zwischen erster Metallisierung und Bonddraht eine hohe Zuverlässigkeit aufweist.
  • Ferner erweist es sich als vorteilhaft, wenn die zweite Metallisierung eine auf dem Halbleitergrundkörper angeordnete Aluminiumschicht, eine Edelmetallschicht und eine zwischen der Aluminiumschicht und der Edelmetallschicht angeordnete Barrieremetallschicht aufweist, wobei die Edelmetallschicht einen direkten Kontakt mit der Sinterschicht aufweist.
  • In diesem Zusammenhang erweist es sich als vorteilhaft, wenn die Barrieremetallschicht eine Dicke von 200nm bis 2000nm aufweist, da bei einer solchen dünnen Ausbildung der Barrieremetallschicht der IGBT einen hohen Wärmefluss zur Edelmetallschicht ermöglicht.
  • Ferner erweist es sich als vorteilhaft, wenn der IGBT Trench-Gates aufweist, da diese eine bevorzugte Ausbildung von Gates bei einem IGBT darstellen.
  • In diesem Zusammenhang erweist es sich als vorteilhaft, wenn die Trench-Gates bis in eine Tiefe von 2µm bis 10µm in den Halbleitergrundkörper hineinreichen, da eine solche Tiefe der Trench-Gates eine bevorzugte Tiefe bei einem Trench-Gates aufweisenden IGBT ist.
  • Weiterhin erweist es sich als vorteilhaft, wenn das Substrat thermisch leitend an eine Grundplatte angebunden ist, da dann die Grundplatte dem Substrat Wärme entziehen kann.
  • In diesem Zusammenhang erweist es sich als vorteilhaft, wenn die Grundplatte integraler Bestandteil eines Kühlkörpers ist, da das Substrat dann mit einem sehr niedrigen thermischen Übergangswiderstand thermisch leitend an einen Kühlkörper angebunden ist.
  • Weiterhin erweist es sich als vorteilhaft, wenn die Sinterschicht eine derartige Wärmeleitfähigkeit, spezifische Wärmekapazität und Dicke aufweist, dass wenn die Junctiontemperatur des IGBTs 25°C über der ersten Junctiontemperatur liegt, die minimale Kurzschlusszeit des IGBTs bei erster Spannungsbeaufschlagung des IGBTs mindestens so groß ist wie die minimale erste Kurzschlusszeit. Hierdurch ist sichergestellt, dass der IGBT, wenn er mit einer bis zu 25° C über der definierten ersten Junctiontemperatur erhöhten Junctiontemperatur betrieben wird, mindestens die gleiche Kurzschlussfestigkeit aufweist, wie bei einer Junctiontemperatur, die der definierten ersten Junctiontemperatur entspricht, wenn dessen zweite Metallisierung über eine Lotschicht mit dem Substrat elektrisch leitend kontaktiert wäre.
  • Ausführungsbeispiele der Erfindung werden nachfolgend unter Bezugnahme auf die unten beschriebene Figur erläutert. Dabei zeigt:
  • 1 eine schematisierte Schnittansicht einer erfindungsgemäßen Leistungshalbleitereinrichtung.
  • In 1 ist eine schematisierte Schnittansicht einer erfindungsgemäßen Leistungshalbleitereinrichtung 1 dargestellt. Es sei darauf hingewiesen, dass insbesondere die Dicken der Schichten bzw. Elemente in 1 nicht maßstabgerecht dargestellt sind.
  • Die Leistungshalbleitereinrichtung 1 weist einen IGBT 3 (Insulated Gate Bipolar Transistor), der einen Halbleitergrundkörper 3b und zur elektrisch leitenden Kontaktierung des IGBTs 3 eine erste und eine zweite Metallisierung 3a und 3c aufweist. Der Halbleitergrundkörper 3b ist zwischen der ersten und zweiten Metallisierung 3a und 3c des IGBTs 3 angeordnet. Der Halbleitergrundkörper 3b weist eine Halbleiterstruktur auf, die dazu dient die Halbleiterfunktionalität des IGBTs 3 zu realisieren. Der Halbleitergrundkörper 3b besteht vorzugsweise aus dotierten Silizium. Im Rahmen des Ausführungsbeispiels weist der Halbleitergrundkörper 3b eine p+-dotierte erste Halbleiterschicht 6, eine auf der ersten Halbleiterschicht 6 angeordnete n+-dotierte zweite Halbleiterschicht 7 (n+-Pufferzone), eine auf der zweiten Halbleiterschicht 7 angeordnete n-dotierte dritte Halbleiterschicht 8 (n-Driftzone), eine auf der dritten Halbleiterschicht 8 angeordnete p-dotierte vierte Halbleiterschicht 9 und ausgehend von der der dritten Halbleiterschicht 8 abgewandten Seite 9‘ der vierten Halbleiterschicht 9 in die vierte Halbleiterschicht 9 hineinreichende n+-dotierte Bereiche 10 auf. Der IGBT 3 weist weiterhin im Rahmen des Ausführungsbeispiels, ausgehend von der der dritten Halbleiterschicht 8 abgewandten Seite 9‘ der vierten Halbleiterschicht 9, in den Halbleitergrundkörper 3b hineinreichende Trench-Gates 14 auf. Die Trench-Gates 14 verlaufen durch die n+-dotierten Bereiche 10 hindurch. Die Trench-Gates 14 verlaufen vorzugsweise bis in eine Tiefe von 2µm bis 10µm in den Halbleitergrundkörper 3b hinein. Die Trench-Gates 14 weisen jeweilig ein vorzugsweise aus einem n-dotierten Polysilizium bestehendes Gate 14‘, das mittels einer elektrisch nicht leitenden Isolierung 14‘ des Trench-Gates 14, das vorzugsweise aus Siliziumdioxid besteht, vom Halbleitergrundkörper 3b elektrisch isoliert angeordnet ist, auf. Die Isolierung 14‘ ist zwischen dem jeweiligen Gate 14 und dem Halbleitergrundkörper 3b angeordnet.
  • Der IGBTs 3 weist einen pn-Übergang U auf, dessen elektrischer Durchlasswiderstand mittels der Trench-Gates 14 durch Anlegen einer elektrischen Spannung an die Gates 14‘ gesteuert werden kann. Der pn-Übergang U liegt im Übergangsbereich von dritter Halbleiterschicht 8 zur vierter Halbleiterschicht 9. Der pn-Übergang U weist eine Temperatur, die als Junctiontemperatur bezeichnet wird, auf.
  • Die erste Metallisierung 3a des IGBTs 3 besteht vorzugsweise aus Aluminium oder aus einer Aluminiumlegierung. Die erste Metallisierung 3a kann aber auch mehrere übereinander angeordnete, aus unterschiedlichen Metallen- oder Metalllegierungen bestehende, Metallschichten aufweisen. Die erste Metallisierung 3a des IGBTs 3 kann z.B. den Emitteranschluss des IGBTs 3 ausbilden. Die zweite Metallisierung 3c weist vorzugsweise eine auf dem Halbleitergrundkörper 3b angeordnete Aluminiumschicht 11, eine vorzugsweise aus Silber bestehende Edelmetallschicht 13 und eine zwischen der Aluminiumschicht 11 und der Edelmetallschicht 12 angeordnete Barrieremetallschicht 12 auf. Die Barrieremetallschicht 12 kann in Form einer einzelnen Metallschicht vorliegen oder aus mehreren aufeinander angeordneten Metallschichten bestehen. Die einzelne Metallschicht oder eine der mehreren aufeinander angeordneten Metallschichten der Barrieremetallschicht 12 kann z.B. aus Nickel bestehen. Die Barrieremetallschicht 12 weist vorzugsweise eine Dicke Db von 200nm und 2000nm auf. Die zweite Metallisierung 3c des IGBTs 3 kann z.B. den Kollektoranschluss des IGBTs 3 ausbilden.
  • Ein wie oben beschrieben ausgebildeter IGBT weist ein hohes Wärmeableitvermögen auf.
  • Die Leistungshalbleitereinrichtung 1 weist erfindungsgemäß einen an die erste Metallisierung 3a gebondeten Bonddraht 4 bzw. 4‘ auf, der als mit Aluminium oder einer Aluminiumlegierung 4b ummantelter Kupferdraht 4a oder als dotierter Aluminiumdraht 4‘ ausgebildet ist. Der dotierte Aluminiumdraht 4‘ besteht aus mit einem Zusatzelement, wie z.B. Scandium, dotiertem Aluminium oder dotierter Aluminiumlegierung.
  • Der Bonddraht 4 bzw. 4‘ wird mittels Ultraschallboden an die erste Metallisierung 3a des IGBTs 3 gebondet und hierdurch elektrisch leitend mit der ersten Metallisierung 3a kontaktiert. Beim Ultraschallboden wird der Bonddraht 4 bzw. 4‘ mittels Druck- und Schwingungsbeaufschlagung stoffschlüssig mit der ersten Metallisierung 3a des IGBTs 3 verbunden. Es bildet sich beim Bonden eine Reib-Schweißverbindung zwischen dem Bonddraht 4 bzw. 4‘ und der ersten Metallisierung 3a aus.
  • Die Lastwechselbeständigkeit der Bondverbindung zwischen Bonddraht 4 bzw. 4‘ und der ersten Metallisierung 3a des IGBTs 3 ist bei gleicher Temperaturbelastung und insbesondere bei einer Temperaturbelastung von über 150°C der Bondverbindung erheblich höher als bei Verwendung eines konventionellen Aluminiumbonddrahts, d.h. eines aus undotierten Aluminium oder aus einer undotierten Aluminiumlegierung bestehenden Bonddrahts. Bei der Erfindung ist somit die Bondverbindung zwischen Bonddraht 4 bzw. 4‘ und der ersten Metallisierung 3a selbst bei einer Junctiontemperatur des IGBTs 3 von über 150°C langzeitstabil und kontaktiert somit, selbst wenn im Betrieb des IGBTs die Junctiontemperatur des IGBTs 3 150°C übersteigt, sehr zuverlässig den Bonddraht 4 bzw. 4‘ elektrisch leitend mit der ersten Metallisierung 3a des IGBTs 3.
  • Der IGBT 3 weist eine vom Hersteller des IGBTs, im Allgemeinen in einem Datenblatt, bei einer definierten ersten Spannungsbeaufschlagung und einer definierten ersten Junctiontemperatur Tvj‘, angegebene minimale erste Kurzschlusszeit tSC‘ auf. Durch z.B. externe Erwärmung des IGBTs 3 oder durch entsprechenden Betrieb des IGBTs 3 wird vom Hersteller dabei der pn-Übergang U des IGBTs 3 auf die definierte erste Junctiontemperatur Tvj‘ von z.B. 150°C erwärmt. Die erste Spannungsbeaufschlagung besteht im Allgemeinen z.B. im Anlegen einer auf den Emitter der IGBTs 3 bezogen definierten Spannung VGE von z.B. 15V am Gate des IGBTs 3 bei einer auf den Emitter der IGBTs 3 bezogen anliegenden definierten Zwischenkreisspannung VCC von z.B. 800V. Die zweite Metallisierung 2 des IGBTs 3 ist dabei über eine Lotschicht mit einem Metallschichtbereich eines Substrats (z.B. DCB-Substrat) elektrisch leitend kontaktiert. Die Zwischenkreisspannung VCC wird dabei, gegebenenfalls über eine zwischengeschaltete Induktivität, dem Kollektor des IGBTs 3 als Spannungsbeaufschlagung zugeführt. Infolge des Anlegens einer definierten Spannung VGE von z.B. 15V am Gate des IGBTs 3 schaltet sich der IGBT 3 ein und es fließt ein Kurzschlussstrom vom Kollektor zum Emitter des IGBTs 3 durch den IGBT 3. Die minimale erste Kurzschlusszeit tSC‘ gibt die minimale Zeitdauer an für die der IGBT 3 den Kurzschlussstrom ohne Beschädigung des IGBTs 3 aushält. Eine übliche minimale erste Kurzschlusszeit tSC‘ eines IGBTs beträgt z.B. 10µs.
  • Die Leistungshalbleitereinrichtung 1 weist weiterhin ein Substrat 5 auf, das einen auf einem elektrisch nicht leitenden Isolationskörper 5b des Substrats 5 angeordneten Metallschichtbereich 5a und vorzugsweise einen vom Metallschichtbereich 5a elektrisch isoliert angeordneten, auf dem elektrisch nicht leitenden Isolationskörper 5b des Substrats 5 angeordneten, weiteren Metallschichtbereich 5a‘ aufweist. Die Metallschichtbereiche 5a und 5a‘ können z.B. in Form von Leiterbahnen vorliegen. Die Metallschichtbereiche 5a und 5a‘ sind Bestandteil einer auf dem Isolationskörper 5b angeordneten elektrisch leitenden strukturierten Leitungsschicht 16, die infolge ihrer Struktur den Metallschichtbereich 5a und den weiteren Metallschichtbereich 5a‘ ausbildet. Vorzugsweise weist das Substrat 5 eine elektrisch leitende vorzugsweise unstrukturierte weitere Leitungsschicht 5c auf, wobei der Isolierstoffkörper 5b zwischen der strukturierten Leitungsschicht 16 und der weiteren Leitungsschicht 5c angeordnet ist. Das Substrat 24 kann wie beim Ausführungsbeispiel in Form eines DCB-Substrats (Direct Copper Bonded) oder in Form eines Insulated Metal Substrats vorliegen. Beim Ausführungsbeispiel ist der Isolierstoffkörper 5b als Keramikplatte ausgebildet.
  • Die zweite Metallisierung 3c, genauer ausgedrückt die Edelmetallschicht 13, ist über eine Sinterschicht 2 mit dem Metallschichtbereich 5a des Substrats 5 elektrisch leitend kontaktiert. Die Sinterschicht 2 wurde dabei im Rahmen des Ausführungsbeispiels unter Druck und Temperaturbeaufschlag durch Versinterung einer Metallpartikel enthaltenden Sinterpaste ausgebildet. Die Metallpartikel bestehen vorzugsweise aus Silber, so dass die Sinterschicht 2 vorzugsweise aus Silber besteht. Bei der Erfindung wird ausgenutzt, dass eine Sinterschicht eine sehr hohe Wärmeleitfähigkeit in Kombination mit einer sehr hohen spezifische Wärmekapazität aufweist, so dass eine Sinterschicht wegen der hohe spezifischen Wärmekapazität transient in einem kurzen Zeitraum eine relativ große Wärmemenge bei mäßiger Eigenerwärmung aufnehmen kann und diese auch sehr schnell wieder, aufgrund ihrer hohen Wärmeleitfähigkeit, an das Substrat 5 abgeben kann.
  • Die Leistungshalbleitereinrichtung 1 kann somit derart betrieben werden, dass im Normalbetrieb der Leistungshalbleitereinrichtung, d.h. im fehlerfreien Betrieb, ein Betriebszustand auftritt bei der die Junctiontemperatur Tvj des IGBTs 5° bis 25°C über der minimalen ersten Junctiontemperatur Tvj‘ liegt. Der IGBT 3 kann somit derart betrieben werden, dass über einen längeren ununterbrochen Zeitraum (z.B. für mehr als 1 Stunde) die minimale erste Junctiontemperatur Tvj‘ des IGBTs, die in der Regel vorzugsweise auch die vom Hersteller für den Normalbetrieb des IGBTs vorgesehene maximale Junctiontemperatur Tjmax des IGBTs darstellt, deutlich überschritten wird, ohne dass der IGBT dabei beschädigt wird. Somit kann auch ein vom Hersteller des IGBTs 3 z.B. für den Normalbetrieb bei einer maximalen Junctiontemperatur Tjmax von z.B. 150°C vorgesehener IGBT im Normalbetrieb bis zu einer Junctiontemperatur Tvj von maximal 175°C betrieben werden. Hierdurch wird die elektrische Leistung der Leistungshalbleiereinrichtung 1 erhöht.
  • Die vom Hersteller des IGBTs angegebene minimale erste Kurzschlusszeit tSC‘ des IGBTs verringert sich mit steigender Junctiontemperatur Tvj, weshalb sie vom Hersteller bei einer definierten ersten Junctiontemperatur Tvj‘ angegeben wird. Vorzugsweise weist die Sinterschicht 2 eine derartige Wärmeleitfähigkeit, spezifische Wärmekapazität und Dicke Ds auf, dass, wenn die Junctiontemperatur Tvj des IGBTs 3 25°C über der ersten Junctiontemperatur Tvj‘ liegt, die minimale Kurzschlusszeit tSC‘ des IGBTs 3 bei erster Spannungsbeaufschlagung UGE, UCC des IGBTs 3 mindestens so groß ist wie die minimale erste Kurzschlusszeit tSC‘. Hierdurch ist sichergestellt, dass der IGBT 3, wenn er mit einer bis zu 25° C über der definierten ersten Junctiontemperatur Tvj‘ erhöhten Junctiontemperatur Tvj betrieben wird, mindestens die gleiche Kurzschlussfestigkeit aufweist, wie bei einer Junctiontemperatur Tvj, die der definierten ersten Junctiontemperatur Tvj‘ entspricht, wenn dessen zweite Metallisierung 3c über eine Lotschicht mit dem Substrat 5 elektrisch leitend kontaktiert wäre.
  • Vorzugweise weist die gesamte dem Substrat 5 zugewandte Metallisierungsfläche 3c‘ der zweiten Metallisierung 3c einen Kontakt mit der dem Substrat 5 abgewandten Sinterschichtfläche 2‘ der Sinterschicht 2 auf. Die dem Substrat 5 abgewandte Sinterschichtfläche 2‘ der Sinterschicht 2 ist vorzugsweise mindestens so groß wie die der Sinterschicht 2 zugewandte und mit der Sinterschicht 2 einen Kontakt aufweisende Metallisierungsfläche 3c‘ der zweiten Metallisierung 3c. Hierdurch wird eine sehr gute thermische Anbindung des IGBTs 3 an das Substrat 5 erzielt.
  • Die Dicke Ds der Sinterschicht 2 beträgt vorzugsweise 5µm bis 90µm, insbesondere 5µm bis 75 µm, und insbesondere 5µm bis 40 µm. Je dünner die Dicke Ds der Sinterschicht 2 ist desto besser kann Wärme vom IGBT 3 zum Substrat 5 übertragen werden.
  • Die Wärmeleitfähigkeit der Sinterschicht 2 bei einer Temperatur von 25°C der Sinterschicht 2 ist vorzugsweise größer als 150 W/(m·K), insbesondere größer als 200 W/(m·K) und insbesondere größer als 230 W/(m·K). Die spezifische Wärmekapazität der Sinterschicht 2 bei einer Temperatur von 25°C der Sinterschicht 2 ist vorzugsweise größer als 0,17 J/(g·K), insbesondere größer als 0,2 J/(g·K) und insbesondere größer als 0,24 J/(g·K). Die Sinterschicht 2 kann dann aufgrund ihrer hohen spezifischen Wärmekapazität transient in einem kurzen Zeitraum eine relativ große Wärmemenge bei mäßiger Eigenerwärmung aufnehmen und diese auch sehr schnell wieder, aufgrund ihrer sehr hohen Wärmeleitfähigkeit, an das Substrat 5 abgeben.
  • Im Rahmen des Ausführungsbeispiels ist der Bonddraht 4 bzw. 4‘ an die weitere Metallschichtbereich 5a‘ des Substrats 5 gebondet und hierdurch elektrisch leitend mit dem weiteren Metallschichtbereich 5a kontaktiert, wobei der Übersichtlichkeit halber diese Bondverbindung in 1 nur bezüglich des Bonddrahts 4 dargestellt ist.
  • Die Leistungshalbleitereinrichtung 1 weist im Rahmen des Ausführungsbeispiels eine Grundplatte 15 auf, an die das Substrat 5 thermisch leitend angebunden ist. Das Substrat 5 ist auf der Grundplatte 15 angeordnet, wobei dabei zwischen dem Substrat 5 und der Grundplatte 15 eine Wärmeleitpaste oder eine Verbindungsschicht (z.B. Lot- oder Sinterschicht) angeordnet sein kann. Die Grundplatte 15 kann integraler Bestandteil eines Kühlkörpers sein. Von der Grundplatte 15 aus, können sich Kühlfinnen oder Kühlpins des Kühlköpers erstrecken. Der Kühlkörper kann als Luftkühlkörper oder als Flüssigkeitskühlkörper ausgebildet sein. Alternativ kann, wie beim Ausführungsbeispiel, die Grundplatte 15 auch dafür vorgesehen sein thermisch leitend an einen Kühlkörper angebunden zu werden.
  • Es sei angemerkt, dass im Sinne der vorliegenden Erfindung unter einer Aluminiumlegierung eine Legierung verstanden wird, die mindestens 51% Gewichts-% Aluminium aufweist.
  • Es sei weiterhin angemerkt, dass im Sinne der vorliegenden Erfindung unter einer Aluminiumschicht eine Schicht verstanden wird, die aus Aluminium oder aus einer Aluminiumlegierung besteht.
  • Es sei weiterhin angemerkt, dass im Sinne der vorliegenden Erfindung unter einem Kupferdraht ein aus Kupfer oder aus einer Kupferlegierung bestehender Draht verstanden wird, wobei die Kupferlegierung mindestens 51% Gewichts-% Kupfer aufweist.
  • Es sei an dieser Stelle angemerkt, dass selbstverständlich Merkmale von verschiedenen Ausführungsbeispielen der Erfindung, sofern sich die Merkmale nicht gegenseitig ausschließen, beliebig miteinander kombiniert werden können.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102011111032 A1 [0002]
    • DE 3023528 C2 [0003]

Claims (17)

  1. Leistungshalbleitereinrichtung mit einem einen Halbleitergrundkörper (3b) aufweisenden IGBT (3), einem Bonddraht (4, 4‘) und mit einem Substrat (5), das einen auf einem elektrisch nicht leitenden Isolationskörper (5b) des Substrats (5) angeordneten Metallschichtbereich (5a) aufweist, wobei der Bonddraht (4, 4‘) als mit Aluminium oder einer Aluminiumlegierung (4b) ummantelter Kupferdraht (4a) oder als dotierter Aluminiumdraht (4‘) ausgebildet ist, wobei der IGBT (3) zur elektrisch leitenden Kontaktierung des IGBTs (3) eine erste Metallisierung (3a) und eine zweite Metallisierung (3c) aufweist, wobei der Halbleitergrundkörper (3b) zwischen der ersten und zweiten Metallisierung (3a, 3c) angeordnet ist, wobei der Bonddraht (4, 4‘) an die erste Metallisierung (3a) gebondet ist, wobei die zweite Metallisierung (3c) über einer Sinterschicht (2) mit dem Metallschichtbereich (5a) des Substrats (5) elektrisch leitend kontaktiert ist.
  2. Leistungshalbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der IGBT (3) eine vom Hersteller des IGBTs (3), bei einer definierten ersten Spannungsbeaufschlagung (UGE, UCC) und einer definierten ersten Junctiontemperatur (Tvj‘), angegebene minimale erste Kurzschlusszeit (tSC‘) aufweist, wobei die Sinterschicht (2) eine derartige Wärmeleitfähigkeit, spezifische Wärmekapazität und Dicke (Ds) aufweist, dass, wenn die Junctiontemperatur (Tvj) des IGBTs 25°C über der ersten Junctiontemperatur (Tvj‘) liegt, die minimale Kurzschlusszeit (tSC) des IGBTs (3) bei erster Spannungsbeaufschlagung (UGE, UCC) des IGBTs (3) mindestens so groß ist wie die minimale erste Kurzschlusszeit (tSC‘).
  3. Leistungshalbleitereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Sinterschicht (2) aus Silber besteht.
  4. Leistungshalbleitereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Dicke (Ds) der Sinterschicht (2) 5µm bis 90µm, insbesondere 5µm bis 75 µm, und insbesondere 5µm bis 40 µm beträgt.
  5. Leistungshalbleitereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Wärmeleitfähigkeit der Sinterschicht (2) bei 25°C größer als 150 W/(m·K), insbesondere größer als 200 W/(m·K) und insbesondere größer als 230 W/(m·K) ist.
  6. Leistungshalbleitereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die spezifische Wärmekapazität der Sinterschicht (2) bei 25°C größer als 0,17 J/(g·K), insbesondere größer als 0,2 J/(g·K) und insbesondere größer als 0,24 J/(g·K) ist.
  7. Leistungshalbleitereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine dem Substrat (5) abgewandte Sinterschichtfläche (2‘) der Sinterschicht (2) mindestens so groß ist wie eine der Sinterschicht (2) zugewandte und mit der Sinterschicht (2) einen Kontakt aufweisende Metallisierungsfläche (3c‘) der zweiten Metallisierung (3c).
  8. Leistungshalbleitereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste Junctiontemperatur (Tvj‘) 150°C beträgt.
  9. Leistungshalbleitereinrichtung nach einem der vorhergehenden Ansprüchen, dadurch gekennzeichnet, dass die erste Metallisierung (3c) aus Aluminium oder aus einer Aluminiumlegierung ausgebildet ist.
  10. Leistungshalbleitereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die zweite Metallisierung (3c) eine auf dem Halbleitergrundkörper (3b) angeordnete Aluminiumschicht (11), eine Edelmetallschicht (13) und eine zwischen der Aluminiumschicht (11) und der Edelmetallschicht (13) angeordnete Barrieremetallschicht (12) aufweist, wobei die Edelmetallschicht (13) einen direkten Kontakt mit der Sinterschicht (2) aufweist.
  11. Leistungshalbleitereinrichtung nach Anspruch 10, dadurch gekennzeichnet, dass die Barrieremetallschicht (12) eine Dicke (Db) von 200nm bis 2000nm aufweist.
  12. Leistungshalbleitereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der IGBT Trench-Gates (14) aufweist.
  13. Leistungshalbleitereinrichtung nach Anspruch 12, dadurch gekennzeichnet, dass die Trench-Gates (14) bis in eine Tiefe (S) von 2µm bis 10µm in den Halbleitergrundkörper (3c) hineinreichen.
  14. Leistungshalbleitereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Substrat (5) thermisch leitend an eine Grundplatte (15) angebunden ist.
  15. Leistungshalbleitereinrichtung nach Anspruch 14, dadurch gekennzeichnet, dass die Grundplatte (15) integraler Bestandteil eines Kühlkörpers ist.
  16. Verfahren zum Betrieb einer Leistungshalbleitereinrichtung (1) mit einem einen Halbleitergrundkörper (3b) aufweisenden IGBT (3), einem Bonddraht (4, 4‘) und mit einem Substrat (5), das einen auf einem elektrisch nicht leitenden Isolationskörper (5b) des Substrats (5) angeordneten Metallschichtbereich (5a) aufweist, wobei der Bonddraht (4, 4‘) als mit Aluminium oder einer Aluminiumlegierung (4b) ummantelter Kupferdraht (4a) oder als dotierter Aluminiumdraht (4‘) ausgebildet ist, wobei der IGBT (3) zur elektrisch leitenden Kontaktierung des IGBTs (3) eine erste Metallisierung (3a) und eine zweite Metallisierung (3c) aufweist, wobei der Halbleitergrundkörper (3b) zwischen der ersten und zweiten Metallisierung (3b, 3c) angeordnet ist, wobei der Bonddraht (4, 4‘) an die erste Metallisierung (3a) gebondet ist, wobei die zweite Metallisierung (3c) über einer Sinterschicht (2) mit dem Metallschichtbereich (5a) des Substrats (5) elektrisch leitend kontaktiert ist, wobei der IGBT (3) eine vom Hersteller des IGBTs (3), bei einer definierten ersten Spannungsbeaufschlagung (UGE, UCC) und einer definierten ersten Junctiontemperatur (Tvj‘), angegebene minimale erste Kurzschlusszeit (tSC‘) aufweist, wobei die Leistungshalbleitereinrichtung (1) derart betrieben wird, dass im Normalbetrieb der Leistungshalbleitereinrichtung (1) ein Betriebszustand auftritt bei der die Junctiontemperatur (Tvj) des IGBTs (3) 5° bis 25°C über der ersten Junctiontemperatur (Tvj‘) liegt.
  17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass die Sinterschicht (2) eine derartige Wärmeleitfähigkeit, spezifische Wärmekapazität und Dicke (Ds) aufweist, dass wenn die Junctiontemperatur (Tvj) des IGBTs (3) 25°C über der ersten Junctiontemperatur (Tvj‘) liegt, die minimale Kurzschlusszeit (tSC) des IGBTs (3) bei erster Spannungsbeaufschlagung (UGE, UCC) des IGBTs (3) mindestens so groß ist wie die minimale erste Kurzschlusszeit (tSC‘).
DE102016107287.7A 2016-04-20 2016-04-20 Leistungshalbleitereinrichtung und Verfahren zum Betrieb einer Leistungshalbleitereinrichtung Ceased DE102016107287A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102016107287.7A DE102016107287A1 (de) 2016-04-20 2016-04-20 Leistungshalbleitereinrichtung und Verfahren zum Betrieb einer Leistungshalbleitereinrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016107287.7A DE102016107287A1 (de) 2016-04-20 2016-04-20 Leistungshalbleitereinrichtung und Verfahren zum Betrieb einer Leistungshalbleitereinrichtung

Publications (1)

Publication Number Publication Date
DE102016107287A1 true DE102016107287A1 (de) 2017-11-09

Family

ID=60119460

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016107287.7A Ceased DE102016107287A1 (de) 2016-04-20 2016-04-20 Leistungshalbleitereinrichtung und Verfahren zum Betrieb einer Leistungshalbleitereinrichtung

Country Status (1)

Country Link
DE (1) DE102016107287A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018122823A1 (de) * 2018-09-18 2020-03-19 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterbauelement mit einem Halbleiterkörper und einer auf dem Halbleiterkörper angeordneter Metallisierung

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3023528C2 (de) 1980-06-24 1984-11-29 W.C. Heraeus Gmbh, 6450 Hanau Aluminium enthaltender Feinstdraht
DE3414065A1 (de) * 1984-04-13 1985-12-12 Siemens AG, 1000 Berlin und 8000 München Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung
DE102008009510B3 (de) * 2008-02-15 2009-07-16 Danfoss Silicon Power Gmbh Verfahren zum Niedertemperatur-Drucksintern
DE102009002065A1 (de) * 2008-03-31 2009-10-15 Infineon Technologies Ag Modul mit stabiler Lötverbindung
DE102011111032A1 (de) 2011-08-19 2013-02-21 Semikron Elektronik Gmbh & Co. Kg Verfahren zum Aufbau von Leistungs-Halbleitermodulen sowie ein nach dem Verfahren hergestelltes Leistungs-Halbleitermodul
EP2677541A1 (de) * 2012-06-19 2013-12-25 ABB Technology AG Verfahren zum Drahtbonden eines Leistungshalbleiterbausteins sowie die enstprechende Vorrichtung
US20140042624A1 (en) * 2012-07-31 2014-02-13 Ixys Corporation Power MOSFET Having Selectively Silvered Pads for Clip and Bond Wire Attach
JP2014047417A (ja) * 2012-09-03 2014-03-17 Tanaka Electronics Ind Co Ltd アルミニウム合金ボンディングワイヤ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3023528C2 (de) 1980-06-24 1984-11-29 W.C. Heraeus Gmbh, 6450 Hanau Aluminium enthaltender Feinstdraht
DE3414065A1 (de) * 1984-04-13 1985-12-12 Siemens AG, 1000 Berlin und 8000 München Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung
DE102008009510B3 (de) * 2008-02-15 2009-07-16 Danfoss Silicon Power Gmbh Verfahren zum Niedertemperatur-Drucksintern
DE102009002065A1 (de) * 2008-03-31 2009-10-15 Infineon Technologies Ag Modul mit stabiler Lötverbindung
DE102011111032A1 (de) 2011-08-19 2013-02-21 Semikron Elektronik Gmbh & Co. Kg Verfahren zum Aufbau von Leistungs-Halbleitermodulen sowie ein nach dem Verfahren hergestelltes Leistungs-Halbleitermodul
EP2677541A1 (de) * 2012-06-19 2013-12-25 ABB Technology AG Verfahren zum Drahtbonden eines Leistungshalbleiterbausteins sowie die enstprechende Vorrichtung
US20140042624A1 (en) * 2012-07-31 2014-02-13 Ixys Corporation Power MOSFET Having Selectively Silvered Pads for Clip and Bond Wire Attach
JP2014047417A (ja) * 2012-09-03 2014-03-17 Tanaka Electronics Ind Co Ltd アルミニウム合金ボンディングワイヤ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Scheuermann U.: Extension of Operation Temperure Range to 200°C Enable by Al/Cu Wire Bonds. Issue 4. Power Electronics Europe : Power Electronics Europe, 2012 (Power Electronics Europe). - ISBN Power Electronics Europe *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018122823A1 (de) * 2018-09-18 2020-03-19 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterbauelement mit einem Halbleiterkörper und einer auf dem Halbleiterkörper angeordneter Metallisierung
DE102018122823B4 (de) * 2018-09-18 2021-07-08 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitereinrichtung

Similar Documents

Publication Publication Date Title
DE102014212376B4 (de) Halbleitervorrichtung
DE102005054872B4 (de) Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE112018005978T5 (de) Halbleitervorrichtung
DE102012222791A1 (de) Verfahren zur Kontaktierung eines Halbleiters und Halbleiterbauelement mit erhöhter Stabilität gegenüber thermomechanischen Einflüssen
DE102005049687A1 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad
EP2940731B1 (de) Transistoranordnung für einen spannverband und spannverband mit zumindest einer solchen transistoranordnung
DE10236455A1 (de) Halbleiterbauelement
EP3794641B1 (de) Entwärmungsanordnung für ein halbleiterleistungsmodul
DE102013200526B4 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE2847853A1 (de) Presspackung-halbleitervorrichtung
DE102014101712A1 (de) Halbleiterbauelement mit Umgehungsfunktionalität und Verfahren dafür
EP4118681A1 (de) Leistungshalbleitermodul mit zumindest einem leistungshalbleiterelement
DE102009001028B4 (de) Verfahren zur Herstellung einer Bondverbindung
DE112014000862T5 (de) Halbleitervorrichtung
DE112013002516T5 (de) Halbleitervorrichtung
DE102013217801B4 (de) Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
WO2014000988A1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
DE112009004978T5 (de) Leistungshalbleitervorrichtung
DE102014105790A1 (de) Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur
EP2704194B1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
EP1825511B1 (de) Halbleiterschaltmodul
DE102016107287A1 (de) Leistungshalbleitereinrichtung und Verfahren zum Betrieb einer Leistungshalbleitereinrichtung
DE112017004170T5 (de) Halbleitereinheit
DE102015120913A1 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102014221687B4 (de) Leistungshalbleitermodul mit kurzschluss-ausfallmodus

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final