DE112017004170T5 - Halbleitereinheit - Google Patents

Halbleitereinheit Download PDF

Info

Publication number
DE112017004170T5
DE112017004170T5 DE112017004170.8T DE112017004170T DE112017004170T5 DE 112017004170 T5 DE112017004170 T5 DE 112017004170T5 DE 112017004170 T DE112017004170 T DE 112017004170T DE 112017004170 T5 DE112017004170 T5 DE 112017004170T5
Authority
DE
Germany
Prior art keywords
layer
electrode
barrier metal
semiconductor
semiconductor unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112017004170.8T
Other languages
English (en)
Inventor
Hiroyoshi Suzuki
Hiroaki Okabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112017004170T5 publication Critical patent/DE112017004170T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die Aufgabe der vorliegenden Erfindung besteht darin, Risse in der isolierenden Zwischenschicht zu unterbinden, die einem Wachsen von Cu-Kristallkörnern zugeschrieben werden. Die Halbleitereinheit (101) weist Folgendes auf: einen Source-Bereich (5), eine isolierende Zwischenschicht (7), die aus Siliciumoxid hergestellt ist, einen Öffnungsbereich aufweist und auf dem Source-Bereich (5) ausgebildet ist, eine Cu-Elektrode (1), die durch den Öffnungsbereich der isolierenden Zwischenschicht (7) hindurch mit dem Source-Bereich (5) elektrisch verbunden ist, wobei sich ein Endbereich derselben auf der isolierenden Zwischenschicht (7) innerhalb eines Endbereichs der isolierenden Zwischenschicht (7) befindet, sowie eine Spannungsabbauschicht (13), die zwischen der Cu-Elektrode (1) und der isolierenden Zwischenschicht (7) ausgebildet ist, aus einem Material mit einem Bruchzähigkeitswert hergestellt ist, der höher als jener der isolierenden Zwischenschicht (7) ist, und sich von der Innenseite zur Außenseite des Endbereichs der Cu-Elektrode (1) erstreckt.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Struktur für eine Abschwächung oder ein Auffangen von Stößen während eines Draht-Bondings einer Halbleitereinheit.
  • STAND DER TECHNIK
  • Siliciumcarbid (SiC) weist eine größere Bandlücke auf als Silicium (Si). Daher kann ein Halbleiterelement, das SiC verwendet, bei einer höheren Temperatur betrieben werden als ein Halbleiterelement, das Si verwendet, das bei weniger als 200 °C betrieben wird.
  • Für ein Halbleiterelement, das bei weniger als 200 °C betrieben wird, wird eine Oberflächenelektrode verwendet, die hauptsächlich aus Aluminium (Al) besteht, ein Al-Draht wird an die Oberflächenelektrode gebondet, und wenn derartige Halbleiterelemente bei einer Temperatur betrieben werden, die über 200 °C hinausgeht, besteht ein Problem dahingehend, dass die Form der Oberflächenelektrode und des Drahts verändert werden und die Zuverlässigkeit derselben verringert wird. Daher hat man Kupfer (Cu) mit einer hohen Zuverlässigkeit bei einer hohen Temperatur als Material für die Oberflächenelektrode und den Draht anstelle von Al untersucht.
  • Im Vergleich zu einem Al-Draht weist ein Cu-Draht bei einem Bonding an die Oberflächenelektrode jedoch eine hohe Stoßwirkung auf ein Element auf, und daher besteht ein Problem in Bezug auf Elementdefekte. Wenn ein Cu-Draht verwendet wird, ist es dementsprechend notwendig, die Struktur der Oberflächenelektrode zu konzipieren, an die der Cu-Draht gebondet wird.
  • Im Hinblick darauf wird in dem Patentdokument 1 vorgeschlagen, dass ein Stöße absorbierender Träger gebildet wird, indem eine isolierende Zwischenschicht geöffnet wird, die auf einer Kontaktstelle einer integrierten Schaltung oder der Kollektor-Elektrode des Halbleiterelements ausgebildet ist, und eine Elektrode aus einer dicken Cu-Schicht, die durch den Öffnungsbereich der isolierenden Zwischenschicht hindurch mit der Kollektor-Elektrode verbunden ist, auf der Kollektor-Elektrode des Elements gebildet wird, so dass Stöße, die zum Zeitpunkt eines Bondings des Drahts an die Elektrode aus einer dicken Schicht auftreten, mittels der Elektrode aus einer dicken Cu-Schicht und des Stöße absorbierenden Trägers aufgefangen oder absorbiert werden.
  • DOKUMENT ZUM STAND DER TECHNIK
  • Patentdokument
  • Patentdokument 1: Japanische Patentanmeldungs-Offenlegungsschrift JP 2006-165 515 A
  • KURZBESCHREIBUNG
  • Mit der Erfindung zu lösendes Problem
  • Bei der Struktur gemäß dem Patentdokument 1 ist die Cu-Elektrode jedoch nur durch eine Barrierenmetallschicht hindurch an die isolierende Zwischenschicht gebondet, daher kontrahiert die Cu-Elektrode aufgrund des Wachsens von Kristallkörnern in der Cu-Elektrode, wenn die Temperatur der Cu-Elektrode während der Herstellung des Produkts oder während des Betriebs des Elements hoch wird, und an der isolierenden Zwischenschicht liegen mechanische Spannungen an; infolgedessen kann die isolierende Zwischenschicht brechen.
  • Im Hinblick auf das vorstehende Problem besteht die Aufgabe der vorliegenden Erfindung darin, Risse in der isolierenden Zwischenschicht aufgrund des Wachsens von Cu-Kristallkörnern zu unterbinden.
  • Mittel zum Lösen des Problems
  • Die Halbleitereinheit gemäß der vorliegenden Erfindung weist Folgendes auf: eine Halbleiterschicht, eine aus Siliciumoxid bestehende isolierende Zwischenschicht, die einen Öffnungsbereich aufweist und auf der Halbleiterschicht ausgebildet ist, eine Cu-Elektrode, die durch den Öffnungsbereich der isolierenden Zwischenschicht hindurch mit der Halbleiterschicht elektrisch verbunden ist, wobei sich ein Endbereich derselben auf der isolierenden Zwischenschicht innerhalb eines Endbereichs der isolierenden Zwischenschicht befindet, sowie eine Spannungsabbauschicht, die zwischen der Cu-Elektrode und der isolierenden Zwischenschicht ausgebildet ist, die aus einem Material mit einem Bruchzähigkeitswert besteht, der höher als jener der isolierenden Zwischenschicht ist, und die sich von der Innenseite zur Außenseite des Endbereichs der Cu-Elektrode erstreckt.
  • Effekte der Erfindung
  • Die Halbleitereinheit gemäß der vorliegenden Erfindung weist Folgendes auf: eine Halbleiterschicht, eine aus Siliciumoxid bestehende isolierende Zwischenschicht, die einen Öffnungsbereich aufweist und auf der Halbleiterschicht ausgebildet ist, eine Cu-Elektrode, die durch den Öffnungsbereich der isolierenden Zwischenschicht hindurch mit der Halbleiterschicht elektrisch verbunden ist, wobei sich ein Endbereich derselben auf der isolierenden Zwischenschicht innerhalb eines Endbereichs der isolierenden Zwischenschicht befindet, sowie eine Spannungsabbauschicht, die zwischen der Cu-Elektrode und der isolierenden Zwischenschicht ausgebildet ist, die aus einem Material mit einem Bruchzähigkeitswert besteht, der höher als jener der isolierenden Zwischenschicht ist, und die sich von der Innenseite zur Außenseite des Endbereichs der Cu-Elektrode erstreckt.
  • Daher absorbieren die isolierende Zwischenschicht und die Cu-Elektrode Stöße während des Bondings eines Cu-Drahts, und Elementdefekte des Halbleiterelements können unterbunden werden. Darüber hinaus können von der Cu-Elektrode erzeugte mechanische Spannungen, die dem Wachsen von Cu-Kristallkörnern bei einer hohen Temperatur zugeschrieben werden, mittels der Spannungsabbauschicht abgebaut werden, so dass das Entstehen von Rissen in der isolierenden Zwischenschicht unterbunden werden kann.
  • Diese und weitere Ziele, Merkmale Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung in Verbindung mit den beigefügten Zeichnungen noch deutlicher ersichtlich.
  • Figurenliste
  • In den Figuren zeigen:
    • 1 eine Querschnittsansicht, die eine Konfiguration eines Leistungs-Halbleiterelements gemäß Ausführungsform 1 darstellt;
    • 2 eine Querschnittsansicht, die eine Konfiguration einer Halbleitereinheit gemäß Ausführungsform 1 darstellt;
    • 3 eine Querschnittsansicht, die eine Konfiguration einer Halbleitereinheit gemäß einer Modifikation der Ausführungsform 1 darstellt;
    • 4 eine Querschnittsansicht, die eine Konfiguration einer Halbleitereinheit gemäß Ausführungsform 2 darstellt;
    • 5 eine Querschnittsansicht, die eine Konfiguration einer Halbleitereinheit gemäß Ausführungsform 3 darstellt;
    • 6 eine Querschnittsansicht, die eine Konfiguration einer Halbleitereinheit gemäß einer Modifikation der Ausführungsform 3 darstellt;
    • 7 eine Querschnittsansicht, die eine Konfiguration einer Halbleitereinheit gemäß Ausführungsform 4 darstellt.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Ausführungsform 1
  • Konfiguration
  • 1 ist eine Querschnittsansicht, die eine Konfiguration eines Leistungs-Halbleiterelements gemäß Ausführungsform 1 darstellt. Im Folgenden wird die Konfiguration des Leistungs-Halbleiterelements 12 beschrieben. Für ein Substrat des Leistungs-Halbleiterelements 12 wird ein SiC-Substrat 3 verwendet, und auf diesem ist eine Elementstruktur ausgebildet. Wenn das SiC-Substrat verwendet wird, kann ein Halbleiterelement mit geringen Verlusten hergestellt werden, das im Vergleich zu dem herkömmlicherweise verwendeten Si-Substrat zu einem Betrieb mit hoher Geschwindigkeit und einem Betrieb bei hoher Temperatur in der Lage ist. In 1 ist das Leistungs-Halbleiterelement 12 als ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) gezeigt.
  • Auf einer Oberflächenseite des SiC-Substrats 3 ist mittels epitaxialen Aufwachsens eine Drift-Schicht 2 gebildet, und auf der Seite der rückwärtigen Oberfläche desselben ist eine rückseitige Elektrode 4 ausgebildet, die mit dem SiC-Substrat 3 elektrisch verbunden ist. Auf der Oberflächenschicht der Drift-Schicht 2 ist partiell ein Basis-Bereich 10 ausgebildet, und auf der Oberflächenschicht des Basis-Bereichs 10 ist partiell ein Source-Bereich 5 ausgebildet.
  • Bei einer Oberfläche des Basis-Bereichs 10 zwischen dem Source-Bereich 5 und der Drift-Schicht 2 handelt es sich um einen Kanalbereich des Leistungs-Halbleiterelements 12. Ein Basis-Kontaktbereich 11 ist so ausgebildet, dass er den Source-Bereich 5 von der Oberfläche des Source-Bereichs 5 aus durchdringt und bis zu dem Basis-Bereich 10 reicht. Der Basis-Bereich 10, der Source-Bereich 5 und der Basis-Kontaktbereich 11 werden mittels einer Ionenimplantation und eines Aktivierungs-Tempervorgangs gebildet.
  • Auf dem Kanalbereich des Leistungs-Halbleiterelements 12 ist durch eine Gate-Oxidschicht 9 eine Gate-Elektrode 8 ausgebildet. Das heißt, der Kanalbereich liegt der Gate-Elektrode 8 durch die Gate-Oxidschicht 9 hindurch gegenüber, und während eines Ein-Betriebs wird eine Inversionsschicht gebildet. Für die Gate-Oxidschicht 9 kann Siliciumoxid (SiO2) verwendet werden, und für die Gate-Elektrode 8 kann Polysilicium verwendet werden. Die Gate-Elektrode 8 ist mit einer isolierenden Zwischenschicht 6 bedeckt, die ein Kontaktloch aufweist. Für die isolierende Zwischenschicht 6 kann SiO2 verwendet werden. Bei dem Vorstehenden handelt es sich um die Konfiguration des Leistungs-Halbleiterelements 12.
  • 2 ist eine Querschnittsansicht, die eine Konfiguration einer das Leistungs-Halbleiterelement 12 aufweisenden Halbleitereinheit 101 darstellt. Im Folgenden wird die Konfiguration der Halbleitereinheit 101 beschrieben. Auf der Oberfläche des Leistungs-Halbleiterelements 12 ist partiell eine aus SiO2 hergestellte isolierende Zwischenschicht 7 ausgebildet. Die isolierende Zwischenschicht 7 ist in einem Bereich, in dem eine Cu-Elektrode 1 ausgebildet ist, in einer Draufsicht so ausgebildet, dass sie die Mitte der Cu-Elektrode 1 mit einem Öffnungsbereich in Bezug auf die Mitte der Cu-Elektrode 1 umgibt. Daher ist ein Bereich der isolierenden Zwischenschicht 7 auch unter der Cu-Elektrode 1 ausgebildet. Außerdem befindet sich der Endbereich der isolierenden Zwischenschicht 7 außerhalb des Endbereichs der Cu-Elektrode 1.
  • Auf der isolierenden Zwischenschicht 7 ist eine Spannungsabbauschicht 13 ausgebildet. Wie die isolierende Zwischenschicht 7 weist die Spannungsabbauschicht 13 einen Öffnungsbereich in Bezug auf die Mitte der Cu-Elektrode 1 auf, und ihre Öffnungsbreite ist kleiner als die Öffnungsbreite der isolierenden Zwischenschicht 7. Daher ist der Endbereich der isolierenden Zwischenschicht 7 an dem Öffnungsbereich der isolierenden Zwischenschicht 7 mit der Spannungsabbauschicht 13 bedeckt.
  • Die Spannungsabbauschicht 13 ist aus einem Material mit einem Bruchzähigkeitswert hergestellt, der höher als jener der aus SiO2 bestehenden isolierenden Zwischenschicht 7 ist. Als ein Material für die Spannungsabbauschicht 13 können zum Beispiel Al, Polyimid, Siliciumnitrid und so weiter aufgeführt werden. Die Dicke der Spannungsabbauschicht 13 ist wünschenswerterweise gleich 100 nm oder größer, und wenn diese gleich 200 nm oder größer ist, kann das Entstehen von Rissen in der isolierenden Zwischenschicht 7 zuverlässiger unterbunden werden.
  • Bei Verwendung von Siliciumnitrid als Material für die Spannungsabbauschicht 13 hat sich experimentell bestätigt, dass das Entstehen von Rissen in der isolierenden Zwischenschicht 7 durch Vorgeben der Dicke mit 200 nm unterbunden werden kann, auch wenn eine relativ dicke Cu-Elektrode mit einer Dicke ausgebildet wird, die über 30 µm hinausgeht.
  • Die Cu-Elektrode 1 ist auf der Spannungsabbauschicht 13 ausgebildet. Insbesondere ist die Cu-Elektrode 1 durch die Spannungsabbauschicht 13 an dem Öffnungsbereich der Spannungsabbauschicht 13 mit dem Source-Bereich 5 des Leistungs-Halbleiterelements 12 elektrisch verbunden, und die Cu-Elektrode 1 fungiert als eine Oberflächenelektrode des Leistungs-Halbleiterelements 12. Die Dicke der Cu-Elektrode 1 ist zum Beispiel gleich 15 µm oder größer. Diese ist zum Abschwächen oder Auffangen von Stößen, die zum Zeitpunkt eines Bondings der Cu-Drähte 16 an die Cu-Elektrode 1 auf das Leistungs-Halbleiterelement 12 einwirken, derart konfiguriert, dass eine Elementzerstörung des Leistungs-Halbleiterelements 12 verhindert wird.
  • Wie in 2 dargestellt, befindet sich der Endbereich der Cu-Elektrode 1 innerhalb des Endbereichs der Spannungsabbauschicht 13. Das heißt, gemäß 2 befindet sich das linke Ende der Cu-Elektrode 1 auf der rechten Seite des linken Endes der Spannungsabbauschicht 13, und das rechte Ende der Cu-Elektrode 1 befindet sich auf der linken Seite des rechten Endes der Spannungsabbauschicht 13.
  • Die isolierende Zwischenschicht 7, die Spannungsabbauschicht 13 und die Cu-Elektrode 1 sind mit einem Polyimid 15 bedeckt. Das Polyimid 15 ist von dem oberen Ende des Leistungs-Halbleiterelements 12 aus über der Cu-Elektrode 1 ausgebildet und fungiert als Schutzschicht.
  • Das Polyimid 15 weist einen Öffnungsbereich auf der Cu-Elektrode 1 auf, und die Cu-Drähte 16 sind in dem Öffnungsbereich desselben an die Cu-Elektrode 1 gebondet. Bei dem Leistungs-Halbleiter ist die zu handhabende Stromstärke hoch, daher wird ein dicker Draht mit einem Durchmesser Ø von 100 µm oder mehr für den Cu-Draht 16 verwendet, so dass ein hoher Strom fließen kann. Die Anzahl von Cu-Drähten 16 kann in Abhängigkeit von der Stromstärke, die aus dem Leistungs-Halbleiterelement 12 abgezogen wird, gleich Eins sein, oder es können mehrere Drähte sein.
  • Wenngleich reines Cu als Material für den Cu-Draht 16 verwendet werden kann, ist das Material nicht auf dieses beschränkt, und es kann auch ein Material verwendet werden, das Cu als eine Hauptkomponente aufweist und das in einem Gewichtsverhältnis einen Cu-Gehalt von 50% oder mehr aufweist. Außerdem kann ein Cu-Draht 16 verwendet werden, bei dem Cu mit A1 oder einem anderen Metall oder mit einer organischen Schicht beschichtet ist.
  • Die rückwärtige Oberfläche des Leistungs-Halbleiterelements 12 ist mittels eines Bonding-Materials 17, wie beispielsweise mittels eines Lots, elektrisch und mechanisch an eine Basis-Platte 18 gebondet.
  • Beim Stand der Technik besteht ein Problem dahingehend, dass Cu-Kristallkörner der Cu-Elektrode 1 wachsen, wenn die Temperatur der Cu-Elektrode 1 während einer Herstellung des Produkts oder eines Betriebs der Einheit hoch wird, so dass an der isolierenden Zwischenschicht 7 unter der Cu-Elektrode 1 mechanische Spannungen anliegen, und dies trägt zu Rissen bei, die in der isolierenden Zwischenschicht 7 entstehen.
  • Bei der Konfiguration der Halbleitereinheit 101 gemäß Ausführungsform 1 ist die Spannungsabbauschicht 13 jedoch zwischen der Cu-Elektrode 1 und der isolierenden Zwischenschicht 7 vorhanden, daher werden dem Wachsen der Cu-Kristallkörner zugeschriebene mechanische Spannungen mittels der Spannungsabbauschicht 13 absorbiert, und eine Rissbildung in der isolierenden Zwischen-schicht 7 kann unterbunden werden.
  • Modifikation
  • Ein Bereich der Spannungsabbauschicht 13 oder die gesamte Schicht 13 kann durch eine Barrierenmetallschicht 14 gebildet sein, die einen höheren Bruchzähigkeitswert als die aus SiO2 bestehende isolierende Zwischenschicht 7 aufweist. 3 ist eine Querschnittsansicht, die einen Aufbau einer Halbleitereinheit 102 darstellt, bei der ein Bereich der Spannungsabbauschicht 13 durch die Barrierenmetallschicht 14 gebildet ist. Abgesehen von der Spannungsabbauschicht 13 ist die Konfiguration der Halbleitereinheit 102 ähnlich wie jene der Halbleitereinheit 101.
  • Auf die Spannungsabbauschicht 13, mit Ausnahme der Barrierenmetallschicht 14, wird als eine Nicht-Barrierenmetall-Spannungsabbauschicht 21 Bezug genommen. Das heißt, bei der Halbleitereinheit 102 weist die Spannungsabbauschicht 13 die Nicht-Barrierenmetall-Spannungsabbauschicht 21 und die Barrierenmetallschicht 14 auf. Die Nicht-Barrierenmetall-Spannungsabbauschicht 21 weist an einer Position, die in einer Draufsicht mit der Mitte der Cu-Elektrode 1 überlappt, einen Öffnungsbereich auf. Die Barrierenmetallschicht 14 ist so ausgebildet, dass sie die Nicht-Barrierenmetall-Spannungsabbauschicht 21 und den Öffnungsbereich derselben bedeckt.
  • Mittels der Barrierenmetallschicht 14 kann eine Diffusion von Cu in den Source-Bereich 5 und die Nicht-Barrierenmetall-Spannungsabbauschicht 21 verhindert werden. Für die Barrierenmetallschicht 14 wird Folgendes verwendet: ein Metall, wie beispielsweise Wolfram (W), Tantal (Ta), Molybdän (Mo) und Titan (Ti), ein Nitrid, wie beispielsweise Titannitrid (TiN), Titansiliciumnitrid (TiSiN), Wolframnitrid (WN) und Tantalnitrid (TaN), ein Metallcarbid, wie beispielsweise Tantalcarbid (TaC) und Titancarbid (TiC).
  • In der vorstehenden Beschreibung wird das SiC-Substrat als Halbleitersubstrat des Leistungs-Halbleiterelements 12 verwendet, es kann jedoch ein anderes Halbleitersubstrat verwendet werden, wie beispielsweise ein Si-Substrat. Zusätzlich zu dem MOSFET kann es sich bei dem Halbleiterelement 12 um ein anderes Leistungs-Halbleiterelement handeln, wie beispielsweise einen Bipolartransistor mit isoliertem Gate (IGBT) oder dergleichen, ein Leistungs-Halbleiterelement mit einer isolierten Gate-Elektrode, eine Schottky-Barrieren-Diode, eine PN-Diode oder dergleichen.
  • Effekt
  • Die Halbleitereinheit 101 gemäß Ausführungsform 1 weist Folgendes auf: den Source-Bereich 5, bei dem es sich um eine Halbleiterschicht handelt, die isolierende Zwischenschicht 7, die aus Siliciumoxid besteht, einen Öffnungsbereich aufweist und auf dem Source-Bereich 5 ausgebildet ist, die Cu-Elektrode 1, die durch den Öffnungsbereich der isolierenden Zwischenschicht 7 hindurch mit dem Source-Bereich 5 elektrisch verbunden ist und deren Endbereich sich auf der isolierenden Zwischenschicht 7 innerhalb des Endbereichs der isolierenden Zwischenschicht 7 befindet, sowie die Spannungsabbauschicht 13, die zwischen der Cu-Elektrode 1 und der isolierenden Zwischenschicht 7 ausgebildet ist, aus einem Material mit einem Bruchzähigkeitswert besteht, der höher als jener der isolierenden Zwischenschicht 7 ist, und sich von der Innenseite zur Außenseite des Endbereichs der Cu-Elektrode 1 über diesen erstreckt.
  • Daher absorbieren die isolierende Zwischenschicht 7 und die Cu-Elektrode 1 Stöße während eines Bondings von Cu-Drähten, und Elementdefekte des Halbleiterelements können unterbunden werden. Darüber hinaus können von der Cu-Elektrode 1 erzeugte mechanische Spannungen, die dem Wachsen von Cu-Kristallkörnern bei einer hohen Temperatur zugeschrieben werden, mittels der Spannungsabbauschicht 13 abgebaut werden, und daher kann das Entstehen von Rissen in der isolierenden Zwischenschicht 7 unterbunden werden.
  • Bei der Halbleitereinheit 101 ist die Spannungsabbauschicht 13, die einen Öffnungsbereich aufweist, auf dem Öffnungsbereich der isolierenden Zwischenschicht 7 ausgebildet, und das Ende des Öffnungsbereichs der Spannungsabbauschicht 13 befindet sich innerhalb des Endes des Öffnungsbereichs der isolierenden Zwischenschicht 7. Daher ist die Cu-Elektrode 1 durch den Öffnungsbereich der Spannungsabbauschicht 13 und den Öffnungsbereich der isolierenden Zwischenschicht 7 hindurch mit dem Source-Bereich 5 elektrisch verbunden.
  • Darüber hinaus handelt es sich bei einem Bereich der Spannungsabbauschicht 13 oder der gesamten Schicht 13 in der Halbleitereinheit 102 um die Barrierenmetallschicht 14, und daher kann eine Diffusion von Cu in den Source-Bereich 5 mittels der Barrierenmetallschicht 14 verhindert werden.
  • Außerdem weist die Spannungsabbauschicht 13 in der Halbleitereinheit 102 die Barrierenmetallschicht 14 und die Nicht-Barrierenmetall-Spannungsabbauschicht 21 auf, und die Nicht-Barrierenmetall-Spannungsabbauschicht 21, die einen Öffnungsbereich aufweist, ist auf dem Öffnungsbereich der isolierenden Zwischenschicht 7 ausgebildet, die Barrierenmetallschicht 14 wird von einem Ort oberhalb des Source-Bereichs 5 in dem Öffnungsbereich der Nicht-Barrieren-metall-Spannungsabbauschicht 21 über der Nicht-Barrierenmetall-Spannungsabbauschicht 21 ausgebildet, und der Endbereich derselben befindet sich außerhalb des Endbereichs der Cu-Elektrode. Daher kann eine Diffusion von Cu in die Spannungsabbauschicht 13 mittels der Barrierenmetallschicht 14 verhindert werden.
  • Darüber hinaus können bei den Halbleitereinheiten 101 und 102 Stöße bei einem Bonding von Cu-Drähten mittels der Cu-Elektrode 1 abgeschwächt oder aufgefangen werden, indem die Dicke der Cu-Elektrode 1 mit 15 µm oder mehr vorgegeben wird, und Elementdefekte des Leistungs-Halbleiterelements 12 können unterbunden werden.
  • Ferner können mechanische Spannungen an der isolierenden Zwischenschicht 7, die einem Wachsen von Cu-Kristallen zugeschrieben werden, bei den Halbleitereinheiten 101 und 102 durch das Vorgeben der Dicke der Spannungsabbauschicht 13 mit 100 nm oder mehr abgebaut werden. Wenn des Weiteren die Dicke der Spannungsabbauschicht 13 mit 200 nm oder mehr vorgegeben wird, können die mechanischen Spannungen an der isolierenden Zwischenschicht 7, die dem Wachsen von Cu-Kristallen zugeschrieben werden, zuverlässiger abgebaut werden, und das Entstehen von Rissen in der isolierenden Zwischenschicht 7 kann unterbunden werden.
  • Ferner sind die Cu-Drähte 16 auf die Cu-Elektroden 1 der Halbleitereinheit 101 und 102 gebondet. Da Stöße auf das Leistungs-Halbleiterelement 12 durch ein Bonding von Cu-Drähten an die Cu-Elektrode 1 gemäß der Konfiguration der Halbleitereinheiten 101 und 102 abgeschwächt oder aufgefangen werden, kann das Entstehen von Rissen in der isolierenden Zwischenschicht 7 unterbunden werden, das dem Wachsen von Cu-Kristallkörnern zugeschrieben wird.
  • Ferner kann durch Verwenden des SiC-Substrats für das Substrat des Leistungs-Halbleiterelements 12 und der SiC-Schicht für den Source-Bereich 5 eine Halbleitereinheit mit geringen Verlusten erzielt werden, die zu einem Betrieb mit hoher Geschwindigkeit und einem Betrieb bei hoher Temperatur in der Lage ist.
  • Ausführungsform 2
  • Konfiguration
  • 4 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitereinheit 103 gemäß Ausführungsform 2 darstellt. Die Halbleitereinheit 103 ist der Halbleitereinheit 102 dahingehend ähnlich, dass ein Bereich der Spannungsabbauschicht 13 aus der Barrierenmetallschicht gebildet ist, die einen höheren Bruchzähigkeitswert als die aus SiO2 bestehende isolierende Zwischenschicht 7 aufweist; die Halbleitereinheit 103 unterscheidet sich jedoch von der Halbleitereinheit 102 dahingehend, dass die Barrierenmetallschicht 14 zwischen der isolierenden Zwischenschicht 7 und der Nicht-Barrierenmetall-Spannungsabbauschicht 21 angeordnet ist. Abgesehen von dem Vorstehenden ist die Konfiguration der Halbleitereinheit 103 ähnlich wie jene der Halbleitereinheit 102.
  • Bei der Halbleitereinheit 102 ist die Barrierenmetallschicht 14 zwischen der Cu-Elektrode 1 und der Nicht-Barrierenmetall-Spannungsabbauschicht 21 so angeordnet, dass Cu der Cu-Elektrode nicht in die Spannungsabbauschicht 13 diffundiert. Wenn die Nicht-Barrierenmetall-Spannungsabbauschicht 21 jedoch aus einem Material hergestellt ist, das Cu nicht ins Innere diffundiert, auch wenn es mit Cu in Kontakt kommt, kann die Barrierenmetallschicht 14 von einem Ort oberhalb des Öffnungsbereichs der isolierenden Zwischenschicht 7 bis oberhalb der isolierenden Zwischenschicht 7 über diesen angeordnet sein, das heißt, zwischen der Nicht-Barrierenmetall-Spannungsabbauschicht 21 und der isolierenden Zwischenschicht 7. Auch mit einer derartigen Konfiguration ist die Barrierenmetallschicht 14 zwischen dem Source-Bereich 5 und der Cu-Elektrode 1 vorhanden, daher kann eine Diffusion von Cu in den Source-Bereich 5 verhindert werden.
  • Bei der Halbleitereinheit 103 gemäß Ausführungsform 2 werden zusätzlich zu den Effekten der Ausführungsform 1 die folgenden Effekte erzielt. Das heißt, der Endbereich der Cu-Elektrode 1 befindet sich nicht in Kontakt mit der Barrierenmetallschicht 14, daher kann eine Schädigung der Barrierenmetallschicht 14 unterbunden werden, die mechanischen Spannungen zugeschrieben wird, die aufgrund des Wachsens von Cu-Kristallkörnern bei einer hohen Temperatur erzeugt werden. Daher kann die Zuverlässigkeit eines Betriebs bei hoher Temperatur verbessert werden.
  • Effekt
  • Bei der Halbleitereinheit 103 gemäß Ausführungsform 2 weist die Spannungsabbauschicht 13 die Barrierenmetallschicht 14 und die Nicht-Barrierenmetall-Spannungsabbauschicht 21 auf, und die Barrierenmetallschicht 14 ist von dem Source-Bereich 5, bei dem es sich um die Halbleiterschicht in dem Öffnungsbereich der isolierenden Zwischenschicht 7 handelt, bis oberhalb der isolierenden Zwischenschicht 7 über diesen ausgebildet. Das heißt, die Barrierenmetallschicht 14 ist zwischen der Nicht-Barrierenmetall-Spannungsabbauschicht 21 und der isolierenden Zwischenschicht ausgebildet.
  • Dementsprechend befindet sich der Endbereich der Cu-Elektrode 1 nicht in Kontakt mit der Barrierenmetallschicht 14, und daher kann eine Schädigung der Barrierenmetallschicht 14 unterbunden werden, die mechanischen Spannungen zugeschrieben wird, die aufgrund des Wachsens von Cu-Kristallkörnern bei einer hohen Temperatur erzeugt werden, und somit kann die Zuverlässigkeit eines Betriebs bei hoher Temperatur verbessert werden.
  • Ferner können mechanische Spannungen an der isolierenden Zwischenschicht 7 durch ein Wachsen von Cu-Kristallen bei der Halbleitereinheit 103 abgebaut werden, indem die Dicke der Spannungsabbauschicht 13, das heißt, die Gesamtdicke der Barrierenmetallschicht 14 und der Nicht-Barrierenmetall-Spannungsabbauschicht 21, mit 100 nm oder mehr vorgegeben wird.
  • Wenn des Weiteren die Dicke der Spannungsabbauschicht 13, das heißt, die Gesamtdicke der Barrierenmetallschicht 14 und der Nicht-Barrierenmetall-Spannungsabbauschicht 21, mit 200 nm oder mehr vorgegebenen wird, können mechanische Spannungen an der isolierenden Zwischenschicht 7, die dem Wachsen von Cu-Kristallen zugeschrieben werden, zuverlässiger abgebaut werden, und das Entstehen von Rissen in der isolierenden Zwischenschicht 7 kann unterbunden werden.
  • Ausführungsform 3
  • Konfiguration
  • 5 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitereinheit 104 gemäß Ausführungsform 3 darstellt. Bei der Ausführungsform 1 und der Ausführungsform 2 weist die Spannungsabbauschicht 13 einen Öffnungsbereich auf dem Öffnungsbereich der isolierenden Zwischenschicht 7 auf, und die Cu-Elektrode 1 und der Source-Bereich 5 des Leistungs-Halbleiterelements 12 sind durch den Öffnungsbereich der Spannungsabbauschicht 13 hindurch elektrisch verbunden. Bei der Ausführungsform 3 besteht die Konfiguration indessen darin, dass die Spannungsabbauschicht 21 über der gesamten unteren Seite der Cu-Elektrode 1 von dem Öffnungsbereich der isolierenden Zwischenschicht 7 bis oberhalb der isolierenden Zwischenschicht 7 über diesen ausgebildet ist.
  • Auch mit einer derartigen Struktur ist die Cu-Elektrode 1 durch Bilden der Spannungsabbauschicht 13 mit einem elektrischen Leiter mit dem Source-Bereich 5 des Leistungs-Halbleiterelements 12 in dem Öffnungsbereich der isolierenden Zwischenschicht 7 durch die Spannungsabbauschicht 13 hindurch elektrisch verbunden.
  • Als Material für die Spannungsabbauschicht 13 kann Al und so weiter aufgeführt werden. Die Dicke der Spannungsabbauschicht 13 ist wünschenswerterweise gleich 100 nm oder größer, und wenn sie gleich 200 nm oder größer ist, kann das Entstehen von Rissen in der isolierenden Zwischenschicht 7 zuverlässiger unterbunden werden.
  • Bei der Halbleitereinheit 103 gemäß Ausführungsform 2 können zusätzlich zu den Effekten der Ausführungsform 1 die folgenden Effekte erzielt werden. Das heißt, die Cu-Elektrode 1 ist durch den Öffnungsbereich der isolierenden Zwischenschicht 7 hindurch mit der Halbleiterschicht des Leistungs-Halbleiterelements 12 elektrisch verbunden, daher kann der elektrische Widerstand der Cu-Elektrode 1 im Vergleich zu jenem bei Ausführungsform 1 verringert werden.
  • Darüber hinaus werden mechanische Spannungen aufgrund des Wachsens von Cu-Kristallkörnern bei einer hohen Temperatur effizient in die Spannungsabbauschicht 13 hinein absorbiert, indem der gesamte untere Bereich der Cu-Elektrode 1 mit der Spannungsabbauschicht 13 bedeckt wird. Daher kann das Entstehen von Rissen in der isolierenden Zwischenschicht 7 im Vergleich zu Ausführungsform 1 zuverlässiger unterbunden werden, und somit kann die Zuverlässigkeit eines Betriebs bei hoher Temperatur verbessert werden.
  • Modifikation
  • Ein Bereich der Spannungsabbauschicht 13 oder die gesamte Schicht 13 kann mittels einer Barrierenmetallschicht 14 gebildet werden, die einen höheren Bruchzähigkeitswert als die aus SiO2 bestehende isolierende Zwischenschicht 7 aufweist. 6 ist eine Querschnittsansicht, die einen Aufbau einer Halbleitereinheit 105 darstellt, bei dem ein Bereich der Spannungsabbauschicht 13 durch die Barrierenmetallschicht 14 gebildet ist. Abgesehen von der Spannungsabbauschicht 13 ist die Konfiguration der Halbleitereinheit 105 ähnlich wie jene der Halbleitereinheit 104.
  • Das heißt, bei der Halbleitereinheit 105 weist die Spannungsabbauschicht 13 die Nicht-Barrierenmetall-Spannungsabbauschicht 21 und die Barrierenmetallschicht 14 auf. Die Nicht-Barrierenmetall-Spannungsabbauschicht 21 ist aus einem elektrischen Leiter gebildet. Wie in 6 dargestellt, ist die Barrierenmetallschicht 14 auf einer oberen Oberfläche der Nicht-Barrierenmetall-Spannungsabbauschicht 21 angeordnet, das heißt, zwischen der Nicht-Barrierenmetall-Spannungsabbauschicht 21 und der Cu-Elektrode 1.
  • Effekt
  • Bei der Halbleitereinheit 104 gemäß Ausführungsform 3 ist die Spannungsabbauschicht 13 aus dem elektrischen Leiter gebildet und von dem Öffnungsbereich der isolierenden Zwischenschicht 7 bis oberhalb der isolierenden Zwischenschicht 7 über diesen ausgebildet. Dementsprechend ist die Cu-Elektrode 1 durch den Öffnungsbereich der isolierenden Zwischenschicht hindurch mit der Halbleiterschicht des Leistungs-Halbleiterelements 12 elektrisch verbunden, daher kann der elektrische Widerstand der Cu-Elektrode 1 verringert werden.
  • Darüber hinaus werden mechanische Spannungen aufgrund des Wachsens von Cu-Kristallkörnern bei einer hohen Temperatur effektiv in die Spannungsabbauschicht 13 hinein absorbiert, indem der gesamte untere Bereich der Cu-Elektrode 1 mit der Spannungsabbauschicht 13 bedeckt wird. Daher kann das Entstehen von Rissen in der isolierenden Zwischenschicht 7 unterbunden werden, und somit kann die Zuverlässigkeit eines Betriebs bei hoher Temperatur verbessert werden.
  • Außerdem weist die Spannungsabbauschicht 13 bei der Halbleitereinheit 105 gemäß einer Modifikation der Ausführungsform 3 die Barrierenmentallschicht 14 und die Nicht-Barrierenmetall-Spannungsabbauschicht 21 auf, und die Barrierenmetallschicht 14 ist zwischen der Nicht-Barrierenmetall-Spannungsabbauschicht 21 und der Cu-Elektrode 1 angeordnet; daher kann eine Diffusion von Cu in die Nicht-Barrierenmetall-Spannungsabbauschicht 21 hinein unterbunden werden.
  • Ausführungsform 4
  • Konfiguration
  • 7 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitereinheit 106 gemäß Ausführungsform 4 darstellt. Bei der Ausführungsform 1, der Ausführungsform 2 und der Ausführungsform 3 sind Cu-Drähte 16 an die Cu-Elektrode 1 gebondet. Währenddessen ist bei der Ausführungsform 4 eine Hauptelektroden-Verdrahtung 19 eines Leistungsmoduls direkt an die Cu-Elektrode 1 gebondet. Die Hauptelektroden-Verdrahtung 19 und die Cu-Elektrode 1 können unter Verwendung eines Bonding-Materials 20 gebondet werden, wie beispielsweise eines in 7 gezeigten Lots, oder können durch Einsetzen von Ultraschall-Bonding ohne Verwendung eines Bonding-Materials gebondet werden.
  • In 7 weist die Struktur zwischen der Cu-Elektrode 1 und dem Leistungs-Halbleiterelement 12 der Halbleitereinheit 106 die gleiche Struktur wie die Halbleitereinheit 102 gemäß der Modifikation der Ausführungsform 1 auf. Die Strukturen können jedoch die gleichen wie jene von irgendeiner der Halbleitereinheiten 101, 103, 104 und 105 sein.
  • Bei der Halbleitereinheit 106 gemäß Ausführungsform 4 werden zusätzlich zu den Effekten der Ausführungsform 1, der Ausführungsform 2 und der Ausführungsform 3 die folgenden Effekte erzielt. Das heißt, die Hauptelektroden-Verdrahtung 19 ist direkt an die Cu-Elektrode 1 gebondet, daher ist die Ermüdungslebensdauer des oberen Bereichs der Cu-Elektrode 1, die thermischen Spannungen zugeschrieben wird, die durch Wiederholung von Schaltvorgängen des Leistungs-Halbleiterelements 12 verursacht werden, im Vergleich zu dem Fall verbessert, in dem der Cu-Draht verwendet wird; darüber hinaus kann die Impedanz des Leistungsmoduls reduziert werden.
  • Die thermischen Spannungen an dem Leistungs-Halbleiterelement 12 werden durch direktes Bonding der Hauptelektroden-Verdrahtung 19 an die Cu-Elektrode 1 vergrößert, durch Anordnen der Spannungsabbauschicht 13 kann jedoch das Entstehen von Rissen in der isolierenden Zwischenschicht 7 unterbunden werden, und somit kann die Zuverlässigkeit eines Betriebs bei hoher Temperatur verbessert werden.
  • Effekt
  • Bei der Halbleitereinheit 106 gemäß Ausführungsform 4 ist die Hauptelektroden-Verdrahtung 19 direkt an die Cu-Elektrode 1 gebondet. Dementsprechend ist die Ermüdungslebensdauer des oberen Bereichs der Cu-Elektrode 1, die thermischen Spannungen zugeschrieben wird, die durch Wiederholung von Schaltvorgängen der Leistungs-Einheit verursacht werden, im Vergleich zu der Ausführungsform 1, der Ausführungsform 2 und der Ausführungsform 3 verbessert, außerdem kann die Impedanz des Leistungsmoduls reduziert werden.
  • Darüber hinaus können von der Cu-Elektrode 1 erzeugte mechanische Spannungen, die dem Wachsen von Cu-Kristallkörnern bei einer hohen Temperatur zugeschrieben werden, mittels der Spannungsabbauschicht 13 abgebaut werden, das Entstehen von Rissen in der isolierenden Zwischenschicht 7 kann unterbunden werden, und somit kann die Zuverlässigkeit im Betriebs bei hoher Temperatur verbessert werden.
  • Es ist anzumerken, dass die Ausführungsformen der vorliegenden Erfindung beliebig miteinander kombiniert werden können und, soweit zweckmäßig, modifiziert oder dabei Merkmale weggelassen werden können, ohne von dem Umfang der Erfindung abzuweichen.
  • Obwohl die Erfindung im Detail beschrieben wurde, ist die vorstehende Beschreibung in sämtlichen Aspekten nur illustrativ und nicht beschränkend. Es versteht sich, dass zahlreiche weitere Modifikationen und Variationen konzipiert werden können, ohne von dem Umfang der Erfindung abzuweichen.
  • Bezugszeichenliste
    • 1
    Cu-Elektrode
    2
    Drift-Schicht
    3
    SiC-Substrat
    4
    rückseitige Elektrode
    5
    Source-Bereich
    6, 7
    isolierende Zwischenschicht
    8
    Gate-Elektrode
    9
    Gate-Oxidschicht
    10
    Basis-Bereich
    11
    Basis-Kontaktbereich
    12
    Leistungs-Halbleiterelement
    13
    Spannungsabbauschicht
    14
    Barrierenmetallschicht
    15
    Polyimid
    16
    Cu-Draht
    17
    Bonding-Material
    18
    Basis-Platte
    19
    Hauptelektroden-Verdrahtung
    20
    Bonding-Material
    21
    Nicht-Barrierenmetall-Spannungsabbauschicht
    101
    Halbleitereinheit
    102
    Halbleitereinheit
    103
    Halbleitereinheit
    104
    Halbleitereinheit
    105
    Halbleitereinheit
    106
    Halbleitereinheit
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2006165515 A [0006]

Claims (13)

  1. Halbleitereinheit, die Folgendes aufweist: - eine Halbleiterschicht (5); - eine isolierende Zwischenschicht (7), die aus Siliciumoxid hergestellt ist, einen Öffnungsbereich aufweist und auf der Halbleiterschicht (5) ausgebildet ist; - eine Cu-Elektrode (1), die durch den Öffnungsbereich der isolierenden Zwischenschicht (7) hindurch mit der Halbleiterschicht (5) elektrisch verbunden ist, wobei sich ein Endbereich derselben auf der isolierenden Zwischenschicht (7) innerhalb des Endbereichs der isolierenden Zwischenschicht (7) befindet; und - eine Spannungsabbauschicht (13), die zwischen der Cu-Elektrode (1) und der isolierenden Zwischenschicht (7) ausgebildet ist, aus einem Material mit einem Bruchzähigkeitswert hergestellt ist, der höher als jener der isolierenden Zwischenschicht (7) ist, und die sich von der Innenseite zur Außenseite des Endbereichs der Cu-Elektrode (1) über diesen erstreckt.
  2. Halbleitereinheit nach Anspruch 1, wobei die Dicke der Spannungsabbauschicht (13) gleich 100 nm oder größer ist.
  3. Halbleitereinheit nach Anspruch 2, wobei die Dicke der Spannungsabbauschicht (13) gleich 200 nm oder größer ist.
  4. Halbleitereinheit nach einem der Ansprüche 1 bis 3, wobei die Spannungsabbauschicht (13), die einen Öffnungsbereich aufweist, auf dem Öffnungsbereich der isolierenden Zwischenschicht (7) ausgebildet ist und sich ein Ende des Öffnungsbereichs der Spannungsabbauschicht (13) innerhalb eines Endes des Öffnungsbereichs der isolierenden Zwischenschicht (7) befindet.
  5. Halbleitereinheit nach einem der Ansprüche 1 bis 3, wobei ein Bereich der Spannungsabbauschicht (13) oder die gesamte Schicht (13) die Barrierenmetallschicht (14) ist.
  6. Halbleitereinheit nach Anspruch 5, wobei - die Spannungsabbauschicht (13) die Barrierenmetallschicht (14) und eine Nicht-Barrierenmetall-Spannungsabbauschicht (21) aufweist, - wobei die Nicht-Barrierenmetall-Spannungsabbauschicht (21), die einen Öffnungsbereich aufweist, auf dem Öffnungsbereich der isolierenden Zwischenschicht (7) ausgebildet ist und - wobei die Barrierenmetallschicht von der Halbleiterschicht (5) in dem Öffnungsbereich der Nicht-Barrierenmetall-Spannungsabbauschicht (21) aus über der Nicht-Barrierenmetall-Spannungsabbauschicht (21) ausgebildet ist und sich ein Endbereich derselben außerhalb des Endbereichs der Cu-Elektrode (1) befindet.
  7. Halbleitereinheit nach Anspruch 5, - wobei die Spannungsabbauschicht (13) die Barrierenmetallschicht (14) und eine Nicht-Barrierenmetall-Spannungsabbauschicht (21) aufweist und - wobei die Barrierenmetallschicht (14) von der Halbleiterschicht (5) in dem Öffnungsbereich der isolierenden Zwischenschicht (7) bis oberhalb der isolierenden Zwischenschicht (7) über diesen ausgebildet ist.
  8. Halbleitereinheit nach einem der Ansprüche 1 bis 3, wobei die Spannungsabbauschicht (13) aus einem elektrischen Leiter gebildet ist und von dem Öffnungsbereich der isolierenden Zwischenschicht (7) bis oberhalb der isolierenden Zwischenschicht (7) über diesen ausgebildet ist.
  9. Halbleitereinheit nach Anspruch 8, - wobei die Spannungsabbauschicht (13) eine Barrierenmetallschicht (14) und eine Nicht-Barrierenmetall-Spannungsabbauschicht (21) aufweist und - wobei die Barrierenmetallschicht (14) zwischen der Nicht-Barrierenmetall-Spannungsabbauschicht (21) und der Cu-Elektrode (1) angeordnet ist.
  10. Halbleitereinheit nach einem der Ansprüche 1 bis 9, wobei die Dicke der Cu-Elektrode (1) gleich 15 µm oder größer ist.
  11. Halbleitereinheit nach einem der Ansprüche 1 bis 10, wobei der Cu-Draht (16) auf die Cu-Elektrode (1) gebondet ist.
  12. Halbleitereinheit nach einem der Ansprüche 1 bis 10, wobei eine Hauptelektroden-Verdrahtung (19) auf die Cu-Elektrode (1) gebondet ist.
  13. Halbleitereinheit nach einem der Ansprüche 1 bis 12, wobei der Halbleiter (5) aus SiC besteht.
DE112017004170.8T 2016-08-22 2017-07-07 Halbleitereinheit Withdrawn DE112017004170T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016161751 2016-08-22
JP2016-161751 2016-08-22
PCT/JP2017/024954 WO2018037736A1 (ja) 2016-08-22 2017-07-07 半導体装置

Publications (1)

Publication Number Publication Date
DE112017004170T5 true DE112017004170T5 (de) 2019-05-09

Family

ID=61245820

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017004170.8T Withdrawn DE112017004170T5 (de) 2016-08-22 2017-07-07 Halbleitereinheit

Country Status (5)

Country Link
US (1) US20190214271A1 (de)
JP (1) JP6545394B2 (de)
CN (1) CN109643653A (de)
DE (1) DE112017004170T5 (de)
WO (1) WO2018037736A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019152625A (ja) * 2018-03-06 2019-09-12 株式会社デンソー 電子装置
JPWO2020144790A1 (ja) * 2019-01-10 2021-02-18 三菱電機株式会社 電力用半導体装置
CN111244117B (zh) * 2020-04-24 2020-07-28 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165515A (ja) 2004-11-11 2006-06-22 Denso Corp 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2527457B2 (ja) * 1988-02-29 1996-08-21 シャープ株式会社 半導体装置の電極構造
JPH10199925A (ja) * 1997-01-06 1998-07-31 Sony Corp 半導体装置及びその製造方法
JP2003282574A (ja) * 2003-02-26 2003-10-03 Mitsubishi Electric Corp 半導体装置
JP6040456B2 (ja) * 2010-01-15 2016-12-07 ローム株式会社 半導体装置およびその製造方法
JP2016018866A (ja) * 2014-07-08 2016-02-01 三菱電機株式会社 パワーモジュール

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165515A (ja) 2004-11-11 2006-06-22 Denso Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPWO2018037736A1 (ja) 2019-01-31
WO2018037736A1 (ja) 2018-03-01
CN109643653A (zh) 2019-04-16
US20190214271A1 (en) 2019-07-11
JP6545394B2 (ja) 2019-07-17

Similar Documents

Publication Publication Date Title
DE102011086943B4 (de) Halbleitervorrichtung
DE112017002530B4 (de) Halbleitereinheit und verfahren zur herstellung derselben
DE102005054872B4 (de) Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE112016001142B4 (de) Leistungs-Halbleitervorrichtung
DE102015105638B4 (de) Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur
DE112015006450T5 (de) Halbleitereinheit
DE102010038641B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102014119466A1 (de) Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen und gateverbinderstruktur
DE102011087064A1 (de) Halbleitervorrichtung und Verfahren für deren Herstellung
DE102014106825B4 (de) Halbleitervorrichtung
DE102016115822A1 (de) Halbleitervorrichtung mit einer struktur zum schutz gegen elektrostatische entladung
DE102014209931A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102014211903B4 (de) Halbleitervorrichtung mit breiter Bandlücke
DE102016201071A1 (de) Halbleitervorrichtung
DE112017004170T5 (de) Halbleitereinheit
DE112007000825T5 (de) Verfahren zum Bonden eines Halbleitersubstrates an ein Metallsubstrat
DE112013002516T5 (de) Halbleitervorrichtung
DE102019215127A1 (de) Halbleitervorrichtung
DE112018007009T5 (de) Halbleitervorrichtung und Herstellungsverfahren für diese
DE102016214132A1 (de) Transistorelement und Halbleitervorrichtung
DE102014105790B4 (de) Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur
DE112009004978T5 (de) Leistungshalbleitervorrichtung
DE102014110655A1 (de) Segmentierte Bondkontaktierungsinseln und Verfahren zu ihrer Fertigung
DE102016111113A1 (de) Optoelektronisches Halbleiterbauelement
DE102011083243B4 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R120 Application withdrawn or ip right abandoned