JPWO2020144790A1 - 電力用半導体装置 - Google Patents
電力用半導体装置 Download PDFInfo
- Publication number
- JPWO2020144790A1 JPWO2020144790A1 JP2019516715A JP2019516715A JPWO2020144790A1 JP WO2020144790 A1 JPWO2020144790 A1 JP WO2020144790A1 JP 2019516715 A JP2019516715 A JP 2019516715A JP 2019516715 A JP2019516715 A JP 2019516715A JP WO2020144790 A1 JPWO2020144790 A1 JP WO2020144790A1
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- power semiconductor
- semiconductor device
- layer
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Abstract
Description
(構成)
図1は、本実施の形態1におけるパワー半導体チップ101(電力用半導体装置)の構成を概略的に示す断面図である。パワー半導体チップ101は、素子基板1と、アルミニウム電極層2と、銅電極層5と、少なくとも1つのテーパ領域3(本実施の形態においては複数のテーパ領域3)とを有している。素子基板1には素子構造が設けられている。素子構造は、詳しくは後述するが、例えば、MOS(金属・酸化物・半導体:Metal Oxide Semiconductor)構造を含む。素子基板1は、100μm以上350μm以下の厚みを有することが好ましい。素子基板1のうち半導体からなる部分は、100μm以下の厚みを有することが好ましい。パワー半導体チップ101はさらに、樹脂膜4を有していることが好ましい。
図3〜図5は、パワー半導体チップ101の製造方法の一例における第1〜第3の工程を概略的に示す断面図である。
本実施の形態によれば、Cuを含有する材料からなり、銅電極層5からアルミニウム電極層2へ向かうテーパ形状を有するテーパ領域3が設けられる。テーパ領域3と銅電極層5とは、ともにCuを含有しており、よって互いに強固に結合されている。よって、テーパ領域3は、銅電極層5にとって、深さ方向においてアルミニウム電極層2中へ埋め込まれたアンカーとして機能する。よってアルミニウム電極層2の横方向(面内方向)の変形が抑制される。さらに、テーパ領域3がテーパ形状を有していることから、テーパ領域3の側壁上において、縦方向(厚み方向)の応力が受け止められる。これにより、縦方向の応力に対する耐性も高められると考えられる。以上から、熱応力に起因してのアルミニウム電極層2の変形、すなわちAlスライド現象、が抑制される。よって、高温で動作されるパワー半導体チップ101の信頼性を高めることができる。
(構成)
図6は、本実施の形態2におけるパワー半導体チップ102(電力用半導体装置)の構成を概略的に示す断面図である。パワー半導体チップ102においては、銅電極層5は、下層5a(第1の層)と、上層5b(第2の層)とを有している。下層5aはアルミニウム電極層2に接している。上層5bは下層5a上に配置されている。上層5bの平均粒径は下層5aの平均粒径よりも小さい。下層5a、言い換えれば、銅電極層5のうちアルミニウム電極層2上の部分、は、0.1μm以上0.5μm以下の平均結晶粒を有する微結晶からなることが好ましい。上層5bは、結晶粒の大きさが0.1μm以下の、より小さい結晶からなることが好ましい。上層5bの結晶粒の大きさの下限は特に限定されないが、上層5bは、非アモルファスの(言い換えれば、結晶性を有する)材料からなる。なお、上記以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
まず、前述した図5までの工程が、実施の形態1と同様に行われる。次に、アルミニウム電極層2上に銅電極層5の下層5aが形成される。そして、下層5a上に上層5bが形成される。下層5aおよび上層5bの各々の成膜は、めっき法またはPVD法によって行われ得る。なおPVD法の場合は、写真製版およびエッチングにより、成膜後のパターニングが行われる。
本実施の形態によれば、銅電極層5において、上層5bの平均粒径は下層5aの平均粒径よりも小さい。これにより、以下の理由から、より耐熱性に優れたパワー半導体チップ102を得ることができる。
図7は、本実施の形態3におけるパワー半導体チップ103(電力用半導体装置)の構成を概略的に示す平面図である。なお、図7と、後述する図8および図9とにおいては、説明の便宜上、銅電極層の図示が省略されている。
図10は、本実施の形態4におけるパワー半導体チップ106(電力用半導体装置)の構成を概略的に示す断面図である。パワー半導体チップ106においては、テーパ領域3の各々の大きさ(断面視における幅および深さ)と、テーパ領域3間の距離とがランダムである。この構成を得るためには、ソースコンタクトホール33(図3)(より一般的に言えば凹部34)の大きさおよび配列がランダムとされる。これにより、凹み31A(図4)の大きさおよび配列がランダムとなる。よって、エッチングによって得られるテーパ状凹み31B(図5)の大きさ(断面視における幅および深さ)と、テーパ状凹み31B間の距離とがランダムとなる。これに対応して、上記のようなテーパ領域3が得られる。なお、上記以外の構成については、上述した実施の形態1〜3の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
図12は、本実施の形態5におけるパワー半導体チップ108(電力用半導体装置)の構成を概略的に示す平面図である。パワー半導体チップ108においては、テーパ領域3は、アルミニウム電極層2を貫通して素子基板1に到達している。テーパ領域3の各々は、素子基板1上において、ある程度の幅を有している。言い換えれば、テーパ領域3は、素子基板1上において、実質的な面積を有している。なお、上記以外の構成については、上述した実施の形態1〜4の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
図15は、本実施の形態6におけるパワーモジュール501(電力用半導体装置)の構成を概略的に示す断面図である。パワーモジュール501は、パワー半導体チップ102と、絶縁基板200と、リード電極14と、焼結金属層10(第1の焼結金属層)と、焼結金属層13(第2の焼結金属層)と、焼結金属層16と、冷却器17とを有している。
図16は、本実施の形態7におけるパワーモジュール502(電力用半導体装置)の構成を概略的に示す断面図である。パワーモジュール501は、リード電極14(図15:実施の形態6)に代わって、またはリード電極14と共に、ボンディングワイヤ15を有している。ボンディングワイヤ15は、銅電極層5上に直接に接合されている。ボンディングワイヤ15は、電気および熱の良導体からなることが好ましく、例えば、Cu、Al、Au、またはそれらの合金からなる。好ましくは、ボンディングワイヤ15は、銅を主成分とする材料からなることが好ましい。なお、上記以外の構成については、上述した実施の形態6の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本発明の電力用半導体装置の製造方法は、素子基板上に、アルミニウムを主成分とする材料からなり、第1の凹みが設けられた表面を有するアルミニウム電極層を形成する工程と、アルミニウム電極層の第1の凹みを起点としてのエッチングによって、アルミニウム電極層の表面にテーパ状の第2の凹みを形成する工程と、アルミニウム電極層上に、銅を主成分とする材料からなる銅電極層を形成する工程と、を有している。
Claims (20)
- 素子基板(1)と、
前記素子基板(1)上に設けられ、アルミニウムを主成分とする材料からなるアルミニウム電極層(2)と、
前記アルミニウム電極層(2)上に設けられ、銅を主成分とする材料からなる銅電極層(5)と、
前記アルミニウム電極層(2)と前記銅電極層(5)との間に設けられ、銅を含有する材料からなり、前記銅電極層(5)から前記アルミニウム電極層(2)へ向かっての厚み方向においてテーパ形状を有する少なくとも1つのテーパ領域(3)と、
を備える、電力用半導体装置(101〜110,501,502)。 - 前記少なくとも1つのテーパ領域(3)は、少なくとも前記アルミニウム電極層(2)に接する部分において、前記銅電極層(5)に比して高いアルミニウム含有比と、前記銅電極層(5)に比して低い銅含有比とを有する、請求項1に記載の電力用半導体装置(101〜110,501,502)。
- 前記素子基板(1)は、素子構造が設けられることによって少なくとも1つの凹部(34)を有しており、前記少なくとも1つのテーパ領域(3)は前記少なくとも1つの凹部(34)の上方に配置されている、請求項1または2に記載の電力用半導体装置(101〜110,501,502)。
- 前記少なくとも1つのテーパ領域(3)の深さは0.1μm以上5μm以下である、請求項1から3のいずれか1項に記載の電力用半導体装置(101〜110,501,502)。
- 前記少なくとも1つのテーパ領域(3)は前記銅電極層(5)の下面上で0.1μm以上1.0μm以下の幅を有する、請求項1から4のいずれか1項に記載の電力用半導体装置(101〜110,501,502)。
- 前記少なくとも1つのテーパ領域(3)は前記銅電極層(5)の下面上で円形形状を有する、請求項1から5のいずれか1項に記載の電力用半導体装置(103,104)。
- 前記少なくとも1つのテーパ領域(3)は前記銅電極層(5)上でスリット形状を有する、請求項1から5のいずれか1項に記載の電力用半導体装置(105)。
- 前記少なくとも1つのテーパ領域(3)は、周期的に配置された複数のテーパ領域(3)である、請求項1から7のいずれか1項に記載の電力用半導体装置(104,105)。
- 前記複数のテーパ領域(3)は、前記銅電極層(5)上で共通の形状および大きさを有する、請求項8に記載の電力用半導体装置(104,105)。
- 前記アルミニウム電極層(2)の一部の上に設けられ、前記銅電極層(5)に接する樹脂膜(4)をさらに備える、請求項1から9のいずれか1項に記載の電力用半導体装置(101〜110,501,502)。
- 前記アルミニウム電極層(2)は0.5μm以上5μm以下の厚みを有する、請求項1から10のいずれか1項に記載の電力用半導体装置(101〜110,501,502)。
- 前記アルミニウム電極層(2)と前記銅電極層(5)との界面は、0.1μm以上0.5μm以下の凹凸を有している、請求項1から11のいずれか1項に記載の電力用半導体装置(101〜110,501,502)。
- 前記銅電極層(5)のうち少なくとも前記アルミニウム電極層(2)上の部分は、0.1μm以上0.5μm以下の平均結晶粒を有する、請求項1から12のいずれか1項に記載の電力用半導体装置(101〜110,501,502)。
- 前記銅電極層(5)は1μm以上30μm以下の厚みを有する、請求項1から13のいずれか1項に記載の電力用半導体装置(101〜110,501,502)。
- 前記銅電極層(5)は、前記アルミニウム電極層(2)に接する第1の層(5a)と、前記第1の層(5a)上に配置された第2の層(5b)とを有し、前記第2の層(5b)の平均粒径は前記第1の層(5a)の平均粒径よりも小さい、請求項1から14のいずれか1項に記載の電力用半導体装置(102)。
- 前記素子基板(1)のうち半導体からなる部分は、100μm以下の厚みを有する、請求項1から15のいずれか1項に記載の電力用半導体装置(101〜110,501,502)。
- 前記素子基板(1)は炭化珪素基板を含む、請求項1から16のいずれか1項に記載の電力用半導体装置(101〜110,501,502)。
- 絶縁板(210)と、前記絶縁板(210)上の導体板(212)とを有する絶縁基板(200)と、
前記導体板(212)を前記素子基板(1)へ接合する第1の焼結金属層(10)と、
リード電極(14)と、
前記リード電極(14)を前記銅電極層(5)へ接合する第2の焼結金属層(13)と、
をさらに備える、請求項1から17のいずれか1項に記載の電力用半導体装置(501)。 - 絶縁板(210)と、前記絶縁板(210)上の導体板(212)とを有する絶縁基板(200)と、
前記導体板(212)を前記素子基板(1)へ接合する焼結金属層(10)と、
前記銅電極層(5)上に接合されたボンディングワイヤ(15)と、
をさらに備える、請求項1から18のいずれか1項に記載の電力用半導体装置(502)。 - 前記テーパ領域(3)はめっき膜からなる、請求項1から19のいずれか1項に記載の電力用半導体装置(101〜110,501,502)。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/000439 WO2020144790A1 (ja) | 2019-01-10 | 2019-01-10 | 電力用半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2020144790A1 true JPWO2020144790A1 (ja) | 2021-02-18 |
Family
ID=71521608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019516715A Pending JPWO2020144790A1 (ja) | 2019-01-10 | 2019-01-10 | 電力用半導体装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2020144790A1 (ja) |
WO (1) | WO2020144790A1 (ja) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09324298A (ja) * | 1996-06-03 | 1997-12-16 | Sankyo Mekki Kogyo:Kk | Al又はAl合金の表面処理方法 |
JP2005019829A (ja) * | 2003-06-27 | 2005-01-20 | Denso Corp | 半導体装置 |
JP2005033131A (ja) * | 2003-07-11 | 2005-02-03 | Denso Corp | 半導体装置 |
JP2006114827A (ja) * | 2004-10-18 | 2006-04-27 | Denso Corp | 半導体装置 |
JP2009054961A (ja) * | 2007-08-29 | 2009-03-12 | Rohm Co Ltd | 半導体装置 |
JP2009177104A (ja) * | 2007-02-20 | 2009-08-06 | Nec Electronics Corp | 半導体装置 |
JP2013098203A (ja) * | 2011-10-28 | 2013-05-20 | Fuji Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
WO2016143557A1 (ja) * | 2015-03-10 | 2016-09-15 | 三菱電機株式会社 | パワー半導体装置 |
JP2017228660A (ja) * | 2016-06-22 | 2017-12-28 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
WO2018037736A1 (ja) * | 2016-08-22 | 2018-03-01 | 三菱電機株式会社 | 半導体装置 |
-
2019
- 2019-01-10 JP JP2019516715A patent/JPWO2020144790A1/ja active Pending
- 2019-01-10 WO PCT/JP2019/000439 patent/WO2020144790A1/ja active Application Filing
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09324298A (ja) * | 1996-06-03 | 1997-12-16 | Sankyo Mekki Kogyo:Kk | Al又はAl合金の表面処理方法 |
JP2005019829A (ja) * | 2003-06-27 | 2005-01-20 | Denso Corp | 半導体装置 |
JP2005033131A (ja) * | 2003-07-11 | 2005-02-03 | Denso Corp | 半導体装置 |
JP2006114827A (ja) * | 2004-10-18 | 2006-04-27 | Denso Corp | 半導体装置 |
JP2009177104A (ja) * | 2007-02-20 | 2009-08-06 | Nec Electronics Corp | 半導体装置 |
JP2009054961A (ja) * | 2007-08-29 | 2009-03-12 | Rohm Co Ltd | 半導体装置 |
JP2013098203A (ja) * | 2011-10-28 | 2013-05-20 | Fuji Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
WO2016143557A1 (ja) * | 2015-03-10 | 2016-09-15 | 三菱電機株式会社 | パワー半導体装置 |
JP2017228660A (ja) * | 2016-06-22 | 2017-12-28 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
WO2018037736A1 (ja) * | 2016-08-22 | 2018-03-01 | 三菱電機株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2020144790A1 (ja) | 2020-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107210241B (zh) | 功率半导体装置 | |
JP5009976B2 (ja) | 薄いダイ及び金属基板を使用する半導体ダイ・パッケージ | |
US9633957B2 (en) | Semiconductor device, a power semiconductor device, and a method for processing a semiconductor device | |
JP6347309B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6627359B2 (ja) | 半導体装置および半導体装置の製造方法 | |
TW200929408A (en) | Wafer level chip scale packaging | |
WO2013146446A1 (ja) | 炭化珪素半導体素子及びその製造方法 | |
TW201826394A (zh) | 半導體裝置及其製造方法 | |
JP5607339B2 (ja) | 半導体装置 | |
US11658093B2 (en) | Semiconductor element with electrode having first section and second sections in contact with the first section, and semiconductor device | |
JP2008235728A (ja) | 半導体装置 | |
US20230047789A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP6992388B2 (ja) | 半導体装置 | |
WO2020144790A1 (ja) | 電力用半導体装置 | |
JP2019145667A (ja) | 半導体装置および半導体装置の製造方法 | |
CN114467165A (zh) | 半导体装置 | |
JP2022525744A (ja) | 埋設された粒子停止層を含む上側金属被膜構造を有するパワー半導体デバイス | |
US20220262905A1 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
JP2008085190A (ja) | 半導体装置 | |
JP2023058346A (ja) | 半導体装置および半導体装置の製造方法 | |
US20130069080A1 (en) | Semiconductor device and method for manufacturing same | |
JP2024024452A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
GB2535484A (en) | Wafer metallization of high power semiconductor devices | |
CN115050722A (zh) | 半导体器件、半导体装置及其制造方法 | |
JP2021150587A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190327 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190327 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20190327 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20190527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190604 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190718 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190820 |