JP5607339B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5607339B2 JP5607339B2 JP2009253753A JP2009253753A JP5607339B2 JP 5607339 B2 JP5607339 B2 JP 5607339B2 JP 2009253753 A JP2009253753 A JP 2009253753A JP 2009253753 A JP2009253753 A JP 2009253753A JP 5607339 B2 JP5607339 B2 JP 5607339B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- sbd
- semiconductor device
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/26145—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/40247—Connecting the strap to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
(a)SBDのアノードが設けられた第1の主面、および、前記SBDのカソードが設けられた第2の主面を有する半導体基板;
(b)前記半導体基板の前記第1の主面の内部領域に設けられたSBD活性領域;
(c)前記第1の主面上において、前記SBD活性領域を囲むようにPSG膜で覆われたPSG膜被覆領域;
(d)前記第1の主面上において、前記SBD活性領域を覆い、その周辺の前記PSG膜被覆領域に渉って形成されたアルミニウム系金属アノード電極膜;
(e)前記アルミニウム系金属アノード電極膜および前記PSG膜上に形成された有機系ファイナル・パッシベーション膜;
(f)前記有機系ファイナル・パッシベーション膜に形成された開口部;
(g)前記アルミニウム系金属アノード電極膜上の前記開口部に設けられたUBM膜、
ここで、前記開口部に臨む前記有機系ファイナル・パッシベーション膜の内端は、前記PSG膜被覆領域上にある。
(h)前記第1の主面に、前記SBD活性領域を囲むように設けられたP型不純物領域、
ここで、前記P型不純物領域の内端部は前記アルミニウム系金属アノード電極膜に接続されており、前記P型不純物領域の主要部は前記PSG膜被覆領域下にある。
(i)前記第1の主面上において、前記SBD活性領域を囲むように前記PSG膜上に設けられたフィールド・プレート、
ここで、前記フィールド・プレートは、前記アルミニウム系金属アノード電極膜と同層の部材で構成されており、前記P型不純物領域に接続されている。
(a)SBDのアノードが設けられた第1の主面、および、前記SBDのカソードが設けられた第2の主面を有する半導体基板;
(b)前記半導体基板の前記第1の主面の内部領域に設けられたSBD活性領域;
(c)前記第1の主面上において、前記SBD活性領域を囲むようにPSG膜で覆われたPSG膜被覆領域;
(d)前記第1の主面上において、前記SBD活性領域を覆い、その周辺の前記PSG膜被覆領域に渉って形成されたアルミニウム系金属アノード電極膜;
(e)前記アルミニウム系金属アノード電極膜および前記PSG膜上に形成された有機系ファイナル・パッシベーション膜;
(f)前記有機系ファイナル・パッシベーション膜に形成された開口部;
(g)前記アルミニウム系金属アノード電極膜上の前記開口部に設けられたUBM膜、
ここで、前記アルミニウム系金属アノード電極膜は、以下を含む:
(d1)第1のアルミニウム系金属膜;
(d2)前記第1のアルミニウム系金属膜上に設けられたアルミニウム拡散バリア・メタル膜;
(d3)前記アルミニウム拡散バリア・メタル膜上に設けられた第2のアルミニウム系金属膜。
(a)SBDのアノードが設けられた第1の主面、および、前記SBDのカソードが設けられた第2の主面を有する半導体基板;
(b)前記半導体基板の前記第1の主面の内部領域に設けられたSBD活性領域;
(c)前記第1の主面上において、前記SBD活性領域を囲むようにPSG膜で覆われたPSG膜被覆領域;
(d)前記第1の主面上において、前記SBD活性領域を覆い、その周辺の前記PSG膜被覆領域に渉って形成されたアルミニウム系金属アノード電極膜;
(e)前記アルミニウム系金属アノード電極膜の上面及び側面を覆うUBM膜;
(f)前記UBM膜および前記PSG膜上に形成された有機系ファイナル・パッシベーション膜;
(g)前記有機系ファイナル・パッシベーション膜に形成された前記UBM膜上の開口部。
(a)SBDのアノードが設けられた第1の主面、および、前記SBDのカソードが設けられた第2の主面を有する半導体基板;
(b)前記半導体基板の前記第1の主面の内部領域に設けられたSBD活性領域;
(c)前記第1の主面上において、前記SBD活性領域を囲むように絶縁膜で覆われた絶縁膜被覆領域;
(d)前記第1の主面上において、前記SBD活性領域を覆い、その周辺の前記絶縁膜被覆領域に渉って形成されたアルミニウム系金属アノード電極膜;
(e)前記アルミニウム系金属アノード電極膜および前記絶縁膜上に形成された有機系ファイナル・パッシベーション膜;
(f)前記有機系ファイナル・パッシベーション膜に形成された開口部;
(g)前記アルミニウム系金属アノード電極膜上の前記開口部に設けられたUBM膜、
ここで、前記開口部に臨む前記有機系ファイナル・パッシベーション膜の内端は、前記絶縁膜被覆領域上にある。
(h)前記第1の主面に、前記SBD活性領域を囲むように設けられたP型不純物領域、
ここで、前記P型不純物領域の内端部は前記アルミニウム系金属アノード電極膜に接続されており、前記P型不純物領域の主要部は前記絶縁膜被覆領域下にある。
(i)前記第1の主面上において、前記SBD活性領域を囲むように前記絶縁膜上に設けられたフィールド・プレート、
ここで、前記フィールド・プレートは、前記アルミニウム系金属アノード電極膜と同層の部材で構成されており、前記P型不純物領域に接続されている。
(a)SBDのアノードが設けられた第1の主面、および、前記SBDのカソードが設けられた第2の主面を有する半導体基板;
(b)前記半導体基板の前記第1の主面の内部領域に設けられたSBD活性領域;
(c)前記第1の主面上において、前記SBD活性領域を囲むように絶縁膜で覆われた絶縁膜被覆領域;
(d)前記第1の主面上において、前記SBD活性領域を覆い、その周辺の前記絶縁膜被覆領域に渉って形成されたアルミニウム系金属アノード電極膜;
(e)前記アルミニウム系金属アノード電極膜および前記絶縁膜上に形成された有機系ファイナル・パッシベーション膜;
(f)前記有機系ファイナル・パッシベーション膜に形成された開口部;
(g)前記アルミニウム系金属アノード電極膜上の前記開口部に設けられたUBM膜、
ここで、前記アルミニウム系金属アノード電極膜は、以下を含む:
(d1)第1のアルミニウム系金属膜;
(d2)前記第1のアルミニウム系金属膜上に設けられたアルミニウム拡散バリア・メタル膜;
(d3)前記アルミニウム拡散バリア・メタル膜上に設けられた第2のアルミニウム系金属膜。
(a)SBDのアノードが設けられた第1の主面、および、前記SBDのカソードが設けられた第2の主面を有する半導体基板;
(b)前記半導体基板の前記第1の主面の内部領域に設けられたSBD活性領域;
(c)前記第1の主面上において、前記SBD活性領域を囲むように絶縁膜で覆われた絶縁膜被覆領域;
(d)前記第1の主面上において、前記SBD活性領域を覆い、その周辺の前記絶縁膜被覆領域に渉って形成されたアルミニウム系金属アノード電極膜;
(e)前記アルミニウム系金属アノード電極膜の上面及び側面を覆うUBM膜;
(f)前記UBM膜および前記絶縁膜上に形成された有機系ファイナル・パッシベーション膜;
(g)前記有機系ファイナル・パッシベーション膜に形成された前記UBM膜上の開口部。
1.本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
図1は本願の一実施の形態の半導体装置(SBD素子)の全体上面図である。図2は図1のSBD活性領域内部領域R1の拡大上面図である。図3は図2のX−X’断面に対応するデバイス断面図(基本構造である非エピタキシャル基板を用いたもの)である。図4は図2のX−X’断面に対応するデバイス断面図(基本構造の一変形例であるエピタキシャル基板を用いたもの)である。図5は図1のSBD周辺領域R2のB−B’断面に対応するデバイス要部拡大断面図である。これらに基づいて、本願の一実施の形態の半導体装置(SBD素子)の構造を説明する。
ここで説明するIGBT&SBD複合素子、パッケージ構造、応用回路は、セクション1で説明したSBDに限らず、他の例のSBDに同様に適用できる。
このセクションに示す製造プロセスは、図5に示すデバイス構造を例にとって説明するが、基本的に、他の構造についても、ほぼそのまま適用できる。従って、後の他の構造の説明の部分では、製造プロセスについては、異なる部分のみを説明する。
図14は図5に対応するデバイス断面プロセス・フロー図(アルミニウム系メタル膜パターニング工程)である。図15は図5に対応するデバイス断面プロセス・フロー図(ポリイミド系ファイナル・パッシベーション膜パターニング工程)である。図16は図5に対応するデバイス断面プロセス・フロー図(UBMメッキ工程)である。図17は図5に対応するデバイス断面プロセス・フロー図(パッケージング工程)である。これらに基づいて、本願の一実施の形態の半導体装置(SBD素子)の製造プロセスの概要等を説明する。
図18は本願の他の実施の形態の半導体装置(SBD素子;多層アノード・メタル構造)の全体上面図である。図19は図18のSBD周辺領域R2のB−B’断面に対応するデバイス要部拡大断面図である。これらに基づいて、本願の他の実施の形態の半導体装置(SBD素子)の構造(多層アノード・メタル構造)等を説明する。
図20は本願のその他の実施の形態の半導体装置(SBD素子;先行メッキ構造)の図18のSBD周辺領域R2のB−B’断面に対応するデバイス要部拡大断面図である。図21は図20に対応するデバイス断面プロセス・フロー図(UBM膜先行メッキ工程)である。これらに基づいて、本願のその他の実施の形態の半導体装置(SBD素子)の構造(先行メッキ構造)等を説明する。
図22は本願の更にその他の実施の形態の半導体装置(SBD素子;基本構造の変形例)の全体上面図である。図23は図22のSBD周辺領域R2のB−B’断面に対応するデバイス要部拡大断面図である。図24は図22に対応するデバイス断面プロセス・フロー図(PSG膜被覆領域パターニング工程)である。これらに基づいて、本願の更にその他の実施の形態の半導体装置(SBD素子)の構造(基本構造の変形例)等を説明する。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
1a 半導体基板部の表面または表面側(第1の主面)
1b 半導体基板部の裏面または裏面側(第2の主面)
1c 半導体基板部のn+層
1e エピタキシャル基板
1n 非エピタキシャル基板
1s 半導体基板部のn−層
2,2a,2b,2c,2d,2e,2f 半導体チップ(SBDチップまたはSBD素子)
3 メタル・ガードリング
4 フローティング・フィールド・リング領域(フィールド・リミッティング・リング領域)
5 アルミニウム系金属アノード電極膜(アルミニウム系金属膜)
5a 下層アルミニウム系金属膜(第1のアルミニウム系金属膜)
5b アルミニウム拡散バリア・メタル膜
5c 上層アルミニウム系金属膜(第2のアルミニウム系金属膜)
5f アノード電極膜に連結したフィールド・プレート
5g アノード電極に接続された独立したフィールド・プレート
6 有機系ファイナル・パッシベーション膜
6i 有機系ファイナル・パッシベーション膜の内端
7 SBD活性領域
8 開口部
9 セル状P+不純物領域
10 無機系絶縁膜
10f フィールド絶縁膜等
10p PSG膜(層間絶縁膜)
10r PSG膜被覆領域(絶縁膜被覆領域)
11 P−不純物領域
12 裏面電極(裏面電極膜)
12a 裏面電極のニッケル膜(内側)
12b 裏面電極のチタン膜
12c 裏面電極のニッケル膜(外側)
12d 裏面電極の金膜
14 UBM膜
14a UBM膜のニッケル膜
14b UBM膜の金膜
15,15a,15b 独立したフィールド・プレート
16 N+チャネル・ストップ不純物領域
17 SBD活性領域周辺P+不純物領域(P型不純物領域)
18,18a,18b,18c P+フローティング・フィールド・リング(フィールド・リミッティング・リング)
19 電極上半田膜
20,20a,20b,20c,20d,20e,20f IGBTチップ(IGBT素子)
21 裏面その他の半田膜
22 金属クリップ
23 金属ヒートシンク(金属ベース)
24 アルミニウム系ボンディング・ワイヤ
25a,25b リード
26 ボンディング・パッド
27 レジン封止体
28 線状溝
29b,29c,29g フィールド・プレート・コンタクト・ホール
30 三相モータ
31 電源
32a,32b,32c,32d,32e,32f IGBT&SBD複合素子
R1 SBD活性領域内部領域
R2 SBD周辺領域
Claims (19)
- (a)SBDのアノードが設けられた第1の主面、および、前記SBDのカソードが設けられた第2の主面を有する半導体基板、
(b)前記半導体基板の前記第1の主面の内部領域に設けられたSBD活性領域、
(c)前記第1の主面上において、前記SBD活性領域を囲むようにPSG膜で覆われたPSG膜被覆領域、
(d)前記第1の主面上において、前記SBD活性領域を覆い、その周辺の前記PSG膜被覆領域に亘って形成されたアルミニウム系金属アノード電極膜、
(e)前記アルミニウム系金属アノード電極膜および前記PSG膜上に形成された有機系ファイナル・パッシベーション膜、
(f)前記有機系ファイナル・パッシベーション膜に形成された開口部、
(g)前記アルミニウム系金属アノード電極膜上の前記開口部に設けられたアンダバンプメタル膜、
(h)前記第1の主面に、前記SBD活性領域を囲むように設けられたP型不純物領域を含み、前記開口部に臨む前記有機系ファイナル・パッシベーション膜の内端は、前記PSG膜被覆領域上にあり、
前記P型不純物領域の内端部は前記アルミニウム系金属アノード電極膜に接続されており、前記P型不純物領域の主要部は前記PSG膜被覆領域下にある半導体装置。 - 請求項1に記載の半導体装置において、
(i)前記第1の主面上において、前記SBD活性領域を囲むように前記PSG膜上に設けられたフィールド・プレートを更に含み、
前記フィールド・プレートは、前記アルミニウム系金属アノード電極膜と同層の部材で構成されており、前記P型不純物領域に接続されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、前記半導体基板は、N型シリコン系半導体基板であることを特徴とする半導体装置。
- 請求項3に記載の半導体装置において、前記N型シリコン系半導体基板は、エピタキシャル基板であることを特徴とする半導体装置。
- 請求項3に記載の半導体装置において、前記N型シリコン系半導体基板は、非エピタキシャル基板の前記第2の主面側をイオン打ち込みによって、より高濃度のN型シリコン系半導体としたものであることを特徴とする半導体装置。
- 請求項3に記載の半導体装置において、前記有機系ファイナル・パッシベーション膜は、ポリイミド系樹脂膜から構成されていることを特徴とする半導体装置。
- 請求項6に記載の半導体装置において、前記アルミニウム系金属アノード電極膜は、単層のアルミニウムを主要な成分とするメタル膜から構成されていることを特徴とする半導体装置。
- (a)SBDのアノードが設けられた第1の主面、および、前記SBDのカソードが設けられた第2の主面を有する半導体基板、
(b)前記半導体基板の前記第1の主面の内部領域に設けられたSBD活性領域、
(c)前記第1の主面上において、前記SBD活性領域を囲むようにPSG膜で覆われたPSG膜被覆領域、
(d)前記第1の主面上において、前記SBD活性領域を覆い、その周辺の前記PSG膜被覆領域に亘って形成されたアルミニウム系金属アノード電極膜、
(e)前記アルミニウム系金属アノード電極膜および前記PSG膜上に形成された有機系ファイナル・パッシベーション膜、
(f)前記有機系ファイナル・パッシベーション膜に形成された開口部、
(g)前記アルミニウム系金属アノード電極膜上の前記開口部に設けられたアンダバンプメタル膜を含み、
前記アルミニウム系金属アノード電極膜は、
(d1)第1のアルミニウム系金属膜、
(d2)前記第1のアルミニウム系金属膜上に設けられたアルミニウム拡散バリア・メタル膜、
(d3)前記アルミニウム拡散バリア・メタル膜上に設けられた第2のアルミニウム系金属膜を含む半導体装置。 - 請求項8に記載の半導体装置において、前記アルミニウム拡散バリア・メタル膜は、TiW系膜、Ti系膜、W系膜、または、これらの複合膜から構成されていることを特徴とする半導体装置。
- 請求項8に記載の半導体装置において、前記有機系ファイナル・パッシベーション膜は、ポリイミド系樹脂膜から構成されていることを特徴とする半導体装置。
- 請求項9に記載の半導体装置において、前記第1のアルミニウム系金属膜および前記第2のアルミニウム系金属膜は、それぞれ主に単層のアルミニウムを主要な成分とするメタル膜から構成されていることを特徴とする半導体装置。
- 請求項11に記載の半導体装置において、前記半導体基板は、N型シリコン系半導体基板であることを特徴とする半導体装置。
- 請求項12に記載の半導体装置において、前記N型シリコン系半導体基板は、非エピタキシャル基板の前記第2の主面側をイオン打ち込みによって、より高濃度のN型シリコン系半導体としたものであることを特徴とする半導体装置。
- (a)SBDのアノードが設けられた第1の主面、および、前記SBDのカソードが設けられた第2の主面を有する半導体基板、
(b)前記半導体基板の前記第1の主面の内部領域に設けられたSBD活性領域、
(c)前記第1の主面上において、前記SBD活性領域を囲むようにPSG膜で覆われたPSG膜被覆領域、
(d)前記第1の主面上において、前記SBD活性領域を覆い、その周辺の前記PSG膜被覆領域に亘って形成されたアルミニウム系金属アノード電極膜、
(e)前記アルミニウム系金属アノード電極膜の上面及び側面を覆うアンダバンプメタル膜、
(f)前記アンダバンプメタル膜および前記PSG膜上に形成された有機系ファイナル・パッシベーション膜、
(g)前記有機系ファイナル・パッシベーション膜に形成された前記アンダバンプメタル膜上の開口部を含む半導体装置。 - 請求項14に記載の半導体装置において、前記半導体基板は、N型シリコン系半導体基板であることを特徴とする半導体装置。
- 請求項15に記載の半導体装置において、前記有機系ファイナル・パッシベーション膜は、主にポリイミド系樹脂膜から構成されていることを特徴とする半導体装置。
- 請求項16に記載の半導体装置において、前記アルミニウム系金属アノード電極膜は、単層のアルミニウムを主要な成分とするメタル膜から構成されていることを特徴とする半導体装置。
- 請求項17に記載の半導体装置において、前記アンダバンプメタル膜は、メッキ膜であることを特徴とする半導体装置。
- 請求項18に記載の半導体装置において、前記アンダバンプメタル膜は、下層のニッケル膜および上層の金膜を含むことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009253753A JP5607339B2 (ja) | 2009-11-05 | 2009-11-05 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009253753A JP5607339B2 (ja) | 2009-11-05 | 2009-11-05 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011100811A JP2011100811A (ja) | 2011-05-19 |
JP5607339B2 true JP5607339B2 (ja) | 2014-10-15 |
Family
ID=44191781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009253753A Expired - Fee Related JP5607339B2 (ja) | 2009-11-05 | 2009-11-05 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5607339B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4068390A1 (en) * | 2021-03-31 | 2022-10-05 | Huawei Technologies Co., Ltd. | Power semiconductor device |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8362585B1 (en) * | 2011-07-15 | 2013-01-29 | Alpha & Omega Semiconductor, Inc. | Junction barrier Schottky diode with enforced upper contact structure and method for robust packaging |
JP2016004877A (ja) * | 2014-06-16 | 2016-01-12 | ルネサスエレクトロニクス株式会社 | 半導体装置および電子装置 |
JP2018056144A (ja) * | 2015-01-07 | 2018-04-05 | 株式会社日立製作所 | パワー半導体モジュール装置及びその製造方法 |
EP3683891B1 (en) | 2017-10-19 | 2024-04-10 | Sony Group Corporation | Antenna device |
JP2021185593A (ja) | 2020-05-25 | 2021-12-09 | 株式会社 日立パワーデバイス | 半導体装置および電力変換装置 |
CN113410137B (zh) * | 2021-06-15 | 2023-06-20 | 西安微电子技术研究所 | 一种高可靠SiC肖特基二极管及其制作方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004158844A (ja) * | 2002-10-15 | 2004-06-03 | Fuji Electric Device Technology Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2005019798A (ja) * | 2003-06-27 | 2005-01-20 | Denso Corp | モールド型半導体装置及びその製造方法 |
JP2005191225A (ja) * | 2003-12-25 | 2005-07-14 | Sanyo Electric Co Ltd | 半導体装置 |
JP4674522B2 (ja) * | 2004-11-11 | 2011-04-20 | 株式会社デンソー | 半導体装置 |
JP2006261415A (ja) * | 2005-03-17 | 2006-09-28 | Denso Corp | 半導体装置の製造方法 |
JP5168870B2 (ja) * | 2006-10-02 | 2013-03-27 | 株式会社デンソー | 半導体装置 |
JP2009111188A (ja) * | 2007-10-30 | 2009-05-21 | Denso Corp | 半導体装置 |
-
2009
- 2009-11-05 JP JP2009253753A patent/JP5607339B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4068390A1 (en) * | 2021-03-31 | 2022-10-05 | Huawei Technologies Co., Ltd. | Power semiconductor device |
US11978767B2 (en) | 2021-03-31 | 2024-05-07 | Huawei Technologies Co., Ltd. | Power semiconductor device, packaging structure, and electronic device |
Also Published As
Publication number | Publication date |
---|---|
JP2011100811A (ja) | 2011-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5607339B2 (ja) | 半導体装置 | |
JP3272242B2 (ja) | 半導体装置 | |
US8294244B2 (en) | Semiconductor device having an enlarged emitter electrode | |
JP2010251772A (ja) | 半導体デバイス及びその製造方法 | |
US11837528B2 (en) | Method of manufacturing a semiconductor device having a bond wire or clip bonded to a bonding pad | |
US20190371932A1 (en) | Semiconductor device | |
JP6111907B2 (ja) | 半導体装置の製造方法 | |
US10347725B2 (en) | Semiconductor device that facilitates a reduction in the occurrences of cracking in a semiconductor layer accompanying thermal stress | |
JP2012160587A (ja) | ノーマリオフ型パワーjfetの製造方法 | |
JPH11317525A (ja) | 半導体素子およびその製造方法 | |
US10090265B2 (en) | Semiconductor device with metal structure electrically connected to a conductive structure | |
US11916112B2 (en) | SiC semiconductor device | |
JP7280261B2 (ja) | 半導体素子および半導体装置 | |
JP2011192696A (ja) | 電子回路装置 | |
JP2019145667A (ja) | 半導体装置および半導体装置の製造方法 | |
US9899346B2 (en) | Semiconductor device | |
JP2023138880A (ja) | 半導体装置 | |
CN114078798A (zh) | 包括接合焊盘金属层结构的半导体器件 | |
CN114467165A (zh) | 半导体装置 | |
JP2008085199A (ja) | 半導体装置 | |
US20230106733A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US11501979B1 (en) | Semiconductor device and method of producing a semiconductor device | |
JP2020027854A (ja) | SiC半導体装置 | |
JP7275572B2 (ja) | 半導体装置および半導体装置の製造方法 | |
WO2020144790A1 (ja) | 電力用半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140821 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140828 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5607339 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |