JP2021185593A - 半導体装置および電力変換装置 - Google Patents

半導体装置および電力変換装置 Download PDF

Info

Publication number
JP2021185593A
JP2021185593A JP2020090325A JP2020090325A JP2021185593A JP 2021185593 A JP2021185593 A JP 2021185593A JP 2020090325 A JP2020090325 A JP 2020090325A JP 2020090325 A JP2020090325 A JP 2020090325A JP 2021185593 A JP2021185593 A JP 2021185593A
Authority
JP
Japan
Prior art keywords
metal
semiconductor device
guard ring
film
field plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020090325A
Other languages
English (en)
Inventor
智康 古川
Tomoyasu Furukawa
大助 川瀬
Daisuke Kawase
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to JP2020090325A priority Critical patent/JP2021185593A/ja
Priority to US17/241,631 priority patent/US11942512B2/en
Priority to EP21173997.4A priority patent/EP3916803A1/en
Priority to CN202110541791.9A priority patent/CN113725279A/zh
Priority to TW110118723A priority patent/TWI784540B/zh
Publication of JP2021185593A publication Critical patent/JP2021185593A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

【課題】ガードリングに接続された金属層の腐食を抑制可能な信頼性の高い半導体装置を提供する。【解決手段】半導体装置において、半導体基板２０９の主面に形成された能動領域１０３を取り囲むように主面に形成されたガードリング２１５と、ガードリングを覆うように半導体基板上に形成された層間絶縁膜２０２と、層間絶縁膜上に配置され、層間絶縁膜を貫通するコンタクト２０３を介してガードリングと電気的に接続されたフィールドプレート２１７と、フィールドプレートを覆う保護膜２２１と、を有する。フィールドプレートは、ガードリングに接する第１の金属２１９と、第１の金属上に接して配置され、第１の金属より標準電位の低い第２の金属２２０の積層構造で構成される。第２の金属の保護膜との接触面積に対する第１の金属の保護膜との接触面積の割合が０．０５以下である。【選択図】図２

Description

本発明は、半導体装置の構造に係り、特に、ガードリングにより半導体能動領域を囲むターミネーション構造を有する半導体装置に適用して有効な技術に関する。
半導体装置は、システムＬＳＩ（Large Scale Integration）や電力変換装置、ハイブリッド自動車や電気自動車等の制御装置等、幅広い分野で使用されている。例えば、インバータ等の電力変換装置の主要部品であるＩＧＢＴモジュール（Insulated Gate Bipolar Transistor：以下、ＩＧＢＴと略する）は、鉄道や電力、電気自動車向けに使用されており、低コスト化と小型化に加えて高温多湿環境下でも高信頼なパワーモジュールが求められている。同様に、パワーモジュール内のパワーデバイスチップにも低コスト化と小型化に加えて高温多湿環境下で高信頼化を実現する新しい技術が求められている。
このような背景の中、パワーデバイスチップの能動領域を囲むターミネーション構造の小型化技術として、例えば、特許文献１には、ガードリングに接続されたバリアメタル層とフィールド電極の積層構造を有し、ターミネーション領域を横断する方向において、バリアメタル層の一部がフィールド電極の両側からはみ出していることを特徴とする技術が提案されている。
これにより、高耐圧化と小型化を両立させることができる。
また、特許文献２の図１９には、半導体基板の主面に設けられたショットキ・バリア・ダイオード（Schottky Barrier Diode：以下、ＳＢＤと呼ぶ）の活性領域、及びその端部から外側の周辺部に設けられたＰＳＧ（Phosphorus Silicate Glass）膜被覆領域を有するＳＢＤ素子において、アノード電極を構成するアルミニウム系メタル膜上に相補的に設けられた有機系ファイナル・パッシベーション膜とＵＢＭ（Under Bump Metal）層を有し、下層アルミニウム系金属膜、アルミニウム拡散バリア・メタル膜、上層アルミニウム系金属膜等からなる多層のアルミニウム系金属でアノード電極とフィールドプレート電極を構成する技術が提案されている。
これにより、クラック発生を抑制することができる。
また、特許文献３には、活性領域の周囲を取り巻くエッジターミネーション領域は、ガードリングと、ガードリングに接触する第１フィールドプレートと、第１フィールドプレート上に層間絶縁膜を挟んで設けられた第２フィールドプレートと、を含む電界緩和機構を有し、第２フィールドプレートの厚さは、第１フィールドプレートの厚さよりも厚く、第２フィールドプレート間の間隔は、第１フィールドプレート間の間隔よりも広く、第２フィールドプレートと層間絶縁膜との間には、第２フィールドプレートに導電接触するバリアメタル膜が設けられており、バリアメタル膜間の間隔は、第１フィールドプレート間の間隔と等しい構造が提案されている。
これにより、外来電荷に対するシールド効果を高くすることができる。
特開２０１０−２５１４０４号公報 特開２０１１−１００８１１号公報 国際公開第２０１４／０８４１２４号
しかしながら、本願発明者らが検討したところ、特許文献１や特許文献３のように、ターミネーション領域を横断する方向において、バリアメタル層の一部がフィールド電極の両側からはみ出している場合、高温多湿下において、異種金属が局部電池になり腐食するガルバニック腐食の問題があることが判明した。
ガルバニック腐食は、異種金属間の標準電位差に起因する局部腐食で、以下の式（１）の関係がある。
Figure 2021185593
ここで、P：腐食量、P0：金属単独時の腐食量、A：標準電位の高い金属の面積、B：標準電位の低い金属の面積である。尚、この式における面積は、表面積である。
特許文献１、３では、バリアメタル層の標準電位が高く、アルミ合金で形成されたフィールド電極の標準電位が低い関係にあり、上記の式（１）のＡ／Ｂ（バリアメタル層の面積／フィールド電極の面積）が大きくなるため、ガルバニック腐食が加速し高温多湿下で信頼性に課題が残る。
また、特許文献２のようにＡｌ／バリア・メタル膜／Ａｌの３層構造で、バリア・メタル膜がはみ出さずに端部位置が一致している場合、上層側のＡｌの表面積は上面部分と側面部分であるのに対し、バリア・メタル膜と下層側のＡｌの表面積は側面部分のみとなるため、下層側のＡｌは上層側のＡｌよりも表面積が小さい。したがって、下層側のＡｌでは上層側のＡｌに比べて上記の式（１）のＡ／Ｂ（バリア・メタル膜の面積／フィールド電極の面積）が大きくなり、上層側のＡｌに比べて下層側のＡｌの方がガルバニック腐食しやすいという問題がある。
そこで、本発明の目的は、ガードリングにより半導体能動領域を囲むターミネーション構造を有する半導体装置において、ガードリングに接続された金属層の腐食を抑制可能な信頼性の高い半導体装置とそれを用いた電力変換装置を提供することにある。
上記課題を解決するために、本発明は、半導体基板の主面に形成された能動領域と、前記能動領域を取り囲むように前記主面に形成されたガードリング領域と、を備え、前記ガードリング領域は、前記半導体基板に形成されたガードリングと、前記ガードリングを覆うように前記半導体基板上に形成された層間絶縁膜と、前記層間絶縁膜上に配置され、前記層間絶縁膜を貫通するコンタクトを介して前記ガードリングと電気的に接続されたフィールドプレートと、前記フィールドプレートを覆う保護膜と、を有し、前記フィールドプレートは、前記ガードリングに接する第１の金属と、前記第１の金属上に接して配置され、前記第１の金属より標準電位の低い第２の金属の積層構造で構成され、前記第２の金属の前記保護膜との接触面積に対する前記第１の金属の前記保護膜との接触面積の割合が０．０５以下であることを特徴とする。
また、本発明は、一対の直流端子と、交流の相数と同数の交流端子と、前記一対の直流端子間に接続され、スイッチング素子と逆極性のダイオードが並列に接続された並列回路を２個直列に接続した構成からなり、前記並列回路の相互接続点が異なる交流端子に接続された交流の相数と同数の電力変換単位と、を備える電力変換装置において、前記スイッチング素子が上記の半導体装置であることを特徴とする。
本発明によれば、ガードリングにより半導体能動領域を囲むターミネーション構造を有する半導体装置において、ガードリングに接続された金属層の腐食を抑制可能な信頼性の高い半導体装置を提供することができる。
これにより、半導体装置及びそれを用いた電力変換装置の信頼性向上と長寿命化に寄与できる。
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
本発明の実施例１に係る半導体装置（ＩＧＢＴ半導体チップ）の上面図である。 本発明の実施例１に係る半導体装置の断面図である。 ガードリング部の要部断面における第１の金属と第２の金属を示す模式図である。 本発明の効果を示す図である。 ガードリング部の要部断面における第１の金属と第２の金属を示す模式図である。 本発明の効果を示す図である。 本発明の実施例１に係る半導体装置の製造プロセスを示す断面図である。 本発明の実施例２に係る半導体装置の断面図である。 本発明の実施例３に係る半導体装置の断面図である。 本発明の実施例４に係る電力変換装置の回路ブロック図である。
以下、本発明の実施形態について図面を参照して詳細に説明する。なお、各図において、参照番号が同一のものは同一の構成要件あるいは類似の機能を備えた構成要件を示している。また、ｐ−，ｐ，ｐ＋は、半導体層の導電型がｐ型であることを示し、かつ、この順に相対的な不純物濃度が高くなる。同様に、ｎ−，ｎ，ｎ＋は、半導体層の導電型がｎ型であることを示し、かつ、この順に相対的な不純物濃度が高くなる。
図１から図７を参照して、本発明の実施例１の半導体装置とその製造方法について説明する。
図１は、本実施例の半導体装置であるＩＧＢＴ半導体チップ１０１の上面図である。チップの中央にはＩＧＢＴの能動領域１０３が設けられている。また、ＩＧＢＴのゲート電圧印加用のゲート電極PAD１０４が設けられている。ＩＧＢＴ半導体チップ１０１の外周部にはチップ終端ガードリング領域１０２が設けられている。
図２は、ＩＧＢＴ半導体チップ１０１の能動領域１０３とチップ終端ガードリング領域１０２の断面図である。能動領域１０３内には、トレンチゲート２０７が周期的に配置され、隣接するトレンチゲート２０７間にコンタクト２０３が設けられている。コンタクト２０３は、絶縁層（層間絶縁膜２０２）を貫通して第１の金属層であるエミッタ電極２０１と接続されている。
トレンチゲート２０７は、ゲート絶縁膜２０８とトレンチ内に埋め込まれたポリシリコン（Poly-Si）からなり、n-半導体基板２０９の表面に形成されたpベース層２０６とn+ソース層２０４でＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を構成し、ＩＧＢＴ半導体チップ１０１のON／OFFを行う機能を持つ。また、pベース層２０６には、コンタクト２０３との接触抵抗を下げるためにp+層２０５が設けられている。
トレンチゲート２０７は、トレンチ内に埋め込まれたポリシリコン（Poly-Si）によりフィールド酸化膜２２２上のポリシリコンゲート配線２１４に接続されており、絶縁層（層間絶縁膜２０２）を介してコンタクト２０３によりゲート電極２１３に接続されている。
チップ終端ガードリング領域１０２には、複数の第２導電型（ｐ型）のガードリング２１５がn-半導体基板２０９の表面に配置され、チップ終端にはn-半導体基板２０９の表面に第１導電型（ｎ型）のチャネルストッパ２１６が配置されている。
複数の第２導電型（ｐ型）のガードリング２１５の各々は、フィールド酸化膜２２２及び絶縁層（層間絶縁膜２０２）を介して対応するコンタクト２０３により対応する第２の金属層２１７とそれぞれ接続されている。第１導電型（ｎ型）のチャネルストッパ２１６は、絶縁層（層間絶縁膜２０２）を介してコンタクト２０３により第３の金属層２１８に接続されている。
第２の金属層２１７は、対応する第２導電型（ｐ型）のガードリング２１５の表面上を覆い、少なくとも２種類以上の異種金属の積層構造で構成され、この異種金属の積層構造は、第１の金属２１９が対応する第２導電型（ｐ型）のガードリング２１５に接して形成され、第１の金属２１９より標準電位の低い第２の金属２２０が第１の金属２１９上に接して形成されている。
また、第２導電型（ｐ型）のガードリング２１５に接続される第２の金属層２１７と、第１導電型（ｎ型）のチャネルストッパ２１６に接続される第３の金属層２１８は、有機系パッシベーション膜（保護膜）２２１で覆われている。
ここで、第２の金属２２０の有機系パッシベーション膜（保護膜）２２１との接触面積に対する第１の金属２１９の有機系パッシベーション膜（保護膜）２２１との接触面積の割合が０．０５以下となるように第１の金属２１９と第２の金属２２０の積層構造が形成されている。
n-半導体基板２０９の裏面、すなわち、n-半導体基板２０９のトレンチゲート２０７が形成される側の主面（表面）とは反対側の主面（裏面）には、ｎ型バッファー層２１０とｐ型コレクタ層２１１とコレクタ電極２１２がこの順に形成されている。
図３から図６を用いて、上記の第１の金属２１９と第２の金属２２０の関係について詳しく説明する。なお、説明を分かり易くするため、図３及び図５には第２の金属層２１７を有機系パッシベーション膜（保護膜）２２１で覆う前の状態、すなわち、第２の金属２２０の上面及び側面と第１の金属２１９の第２の金属２２０で覆われていない上面及び側面が露出している状態を示している。
図３は、ガードリング部の要部断面における第１の金属２１９の露出表面積Aと第２の金属２２０の露出表面積Bの関係を示す模式図である。図３の左図（ａ）は、第２の金属２２０の露出表面積Bに対する第１の金属２１９の露出表面積Aの割合が大きい場合を示しており、図３の右図（ｂ）は、第２の金属２２０の露出表面積Bに対する第１の金属２１９の露出表面積Aの割合が小さい場合を示している。
図４は、第１の金属２１９の腐食量と第２の金属２２０の露出表面積Bに対する第１の金属２１９の露出表面積Aの割合の関係を示す特性図である。本願発明者らの検討によると、上述したガルバニック反応は、式（１）の関係があるため、図４に示すように第２の金属２２０の露出表面積Bに対する第１の金属２１９の露出表面積Aの割合が0.05以下である場合、第１の金属２１９の腐食を抑制できることがわかった。
図５は、ガードリング部の要部断面における第１の金属２１９上面の面積Ts1が第２の金属２２０の面積Bs1に覆われている割合を示す模式図である。図５の左図（ａ）は、第１の金属２１９上面（面積：Ts1）が第２の金属２２０（面積：Bs1）に覆われている割合が小さい場合を示しており、図５の右図（ｂ）は、第１の金属２１９上面（面積：Ts1）が第２の金属２２０（面積：Bs1）に覆われている割合が大きい場合を示している。
図６は、第１の金属２１９の腐食量と第１の金属２１９上面（面積：Ts1）が第２の金属２２０（面積：Bs1）に覆われている割合の関係を示す特性図である。高温多湿の条件下ではパッケージ内やウエハプロセス工程中で残留した臭素イオン（Ｂｒ−）や塩素イオン（Ｃｌ−）、フッ素イオン（Ｆ−）等が水分中に溶け込み、これらのハロゲン成分がチップ終端ガードリング領域１０２の＋電位側に移動し、リークパスや腐食の要因となる場合がある。加えて、異種金属が局部電池になり、腐食が加速する要因となる。
本願発明者らの検討によると、図６に示すように、第１の金属２１９上面（面積：Ts1）が第２の金属２２０（面積：Bs1）に覆われている割合が９０％以上である場合、第１の金属２１９の腐食を抑制できることがわかった。尚、図５において、Bs1はコンタクト２０３を除いた部分で定義しているが、図５において、コンタクト２０３は、紙面奥行き方向にも連続して形成されており、コンタクト２０３が切れている部分があったとしても全体の１％程度なので、図６に示した計算結果においては誤差の範囲である。
図７は、本実施例（図２）のＩＧＢＴ半導体チップ１０１の製造プロセスを示す図である。
≪（ａ）Pウェル形成≫
先ず、n-半導体基板２０９（例えばＳｉウェハ等の半導体ウェハ）が準備される。
次に、n-半導体基板２０９の主面（表面）上に絶縁膜（例えばＳｉＯ２膜）を成膜し、絶縁膜上にホトレジストを塗布した後、ホトリソグラフィーによりホトレジストをＰウェル３０１形成用にパターニングする。
次に、パターニングされたホトレジストをマスクに、ｐ型の不純物（例えばボロン）をイオン注入によりn-半導体基板２０９内に注入し、ホトレジストを除去した後、アニールによりｐ型の不純物を拡散させてＰウェル３０１を形成する。Ｐウェル３０１は、チップ終端ガードリング領域１０２において第２導電型（ｐ型）のガードリング２１５を構成し、能動領域１０３においてポリシリコンゲート配線２１４下の電位安定化のためのｐ型層を構成する。
≪（ｂ）トレンチゲート形成≫
次に、n-半導体基板２０９の主面（表面）上に絶縁膜（例えばＳｉＯ２膜）を成膜し、絶縁膜上にホトレジストを塗布した後、ホトリソグラフィーによりホトレジストをフィールド酸化膜２２２形成用にパターニングする。ホトレジストを除去した後、パターニングされた絶縁膜をマスクに、n-半導体基板２０９の主面（表面）に熱酸化処理を施し、n-半導体基板２０９の主面（表面）上にフィールド酸化膜２２２を選択的に形成する。
パターニングされた絶縁膜を除去した後、n-半導体基板２０９の主面（表面）上に絶縁膜（例えばＳｉＯ２膜）を成膜し、絶縁膜上にホトレジストを塗布した後、ホトリソグラフィーによりホトレジスト及び絶縁膜をトレンチ形成用にパターニングする。ホトレジストを除去した後、パターニングされた絶縁膜をマスクにして、異方性エッチングによりトレンチを形成する。
次に、トレンチ内にゲート絶縁膜２０８を形成した後、トレンチ内を埋め込むようにポリシリコン膜を堆積し、ホトリソグラフィーにより、トレンチゲート２０７及びポリシリコンゲート配線２１４を加工形成する。
≪（ｃ）ｐベース層、ｎ＋ソース層、チャネルストッパ形成≫
次に、ｐベース層２０６形成用にパターンニングされたホトレジストをマスクにして、ｐ型不純物のイオン注入行い、さらに熱処理を行うことにより、pベース層２０６が形成される。
続いて、ｎ＋ソース層２０４及び第１導電型（ｎ型）のチャネルストッパ２１６形成用にパターンニングされたホトレジストをマスクにして、ｎ型不純物のイオン注入を行い、ｎ＋ソース層２０４及び第１導電型（ｎ型）のチャネルストッパ２１６を形成する。
≪（ｄ）コンタクト形成≫
次に、n-半導体基板２０９の主面（表面）上に層間絶縁膜２０２を堆積し、層間絶縁膜２０２に平坦化処理を施す。平坦化には、例えばＢＰＳＧ（Boron-Phosphors Silicate Glass）膜のリフローやＣＭＰ（Chemical Mechanical Polishing）などの平坦化手段などが適用される。
層間絶縁膜２０２の平坦化後、ホトリソグラフィーと異方性エッチングにより、コンタクトホールが形成される。この時、コンタクトホールは、層間絶縁膜２０２を貫通し、さらにpベース層２０６、Ｐウェル３０１、ポリシリコンゲート配線２１４、及び第１導電型（ｎ型）のチャネルストッパ２１６に達する。これにより、ｐベース層２０６を断面で見た場合、一対のn+ソース層２０４が形成されると共に、後工程で形成されるコンタクト金属層が接触する溝部が形成される。
続いて、コンタクトホールが形成された層間絶縁膜２０２をマスクにして、ｐ型不純物のイオン注入によりコンタクトホールの底部にp+層２０５が形成される。
次に、Ａｌ電極のバリア層となり、かつ、Ｍｏ，ＴｉＷ，ＴｉＮ，Ｔｉ，Ｃｏ，ＮｉのようなＳｉとシリサイド反応しＳｉ接触面を低抵抗化可能な金属を、例えばスパッタリングによって成膜し、アニールすることによって，シリサイド層を形成する。
次に、Ｗのような高硬度かつ高融点金属からなる金属膜でコンタクトホール内を埋め込み、さらに、エッチングまたはＣＭＰで平坦化することにより、コンタクト金属層（コンタクト２０３）が形成される。このとき、コンタクトホール以外の部分はＷの平坦化後も除去されることなく、層間絶縁膜２０２上に残る。
ここで、Ａｌ電極のバリア層となる金属はガルバニック反応を抑制するために、Ａｌの標準電位（-1.66V）から電位差の少ない金属が望ましい。例えば、Ｔｉの標準電位は-1.63V，Ｃｏは-0.277V、Ｎｉは-0.23V、Ｍｏは-0.2Vである。
≪（ｅ）表面電極、有機系パッシベーション形成≫
その後、アルミニウム（Ａｌ）を主成分とする金属層を堆積し、ホトリソグラフィーとエッチングにより第１の金属層であるエミッタ電極２０１、第２の金属層２１７及びゲート電極２１３が形成される。アルミニウムのエッチングは、異方性ドライエッチングによって行い、同時にバリア層も加工形成する。
この結果、バリア層である第１の金属２１９（例えばＴｉ）上面の面積Ts1が第２の金属２２０（Ａｌ）の面積Bs1に覆われている割合が大きくなり、ガルバニック反応を抑制でき、バリア層（第１の金属２１９）の腐食を抑制することができる。
加えて、第２の金属２２０（Ａｌ）の露出表面積Bに対する第１の金属２１９（バリア層：例えばＴｉ）の露出表面積Aの割合が小さくなり、同様にガルバニック反応を抑制でき、バリア層（第１の金属２１９）の腐食を抑制することができる。
また、第２の金属層２１７は第２導電型（ｐ型）のガードリング２１５の表面上を覆う構造となっており、水分やイオン性物質、可動性イオン等の外来電荷に対するシールド効果を高くすることができるため、高電圧印加中のn-半導体基板２０９の電位が安定化され、電界の変動が起きにくく阻止電圧が安定する。
その後、ポリイミドなどからなる有機系パッシベーション膜２２１が成膜され、エミッタ電極２０１が露出するようにパターニングされる。
以上の（ａ）〜（ｅ）工程が、n-半導体基板２０９の表面側処理である。
≪（ｆ）裏面ｎバッファー、ｐコレクタ層、コレクタ電極形成≫
次に、バックグラインドによって裏面側からn-半導体基板２０９を所望の厚さまで研削する。その後、n-半導体基板２０９の裏面側からn-半導体基板２０９にｎ型およびｐ型不純物のイオン注入を行い、さらにレーザアニールを行うことにより、ｎ型バッファー層２１０及びｐ型コレクタ層２１１が形成される。
なお、イオン注入時の加速エネルギーを適宜調整することにより、n-半導体基板２０９の裏面からの深さが異なるｎ型バッファー層２１０及びｐ型コレクタ層２１１が形成できる。
その後、n-半導体基板２０９の裏面側に、例えばＡｌ−Ｔｉ−Ｎｉ−Ａｕ等の積層金属層をスパッタリングにより成膜して、コレクタ電極２１２が形成される。
本実施例の半導体装置では、第２の金属層２１７が第２導電型（ｐ型）のガードリング２１５の表面上を覆い、水分やイオン性物質、可動性イオン等の外来電荷に対するシールド効果を高くすることができる。そのため、高電圧印加中のn-半導体基板２０９の電位が安定化され、電界の変動が起きにくく阻止電圧の安定化が可能となる。
また、第２の金属層２１７は、異種金属の積層構造で構成され、異種金属の積層構造は、第１の金属２１９が第２導電型（ｐ型）のガードリング２１５に接して形成され、第１の金属２１９より標準電位の低い第２の金属２２０が第１の金属２１９上に接して形成され、第１の金属２１９の上部の面積の９０％以上が第２の金属２２０で覆われており、第１の金属２１９（バリア層：例えばＴｉ）の上面の面積Ts1が第２の金属２２０（Ａｌ）の面積Bs1に覆われている割合が大きくなり、ガルバニック反応を抑制でき、バリア層（第１の金属２１９）の腐食を抑制することができる。
加えて、第２の金属２２０（Ａｌ）の露出表面積Bに対する第１の金属２１９（バリア層：例えばＴｉ）の露出表面積Aの割合が小さくなり、同様にガルバニック反応を抑制でき、バリア層（第１の金属２１９）の腐食を抑制することができる。
また、チップ終端ガードリング領域１０２を有機系パッシベーション膜２２１で覆い機械的に表面保護すると共に、水分やイオン性物質、可動性イオン等の外来電荷に対する保護を行っている。
以上説明したように、本実施例の半導体装置は、n-半導体基板２０９の主面に形成された能動領域１０３と、能動領域１０３を取り囲むようにn-半導体基板２０９の主面に形成されたチップ終端ガードリング領域１０２を備えており、チップ終端ガードリング領域１０２は、n-半導体基板２０９に形成された第２導電型（ｐ型）のガードリング２１５と、第２導電型（ｐ型）のガードリング２１５を覆うようにn-半導体基板２０９上に形成された層間絶縁膜２０２と、層間絶縁膜２０２上に配置され、層間絶縁膜２０２を貫通するコンタクト２０３を介して第２導電型（ｐ型）のガードリング２１５と電気的に接続されたフィールドプレート（第２の金属層２１７）と、フィールドプレート（第２の金属層２１７）を覆う有機系パッシベーション膜（保護膜）２２１を有しており、フィールドプレート（第２の金属層２１７）は、第２導電型（ｐ型）のガードリング２１５に接する第１の金属２１９と、第１の金属２１９上に接して配置され、第１の金属２１９より標準電位の低い第２の金属２２０の積層構造で構成され、第２の金属２２０の有機系パッシベーション膜（保護膜）２２１との接触面積に対する第１の金属２１９の有機系パッシベーション膜（保護膜）２２１との接触面積の割合が０．０５以下となるように構成されている。
また、第１の金属２１９の上面の面積の９０％以上が、第２の金属２２０で覆われている。
また、チップ終端ガードリング領域１０２は、第２導電型（ｐ型）のガードリング２１５を取り囲むようにn-半導体基板２０９に形成された第１導電型（ｎ型）のチャネルストッパ２１６を有している。
これにより、高温多湿下におけるガードリングに接続された金属層の腐食を抑制し、高温多湿下での長期動作時の耐圧劣化やリーク電流の増大を抑制した高信頼な半導体装置とそれを用いた電力変換装置を実現することができる。
なお、第１の金属２１９の上面の略全て（約１００％）が第２の金属２２０で覆われており、フィールドプレート（第２の金属層２１７）を断面視した際、第１の金属２１９の端部と第２の金属２２０の端部が揃っているのがより望ましい。これにより、フィールドプレート（第２の金属層２１７）のガルバニック腐食を確実に抑制することができる。
また、ＩＧＢＴ半導体チップ１０１を断面視した際、フィールドプレート（第２の金属層２１７）の両端が第２導電型（ｐ型）のガードリング２１５の両端からせり出しているのが好適である。チップ終端でのフィールドプレート（第２の金属層２１７）による電界緩和効果を高めることができるためである。
また、本実施例（図２）では、第２導電型（ｐ型）のガードリング２１５は、n-半導体基板２０９に複数形成されており、複数の第２導電型（ｐ型）のガードリング２１５の各々が、複数のコンタクト２０３を介して複数のフィールドプレート（第２の金属層２１７）と個々に接続されている例を示したが、第２導電型（ｐ型）のガードリング２１５とフィールドプレート（第２の金属層２１７）の組み合わせの数はこれに限定されるものではない。
例えば、チップ終端ガードリング領域１０２に、第２導電型（ｐ型）のガードリング２１５とフィールドプレート（第２の金属層２１７）がそれぞれ１つずつ形成されている場合や、第２導電型（ｐ型）のガードリング２１５がn-半導体基板２０９に複数形成されており、複数のコンタクト２０３を介して、複数の第２導電型（ｐ型）のガードリング２１５全体を覆うような面積の広い１つのフィールドプレート（第２の金属層２１７）と接続するように構成してもよい。
いずれの場合も、フィールドプレート（第２の金属層２１７）を構成する第１の金属２１９の面積と第２の金属２２０の面積を上述したような構成とすることで、フィールドプレート（第２の金属層２１７）のガルバニック腐食を抑制することができる。
図８を参照して、本発明の実施例２の半導体装置について説明する。図８は、本実施例のＩＧＢＴ半導体チップ１０１の断面図であり、実施例１（図２）の変形例に相当する。
実施例１（図２）のチップ終端ガードリング領域１０２は保護膜である有機系パッシベーション膜２２１で覆われているのに対し、本実施例（図８）のチップ終端ガードリング領域１０２は無機系パッシベーション膜８０１で覆われている点において、実施例１と異なっている。その他の構成は、実施例１（図２）と同様である。有機系パッシベーショ ン膜２２１は吸湿性が有り、水分やイオン性物質の拡散を抑制する効果が小さいため、チップ終端ガードリング領域１０２の保護膜をＳｉＮ，ＳｉＯＮ，ＳｉＯ２等の無機系パッシベーション膜８０１とすることで、水分の侵入やイオン性物質の拡散を抑制することができる。
本実施例の半導体装置では、実施例１に対して、更に水分やイオン性物質等の侵入を防ぐことができるため、高温多湿下におけるガードリングに接続された金属層の腐食を抑制し、高温多湿下での長期動作時の耐圧劣化やリーク電流の増大を抑制したより高信頼な半導体装置とそれを用いた電力変換装置を実現することができる。
図９を参照して、本発明の実施例３の半導体装置について説明する。図９は、本実施例のＩＧＢＴ半導体チップ１０１の断面図であり、実施例１（図２）及び実施例２（図８）の変形例に相当する。
本実施例のチップ終端ガードリング領域１０２は、無機系パッシベーション膜８０１と有機系パッシベーション膜２２１の積層膜で覆われている点において、実施例１及び実施例２と異なっている。その他の構成は、実施例１及び実施例２と同様である。
無機系パッシベーション膜８０１は、第２の金属層２１７上に形成される。パッシベーション膜は、機械的に表面保護すると共に水分やイオン性物質、可動性イオン等の外来電荷に対する保護を行う役割を担っている。機械的な表面保護に関しては、パッシベーション膜の厚膜化が有効である。
しかしながら、第２の金属層２１７の表面は凹凸を有しており、例えばＳｉＮを無機系パッシベーション膜８０１として採用し厚膜化すると、成膜時の応力によってクラックが発生する場合がある。クラックは、水分やイオン性物質の侵入経路となるため、外来電荷に対する耐圧劣化やリーク電流の増大の原因となり、バリア層（第１の金属２１９）の腐食に繋がる。
そこで、本実施例では、第２の金属層２１７を無機系パッシベーション膜８０１と有機系パッシベーション膜２２１の積層膜で覆い、無機系パッシベーション膜８０１を薄膜化することでクラックの発生を防止し、機械的な表面保護効果と水分やイオン性物質等の侵入を防ぎ、更に高温多湿下におけるガードリングに接続された金属層の腐食を抑制し、高温多湿下での長期動作時の耐圧劣化やリーク電流の増大を抑制した高信頼な半導体装置とそれを用いた電力変換装置を実現することができる。
図１０を参照して、本発明の半導体装置を電力変換装置に適用した実施形態の一例について説明する。図１０は、本発明の実施例１〜実施例３に係る半導体装置を構成要素として採用した電力変換装置６００を示す回路ブロック図である。図１０には、本実施例の電力変換装置６００の回路構成、及び直流電源と三相交流モータ（交流負荷）との接続の関係を示す。
本実施例の電力変換装置６００では、実施例１〜実施例３の半導体装置を電力スイッチング素子６０１〜６０６として用いている。電力スイッチング素子６０１〜６０６は、例えばＩＧＢＴである。
図１０に示すように、本実施例の電力変換装置６００は、一対の直流端子であるＰ端子６３１，Ｎ端子６３２と、交流出力の相数と同数の交流端子であるＵ端子６３３，Ｖ端子６３４，Ｗ端子６３５とを備えている。
また、一対の電力スイッチング素子６０１及び６０２の直列接続からなり、その直列接続点に接続されるＵ端子６３３を出力とするスイッチングレッグを備える。同様の構成で、電力スイッチング素子６０３及び６０４の直列接続からなり、その直列接続点に接続されるＶ端子６３４を出力とするスイッチングレッグを備える。同様の構成で、電力スイッチング素子６０５及び６０６の直列接続からなり、その直列接続点に接続されるＷ端６３５を出力とするスイッチングレッグを備える。
電力スイッチング素子６０１〜６０６からなる３相分のスイッチングレッグは、Ｐ端子６３１，Ｎ端子６３２の直流端子間に接続されて、図示しない直流電源から直流電力が供給される。電力変換装置６００の３相の交流端子であるＵ端子６３３、Ｖ端子６３４、Ｗ端子６３５は図示しない三相交流モータに三相交流電源として接続される。
電力スイッチング素子６０１〜６０６の各々には、それぞれ逆並列にダイオード６２１〜６２６が接続されている。ＩＧＢＴからなる電力スイッチング素子６０１〜６０６のそれぞれのゲート入力端子にはゲート駆動回路６１１〜６１６が接続されており、各ゲート駆動回路６１１〜６１６によって駆動制御される。
つまり、本実施例の電力変換装置６００は、外部から直流電力を入力し、入力した直流電力を交流電力に変換して出力する電力変換装置であって、直流電力を入力するための一対の直流端子６３１，６３２と、交流電力を出力するための交流端子であってその交流電力に係る交流の相数と同数の交流端子６３３〜６３５を備えており、相数分ある交流端子６３３〜６３５の各々について、一対の直流端子６３１，６３２の一方の端子（Ｐ端子６３１）と他方の端子（Ｎ端子６３２）との間に、スイッチング素子（例えば電力スイッチング素子６０１）と当該スイッチング素子とは逆極性のダイオード（例えばダイオード６２１）とが互いに並列接続されて成る並列回路（例えば電力スイッチング素子６０１とダイオード６２１の並列回路）が２個直列に接続された構成の直列回路（例えば電力スイッチング素子６０１とダイオード６２１の並列回路と、電力スイッチング素子６０２とダイオード６２２の並列回路との直列回路）が接続され、その直列回路を構成する２個の並列回路の相互接続点が、該直列回路に対応する相（例えばＵ相）の交流端子（例えばＵ端子６３３）に接続された構成を備えている。
本実施例のように、上記の実施例１〜実施例３で説明したＩＧＢＴ半導体チップ１０１を電力変換装置の電力スイッチング素子に適用することで、電力変換装置の信頼性向上と長寿命化が図れる。
なお、本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば上記した実施形態は、本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明したすべての構成を備えるものに限定されるものではない。ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることも可能である。
１０１…ＩＧＢＴ半導体チップ
１０２…チップ終端ガードリング領域
１０３…能動領域
１０４…ゲート電極PAD
２０１…エミッタ電極（第１の金属層）
２０２…層間絶縁膜
２０３…コンタクト
２０４…n+ソース層
２０５…p+層
２０６…pベース層
２０７…トレンチゲート
２０８…ゲート絶縁膜
２０９…n-半導体基板
２１０…n型バッファー層
２１１…p型コレクタ層
２１２…コレクタ電極
２１３…ゲート電極
２１４…ポリシリコンゲート配線
２１５…第２導電型（ｐ型）のガードリング
２１６…第１導電型（ｎ型）のチャネルストッパ
２１７…第２の金属層
２１８…第３の金属層
２１９…第１の金属
２２０…第２の金属
２２１…有機系パッシベーション膜（保護膜）
２２２…フィールド酸化膜
３０１…Ｐウェル
６００…電力変換装置
６０１〜６０６…電力スイッチング素子
６２１〜６２６…ダイオード
６１１〜６１６…ゲート駆動回路
６３１，６３２…直流端子
６３３〜６３５…交流端子
８０１…無機系パッシベーション膜

Claims (10)

  1. 半導体基板の主面に形成された能動領域と、
    前記能動領域を取り囲むように前記主面に形成されたガードリング領域と、を備え、
    前記ガードリング領域は、前記半導体基板に形成されたガードリングと、
    前記ガードリングを覆うように前記半導体基板上に形成された層間絶縁膜と、
    前記層間絶縁膜上に配置され、前記層間絶縁膜を貫通するコンタクトを介して前記ガードリングと電気的に接続されたフィールドプレートと、
    前記フィールドプレートを覆う保護膜と、を有し、
    前記フィールドプレートは、前記ガードリングに接する第１の金属と、
    前記第１の金属上に接して配置され、前記第１の金属より標準電位の低い第２の金属の積層構造で構成され、
    前記第２の金属の前記保護膜との接触面積に対する前記第１の金属の前記保護膜との接触面積の割合が０．０５以下であることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１の金属の上面の略全てが前記第２の金属で覆われており、
    前記フィールドプレートを断面視した際、前記第１の金属の端部と前記第２の金属の端部が揃っていることを特徴とする半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記第１の金属の上面の面積の９０％以上が、前記第２の金属で覆われていることを特徴とする半導体装置。
  4. 請求項１に記載の半導体装置において、
    前記半導体装置を断面視した際、前記フィールドプレートの両端が前記ガードリングの両端からせり出していることを特徴とする半導体装置。
  5. 請求項１に記載の半導体装置において、
    前記ガードリングは、前記半導体基板に複数形成されており、
    前記複数のガードリングの各々に対して、対応する前記コンタクトおよび前記フィールドプレートが形成されていることを特徴とする半導体装置。
  6. 請求項１に記載の半導体装置において、
    前記ガードリング領域は、前記ガードリングを取り囲むように前記半導体基板に形成されたチャネルストッパを有することを特徴とする半導体装置。
  7. 請求項１に記載の半導体装置において、
    前記フィールドプレートを覆う保護膜を備え、
    前記保護膜は、有機系パッシベーション膜、無機系パッシベーション膜、下層から順に無機系パッシベーション膜および有機系パッシベーション膜が積層された積層膜のいずれかであることを特徴とする半導体装置。
  8. 請求項１に記載の半導体装置において、
    前記第２の金属は、Ａｌを主成分とする合金であり、
    前記第１の金属は、Ｍｏ，ＴｉＷ，ＴｉＮ，Ｔｉ，Ｃｏ，Ｎｉのいずれかであることを特徴とする半導体装置。
  9. 請求項１に記載の半導体装置において、
    前記能動領域内に複数のトレンチゲートが周期的に配置されたＩＧＢＴであることを特徴とする半導体装置。
  10. 一対の直流端子と、
    交流の相数と同数の交流端子と、
    前記一対の直流端子間に接続され、スイッチング素子と逆極性のダイオードが並列に接続された並列回路を２個直列に接続した構成からなり、前記並列回路の相互接続点が異なる交流端子に接続された交流の相数と同数の電力変換単位と、
    を備える電力変換装置において、
    前記スイッチング素子が請求項１から９のいずれか１項に記載の半導体装置であることを特徴とする電力変換装置。
JP2020090325A 2020-05-25 2020-05-25 半導体装置および電力変換装置 Pending JP2021185593A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020090325A JP2021185593A (ja) 2020-05-25 2020-05-25 半導体装置および電力変換装置
US17/241,631 US11942512B2 (en) 2020-05-25 2021-04-27 Semiconductor device and power conversion device
EP21173997.4A EP3916803A1 (en) 2020-05-25 2021-05-17 Semiconductor device and power conversion device
CN202110541791.9A CN113725279A (zh) 2020-05-25 2021-05-18 半导体装置及电力转换装置
TW110118723A TWI784540B (zh) 2020-05-25 2021-05-24 半導體裝置及電力轉換裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020090325A JP2021185593A (ja) 2020-05-25 2020-05-25 半導体装置および電力変換装置

Publications (1)

Publication Number Publication Date
JP2021185593A true JP2021185593A (ja) 2021-12-09

Family

ID=75936823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020090325A Pending JP2021185593A (ja) 2020-05-25 2020-05-25 半導体装置および電力変換装置

Country Status (5)

Country Link
US (1) US11942512B2 (ja)
EP (1) EP3916803A1 (ja)
JP (1) JP2021185593A (ja)
CN (1) CN113725279A (ja)
TW (1) TWI784540B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024142638A1 (ja) * 2022-12-27 2024-07-04 富士電機株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023087192A (ja) * 2021-12-13 2023-06-23 株式会社 日立パワーデバイス 半導体装置および電力変換装置
CN114743995A (zh) * 2022-05-11 2022-07-12 深圳市华星光电半导体显示技术有限公司 显示面板及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044414A (ja) * 1999-08-04 2001-02-16 Hitachi Ltd 半導体装置
WO2011027523A1 (ja) * 2009-09-03 2011-03-10 パナソニック株式会社 半導体装置およびその製造方法
JP2012004466A (ja) * 2010-06-21 2012-01-05 Hitachi Ltd 半導体装置
JP2014049694A (ja) * 2012-09-03 2014-03-17 Renesas Electronics Corp Ｉｇｂｔ
JP2014175640A (ja) * 2013-03-13 2014-09-22 Renesas Electronics Corp 縦型複合パワーｍｏｓｆｅｔ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3111827B2 (ja) 1994-09-20 2000-11-27 株式会社日立製作所 半導体装置及びそれを使った電力変換装置
JP5378045B2 (ja) 2009-04-13 2013-12-25 株式会社日立製作所 半導体装置
JP5607339B2 (ja) 2009-11-05 2014-10-15 ルネサスエレクトロニクス株式会社 半導体装置
JP5949941B2 (ja) 2012-11-29 2016-07-13 富士電機株式会社 半導体装置
US9355958B2 (en) 2013-10-31 2016-05-31 Infineon Technologies Ag Semiconductor device having a corrosion-resistant metallization and method for manufacturing thereof
US9196560B2 (en) 2013-10-31 2015-11-24 Infineon Technologies Austria Ag Semiconductor device having a locally reinforced metallization structure and method for manufacturing thereof
KR101870809B1 (ko) * 2016-06-21 2018-08-02 현대오트론 주식회사 전력 반도체 소자
JP6854654B2 (ja) 2017-01-26 2021-04-07 ローム株式会社 半導体装置
JP7316746B2 (ja) * 2017-03-14 2023-07-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7476502B2 (ja) * 2019-09-06 2024-05-01 富士電機株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044414A (ja) * 1999-08-04 2001-02-16 Hitachi Ltd 半導体装置
WO2011027523A1 (ja) * 2009-09-03 2011-03-10 パナソニック株式会社 半導体装置およびその製造方法
JP2012004466A (ja) * 2010-06-21 2012-01-05 Hitachi Ltd 半導体装置
JP2014049694A (ja) * 2012-09-03 2014-03-17 Renesas Electronics Corp Ｉｇｂｔ
JP2014175640A (ja) * 2013-03-13 2014-09-22 Renesas Electronics Corp 縦型複合パワーｍｏｓｆｅｔ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024142638A1 (ja) * 2022-12-27 2024-07-04 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US11942512B2 (en) 2024-03-26
EP3916803A1 (en) 2021-12-01
TW202213772A (zh) 2022-04-01
TWI784540B (zh) 2022-11-21
CN113725279A (zh) 2021-11-30
US20210367028A1 (en) 2021-11-25

Similar Documents

Publication Publication Date Title
US11869961B2 (en) Semiconductor device and method of manufacturing semiconductor device
US11942512B2 (en) Semiconductor device and power conversion device
US6885061B2 (en) Semiconductor device and a method of manufacturing the same
US9099387B2 (en) Semiconductor device
KR101236498B1 (ko) 전력 반도체장치
JP2012064899A (ja) 半導体装置およびその製造方法
JP2009194197A (ja) 半導体装置及びその製造方法
US10340147B2 (en) Semiconductor device with equipotential ring contact at curved portion of equipotential ring electrode and method of manufacturing the same
JPWO2010125639A1 (ja) 電力用半導体装置
CN111180514B (zh) 半导体装置
WO2016159385A1 (ja) 半導体装置
US11271080B2 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
WO2021049090A1 (ja) 半導体装置および電力変換装置
US20240213357A1 (en) Semiconductor device and method of manufacturing the same
CN112713124B (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
JP2013201286A (ja) 半導体素子
JP2005086140A (ja) 半導体装置およびその製造方法
JP2022189411A (ja) 半導体装置およびその製造方法
JP2024150214A (ja) 半導体装置及び製造方法
CN118588752A (zh) 碳化硅半导体装置以及电力转换装置
JP4825688B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240805

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240814