DE10236455A1 - Halbleiterbauelement - Google Patents

Halbleiterbauelement

Info

Publication number
DE10236455A1
DE10236455A1 DE10236455A DE10236455A DE10236455A1 DE 10236455 A1 DE10236455 A1 DE 10236455A1 DE 10236455 A DE10236455 A DE 10236455A DE 10236455 A DE10236455 A DE 10236455A DE 10236455 A1 DE10236455 A1 DE 10236455A1
Authority
DE
Germany
Prior art keywords
electrode layer
semiconductor element
protective film
bonding material
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10236455A
Other languages
English (en)
Other versions
DE10236455B8 (de
DE10236455B4 (de
Inventor
Yasushi Okura
Kuniaki Mamitsu
Naohiko Hirano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE10236455A1 publication Critical patent/DE10236455A1/de
Application granted granted Critical
Publication of DE10236455B4 publication Critical patent/DE10236455B4/de
Publication of DE10236455B8 publication Critical patent/DE10236455B8/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

Ein Halbleiterbauelement (11) umfasst ein Halbleiterelement (1), eine auf eine Oberfläche des Halbleiterelements gelötete Wärmesenke und eine auf eine gegenüberliegende Oberfläche des Halbleiterelements gelötete Wärmesenke. Das Halbleiterelement ist mit einer Verdrahtungsschicht (2) versehen. Die Verdrahtungsschicht (2) ist mit einem isolierenden Schutzfilm (3) bedeckt. Der Schutzfilm (3) ist ein organischer Film. Die Dicke der Verdrahtungsschicht (2) und diejenige des Schutzfilms (3) werden als t1 und t2 angenommen. Die Verdrahtungsschicht (2) und der Schutzfilm (3) sind derart gebildet, dass die Beziehung t1 < t2 gilt. Ein Elastizitätsmodul des Schutzfilms bei Raumtemperatur ist auf 1,0-5,0 GPa bestimmt, und ein thermischer Ausdehnungskoeffizient des Schutzfilms (3) ist auf 35-65 x 10·-6·/ DEG C bestimmt. Sogar unter einer thermischen Spannung kann bei dem Halbleiterbauelement ein Kurzschlussdefekt verringert sein.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Halbleiterbauelement, welches ein Halbleiterelement und einen Metallblock, beispielsweise eine Wärmesenke, aufweist, welcher auf Elektrodenoberflächen des Halbleiterelements durch ein elektrisch leitendes Bondmaterial gebondet ist.
  • Beispielsweise erzeugt ein Halbleiterchip (Halbleiterelement) in einem Leistungshalbleiterbauelement (beispielsweise einem IGBT, MOSFET oder einem sie enthaltenden Leistungs-IC) für eine hohe Spannungsfestigkeit und einen hohen Strom einen großen Betrag von Wärme während des Gebrauchs. Daher wird verlangt, dass der Halbleiterchip eine Konstruktion zur Verbesserung seines Wärmeabstrahlungsvermögens besitzt. Beispielsweise ist eine Wärmesenke nützlich, um dieses Erfordernis zu erfüllen. Die Wärmesenke kann auf den Halbleiterchip durch eine Lötschicht gebondet sein.
  • Da ein derartiges Halbleiterbauelement in einem großen Temperaturbereich verwendet wird, ist es nötig einen durch eine thermische Spannung induzierten Ausfall zu verhindern.
  • Aufgabe der vorliegenden Erfindung ist es ein Halbleiterbauelement zu schaffen, bei welchem eine große Deformierung einer Schutzschicht sogar dann verhindert werden kann, wenn es einer großen thermischen Spannung unterworfen wird, wodurch es ermöglicht wird die Gefahr eines Kurzschlusses einer Elektrodenschicht zu verringern.
  • Bei einer durchgeführten Versuchsherstellung und bei Experimenten haben die Erfinder in dem vorliegenden Fall eine Bedingung herausgefunden, welche zum Verhindern einer großen Deformierung einer Schutzschicht eines organischen Typs geeignet ist und wodurch ein Kurzschlussdefekt einer Elektrodenschicht verringert wird, wenn eine große thermische Spannung dem Halbleiterbauelement der obigen Konstruktion aufgebracht wird. Diese Bedingung wird durch t1 < t2 ausgedrückt, wobei t1 für die Dicke der Elektrodenschicht steht, hier ist die Elektrodenschicht mit der Schutzschicht bedeckt, und t2 für eine wesentliche Dicke des Schutzfilms steht. Unter dieser Bedingung der Dicke ist es sogar dann, wenn der Schutzfilm durch eine thermische Spannung deformiert wird, möglich zu verhindern, dass ein Schulterabschnitt der Elektrodenschicht den Schutzfilm zerreißt und bloßgelegt wird.
  • Es wurde bestätigt, dass die Schutzschicht vorzugsweise einen Elastizitätsmodul bei Raumtemperatur von 1,0-5,0 GPa und einen thermischen Ausdehnungskoeffizienten von 35-65 × 10-6/°C besitzt.
  • Es wird bevorzugt, dass der Elastizitätsmodul des Schutzfilms kleiner ist als derjenige des Bondmaterials, um durch eine thermische Ausdehnung des eletrisch leitenden Materials und des Halbleiterchips induzierte Spannungen zu absorbieren. Um des weiteren eine übermäßige Deformierung des Schutzfilms zu verhindern, wird es bevorzugt, dass der thermische Ausdehnungskoeffizient des Schutzfilms nahezu gleich demjenigen des Bondmaterials ist. Beispielsweise beträgt in einem Fall einer Verwendung eines Lötmittels auf der Grundlage von Sn als Bondmaterial dessen thermischer Ausdehnungskoeffizient etwa 30 × 10-6/°C, und es wird die Wahl eines thermischen Ausdehnungskoeffizienten in dem Bereich von 35-65 × 10-6/°C wie oben bemerkt bevorzugt.
  • Durch eine derartige Wahl eines geeigneten Elastizitätsmoduls und eines thermischen Ausdehnungskoeffizienten der Schutzschicht kann sogar dann, wenn eine große thermische Spannung darauf aufgebracht wird, der Schutzfilm die thermische Spannung aushalten, und es wird verhindert, dass er stark deformiert wird. Als Ergebnis kann ein Kurzschlussdefekt der Elektrodenschicht verringert werden.
  • Wenn ein Lötmittel auf der Grundlage von Sn als Bondmaterial verwendet wird und ein thermischer Ausdehnungskoeffizient eines Metallblocks (Wärmesenke) auf der Oberflächenseite des Halbleiterelements durch α1, derjenige des Halbleiterelements durch α2, die Chipgröße des Halbleiterelements durch a × b, und eine Temperaturdifferenz zwischen höchsten und niedrigsten Temperaturen in einer Arbeitsumgebung durch ΔT gegeben sind, wird vorzugsweise das Halbleiterbauelement derart geschaffen, dass die folgende Beziehung erfüllt wird:


  • Des weiteren wird in dem Falle einer Konstruktion, bei welcher ein Metallblock (Wärmesenke) ebenfalls auf der Rückseite des Halbleiterelements angeordnet ist und ein augenscheinlicher thermischer Ausdehnungskoeffizient eines Verbundsystems, welches den oberflächenseitigen Metallblock (Wärmesenke) des Halbleiterelements und ein Lötmittel aufweist, durch α1e, derjenige eines Verbundsystems, welches den rückseitigen Metallblock (Wärmesenke) und das Halbleiterelement aufweist, durch α2e, die Chipgröße des Halbleiterelements durch a × b und eine Temperaturdifferenz zwischen höchsten und niedrigsten Temperaturen in der Arbeitsumgebung durch ΔT gegeben werden, vorzugsweise das Halbleiterbauelement derart gebildet, dass die folgende Beziehung erfüllt wird:


  • Durch eine Versuchsherstellung und Experimente wurde bestätigt, dass sogar dann, wenn eine große thermische Spannung infolge einer Differenz des thermischen Ausdehnungskoeffizienten zwischen dem Halbleiterelement und dem Metallblock (Wärmesenke) induziert wird, es möglich ist, einen Kurzschlussdefekt der Elektrodenschicht zu verringern, wenn eine Berührungsfläche bzw. Unebenheit des Bodens für das Bondmaterial, welches den Metallblock auf das Halbleiterelement bondet, oberhalb der Elektrodenschicht eben oder konkav ist.
  • Fig. 1 zeigt eine teilweise vergrößerte Querschnittsansicht eines Halbleiterchips einer ersten Ausführungsform der vorliegenden Erfindung entlang Linie I-I von Fig. 2;
  • Fig. 2 zeigt eine Draufsicht auf eine obere Oberfläche des Halbleiterchips der ersten Ausführungsform;
  • Fig. 3 zeigt einen Graphen, welcher das Ergebnis eines Widerstandsfähigkeitstests darstellt;
  • Fig. 4 zeigt eine vertikale Querschnittsansicht des Halbleiterbauelements der ersten Ausführungsform, welches eine doppelseitige Wärmeabstrahlungsstruktur besitzt;
  • Fig. 5A, 5B, 5C, 5D und 5E zeigen perspektivische Ansichten, welche einen Halbleiterbauelementeherstellungsprozess der ersten Ausführungsform darstellen;
  • Fig. 6 zeigt eine teilweise vergrößerte Querschnittsansicht des Halbleiterchips, welcher einen Zustand darstellt, bei welchem ein Gate-Kurzschlussdefekt aufgetreten ist;
  • Fig. 7 zeigt ein schematisches Diagramm zur Erläuterung einer thermischen Spannung, welche auf den Halbleiterchip einwirkt;
  • Fig. 8 zeigt eine vertikale Querschnittsansicht, welche die Details des Halbleiterbauelements der ersten Ausführungsform darstellt;
  • Fig. 9 zeigt eine vertikale Querschnittsansicht eines Halbleiterbauelements eines Vergleichsbeispiels;
  • Fig. 10 zeigt eine vertikale Querschnittsansicht, welche die Details eines Halbleiterbauelements einer zweiten Ausführungform der vorliegenden Erfindung darstellt;
  • Fig. 11 zeigt eine vertikale Querschnittsansicht, welche die Details eines Halbleiterbauelements einer dritten Ausführungsform der vorliegenden Erfindung darstellt;
  • Fig. 12 zeigt eine teilweise vergrößerte Querschnittsansicht eines Halbleiterchips eines Vergleichsbeispiels; und
  • Fig. 13 zeigt eine teilweise vergrößerte Querschnittsansicht des Vergleichshalbleiterchips, welcher einen Zustand darstellt, bei welchem ein Gate-Kurzschlussdefekt aufgetreten ist.
  • Es wird zuerst Bezug genommen auf ein Vergleichsbeispiel, welches die Erfinder in dem vorliegenden Fall studiert haben. Es wurde tatsächlich ein mit zwei Wärmesenken jeweils an beiden Seiten eines Halbleiterchips versehenes Halbleiterbauelement hergestellt und ausgewertet. Diese Konstruktion gewährt ein hohes Wärmeabstrahlungsvermögen, da Wärme durch die Wärmesenken von beiden Seiten des Halbleiterchips abgestrahlt werden kann.
  • Als Ergebnis eines Temperaturzyklustests wurde herausgefunden, dass eine Funktionsstörung des Halbleiterbauelements bei einer kleinen Anzahl von Zyklen aufgetreten ist. Der Temperaturzyklustest ist ein Test, bei welchem ein Wärmezyklus in dem Temperaturbereich von beispielsweise -50°C bis 150°C wiederholt auf das Halbleiterbauelement ausgeübt wird. Als Ergebnis des Tests hatte sich herausgestellt, dass das Halbleiterbauelement infolge eines Kurzschlusses von Verdrahtungschichten (Gateläufer) mit oberflächenseitigen Hauptelektroden (Emittant) ausgefallen ist, wobei die Verdrahtungsschichten als Verdrahtung eines Gates auf der Oberfläche des Halbleiterchips (beispielsweise eines IGBT-Chips) gebildet eine Elektrode bilden.
  • In dieser Verbindung wurde detailliert der Grund für den Kurzschluss der Oberflächengateverdrahtungsschicht in dem Halbleitchip untersucht. Fig. 12 zeigt einen normalen Zustand einer Konstruktion, bei welcher eine Wärmesenke auf die Oberfläche eines Halbleiterchips gelötet ist. Wie in derselben Figur dargestellt ist ein Halbleiterchip hergestellt worden, bei welchem beispielsweise eine Al- Verdrahtungsschicht (Gateläufer) 2 für ein Gate auf der Oberfläche des mit 1 bezeichneten Halbleiterchips gebildet und ein isolierender Schutzfilm zur Bedeckung der Verdrahtungsschicht 2 gebildet worden sind. Der Schutzfilm ist ein organischer Schutzfilm 3. Beispielsweise wurde Wärmesenkeblock 4 als Wärmesenke auf den Schutzfilm 3 durch ein Lötmittel 5 gebondet. Bei dieser Konstruktion sind die Verdrahtungsschicht 2 und das Lötmittel 5 (und daher der Wärmesenkeblock 4), voneinander durch den Schutzfilm 3 isoliert. Der Schutzfilm 3 ist aus Polyimidharz beispielsweise gebildet.
  • Ein Wärmezyklus wird dem Halbleiterbauelement der obigen Konstruktion unter der Annahme einer tatsächlichen Arbeitsumgebung aufgebracht. Es besteht eine ziemlich große Differenz zwischen dem thermischen Ausdehnungskoeffizienten des Halbleiterchips 1 (beispielsweise beträgt ein thermischer Ausdehnungskoeffizient von Si 4,2 × 10-6/°C) und demjenigen des Wärmesenkeblocks 4 (beispielsweise beträgt ein thermischer Ausdehnungskoeffizient von Cu 17 × 10-6/°C), so dass eine starke thermische Spannung sich ergibt. Somit besteht wie in Fig. 13 dargestellt die Sorge, dass der Schutzfilm 3 deformiert werden kann, worauf ein Kontakt der Verdrahtungsschicht 2 mit dem Lötmittel 5 folgt, was zu einem Kurzschluss führt. In derselben Figur stellt die Länge jedes Pfeils die Größe einer Verschiebung dar, während die Richtung jedes Pfeils die Richtung der Verschiebung (auf die Mitte des Chips 1 zu in dem veranschaulichten Beispiel) darstellt.
  • Somit wurde herausgefunden, dass der Grund dafür, warum die Gate-Verdrahtungsschicht 2 auf der Oberfläche des Halbleiterchips 1 auf das Ausüben eines Wärmezyklus auf das Halbleiterbauelement kurzgeschlossen wird, da eine große thermische Spannung infolge einer Differenz des thermischen Ausdehnungskoeffizienten zwischen dem Halbleiterchip 1 und dem Wärmesenkeblock 4 induziert wird und sich eine große Deformierung des Schutzfilms 3 ergibt. Auf der Grundlage dieser Auswertungen und Analysen wurden die folgenden Ausführungsformen geschaffen.
  • Eine erste Ausführungsform der vorliegenden Erfindung wird unter Bezugnahme auf Fig. 1 bis 9 beschrieben, bei welchen dieselben Abschnitte wie in dem in Fig. 12 veranschaulichtem Vergleichsbeispiel mit ähnlichen Bezugszeichen bezeichnet sind.
  • Fig. 4 zeigt eine vertikale Querschnittsansicht, welche schematisch eine Gesamtstruktur eines Halbleiterbauelements 11 der ersten Ausführungsform darstellt. Wie in derselben Figur dargestellt ist das Halbleiterbauelement 11 dieser Ausführungsform mit einem Halbleiterchip (Halbleiterelement) 1, einer oberen Wärmesenke 13 und einem Wärmesenkeblock 4 (einem ersten Metallblock) und einer unteren Wärmesenke (zweiter Metallblock) 12 versehen.
  • Der Halbleiterchip 1 ist durch ein Leistungshalbleiterelement eines Vertikaltyps wie beispielsweise einen IGBT oder einen Thyristor gebildet. Bei dieser Ausführungsform ist wie in Fig. 5A dargestellt der Halbleiterchip 1 in Form einer dünnen rechtwinkligen Platte gebildet. Die untere Wärmesenke 12, die obere Wärmesenke 13 und der Wärmesenkeblock 4 sind aus einem Metall mit einer hohen thermischen und elektrischen Leitfähigkeit wie beispielsweise Cu oder Al gebildet. Wie in Fig. 5A dargestellt ist der Wärmesenkeblock 4 eine rechtwinklige Platte, deren Größe kleiner als diejenige des Halbleiterchips 1 ist.
  • Die untere Wärmesenke 12 ist wie in Fig. 5A dargestellt bespielsweise eine im allgemeinen rechtwinklige Platte als Ganzes, und es ragt ein Anschlussabschnitt 12a heraus, um sich nach hinten zu erstrecken. Des weiteren ist wie in Fig. 5A dargestellt die obere Wärmesenke 13 beispielsweise eine im allgemeinen rechtwinklige Platte als Ganzes mit einem Anschlussabschnitt 13a, welcher herausragt, um sich nach hinten zu erstrecken.
  • Wie in Fig. 4 dargestellt ist der Halbleiterchip 1 auf die untere Wärmesenke 2 durch beispielsweise das Lötmittel 5 gebondet, welches ein Bondmaterial ist, gebondet. Des weiteren ist die obere Wärmesenke 13 auf den Wärmesenkeblock 4 durch beispielsweise das Lötmittel 5 als Bondmaterial gebondet. Eine Schichtdicke von jedem Lötmittel 5 ist auf 100-200 µm festgelegt.
  • Eine obere Oberfläche des Halbleiterchips 1 ist in Fig. 2 dargestellt. Wie in derselben Figur dargestellt sind in einer Mehrzahl von beispielsweise sieben vorkommende Emitterelektroden (Emitterkontaktstellen) 14 auf der oberen Oberfläche des Halbleiterchips 1 entsprechend Postionen gebildet, wo der Wärmesenkeblock 4 gebondet ist. Die Emitterelektroden 14 sind zweite Elektroden auf dem Halbleiterchip 1. Beispielsweise ist eine Gateelektrode (Gatekontaktstelle) 15 entsprechend einer Position vorgesehen, wo der Wärmesenkeblock 4 nicht gebondet ist. Die sieben Emitterelektroden 14 sind gemeinsam mit dem Lötmittel 5 verbunden. Das Lötmittel 5 ist mit dem Wärmesenkeblock 4 und des weiteren mit der oberen Wärmesenke 13 verbunden. Daher sind die sieben Emitterelektroden 14 mit der oberen Wärmesenke 13 verbunden. Wie in Fig. 5C dargestellt ist die Gateelektrode 15 auf einen Leiterrahmen 16 durch einen Draht 17 drahtgebondet.
  • Demgegenüber ist eine (nicht dargestellte) Kollektorelektrode durch die Gesamtheit einer unteren Oberfläche des Halbleiterchips 1 gebildet und mit der unteren Wärmesenke 12 durch das Lötmittel 5 verbunden.
  • Die Anschlussabschnitte 12a und 13a der unteren bzw. oberen Wärmesenken 12, 13 sind versetzt positioniert, d. h., sie liegen einander nicht gegenüber. Bei dieser Konstruktion ist der Abstand zwischen einer oberen Oberfläche der unteren Wärmesenke 12 und einer unteren Oberfläche der oberen Wärmesenke 13 beispielsweise auf etwa 1-2 mm festgelegt.
  • Wie in Fig. 4 dargestellt ist Harz 18 (beispielsweise Epoxidharz) in die Lücke zwischen dem Paar von Wärmesenken 13 und ebenfalls in die umgebenden Abschnitte des Halbleiterchips 1 und des Wärmesenkeblocks 4 gegossen.
  • Somit wird der Halbleiterchip 1 von oben und unten durch die Wärmesenken 12, 13 und den Wärmesenkeblock 4 im Griff gehalten. Der Halbleiterchip 1 ist mit dem Harz 18 integriert gegossen. Des weiteren wird der Chip 1 durch die Wärmesenken 12, 13 und Wärmesenkeblock 4 gekühlt. Die untere Wärmesenke 12 und die obere Wärmesenke 13 sind durch das Lötmittel 5 mit den Hauptelektroden (beispielsweise Kollektor- oder Emitterelektroden) elektrisch verbundenpwelche auf den unteren und oberen Oberflächen des Halbleiterchips 1 gebildet sind. Obwohl in Fig. 4 nicht dargestellt ragen die Anschlussabschnitte 12a und 13a der Wärmesenken 12, 13 aus dem verschließenden Harz heraus und bilden Kollektor- und Emitteranschlüsse des Halbleiterbauelements 11.
  • Ein (nicht dargestelltes) Polyamidharz ist auf die Oberflächen der Wärmesenken 12, 13 und die umgebenden Abschnitte (Endseitenabschnitte) des Halbleiterchips 1 und des Wärmesenkeblocks 4 aufgebracht. Das Polyamidharz verstärkt die Haftung zwischen dem Harz 18 und den Wärmesenken 12, 13, die Haftung zischen dem Harz 18 und dem Chip 1 und die Haftung zwischen dem Harz 18 und dem Wärmesenkeblock 4.
  • Der auf die Gateelektrode 15, usw. auf dem Halbleiterchip 1 drahtgebondete Leiterrahmen 16 ist ebenfalls mit dem Harz 18 vergossen. Es wird bevorzugt, dass das Polyamidharz ebenfalls auf die Oberflächen des Leiterrahmens 16 und des Drahtes 17 aufgebracht wird.
  • Als nächstes wird unter Bezugnahme auf die Fig. 1 und 2 die folgende Beschreibung bezüglich der Oberflächenstruktur des Halbleiterchips 1 gegeben. Wie in Fig. 2 dargestellt sind die Emitterelektroden 14 und die Gateelektrode 15 auf der Oberfläche des Halbleiterchips 1 gebildet. Der andere Oberflächenabschitt des Halbleiterchips 1 außer demjenigen der Emitterelektroden 14 und der Gateelektrode 15 ist mit dem organischen Schutzfilm 3 bedeckt und isoliert. Beispielsweise ist der Schutzfilm 3 ein Polyimidharzfilm.
  • Eine Verdrahtungsschicht (Gateläufer) 2 ist zwischen und um Emitterelektroden 14 herum auf der Oberfläche des Halbleiterchips 1 wie durch die gestrichelten Linien in Fig. 2 gezeigt gebildet. Die aus Aluminium gebildete Verdrahtungsschicht 2 dient der Steuerung des Gates. Die Verdrahtungsschicht 2 ist eine erste Elektrodenschicht auf dem Halbleiterchip 1 und ist mit dem Schutzfilm 3 bedeckt.
  • Fig. 1 veranschaulicht eine vertikale Querschnittsstruktur der Verdrahtungsschicht 2, bei welcher der Wärmesenkeblock 4 auf die Oberfläche des Halbleiterchips 1 durch das Lötmittel 5 gebondet ist.
  • Wie in Fig. 1 dargestellt ist die Gate-Verdrahtungsschicht 2 auf der Oberfläche des Halbleiterchips 1 gebildet. Der Schutzfilm 3 ist derart gebildet, dass die Verdrahtungsschicht 2 bedeckt wird. Der Wärmesenkeblock 4 ist auf den Schutzfilm 3 durch das Lötmittel 5 gebondet.
  • Der Schutzfilm liefert eine elektrische Isolierung zwischen der Verdrahtungsschicht 2 und dem Lötmittel 5 (und des weiteren dem Wärmesenkeblock 4).
  • Es wird hier angenommen, dass die Dicke der Verdrahtungsschicht 2 durch t1 (µm) und diejenige der Schutzschicht 3 durch t2 (µm) gegeben sind. Diese Ausführungsform ist derart konstruiert, dass eine Beziehung t1 ≤ t2 gilt. Beispielsweise ist die Dicke der Verdrahtungsschicht 2 auf 5 µm und diejenige des Schutzfilms 3 auf 6 µm festgelegt.
  • Der Schutzfilm besitzt einen Elastizitätsmodul bei Raumtemperatur von 1,0 bis 5,0 GPa und einen thermischen Ausdehnungskoeffizienten von 35-65 × 10-6/°C. Es wird bevorzugt, dass der aufgebrachte Schutzfilm 3 eine Viskosität von 10 Pa.s oder mehr besitzt.
  • Fig. 3 stellt das Ergebnis einer Versuchsherstellung und eines durchgeführten Experiments dar. Es wurden eine Mehrzahl von Halbleiterbauelementen im Versuch hergestellt, wobei die Dicke t1 der Verdrahtungsschicht 2 und die Dicke t2 bis zu der Oberfläche des Schutzfilms 3 verändert wurden. Diese Versuchsprodukte sind von demselben doppelseitigen Wärmeabstrahlungstyp wie in Fig. 4 dargestellt. Bei den Versuchsprodukten zeigt die Größe t1 die Höhe eines abgestuften Abstands an, welcher durch einen Umfangsrandabschnitt der Verdrahtungsschicht 2 bezüglich des Umfangsabschnitts oder der Verdrahtungsschicht konvex gebildet ist. Der bei diesem Experiment verwendete Schutzfilm ist ein Polyimidfilm, welcher einen Elastizitätsmodul von 3,0 GPa und einen thermischen Ausdehnungskoeffizienten von 50 × 10-6/°C besitzt. Die größe t2 zeigt die Höhe des Schutzfilms 3 bezüglich des Umfangsabschnitts der Verdrahtungsschicht 2 an. Für die Versuchsprodukte wurde ein Temperaturzyklustest durchgeführt, bei welchem ein Temperaturzyklus in einem Temperaturbereich von -50°C bis 150°C wiederholt auf die Versuchsprodukte ausgeübt wurde. Nach 200 Zyklen wurde die elektrische Charakteristik von jedem Versuchsprodukt überprüft. In Fig. 3 zeigen Kreiszeichen Größen an, bei welchen alle aus der Mehrzahl von Versuchsprodukten als gut nach dem Temperaturzyklustest befunden worden sind, während Kreuzzeichen Größen anzeigen, bei welchen wenigstens eines aus der Mehrzahl von Versuchsprodukten defekt war. Fig. 3 stellt dar, dass in dem Bereich, welcher der Beziehung t1 < t2 genügt ohne Ausnahme gute Produkte erzielt werden.
  • Wir haben Teile der Versuchsprodukte nach dem Temperaturzyklustest beobachtet und herausgefunden, dass verhindert wird, dass die Versuchsprodukte, welche der Beziehung t1 < t2 genügen, eine starke Deformierung des Schutzfilms 3 sogar nach dem Ausüben einer thermischen Spanhung darauf erfahren und dass ein Kurzzschluss der Verdrahtungsschicht 2 auf eine im Wesentlichen positive Art verhindert werden kann.
  • Im folgenden wird eine Erklärung über den Grund gegeben, warum der Elastizitätsmodul und der thermische Ausdehnungskoeffizient des Schutzfilms 3 wie oben beschrieben festgelegt sind, zusätzlich zur Definition der Dicke t2 der Schutzschicht, um bezüglich des bedingten Ausdrucks größer zu werden. Durch bloßes Festlegen der Dicke t2 des Schutzfilms 3 auf einen großen Wert besteht die Befürchtung, dass der Schutzfilm 3 wie in Fig. 6 deformiert werden kann, wenn eine große thermische Spannung darauf aufgebracht wird. Wenn der Schutzfilm 3 wie in Fig. 6 deformiert wird, wird ein Kurzschluss der Verdrahtungsschicht 2 mit dem Lötmittel 5 auftreten. Daher ist es für den Schutzfilm nötig nahezu gleich dem Lötmittel deformierbar (verschiebbar) zu sein und eine Festigkeit zu besitzen, die groß genug ist, um der Deformierung zu widerstehen. Aus diesem Grunde sind der Elastizitätsmodul und der thermische Ausdehnungskoeffizient des Schutzfilms 3 wie oben beschrieben festgelegt worden.
  • Es wird bevorzugt, dass der Elastizitätsmodul des Schutzfilms 3 kleiner als derjenige des Lötmittels 5 ist. Der Grund dafür ist, dass eine durch die thermische Ausdehnung des Lötmittels 5 und des Siliziums (Halbleiterchip) 1 hervorgerufene Spannung zu absorbieren ist. Es wird bevorzugt, dass der thermische Ausdehnungskoeffizient der Schutzschicht 3 nahezu gleich demjenigen des Lötmittels 5 festgelegt wird. Der Grund dafür ist, dass eine übermäßige Deformierung des Schutzfilms 3 zu verändern ist. Beispielsweise beträgt ein thermischer Ausdehnungskoeffizient eines Lötmittels auf der Grundlage von Sn etwa 30 × 10-6/°C. Durch derartige Festlegungen ist es möglich zu verhindern, dass der Schutzfilm 3 stark deformiert wird, und daher ist es möglich einen Kurzschlussdefekt der Verdrahtungsschicht 2 auf eine ähnlich positive Art zu verhindern. Bei dieser Ausführungsform wurde als das Lötmittel 5 ein Lötmittelmaterial auf der Grundlage von Sn verwendet. Die Konstruktion dieser Ausführungsform ist insbesondere für ein Lötmittelmaterial auf der Grundlage von Sn wirksam.
  • Es wurde bestätigt, dass ein Kurzschlussdefekt der Verdrahtungsschicht 2 auf eine im Wesentlichen positive Art durch Festlegen des Elastizitätsmoduls und des thermischen Ausdehnungskoeffizienten des Schutzfilms 3 wie oben beschrieben und durch Festlegen der Größen des Schutzfilms 3 und der Verdrahtungsschicht 2 entsprechend der Beziehung t1 ≤ t2 verändert werden kann.
  • Als nächstes wird unter Bezugnahme auf Fig. 5 und 4 eine kurze Beschreibung unten über ein Verfahren (d. h. über einen Herstellungsprozess) zur Herstellung des wie oben beschrieben konstruierten Halbleiterbauelements gegeben.
  • Zuerst werden wie in Fig. 5A und 5B dargestellt der Halbleiterchip 1 und der Wärmesenkeblock 4 verbunden und mit Lötmittel auf der oberen Oberfläche der unteren Wärmesenke 12 befestigt. In diesem Schritt wird erst der Chip 1 auf die obere Oberfläche der unteren Wärmesenke 12 über eine Lötmittelfolie 12 plaziert, und es wird der Wärmesenkeblock 4 auf den Chip 1 durch eine Lötmittelfolie 19 plaziert. Danach werden die Lötmittelfolien 19 mittels einer Heizvorrichtung (Reflow-Vorrichtung) geschmolzen und danach gehärtet.
  • Danach werden wie Fig. 5C dargestellt die Steuerelektrode (bespielsweise die Gateelektrode 15) des Chips 1 und der Leiterrahmen 16 zusammen durch beispielsweise Drahtbonden verbunden. Als nächstes wird wie in Fig. 5D und 5E dargestellt die ober Wärmesenke 13 mit dem Wärmesenkeblock 4 verbunden und darauf befestigt. In diesem Schritt wird wie in Fig. 5D dargestellt die obere Wärmesenke 13 auf den Wärmesenkeblock 4 durch eine Lötmittelfolie 19 plaziert. Danach wird die Lötmittelfolie 19 durch die Heizvorrichtung geschmolzen und danach gehärtet. Zu dieser Zeit wird beispielsweise ein Gewicht 20 auf die obere Wärmesenke 13 plaziert, um die obere Wärmesenke nach unten zu drücken. Darüber hinaus wird eine (nicht dargestellte) Abstandsvorrichtung zwischen der oberen Wärmesenke 13 und der unteren Wärmesenke 12 angeordnet, um den Abstand zwischen beiden Wärmesenken auf einen vorbestimmten Abstand zu halten. Vor dem Schmelzen der Lötfolie 19 ist der Abstand zwischen den oberen und unteren Wärmesenken 13, 12 größer als der durch die Abstandsvorrichtung festgelegte Abstand. Auf das Schmelzen der Lötmittelfolie 19 wird die geschmolzene Lötmittelschicht unter der Druckkraft des Gewichts 20 dünn, und der Abstand zwischen beiden Wärmesenken 13 und 12 wird gleich dem durch die Abstandsvorrichtung festgelegten Abstand. Zu dieser Zeit wird die Dicke der Lötschicht zu einer angemessenen Dicke. Das Bonden und Elektrische Verbinden zwischen dem Halbleiterchip 1 und den Wärmesenken 12, 13 und dem Wärmesenkeblock 4 sind auf das erneute Erhärten der geschmolzenen Lötmittelschicht fertiggestellt.
  • Als nächstes wird Polyamidharz auf die Oberflächen der gepaarten Wärmesenken 12 und 13 und ebenfalls auf die Randabschnitte (Endseitenabschnitte) des Halbleiterchips 1 und des Wärmesenkeblocks 4 aufgebracht. Bei diesem Schritt kann beispielsweise ein Verfahren angenommen werden, bei welchem das Polyamidharz tropfenweise aus einer Düse oder einem Spender hinzugefügt wird, welcher der Aufbringung des Polyamidharzes dient, oder ein Sprühverfahren zum Aufsprühen des Polyamidharzes oder ein Tauchverfahren. Es wird bevorzugt, dass das Polyamidharz ebenfalls auf die Oberflächen des Drahtes 17 und des Leiterrahmens 16 aufgebracht wird. Das Polyamidharz wird getrocknet und fixiert.
  • Danach werden wie in Fig. 4 dargestellt die Lücke zwischen den Wärmesenken 12 und 13 und den Randabschitten des Halbleiterchips 1 und des Wärmesenkeblocks 4 mit einem Harz 18 vergossen. In diesem Schritt wird die Polyamidharzappliziervorrichtung innerhalb eines (nicht dargestellten) Gussstempels plaziert und das Harz 18 eingegossen (eingefüllt), wodurch das Harz 18 in die Lücke zwischen den gepaarten Wärmesenken 12 und 13 und ebenfalls in die der umgebenden Abschnitte des Halbleiterchips 1 und des Wärmesenkeblocks 4 gegossen wird. Nach dem Erhärten des Harzes 18 wird das Halbleiterbauelement 11 aus dem Gussstempel entnommen.
  • Im folgenden werden Überlegungen bezüglich eines oberen Grenzwerts der Dicke t2 des Schutzfilms 3 gegeben.
  • Bezüglich des Halbleiterchips 1, welcher eine Chipgröße von a × b besitzt, wird angenommen, dass eine thermische Spannung von der Mitte des Chips nach außen wirken wird. Mit einer nach außen gerichteten Trennung von der Mitte 0 des Chips 1 aus unterliegt folglich wie in Fig. 7 dargestellt der Chip einer größeren Spannung. Daher wird angenommen, dass ein Punkt einer maximalen Spannung des Halbleiterchips 1 ein Punkt (Scheitelpunkt) ist, welcher um den halben Abstand c einer diagonalen Linie von der Mitte 0 des Chips aus beabstandet ist. Aus diesem Grund wurde der Abstand c mit sowohl dem Absolutwert der Differenz des thermischen Ausdehnungkoeffizienten als auch der Temperaturdifferenz ΔT in der Arbeitsumgebung multipliziert und das resultierende Produkt als oberer Grenzwert der Dicke t2 des Schutzfilms 3 verwendet. Bei der obigen Ausführungsform wird der Wärmesenkeblock 4 unter Verwendung eines Lötmittels auf der Grundlage von Sn gebondet. Bei der obigen Ausführungsform wurden darüber hinaus Parameter derart festgelegt, dass die folgende Beziehung gilt, wobei ein thermischer Ausdehnungskoeffizient der oberen Wärmesenke 13 als die auf der Oberflächenseite des Halbleiterchips 1 befindliche Wärmesenke durch α1, derjenige des Halbleiterchips 1 durch α2, die Größe des Halbleiterchips 1 durch a × b und eine Temperaturdifferenz zwischen höchsten und niedrigsten Temperaturen in der Arbeitsumgebung des Halbleiterbauelements 11 durch ΔT gegeben werden:


  • Die folgende Beschreibung betrifft ein Verfahren zum genauen Bestimmen eines unteren Grenzwerts der Dicke t2 des Schutzfilms 3. Bei der obigen Ausführungsform wurden die wärmesenken und der Wärmesenkeblock unter Verwendung eines Lötmittels auf der Grundlage von Sn gebondet. Wenn des weiteren ein augenscheinlicher thermischer Ausdehnungskoeffizient des Verbundsystems, welches die Wärmesenke 13 (einschließlich des Wärmesenkeblocks 4) auf der Oberflächenseite des Halbleiterchips 1 und das Lötmittel 5 aufweist, durch α1e, derjenige des Verbundsystems, welches die Rückseitenwärmesenke 12 des Halbleiterchips 1 und den Halbleiterchip aufweist, durch α2e, die Größe des Halbleiterchips 1 durch a × b und die Temperaturdifferenz zwischen höchsten und niedrigsten Temperaturen in der Arbeitsumgebung durch ΔT gegeben werden, sind Parameter derart festgelegt, dass die folgende Beziehung gilt:


  • Wenn die Wärmesenke 13, der Wärmesenkeblock 4 und das Lötmittel 5 als einziges Teil angesehen werden, bedeutet der augenscheinliche thermische Koeffizient α1e des Verbundsystems, welches die Wärmesenke 13 auf der Oberflächenseite des Halbleiterchips 1 und das Lötmittel 5 aufweist, einen thermischen Ausdehnungskoeffizienten des einzigen Teils. Dieser thermische Ausdehnungskoeffizient kann durch Berechnung (Simulation) oder Experiment (tatsächliche Messung) erlangt werden. Ebenfalls kann der augenscheinliche thermische Ausdehnungskoeffizient α2e des Verbundsystems, welches die Wärmesenke 12 auf der Rückseite des Halbleiterchips 1 und den Halbleiterchip aufweist, auf dieselbe Weise erlangt werden.
  • Daher wurden Parameter verschiedener Komponenten wie die Dicke t1 der Verdrahtungsschicht 2 und die Dicke t2 des Schutzfilms 3 derart gewählt, dass die folgende Beziehung gilt:


  • Nach der Durchführung der Versuchsherstellung und des Experiments wurde bestätigt, dass es durch Erfüllen der obigen Beziehung möglich ist einen Kurzschlussdefekt der Verdrahtungsschicht 2 auf eine im Wesentlichen positive Art sogar unter Aufbringung einer großen thermischen Spannung zu verhindern.
  • Als nächstes wird unter Bezugnahme auf Fig. 8 eine Beschreibung des Halbleiterelements 1 bei der obigen Ausführungsform gegeben. Fig. 8 entspricht Fig. 1 und stellt eine innere Struktur des Halbleiterelements 1 detailliert dar. Das Bonden zwischen der oberen Wärmesenke 12 und dem Wärmesenkeblock 4 wird in Fig. 8 ebenfalls veranschaulicht.
  • Sowohl die oberen als auch unteren Oberflächen des Halbleiterelements (Halbleiterchips) 1 werden durch den Wärmesenkeblock 4 bzw. die untere Wärmesenke 12 im Griff gehalten und sind auf den Wärmesenkeblock und die untere Wärmesenke durch Schichten 5, 5 eines elektrisch leitenden Bondmaterials (Lötmittel) gebondet. Dies dient nicht nur dem Realisieren von elektrischen Verbindungen über einen weiten Bereich auf beiden Oberflächen des Halbleiterelements, sondern ebenfalls dazu es bezüglich der Abstrahlung der Wärme von beiden Oberflächen möglich zu machen, die Wärmeabstrahlungseffizienz zu verbessern.
  • Emitterelektroden 14 und eine Verdrahtungsschicht (Gateläufer) 2 sind unter dem auf der Oberflächenseite des Halbleiterbauelements 1 gebildeten leitenden Bondmaterials vorhanden. Die Verdrahtungsschicht 2 ist von dem Bondmaterial 5 durch lediglich den Schutzfilm (Polyimidfilm) 3 isoliert.
  • Das Halbleiterelement 1 besitzt eine sogenannte pnpn- Substratstruktur. Insbesondere besitzt das Halbleiterelement 1 eine p-Kollektor-Schicht 2, eine n--Drift-Schicht 103, welche epitaxial auf der p-Kollektor-Schicht 102 aufgewachsen ist, eine p-Schicht 104, welche auf der n-- Drift-Schicht 103 gebildet ist und als Kanal und Körper dient, und ein in der p-Schicht 104 gebildetes n+ -Emitter-Gebiet 105. Ein Graben 106 erstreckt sich durch die p-Schicht 104, wobei ein Gate-Isolierfilm 107 und eine polykristalline SI-Gate-Schicht 108 innerhalb des Grabens 106 eingebettet sind. Eine aus Aluminium gebildete Emitterelektrode 14 ist derart gebildet, dass ein Kontakt sowohl mit dem Emitter-Gebiet 105 als auch der p-Schicht 104 hergestellt wird. Zu dieser Zeit sind die Emitterelektrode 14 und die polykristalline SI-Gate-Schicht 108 durch einen Zwischenschicht-Isolierfilm 111 isoliert. Die polykristalline SI-Gate-Schicht 108 ist derart verlängert, dass sie aus einem LOCOS-Film 109 herausgezogen ist. Über dem LOCOS-Film 109 sind ein polykristalliner SI-Oxid-Film 110 und die Zwischenschicht-Isolierschicht 111, welche die polykristalline SI-Gate-Schicht 108 überdecken, teilweise entfernt, und die aus Aluminium gebildete Verdrahtungsschicht 2 befindet sich durch den entfernten Abschnitt im Kontakt mit der polykristallinen SI- Gate-Schicht 108. Die Verdrahtungsschicht 2 und die Emitterelektrode 14 sind durch Ätzen eines gleichzeitig aufgetragenen Al-Films zur Bewirkung einer Strukturierung gebildet. Der Schutzfilm 3, welcher ein organischer Film ist, ist mit einer Dicke t2 zum Zwecke des Schützens der Verdrahtungsschicht t2 gebildet.
  • Entsprechend der Figur ist ein Umfangsrandabschnitt der Verdrahtungsschicht 2 auf den Zwischenschicht-Isolierfilm 111 gestellt, und wenn die Differenz der Höhe von der Oberfläche des Zwischenschicht-Isolierfilms 111 aus zu der Oberfläche der Verdrahtungsschicht 2 mit t1 angenommen wird und die Höhe von der Oberfläche des Zwischenschicht-Isolierfilms 111 aus zu der Oberfläche des Schutzfilms 3 mit t2 angenommen wird, sind die Verdrahtungsschicht 2 und die Schutzschicht 3 derart gebildet, dass die Beziehung t1 < t2 wie vorausgehend beschrieben gilt.
  • Fig. 9 veranschaulicht eine herkömmliche Struktur, bei welcher die Verbindung einer Emitterelektrode und eines Emitteranschlusses durch Drahtbonden unter Verwendung des Drahts 117 hergestellt wird. Bei dieser herkömmlichen Struktur (Fig. 9) ist ein elektrisch leitendes Material nicht über der ganzen Oberfläche des Halbleiterelements 1 vorhanden, so dass dort keine Ursache für einen Kurzschluss zwischen der Verdrahtungsschicht 2 wie einem Gateläufer und der Emitterelektrode 14 vorhanden ist. Sogar wenn die Schutzschicht 3 vorgesehen ist, kann somit ihre Funktion lediglich ein Schutz gegenüber menschlichen Fehlern oder dergleichen sein. Aus diesem Grund ist es für den Schutzfilm 3 ausreichend eine derartige Dicke zu besitzen, welche eine Isolierung aufrecht erhalten kann.
  • Da demgegenüber bei dieser Ausführungsform (Fig. 8) eine Schicht desselben Potentials wie bei der Emitterelektrode 14, d. h. das Bondmaterial 5, bei der Verdrahtungsschicht vorhanden ist, ist es nötig einen Schutz gegenüber einer großen äußeren Kraft zu berücksichtigen, und es wird ein Studium bezüglich der Dicke der Schutzschicht 3 wie vorausgehend beschrieben benötigt.
  • Entsprechend Fig. 8 ist zwischen der Emitterelektrode 14 und dem Bondmaterial 5 eine Bondelektrode 112 vorgesehen, welche durch Zerstäuben von Ti, Ni und Au aufeinanderfolgend von der Emitterelektrodenseite aus gebildet wird. Die Bondelektrode 12 dient dem Sicherstellen einer hinreichenden Bondkraft zwischen der Emitterelektrode 14 und dem Bondmaterial 5. Wenn eine hinreichende Bondkraft erzielt werden kann, kann die Bondelektrode 112 weggelassen werden. Auf der Rückseite des Halbleiterelements 1 ist eine Rückseitenelektrode 113 als Kollektorelektrode gebildet. Die Rückseitenelektrode 113 kann ebenfalls durch Auftragen von Ti, Ni und Au aufeinanderfolgend von der Seite der p-Kollektor-Schicht 102 aus entsprechend der Zerstäubungstechnik gebildet werden.
  • Eine zweite Ausführungsform der vorliegenden Erfindung wird im folgenden beschrieben. Fig. 10 veranschaulicht die zweite Ausführungsform, bei welcher dieselben Abschnitte wie in Fig. 8 mit ähnlichen Bezugszeichen bezeichnet sind. Entsprechend der Struktur dieser Ausführungsform ist eine Zwischenschicht-Isolierschicht 211 dick gebildet, so dass die Verdrahtungsschicht 2 nicht der oberen Oberfläche ausgesetzt ist, d. h. die Verdrahtungsschicht 2 ist eben oder konkav bezüglich der nahe der Verdrahtungsschicht positionierten Oberfläche (auf der Oberfläche der Zwischenschicht-Isolierschicht 211) gebildet, wodurch eine Unebenheit bzw. eine Berührungsfläche des Schutzfilms 203, welche als Boden für das Bondmaterial 5 in dem Gebiet über der Verdrahtungsschicht dient, eben wird oder über der Verdrahtungsschicht konkav ist. Sogar wenn eine große thermische Spannung infolge einer Differenz des thermischen Ausdehnungskoeffizienten zwischen dem Halbleiterelement und dem Wärmesenkeblock induziert wird, ist es als Ergebnis möglich einen Kurzschlussdefekt der Verdrahtungsschicht auf eine im Wesentlichen positive Art zu verhindern. Es reicht für den Schutzfilm aus, eine Dicke zu besitzen, welche eine Isolierung sicherstellen kann. Der Zwischschicht-Isolierfilm 211, die Verdrahtungsschicht 2 und die Emitterelektrode 14 können durch das Damaszene-Verfahren gebildet werden.
  • Eine dritte Ausführungsform der vorliegenden Erfindung wird unter Bezugnahme auf Fig. 4 beschrieben, wobei dieselben Abschnitte wie in Fig. 8 mit ähnlichen Bezugszeichen bezeichnet sind. Bei dieser Ausführungsform ist die gesamte Oberfläche des Halbleiterelements, d. h. die Gesamtheit der Bondschnittstellen zwischen dem Halbleiterelement und dem Bondmaterial 5, mit einer Emitterelektrode 314 derart bedeckt, dass eine durch die Verdrahtungsschicht 2 hervorgerufene Konkavität und Konvexidität auf der Schnittstelle nicht vorhanden sind. Die Emitterelektrode 314 entspricht einer zweiten Elektrode auf dem Halbleiterelement. Ebenfalls ist es mit dieser Struktur möglich die vorausgehenden Schwierigkeiten zu überwinden.
  • Obwohl bei den auch in Fig. 8, 10 und 11 veranschaulichten Ausführungsformen ein Grabengate als die Struktur eines Gates angenommen worden ist, ist die vorliegende Erfindung nicht auf das Halbleiterelement beschränkt, welches ein Grabengate besitzt. Obwohl eine Struktur veranschaulicht worden ist, welche auf einen n- Kanal-IGBT als dem Halbleiterchip 1 angewandt worden ist, ist der Typ des Chips nicht darauf beschränkt. Beispielsweise kann die vorliegende Erfindung auf einen MOSFET oder irgendein anderes Halbleiterelement angewandt werden. Bei einer auf einen vertikalen MOSFET angewandten Konstruktion wird die Emitterelektrode 14 zu einer Sourceelektrode und die Kollektorelektrode wird zu einer Drainelektrode.
  • Das Halbleiterelement 1 kann beispielsweise aus Si, SiC oder GaAs gebildet sein. In Fig. 8, 10 und 11 kann der Gateisolierfilm 107 bespielsweise eine einzige Siliziumoxidschicht oder eine Vielschicht eines Siliziumoxids und eines Siliziumnitrids sein. Als Emitterelektrode und Verdrahtungsschicht können verschiedene Leiter zusätzlich zu Al angenommen werden. Ebenfalls kann als Rückseitenelektrode nicht nur der Vielschichtfilm aus Ti/Ni/Au, sondern ebenfalls eine Filmstruktur angenommen werden, welche beispielsweise Cr enthält. Als Bondmaterial kann beispielsweise ein Lötmittel auf der Grundlage von Sn wie Sn-3,5Ag oder eine Ag-Paste angenommen werden. Als Wärmesenke ist beispielsweise Cu oder Al geeignet, es können jedoch andere Metalle wie Invar und Molybdän verwendet werden.

Claims (18)

1. Halbleiterbauelement mit:
einem Halbleiterelement (1);
einer ersten Elektrodenschicht (2), welche auf einer Hauptoberflächenseite des Halbleiterelements (1) gebildet ist;
einer organischen isolierenden Schutzschicht (3), welche die erste Elektrodenschicht (2) derart bedeckt, dass ein Gebiet der ersten Elektrodenschicht überspannt wird; und
einem elektrisch leitenden Bondmaterial (5), welches eine obere Oberfläche des ersten Gebiets der ersten Elektrodenschicht (2) durch den Schutzfilm (3) überlappt;
wobei dann, wenn die Dicke bis zu der Oberfläche der ersten Elektrodenschicht (2) bezüglich eines Randabschnitts der ersten Elektrodenschicht als t1 und eine wesentliche Dicke bis zu der Oberfläche des Schutzfilms (3) bezüglich des Randabschnitts der ersten Elektrodenschicht als t2 angenommen werden, die folgende Beziehung gilt:
t1 < t2.
2. Halbleiterbauelement mit:
einem Halbleiterelement (1);
einer ersten Elektrodenschicht (2), welche auf einer Hauptoberflächenseite des Halbleiterelements (1) gebildet ist;
einer zweiten Elektrodenschicht (14), welche auf der einen Hauptoberflächenseite des Halbleiterelements (1) gebildet und von der ersten Elektrodenschicht (2) beabstandet ist;
einem elektrisch leitenden Bondmaterial (5), welches ein mit der zweiten Elektrodenschicht (14) in Kontakt befindliches Gebiet und ebenfalls ein Gebiet besitzt, welches die erste Elektrodenschicht (2) überlappt;
einem organischen Schutzfilm (3), wobei der Schutzfilm (3) zwischen der ersten Elektrodenschicht (2) und dem Bondmaterial (5) derart angeordnet ist, dass die erste Elektrodenschicht (2) in dem Gebiet bedeckt wird, wo die erste Elektrodenschicht (2) und das Bondmaterial (5) einander überlappen, wodurch ein Kontakt der ersten Elektrodenschicht mit dem Bondmaterial (5) verhindert wird; und
ersten Metallblöcken (4, 13), welche durch das Bondmaterial (5) auf die zweite Elektrodenschicht (14) elektrisch gebondet sind;
wobei dann, wenn die Dicke der ersten Elektrodenschicht (2) an einem Umfangsrandabschnitt der ersten Elektrodenschicht als t1 und eine wesentliche Dicke des Schutzfilms (3) um die erste Elektrodenschicht herum als t2 angenommen werden, die folgende Beziehung gilt:
t1 < t2.
3. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, dass das Bondmaterial (5) ein Lötmittel auf der Grundlage von Sn ist und, wenn ein thermischer Ausdehnungskoeffizient des ersten Metallblocks (4) durch α1, derjenige des Halbleiterelements (1) durch α2, eine Chipgröße des Halbleiterelements (1) durch a × b und eine Temperaturdifferenz zwischen höchsten und niedrigsten Temperaturen in einer Arbeitsumgebung durch ΔT gegeben sind, die folgende Beziehung gilt:


4. Halbleiterbauelement nach Anspruch 2 oder 3, gekennzeichnet durch
einen zweiten Metallblock (12), welcher auf eine andere Hauptoberflächenseite des Halbleiterelements (1) durch ein Bondmaterial (5) gebondet ist.
5. Halbleiterbauelement nach Anspruch 4, dadurch gekennzeichnet, dass das Bondmaterial (5) ein Lötmittel auf der Grundlage von Sn ist und, wenn ein augenscheinlicher thermischer Ausdehnungskoeffizient eines Verbundsystems, welches die auf der einen Hauptoberflächenseite des Halbleiterelements (1) angeordneten ersten Metallblöcke (4, 13) und das Lötmittel auf der Grundlage von Sn aufweist, durch α1e, ein augenscheinlicher thermischer Ausdehnungskoeffizient eines Verbundsystems, welches den auf einer anderen Hauptoberflächenseite des Halbleiterelements (1) angeordneten zweiten Metallblock (12) und das Halbleiterelement (1) aufweist, durch α2e, eine Chipgröße des Halbleiterelements (1) durch a × b und eine Temperaturdifferenz zwischen höchsten und niedrigsten Temperaturen in einer Arbeitsumgebung durch ΔT gegeben sind, die folgende Beziehung gilt:


6. Halbleiterbauelement nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass das Halbleiterelement (1) ein vertikales Leistungshalbleiterelement ist, der erste Metallblock (13) einen ersten Anschluß (13a) des Leistungshalbleiterelements bildet, der zweite Metallblock (12) einen zweiten Anschluß (12a) des Leistungshalbleiterelements bildet und die erste Elektrodenschicht (2) eine Steuerverdrahtung des Leistungshalbleiterelements bildet.
7. Halbleiterbauelement nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass das Halbleiterelement (1), die ersten Metallblöcke (4, 13) und der zweite Metallblock (12) mit Harz integriert verschlossen sind.
8. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der Schutzfilm (3) derart konstruiert ist, dass er einen Elastitzitätsmodul bei Raumtemperatur von 1,0-5,0 GPa und einen thermischen Ausdehnungskoeffizienten von 35-65 × 10-6/°C besitzt.
9. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der Schutzfilm (3) derart konstruiert ist, dass er einen Elastizitätsmodul, der kleiner als derjenige des Bondmaterials (5) ist, und einen thermischen Ausdehnungskoeffizienten besitzt, der nahezu gleich demjenigen des Bondmaterials (5) ist.
10. Halbleiterbauelement nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass das Bondmaterial (5) ein Lötmittel ist.
11. Halbleiterbauelement mit:
einem Halbleiterelement (1);
Wärmesenken (4, 12, 13), welche auf beide Oberflächen des Halbleiterelements (1) gelötet sind;
einer Verdrahtungsschicht (2), welche auf einer Oberfläche des Halbleiterelements (1) gebildet ist; und
einem organischen Schutzfilm (3), welcher gebildet ist, um die Verdrahtungsschicht (2) zu bedecken, wobei dann, wenn die Dicke der Verdrahtungsschicht (2) und diejenge des Schutzfilms (3) als t1 bzw. t2 angenommen werden, die Beziehung t1 < t2 gilt und
der Schutzfilm (3) derart konstruiert ist, dass er einen Elastizitätsmodul bei Raumtemperatur von 1,0-5,0 GPa und einen thermischen Ausdehnungskoeffizienten von 35-65 × 10-6/°C besitzt.
12. Halbleiterbauelement nach Anspruch 11, dadurch gekennzeichnet, dass das Löten unter Verwendung eines Lötmittels auf der Grundlage von Sn durchgeführt wird und, wenn ein thermischer Ausdehnungskoeffizient der Wärmesenken (4, 13), welche auf der Oberflächenseite des Halbleiterelements (1) befindlich sind, durch α1. ein thermischer Ausdehnungskoeffizient des Halbleiterelements (1) durch α2, eine Chipgröße des Halbleiterelements (1) durch a × b und eine Temperaturdifferenz zwischen höchsten und niedrigsten Temperaturen in einer Arbeitsumgebung durch ΔT gegeben sind, die folgende Beziehung gilt:


13. Halbleiterbauelement nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass das Löten unter Verwendung eines Lötmittels auf der Grundlage von Sn durchgeführt wird und, wenn ein thermischer Ausdehnungskoeffizient eines Verbundsystems, welches die auf der Oberflächenseite des Halbleiterelements (1) befindlichen Wärmesenken (4, 13) und das Lötmittel (5) aufweist, durch α1e, ein thermischer Ausdehnungskoeffizient eines Verbundsystems, welches die auf der Rückseite des Halbleiterelements (1) befindliche Wärmesenke (12) und das Halbleiterelement (1) aufweist, durch α2e, eine Chipgröße des Halbleiterelements (1) durch a × b und eine Temperaturdifferenz zwischen höchsten und niedrigsten Temperaturen in einer Arbeitsumgebung durch ΔT gegeben sind, die folgende Beziehung gilt:


14. Halbleiterbauelement nach Anspruch 13, dadurch gekennzeichnet, dass der Schutzfilm (3) ein Polyimidfilm ist.
15. Halbleiterbauelement mit:
einem Halbleiterelement (1);
einer ersten Elektrodenschicht (2), welche auf einer Hauptoberflächenseite des Halbleiterelements (1) gebildet ist;
einer zweiten Elektrodenschicht (14, 314), welche auf der einen Hauptoberflächenseite des Halbleiterelements (1) gebildet und von der ersten Elekrodenschicht (2) beabstandet ist;
einem isolierenden Schutzfilm (203, 3), welcher die erste Elektrodenschicht (2) bedeckt;
einem elektrisch leitenden Bondmaterial (5), welches ein mit der zweiten Elektrodenschicht (14, 314) in Kontakt befindliches Gebiet und ebenfalls ein Gebiet aufweist, welches die erste Elektrodenschicht (2) überlappt; und
einem ersten Metallblock (4), welcher durch das Bondmaterial (5) elektrisch auf die zweite Elektrodenschicht (14, 314) gebondet ist,
wobei eine Berührungsfläche eines Bodens für das Bondmaterial (5) in dem Gebiet, welches die erste Elektrodenschicht (2) überlappt, über der ersten Elektrodenschicht (2) eben oder konkav ist.
16. Halbleiterbauelement nach Anspruch 15, dadurch gekennzeichnet, dass die erste Elektrodenschicht (2) in einer ebenen oder konkaven Form bezüglich einer Oberfläche einer Nähe (211) der ersten Elektrodenschicht gebildet ist.
17. Halbleiterbauelement nach Anspruch 15, dadurch gekennzeichnet, dass die zweite Elektrodenschicht (314) unter dem Gebiet des Bondmaterials (5), welches die erste Elektrodenschicht (2) überlappt, und über der ersten Elektrodenschicht durch den Schutzfilm (3) angeordnet ist und eine Oberfläche der zweiten Elektrodenschicht (314) den Boden für das Bondmaterial (5) bildet.
18. Halbleiterbauelement nach einem der Ansprüche 15 bis 17, dadurch gekennzeichnet, dass der Schutzfilm (203, 3) einen auf einer Oberfläche der ersten Elektrodenschicht (2) gebildeten organischen Schutzfilm besitzt.
DE10236455A 2001-08-09 2002-08-08 Halbleiterbauelement mit einem Leistungshalbleiterelement eines Vertikaltyps Expired - Lifetime DE10236455B8 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001242077 2001-08-09
JP2001-242077 2001-08-09

Publications (3)

Publication Number Publication Date
DE10236455A1 true DE10236455A1 (de) 2003-06-05
DE10236455B4 DE10236455B4 (de) 2013-02-28
DE10236455B8 DE10236455B8 (de) 2013-05-08

Family

ID=19072415

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10236455A Expired - Lifetime DE10236455B8 (de) 2001-08-09 2002-08-08 Halbleiterbauelement mit einem Leistungshalbleiterelement eines Vertikaltyps

Country Status (2)

Country Link
US (1) US6803667B2 (de)
DE (1) DE10236455B8 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9773719B2 (en) 2012-11-26 2017-09-26 Infineon Technologies Dresden Gmbh Semiconductor packages and methods of fabrication thereof
DE102018124497A1 (de) * 2018-10-04 2020-04-09 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Bilden einer Halbleitervorrichtung
DE112013007447B4 (de) 2013-09-19 2022-01-27 Mitsubishi Electric Corporation Halbleitervorrichtung

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3870896B2 (ja) * 2002-12-11 2007-01-24 株式会社デンソー 半導体装置の製造方法およびそれにより製造される半導体装置
US7193326B2 (en) * 2003-06-23 2007-03-20 Denso Corporation Mold type semiconductor device
JP3750680B2 (ja) * 2003-10-10 2006-03-01 株式会社デンソー パッケージ型半導体装置
JP2005203548A (ja) * 2004-01-15 2005-07-28 Honda Motor Co Ltd 半導体装置のモジュール構造
US7345364B2 (en) * 2004-02-04 2008-03-18 Agere Systems Inc. Structure and method for improved heat conduction for semiconductor devices
KR101108039B1 (ko) * 2004-06-24 2012-01-25 엘지전자 주식회사 건조기용 드럼의 용접 장치 및 용접 방법
US20070004116A1 (en) * 2005-06-06 2007-01-04 M-Mos Semiconductor Sdn. Bhd. Trenched MOSFET termination with tungsten plug structures
DE102005054872B4 (de) * 2005-11-15 2012-04-19 Infineon Technologies Ag Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
JP2007142138A (ja) * 2005-11-18 2007-06-07 Mitsubishi Electric Corp 半導体装置
JP2008270455A (ja) * 2007-04-19 2008-11-06 Hitachi Ltd パワー半導体モジュール
EP2017887A1 (de) * 2007-07-20 2009-01-21 ABB Research Ltd. Paket für elektronische Komponenten und Verfahren zur Verpackung von Halbleiterbauelementen
JP2009188294A (ja) * 2008-02-08 2009-08-20 Nec Electronics Corp パワーｍｏｓｆｅｔ
JP2012134198A (ja) * 2010-12-20 2012-07-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
US8643176B2 (en) * 2011-07-27 2014-02-04 Infineon Technologies Ag Power semiconductor chip having two metal layers on one face
JP6028810B2 (ja) * 2012-11-20 2016-11-24 トヨタ自動車株式会社 半導体装置
JP5765324B2 (ja) * 2012-12-10 2015-08-19 トヨタ自動車株式会社 半導体装置
JP6094392B2 (ja) * 2013-06-11 2017-03-15 株式会社デンソー 半導体装置
DE102013216709B4 (de) * 2013-08-22 2021-03-25 Infineon Technologies Ag Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen und verfahren zur herstellung einer halbleiteranordnung
KR102458034B1 (ko) 2015-10-16 2022-10-25 삼성전자주식회사 반도체 패키지, 반도체 패키지의 제조방법, 및 반도체 모듈
DE102016100504B4 (de) 2016-01-13 2021-11-18 Infineon Technologies Ag Transistorbauelement mit segmentierter Kontaktschicht
JP7045180B2 (ja) * 2017-12-18 2022-03-31 株式会社日立製作所 パワー半導体装置、モジュール及び製造方法
CN115537160A (zh) * 2022-09-07 2022-12-30 深圳先进电子材料国际创新研究院 一种制备精细线路的绝缘胶膜材料及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3421672A1 (de) * 1984-06-09 1985-12-12 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Wechsellastbestaendiges, schaltbares halbleiterbauelement
GB2168529B (en) * 1984-12-18 1988-02-03 Marconi Electronic Devices Electrical contacts for semiconductor devices
DE3637513A1 (de) * 1986-11-04 1988-05-11 Semikron Elektronik Gmbh Verfahren zum herstellen feinstrukturierter kontaktelektroden von leistungs-halbleiterbauelementen
US6028348A (en) * 1993-11-30 2000-02-22 Texas Instruments Incorporated Low thermal impedance integrated circuit
US5753529A (en) * 1994-05-05 1998-05-19 Siliconix Incorporated Surface mount and flip chip technology for total integrated circuit isolation
JP3256636B2 (ja) * 1994-09-15 2002-02-12 株式会社東芝 圧接型半導体装置
DE19612838A1 (de) * 1995-11-13 1997-05-15 Asea Brown Boveri Leistungshalbleiterbauelement sowie Verfahren zu dessen Herstellung
US5693568A (en) * 1995-12-14 1997-12-02 Advanced Micro Devices, Inc. Reverse damascene via structures
US6103552A (en) * 1998-08-10 2000-08-15 Lin; Mou-Shiung Wafer scale packaging scheme

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9773719B2 (en) 2012-11-26 2017-09-26 Infineon Technologies Dresden Gmbh Semiconductor packages and methods of fabrication thereof
US10325834B2 (en) 2012-11-26 2019-06-18 Infineon Technologies Dresden Gmbh Semiconductor packages and methods of fabrication thereof
DE102013113061B4 (de) * 2012-11-26 2020-10-08 Infineon Technologies Dresden Gmbh Halbleitervorrichtung und Verfahren für deren Herstellung
DE102013022519B3 (de) 2012-11-26 2023-07-13 Infineon Technologies Dresden Gmbh Halbleitervorrichtung und Verfahren zum Ausbilden einer Halbleitervorrichtung
DE112013007447B4 (de) 2013-09-19 2022-01-27 Mitsubishi Electric Corporation Halbleitervorrichtung
DE102018124497A1 (de) * 2018-10-04 2020-04-09 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Bilden einer Halbleitervorrichtung
DE102018124497B4 (de) 2018-10-04 2022-06-30 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Bilden einer Halbleitervorrichtung

Also Published As

Publication number Publication date
DE10236455B8 (de) 2013-05-08
US20030052400A1 (en) 2003-03-20
US6803667B2 (en) 2004-10-12
DE10236455B4 (de) 2013-02-28

Similar Documents

Publication Publication Date Title
DE10236455B4 (de) Halbleiterbauelement mit einem Leistungshalbleiterelement eines Vertikaltyps
DE102009011233B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE10066442B4 (de) Halbleitervorrichtung mit Abstrahlungs-Struktur
DE102014213564B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102012105929B4 (de) Halbleiter-Bauelement mit einem Kontaktclip mit Vorsprüngen und Herstellung davon
DE102014212376B4 (de) Halbleitervorrichtung
DE112009005537B3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102007025950B4 (de) Halbleitervorrichtung und ihr Herstellungsverfahren
DE102009055691B4 (de) Leistungshalbleitermodul
DE102012224355B4 (de) Leistungsmodul
DE102018115957A1 (de) Gemoldete Package mit einem Chipträger, der hartgelötete elektrisch leitfähige Schichten aufweist
DE112016000904T5 (de) Leistungsmodul
DE112014005415T5 (de) Leistungsmodul und Verfahren zum Herstellen eines Leistungsmoduls
DE102008025705A1 (de) Halbleitervorrichtung
DE10003671A1 (de) Halbleiter-Bauelement
DE10251248A1 (de) Leistungshalbleitervorrichtung
DE10221891A1 (de) Halbleitervorrichtung
DE102005049687A1 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad
DE112015000660T5 (de) Leistungsmodul und Herstellungsverfahren dafür
DE112016007464B4 (de) Halbleitervorrichtung
DE102015103897B4 (de) Leitungsrahmen mit Kühlerplatte, Verfahren zur Herstellung eines Leitungsrahmens mit Kühlerplatte, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102010043839B4 (de) Halbleitervorrichtung mit einem Isoliersubstrat
DE112004002653T5 (de) Halbleitervorrichtungs-Modulstruktur
DE102017207727A1 (de) Halbleiteranordnung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R130 Divisional application to

Ref document number: 10262386

Country of ref document: DE

Effective date: 20120628

R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130529

R084 Declaration of willingness to licence
R071 Expiry of right