DE102018124497A1 - Halbleitervorrichtung und Verfahren zum Bilden einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Verfahren zum Bilden einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102018124497A1
DE102018124497A1 DE102018124497.5A DE102018124497A DE102018124497A1 DE 102018124497 A1 DE102018124497 A1 DE 102018124497A1 DE 102018124497 A DE102018124497 A DE 102018124497A DE 102018124497 A1 DE102018124497 A1 DE 102018124497A1
Authority
DE
Germany
Prior art keywords
semiconductor device
area
barrier
metal
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018124497.5A
Other languages
English (en)
Other versions
DE102018124497B4 (de
Inventor
Stefan Beyer
Marius Aurel Bodea
Jia Yi WONG
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102018124497.5A priority Critical patent/DE102018124497B4/de
Priority to US16/592,156 priority patent/US11217529B2/en
Priority to CN201910948702.5A priority patent/CN111009499B/zh
Publication of DE102018124497A1 publication Critical patent/DE102018124497A1/de
Application granted granted Critical
Publication of DE102018124497B4 publication Critical patent/DE102018124497B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/031—Manufacture and pre-treatment of the bonding area preform
    • H01L2224/0311—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03622—Manufacturing methods by patterning a pre-deposited material using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05562—On the entire exposed surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/2912—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29316—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/2932—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4099—Auxiliary members for strap connectors, e.g. flow-barriers, spacers
    • H01L2224/40991—Auxiliary members for strap connectors, e.g. flow-barriers, spacers being formed on the semiconductor or solid-state body to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8019—Arrangement of the bonding areas prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8036—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/80365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8436—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/84365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Es wird eine Halbleitervorrichtung bereitgestellt. Die Halbleitervorrichtung kann Folgendes beinhalten: ein Halbleitersubstrat, das einen aktiven Bereich beinhaltet, eine Metallschichtstruktur über dem aktiven Bereich, wobei die Metallschichtstruktur dazu konfiguriert ist, einen elektrischen Kontakt zu bilden, wobei die Metallschichtstruktur Folgendes beinhaltet: einen Lötbereich, einen Pufferbereich, und einen Barrierebereich zwischen dem Lötbereich und dem Pufferbereich, wobei die Metallschichtstruktur in dem Barrierebereich weiter von dem aktiven Bereich entfernt ist als in dem Lötbereich und in dem Pufferbereich, und wobei sich sowohl der Lötbereich als auch der Pufferbereich in direktem Kontakt mit dem aktiven Bereich oder mit einer Verdrahtungsschichtstruktur, die zwischen dem aktiven Bereich und der Metallschichtstruktur angeordnet ist, befindet.

Description

  • Technisches Gebiet
  • Unterschiedliche Ausführungsformen betreffen allgemein eine Halbleitervorrichtung und ein Verfahren zum Bilden einer Halbleitervorrichtung.
  • Hintergrund
  • Das Verwenden von Kupfer(Cu)-Clips in Transistor-Outline(TO)-Gehäusen ist eine recht neue Entwicklung, wobei ein Weichlot, ein Diffusionslot oder eine Lötpaste für eine Clipanbringung verwendet wird. Während einer Clipanbringung ist eine Lotbedeckung (unter dem Clip) ein entscheidender Prozess, der gesteuert wird, um sicherzustellen, dass mehr als näherungsweise 80 % unter dem Clip durch Lot bedeckt sind.
  • Es ist wichtig, ein niedriges ROS(on), eine hohe Leistungseffizienz und eine gute Zwischenverbindung von dem Source-Pad zu einem Leiterrahmen zu erhalten.
  • Jedoch ist es eine Herausforderung, das Lotausbluten zu kontrollieren und zur gleichen Zeit die gute Lotbedeckung unter dem Clip sicherzustellen. Übermäßiges Lotausbluten kann das Bondpad kontaminieren, was zu einem Kurzschluss führen kann, falls das ausgeblutete Lot zusätzliche Bondpads (Kontakte) erreicht, und kann zu einer Nichthaftung auf dem Pad während einer Drahtbondung führen.
  • Bei dem Stand der Technik wird ein Zwischenraum zwischen dem Clip und den zusätzlichen Bondpads bereitgestellt, um zu verhindern, dass das ausgeblutete Lot die zusätzlichen Bondpads erreicht.
  • Jedoch kann dies den Nachteil haben, dass die Chipgröße erhöht wird.
  • Das Reduzieren der Chipgröße stattdessen führt zu einem hohen RDS(on), einer schlechteren Chipkühlung über den Clip, einer schlechteren Leistungsfähigkeit bezüglich eines sicheren Arbeitsbereichs (SOA: Safe Operating Area) und einer reduzierten Kosteneffektivität.
  • Kurzdarstellung
  • Es wird eine Halbleitervorrichtung bereitgestellt. Die Halbleitervorrichtung kann Folgendes beinhalten: ein Halbleitersubstrat, das einen aktiven Bereich beinhaltet, eine Metallschichtstruktur über dem aktiven Bereich, wobei die Metallschichtstruktur dazu konfiguriert ist, einen elektrischen Kontakt zu bilden, wobei die Metallschichtstruktur Folgendes beinhaltet: einen Lötbereich, einen Pufferbereich, und einen Barrierebereich zwischen dem Lötbereich und dem Pufferbereich, wobei die Metallschichtstruktur in dem Barrierebereich weiter von dem aktiven Bereich entfernt ist als in dem Lötbereich und in dem Pufferbereich, und wobei sich sowohl der Lötbereich als auch der Pufferbereich in direktem Kontakt mit dem aktiven Bereich oder mit einer Verdrahtungsschichtstruktur, die zwischen dem aktiven Bereich und der Metallschichtstruktur angeordnet ist, befindet.
  • Figurenliste
  • In den Zeichnungen verweisen gleiche Bezugszeichen allgemein auf die gleichen Teile in den verschiedenen Ansichten. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu, stattdessen wird allgemein Wert auf eine Veranschaulichung der Prinzipien der Erfindung gelegt. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung unter Bezugnahme auf die folgenden Zeichnungen beschrieben, in denen gilt:
    • 1 zeigt eine Halbleitervorrichtung gemäß einem Stand der Technik;
    • 2A bis 2C veranschaulichen jeweils Querschnittsansichten einer Halbleitervorrichtung gemäß verschiedenen Ausführungsformen;
    • 3 zeigt eine vergrößerte Ansicht einer Barrierestruktur einer Halbleitervorrichtung gemäß verschiedenen Ausführungsformen;
    • 4 zeigt eine schematische Draufsicht einer Passivierungsschicht einer Halbleitervorrichtung gemäß verschiedenen Ausführungsformen;
    • 5A und 5B zeigen jeweils eine Draufsicht einer Passivierungsschicht einer Halbleitervorrichtung gemäß verschiedenen Ausführungsformen;
    • 6 zeigt ein Flussdiagramm eines Verfahrens zum Bilden einer Halbleitervorrichtung gemäß verschiedenen Ausführungsformen.
  • Beschreibung
  • Die folgende ausführliche Beschreibung bezieht sich auf die beigefügten Zeichnungen, die zur Veranschaulichung spezielle Einzelheiten und Ausführungsformen zeigen, in denen die Erfindung ausgeübt werden kann.
  • Das Wort „beispielhaft“ wird hier mit der Bedeutung „als ein Beispiel, eine Instanz oder eine Veranschaulichung dienend“ verwendet. Eine beliebige Ausführungsform oder Gestaltung, die hier als „beispielhaft“ beschrieben ist, muss nicht notwendigerweise als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Gestaltungen ausgelegt werden.
  • Das Wort „über“, das in Zusammenhang mit einem abgeschiedenen Material verwendet wird, das „über“ einer Seite oder Oberfläche gebildet wird, kann hier mit der Bedeutung verwendet werden, dass das abgeschiedene Material „direkt auf“, zum Beispiel in direktem Kontakt mit, der betreffenden Seite oder Oberfläche gebildet werden kann. Das Wort „über“, das in Zusammenhang mit einem abgeschiedenen Material verwendet wird, das „über“ einer Seite oder Oberfläche gebildet wird, kann hier mit der Bedeutung verwendet werden, dass das abgeschiedene Material „indirekt auf“ der betreffenden Seite oder Oberfläche mit einer oder mehreren zusätzlichen Schichten, die zwischen der betreffenden Seite oder Oberfläche und dem abgeschiedenen Material angeordnet sind, gebildet werden kann.
  • Wie in 1 gezeigt, kann bei einer Halbleitervorrichtung 100 gemäß einem Stand der Technik, z. B. bei einem Transistor, ein Metallclip 104 an eine Metallschichtstruktur 108 gelötet sein, wobei die Metallschichtstruktur 108 als ein elektrischer Kontakt konfiguriert ist. Während des Lötprozesses kann Lot 106 von unterhalb des Clips 104 ausbluten. Das ausgeblutete Lot 106 kann zum Beispiel am meisten links von dem Clip 104 gesehen werden. Auch bei der vergrößerten Ansicht unten ist ein großer Teil des Lots links von dem Clip 104 angeordnet. Das ausgeblutete Lot 106 kann zu einigen unerwünschten Effekten führen, die einerseits durch ein Fehlen von Lot 106 in einem Spalt zwischen dem Clip 104 und der Metallschichtstruktur 108 und andererseits durch ein Übermaß an Lot 106 außerhalb des Spalts verursacht werden. Das Lot kann ein Lötmetall oder eine Lötmetallpaste sein. Beispielsweise kann das Lot bleifrei sein oder kann Blei beinhalten. Das Lot kann eines oder mehrere der folgenden Materialien beinhalten oder im Wesentlichen daraus bestehen: SnAg und/oder Pb und/oder SnAgSb.
  • Hinsichtlich des Übermaßes an Lot 106 außerhalb des Spalts kann das Lotausbluten Bondpads 112 erreichen, die weitere elektrische Kontakte bilden und sich nahe der Metallschichtstruktur 108 befinden. Das ausgeblutete Lot 106 kann daher einen Kurzschlusskontakt zwischen der Metallschichtstruktur 108 und einem oder mehreren der Bondpads 112 bilden. Selbst wenn das Lot 106 die Bondpads 112 nicht vollständig erreicht, kann das flüssige Lot 106 Kontaminierungsstoffe freigeben, die sich auf den nahegelegenen Bondpads 112 absetzten können. Die kontaminierten Bondpads 112 können während eines Drahtbondprozesses weniger haftend als nichtkontaminierte Bondpads 112 sein, was zu einer sogenannten „Nichthaftung auf dem Pad“ (Non-Stick on Pad) während der Drahtbondung führen kann. Mit anderen Worten können an die Bondpads kontaktierte Drähte, wie zum Beispiel in dem unteren Bild aus 1 gezeigt, einfach einen Kontakt zu den Bondpads 112 verlieren, so dass eine Zuverlässigkeit der Halbleitervorrichtung 100 darunter leiden kann.
  • Des Weiteren kann das übermäßige Lot 106 auf der Metallschichtstruktur 108 ein Haftvermögen an einem Kapselungsmaterial, z. B. einem (nicht gezeigten) Verguss, der auf der Metallschichtstruktur 108 und dem Clip 104 angeordnet werden kann, reduzieren.
  • Bei verschiedenen Ausführungsformen wird ein Barrierebereich in einer Halbleitervorrichtung gebildet. Die Barrierestruktur ist dazu konfiguriert, das Lot, das zum Löten einer Kontaktstruktur, z. B. eines Clips, an eine Metallschichtstruktur (die als ein elektrischer Kontakt der Halbleitervorrichtung konfiguriert ist) verwendet werden kann, auf einen Lötbereich zu begrenzen, mit anderen Worten, ein Lotreservoir zu bilden. Dadurch kann einerseits sichergestellt werden, dass genug Lot in dem Lötbereich verbleibt, um sicherzustellen, dass mehr als 80 % der Kontaktstruktur(der Clip-)-Lötoberfläche durch das Lot bedeckt sind, und kann andererseits sichergestellt werden, dass kein oder nur eine kleine Menge des Lots über den Barrierebereich zu einem Pufferbereich hin herausläuft. Der Lötbereich, der Barrierebereich und der Pufferbereich können alle durch die Metallschichtstruktur bedeckt sein und in dem Barrierebereich kann die Metallschichtstruktur weiter von einem Halbleitersubstrat entfernt sein, das ein Teil der Halbleitervorrichtung ist und in oder auf der ein aktives Gebiet gebildet ist. Das aktive Gebiet kann durch die Metallschichtstruktur bedeckt werden.
  • Mit anderen Worten ist eine Barrierebasisstruktur in der Halbleitervorrichtung enthalten, um ein Lotreservoir für eine Lotausblutkontrolle zu bilden.
  • Die Barrierestruktur kann gebildet werden, indem eine Barrierebasisstruktur auf oder über dem Halbleitersubstrat angeordnet wird und die Metallschichtstruktur über dem Halbleitersubstrat und über der Barrierebasisstruktur angeordnet wird.
  • 2A bis 2C veranschaulichen jeweils Querschnittsansichten einer Halbleitervorrichtung 200 gemäß verschiedenen Ausführungsformen, 3 zeigt eine vergrößerte Ansicht einer Barrierestruktur 220 einer Halbleitervorrichtung 200 gemäß verschiedenen Ausführungsformen, 4 zeigt eine schematische Draufsicht einer Passivierungsschicht einer Halbleitervorrichtung 200 gemäß verschiedenen Ausführungsformen und 5A und 5B zeigen jeweils eine Draufsicht einer Passivierungsschicht einer Halbleitervorrichtung 200 gemäß verschiedenen Ausführungsformen.
  • Die Halbleitervorrichtung 200 kann bei verschiedenen Ausführungsformen eine Metallschichtstruktur 108 beinhalten, die über einem Halbleitersubstrat 234 gebildet ist. Die Halbleitervorrichtung 200 kann einen aktiven Bereich 226 der Vorrichtung beinhalten. Der aktive Bereich 226 kann auf einer ersten Oberfläche (z. B. der oberen Oberfläche z. B. in 2A und 2C) des Halbleitersubstrats 234 freigelegt sein oder er kann durch z. B. eine Verdrahtungsschichtstruktur 236 bedeckt sein (siehe 2B).
  • Der aktive Bereich 226 kann durch die Metallschichtstruktur 108 bedeckt werden. Die Metallschichtstruktur 108 kann eine einzige Metallschicht 108 oder ein Metallschichtstapel 108, der mehrere Metallschichten enthält, sein. Das Metall der Metallschichtstruktur kann ein beliebiges Metall oder eine Kombination von Metallen beinhalten oder daraus bestehen, die typischerweise zum Bilden eines elektrischen Kontakts verwendet werden und für die Halbleitervorrichtung 200 geeignet sind, zum Beispiel Kupfer, eine Kupferlegierung, eine Kupfer-Chrom-Legierung, Gold, Aluminium, Nickel, eine Nickellegierung, Titan, eine Titanlegierung, Wolfram, eine Wolframlegierung und/oder eine Titan-Wolfram-Legierung. Die Metallschicht 108 kann eine Dicke in einem Bereich von etwa 100 nm bis etwa 100 µm, z. B. in einem Bereich von etwa 1 µm bis etwa 10 µm, z. B. 5 µm, aufweisen.
  • Die Metallschichtstruktur 108 und gegebenenfalls die Verdrahtungsschichtstruktur 236 können wie in der Technik bekannt gebildet werden, z. B. durch einen Abscheidungsprozess, z. B. einen Gasphasenabscheidungsprozess, einen Plattierungsprozess oder dergleichen. Masken, z. B. unter Verwendung eines fotolithografischen Maskierungsprozesses, können für eine Strukturierung der Metallschichtstruktur 108 und gegebenenfalls der Verdrahtungsschichtstruktur 236 verwendet werden.
  • Die Verdrahtungsschichtstruktur 236 kann eine einzige Metallschicht 236 oder ein Metallschichtstapel 236, der mehrere Metallschichten enthält, sein. Die Verdrahtungsschichtstruktur 236 kann ein beliebiges Metall oder eine Kombination von Metallen beinhalten oder daraus bestehen, die typischerweise zum Bilden einer Verdrahtungsschichtstruktur 236 verwendet werden und für die Halbleitervorrichtung 200 geeignet sind, zum Beispiel Kupfer, Gold, Aluminium, Nickel, eine Nickellegierung, Palladium, eine Palladiumlegierung und/oder eine Nickel-Palladium-Legierung.
  • Die Halbleitervorrichtung 200 kann zum Beispiel eine diskrete elektronische Komponente, z. B. eine Diode, einen Thyristor, einen MOSFET, einen CoolMOS und einen IGBT, bilden. Die Halbleitervorrichtung 200 kann zum Beispiel eine Leistungselektronikkomponente bilden. Die Halbleitervorrichtung 200 kann so konfiguriert sein, dass sie einen Stromfluss in einer vertikalen Richtung durch die Halbleitervorrichtung 200 hindurch aufweist.
  • Die Metallschichtstruktur 108 kann dazu konfiguriert sein, einen elektrischen Kontakt (z. B. einen Source-Kontakt) der Halbleitervorrichtung 200 zu bilden.
  • Die Metallschichtstruktur 108 kann einen Lötbereich 230, einen Pufferbereich 232 und einen Barrierebereich 220 zwischen dem Lötbereich 230 und dem Pufferbereich 232 beinhalten.
  • Der Lötbereich 230, der Pufferbereich 232 und der Barrierebereich 220 können als eine kontinuierliche Metallschichtstruktur 108 gebildet werden und können durch ihre relativen Positionen, ihre Formen und/oder durch ihre Funktionalität, wie im Folgenden beschrieben, unterschieden werden.
  • Sowohl der Lötbereich 230 als auch der Pufferbereich 232 können sich in direktem Kontakt mit dem aktiven Bereich 226 oder mit der Verdrahtungsschichtstruktur 236, die zwischen dem aktiven Bereich und der Metallschichtstruktur 108 angeordnet ist, befinden. Mit anderen Worten kann die Metallschichtstruktur 108 so angeordnet sein, dass sie den aktiven Bereich 226 bedeckt, sodass sich ein elektrischer Kontakt zu dem aktiven Bereich 226 (direkter Kontakt oder indirekter Kontakt durch die Verdrahtungsschicht 236), der durch die Metallschichtstruktur 108 bereitgestellt ist, über den gesamten Bereich des aktiven Bereichs 226 erstreckt, um eine hohe Effizienz sicherzustellen.
  • In dem Barrierebereich 220 kann die Metallschichtstruktur 108 weiter von dem aktiven Bereich 226 entfernt sein als in dem Lötbereich 230 und in dem Pufferbereich 232. In dem Barrierebereich 220 kann die Metallschichtstruktur 108 über einer Barrierebasisstruktur 228 angeordnet sein. Mit anderen Worten kann die Barrierebasisstruktur 228 über dem Halbleitersubstrat 234, z. B. auf dem aktiven Bereich 226 oder auf der Verdrahtungsschicht 236, gebildet sein und kann die Metallschichtstruktur 108 über ihr (und den verbleibenden Teilen des aktiven Bereichs 226 bzw. der Verdrahtungsschicht 236) gebildet sein.
  • Die Barrierebasisstruktur 228 kann eine einzige Barrierebasisschicht oder ein Barrierebasisschichtstapel, der mehrere Barrierebasisschichten enthält, sein. Die Barrierebasisstruktur 228 kann wie in der Technik bekannt gebildet werden, z. B. durch einen Abscheidungsprozess, z. B. einen Gasphasenabscheidungsprozess, einen Plattierungsprozess oder dergleichen. Masken, z. B. unter Verwendung eines fotolithografischen Maskierungsprozesses, können für eine Strukturierung der Barrierebasisstruktur 228 verwendet werden.
  • Bei Verschiedenen Ausführungsformen kann die Barrierebasisstruktur 228 ein dielektrisches Material, z. B. ein Imid, ein Oxid und/oder ein Nitrid, beinhalten oder daraus bestehen. Dies kann vorteilhaft sein, falls die Halbleitervorrichtung 200 eine Passivierungsschicht 224 über, z. B. auf, dem Halbleitersubstrat 234 außerhalb des aktiven Bereichs 226 (bzw. außerhalb der Verdrahtungsschicht 236) beinhaltet. In diesem Fall kann ein Material der Passivierungsschicht 224 so gewählt werden, dass es das gleiche wie das dielektrische Material der Barrierebasisstruktur 228 ist (oder umgekehrt), was bedeutet, dass die Passivierungsschicht 224 und die Barrierebasisstruktur 228 gleichzeitig gebildet werden können. Mit anderen Worten ist in diesem Fall möglicherweise kein zusätzlicher (mit Bezug auf einen Prozess zum Bilden der Halbleitervorrichtung 100 nach dem Stand der Technik) Verarbeitungsschritt zum Bilden der Barrierebasisstruktur 228 notwendig. Stattdessen kann lediglich eine Maske zum Bilden der Passivierungsschicht 224 modifiziert werden, um auch die Barrierebasisstruktur 228 zu bilden.
  • Bei verschiedenen Ausführungsformen kann die Barrierebasisstruktur 228 ein Metall beinhalten oder daraus bestehen, zum Beispiel Kupfer, eine Kupferlegierung, eine Kupfer-Chrom-Legierung, Gold, Aluminium, Nickel, eine Nickellegierung, Titan, eine Titanlegierung, Wolfram, eine Wolframlegierung und/oder eine Titan-Wolfram-Legierung. Dadurch kann ein direkter elektrisch leitfähiger Kontakt auch zwischen dem Barrierebereich 220 und dem aktiven Bereich 226 (bzw. der Verdrahtungsschichtstruktur 236) bereitgestellt werden. Das Metall der Barrierebasisstruktur 228 kann bei verschiedenen Ausführungsformen das gleiche wie das Metall der Metallschichtstruktur 220 sein. Im Fall der Metallschichtstruktur 220, die den Schichtstapel bildet, kann das Metall der Barrierebasisstruktur 228 das gleiche wie die Schicht der Metallschichtstruktur 220 sein, die die Barrierebasisstruktur 228 direkt kontaktiert.
  • Bei verschiedenen Ausführungsformen kann die Barrierebasisstruktur 228 eine Mischung aus einer oder mehreren Metallschichten und einer oder mehreren dielektrischen Schichten beinhalten.
  • Eine Höhe der Barrierebasisstruktur 228 kann bei verschiedenen Ausführungsformen in einem Bereich von etwa 3 µm bis etwa 100 µm, z. B. von etwa 10 µm bis etwa 50 µm, z. B. etwa 25 µm, liegen. Eine Breite der Barrierebasisstruktur 228 kann in einem Bereich von etwa 2 µm bis etwa 25 µm, z. B. von etwa 5 µm bis etwa 20 µm, z. B. etwa 13 µm, liegen. Bei verschiedenen Ausführungsformen kann die Breite der Barrierebasisstruktur 228 größer als ihre Höhe sein. Die Breite der Barrierebasisstruktur 228 kann durch technologische Beschränkungen, z. B. eines Lithografieprozesses, bestimmt werden. Zum Beispiel kann unter Verwendung eines Imids für die Barrierebasisstruktur 228 eine Breite von 10 µm für die Barrierebasisstruktur 228 mit einer Dicke von 6 µm erreicht werden.
  • Die Halbleitervorrichtung 200 kann ferner einen oder mehrere weitere elektrische Kontakte, wie den (die) in 1 gezeigte(n) weiteren elektrischen Kontakt(e) 112, beinhalten. Ihre jeweiligen Positionen sind sowohl in 4, 5A als auch 5B durch vier passivierungsschichtfreie Bereiche 440 angegeben, die durch die Passivierungsschicht 224 eingeschlossen sind. Der Barrierebereich kann (wenigstens) zwischen dem Lötbereich 230 und dem (den) weiteren elektrischen Kontakt(en) 112 angeordnet sein. Dadurch kann verhindert oder wenigstens abgeschwächt werden, dass Lot während des Lötprozesses zu dem (den) weiteren elektrischen Kontakt(en) 112 hin fließt. Dementsprechend kann ein Kurzschluss zwischen dem Metallschichtstruktur 108 bereitgestellten Kontakt und dem (den) weiteren elektrischen Kontakt(en) 112 vermieden werden und kann auch eine Kontaminierung des (der) weiteren elektrischen Kontakts (Kontakte) 112 vermieden oder wenigstens abgeschwächt werden.
  • Dies bedeutet, dass bei verschiedenen Ausführungsformen eine Bedeckung durch das Lot 106 unter dem Clip 104 optimiert werden kann, um ein niedriges Produkt RDS(on) und eine hohe Leistungseffizienz sicherzustellen. Dies wird dabei helfen, ein Zuverlässigkeitsproblem eines abgelösten Draht-auf-Pad während oder nach einer Anbringung des Clips 104 aufgrund einer Kontaminierung eines Bondpads 112 durch das Lot 106 zu verhindern.
  • Um den Barrierebereich zwischen dem Lötbereich 230 und dem (den) weiteren elektrischen Kontakt(en) 112 zu bilden, kann die Barrierebasisstruktur 228 zum Beispiel als eine kontinuierliche Wand oder eine unterbrochene Wand zwischen dem Lötbereich 230 und dem (den) weiteren elektrischen Kontakt(en) 112 geformt werden.
  • Bei verschiedenen Ausführungsformen kann die Barrierebasisstruktur 228 so gebildet sein, dass sie einen Lötbereich 230 umgibt. Dadurch kann eine Fähigkeit, das Lot 106 auf den Lötbereich 230 zu begrenzen (d. h. ein Reservoir für das Lot 106 zu bilden) und dadurch Lücken zwischen der Metallschichtstruktur 108 und einem Lötteil einer Metallkontaktstruktur 104 (die an die Metallschichtstruktur 108 gelötet oder dazu konfiguriert ist, an diese gelötet zu werden) zu vermeiden, verbessert werden.
  • Die umgebende Barrierebasisstruktur 228 kann in dem Sinne ringförmig sein, dass sie eine Struktur bildet, die in sich selbst geschlossen ist. Ihre Form kann zum Beispiel ein kreisförmiger, elliptischer, polygonaler (z. B. rechteckiger, z. B. quadratischer, z. B. mit abgeschrägten Ecken) Ring sein.
  • Die ringförmige Barrierebasisstruktur 228 kann als ein kontinuierlicher oder als ein unterbrochener Ring geformt sein.
  • Bei verschiedenen Ausführungsformen kann die Barrierebasisstruktur 228 eine beliebige andere Form aufweisen, die eine Eingrenzung des Lots 106 auf den Lötbereich 230 verbessert und/oder dabei hilft, eine Kontaminierung des Pufferbereich 232 und/oder des (der) weiteren Kontakts (Kontakte) 112 zu verhindern, zum Beispiel eine L-förmige Struktur, eine U-förmige Struktur, jeweils eine Wand auf zwei gegenüberliegenden Seiten des Lötbereichs 230 oder dergleichen.
  • Die reduzierte oder vermiedene Kontaminierung des Pufferbereichs 232 und/oder des (der) weiteren Kontakts (Kontakte) 112 kann eine Kontaktqualität zwischen Bonddrähten 116 (siehe 1) und dem (den) weiteren Kontakt(en) 112 verbessern und auch eine Haftung eines (nicht gezeigten) Kapselungsmaterials an dem Pufferbereich 232 verbessern und ein Dendritenwachstum außerhalb des Lötbereichs 230 vermeiden oder abschwächen.
  • Die unterbrochene Barrierebasisstruktur 228 (unterbrochene(r) Wand, Ring, L-förmige/U-förmige Struktur oder dergleichen) kann bei verschiedenen Ausführungsformen auf eine solche Weise gebildet sein, dass ein Abstand zwischen angrenzenden Barrierebasisstrukturabschnitten derart ist, dass sie durch die Metallschichtstruktur 108 gefüllt werden, wenn sie über der Barrierebasisstruktur 228 gebildet wird, mit anderen Worten mit einem Abstand von etwa dem Zweifachen einer Dicke der Metallschichtstruktur 108. oder mit einem Abstand. Falls die Barrierebasisstruktursegmente mit einem größeren Abstand angeordnet sind, kann der Abstand klein genug sein, sodass das Lot 106 trotzdem in dem Lötbereich 230 verbleibt.
  • Bei verschiedenen Ausführungsformen, wie zum Beispiel in 5A und 5B gezeigt, kann die Barrierebasisstruktur 228 als eine doppelte Barrierebasisstruktur 228, 228 2 gebildet sein. Mit anderen Worten kann die Metallschichtstruktur 108 einen weiteren Barrierebereich 220_2 zwischen dem Barrierebereich 220 und dem Pufferbereich 232 beinhalten. Ein Bereich der Metallschichtstruktur 108 zwischen dem Barrierebereich 220 und dem weiteren Barrierebereich 220_2 kann als ein Zwischenpufferbereich 232i betrachtet werden (siehe 2C).
  • Bei verschiedenen Ausführungsformen kann der weitere Barrierebereich 220_2 so gebildet sein, dass er den Barrierebereich 220 umgibt oder teilweise umgibt.
  • Ein Abstand zwischen dem Barrierebereich 220 und dem weiteren Barrierebereich 220_2 (und entsprechend zwischen der Barrierebasisstruktur 228 und der weiteren Barrierebasisstruktur 228_2) kann in dem Bereich von etwa 20 µm bis 100 µm, z. B. etwa 30 µm, liegen.
  • Bei verschiedenen Ausführungsformen können mehr als zwei Barrierebereiche, z. B. drei oder mehr Barrierebereiche, bereitgestellt sein. Siehe zum Beispiel 5B, wo wandförmige Barrierebasisstrukturen 228 3 auf zwei Seiten außerhalb der rechteckigen doppelten Barrierebasisstruktur 228, 228_2 gebildet sind.
  • Die vergrößerte Ansicht in 3 zeigt eine Querschnittsansicht des Barrierebereichs 220 (Kupfer) mit der Barrierebasisstruktur 228 (Imid) darunter. Unterhalb der Barrierebasisstruktur 228 und der Metallschichtstruktur 108 ist eine Verdrahtungsschicht 236 (AlCu) auf dem aktiven Bereich 226 angeordnet. In einem Übergangsgebiet, das von dem Lötbereich 230 zu dem Barrierebereich 220 ansteigt, kann die Metallschichtstruktur 108 mit einem Winkel zwischen näherungsweise vertikal und näherungsweise 60° von vertikal und symmetrisch in dem Übergangsgebiet, das von dem Pufferbereich 232 zu dem Barrierebereich 220 ansteigt, angeordnet sein. Dies bedeutet, dass die Barrierebasisstruktur 228 mit einem Umriss gebildet sein kann, der zu der beschriebenen Anordnung der Metallschichtstruktur 108 führt. Allgemein kann die Barrierebasisstruktur 228 mit Seitenwänden gebildet werden, die so steil wie möglich sind, während immer noch eine ununterbrochene Bedeckung der Basisbarrierestruktur 228 mit der Metallschichtstruktur 108 sichergestellt wird. Die weitere Basisbarrierestruktur 228_2 kann mit einer ähnlichen Form gebildet werden.
  • Wie oben beschrieben, kann die Halbleitervorrichtung 200 die Metallkontaktstruktur 104, z. B. einen Metallclip, mit einem Lötteil beinhalten, der an den Lötbereich 230 der Metallschichtstruktur 108 angelötet ist. Der Metallclip 104 kann eine Breite in einem Bereich von etwa 1 mm bis etwa 2 mm und eine Höhe in einem Bereich von etwa 3 mm bis etwa 5 mm aufweisen.
  • Bei verschiedenen Ausführungsformen können laterale Abmessungen des Lötbereichs 230 so konfiguriert sein, dass sie im Wesentlichen mit lateralen Abmessungen des Lötteils übereinstimmen. Zum Beispiel können eine Breite und eine Länge eines Bereichs, der von der inneren Barrierebasisstruktur 228 umgeben ist, die bezüglich Abmessungen im Wesentlichen (mit Ausnahme der Metallschichtstruktur 108, die über der Barrierebasisstruktur 228 anzuordnen ist) dem Lötbereich 230 entspricht, nur geringfügig größer (z. B. um etwa 5 % bis etwa 10 % in jeder Abmessung) als der Lötteil der Metallkontaktstruktur 104 sein. Mit anderen Worten kann der Barrierebereich 220 lateral außerhalb der Metallkontaktstruktur 104, z. B. des Clips, gebildet sein.
  • Bei verschiedenen Ausführungsformen kann der Barrierebereich 220 auf eine solche Weise angeordnet sein, dass er den gleichen oder näherungsweise den gleichen Abstand zu gegenüberliegenden Seiten der Metallschichtstruktur 108 aufweist.
  • Bei verschiedenen Ausführungsformen kann die Halbleitervorrichtung 200 mehrere aktive Gebiete 226 (mit anderen Worten mehrere Halbleiterkomponenten) und mehrere Metallkontaktstrukturen (z. B. Clips) beinhalten, wobei jede der Halbleiterkomponenten mit ihrer eigenen Barrierestruktur 220 versehen sein kann.
  • 6 zeigt ein Flussdiagramm 600 eines Verfahrens zum Bilden einer Halbleitervorrichtung gemäß verschiedenen Ausführungsformen.
  • Das Verfahren kann Folgendes beinhalten: Bilden (in 610) eines aktiven Bereichs in einem Halbleitersubstrat und Bilden (in 620) einer Metallschichtstruktur über dem aktiven Bereich, wobei die Metallschichtstruktur dazu konfiguriert ist, einen elektrischen Kontakt zu bilden, wobei die Metallschichtstruktur Folgendes beinhaltet: einen Lötbereich, einen Pufferbereich, und einen Barrierebereich zwischen dem Lötbereich und dem Pufferbereich, wobei die Metallschichtstruktur in dem Barrierebereich weiter von dem aktiven Bereich entfernt ist als in dem Lötbereich und in dem Pufferbereich, wobei sich sowohl der Lötbereich als auch der Pufferbereich in direktem Kontakt mit dem aktiven Bereich oder mit einer Verdrahtungsschichtstruktur, die zwischen dem aktiven Bereich und der Metallschichtstruktur angeordnet ist, befindet.
  • Verschiedene Beispiele werden nachfolgend beschrieben:
  • Beispiel 1 ist eine Halbleitervorrichtung. Die Halbleitervorrichtung kann Folgendes beinhalten: ein Halbleitersubstrat, das einen aktiven Bereich beinhaltet, eine Metallschichtstruktur über dem aktiven Bereich, wobei die Metallschichtstruktur dazu konfiguriert ist, einen elektrischen Kontakt zu bilden, wobei die Metallschichtstruktur Folgendes beinhaltet: einen Lötbereich, einen Pufferbereich, und einen Barrierebereich zwischen dem Lötbereich und dem Pufferbereich, wobei die Metallschichtstruktur in dem Barrierebereich weiter von dem aktiven Bereich entfernt ist als in dem Lötbereich und in dem Pufferbereich, und wobei sich sowohl der Lötbereich als auch der Pufferbereich in direktem Kontakt mit dem aktiven Bereich oder mit einer Verdrahtungsschichtstruktur, die zwischen dem aktiven Bereich und der Metallschichtstruktur angeordnet ist, befindet.
  • In Beispiel 2 kann der Gegenstand aus Beispiel 1 optional beinhalten, dass die Metallschichtstruktur in dem Barrierebereich über einer Barrierebasisstruktur angeordnet ist.
  • In Beispiel 3 kann der Gegenstand aus Beispiel 1 oder 2 optional beinhalten, dass die Barrierebasisstruktur eine einzige Barrierebasisschicht oder ein Barrierebasisschichtstapel, der mehrere Barrierebasisschichten enthält, ist.
  • In Beispiel 4 kann der Gegenstand aus Beispiel 2 oder 3 optional beinhalten, dass die Barrierebasisstruktur ein dielektrisches Material beinhaltet oder daraus besteht.
  • In Beispiel 5 kann der Gegenstand aus Beispiel 4 optional beinhalten, dass das dielektrische Material der Barrierebasisstruktur wenigstens ein Material einer Gruppe dielektrischer Materialien beinhaltet oder daraus besteht, wobei die Gruppe aus Folgendem besteht: einem Imid, einem Oxid und einem Nitrid.
  • In Beispiel 6 kann der Gegenstand aus einem der Beispiele 3 bis 5 ferner optional Folgendes beinhalten: eine Passivierungsschicht über dem Halbleitersubstrat außerhalb des aktiven Bereichs.
  • In Beispiel 7 kann der Gegenstand aus Beispiel 6 optional beinhalten, dass ein Material der Passivierungsschicht das gleiche wie das dielektrische Material der Barrierebasisstruktur ist.
  • In Beispiel 8 kann der Gegenstand aus Beispiel 6 oder Beispiel 7 optional beinhalten, dass die Passivierungsschicht und die Barrierebasisstruktur gleichzeitig gebildet werden.
  • In Beispiel 9 kann der Gegenstand aus Beispiel 2 optional beinhalten, dass die Barrierebasisstruktur ein Metall beinhaltet oder daraus besteht.
  • In Beispiel 10 kann der Gegenstand aus Beispiel 9 optional beinhalten, dass das Metall der Barrierebasisstruktur das gleiche wie das Metall der Metallschichtstruktur ist.
  • In Beispiel 11 kann der Gegenstand aus einem der Beispiele 1 bis 10 ferner optional Folgendes beinhalten: einen weiteren elektrischen Kontakt, wobei der Barrierebereich zwischen dem Lötbereich und dem weiteren elektrischen Kontakt angeordnet ist.
  • In Beispiel 12 kann der Gegenstand aus einem der Beispiele 2 bis 11 optional beinhalten, dass die Barrierebasisstruktur so gebildet ist, dass sie den Lötbereich umgibt.
  • In Beispiel 13 kann der Gegenstand aus einem der Beispiele 2 bis 12 optional beinhalten, dass die Barrierebasisstruktur als ein kreisförmiger, elliptischer oder polygonaler Ring gebildet ist.
  • In Beispiel 14 kann der Gegenstand aus einem der Beispiele 2 bis 13 optional beinhalten, dass die Barrierebasisstruktur als ein unterbrochener Ring geformt ist.
  • In Beispiel 15 kann der Gegenstand aus einem der Beispiele 2 bis 14 optional beinhalten, dass die Barrierebasisstruktur als ein kontinuierlichen Ring geformt ist.
  • In Beispiel 16 kann der Gegenstand aus einem der Beispiele 1 bis 15 ferner optional Folgendes beinhalten: einen weiteren Barrierebereich zwischen dem Barrierebereich und dem Pufferbereich.
  • In Beispiel 17 kann der Gegenstand aus Beispiel 16 optional beinhalten, dass der weitere Barrierebereich so gebildet ist, dass er den Barrierebereich umgibt oder teilweise umgibt.
  • In Beispiel 18 kann der Gegenstand aus einem der Beispiele 1 bis 17 optional beinhalten, dass die Metallschichtstruktur eine einzige Metallschicht oder ein Metallschichtstapel, die mehrere Metallschichten enthält, ist.
  • In Beispiel 19 kann der Gegenstand aus einem der Beispiele 1 bis 18 optional beinhalten, dass das Metall der Metallschichtstruktur wenigstens ein Metall oder wenigstens eine Metalllegierung aus einer Gruppe von Metallen und Metalllegierungen beinhaltet, die aus Folgendem besteht: Kupfer, einer Kupferlegierung, einer Kupfer-Chrom-Legierung, Gold, Aluminium, Nickel, einer Nickellegierung, Titan, einer Titanlegierung, Wolfram, einer Wolframlegierung und einer Titan-Wolfram-Legierung.
  • In Beispiel 20 kann der Gegenstand aus einem der Beispiele 1 bis 19 optional beinhalten, dass die Verdrahtungsschichtstruktur eine einzige Metallschicht oder ein Metallschichtstapel, der mehrere Metallschichten enthält, ist.
  • In Beispiel 21 kann der Gegenstand aus einem der Beispiele 1 bis 20 optional beinhalten, dass die Verdrahtungsschichtstruktur wenigstens ein Metall oder wenigstens eine Metalllegierung aus einer Gruppe von Metallen und Metalllegierungen beinhaltet, die aus Folgendem besteht: Kupfer, Gold, Aluminium, Nickel, einer Nickellegierung, Palladium, einer Palladiumlegierung und einer Nickel-Palladium-Legierung.
  • In Beispiel 22 kann der Gegenstand aus einem der Beispiele 1 bis 21 optional beinhalten, dass in einem Übergangsgebiet, das von dem Lötbereich zu dem Barrierebereich ansteigt, die Metallschichtstruktur mit einem Winkel zwischen näherungsweise vertikal und näherungsweise 60° von vertikal angeordnet ist.
  • In Beispiel 23 kann der Gegenstand aus einem der Beispiele 1 bis 22 ferner optional Folgendes beinhalten: eine Metallkontaktstruktur, die einen Lötteil aufweist, der an den Lötbereich angelötet ist, wobei laterale Abmessungen des Lötbereichs so konfiguriert sind, dass sie im Wesentlichen mit lateralen Abmessungen des Lötteils übereinstimmen.
  • In Beispiel 24 kann der Gegenstand aus Beispiel 23 optional beinhalten, dass die Metallkontaktstruktur ein Metallclip ist.
  • In Beispiel 25 kann der Gegenstand aus Beispiel 24 optional beinhalten, dass der Metallclip die gesamte Oberfläche des Lötbereichs überlappt.
  • In Beispiel 26 kann der Gegenstand aus einem der Beispiele 1 bis 25 optional beinhalten, dass die Halbleitervorrichtung eine diskrete elektronische Komponente bildet.
  • In Beispiel 27 kann der Gegenstand aus einem der Beispiele 1 bis 26 optional beinhalten, dass die Halbleitervorrichtung eine aus einer Gruppe elektronischer Komponenten bildet, wobei die Gruppe aus Folgendem besteht: einer Diode, einem Thyristor, einem MOSFET, einem CoolMOS und einem IGBT.
  • In Beispiel 28 kann der Gegenstand aus einem der Beispiele 1 bis 27 optional beinhalten, dass die Halbleitervorrichtung eine Leistungselektronikkomponente bildet.
  • In Beispiel 29 kann der Gegenstand aus einem der Beispiele 1 bis 28 optional beinhalten, dass die Halbleitervorrichtung so konfiguriert ist, dass sie einen Stromfluss in einer vertikalen Richtung durch die Halbleitervorrichtung hindurch aufweist.
  • In Beispiel 30 kann der Gegenstand aus einem der Beispiele 2 bis 29 optional beinhalten, dass eine Höhe der Barrierebasisstruktur in einem Bereich von 3 µm bis 100 µm liegt.
  • Beispiel 31 ist ein Verfahren zum Bilden einer Halbleitervorrichtung. Das Verfahren kann Folgendes beinhalten: Bilden eines aktiven Bereichs in einem Halbleitersubstrat, Bilden einer Metallschichtstruktur über dem aktiven Bereich, wobei die Metallschichtstruktur dazu konfiguriert ist, einen elektrischen Kontakt zu bilden, wobei die Metallschichtstruktur Folgendes beinhaltet: einen Lötbereich, einen Pufferbereich, und einen Barrierebereich zwischen dem Lötbereich und dem Pufferbereich, wobei die Metallschichtstruktur in dem Barrierebereich weiter von dem aktiven Bereich entfernt ist als in dem Lötbereich und in dem Pufferbereich, wobei sich sowohl der Lötbereich als auch der Pufferbereich in direktem Kontakt mit dem aktiven Bereich oder mit einer Verdrahtungsschichtstruktur, die zwischen dem aktiven Bereich und der Metallschichtstruktur angeordnet ist, befindet.
  • In Beispiel 32 kann der Gegenstand aus Beispiel 31 ferner optional Folgendes beinhalten: vor dem Bilden der Metallschichtstruktur Bilden einer Barrierebasisstruktur über dem aktiven Bereich, wobei das Bilden der Metallschichtstruktur Anordnen der Metallschichtstruktur in dem Barrierebereich über der Barrierebasisstruktur beinhaltet.
  • In Beispiel 33 kann der Gegenstand aus Beispiel 32 optional beinhalten, dass die Barrierebasisstruktur ein dielektrisches Material beinhaltet oder daraus besteht.
  • In Beispiel 34 kann der Gegenstand aus Beispiel 33 optional beinhalten, dass das dielektrische Material der Barrierebasisstruktur wenigstens ein Material einer Gruppe dielektrischer Materialien beinhaltet oder daraus besteht, wobei die Gruppe aus Folgendem besteht: einem Imid, einem Oxid und einem Nitrid.
  • In Beispiel 35 kann der Gegenstand aus Beispiel 33 oder Beispiel 34 ferner optional Folgendes beinhalten: gleichzeitig mit dem Bilden einer Barrierebasisstruktur Bilden einer Passivierungsschicht über dem Halbleitersubstrat außerhalb des aktiven Bereichs.
  • In Beispiel 36 kann der Gegenstand aus Beispiel 35 optional beinhalten, dass ein Material der Passivierungsschicht das gleiche wie das dielektrische Material der Barrierebasisstruktur ist.
  • In Beispiel 37 kann der Gegenstand aus Beispiel 32 optional beinhalten, dass die Barrierebasisstruktur ein Metall beinhaltet oder daraus besteht.
  • In Beispiel 38 kann der Gegenstand aus Beispiel 37 optional beinhalten, dass das Metall der Barrierebasisstruktur das gleiche wie das Metall der Metallschichtstruktur ist.
  • In Beispiel 39 kann der Gegenstand aus einem der Beispiele 31 bis 38 ferner optional Folgendes beinhalten: Anlöten eines Lötteils einer Metallkontaktstruktur an den Lötbereich.
  • In Beispiel 40 kann der Gegenstand aus Beispiel 39 optional beinhalten, dass laterale Abmessungen des Lötbereichs so konfiguriert sind, dass sie im Wesentlichen mit lateralen Abmessungen des Lötteils übereinstimmen.
  • In Beispiel 41 kann der Gegenstand aus einem der Beispiele 31 bis 40 optional beinhalten, dass die Barrierebasisstruktur eine einzige Barrierebasisschicht oder ein Barrierebasisschichtstapel, der mehrere Barrierebasisschichten enthält, ist.
  • In Beispiel 42 kann der Gegenstand aus einem der Beispiele 31 bis 41 ferner optional Folgendes beinhalten: einen weiteren elektrischen Kontakt, wobei der Barrierebereich zwischen dem Lötbereich und dem weiteren elektrischen Kontakt angeordnet ist.
  • In Beispiel 43 kann der Gegenstand aus einem der Beispiele 32 bis 42 optional beinhalten, dass die Barrierebasisstruktur so gebildet ist, dass sie den Lötbereich umgibt.
  • In Beispiel 44 kann der Gegenstand aus einem der Beispiele 31 bis 43 optional beinhalten, dass die Barrierebasisstruktur als ein kreisförmiger, elliptischer oder polygonaler Ring gebildet ist.
  • In Beispiel 45 kann der Gegenstand aus einem der Beispiele 32 bis 44 optional beinhalten, dass die Barrierebasisstruktur als ein unterbrochener Ring geformt ist.
  • In Beispiel 46 kann der Gegenstand aus einem der Beispiele 32 bis 45 optional beinhalten, dass die Barrierebasisstruktur als ein kontinuierlichen Ring geformt ist.
  • In Beispiel 47 kann der Gegenstand aus einem der Beispiele 31 bis 46 ferner optional Folgendes beinhalten: einen weiteren Barrierebereich zwischen dem Barrierebereich und dem Pufferbereich,
  • In Beispiel 48 kann der Gegenstand aus Beispiel 47 optional beinhalten, dass der weitere denBarrierebereich so gebildet ist, dass er den Barrierebereich umgibt oder teilweise umgibt.
  • In Beispiel 49 kann der Gegenstand aus einem der Beispiele 31 bis 48 optional beinhalten, dass die Metallschichtstruktur eine einzige Metallschicht oder ein Metallschichtstapel, der mehrere Metallschichten enthält, ist.
  • In Beispiel 50 kann der Gegenstand aus einem der Beispiele 31 bis 49 optional beinhalten, dass das Metall der Metallschichtstruktur wenigstens ein Metall oder wenigstens eine Metalllegierung aus einer Gruppe von Metallen und Metalllegierungen beinhaltet, die aus Folgendem besteht: Kupfer, einer Kupferlegierung, einer Kupfer-Chrom-Legierung, Gold, Aluminium, Nickel, einer Nickellegierung, Titan, einer Titanlegierung, Wolfram, einer Wolframlegierung und einer Titan-Wolfram-Legierung.
  • In Beispiel 51 kann der Gegenstand aus einem der Beispiele 31 bis 50 optional beinhalten, dass die Verdrahtungsschichtstruktur eine einzige Metallschicht oder ein Metallschichtstapel, der mehrere Metallschichten enthält, ist.
  • In Beispiel 52 kann der Gegenstand aus einem der Beispiele 31 bis 51 optional beinhalten, dass die Verdrahtungsschichtstruktur wenigstens ein Metall oder wenigstens eine Metalllegierung aus einer Gruppe von Metallen und Metalllegierungen beinhaltet, die aus Folgendem besteht: Kupfer, Gold, Aluminium, Nickel, einer Nickellegierung, Palladium, einer Palladiumlegierung und einer Nickel-Palladium-Legierung.
  • In Beispiel 53 kann der Gegenstand aus einem der Beispiele 31 bis 52 optional beinhalten, dass in einem Übergangsgebiet, das von dem Lötbereich zu dem Barrierebereich ansteigt, die Metallschichtstruktur mit einem Winkel zwischen näherungsweise vertikal und näherungsweise 60° von vertikal angeordnet ist.
  • In Beispiel 54 kann der Gegenstand aus einem der Beispiele 39 bis 53 optional beinhalten, dass die Metallkontaktstruktur ein Metallclip ist.
  • In Beispiel 55 kann der Gegenstand aus einem der Beispiele 31 bis 54 optional beinhalten, dass die Halbleitervorrichtung eine diskrete elektronische Komponente bildet.
  • In Beispiel 56 kann der Gegenstand aus einem der Beispiele 31 bis 55 optional beinhalten, dass die Halbleitervorrichtung eine aus einer Gruppe elektronischer Komponenten bildet, wobei die Gruppe aus Folgendem besteht: einer Diode, einem Thyristor, einem MOSFET, einem CoolMOS und einem IGBT.
  • In Beispiel 57 kann der Gegenstand aus einem der Beispiele 31 bis 56 optional beinhalten, dass die Halbleitervorrichtung eine Leistungselektronikkomponente bildet.
  • In Beispiel 58 kann der Gegenstand aus einem der Beispiele 31 bis 57 optional beinhalten, dass die Halbleitervorrichtung so konfiguriert ist, dass sie einen Stromfluss in einer vertikalen Richtung durch die Halbleitervorrichtung hindurch aufweist.
  • In Beispiel 59 kann der Gegenstand aus einem der Beispiele 32 bis 58 optional beinhalten, dass eine Höhe der Barrierebasisstruktur in einem Bereich von 3 µm bis 100 µm liegt.
  • Obwohl die Erfindung insbesondere unter Bezugnahme auf spezielle Ausführungsformen dargestellt und beschrieben worden ist, sollte ein Fachmann verstehen, dass verschiedene Änderungen an Form und Einzelheiten daran vorgenommen werden können, ohne vom Wesen und Schutzumfang der Erfindung, wie durch die anliegenden Ansprüche definiert, abzuweichen. Der Schutzumfang der Erfindung wird daher durch die anliegenden Ansprüche angegeben, und alle Änderungen, die in die Bedeutung und den Äquivalenzbereich der Ansprüche fallen, sind daher einzuschließen.

Claims (35)

  1. Halbleitervorrichtung, die Folgendes umfasst: ein Halbleitersubstrat, das einen aktiven Bereich umfasst; eine Metallschichtstruktur über dem aktiven Bereich, wobei die Metallschichtstruktur dazu konfiguriert ist, einen elektrischen Kontakt zu bilden, wobei die Metallschichtstruktur Folgendes umfasst: einen Lötbereich, einen Pufferbereich, und einen Barrierebereich zwischen dem Lötbereich und dem Pufferbereich, wobei die Metallschichtstruktur in dem Barrierebereich weiter von dem aktiven Bereich entfernt ist als in dem Lötbereich und in dem Pufferbereich; wobei sich sowohl der Lötbereich als auch der Pufferbereich in direktem Kontakt mit dem aktiven Bereich oder mit einer Verdrahtungsschichtstruktur, die zwischen dem aktiven Bereich und der Metallschichtstruktur angeordnet ist, befindet.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Metallschichtstruktur in dem Barrierebereich über einer Barrierebasisstruktur angeordnet ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder Anspruch 2, wobei die Barrierebasisstruktur eine einzige Barrierebasisschicht oder ein Barrierebasisschichtstapel, der mehrere Barrierebasisschichten umfasst, ist.
  4. Halbleitervorrichtung nach Anspruch 2 oder 3, wobei die Barrierebasisstruktur ein dielektrisches Material umfasst oder daraus besteht.
  5. Halbleitervorrichtung nach Anspruch 4, wobei das dielektrische Material der Barrierebasisstruktur wenigstens ein Material einer Gruppe dielektrischer Materialien umfasst oder daraus besteht, wobei die Gruppe aus Folgendem besteht: einem Imid; einem Oxid; und einem Nitrid.
  6. Halbleitervorrichtung nach einem der Ansprüche 3 bis 5, die ferner Folgendes umfasst: eine Passivierungsschicht über dem Halbleitersubstrat außerhalb des aktiven Bereichs, wobei ein Material der Passivierungsschicht das gleiche wie das dielektrische Material der Barrierebasisstruktur ist.
  7. Halbleitervorrichtung nach Anspruch 2, wobei die Barrierebasisstruktur ein Metall umfasst oder daraus besteht.
  8. Halbleitervorrichtung nach Anspruch 7, wobei das Metall der Barrierebasisstruktur das gleiche wie das Metall der Metallschichtstruktur ist.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, die ferner Folgendes umfasst: einen weiteren elektrischen Kontakt, wobei der Barrierebereich zwischen dem Lötbereich und dem weiteren elektrischen Kontakt angeordnet ist.
  10. Halbleitervorrichtung nach einem der Ansprüche 2 bis 9, wobei die Barrierebasisstruktur so gebildet ist, dass sie den Lötbereich umgibt.
  11. Halbleitervorrichtung nach einem der Ansprüche 2 bis 10, wobei die Barrierebasisstruktur als ein kreisförmiger, elliptischer oder polygonaler Ring gebildet ist.
  12. Halbleitervorrichtung nach einem der Ansprüche 2 bis 11, wobei die Barrierebasisstruktur als ein unterbrochener Ring geformt ist.
  13. Halbleitervorrichtung nach einem der Ansprüche 2 bis 12, wobei die Barrierebasisstruktur als ein kontinuierlichen Ring geformt ist.
  14. Halbleitervorrichtung nach einem der Ansprüche 1 bis 13, die ferner Folgendes umfasst: einen weiteren Barrierebereich zwischen dem Barrierebereich und dem Pufferbereich.
  15. Halbleitervorrichtung nach Anspruch 14, wobei der weitere Barrierebereich so gebildet ist, dass er den Barrierebereich umgibt.
  16. Halbleitervorrichtung nach einem der Ansprüche 1 bis 15, wobei die Metallschichtstruktur eine einzige Metallschicht oder ein Metallschichtstapel, der mehrere Metallschichten umfasst, ist.
  17. Halbleitervorrichtung nach einem der Ansprüche 1 bis 16, wobei das Metall der Metallschichtstruktur wenigstens ein Metall oder wenigstens eine Metalllegierung aus einer Gruppe von Metallen und Metalllegierungen umfasst, die aus Folgendem besteht: Kupfer; einer Kupferlegierung; einer Kupfer-Chrom-Legierung; Gold; Aluminium; Nickel; einer Nickellegierung; Titan; einer Titanlegierung; Wolfram; einer Wolframlegierung; und einer Titan-Wolfram-Legierung;
  18. Halbleitervorrichtung nach einem der Ansprüche 1 bis 17, wobei die Verdrahtungsschichtstruktur eine einzige Metallschicht oder ein Metallschichtstapel, der mehrere Metallschichten umfasst, ist.
  19. Halbleitervorrichtung nach einem der Ansprüche 1 bis 18, wobei die Verdrahtungsschichtstruktur wenigstens ein Metall oder wenigstens eine Metalllegierung aus einer Gruppe von Metallen und Metalllegierungen umfasst, die aus Folgendem besteht: Kupfer; Aluminium, Wolfram, Titan, Nickel; einer Nickellegierung; Palladium; einer Palladiumlegierung; einer Nickel-Palladium-Legierung.
  20. Halbleitervorrichtung nach einem der Ansprüche 1 bis 19, wobei in einem Übergangsgebiet, das von dem Lötbereich zu dem Barrierebereich ansteigt, die Metallschichtstruktur mit einem Winkel zwischen näherungsweise vertikal und näherungsweise 60° von vertikal angeordnet ist.
  21. Halbleitervorrichtung nach einem der Ansprüche 1 bis 20, die ferner Folgendes umfasst: eine Metallkontaktstruktur, die einen Lötteil aufweist, der an den Lötbereich angelötet ist, wobei laterale Abmessungen des Lötbereichs so konfiguriert sind, dass sie im Wesentlichen mit lateralen Abmessungen des Lötteils übereinstimmen.
  22. Halbleitervorrichtung nach Anspruch 21, wobei die Metallkontaktstruktur ein Metallclip ist.
  23. Halbleitervorrichtung nach Anspruch 22, wobei der Metallclip die gesamte Oberfläche des Lötbereichs überlappt.
  24. Halbleitervorrichtung nach einem der Ansprüche 1 bis 23, wobei die Halbleitervorrichtung eine diskrete elektronische Komponente bildet.
  25. Halbleitervorrichtung nach einem der Ansprüche 1 bis 24, wobei die Halbleitervorrichtung eine aus einer Gruppe elektronischer Komponenten bildet, wobei die Gruppe aus Folgendem besteht: einer Diode, einem Thyristor, einem MOSFET, einem CoolMOS, und einem IGBT.
  26. Halbleitervorrichtung nach einem der Ansprüche 1 bis 25, wobei die Halbleitervorrichtung eine Leistungselektronikkomponente bildet.
  27. Halbleitervorrichtung nach einem der Ansprüche 1 bis 26, wobei die Halbleitervorrichtung so konfiguriert ist, dass sie einen Stromfluss in einer vertikalen Richtung durch die Halbleitervorrichtung hindurch aufweist.
  28. Halbleitervorrichtung nach einem der Ansprüche 2 bis 27, wobei eine Höhe der Barrierebasisstruktur in einem Bereich von 3 µm bis 100 µm liegt.
  29. Verfahren zum Bilden einer Halbleitervorrichtung, wobei das Verfahren Folgendes umfasst: Bilden eines aktiven Bereichs in einem Halbleitersubstrat; Bilden einer Metallschichtstruktur über dem aktiven Bereich, wobei die Metallschichtstruktur dazu konfiguriert ist, einen elektrischen Kontakt zu bilden, wobei die Metallschichtstruktur Folgendes umfasst: einen Lötbereich, einen Pufferbereich, und einen Barrierebereich zwischen dem Lötbereich und dem Pufferbereich, wobei die Metallschichtstruktur in dem Barrierebereich weiter von dem aktiven Bereich entfernt ist als in dem Lötbereich und in dem Pufferbereich; wobei sich sowohl der Lötbereich als auch der Pufferbereich in direktem Kontakt mit dem aktiven Bereich oder mit einer Verdrahtungsschichtstruktur, die zwischen dem aktiven Bereich und der Metallschichtstruktur angeordnet ist, befindet.
  30. Verfahren nach Anspruch 29, das ferner Folgendes umfasst: vor dem Bilden der Metallschichtstruktur Bilden einer Barrierebasisstruktur über dem aktiven Bereich; wobei das Bilden der Metallschichtstruktur Anordnen der Metallschichtstruktur in dem Barrierebereich über der Barrierebasisstruktur umfasst.
  31. Verfahren nach Anspruch 30, wobei die Barrierebasisstruktur ein dielektrisches Material umfasst oder daraus besteht.
  32. Verfahren nach Anspruch 31, das ferner Folgendes umfasst: gleichzeitig mit dem Bilden einer Barrierebasisstruktur Bilden einer Passivierungsschicht über dem Halbleitersubstrat außerhalb des aktiven Bereichs.
  33. Verfahren nach Anspruch 30, wobei die Barrierebasisstruktur ein Metall umfasst.
  34. Verfahren nach Anspruch 33, wobei das Metall der Barrierebasisstruktur das gleiche wie das Metall der Metallschichtstruktur ist.
  35. Verfahren nach einem der Ansprüche 29 bis 34, das ferner Folgendes umfasst: Anlöten eines Lötteils einer Metallkontaktstruktur an den Lötbereich, wobei laterale Abmessungen des Lötbereichs so konfiguriert sind, dass sie im Wesentlichen mit lateralen Abmessungen des Lötteils übereinstimmen.
DE102018124497.5A 2018-10-04 2018-10-04 Halbleitervorrichtung und Verfahren zum Bilden einer Halbleitervorrichtung Active DE102018124497B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102018124497.5A DE102018124497B4 (de) 2018-10-04 2018-10-04 Halbleitervorrichtung und Verfahren zum Bilden einer Halbleitervorrichtung
US16/592,156 US11217529B2 (en) 2018-10-04 2019-10-03 Semiconductor device and method of forming a semiconductor device
CN201910948702.5A CN111009499B (zh) 2018-10-04 2019-10-08 半导体器件和形成半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018124497.5A DE102018124497B4 (de) 2018-10-04 2018-10-04 Halbleitervorrichtung und Verfahren zum Bilden einer Halbleitervorrichtung

Publications (2)

Publication Number Publication Date
DE102018124497A1 true DE102018124497A1 (de) 2020-04-09
DE102018124497B4 DE102018124497B4 (de) 2022-06-30

Family

ID=69886275

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018124497.5A Active DE102018124497B4 (de) 2018-10-04 2018-10-04 Halbleitervorrichtung und Verfahren zum Bilden einer Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US11217529B2 (de)
CN (1) CN111009499B (de)
DE (1) DE102018124497B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020122323A1 (de) 2020-08-26 2022-03-03 Infineon Technologies Ag Chip mit chip-pad und zugehörigem lotflussmittel-ausgasungsgraben

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410214B (zh) * 2021-05-27 2022-04-19 深圳市时代速信科技有限公司 一种半导体器件结构及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10236455A1 (de) * 2001-08-09 2003-06-05 Denso Corp Halbleiterbauelement
DE102005043914A1 (de) * 2005-09-14 2007-03-15 Infineon Technologies Ag Halbleiterbauelement für Bondverbindung
US20090302327A1 (en) * 2008-06-10 2009-12-10 Rexer Christopher L Rugged semiconductor device architecture
US20150214170A1 (en) * 2014-01-28 2015-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with bump stop structure

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3750680B2 (ja) * 2003-10-10 2006-03-01 株式会社デンソー パッケージ型半導体装置
US20050215048A1 (en) * 2004-03-23 2005-09-29 Lei Li Structure and method for contact pads having an overcoat-protected bondable metal plug over copper-metallized integrated circuits
TW200733270A (en) 2005-10-19 2007-09-01 Koninkl Philips Electronics Nv Redistribution layer for wafer-level chip scale package and method therefor
DE102005054872B4 (de) * 2005-11-15 2012-04-19 Infineon Technologies Ag Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
US20070287279A1 (en) 2006-06-08 2007-12-13 Daubenspeck Timothy H Methods of forming solder connections and structure thereof
US20090004774A1 (en) 2007-06-27 2009-01-01 Ming Hsun Lee Method of multi-chip packaging in a tsop package
TWI364820B (en) 2008-03-07 2012-05-21 Chipmos Technoligies Inc Chip structure
FR2931586B1 (fr) 2008-05-22 2010-08-13 St Microelectronics Grenoble Procede de fabrication et de test d'un circuit electronique integre
US8299615B2 (en) 2009-08-26 2012-10-30 International Business Machines Corporation Methods and structures for controlling wafer curvature
US9391005B2 (en) * 2009-10-27 2016-07-12 Alpha And Omega Semiconductor Incorporated Method for packaging a power device with bottom source electrode
US9842797B2 (en) * 2011-03-07 2017-12-12 Texas Instruments Incorporated Stacked die power converter
US20120228696A1 (en) * 2011-03-07 2012-09-13 Texas Instruments Incorporated Stacked die power converter
US8569886B2 (en) 2011-11-22 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of under bump metallization in packaging semiconductor devices
US10128219B2 (en) * 2012-04-25 2018-11-13 Texas Instruments Incorporated Multi-chip module including stacked power devices with metal clip
US9497861B2 (en) * 2012-12-06 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package with interposers
US9054040B2 (en) * 2013-02-27 2015-06-09 Infineon Technologies Austria Ag Multi-die package with separate inter-die interconnects
US9214415B2 (en) * 2013-04-11 2015-12-15 Texas Instruments Incorporated Integrating multi-output power converters having vertically stacked semiconductor chips
US8981539B2 (en) * 2013-06-10 2015-03-17 Alpha & Omega Semiconductor, Inc. Packaged power semiconductor with interconnection of dies and metal clips on lead frame
EP3018712B1 (de) * 2013-07-05 2021-09-01 Renesas Electronics Corporation Halbleiterbauelement
US9184248B2 (en) * 2014-02-04 2015-11-10 Maxpower Semiconductor Inc. Vertical power MOSFET having planar channel and its method of fabrication
US10236265B2 (en) 2014-07-28 2019-03-19 Infineon Technologies Ag Semiconductor chip and method for forming a chip pad
US9583482B2 (en) * 2015-02-11 2017-02-28 Monolith Semiconductor Inc. High voltage semiconductor devices and methods of making the devices
US9786620B2 (en) 2015-07-27 2017-10-10 Infineon Technolgies Ag Semiconductor device and a method for manufacturing a semiconductor device
US9640459B1 (en) 2016-01-04 2017-05-02 Infineon Technologies Ag Semiconductor device including a solder barrier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10236455A1 (de) * 2001-08-09 2003-06-05 Denso Corp Halbleiterbauelement
DE102005043914A1 (de) * 2005-09-14 2007-03-15 Infineon Technologies Ag Halbleiterbauelement für Bondverbindung
US20090302327A1 (en) * 2008-06-10 2009-12-10 Rexer Christopher L Rugged semiconductor device architecture
US20150214170A1 (en) * 2014-01-28 2015-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with bump stop structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020122323A1 (de) 2020-08-26 2022-03-03 Infineon Technologies Ag Chip mit chip-pad und zugehörigem lotflussmittel-ausgasungsgraben
US11830835B2 (en) 2020-08-26 2023-11-28 Infineon Technologies Ag Chip with chip pad and associated solder flux outgassing trench

Also Published As

Publication number Publication date
DE102018124497B4 (de) 2022-06-30
CN111009499B (zh) 2023-09-12
CN111009499A (zh) 2020-04-14
US20200111750A1 (en) 2020-04-09
US11217529B2 (en) 2022-01-04

Similar Documents

Publication Publication Date Title
DE102015106576B4 (de) Halbleitervorrichtung mit ausgesparten rändern und herstellungsverfahren
DE10392377T5 (de) Auf Waferniveau beschichtete stiftartige Kontakthöcker aus Kupfer
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE112004000360T5 (de) Zweimetallisches Stud-Bumping für Flipchip-Anwendungen
DE112005002899B4 (de) Halbleiterbauelement mit einem Chip, der zwischen einer becherförmigen Leiterplatte und einer Leiterplatte mit Mesas und Tälern angeordnet ist, und Verfahren zur dessen Herstellung
DE102013208818A1 (de) Zuverlässige Bereichsverbindungsstellen für Leistungshalbleiter
DE10392228T5 (de) Halbleiterplättchenpackung mit Halbleiterplättchen mit seitlichem elektrischen Anschluss
DE102013104721A1 (de) System und Verfahren für einen verbesserten Anschluss mit geringem Mittenabstand
DE102011016361A1 (de) Wafer-Level-Chip-Scale-Package-Vorrichtung mit Kontakthöcker-Einheiten, die so konfiguriert sind, dass sie durch mechanische Spannung bedingte Ausfälle vermindern
DE102015104450A1 (de) Packages mit Fähigkeit zum Verhindern von Rissen in Metallleitungen
DE102012008068A1 (de) Optionen für mehrere Ebenen eines Leistungs-MOSFET
DE112013006790B4 (de) Halbleitervorrichtungen und Verfahren zum Fertigen einer Halbleitervorrichtung
DE102013105084B4 (de) Bump-on-trace-verbindungsstruktur für flip-chip-gehäuse
DE102011053149A1 (de) Die-Struktur, Die-Anordnung und Verfahren zum Prozessieren eines Dies
DE102014114004B4 (de) Metallumverdrahtungsschicht für geformte Substrate
DE102015110437B4 (de) Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist und Verfahren zur Herstellung
DE102018124497B4 (de) Halbleitervorrichtung und Verfahren zum Bilden einer Halbleitervorrichtung
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE112004002466T5 (de) Verfahren und Vorrichtung zur verbesserten Energieführung
DE102021005969A1 (de) Leadframe-gehäuse mit einstellbarem clip
DE102014110655A1 (de) Segmentierte Bondkontaktierungsinseln und Verfahren zu ihrer Fertigung
DE102017207727A1 (de) Halbleiteranordnung
DE102016113868A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013108813B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112020002845T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative