DE102015104450A1 - Packages mit Fähigkeit zum Verhindern von Rissen in Metallleitungen - Google Patents

Packages mit Fähigkeit zum Verhindern von Rissen in Metallleitungen Download PDF

Info

Publication number
DE102015104450A1
DE102015104450A1 DE102015104450.1A DE102015104450A DE102015104450A1 DE 102015104450 A1 DE102015104450 A1 DE 102015104450A1 DE 102015104450 A DE102015104450 A DE 102015104450A DE 102015104450 A1 DE102015104450 A1 DE 102015104450A1
Authority
DE
Germany
Prior art keywords
package
metallic
pads
center
corner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015104450.1A
Other languages
English (en)
Other versions
DE102015104450B4 (de
Inventor
Chen-Hua Yu
Shin-puu Jeng
Der-Chyang Yeh
Hsien-Wei Chen
Jie Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102015104450A1 publication Critical patent/DE102015104450A1/de
Application granted granted Critical
Publication of DE102015104450B4 publication Critical patent/DE102015104450B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Packaging Frangible Articles (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Ein Package enthält eine Ecke, einen Bauelementchip, mehrere Umverteilungsleitungen unter dem Bauelementchip und mehrere metallische Kontaktinseln, die elektrisch mit den mehreren Umverteilungsleitungen gekoppelt sind. Die mehreren metallischen Kontaktinseln enthalten eine metallische Eck-Kontaktinsel, die der Ecke am nächsten liegt, wobei die metallische Eck-Kontaktinsel eine zur Mitte weisende Kontaktinsel mit einer Vogelschnabelrichtung ist, die im Wesentlichen zu einer Mitte des Package weist. Die mehreren metallischen Kontaktinseln enthalten des Weiteren eine metallische Kontaktinsel, die von der Ecke weiter entfernt liegt als die metallische Eck-Kontaktinsel, wobei die metallische Kontaktinsel eine nicht zur Mitte weisende Kontaktinsel mit einer Vogelschnabelrichtung, die von der Mitte des Package fort weist.

Description

  • HINTERGRUND
  • Bei der Verpackung von integrierten Schaltkreisen gibt es verschiedene Arten von Verpackungsverfahren und -strukturen. Zum Beispiel wird in einem herkömmlichen Package-on-Package(POP)-Prozess ein oberes Package auf ein unteres Package gebondet. In dem oberen Package und dem unteren Package können außerdem Bauelementchips verpackt sein. Mit Hilfe des PoP-Prozesses wird der Integrationsgrad der Packages vergrößert.
  • In einem existierenden PoP-Prozess wird zuerst das untere Package ausgebildet, das einen Bauelementchip enthält, der auf ein Packagesubstrat gebondet ist. Das Packagesubstrat wird mit einer Vergussmasse vergossen, wobei der Bauelementchip in der Vergussmasse vergossen wird. Auf dem Packagesubstrat sind des Weiteren Lötperlen ausgebildet, wobei sich die Lötperlen und der Bauelementchip auf derselben Seite des Packagesubstrats befinden. Die Lötperlen werden zum Verbinden des oberen Package mit dem unteren Package verwendet.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden am besten anhand der folgenden detaillierten Beschreibung verstanden, wenn sie in Verbindung mit den beiliegenden Figuren gelesen wird. Es wird darauf hingewiesen, dass gemäß der gängigen Praxis in der Industrie verschiedene Strukturelemente nicht maßstabsgetreu gezeichnet sind. Die Abmessungen veranschaulichter Strukturelemente können im Interesse der Übersichtlichkeit der Besprechung nach Bedarf vergrößert oder verkleinert werden.
  • 1 veranschaulicht eine Querschnittsansicht eines Package gemäß einigen Ausführungsformen;
  • 2 veranschaulicht eine Unteransicht einer Umverteilungsschicht(Redistribution Layer, RDL)-Kontaktinsel gemäß einigen Ausführungsformen, wobei die RDL-Kontaktinsel eine Hauptkontaktinselregion und eine Vogelschnabelregion, die mit der Hauptkontaktinselregion verbunden ist, enthält;
  • 3 und 4 veranschaulichen Unteransichten von Packages und RDL-Kontaktinseln gemäß einigen Ausführungsformen, wobei zur Mitte weisende Kontaktinseln und nach dem Zufallsprinzip ausgerichtete RDL-Kontaktinseln in Abhängigkeit von ihren Entfernungen zu Neutralspannungspunkten der Packages verteilt sind;
  • 5 veranschaulicht eine Unteransicht von einigen nach dem Zufallsprinzip ausgerichteten RDL-Kontaktinseln gemäß einigen Ausführungsformen;
  • 6 veranschaulicht eine Unteransicht eines Package und von RDL-Kontaktinseln gemäß einigen Ausführungsformen, wobei zur Mitte weisende Kontaktinseln in rechteckigen Eckregionen des Package ausgebildet sind;
  • 7 und 8 veranschaulichen die Unteransichten von Packages und RDL-Kontaktinseln gemäß einigen Ausführungsformen, wobei die Eck-RDL-Kontaktinseln neben den Ecken von Bauelementchips Vogelschnabelrichtungen haben, die zu den Mitten der jeweiligen Bauelementchips weisen; und
  • 9A bis 9J veranschaulichen Unteransichten von einigen beispielhaften Eck-RDL-Kontaktinseln mit Bezug auf die Ecken von Bauelementchips.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung bereit. Im Folgenden werden konkrete Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und dienen nicht der Einschränkung. Zum Beispiel kann die Ausbildung eines ersten Strukturelements über oder auf einem zweiten Strukturelement in der folgenden Beschreibung Ausführungsformen enthalten, bei denen die ersten und die zweiten Strukturelemente in direktem Kontakt ausgebildet sind, und können auch Ausführungsformen enthalten, bei denen zusätzliche Strukturelemente zwischen den ersten und zweiten Strukturelementen ausgebildet sein können, so dass die ersten und die zweiten Strukturelemente nicht unbedingt in direktem Kontakt stehen. Darüber hinaus kann die vorliegende Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und schafft nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen.
  • Des Weiteren können räumlich relative Begriffe, wie zum Beispiel „unterhalb”, „unter”, „unterer”, „oberhalb”, „oberer” und dergleichen, im vorliegenden Text verwendet werden, um die Beschreibung zu vereinfachen, um die Beziehung eines Elements oder Strukturelements zu einem oder mehreren anderen Elementen oder Strukturelementen zu beschreiben, wie in den Figuren veranschaulicht. Die räumlich relativen Begriffe sollen neben der in den Figuren gezeigten Ausrichtung noch weitere Ausrichtungen der Vorrichtung während des Gebrauchs oder Betriebes umfassen. Die Vorrichtung kann auch anders ausgerichtet (90 Grad gedreht oder anders ausgerichtet) sein, und die im vorliegenden Text verwendeten räumlich relativen Deskriptoren können gleichermaßen entsprechend interpretiert werden.
  • Ein Package und das Verfahren zum Ausbilden des Package werden gemäß verschiedenen beispielhaften Ausführungsformen bereitstellt. Die Variationen der Ausführungsformen werden besprochen. In all den verschiedenen Ansichten und veranschaulichenden Ausführungsformen werden gleiche Bezugszahlen zum Bezeichnen gleicher Elemente verwendet.
  • 1 veranschaulicht eine Querschnittsansicht des Package 20 gemäß einigen Ausführungsformen. Package 20 enthält Package 100 und Package 200 über dem Package 100 und an dieses gebondet. In einigen Ausführungsformen enthält Package 100 Bauelementchips 102, wobei die Vorderseiten der Bauelementchips 102 nach unten weisen und an Umverteilungsschichten (RDLs) 132/134/136 gebondet sind. In der gesamten Beschreibung bezieht sich der Begriff „RDL” auch auf die Umverteilungsleitungen in den Umverteilungsschichten. In alternativen Ausführungsformen enthält Package 100 einen einzelnen Bauelementchip oder mehr als zwei Bauelementchips. Der Bauelementchip 102 kann ein Halbleitersubstrat 108 und Integrierte-Schaltkreis-Bauelemente 104 (wie zum Beispiel aktive Bauelemente, die zum Beispiel Transistoren enthalten) an der Vorderseite (der nach unten weisenden Fläche) des Halbleitersubstrats 108 enthalten. Der Bauelementchip 102 kann einen Logikchip enthalten, wie zum Beispiel einen Zentrale-Verarbeitungseinheit(CPU)-Chip, einen Grafikverarbeitungseinheit(GPU)-Chip, einen Mobilanwendungs-Chip oder dergleichen.
  • Die Bauelementchips 102 sind in Vergussmaterial 120 vergossen, das jeden der Bauelementchips 102 umgibt. Das Vergussmaterial 120 kann eine Vergussmasse, eine Vergussunterfüllung, ein Harz oder dergleichen sein. Die Bodenfläche 120A des Vergussmaterials 120 kann bündig mit den unteren Enden der Bauelementchips 102 abschließen. Die Oberseite 120B des Vergussmaterials 120 kann bündig mit der Rückseite 108A des Halbleitersubstrats 108 abschließen oder höher als diese sein. In einigen Ausführungsformen wird die Rückseite 108A des Halbleitersubstrats 108 durch einen Chipbefestigungsfilm 110 überlappt, der ein dielektrischer Film ist, der den Bauelementchip 102 an der darüberliegenden dielektrischen Schicht 118 anhaftet. Der Bauelementchip 102 enthält des Weiteren metallische Pföstchen/Kontaktinseln 106 (die beispielsweise Kupferpföstchen enthalten können), die in Kontakt mit RDLs 132 stehen und an diese gebondet sind.
  • Das Package 100 kann unterseitige RDLs 132/134/136 enthalten, die unter den Bauelementchips 102 liegen, und kann oberseitige RDLs 116 enthalten, die über den Bauelementchips 102 liegen. Die unterseitigen RDLs 132/134/136 werden in dielektrischen Schichten 114 ausgebildet, und die oberseitigen RDLs 116 werden in dielektrischen Schichten 118 ausgebildet. Die RDLs 132/134/136 und 116 können aus Kupfer, Aluminium, Nickel, Titan, Legierungen davon oder Mehrschichten davon ausgebildet werden. In einigen Ausführungsformen werden die dielektrischen Schichten 114 und 118 aus organischem Material gebildet, wie zum Beispiel Polymeren, die des Weiteren Polybenzoxazol (PBO), Benzocyclobuten (BCB), Polyimid oder dergleichen enthalten können. In alternativen Ausführungsformen werden die dielektrischen Schichten 114 und 118 aus anorganischem Material gebildet, wie zum Beispiel Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid oder dergleichen.
  • Durchkontakte 122 werden ausgebildet, die das Vergussmaterial 120 durchdringen. In einigen Ausführungsformen haben die Durchkontakte 122 Oberseiten, die bündig mit der Oberseite 120B des Vergussmaterials 120 abschließen, und Bodenflächen, die bündig mit der Bodenfläche 120A des Vergussmaterials 120 abschließen. Die Durchkontakte 122 koppeln die unterseitigen RDLs 132/134/136 elektrisch mit den oberseitigen RDLs 116. Die Durchkontakte 122 können außerdem in physischem Kontakt mit den unterseitigen RDLs 132 und den oberseitigen RDLs 116 stehen.
  • Elektrische Verbinder 124, die aus einem oder mehreren Nichtlötmetallmaterialien bestehen, werden an der Bodenfläche des Package 100 ausgebildet. In einigen Ausführungsformen enthalten die elektrischen Verbinder 124 Lötmetallisierungen (Under-Bump Metallurgies, UBMs), die ebenfalls metallische Kontaktinseln sind. In alternativen Ausführungsformen sind die elektrischen Verbinder 124 metallische Kontaktinseln, metallische Pföstchen oder dergleichen. Die metallischen Kontaktinseln 124 können Kupfer, Aluminium, Titan, Nickel, Palladium, Gold oder Mehrschichten davon enthalten. In einigen Ausführungsformen erstrecken sich die Bodenflächen der metallischen Kontaktinseln 124 unter der Bodenfläche der unteren dielektrischen Schicht 114, wie in 1 gezeigt. Lötregionen 126 können an den Bodenflächen der metallischen Kontaktinseln 124 angebracht werden.
  • In einigen Ausführungsformen enthalten die RDLs 132/134/136 Abschnitte (einschließlich 132 und 134) in mehreren Metallschichten und Durchkontakte 136, die die RDLs in verschiedenen Metallschichten miteinander verbinden. Zum Beispiel veranschaulicht 1 RDLs 132, die den Durchkontakten 122 am nächsten liegen. Die Bodenflächen der Durchkontakte 122 stehen mit einigen der RDLs 132 in Kontakt. Des Weiteren stehen metallische Pföstchen 106 des Bauelementchips 102 mit einigen der RDLs 132 in Kontakt. Elektrische Verbinder 124 sind elektrisch mit RDLs 134 gekoppelt und können mit diesen in physischem Kontakt stehen. Folglich können sich RDLs 134 in der Metallschicht befinden, die den elektrischen Verbindern 124 am nächsten liegt. Durchkontakte 136 sind zwischen RDLs 132 und RDLs 134 angeordnet und verbinden diese elektrisch miteinander.
  • 2 veranschaulicht eine Unteransicht einer der RDLs 134. Die veranschaulichte RDL 134 enthält eine Hauptkontaktinselregion 138, eine metallische Leiterbahn 142 und eine Vogelschnabelregion 140, die die Hauptkontaktinselregion 138 mit der metallischen Leiterbahn 142 verbindet. Gemäß einigen Ausführungsformen hat die Hauptkontaktinselregion 138 in der Unteransicht eine runde Form. In alternativen Ausführungsformen kann die Hauptkontaktinselregion 138 auch andere zweckmäßige Formen haben, wie zum Beispiel Rechtecke, Sechsecke, Achtecke und dergleichen. Die Vogelschnabelregion 140 ist die Region, die Breiten aufweist, die allmählich und/oder kontinuierlich von der Breite der Hauptkontaktinselregion 138 zu der Breite der metallischen Leiterbahn 142 übergehen. Die metallische Leiterbahn 142 ist an einem Ende mit einem der Durchkontakte 136 verbunden, der zu den RDLs 132 führt (1).
  • Der Pfeil 144 ist gezeichnet, um die Richtung zu zeigen, die von der Mitte der Hauptkontaktinselregion 138 zur Mitte (3, 4 und 6–8) der Vogelschnabelregion 140 weist. Die Richtung 144 kann außerdem von der Mitte der Hauptkontaktinselregion 138 zum Verbindungspunkt zwischen der Vogelschnabelregion 140 und der metallischen Leiterbahn 142 weisen. Die Hauptkontaktinselregion 138 und die Vogelschnabelregion 140 bilden in Kombination eine RDL-Kontaktinsel 146 zum Stützen des elektrischen Verbinders 124 und zum Verbinden mit dem elektrischen Verbinder 124 (1). In der gesamten Beschreibung wird die Richtung 144 als die Vogelschnabelrichtung der jeweiligen RDL-Kontaktinsel 146 und die Vogelschnabelrichtung der jeweiligen RDL 134 bezeichnet.
  • 3 veranschaulicht eine beispielhafte Unteransicht des unteren Package 100, wo RDL-Kontaktinseln 146 (und einige der RDL-Leiterbahnen) veranschaulicht sind. Die RDLs 134 enthalten zur Mitte weisende Kontaktinseln (im Folgenden mitunter als zur Mitte weisende metallische Kontaktinseln bezeichnet) 146A und nach dem Zufallsprinzip ausgerichtete Kontaktinseln 146B. In den 3 durch 9J werden Kreise verwendet, um nach dem Zufallsprinzip ausgerichtete RDL-Kontaktinseln 146B schematisch darzustellen. Zur Mitte weisende Kontaktinseln 146A sind hingegen mit größerer Detailliertheit veranschaulicht, um ihre Vogelschnabelrichtungen anzuzeigen. Zum Beispiel sind die Hauptkontaktinselregion, die Vogelschnabelregion und die jeweilige Vogelschnabelrichtung von zur Mitte weisenden Kontaktinseln 146A schematisch veranschaulicht.
  • 5 veranschaulicht die Unteransichten (oder Draufsichten) beispielhafter nach dem Zufallsprinzip ausgerichteter RDL-Kontaktinseln 146B mit größerer Detailliertheit, wobei die nach dem Zufallsprinzip ausgerichteten RDL-Kontaktinseln 146B in den 3, 4 und 6 bis 9J gezeigt sind. 5 veranschaulicht schematisch eine innere Region 153 (siehe auch 3 und 4) des Package 100 und die nach dem Zufallsprinzip ausgerichteten RDL-Kontaktinseln 146B darin. Wie in 5 gezeigt, können nach dem Zufallsprinzip ausgerichtete RDL-Kontaktinseln 146B ähnliche Formen haben wie die zur Mitte weisenden Kontaktinseln 146A. Zum Beispiel können nach dem Zufallsprinzip ausgerichtete RDL-Kontaktinseln 146B außerdem Hauptkontaktinselregionen und Vogelschnabelregionen, die mit den jeweiligen Hauptkontaktinselregionen verbunden sind, enthalten. Es gibt auch metallische Leiterbahnen, die mit den Vogelschnabelregionen verbunden sind, wobei die metallischen Leiterbahnen des Weiteren mit Durchkontakten 136 verbunden sind.
  • Wie in 5 gezeigt, sind die Vogelschnabelrichtungen von nach dem Zufallsprinzip ausgerichteten RDL-Kontaktinseln 146B nach dem Zufallsprinzip angeordnet und können in alle beliebigen Richtungen weisen. Darum kann jede der Vogelschnabelrichtungen von nach dem Zufallsprinzip ausgerichteten Kontaktinseln 146B in jede beliebige Richtung weisen, einschließlich zur Mitte weisend und nicht zur Mitte weisend. Zum Beispiel weisen die Vogelschnabelrichtungen von nach dem Zufallsprinzip ausgerichteten RDL-Kontaktinseln 146B nicht unbedingt zur Mitte des Package 100 (1 und 3) und weisen nicht unbedingt zur Mitte eines Bauelementchips in dem Package 100. Des Weiteren benachbarte nach dem Zufallsprinzip ausgerichtete RDL-Kontaktinseln 146B verschiedene Vogelschnabelrichtungen haben.
  • Wir kehren zu 3 zurück. Das untere Package 100 enthält vier Ecken 148. Die Eck-RDL-Kontaktinseln 146, die näher an den jeweiligen Ecken 148 liegen als alle anderen metallischen Kontaktinseln, sind zur Mitte weisende Kontaktinseln 146A, deren Vogelschnabelrichtungen zur Mitte 150 des Package 100 zeigen (oder im Wesentlichen darauf zeigen). Weitere RDL-Kontaktinseln 146, die weiter von den jeweiligen Ecken 148 entfernt liegen als die Eck-RDL-Kontaktinseln 146A, sind nach dem Zufallsprinzip ausgerichtete RDL-Kontaktinseln 146B. In einigen Ausführungsformen kann mehr als eine zur Mitte weisende Kontaktinsel 146A an jeder Ecke 148 vorhanden sein. Zum Beispiel veranschaulicht 4 drei zur Mitte weisende Kontaktinseln 146A an jeder Ecke 148.
  • 4 veranschaulicht außerdem die Unteransicht des unteren Package 100 und RDL-Kontaktinseln 146 gemäß alternativen Ausführungsformen. In der Unteransicht hat das untere Package 100 einen Neutralspannungspunkt 150, was der Punkt ist, der im Wesentlichen frei von mechanischen Spannungen aus allen seitlichen Richtungen ist, die parallel zur Bodenfläche des Package 100 verlaufen. Am Neutralspannungspunkt 150 heben sich die seitlichen Spannungen aus entgegengesetzten Richtungen gegenseitig auf. In einigen Ausführungsformen liegt der Neutralspannungspunkt 150 in der oder nahe der Mitte (ebenfalls als 150 markiert) des unteren Package 100 (in der Unteransicht). Die Entfernung jeder RDL-Kontaktinsel 146 zum Neutralspannungspunkt 150 wird als Entfernung zum Neutralpunkt (Distance to Neutral Point, DNP) bezeichnet, wobei die Entfernung zu den RDL-Kontaktinseln 146 von einem Punkt der RDL-Kontaktinsel 146 gemessen werden kann, der von dem Neutralspannungspunkt 150 am weitesten entfernt liegt. Zum Beispiel sind DNPs DNP1 und DNP2 als Beispiele in 4 veranschaulicht.
  • Wir wenden uns den 3 und 4 zu. Ein Kreis 152 ist mit dem Neutralspannungspunkt 150 als Mittelpunkt gezeichnet, wobei der Kreis 152 einen Radius r hat. Gemäß den Ausführungsformen der vorliegenden Offenbarung können alle RDL-Kontaktinseln 146, deren DNPs gleich oder kleiner als Radius r sind, als nach dem Zufallsprinzip ausgerichtete RDL-Kontaktinseln 146B ausgelegt sein, und alle RDL-Kontaktinseln 146, deren DNPs größer als der Radius r sind, sind als zur Mitte weisende Kontaktinseln 146A ausgelegt. Einige oder alle RDL-Kontaktinseln 146, deren DNPs gleich oder kleiner als Radius r sind, können ebenfalls als zur Mitte weisende Kontaktinseln 146A ausgelegt sein. Wie in 3 veranschaulicht, brauchen die zur Mitte weisenden Kontaktinseln 146A, wenn der Radius r groß ist, nur eine einzige Eck-RDL-Kontaktinsel 146 an jeder Ecke 148 zu enthalten. In 4 ist der Radius r reduziert, und mehr Eck-RDL-Kontaktinseln 146 sind als zur Mitte weisende Kontaktinseln 146A ausgelegt, während die RDL-Kontaktinseln 146, deren DNPs gleich oder kleiner als Radius r sind, nach dem Zufallsprinzip ausgerichtet sind und nicht unbedingt zur Mitte 150 weisen. Der optimale Radius r des Kreises 152 kann durch Simulation oder Experiment (durch Ausbilden physischer Chips) bestimmt werden, so dass die Zuverlässigkeit der RDLs 146 im Inneren des Kreises 152 die Designspezifikation erfüllt.
  • In 4 können die Vogelschnabelrichtungen der zur Mitte weisenden Kontaktinseln 146A in derselben Ecke parallel zueinander verlaufen. Das bedeutet, dass die Vogelschnabelrichtungen einiger der zur Mitte weisenden Kontaktinseln 146A (als 146A' markiert) tatsächlich geringfügig von der Mitte 150 versetzt sind. In alternativen Ausführungsformen können alle zur Mitte weisenden Kontaktinseln 146A in derselben Ecke 148 Vogelschnabelrichtungen haben, die direkt zur Mitte 150 des Package 100 weisen. Das heißt, dass ihre Vogelschnabelrichtungen im Wesentlichen, aber nicht exakt, parallel zueinander verlaufen.
  • 6 veranschaulicht das Design von RDL-Kontaktinseln 146 gemäß weiteren alternativen Ausführungsformen. In diesen Ausführungsformen sind vier Eck-Regionen 154 des unteren Package 100 definiert, die sich jeweils von einer der Ecken 148 einwärts erstrecken. Die vier Eck-Regionen 154 können rechteckige Formen haben und können jeweils die gleichen Größen haben. Die RDL-Kontaktinseln 146 im Inneren der Eck-Regionen 154 sind als zur Mitte weisende Kontaktinseln 146A ausgelegt. Die RDLs außerhalb der Eck-Regionen 154 können als nach dem Zufallsprinzip ausgerichtete RDL-Kontaktinseln 146B ausgelegt sein oder können als zur Mitte weisende Kontaktinseln 146A ausgelegt sein.
  • In einigen Ausführungsformen, wie in 6, ist der Kreis 152 ebenfalls gemäß Simulation oder experimentellen Ergebnissen gezeichnet. Der Radius von Kreis 152 kann klein sein, und folglich liegen einige der RDL-Kontaktinseln 146, die außerhalb der Eck-Regionen 154 liegen, ebenfalls außerhalb des Kreises 152. Dementsprechend sind, wie in 6 gezeigt, einige der RDL-Kontaktinseln 146 (als 146'' markiert), die außerhalb des Kreises 152 liegen, auch zur Mitte weisende Kontaktinseln 146A, während die RDL-Kontaktinseln 146, die außerhalb der Eck-Regionen 154, aber im Inneren von Kreis 152 liegen, nach dem Zufallsprinzip ausgerichtete RDL-Kontaktinseln 146B sind.
  • Die 7 und 8 veranschaulichen die Unteransichten des Package 100 in den Ausführungsformen, in denen die RDL-Kontaktinseln 146 neben den Ecken des oder der Bauelementchips 102 (1) ebenfalls als zur Mitte weisende Kontaktinseln 146A ausgelegt sind. Diese Ausführungsformen können mit den Ausführungsformen in den 3, 4 und 6 kombiniert werden, so dass die zur Mitte weisenden Kontaktinseln 146A, wie in den 3, 4 und 6 gezeigt, ebenfalls als zur Mitte weisende Kontaktinseln 146A, zusätzlich zu den RDL-Kontaktinseln 146A neben den Ecken des oder der Bauelementchips 102, ausgelegt sein können.
  • Wir wenden uns 7 zu, wo ein Bauelementchip 102 veranschaulicht ist. Der Bauelementchip 102 enthält Ecken 102A. An jeder der Ecken 102A überlappt der Bauelementchip 102 (siehe 1) mindestens einen Abschnitt einer einzelnen RDL-Kontaktinsel 146A. Die benachbarten RDL-Kontaktinseln 146 neben den Ecken 102A sind als zur Mitte weisende Kontaktinseln 146A ausgelegt, wobei die benachbarten RDL-Kontaktinseln 146 im Folgenden als Eck-RDL-Kontaktinseln 146 bezeichnet werden. Die Eck-RDL-Kontaktinseln 146 des Bauelementchips 102 haben keine Vogelschnabelrichtungen, die zur Mitte 150 des Package 100 weiden, sondern haben stattdessen Vogelschnabelrichtungen, die zur Mitte 156 des Bauelementchips 102 zeigen. Die Eck-RDL-Kontaktinseln 146, die zur Mitte weisende Kontaktinseln sind, können vollständig von nach dem Zufallsprinzip ausgerichteten RDL-Kontaktinseln umgeben sein. Gleichermaßen können die Vogelschnabelrichtungen der Eck-RDL-Kontaktinseln 146A nahe derselben Ecke des Bauelementchips 102 parallel zueinander verlaufen, obgleich die Vogelschnabelrichtungen auch exakt zur Mitte 156 weisen können und folglich im Wesentlichen, aber nicht exakt, parallel zueinander verlaufen. Folglich kann in der gesamten Beschreibung, wenn eine RDL-Kontaktinsel 146 als „zur Mitte weisend” bezeichnet wird, die Vogelschnabelrichtung der RDL-Kontaktinsel 146 zur Mitte des jeweiligen Package oder zur Mitte eines Bauelementchips weisen, je nachdem, wo sich die RDL-Kontaktinsel befindet.
  • 8 veranschaulicht die Unteransicht des Package 100 gemäß alternativen Ausführungsformen. Diese Ausführungsformen ähneln den Ausführungsformen in 7, außer dass es zwei Bauelementchips 102 gibt, die in dem unteren Package 100 angeordnet sind. Die Eck-RDL-Kontaktinseln 146, die neben den Ecken eines jeden der Bauelementchips 102 liegen, sind als zur Mitte weisende Kontaktinseln 146A ausgelegt. Bei jedem der Bauelementchips 102 weisen die Vogelschnabelrichtungen der jeweiligen Eck-RLD-Kontaktinseln 146A zur Mitte 156 des jeweiligen Bauelementchips 102.
  • Die 9A bis 9J sind die beispielhaften Ausführungsformen zum Definieren, was die Eck-RDL-Kontaktinseln der Bauelementchips sind. In allen 9A bis 9J sind neun RDL-Kontaktinseln 146 veranschaulicht und sind mit laufenden Nummern im Bereich von 0 bis 8 markiert, wobei die mit der laufenden Nummer 0 (im Folgenden als die 0. RDL-Kontaktinsel 146 bezeichnet) die mittige der neun RDL-Kontaktinseln 146 ist. Des Weiteren stellt in allen 9A bis 9J „dx” die Entfernung in der X-Richtung von der Mitte der 0. RDL-Kontaktinsel 146 zum vertikalen Rand 102B1 des Bauelementchips 102 dar, und „dy” stellt die Entfernung in der Y-Richtung von der Mitte der 0. RLD-Kontaktinsel 146 zum horizontalen Rand 102B2 dar. Der Mittenabstand P1 stellt die Mittenabstände benachbarter RDL-Kontaktinseln 146 dar, die zum Beispiel die Entfernungen zwischen den Mitten der Hauptkontaktinselregion 138 (2) benachbarter RDL-Kontaktinseln 146 sind. Des Weiteren stellt in anschließend genannten Gleichungen der Wert „a” den Durchmesser von RDL-Kontaktinseln 146 dar, wie in 2 gezeigt. In jeder der 9A bis 9J sind die RDL-Kontaktinseln 146 in der rechteckigen Region 158 (im Folgenden als Eck-Region bezeichnet) als Eck-RDLs definiert und sind als zur Mitte weisende Kontaktinseln ausgelegt. Folglich enthalten die zur Mitte weisenden Kontaktinseln die 0, die 1., die 2. und die 4. RDL-Kontaktinseln 146. Die 1, die 2. und die 4. RDL-Kontaktinseln 146 sind die Kontaktinseln, die nicht durch den Bauelementchip 102 überlappt werden und die der Ecke 102A am nächsten liegen. Die übrigen RDL-Kontaktinseln 146 können nach dem Zufallsprinzip ausgerichtete RDL-Kontaktinseln sein, die die 3., die 5., die 6., die 7. und die 8. RDL-Kontaktinseln 146 enthalten können.
  • Die 9A, 9B und 9C veranschaulichen die Ausführungsformen, wobei die 0. RDL-Kontaktinsel 146 vollständig durch den Bauelementchip 102 überlappt wird, und der Rest der Eck-RDL-Kontaktinseln 146 wird nicht durch den Bauelementchip 102 überlappt. Wenn zum Beispiel eine der RDL-Kontaktinseln 146 beide der folgenden zwei Beziehungen erfüllt: a/2 ≤ dx ≤ (P1 – a/2) [Gleichung 1] a/2 ≤ dy ≤ (P1 – a/2) [Gleichung 2] so ist die jeweilige RDL-Kontaktinsel 146 die 0. RDL, und die jeweilige Eckregion 158 und die RDL-Kontaktinseln in der Eckregion 158 können identifiziert werden, wie veranschaulicht. In 9A wird bei der 0. RDL-Kontaktinsel 146 kein Punkt durch die Ränder 102B1 und 102B2 überlappt. In 9B ist bei der 0. RDL-Kontaktinsel 146 ein Punkt auf den Rand 102B1 ausgerichtet, und die 0. RDL-Kontaktinsel 146 und der Bauelementchip 102 haben keine Überlappung. In 9C ist dx gleich (P1 – a/2), was bedeutet, dass die 4. RDL-Kontaktinsel 146 einen Punkt hat, der auf den Rand 102B1 und ausgerichtet ist, die 4. RDL-Kontaktinsel 146 und der Bauelementchip 102 haben keine Überlappung.
  • Die 9D, 9E und 9F veranschaulichen die Ausführungsformen, wo die 0. RDL-Kontaktinsel 146 teilweise durch den jeweiligen Bauelementchip 102 überlappt wird. Des Weiteren überlappt die Ecke 102A des Bauelementchips 102 auch die 0. RDL-Kontaktinsel 146. Wenn zum Beispiel eine der RDL-Kontaktinseln 146 beide der folgenden zwei Beziehungen erfüllt: dx < a/2 [Gleichung 3] dy < a/2 [Gleichung 4] so sind die jeweiligen RDL-Kontaktinseln 146 die 0. RDL, und die jeweilige Eckregion 158 und die RDL-Kontaktinseln in der Eckregion 158 können identifiziert werden. In den 9D und 9E werden die Mitten der 0. RDL-Kontaktinsel 146 nicht durch die jeweiligen Bauelementchips 102 überlappt. In 9F wird die Mitte der 0. RDL-Kontaktinsel 146 durch den Bauelementchip 102 überlappt.
  • Die 9G durch 9J veranschaulichen die Ausführungsformen, wo die 0. RDL-Kontaktinsel 146 teilweise durch den Bauelementchip 102 überlappt. Des Weiteren überlappt der Rand 102B2 die 0. RDL-Kontaktinsel 146, während die Ecke 102A des Bauelementchips 102 nicht die 0. RDL-Kontaktinsel 146 überlappt. Wenn zum Beispiel eine der RDL-Kontaktinseln 146 beide der folgenden zwei Beziehungen erfüllt: a/2 ≤ dx ≤ (P1 – a/2) [Gleichung 5] dy < a/2 [Gleichung 6] so sind die jeweiligen RDL-Kontaktinseln 146 die 0. RDL-Kontaktinsel, und die jeweilige Eckregion 158 und die RDL-Kontaktinseln in der Eck-Region 158 können identifiziert werden. In den 9G, 9H und 91 werden die Mitten der jeweiligen 0. RDL-Kontaktinseln 146 durch die jeweiligen Bauelementchips 102 überlappt. Des Weiteren veranschaulichen die 9G, 9H und 91 die Ausführungsformen, in denen dx gleich, kleiner als und größer als (P1)/2 ist. In 9J wird die Mitte der 0. RDL-Kontaktinsel 146 nicht durch den Bauelementchip 102 überlappt.
  • Die Ausführungsformen der vorliegenden Offenbarung haben verschiedene vorteilhafte Merkmale. Die RDL-Kontaktinseln, die nahe den Ecken des Package 100 und des Bauelementchips 102 liegen, unterliegen hohen mechanischen Spannungen, und folglich ist es wahrscheinlicher, dass die RDL-Leiterbahnen dieser RDL-Kontaktinseln durch die mechanischen Spannungen zerbrechen. Experimentelle Ergebnisse und Simulationsergebnisse zeigen, dass die zur Mitte weisenden Kontaktinseln zuverlässiger sind und dass die mechanischen Spannungen, die auf die Leiterbahnen, die mit den zur Mitte weisenden Kontaktinseln verbunden sind, einwirken, geringer sind als die mechanischen Spannungen, die auf die nach dem Zufallsprinzip ausgerichteten RDL-Kontaktinseln einwirken. Indem man also die RDL-Kontaktinseln, auf die höhere mechanische Spannungen einwirken, als zur Mitte weisend auslegt, wird die Zuverlässigkeit des jeweiligen Package verbessert. Andererseits können die Vogelschnabelrichtungen von RDL-Kontaktinseln, auf die nur geringe mechanische Spannungen wirken, nach dem Zufallsprinzip ausgerichtet sein, um die Flexibilität der RDL-Verlegung zu erhöhen.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung enthält ein Package eine Ecke, einen Bauelementchip, mehrere Umverteilungsleitungen unter dem Bauelementchip und mehrere metallische Kontaktinseln, die mit den mehreren Umverteilungsleitungen elektrisch gekoppelt sind. Die mehreren metallischen Kontaktinseln enthalten eine metallische Eck-Kontaktinsel, wobei die metallische Eck-Kontaktinsel eine zur Mitte weisende Kontaktinsel ist, deren Vogelschnabelrichtung im Wesentlichen zu einer Mitte des Package weist. Die mehreren metallischen Kontaktinseln enthalten des Weiteren eine metallische Kontaktinsel, die weiter von der Ecke entfernt ist als die metallische Eck-Kontaktinsel, wobei die metallische Kontaktinsel eine nicht zur Mitte weisende Kontaktinsel ist, deren Vogelschnabelrichtung von der Mitte des Package fort weist.
  • Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung enthält ein Package mindestens eine erste dielektrische Schicht, mehrere erste Umverteilungsleitungen in der mindestens einen ersten dielektrischen Schicht, einen Bauelementchip über den – und in elektrischer Kopplung mit den – mehreren ersten Umverteilungsleitungen, ein Vergussmaterial, in dem der Bauelementchip vergossen ist, einen Durchkontakt, der das Vergussmaterial durchdringt, und mindestens eine zweite dielektrische Schicht über dem Bauelementchip. Mehrere zweite Umverteilungsleitungen befinden sich in der mindestens einen zweiten dielektrischen Schicht. Die mehreren zweiten Umverteilungsleitungen sind elektrisch mit den mehreren ersten Umverteilungsleitungen durch den Durchkontakt gekoppelt. Mehrere metallische Kontaktinseln liegen unter dem Bauelementchip und sind elektrisch mit den mehreren zweiten Umverteilungsleitungen gekoppelt. Die mehreren metallischen Kontaktinseln enthalten eine erste zur Mitte weisende metallische Kontaktinsel und eine nicht zur Mitte weisende metallische Kontaktinsel.
  • Gemäß weiteren alternativen Ausführungsformen der vorliegenden Offenbarung enthält ein Package mehrere dielektrische Schichten, mehrere Umverteilungsleitungen in den mehreren dielektrischen Schichten, einen Bauelementchip über den – und in elektrischer Kopplung mit den – mehreren Umverteilungsleitungen, und mehrere metallische Kontaktinseln unter den – und in elektrischer Kopplung mit den – mehreren Umverteilungsleitungen. Die mehreren metallischen Kontaktinseln enthalten eine metallische Eck-Kontaktinsel, wobei die metallische Eck-Kontaktinsel eine erste Vogelschnabelrichtung hat, die zu einer ersten Mitte eines Package weist, das die mehreren metallischen Kontaktinseln und den Bauelementchip enthält. Die mehreren metallischen Kontaktinseln enthalten des Weiteren eine innere metallische Kontaktinsel neben einer Ecke des Bauelementchips, wobei die innere elektrische eine zweite Vogelschnabelrichtung hat, die zu einer zweiten Mitte des Bauelementchips weist. Die mehreren metallischen Kontaktinseln enthalten außerdem mehrere nicht zur Mitte weisende metallische Kontaktinseln, die die innere metallische Kontaktinsel umgeben.
  • Das oben Dargelegte umreißt Merkmale verschiedener Ausführungsformen, damit der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Dem Fachmann leuchtet ein, dass er ohne Weiteres die vorliegende Offenbarung als eine Basis für das Entwerfen oder Modifizieren anderer Prozesse und Strukturen verwenden kann, um die gleichen Zwecke und/oder die gleichen Vorteile der Ausführungsformen zu erreichen, die im vorliegenden Text vorgestellt wurden. Der Fachmann erkennt ebenso, dass solche äquivalenten Konstruktionen nicht vom Wesen und Schutzumfang der vorliegenden Offenbarung abweichen und dass er verschiedene Änderungen, Ersetzungen und Modifizierungen daran vornehmen kann, ohne vom Wesen und Schutzumfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Package, das Folgendes umfasst: ein erstes Package, das Folgendes umfasst: eine Ecke; einen Bauelementchip; mehrere Umverteilungsleitungen unter dem Bauelementchip; und mehrere metallische Kontaktinseln, die elektrisch mit den mehreren Umverteilungsleitungen gekoppelt sind, wobei die mehreren metallischen Kontaktinseln Folgendes umfassen: eine metallische Eck-Kontaktinsel, die der Ecke am nächsten liegt, wobei die metallische Eck-Kontaktinsel eine zur Mitte weisende Kontaktinsel ist, deren Vogelschnabelrichtung im Wesentlichen zu einer Mitte des ersten Package weist; und eine metallische Kontaktinsel, die von der Ecke weiter entfernt liegt als die metallische Eck-Kontaktinsel, wobei die metallische Kontaktinsel eine nicht zur Mitte weisende Kontaktinsel ist, deren Vogelschnabelrichtung von der Mitte des ersten Package fort weist.
  2. Package nach Anspruch 1, wobei sich in jeder der Ecken des ersten Package eine der mehreren metallischen Kontaktinseln befindet, die eine jeweilige Vogelschnabelrichtung hat, die im Wesentlichen zur Mitte des ersten Package weist.
  3. Package nach Anspruch 1 oder 2, wobei die mehreren metallischen Kontaktinseln eine innere metallische Kontaktinsel neben einer Ecke des Bauelementchips enthalten, wobei eine Vogelschnabelrichtung der inneren metallischen Kontaktinsel zu einer Mitte des Bauelementchips weist, und wobei die mehreren metallischen Kontaktinseln des Weiteren mehrere nicht zur Mitte weisende metallische Kontaktinseln enthalten, die die innere metallische Kontaktinsel umgeben.
  4. Package nach einem der vorangehenden Ansprüche, das des Weiteren Folgendes umfasst: Lötmetallisierungen (Under-Bump Metallurgies, UBMs) in physischem Kontakt mit den mehreren metallischen Kontaktinseln.
  5. Package nach einem der vorangehenden Ansprüche, wobei die Mitte des ersten Package ein Neutralspannungspunkt ist, wobei alle metallischen Kontaktinseln, die sich in den mehreren metallischen Kontaktinseln befinden und deren Entfernungen zum Neutralpunkt (Distances to Neutral Point, DNPs) größer als ein Radius sind, jeweilige Vogelschnabelrichtungen haben, die dem Neutralspannungspunkt zugewandt sind.
  6. Package nach Anspruch 5, wobei mindestens einige metallische Kontaktinseln in den mehreren metallischen Kontaktinseln und mit DNPs gleich dem, oder kleiner als der, Radius jeweilige Vogelschnabelrichtungen haben, die nach dem Zufallsprinzip angeordnet sind.
  7. Package nach einem der vorangehenden Ansprüche, das des Weiteren ein zweites Package, das über dem ersten Package angeordnet und an das erste Package gebondet ist, enthält, wobei die mehreren metallischen Kontaktinseln und das zweite Package auf gegenüberliegenden Seiten des Bauelementchips angeordnet sind.
  8. Package, das Folgendes umfasst: mindesten eine erste dielektrische Schicht; mehrere erste Umverteilungsleitungen in der mindesten einen ersten dielektrischen Schicht; ein Bauelementchip, der über den ersten mehreren Umverteilungsleitungen angeordnet und elektrisch mit diesen gekoppelt ist; ein Vergussmaterial, in dem der Bauelementchip vergossen ist; einen Durchkontakt, der das Vergussmaterial durchdringt; mindestens eine zweite dielektrische Schicht über dem Bauelementchip; mehrere zweite Umverteilungsleitungen in der mindestens einen zweiten dielektrischen Schicht, wobei die mehreren zweiten Umverteilungsleitungen elektrisch mit den mehreren ersten Umverteilungsleitungen über den Durchkontakt gekoppelt sind; und mehrere metallische Kontaktinseln unter dem Bauelementchip, die elektrisch mit den mehreren zweiten Umverteilungsleitungen gekoppelt sind, wobei die mehreren metallischen Kontaktinseln eine erste zur Mitte weisende metallische Kontaktinsel und eine nicht zur Mitte weisende metallische Kontaktinsel enthalten.
  9. Package nach Anspruch 8, wobei eine der ersten mehreren Umverteilungsleitungen in physischem Kontakt mit dem Durchkontakt steht, und wobei sich die mehreren metallischen Kontaktinseln in einer Metallschicht befinden, die unter den ersten mehreren Umverteilungsleitungen liegt.
  10. Package nach Anspruch 8 oder 9, wobei die erste zur Mitte weisende metallische Kontaktinsel eine metallische Eck-Kontaktinsel ist.
  11. Package nach einem der Ansprüche 8 bis 10, wobei alle metallischen Eck-Kontaktinseln in den mehreren metallischen Kontaktinseln zur Mitte weisen.
  12. Package nach Anspruch 11, wobei die metallischen Eck-Kontaktinseln in derselben Ecke Vogelschnabelrichtungen haben, die parallel zueinander verlaufen.
  13. Package nach einem der Ansprüche 8 bis 12, das des Weiteren eine zweite zur Mitte weisende metallische Kontaktinsel enthält, wobei die zweite zur Mitte weisende metallische Kontaktinsel neben einer Ecke des Bauelementchips – in einer Unteransicht des Package – liegt, und wobei die zweite zur Mitte weisende metallische Kontaktinsel eine Vogelschnabelrichtung hat, die zu einer Mitte des Bauelementchips weist.
  14. Package nach Anspruch 13, wobei die zweite zur Mitte weisende metallische Kontaktinsel von nicht zur Mitte weisenden metallischen Kontaktinseln umgeben ist.
  15. Package nach einem der Ansprüche 8 bis 14, das des Weiteren Folgendes umfasst: mehrere Lötregionen, die an die mehreren metallischen Kontaktinseln angrenzen, wobei die mehreren Lötregionen das Package an eine gedruckte Leiterplatte (PCB) bonden.
  16. Package, das Folgendes umfasst: mehrere dielektrische Schichten; mehrere Umverteilungsleitungen in den mehreren dielektrischen Schichten; einen ersten Bauelementchip, der über den mehreren Umverteilungsleitungen angeordnet und mit diesen elektrisch gekoppelt ist; und mehrere metallische Kontaktinseln unter den – und in elektrischer Kopplung mit den – mehreren Umverteilungsleitungen, wobei die mehreren metallischen Kontaktinseln Folgendes umfassen: eine metallische Eck-Kontaktinsel, wobei die metallische Eck-Kontaktinsel eine erste Vogelschnabelrichtung hat, die zu einer ersten Mitte eines Package weist, das die mehreren metallischen Kontaktinseln und den ersten Bauelementchip enthält; eine erste innere metallische Kontaktinsel neben einer Ecke des ersten Bauelementchips, wobei die erste innere elektrische eine zweite Vogelschnabelrichtung hat, die zu einer zweiten Mitte des ersten Bauelementchips weist; und mehrere nicht zur Mitte weisende metallische Kontaktinseln, die die erste innere metallische Kontaktinsel umgeben.
  17. Package nach Anspruch 16, wobei die erste Mitte des Package und die zweite Mitte des ersten Bauelementchips nicht überlappt sind.
  18. Package nach Anspruch 16 oder 17, das des Weiteren eine zweiten innere metallische Kontaktinsel zwischen den mehreren metallischen Kontaktinseln enthält, wobei die zweite innere metallische Kontaktinsel unmittelbar neben den mehreren nicht zur Mitte weisenden metallische Kontaktinseln angeordnet und von diesen umgeben ist, und wobei die zweite innere metallische Kontaktinsel eine dritte Vogelschnabelrichtung hat, die parallel zu der zweiten Vogelschnabelrichtung verläuft.
  19. Package nach einem der Ansprüche 16 bis 18, wobei die erste innere metallische Kontaktinsel einen Abschnitt enthält, der durch mindestens einen Teil des ersten Bauelementchips überlappt wird.
  20. Package nach einem der Ansprüche 16 bis 19, das des Weiteren einen zweiten Bauelementchip über den – und in elektrischer Kopplung mit den – mehreren Umverteilungsleitungen enthält, wobei die mehreren metallischen Kontaktinseln eine dritte innere metallische Kontaktinsel neben einer Ecke des zweiten Bauelementchips enthalten, und wobei die dritte innere metallische Kontaktinsel eine vierte Vogelschnabelrichtung hat, die zu einer Mitte des zweiten Bauelementchip weist.
DE102015104450.1A 2014-04-03 2015-03-25 Packages mit Fähigkeit zum Verhindern von Rissen in Metallleitungen Active DE102015104450B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/244,111 US9929126B2 (en) 2014-04-03 2014-04-03 Packages with metal line crack prevention design
US14/244,111 2014-04-03

Publications (2)

Publication Number Publication Date
DE102015104450A1 true DE102015104450A1 (de) 2015-10-08
DE102015104450B4 DE102015104450B4 (de) 2023-11-02

Family

ID=54146553

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015104450.1A Active DE102015104450B4 (de) 2014-04-03 2015-03-25 Packages mit Fähigkeit zum Verhindern von Rissen in Metallleitungen

Country Status (3)

Country Link
US (4) US9929126B2 (de)
CN (1) CN104979315B (de)
DE (1) DE102015104450B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11410902B2 (en) * 2019-09-16 2022-08-09 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9929126B2 (en) 2014-04-03 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with metal line crack prevention design
US9679842B2 (en) * 2014-10-01 2017-06-13 Mediatek Inc. Semiconductor package assembly
US9691661B2 (en) * 2015-03-26 2017-06-27 Dyi-chung Hu Low profile IC package
US10424563B2 (en) * 2015-05-19 2019-09-24 Mediatek Inc. Semiconductor package assembly and method for forming the same
KR102357937B1 (ko) * 2015-08-26 2022-02-04 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
US9728508B2 (en) 2015-09-18 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10199318B2 (en) 2016-05-19 2019-02-05 Mediatek Inc. Semiconductor package assembly
DE102016110862B4 (de) 2016-06-14 2022-06-30 Snaptrack, Inc. Modul und Verfahren zur Herstellung einer Vielzahl von Modulen
US10861773B2 (en) * 2017-08-30 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US10818624B2 (en) * 2017-10-24 2020-10-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same
US11171098B2 (en) * 2018-09-27 2021-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Package and manufacturing method thereof
US11990449B2 (en) * 2019-01-14 2024-05-21 Intel Corporation Dual RDL stacked die package using vertical wire
US10777518B1 (en) * 2019-05-16 2020-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
JP2021072341A (ja) * 2019-10-30 2021-05-06 キオクシア株式会社 半導体装置
US11462461B2 (en) * 2020-06-03 2022-10-04 Apple Inc. System in package for lower z height and reworkable component assembly

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7097462B2 (en) * 2004-06-29 2006-08-29 Intel Corporation Patch substrate for external connection
TWI295498B (en) * 2005-09-30 2008-04-01 Siliconware Precision Industries Co Ltd Semiconductor element with conductive bumps and fabrication method thereof
US7781781B2 (en) * 2006-11-17 2010-08-24 International Business Machines Corporation CMOS imager array with recessed dielectric
US7841508B2 (en) 2007-03-05 2010-11-30 International Business Machines Corporation Elliptic C4 with optimal orientation for enhanced reliability in electronic packages
US8829663B2 (en) 2007-07-02 2014-09-09 Infineon Technologies Ag Stackable semiconductor package with encapsulant and electrically conductive feed-through
SG150396A1 (en) * 2007-08-16 2009-03-30 Micron Technology Inc Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods
US8039303B2 (en) 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure
US8106504B2 (en) 2008-09-25 2012-01-31 King Dragon International Inc. Stacking package structure with chip embedded inside and die having through silicon via and method of the same
US8624391B2 (en) 2009-10-08 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Chip design with robust corner bumps
US8084871B2 (en) 2009-11-10 2011-12-27 Maxim Integrated Products, Inc. Redistribution layer enhancement to improve reliability of wafer level packaging
US9196509B2 (en) 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
US9030019B2 (en) * 2010-12-14 2015-05-12 Infineon Technologies Ag Semiconductor device and method of manufacture thereof
CN102315136A (zh) 2011-06-02 2012-01-11 日月光半导体制造股份有限公司 封装结构及其制造方法
US20130299966A1 (en) 2012-05-10 2013-11-14 Texas Instruments Incorporated Wsp die with offset redistribution layer capture pad
US9929126B2 (en) * 2014-04-03 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with metal line crack prevention design

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11410902B2 (en) * 2019-09-16 2022-08-09 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11901252B2 (en) 2019-09-16 2024-02-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Also Published As

Publication number Publication date
US11056464B2 (en) 2021-07-06
CN104979315B (zh) 2018-01-26
US9929126B2 (en) 2018-03-27
CN104979315A (zh) 2015-10-14
US20210327854A1 (en) 2021-10-21
DE102015104450B4 (de) 2023-11-02
US20180197839A1 (en) 2018-07-12
US11862606B2 (en) 2024-01-02
US20240088104A1 (en) 2024-03-14
US20150287700A1 (en) 2015-10-08

Similar Documents

Publication Publication Date Title
DE102015104450A1 (de) Packages mit Fähigkeit zum Verhindern von Rissen in Metallleitungen
DE102014019418B4 (de) Design einer Kontaktstellenstruktur in einem Fan-out-Gehäuse
DE102016100279B4 (de) Öffnung im pad zum bonden einer integrierten passiven vorrichtung in ein info-package
DE102018132701B4 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE102015106576B4 (de) Halbleitervorrichtung mit ausgesparten rändern und herstellungsverfahren
DE102015104710B4 (de) Gehäuse und Verfahren zum Verringern schlechten Kontakts in Info-Gehäusen
DE112009000351B4 (de) Mikroelektronischer Baustein, der Siliziumpatches für Zwischenverbindungen hoher Dichte enthält, und Verfahren zum Herstellen desselben
DE102017124071A1 (de) Packages mit si-substrat-freiem interposer und verfahren zum ausbilden derselben
DE102019103952A1 (de) Kreuzwafer-RDLs in konstruierten Wafern
DE102014019379A1 (de) Verpackungsverfahren für eine Halbleitervorrichtung, verpackte Halbleitervorrichtungen, und Designverfahren solcher
DE102016100378A1 (de) Verringerung einer rissbildung durch einstellen einer öffnungsgrösse in pop-packages
DE102015106723A1 (de) Struktur zur Chip-Sondierung
DE102015113085A1 (de) Umverteilungsleitungen mit gestapelten Durchkontaktierungen
DE102014108992A1 (de) Fließverhalten von Unterfüllmaterial für reduzierte Abstände zwischen den Chiplagen in Halbleiterpaketen
DE102013104721A1 (de) System und Verfahren für einen verbesserten Anschluss mit geringem Mittenabstand
DE102020100946B4 (de) Getrenntes strom- und erdungsdesign zur ertragsverbesserung
DE112014001274T5 (de) Halbleitervorrichtung
DE102015202256B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Positionslehre
DE102015102528A1 (de) Ein Verfahren zum Verbinden eines Halbleiter-Package mit einer Platine
DE102016117374A1 (de) Verfahren zur komponentenaufteilung auf system-on-chip und vorrichtung dafür
DE10297785T5 (de) Elektronikbaugruppe mit einer dichteren Kontaktanordnung, die eine Zuleitungsführung zu den Kontakten erlaubt
DE102021104194A1 (de) Mehrhöckerverbindung zu einer interconnect-struktur und verfahren zu ihrer herstellung
DE102012103571A1 (de) Halbleiterstruktur mit Passivierung durch Versatz zur Verringerung der Elektromigration
DE102011056403B4 (de) Multi-Die-Anordnung mit miteinander verbundenen Dies und Verfahren zum Bilden einer Multi-Die-Anordnung mit miteinander verbundenen Dies
DE102018124497A1 (de) Halbleitervorrichtung und Verfahren zum Bilden einer Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division