DE102020100946B4 - Getrenntes strom- und erdungsdesign zur ertragsverbesserung - Google Patents

Getrenntes strom- und erdungsdesign zur ertragsverbesserung Download PDF

Info

Publication number
DE102020100946B4
DE102020100946B4 DE102020100946.1A DE102020100946A DE102020100946B4 DE 102020100946 B4 DE102020100946 B4 DE 102020100946B4 DE 102020100946 A DE102020100946 A DE 102020100946A DE 102020100946 B4 DE102020100946 B4 DE 102020100946B4
Authority
DE
Germany
Prior art keywords
pad
power
rdl1
rdl3
stacks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102020100946.1A
Other languages
English (en)
Other versions
DE102020100946A1 (de
Inventor
Shu-Rong Chun
Tin-Hao Kuo
Chi-Hui Lai
Kuo Lung Pan
Yu-Chia Lai
Hao-Yi Tsai
Chung-Shi Liu
Chen-Hua Yu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020100946A1 publication Critical patent/DE102020100946A1/de
Application granted granted Critical
Publication of DE102020100946B4 publication Critical patent/DE102020100946B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren, umfassend:Verkapseln einer Vielzahl von Package-Komponenten (26) in einem Verkapselungsmaterial (38);Herstellen einer ersten Vielzahl von Umverteilungsschichten (RDL1-RDL3) über und elektrisches Koppeln mit der Vielzahl von Package-Komponenten (26), wobei die erste Vielzahl von Umverteilungsschichten (RDL1-RDL3) eine Vielzahl von Strom-/Erdungspadstapeln (52) umfasst, wobei jeder der Vielzahl von Strom-/Erdungspadstapeln (52) ein Pad (pad-RDL1-pad-RDL3) in jeder der ersten Vielzahl von Umverteilungsschichten (RDL1-RDL3) aufweist und wobei die Vielzahl von Strom- /Erdungspadstapeln (52) aufweist:eine Vielzahl von Strompadstapeln (52-P); undeine Vielzahl von Erdungspadstapeln (52-G), wobei die Pads (pad-RDL1-pad-RDL3) jedes Strom-/Erdungspadstapels (52) jeweils versetzt zueinander übereinandergestapelt sind, wobei jedes obere Pad (pad-RDL1-pad-RDL3) einen ersten Abschnitt aufweist, der einen Abschnitt eines unteren Pads (pad-RDL1-pad-RDL3) überlappt, und einen zweiten Abschnitt aufweist, der sich über die Kanten des unteren Pads (pad-RDL1-pad-RDL3) hinaus erstreckt, wobei das oberste Pad (pad-RDL3) keinen Abschnitt des untersten Pads (pad-RDL1) überlappt; undHerstellen mindestens einer zweiten Umverteilungsschicht (RDL4-RDL6) über der ersten Vielzahl von Umverteilungsschichten (RDL1-RDL3), wobei die mindestens eine zweite Umverteilungsschicht (RDL4-RDL6) Stromleitungen und elektrische Erdungsleitungen aufweist, die die Vielzahl von Strom-/Erdungspadstapeln (52) elektrisch verbinden.

Description

  • STAND DER TECHNIK
  • In den letzten Jahren nehmen Hochleistungsrechenanwendungen an Interesse zu. Die Hochleistungsrechenanwendungen können eine Vielzahl von Kernbauelementen umfassen, die in einem selben Wafer integriert sind. Neue Probleme wurden in der Fertigung der Hochleistungsrechenanwendungen festgestellt. Ein Verfahren zur Herstellung eines Packages ist bekannt aus der Druckschrift US 2019 / 0 157 233 A1 . Die darin offenbarte rekonfigurierte logische Halbleitervorrichtung enthält eine logische Halbleitervorrichtung, die eine aktive Oberfläche mit einer Vielzahl von darauf ausgebildeten Eingabe/Ausgabe (E/A)-Kontaktstellen und eine Umverteilungsschicht umfasst. Die Umverteilungsschicht umfasst eine Isolierschicht, die auf der aktiven Oberfläche der logischen Halbleitervorrichtung angeordnet ist, und eine strukturierte leitende Schicht, die eine Vielzahl von diskreten Anschlusspads umfasst, die auf der Isolierschicht ausgebildet sind. Die mehreren diskreten Anschlusspads sind mit den jeweiligen E/A-Pads der mehreren E/A-Pads durch leitende Durchgänge, die durch die Isolierschicht gebildet werden, elektrisch gekoppelt. Die Mehrzahl der diskreten Anschlusspads ist größer als die Mehrzahl der E/A-Pads. Ein weiteres Verfahren ist außerdem bekannt aus der DE 10 2018 109 028 A1 . Weitere Verfahren sind außerdem bekannt aus den Druckschriften US 2019 / 0 157 226 A1 und US 2019 / 0 157 208 A1.
  • Figurenliste
  • Die Erfindung wird durch die unabhängigen Ansprüche definiert. Die abhängigen Ansprüche betreffen entsprechende Weiterbildungen. Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1 bis 13 veranschaulichen die Querschnittsansichten von Zwischenstufen in der Herstellung eines rekonstruierten Wafers in Übereinstimmung mit manchen Ausführungsformen.
    • 14 veranschaulicht eine Draufsicht eines rekonstruierten Wafers in Übereinstimmung mit manchen Ausführungsformen.
    • 15 veranschaulicht eine Draufsicht eines Strompadstapels direkt über einer Package-Komponente und eine vergrößerte Ansicht eines beispielhaften Strompadstapels in Übereinstimmung mit manchen Ausführungsformen.
    • 16 veranschaulicht beispielhaft die Zwischenschichtabstände und den Innerschichtabstand zwischen den Strompads in benachbarten Strompadstapeln.
    • 17 veranschaulicht beispielhaft überlappte Strompads in Strompadstapeln.
    • 18 veranschaulicht beispielhaft Strompadstapel, wobei die Strompads fehl ausgerichtete Ränder aufweisen.
    • 19 veranschaulicht beispielhaft die Verschiebung von Strompads in demselben Strompadstapel.
    • 20 veranschaulicht die Verschiebung von Strompads in demselben Strompadstapel in Übereinstimmung mit manchen Ausführungsformen.
    • 21 und 22 veranschaulichen beispielhaft Strompadstapel mit unterschiedlicher Anzahl von Schichten.
    • 23 und 24 veranschaulichen beispielhaft die Strompads mit unterschiedlichen Größen und Formen in Strompadstapeln.
    • 25 veranschaulicht die Strompads mit unterschiedlichen Größen und Formen in Strompadstapeln in Übereinstimmung mit manchen Ausführungsformen.
    • 26 und 27 veranschaulichen die Anordnung von Durchkontaktierungen, die die Strompads in demselben Strompadstapel verbinden, in Übereinstimmung mit manchen Ausführungsformen.
    • 28 veranschaulicht beispielhaft, dass ein oberstes Pad einen Abschnitt eines untersten Pads in einem Strompadstapel überlappt.
    • 29 veranschaulicht, dass ein oberstes Pad keinen Abschnitt eines untersten Pads in einem Strompadstapel überlappt, in Übereinstimmung mit manchen Ausführungsformen.
    • 30 veranschaulicht beispielhaft, dass ein oberstes Pad eines Strompadstapels keinen Abschnitt eines untersten Pads in einem benachbarten Strompadstapel überlappt.
    • 31 veranschaulicht biespielhaft, dass eine oberstes Pad eines Strompadstapels einen Abschnitt eines untersten Pads in einem benachbarten Strompadstapel überlappt.
    • 32 veranschaulicht einige beispielhafte Formen von Strompads in Strompadstapeln in Übereinstimmung mit manchen Ausführungsformen.
    • 33 veranschaulicht beispielhaft Strompadstapel, die ein Array bilden.
    • 34 veranschaulicht beispielhaft Strompadstapel, die eine sich wiederholende Nicht-Arraystruktur bilden.
    • 35, 36 und 37 veranschaulichen beispielhaft die Zuordnungen mancher Strompadstapel.
    • 38 und 39 veranschaulichen beispielhaft die Stromleitungen und Erdungsleitungen über Strompadstapel.
    • 40 veranschaulicht einen Prozessfluss zum Herstellen eines rekonstruierten Wafers in Übereinstimmung mit manchen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele unterschiedliche Ausführungsformen oder Beispiele zum Implementieren unterschiedlicher Merkmale der Erfindung bereit. Bestimmte Beispiele von Komponenten und Anordnungen werden unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind selbstverständlich bloß Beispiele und nicht beabsichtigt, einschränkend zu sein. Zum Beispiel kann die Herstellung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, in denen das erste und zweite Merkmal in direktem Kontakt hergestellt sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten und zweiten Merkmal hergestellt sein können, sodass das erste und zweite Merkmal nicht in direktem Kontakt sein könnten. Zusätzlich kann die vorliegende Offenbarung Bezugsnummern und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Vereinfachung und Klarheit und gibt selbst keine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen vor.
  • Weiter können räumlich relative Ausdrücke, wie „unterliegend“, „unterhalb“, „unter“, „überliegend“, „ober“ und dergleichen hierin zur Erleichterung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en) wie in den Figuren veranschaulicht zu beschreiben. Die räumlich relativen Ausdrücke sind angedacht, unterschiedliche Ausrichtungen des Bauelements in Verwendung oder Betrieb zusätzlich zu der in den Figuren abgebildeten Ausrichtung zu umschließen. Die Einrichtung kann anders ausgerichtet (um 90 Grad gedreht oder bei anderen Ausrichtungen) sein und die hierin verwendeten räumlich relativen Beschreibungsausdrücke können ebenso dementsprechend ausgelegt werden.
  • Eine Strom- und Erdungsumverteilungsstruktur (die in einem Hochleistungsrechen-Package verwendet werden kann) und das Verfahren zur Herstellung dieser sind in Übereinstimmung mit manchen Ausführungsformen bereitgestellt. Die Zwischenstufen in der Herstellung des Hochleistungsrechenpackages sind in Übereinstimmung mit manchen Ausführungsformen veranschaulicht. Manche Variationen mancher Ausführungsformen werden besprochen. Hierin besprochene Ausführungsformen sollen Beispiele bereitstellen, um es zu ermöglichen, den Gegenstand der Offenbarung herzustellen oder zu verwenden und einem Durchschnittsfachmann werden bereits Modifikationen klar sein, die vorgenommen werden können, während man im betrachteten Umfang unterschiedlicher Ausführungsformen bleibt. Über die verschiedenen Ansichten und veranschaulichten Ausführungsformen hinweg werden ähnliche Bezugsnummern verwendet, um ähnliche Elemente zu bezeichnen. Obwohl Verfahrensausführungsformen so besprochen werden können, in einer gewissen Reihenfolge durchgeführt zu werden, können andere Verfahrensausführungsformen in jeder logischen Reihenfolge durchgeführt werden. In Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung weist der rekonstruierte Wafer untere Umverteilungsschichten und obere Umverteilungsschichten auf. Die Strompads in den unteren Umverteilungsschichten bilden Strompadstapel, wobei die Strompads in benachbarten Strompadstapeln keine Überlappung aufweisen. Der elektrische Kurzschluss zwischen benachbarten Strompadstapeln ist daher verringert.
  • 1 bis 13 veranschaulichen die Querschnittsansichten von Zwischenstufen in der Herstellung eines rekonstruierten Wafers in Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung. Der rekonstruierte Wafer kann ein Hochleistungsrechen-Package in Übereinstimmung mit manchen Ausführungsformen aufweisen. Die entsprechenden Prozesse sind auch schematisch in dem in 40 gezeigten Prozessablauf reflektiert.
  • In Bezug auf 1 ist Träger 20 bereitgestellt und Trennfilm 22 ist auf Träger 20 hergestellt. Träger 20 ist aus einem durchsichtigen Material hergestellt und kann ein Glasträger, ein Keramikträger, ein organischer Träger oder dergleichen sein. Trennfilm 22 ist in physischem Kontakt mit der Deckfläche von Träger 20. Trennfilm 22 kann aus Licht-zu-Wärme-Umwandlung-Beschichtungsmaterial (LTHC-Beschichtungsmaterial) hergestellt sein. Trennfilm 22 kann auf Träger 20 durch Beschichtung aufgetragen werden. In Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung ist das LTHC-Beschichtungsmaterial im Stande, unter der Wärme von Licht/Strahlung (wie einem Laserstrahl) zersetzt zu werden, und kann Träger 20 von der darauf platzierten und hergestellten Struktur lösen. In Übereinstimmung mit manchen Ausführungsformen ist eine dielektrische Pufferschicht (nicht gezeigt) über Trennfilm 22 hergestellt. Die dielektrische Pufferschicht kann aus einem Polymer, wie Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder anderem auftragbaren Polymer hergestellt sein. In Übereinstimmung mit alternativen Ausführungsformen ist die dielektrische Pufferschicht ausgelassen.
  • Package-Komponenten 26 werden dann über Trennfilm 22 platziert, zum Beispiel durch Die-Befestigungsfilme (DAFs) 24. Der jeweilige Prozess ist als Prozess 202 in dem Prozessablauf 200 in 40 veranschaulicht. Package-Komponenten 26 können Bauelementdies (wie Kernbauelementdies und Eingang/Ausgang-Dies (IO-Dies)) und Packages mit Bauelementdies darin aufweisen. Die Bauelementdies können Halbleitersubstrate und IC-Bauteile (wie aktive Bauelemente, die zum Beispiel Transistoren, nicht gezeigt, aufweisen) an der Frontfläche (die Oberfläche, die nach oben zeigt) der jeweiligen Halbleitersubstrate aufweisen. Die Halbleitersubstrate, IC-Bauteile und die Interconnect-Strukturen sind als Teile 28 dargestellt. In Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung können Package-Komponenten 26 Logikdies aufweisen, die Zentrale-Verarbeitungseinheit-Dies (CPU-Dies), Grafikverarbeitungseinheit-Dies (GPU-Dies), Mobilanwendungsdies, Mikrosteuerungseinheit-Dies (MCU-Dies), Basisband-Dies (BB-Dies), Anwendungsprozessor-Dies (AP-Dies), feldprogrammierbare Gate-Array-Dies (FPGA-Dies), anwendungsspezifische IC-Dies (ASIC-Dies) und/oder dergleichen aufweisen können. Package-Komponenten 26 können auch Speicherdies, Eingang-Ausgang-Dies (IO-Dies) oder dergleichen aufweisen. Die Speicherdies können Hochbandbreitenspeicherstapel (HBM-Stapel), Hybridspeicherwürfel (HMC), dynamische Direktzugriffspeicherdies (DRAM-Dies), statische Direktzugriffspeicherdies (SRAM-Dies) oder dergleichen aufweisen. Package-Komponenten 26 können auch Systempackages aufweisen, wobei ein System-Package eine Vielzahl von Packages aufweist, die als ein System integriert sind. Die entsprechenden Package-Komponenten 26 werden manchmal als System-auf-einem-Chip-Dies (SoC-Dies) bezeichnet.
  • Über Teilen 28 von Package-Komponenten 26 können Metallpads 32 sein. In Übereinstimmung mit manchen Ausführungsformen sind Metallpads 32 aus Aluminiumkupfer, Kupfer, Nickel, Aluminium oder dergleichen hergestellt. Die Randabschnitte der Metallpads können durch Passivierungsschichten 30 bedeckt sein, die aus Siliziumoxid, Siliziumnitrid, undotiertem Silikatglas, Kompositschichten davon oder dergleichen hergestellt sein können oder diese aufweisen können.
  • Elektrische Verbinder 34 können über Metallpads 32 hergestellt sein, wobei die unteren Abschnitte elektrischer Verbinder 34 durch Passivierungsschicht 30 stoßen, um Metallpads 32 in Übereinstimmung mit manchen Ausführungsformen zu kontaktieren. Elektrische Verbinder 34 sind elektrisch mit den IC-Bauteilen in Package-Komponenten 26 verbunden. Elektrische Verbinder 34 können aus Metallsäulen (oder Metallpads) hergestellt sein. Elektrische Verbinder 34 können manche Verbinder zum Bereitstellen von Strom (wie zur Bereitstellung von VDD), manche Verbinder zum elektrischen Erden (VSS), manche Verbinder für Signalweiterleitung und dergleichen aufweisen. In Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung ist Schutzschicht 36 hergestellt, um elektrische Verbinder 34 zu bedecken, wobei manche Abschnitte von Schutzschicht 36 elektrische Verbinder 34 bedecken. Schutzschicht 36 kann aus einem Polymer hergestellt sein, das PBO, Polyimid, BCB oder dergleichen aufweisen kann.
  • In Bezug auf 2 wird Verkapselungsmaterial 38 abgegeben, um Package-Komponenten 26 zu verkapseln und die Spalte zwischen Package-Komponenten 26 zu füllen. Der jeweilige Prozess ist als Prozess 204 in dem Prozessablauf 200 in 40 veranschaulicht. Verkapselungsmaterial 38 wird in einer fließbaren Form angeordnet und dann in eine Festform ausgehärtet. Verkapselungsmittel 38 kann eine Formungszusammensetzung, eine Formungsunterfüllung, ein Epoxy und/oder ein Harz aufweisen. Wenn aus Formungszusammensetzung oder Formungsunterfüllung hergestellt, kann Verkapselungsmaterial 38 ein Basismaterial, das ein Polymer, ein Harz, ein Epoxy oder dergleichen sein kann, und Füllpartikel (nicht gezeigt) in dem Basismaterial aufweisen. Die Füllpartikel können dielektrische Partikel von SiO2, Al2O3, Tonerde oder dergleichen sein und können sphärische Formen aufweisen. Außerdem können die sphärischen Füllpartikel dieselben oder unterschiedliche Durchmesser aufweisen. Verkapselungsmaterial 38 wird bis zu einem Niveau abgegeben, sodass die Deckfläche von Verkapselungsmaterial 38 höher als die oberen Enden von elektrischen Verbindern 34 und Schutzschichten 36 in Package-Komponenten 26 sind.
  • Anschließend an das Verteilen von Verkapselungsmaterial 38, wie auch in 3 gezeigt, wird ein Planarisierungsprozess, wie ein chemisch-mechanischer Polierprozess (CMP-Prozess) oder ein mechanischer Schleifprozess durchgeführt, um Verkapselungsmaterial 38, Schutzschichten 36 und elektrische Verbinder 34 von Package-Komponenten 26 zu planarisieren. Der jeweilige Prozess ist als Prozess 206 in dem Prozessablauf 200 in 40 veranschaulicht. Als ein Ergebnis sind die elektrischen Verbinder 34 von Package-Komponenten 26 freigelegt.
  • In nachfolgenden Prozessen wird Umverteilungsstruktur 50 (11) über Verkapselungsmaterial 38 hergestellt und die jeweiligen Prozesse sind in 4 bis 11 gezeigt. 4 bis 7 veranschaulichen die Herstellung einer unteren Umverteilungsstruktur 50A in Übereinstimmung mit manchen Ausführungsformen. In Bezug auf 4 wird dielektrische Schicht DL1 hergestellt. Der jeweilige Prozess ist als Prozess 208 in dem Prozessablauf 200 in 40 veranschaulicht. Dielektrisch Schicht DL1 kann unter Verwendung eines Polymers hergestellt werden, das in einer fließbaren Form verteilt wird und dann ausgehärtet wird. In Übereinstimmung mit manchen Ausführungsformen ist dielektrische Schicht DL1 aus PBO, Polyimid, BCB oder dergleichen hergestellt.
  • In Bezug auf 5 wird Umverteilungsleitungsschicht (RDL-Schicht) RDL1 hergestellt, die Metallleitungen und Pads aufweisen kann. In der gesamten Beschreibung wird der Ausdruck „RDL-Schicht“ verwendet, um sich gemeinsam auf die leitenden Merkmale wie Metallleitungen und Pads in einer selben Schicht zu beziehen, und umfasst keine Durchkontaktierungen. Dementsprechend weist RDL-Schicht RDL1 die Abschnitte der Umverteilungsleitungen über dielektrischer Schicht DL1 auf. Durchkontaktierungen via1 sind auch hergestellt, um sich in dielektrische Schicht DL1 zu erstrecken und elektrisch RDL-Schicht RDL1 mit Package-Komponenten 26 zu verbinden. Die jeweiligen Prozesse sind als Prozess 210 in dem Prozessablauf 200 in 40 veranschaulicht. In Übereinstimmung mit manchen Ausführungsformen umfassen die Herstellungsprozesse Strukturieren von dielektrischer Schicht DL1, um Öffnungen herzustellen, durch die elektrische Verbinder 34 von Package-Komponenten 26 freigelegt sind, Ablagern einer Metall-Seed-Schicht, Herstellen einer Plattierungsmaske (wie eines Fotolacks) über der Metall-Seed-Schicht, Strukturieren der Plattierungsmaske, Durchführen eines Plattierungsprozesses, um RDL-Schicht RDL1 und Durchkontaktierungen via 1 herzustellen, Entfernen der Plattierungsmaske und dann Entfernen der Abschnitte der Metall-Seed-Schicht, die der entfernten Plattierungsmaske direkt unterliegen. Die verbleibenden Abschnitte der Metall-Seed-Schicht werden auch als Teile der RDL-Schicht RDL1 und Durchkontaktierungen via1 betrachtet. Die Metall-Seed-Schicht kann eine Kupferschicht aufweisen oder kann eine Kompositschicht aufweisen, die eine Titanschicht und eine Kupferschicht über der Titanschicht oder dergleichen aufweist. Das plattierte Material kann zum Beispiel Kupfer oder eine Kupferlegierung aufweisen.
  • 6 veranschaulicht die Herstellung von dielektrischer Schicht DL2, die unter Verwendung eines Materials hergestellt sein kann, das aus der Gruppe von Kandidatenmaterialien zum Herstellen der dielektrischen Schicht DL1 ausgewählt ist. Der jeweilige Prozess ist als Prozess 212 in dem Prozessablauf 200 in 40 veranschaulicht. In nachfolgenden Prozessen, wie in 7 gezeigt, werden RDL-Schicht RDL2 und RDL3, Durchkontaktierungen via2 und via3 und dielektrische Schicht DL3 und DL4 hergestellt. Der jeweilige Prozess ist als Prozess 214 in dem Prozessablauf 200 in 40 veranschaulicht. Die Materialien und die Herstellungsprozesse von RDL-Schicht RDL2 und RDL3 und Durchkontaktierungen via2 und via3 können ähnlich dem Material beziehungsweise dem Herstellungsprozess von RDL-Schicht RDL1 und Durchkontaktierungen via1 sein. Die Materialien und die Herstellungsprozesse von dielektrischer Schicht DL3 und DL4 können ähnlich dem Material beziehungsweise dem Herstellungsprozess von dielektrischer Schicht DL2 sein. Zum Beispiel können dielektrische Schicht DL3 und DL4 aus Polyimid, PBO, BCB oder dergleichen hergestellt sein. Die Details werden daher hier nicht wiederholt. Untere Umverteilungsstruktur 50A, die RDLs RDL, RDL2 und RDL3, Durchkontaktierungen via1, via2 und via3 und dielektrische Schicht DL1, DL2, dl3 und DL4 aufweist, ist damit hergestellt. Es ist klar, dass obwohl in dem besprochenen Beispiel die untere Umverteilungsstruktur 50A drei RDL-Schichten aufweist, die Zahl von RDL-Schichten in der unteren Umverteilungsstruktur 50A in Übereinstimmung mit manchen Ausführungsformen zwei, vier, fünf oder mehr sein kann.
  • 8 bis 11 veranschaulichen die Herstellung einer oberen Umverteilungsstruktur 50B (11) in Übereinstimmung mit manchen Ausführungsformen. Der jeweilige Prozess ist als Prozess 216 in dem Prozessablauf 200 in 40 veranschaulicht. In Bezug auf 8 sind RDL-Schicht RDL4 und Durchkontaktierungen via4 hergestellt. Das Material und der Herstellungsprozess von RDL-Schicht RDL4 und Durchkontaktierungen via4 kann ähnlich dem Material beziehungsweise dem Herstellungsprozess von RDL-Schicht RDL1 und Durchkontaktierungen via1 sein. RDL-Schicht RDL4 kann auch Metallleitungen und Pads über dielektrischer Schicht DL4 aufweisen. Durchkontaktierungen via4 erstrecken sich in dielektrische Schicht DL4, um die Metallleitungen und Pads in RDL-Schicht RDL3 zu kontaktieren.
  • Als nächstes werden, wie in 9 gezeigt, Durchkontaktierungen via5 hergestellt. In Übereinstimmung mit manchen Ausführungsformen wird die Herstellung von Durchkontaktierungen via5 unter gemeinsamer Verwendung einer selben Metall-Seed-Schicht als RDL-Schicht RDL1 durchgeführt. Der Herstellungsprozess von Durchkontaktierungen via3 kann daher durchgeführt werden, nachdem die Plattierungsmaske (nicht gezeigt) zum Herstellen von RDL-Schicht RDL4 entfernt worden ist, aber bevor die freigelegten Abschnitte der Metall-Seed-Schicht zum Herstellen von RDL-Schicht RDL4 geätzt werden. Der Herstellungsprozess von Durchkontaktierungen via3 kann Herstellen einer Plattierungsmaske, die die plattierte RDL-Schicht RDL4 und die ungeätzte Metall-Seed-Schicht bedeckt, Strukturieren der Plattierungsmaske, um manche Abschnitte von RDL-Schicht RDL4 freizulegen, Plattieren der Durchkontaktierungen via5 in den Öffnungen in der Plattierungsmaske, Entfernen der Plattierungsmaske und dann Ätzen der Abschnitte der Metall-Seed-Schicht, die nicht von RDL-Schicht RDL4 bedeckt sind, umfassen.
  • In Bezug auf 10 wird eine dielektrische Schicht DL5 hergestellt. In Übereinstimmung mit manchen Ausführungsformen wird dielektrische Schicht DL5 aus Vergussmasse, Gussunterfüllung, einem Epoxid, einem Harz oder dergleichen hergestellt und der Herstellungsprozess umfasst Verteilen dielektrischer Schicht DL5 in einer fließbaren Form und dann Aushärten von dielektrischer Schicht DL5. Ein Planarisierungsprozess wird durchgeführt, um die Deckflächen von Durchkontaktierungen via5 und dielektrischer Schicht DL5 zu planarisieren. Durchkontaktierungen via5 werden damit freigelegt.
  • 11 veranschaulicht die Herstellung von RDL-Schichten RDL5 und RDL6, Durchkontaktierungen via6 und dielektrischer Schicht DL6 und DL7 in Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung. Die Materialien und die Herstellungsprozesse von RDL5 und RDL6 und Durchkontaktierungen via6 können ähnlich dem Material beziehungsweise dem Herstellungsprozess von RDL-Schicht RDL4 und Durchkontaktierungen via5 sein. Die Materialien und die Herstellungsprozesse von dielektrischer Schicht DL6 und DL7 können ähnlich dem Material beziehungsweise dem Herstellungsprozess von dielektrischer Schicht DL5 sein. Zum Beispiel können dielektrische Schicht DL6 und DL7 aus Vergussmassen, Gussunterfüllungen, Epoxiden, Harzen oder dergleichen hergestellt sein. Die Herstellungsprozesse können auch Abgabe-, Aushärtungs- und Planarisierungsprozesse umfassen. Es ist klar, dass obwohl die drei RDL-Schichten DL5, DL6 und DL7 als ein Beispiel verwendet werden, die Zahl von RDL-Schichten in der oberen Umverteilungsstruktur zwei, vier, fünf oder mehr in Übereinstimmung mit manchen Ausführungsformen sein kann. In einem nachfolgenden Prozess können leitende Merkmale 48, die Unter-Löthöcker-Metallurgien (UBMs) sein können, hergestellt werden.
  • Umverteilungsstruktur 50 ist daher durch die Prozesse wie in 4 bis 11 gezeigt hergestellt. In Übereinstimmung mit manchen Ausführungsformen weist Umverteilungsstruktur 50 untere Umverteilungsstruktur 50A und obere Umverteilungsstruktur 50B auf. Die dielektrischen Schichten DL5, DL6 und DL7 in der oberen Umverteilungsstruktur 50B können dicker als eine beliebige der dielektrischen Schichten DL1, DL2, DL3 und DL4 in der unteren Umverteilungsstruktur 50A sein. Zum Beispiel kann die Dicke von DL5, DL6 und DL7 in der oberen Umverteilungsstruktur 50B gleich zwei Mal (oder mehr) der Dicke der dielektrischen Schichten DL1, DL2, DL3 und DL4 in der unteren Umverteilungsstruktur 50A sein. Die Metallleitungen und Pads in der oberen Umverteilungsstruktur 50B können auch größere Dicken, Teilungen, Abstände usw. aufweisen als die Metallleitungen und Pads in der unteren Umverteilungsstruktur 50A. In Übereinstimmung mit manchen Ausführungsformen können die RLDs in der unteren Umverteilungsstruktur 50A zur Signalweiterleitung von Package-Komponenten an IO-Dies 26B (14) verwendet werden und zum Verbinden mit den Stromleitungen in der oberen Umverteilungsstruktur 50B verwendet werden. Die RDLs in der oberen Umverteilungsstruktur 50B können für Stromweiterleitung verwendet werden und die RDLs in der oberen Umverteilungsstruktur 50B können mit Strommodulen verbunden werden. Die RDLs in der oberen Umverteilungsstruktur 50B können für Stromweiterleitung verwendet werden oder auch nicht.
  • In Bezug auf 12 sind elektrische Verbinder 56 an der Oberfläche von Umverteilungsstruktur 50 hergestellt. Der jeweilige Prozess ist als Prozess 218 in dem Prozessablauf 200 in 40 veranschaulicht. Elektrische Verbinder 56 und die RDLs in der Umverteilungsstruktur 50 sind elektrisch mit Package-Komponenten 26 verbunden. In der gesamten Beschreibung wird die Struktur über der dielektrischen Pufferschicht (oder Trennfilm 22, falls die dielektrische Pufferschicht nicht hergestellt ist) gemeinsam als rekonstruierter Wafer 100 bezeichnet.
  • In einem nachfolgenden Prozess wird der rekonstruierte Umverteilungsstrukturwafer 100 von Träger 20 zum Beispiel entbondet, indem Laser auf Trennfilm 22 gestrahlt wird, um Trennfilm 22 zu zersetzen, sodass der rekonstruierte Wafer 100 von Träger 20 getrennt werden kann. Der jeweilige Prozess ist als Prozess 220 in dem Prozessablauf 200 in 40 veranschaulicht. In Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung werden DAFs 24 zum Beispiel in einem Reinigungsprozess oder einem Schleifprozess entfernt. Der resultierende rekonstruierte Wafer 100 ist in 13 gezeigt. In einem nachfolgenden Prozess wird der rekonstruierte Wafer 100, der alle der Vorrichtungsdies 26 darin aufweisen kann, an zusätzliche Package-Komponenten 49, wie Strommodule, integrierte passive Bauelemente (IPDs) und/oder dergleichen gebondet. Zum Beispiel können die Strommodule Pulsbreitenmodulationsschaltungen (PWM-Schaltungen) zum Regulieren von Strom aufweisen. Zusätzlich können Fassungen, Stifte oder dergleichen mit den IO-Dies 26B verbunden sein (14). Rekonstruierter Wafer 100 kann nicht vor dem Bonding an Package-Komponenten 49 gesägt werden. Alternativ können nichtfunktionelle Randteile (die keine Package-Komponenten darin aufweisen) des rekonstruierten Wafers 100 geschnitten werden.
  • 14 veranschaulicht eine Draufsicht vom rekonstruierten Wafer 100. Die Package-Komponenten 26 sind veranschaulicht. In Übereinstimmung mit manchen Ausführungsformen weisen Package-Komponenten Kern-Package-Komponenten 26A und IO-Dies (oder Packages ) 26B auf. Kern-Package-Komponenten 26A können als ein Array oder andere sich wiederholende Anordnungen, wie eine Wabenstruktur, ausgelegt sein. In Übereinstimmung mit manchen Ausführungsformen sind die Kern-Package-Komponenten 26A identisch miteinander und weisen identische Strukturen und identische Funktionen auf. IO-Dies 26B können das Array umgebend ausgelegt sein, das aus Kern-Package-Komponenten 26A hergestellt ist. Es kann auch Fassungen (nicht gezeigt) in dem Umfangsbereich vom rekonstruierten Wafer 100 geben.
  • 15 veranschaulicht die Draufsicht einer von Kern-Package-Komponenten 26A und Strom-/Erdungspadstapel 52, die einen Mittelbereich 26CR von Kern-Package-Komponente 26A überlappen. In der gesamten Beschreibung weisen Strom-/Erdungspadstapel 52 die Strompads für Stromversorgungspads, wie WD-Pads, und elektrische Erdungspads (wie VSS-Pads) auf. Falls negative Stromversorgungsspannungen übernommen sind, werden Strom-/Erdungspadstapel 52 auch die Strompads für negative Stromversorgungsspannungen aufweisen. Zusätzlich kann es einige Dummypadstapel geben, die elektrisch massefrei sind. Da die Dummypadstapel verwendet werden, um den Strukturladeeffekt von anderen Strompadstapeln zu verringern, werden sie auch als Strom-/Erdungsstapel 52 bezeichnet.
  • Mittelbereich 26CR ist von Umfangsbereich 26PR umgeben, der einen Ring bildet, der Mittelbereich 26CR umgibt. Strompadstapel 52 weisen die Strompads in RDL-Schicht RDL1 bis zu einer oberen RDL-Schicht RDLn auf, wobei „n“ eine Ganzzahl gleich 2 oder größer sein kann. Strom-/Erdungspadstapel 52 weisen auch Strompads in allen der RDLs zwischen RDL-Schicht RDL1 und RDL-Schicht RDLn auf. Zum Beispiel, wenn n gleich 3 ist, weisen Strom-/Erdungspadstapel 52 die Strompads in jeder von RDL-Schicht RDL1, RDL2 und RDL3 auf. Ganzzahl n ist auch um mindestens 1 kleiner als die Gesamtzahl von Schichten von RDLs im rekonstruierten Wafer 10 und kann um 2 oder 3 kleiner sein. Zum Beispiel kann in dem wie in 13 gezeigten Beispiel, in dem die Gesamtzahl von RDL-Schichten 6 ist, „n“ 5, 4, 3 oder 2 sein. 17 und 18 veranschaulichen manche Beispiele, wobei Strom-/Erdungspadstapel 52 einen positiven Strompadstapel 52-P und einen Erdungsstrompadstapel 52-G aufweisen. Jeder von Strom-/Erdungspadstapeln 52 weist Strompads pad-RDL1, pad-RDL2 und pad-RDL3 in RDL-Schicht RDL1, RDL2 beziehungsweise RDL3 auf.
  • Wieder in Bezug auf 15 befindet sich in Mittelbereich 26CR keine horizontale Stromweiterleitung nebst den Strompads in Strom-/Erdungspadstapeln 52. In Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung sind Strom-/Erdungspadstapel 52 vollständig voneinander durch die dielektrischen Schichten, wie DL1, DL2 und DL3 getrennt, wie in 13, 17 und 18 gezeigt und es gibt kein leitendes Merkmal zwischen den Strom-/Erdungspadstapeln 52 in dem Mittelbereich 26CR. In der in 15 gezeigten Draufsicht kann es keine Strompads in einem beliebigen Strompadstapel 52 geben, der ein beliebiges anderes Strompad in anderen Strompadstapeln überlappt und kein Strompadstapel 52 weist einen beliebigen Rand mit dem Rand eines beliebigen anderen Strompadstapels 52 auf. Signalleitungen (nicht gezeigt) können im Umfangsbereich 26PR verteilt sein und in dem Abstand zwischen benachbarten Package-Komponenten 26 (in der in 14 gezeigten Draufsicht) verteilt sein, sodass Signale von Kern-Package-Komponenten 26A an IO-Dies 26B weitergeleitet werden können, wie in 14 gezeigt. Außerdem gibt es keine Signal-RDLs, die zwischen Strom-/Erdungspadstapeln 52 gebildet sind.
  • AN der rechten Seite von 15 ist eine Draufsicht von einem von Strom-/Erdungspadstapeln 52 veranschaulicht. Der Strompadstapel 52 weist Strompads pad-RDL1, pad-RDL2 und pad-RDL3 in RDL-Schicht RDL1, RDL2 beziehungsweise RDL3 auf. In der gesamten Beschreibung ist eine Zahl an die Bezeichnung „pad-RDL“ angehängt, um zu zeigen, in welcher RDL-Schicht das entsprechende Strompad liegt. Es kann auch auf ein Strompad in einem Strompadstapel Bezug genommen werden, ohne die Zahl der jeweiligen RDL-Schicht zu nennen. Zum Beispiel kann ein Strompad als „pad-RDL1“ bezeichnet werden, um zu zeigen, dass es in RDL-Schicht 1 ist, oder kann als „pad-RDL“ bezeichnet werden, um zu zeigen, dass es ein Pad in einem Strom-/Erdungspadstapel ist. Zum Zweck der Betrachtung sind Strompads pad-RDL1, pad-RDL2 und pad-RDL3 versetzt gezeigt. In anderen Ausführungsformen können manche oder alle der entsprechenden Ränder von Strompad pad-RDL1, pad-RDL2 und pad-RDL3 ausgerichtet oder relativ zu einander verschoben sein, wie in den nachfolgenden Absätzen besprochen wird. In Übereinstimmung mit manchen Ausführungsformen sind die Strompads in den Strom-/Erdungspadstapeln 52 feste Metallpads ohne Löcher darin. In Übereinstimmung mit manchen Ausführungsformen können Ausgasungslöcher 54 in den Strompads hergestellt sein, wobei die Ausgasungslöcher mit dielektrischen Materialien gefüllt sind. In 15 sind Ausgasungslöcher 54 unter Verwendung strichlierter Linien gezeigt, um darzustellen, dass sie hergestellt sein können oder auch nicht. Durchkontaktierungen (wie Durchkontaktierungen via3) sind hergestellt, um die Metallpads in den benachbarten RDL-Schichten zu verschalten. In den nachfolgenden 16 bis 37 sind die Ausgasungslöcher 54 nicht gezeigt, während sie in jeder dieser Figuren hergestellt sein können oder auch nicht. In manchen Beispielen sind die Ausmaße (wie Längen, Breiten, Durchmesser usw.) der Pads in Strompadstapel 52 in der Spanne zwischen ungefähr 20 µm und 50 µm, während die Ausmaße größer oder kleiner sein können.
  • Wie in 13 gezeigt, kann der rekonstruierte Wafer 100 eine Vielzahl von Package-Komponenten 26 aufweisen und daher ist eine Vielzahl von Strompads zum Versorgen von Strom und Erdung hergestellt. Die unteren dielektrischen Schichten, wie DL1, DL2 und DL3, können relativ dünn sein und auch die RDLs in RDL-Schicht RDL1, RDL2 und RDL3 sind relativ schmal mit relativ kleinen Abständen. Dementsprechend ist es wahrscheinlicher, dass die Stromumverteilungsleitung in unteren dielektrischen Schichten an Problemen wie elektrischem Kurzschluss leiden. Zum Beispiel können manche unerwünschten Teilchen, die in dem Herstellungsprozess erzeugt werden, eine positive Stromleitung/ein positives Strompad mit einer benachbarten unterliegenden Erdungsleitung/einem benachbarten unterliegenden Erdungspad kurzschließen, falls die positive Stromleitung/das positive Strompad die Erdungsleitung/das Erdungspad überlappt, was Bauelementversagen verursacht. Dementsprechend werden Strom-/Erdungspadstapel 52 für vertikale Strom-/Erdungsverbindung verwendet und werden nicht für seitliche Weiterleitung von Strom und elektrische Erdung verwendet. Durch dieses Design weist die Stromverteilungsstruktur in der unteren dielektrischen Schicht individuelle Strom-/Erdungspadstapel 52 auf und eine positive Stromleitung/ein positives Strompad wird keine andere Stromleitung/keine anderes Strompad überlappen. Die Möglichkeit von elektrischem Kurzschluss wird verringert. Andererseits, da die obere Stromumverteilungsstruktur, wie es etwa in RDL-Schichten RDL6, RDL5 (manchmal umfassend RDL4) der Fall ist, relativ breit mit größeren Abständen ist, ist die Möglichkeit eines elektrischen Kurzschlusses gering und diese Schichten können für seitliche Stromweiterleitung verwendet werden und seitliche Strom-RDLs können hergestellt werden, ohne diskrete Strompadstapel herzustellen.
  • 16 veranschaulicht eine Draufsicht von zwei benachbarten Strom-/Erdungspadstapeln 52 mit den Abständen zwischen den Strompads markiert. In der gesamten Beschreibung wird der Ausdruck „Zwischenschichtabstand“ verwendet, um sich auf den Abstand zwischen zwei Strompads zu beziehen, die in unterschiedlichen RDL-Schichten sind und der Ausdruck „Innerschichtabstand“ wird verwendet, um sich auf den Abstand zwischen zwei Strom-/Erdungspads zu beziehen, die in derselben RDL-Schicht sind. In dem in 16 gezeigten Beispiel sind Abstand S1 und S2 der Zwischenschichtabstand von Strom-/Erdungspads in zwei unmittelbar benachbarten Schichten. Zum Beispiel ist Abstand S1 der Zwischenschichtabstand zwischen einem Strom-/Erdungspad in RDL-Schicht RDL1 und einem Storm-/Erdungspad in RDL-Schicht RDL2 und Abstand S2 ist der Zwischenschichtabstand zwischen einem Storm-/Erdungspad in RDL-Schicht RDL2 und einem Strom-/Erdungspad in RDL-Schicht RDL3. Die Zwischenschichtabstände (wie S1 und S2) von zwei Strompads sind in zwei unmittelbar benachbarten RDL-Schichten und die Innerschichtabstände designt, kleiner als ein Schwellenwert zu sein, dass der elektrische Kurzschluss nicht auftreten wird. Zum Beispiel können die unerwünschter Weise in dem Herstellungsprozess erzeugten Partikel Größen kleiner als 10 µm aufweisen. Dementsprechend können die Innerschichtabstände und Zwischenschichtabstände S1, S2 und S3 definiert sein, größer als 10 µm zu sein, sodass falls ein Partikel eines der Strompads kontaktiert, das Partikel nicht im Stande sein wird, benachbarte Strompads zu kontaktieren, um die Strompads kurzzuschließen.
  • 17 veranschaulicht zwei benachbarte Strom-/Erdungspadstapel 52. Der obere Teil von 17 veranschaulicht eine Querschnittsansicht und der untere Teil veranschaulicht eine Draufsicht. In manchen Beispielen ist einer der Strom-/Erdungspadstapel 52 ein Strompadstapel 52-P und der andere ist ein Erdungspadstapel 52-G. Die Ränder der oberen Strompads in oberen RDL-Schichten sind vertikal mit den Rändern der unteren Strompads ausgerichtet. Wie n dem unteren Teil von 17 gezeigt, können die Strompads in unterschiedlichen RDLs dieselbe Größe und dieselbe Form aufweisen und die oberen Strompads können die jeweiligen unteren Strompads vollständig überlappen.
  • 18 veranschaulicht zwei benachbarte Strom-/Erdungspadstapel 52. Der obere Teil von 18 veranschaulicht eine Querschnittsansicht und der untere Teil veranschaulicht eine Draufsicht. Manche oder alle Ränder der oberen Strompads in oberen RDL-Schichten können mit den Rändern der unteren Strompads fehlausgerichtet sein, während andere Ränder ausgerichtet oder fehlausgerichtet sein können. Wie in dem unteren Teil von 18 gezeigt, können die Strompads in unterschiedlichen RDLs unterschiedliche Größen und/oder unterschiedliche Formen aufweisen.
  • Wie in 17 und 18 gezeigt, ist jeder der Strom-/Erdungspadstapel 52 elektrisch mit einem der elektrischen Verbinder 34 in der jeweiligen unterliegenden Package-Komponente 26A verbunden. Es kann eine Eins-zu-Eins-Übereinstimmung zwischen den Strom-/Erdungspadstapeln 52 und den jeweiligen verbindenden elektrischen Verbindern 34 geben. Andererseits können manche der elektrischen Verbinder 34 der Package-Komponente 26A zur Signalweiterleitung verwendet werden und nicht mit Strom-/Erdungspadstapeln 52 verbunden sein. Die elektrischen Signalverbinder 34 können in dem Umfangsbereich 26PR (15) der entsprechenden Package-Komponente 26A angeordnet sein. Die elektrischen Verbinder 35 für Strom und Erdung können in dem Mittelbereich 26CR der entsprechenden Package-Komponente 26A angeordnet sein.
  • 19 und 20 veranschaulichen manche überlappende Schemata der Strompads in demselben Strompadstapel 52. Die Strompads in demselben Strompadstapel 52 können dieselbe Draufsichtgröße und dieselbe Draufsichtform aufweisen, mit allen entsprechenden Rändern ausgerichtet. Alternativ kann ein Strompad sein entsprechendes unterliegendes Strompad (seine entsprechenden unterliegenden Strompads) teilweise überlappen. Ein Strompad wird jedoch mindestens einen Teil seines unmittelbar unterliegenden Strompads überlappen, sodass eine Durchkontaktierung (Durchkontaktierungen) hergestellt sein können, die Strompads zu verschalten. 19 veranschaulicht die überlappenden Strompads, wobei die Strompads relativ zueinander versetzt (verschoben) sind, um Spannung zu verringern. Jedes obere Strompad überlappt mindestens einen Abschnitt von jedem der unterliegenden Strompads. 20 veranschaulicht die überlappenden Strompads in Übereinstimmung mit manchen Ausführungsformen, wobei das Strompad pad-RDL3 das unmittelbar unterliegende Pad pad-RDL2 überlappt und nicht Pad pad-RDL1 überlappt, das nicht unmittelbar dem pad-RDL3 unterliegt. In Übereinstimmung mit manchen Ausführungsformen ist die Verschiebung „x“ eines Pads in Breitenrichtung des Pads relativ zu seinem unmittelbar unterliegenden Pad kleiner als oder gleich W/2, wobei W die Breite des (der) Pads ist. Die Verschiebung „y“ eines Pads in Längsrichtung des Pads relativ zu seinem unmittelbar unterliegenden Pad ist kleiner als oder gleich L/2, wobei L die Länge des (der) Pads ist.
  • 21 und 22 veranschaulichen, dass die Strom-/Erdungspadstapel 52 sich in eine unterschiedliche Zahl von RDL-Schichten erstrecken können. Wie in vorangehender 17 und 18 gezeigt, können sich Strom-/Erdungspadstapel 52 in RDL-Schicht RDL1, RDL2 und RDL3 erstrecken. Strom-/Erdungspadstapel 52 können sich auch in alle RDL-Schichten in der unteren Umverteilungsstruktur 50A erstrecken und erstrecken sich nicht in irgendeine RDL-Schicht in der oberen Umverteilungsstruktur 50B. Da die untere Umverteilungsstruktur 50A (siehe 13) dünner ist und kleinere Abstände zwischen benachbarten RDLs aufweist, kann eine Herstellung der Strom-/Erdungspadstapel 52 in der unteren Umverteilungsstruktur 50A, die sich aber nicht in die obere Umverteilungsstruktur 50b erstrecken, den Vorteil maximieren, elektrischen Kurzschluss zu verringern, der wahrscheinlicher in der unteren Umverteilungsstruktur 50A auftritt, ohne die Stromweiterleitungsfähigkeit in der oberen Umverteilungsstruktur 50B zu opfern. 21 veranschaulicht manche Ausführungsformen, in denen Strom-/Erdungspadstapel 52 sich in RDL-Schicht RDL1 und RDL2 erstrecken können und sich nicht in RDL-Schichten RDL3, RDL4, RDL5, RDL6 und dergleichen erstrecken. 22 veranschaulicht manche Ausführungsformen, in denen Strom-/Erdungspadstapel 52 sich in RDL-Schichten RDL1, RDL2, RDL3 und RDL4 erstrecken und sich nicht in RDL-Schichten RDL5, RDL6 und dergleichen erstrecken.
  • 23, 24 und 25 veranschaulichen, dass die Strompads in Strompadstapeln beliebige Formen und Größen aufweisen können und die Formen und Größen von Strompads in demselben Strompadstapel dieselben oder unterschiedlich voneinander sein können. Zum Beispiel weisen in 23 die Strompads rechteckige Formen auf und weisen dieselbe Form und dieselbe Größe auf. Die Größen und die Formen unterschiedlicher Strompads in demselben Strompadstapel 52 können auch dieselben oder unterschiedlich voneinander sein. In 24 weisen die Strompads unterschiedliche Formen und Größen auf und das oberste Pad pad-RDL3 weist mindestens einen Abschnitt auf, der jedes der unterliegenden Strompads überlappt. In 25 weisen die Strompads unterschiedliche Formen und Größen auf und das oberste Pad pad-RDL3 überlappt keinen Abschnitt von Pad pad-RDL1.
  • 26 und 27 veranschaulichen, wie Durchkontaktierungen hergestellt sind, um benachbarte Strompads in demselben Strompadstapel 52 zu verschalten. In 26 sind zwei benachbarte Strompads durch eine einzelne Durchkontaktierung verbunden. In 27 sind zwei benachbarte Strompads durch eine Vielzahl von Durchkontaktierungen verbunden. Es ist klar, dass die Strompads Ausgasungslöcher (siehe Ausgasungslöcher 54 in 15) aufweisen können und die Stellen und Größen der Durchkontaktierungen zugeordnet sind, um die Ausgasungslöcher zu vermeiden.
  • In 28 weisen die Strompads selbe oder unterschiedliche Formen und/oder selbe oder unterschiedliche Größen auf und das oberste Pad pad-RDL3 weist mindestens einen Abschnitt auf, der das unterste Pad pad-RDL1 überlappt. In 29 weisen die Strompads auch selbe oder unterschiedliche Formen und/oder selbe oder unterschiedliche Größen auf und das oberste Pad pad-RDL3 überlappt keinen Abschnitt von Pad pad-RDL1.
  • Wie in vorangehenden Absätzen angesprochen, kann der Zwischenschichtabstand von benachbarten Strom-/Erdungspadstapel größer als ungefähr 10 um sein, wenn der Zwischenschichtabstand zwischen zwei Metallpads in zwei unmittelbar benachbarten RDL-Schichten ist. Andererseits kann diese Einschränkung gelockert werden, wenn der Zwischenschichtabstand zwischen zwei Metallpads in zwei nicht-unmittelbar benachbarten RDL-Schichten ist. Zum Beispiel veranschaulicht 30, dass ein oberstes Pad pad-RDL3 von dem untersten Pad Pad_RDL1 in einem benachbarten Strompadstapel durch Abstand S4 beabstandet ist, der größer als 10 µm, gleich 10 µm oder kleiner als 10 µm sein kann. 32 veranschaulicht, dass ein oberstes Pad pad-RDL3 das unterste Pad Pad_RDL1 in einem benachbarten Strompadstapel überlappt. Da der vertikale Abstand zwischen den Pads in nicht-unmittelbar benachbarten RDL-Schichten (wie Pad pad-RDL3 und pad-RDL1) groß ist, ist das Risiko von elektrischem Kurzschluss selbst dann niedrig, falls eine Überlappung auftritt.
  • 32 veranschaulicht manche beispielhafte Formen von Strompads in Strompadstapeln in Übereinstimmung mit manchen Ausführungsformen. Manche beispielhafte Formen weisen Rechtecke mit rechten Winkeln, Rechtecke mit abgerundeten Ecken, Hexagone, Oktagone, Kreise oder dergleichen auf.
  • 33 und 34 veranschaulichen das Layout von Strom-/Erdungspadstapeln 52. 33 veranschaulicht eine beispielhafte Form, in der Strom-/Erdungspadstapel 52 als ein Array angeordnet sind. 34 veranschaulicht eine beispielhafte Form, in der Strom-/Erdungspadstapel 52 als eine andere Struktur als ein Array angeordnet sind. Zum Beispiel können die Strom-/Erdungspadstapel 52 angeordnet sein, eine Wabenstruktur oder irgendeine andere sich wiederholende Struktur aufzuweisen. Die Strom-/Erdungspadstapel 52 können auch angeordnet sein, sich nichtwiederholende Strukturen aufzuweisen.
  • 35, 36 und 37 veranschaulichen die Anordnungen von benachbarten Strompadstapeln. Es ist klar, dass ob ein Strompadstapel als ein Strompadstapel oder ein Erdungspadstapel designt ist, von dem Layout der unterliegenden elektrischen Verbinder in der entsprechenden unterliegenden Package-Komponente 26A abhängt und ein beliebiges Layout übernommen werden kann. Zum Beispiel veranschaulicht 35, dass vier benachbarte Strom-/Erdungspadstapel 52 drei positive Strompadstapel 52-P und einen Erdungspadstapel 52-G aufweisen. 36 veranschaulicht, dass vier benachbarte Strom-/Erdungspadstapel 52 zwei positive Strompadstapel 52-P und zwei Erdungspadstapel 52-G aufweisen. 36 veranschaulicht, dass vier benachbarte Strom-/Erdungspadstapel 52 zwei positive Strompadstapel 52-P und zwei Erdungspadstapel 52-P aufweisen, die sich in jeder Reihe und jeder Spalte abwechseln.
  • 38 und 39 veranschaulichen die Anordnung der Metallleitungen/-pads in der oberen Umverteilungsstruktur 50B. 38 veranschaulicht, dass manche Strompads und Stromumverteilungsleitungen in der oberen Umverteilungsstruktur 50B Ränder aufweisen, die mit den Rändern der entsprechenden unterliegenden Stromumverteilungsleitungen in der oberen Umverteilungsstruktur 50B ausgerichtet sind. Zum Beispiel haben die Strompads/-Leitungen in RDL-Schicht RDL4 und RDL5 Ränder, die mit den Rändern der entsprechenden unterliegenden Strompads/-leitungen in RDL4 ausgerichtet sind. In 39 können die Strompads und Stromumverteilungsleitungen in der oberen Umverteilungsstruktur 50B die entsprechenden unterliegenden Stromumverteilungsleitungen in der oberen Umverteilungsstruktur 50B überlappen. Zum Beispiel überlappt ein(e) Strom-/Erdungspad/-leitung ein(e) benachbarte(s) Strom-/Erdungspad/-leitung in RDL-Schicht RDL4, welche(s) benachbarte Strom-/Erdungspad/- leitung in RDL-Schicht RDL4 mit einem Strompadstapel verbunden ist.
  • Die Ausführungsformen der vorliegenden Offenbarung weisen manche vorteilhaften Merkmale auf. Indem Strompadstapel in mindestens dem unteren Abschnitt der unteren Umverteilungsstruktur als diskrete Strom-/Erdungspadstapel 52 hergestellt werden, die voneinander beabstandet sind, wird das Risiko Strom zu einer elektrischen Erdung kurzzuschließen, verringert. Die Ausführungsformen der vorliegenden Offenbarung führen zu keiner Erhöhung der aufgetretenen Herstellungskosten, weil die Ausführungsformen die Änderung von Fotolithografiemasken involvieren und nicht die Änderung der Herstellungsprozesse involvieren.
  • Die Erfindung betrifft ein Verfahren aufweisend die Schritte: Verkapseln einer Vielzahl von Package-Komponenten in einem Verkapselungsmaterial; Herstellen einer ersten Vielzahl von Umverteilungsschichten über und elektrisches Koppeln mit der Vielzahl von Package-Komponenten, wobei die erste Vielzahl von Umverteilungsschichten eine Vielzahl von Strom-/Erdungspadstapeln aufweist, wobei jeder der Vielzahl von Strom-/Erdungspadstapeln ein Pad in jeder der ersten Vielzahl von Umverteilungsschichten aufweist und wobei die Vielzahl von Strom-/Erdungspadstapel eine Vielzahl von Strompadstapeln aufweist; und eine Vielzahl von Erdungspadstapeln, wobei die Pads jedes Strom-/Erdungspadstapels jeweils versetzt zueinander übereinandergestapelt sind, wobei jedes obere Pad einen ersten Abschnitt aufweist, der einen Abschnitt eines unteren Pads überlappt, und einen zweiten Abschnitt aufweist, der sich über die Kanten des unteren Pads hinaus erstreckt, wobei das oberste Pad keinen Abschnitt des untersten Pads überlappt; und Bilden mindestens einer zweiten Umverteilungsschicht über der ersten Vielzahl von Umverteilungsschichten, wobei die mindestens eine zweite Umverteilungsschicht Stromleitungen und elektrische Erdungsleitungen aufweist, die die Vielzahl von Strom-/Erdungspadstapel elektrisch verbinden. In einer Ausführungsform umfasst die Herstellung der ersten Vielzahl von Umverteilungsschichten Aufbringen einer Polymerschicht; Strukturieren der Polymerschicht, um Durchkontaktierungsöffnungen herzustellen; und Plattieren der ersten Vielzahl von Umverteilungsschichten über der Polymerschicht, wobei Durchkontaktierungen simultan in den Durchkontaktierungsöffnungen plattiert werden. In einer Ausführungsform umfasst die Herstellung der mindestens einen zweiten Umverteilungsschicht Herstellung der Stromleitungen und der elektrischen Erdungsleitungen; Herstellung zusätzlicher Durchkontaktierungen über den Stromleitungen und den elektrischen Erdungsleitungen und diese kontaktierend; Gießen der Stromleitungen, der elektrischen Erdungsleitungen und der zusätzlichen Durchkontaktierungen in einer Vergussmasse; und Planarisieren der Vergussmasse und der zusätzlichen Durchkontaktierungen. In einer Ausführungsform befindet sich die Vielzahl von Strom-/Erdungspadstapeln direkt über einer der Vielzahl von Package-Komponenten und wobei in einer Draufsicht der Vielzahl von Package-Komponenten die Vielzahl von Strom-/Erdungspadstapeln voneinander beabstandet sind. In einer Ausführungsform befindet sich die Vielzahl von Strom-/Erdungspadstapeln direkt über einer der Vielzahl von Package-Komponenten und wobei in einer Draufsicht die Vielzahl von Package-Komponenten die Vielzahl von Strom-/Erdungspadstapeln als ein Array angeordnet sind. In einer Ausführungsform umfasst das beanspruchte Verfahren weiter Platzieren der Vielzahl von Package-Komponenten über einem Träger; und nachdem die mindestens eine zweite Umverteilungsschicht hergestellt ist, Entbonden des Trägers von der Vielzahl von Package-Komponenten. In einer Ausführungsform bilden die Vielzahl von Package-Komponenten, die erste Vielzahl von Umverteilungsschichten und die mindestens eine zweite Umverteilungsschicht einen rekonstruierten Wafer und das Verfahren umfasst weiter Bonden des rekonstruierten Wafers an eine zusätzliche Package-Komponente. In einer Ausführungsform überlappt die Vielzahl von Strom-/Erdungspadstapeln gemeinsam einen Mittelbereich einer der Vielzahl von Package-Komponenten und die erste Vielzahl von Umverteilungsschichten sind frei von Signalleitungen zwischen der Vielzahl von Strom-/Erdungspadstapeln.
  • Die Erfindung betrifft ferner ein Package aufweisend: eine Package-Komponente; ein Verkapselungsmaterial, das die Package-Komponente darin verkapselt; eine erste Vielzahl von dielektrischen Schichten über der Package-Komponente und dem Verkapselungsmaterial; eine erste Vielzahl von Umverteilungsschichten, die sich in die erste Vielzahl von dielektrischen Schichten erstrecken, wobei die erste Vielzahl von Umverteilungsschichten eine Vielzahl von Strom-/Erdungspadstapeln aufweist, die als ein Array angeordnet sind, das die Package-Komponente überlappt, wobei die Vielzahl von Strom-/Erdungspadstapeln eine Vielzahl von Strompadstapeln und eine Vielzahl von Erdungspadstapeln aufweist, wobei jeder der Vielzahl von Strom-/Erdungspadstapeln ein Pad in jeder der ersten Vielzahl von Umverteilungsschichten aufweist, wobei die Pads jedes Strom-/Erdungspadstapels jeweils versetzt zueinander übereinandergestapelt sind, wobei jedes obere Pad einen ersten Abschnitt aufweist, der einen Abschnitt eines unteren Pads überlappt, und einen zweiten Abschnitt aufweist, der sich über die Kanten des unteren Pads hinaus erstreckt, wobei das oberste Pad keinen Abschnitt des untersten Pads überlappt; eine zweite Vielzahl von dielektrischen Schichten über der ersten Vielzahl von Umverteilungsschichten; und eine zweite Vielzahl von dielektrischen Schichten über der ersten Vielzahl von Umverteilungsschichten. In einer Ausführungsform, in einer Draufsicht der Package-Komponente, weist die Vielzahl von Strom-/Erdungspadstapeln eine selbe Form auf und sind voneinander beabstandet. In einer Ausführungsform weist die Vielzahl von Strom-/Erdungspadstapeln größere Abstände als ungefähr 10 µm auf. In einer Ausführungsform, in jedem der Vielzahl von Strom-/Erdungspadstapeln, weisen alle Pads in der ersten Vielzahl von Umverteilungsschichten eine selbe Form auf und sind vertikal miteinander ausgerichtet. In einer Ausführungsform ist die erste Vielzahl von dielektrischen Schichten aus Polymeren hergestellt und die zweite Vielzahl von dielektrischen Schichten ist aus Vergussmassen hergestellt. In einer Ausführungsform weist die erste Vielzahl von dielektrischen Schichten drei oder mehr Schichten auf. In einer Ausführungsform befindet sich keine Signalleitung zwischen der Vielzahl von Strom-/Erdungspadstapeln.
  • Ferner betrifft die Erfindung ein Package aufweisend: eine Vielzahl von Package-Komponenten, wobei die Vielzahl von Package-Komponenten Bauelementdies aufweist; eine Vergussmasse, die die Vielzahl von Package-Komponenten darin verkapselt; eine erste Vielzahl von Umverteilungsschichten über und elektrisch verbunden mit der Vielzahl von Package-Komponenten, wobei die erste Vielzahl von Umverteilungsschichten eine Vielzahl von Metallpad-Arrays aufweist, wobei jedes der Metallpad-Arrays einen Mittelbereich einer der Vielzahl von Package-Komponenten überlappt und wobei jedes der Vielzahl von Metallpad-Arrays eine Vielzahl von Strom-/Erdungspadstapeln aufweist, wobei jeder der Vielzahl von Strom-/Erdungspadstapeln eine Vielzahl von übereinandergestapelten Metallpads aufweist, welche versetzt zueinander angeordnet sind, wobei jedes obere Metallpad einen ersten Abschnitt aufweist, der einen Abschnitt eines unteren Metallpads überlappt, und einen zweiten Abschnitt aufweist, der sich über die Kanten des unteren Metallpads hinaus erstreckt, wobei das oberste Metallpad keinen Abschnitt des untersten Metallpads überlappt; und eine zweite Vielzahl von Umverteilungsschichten über und elektrisch verbunden mit der ersten Vielzahl von Umverteilungsschichten. In einer Ausführungsform weist ein Strom-/Erdungspadstapel in einem der Metallpad-Arrays eine Vielzahl von Metallpads auf, die elektrisch verschaltet sind, und wobei die Vielzahl von Metallpads elektrisch mit einem Strompad oder einem elektrischen Erdungspad in einer jeweiligen unterliegenden Package-Komponente verbunden sind. In einer Ausführungsform weisen alle Metallpads in jedem der Vielzahl von Strom-/Erdungsstapeln eine selbe Größe und eine selbe Form auf.. In einer Ausführungsform weisen benachbarte Strom-/Erdungspadstapel in einem der Metallpad-Arrays größere Abstände als ungefähr 10 µm auf.

Claims (19)

  1. Verfahren, umfassend: Verkapseln einer Vielzahl von Package-Komponenten (26) in einem Verkapselungsmaterial (38); Herstellen einer ersten Vielzahl von Umverteilungsschichten (RDL1-RDL3) über und elektrisches Koppeln mit der Vielzahl von Package-Komponenten (26), wobei die erste Vielzahl von Umverteilungsschichten (RDL1-RDL3) eine Vielzahl von Strom-/Erdungspadstapeln (52) umfasst, wobei jeder der Vielzahl von Strom-/Erdungspadstapeln (52) ein Pad (pad-RDL1-pad-RDL3) in jeder der ersten Vielzahl von Umverteilungsschichten (RDL1-RDL3) aufweist und wobei die Vielzahl von Strom- /Erdungspadstapeln (52) aufweist: eine Vielzahl von Strompadstapeln (52-P); und eine Vielzahl von Erdungspadstapeln (52-G), wobei die Pads (pad-RDL1-pad-RDL3) jedes Strom-/Erdungspadstapels (52) jeweils versetzt zueinander übereinandergestapelt sind, wobei jedes obere Pad (pad-RDL1-pad-RDL3) einen ersten Abschnitt aufweist, der einen Abschnitt eines unteren Pads (pad-RDL1-pad-RDL3) überlappt, und einen zweiten Abschnitt aufweist, der sich über die Kanten des unteren Pads (pad-RDL1-pad-RDL3) hinaus erstreckt, wobei das oberste Pad (pad-RDL3) keinen Abschnitt des untersten Pads (pad-RDL1) überlappt; und Herstellen mindestens einer zweiten Umverteilungsschicht (RDL4-RDL6) über der ersten Vielzahl von Umverteilungsschichten (RDL1-RDL3), wobei die mindestens eine zweite Umverteilungsschicht (RDL4-RDL6) Stromleitungen und elektrische Erdungsleitungen aufweist, die die Vielzahl von Strom-/Erdungspadstapeln (52) elektrisch verbinden.
  2. Verfahren nach Anspruch 1, wobei die Herstellung der ersten Vielzahl von Umverteilungsschichten (RDL1-RDL3) umfasst: Aufbringen einer Polymerschicht (DL1); Strukturieren der Polymerschicht (DL1), um Durchkontaktierungsöffnungen herzustellen; und Plattieren der ersten Vielzahl von Umverteilungsschichten (RDL1-RDL3) über der Polymerschicht (DL1), wobei Durchkontaktierungen (via1-via3) simultan in den Durchkontaktierungsöffnungen plattiert werden.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Herstellung der mindestens einen zweiten Umverteilungsschicht (RDL4-RDL6) umfasst: Bilden der Stromleitungen und der elektrischen Erdungsleitungen; Bilden zusätzlicher Durchkontaktierungen (via5) über und in Kontakt mit den Stromleitungen und den elektrischen Erdungsleitungen; Gießen der Stromleitungen, der elektrischen Erdungsleitungen und der zusätzlichen Durchkontaktierungen (via5) in einer Vergussmasse; und Planarisieren der Vergussmasse und der zusätzlichen Durchkontaktierungen (via5).
  4. Verfahren nach einem der vorstehenden Ansprüche, wobei sich die Vielzahl von Strom-/Erdungspadstapeln (52) direkt über einer der Vielzahl von Package-Komponenten (26) befindet und wobei in einer Draufsicht der Vielzahl von Package-Komponenten (26) die Vielzahl von Strom-/Erdungspadstapeln (26) voneinander beabstandet sind.
  5. Verfahren nach einem der vorstehenden Ansprüche, wobei sich die Vielzahl von Strom-/Erdungspadstapeln (52) direkt über einer der Vielzahl von Package-Komponenten (26) befindet und wobei in einer Draufsicht der Vielzahl von Package-Komponenten (26) die Vielzahl von Strom-/Erdungspadstapeln (26) als ein Array angeordnet ist.
  6. Verfahren nach einem der vorstehenden Ansprüche, weiter umfassend: Platzieren der Vielzahl von Package-Komponenten (26) über einem Träger (20); und nachdem die mindestens eine zweite Umverteilungsschicht (RDL4-RDL6) gebildet worden ist, Entbonden des Trägers (20) von der Vielzahl von Package-Komponenten (26).
  7. Verfahren nach einem der vorstehenden Ansprüche, wobei die Vielzahl von Package-Komponenten (26), die erste Vielzahl von Umverteilungsschichten (RDL1-RDL3) und die mindestens eine zweite Umverteilungsschicht (RDL4-RDL6) einen rekonstruierten Wafer (100) bilden und das Verfahren weiter Bonden des rekonstruierten Wafers (100) an eine zusätzliche Package-Komponente (49) umfasst.
  8. Verfahren nach einem der vorstehenden Ansprüche, wobei die Vielzahl von Strom-/Erdungspadstapeln (52) gemeinsam einen Mittelbereich (26CR) einer der Vielzahl von Package-Komponenten (26) überlappen und die erste Vielzahl von Umverteilungsschichten (RDL1-RDL3) frei von Signalleitungen zwischen der Vielzahl von Strom-/Erdungspadstapeln (52) ist.
  9. Package, aufweisend: eine Package-Komponente (26); ein Verkapselungsmaterial (38), das die Package-Komponente (26) darin verkapselt; eine erste Vielzahl von dielektrischen Schichten (DL1-DL4) über der Package-Komponente (26) und dem Verkapselungsmaterial (38); eine erste Vielzahl von Umverteilungsschichten (RDL1-RDL3), die sich in die erste Vielzahl von dielektrischen Schichten (DL1-DL4) erstreckt, wobei die erste Vielzahl von Umverteilungsschichten (RDL1-RDL3) eine Vielzahl von Strom-/Erdungspadstapeln (52) aufweist, die als ein Array angeordnet sind, das die Package-Komponente (26) überlappt, wobei die Vielzahl von Strom-/Erdungspadstapeln (52) eine Vielzahl von Strompadstapeln (52-P) und eine Vielzahl von Erdungspadstapeln (52-G) aufweist, wobei jeder der Vielzahl von Strom-/Erdungspadstapeln (52) ein Pad (pad-RDL1-pad-RDL3) in jeder der ersten Vielzahl von Umverteilungsschichten (RDL1-RDL3) aufweist, wobei die Pads (pad-RDL1-pad-RDL3) jedes Strom-/Erdungspadstapels (52) jeweils versetzt zueinander übereinandergestapelt sind, wobei jedes obere Pad (pad-RDL1-pad-RDL3) einen ersten Abschnitt aufweist, der einen Abschnitt eines unteren Pads (pad-RDL1-pad-RDL3) überlappt, und einen zweiten Abschnitt aufweist, der sich über die Kanten des unteren Pads (pad-RDL1-pad-RDL3) hinaus erstreckt, wobei das oberste Pad (pad-RDL3) keinen Abschnitt des untersten Pads (pad-RDL1) überlappt; eine zweite Vielzahl von dielektrischen Schichten (DL5-DL7) über der ersten Vielzahl von Umverteilungsschichten (RDL1-RDL3); und eine zweite Vielzahl von Umverteilungsschichten (RDL4-RDL6) über der ersten Vielzahl von Umverteilungsschichten (RDL1-RDL3).
  10. Package nach Anspruch 9, wobei in einer Draufsicht der Package-Komponente (26) die Vielzahl von Strom-/Erdungspadstapeln (52) eine selbe Form aufweisen und voneinander beabstandet sind.
  11. Package nach Anspruch 10, wobei die Vielzahl von Strom-/Erdungspadstapeln (52) größere Abstände (S1-S3) als ungefähr 10 µm aufweisen.
  12. Package nach einem der vorstehenden Ansprüche 9 bis 11, wobei in jedem der Vielzahl von Strom-/Erdungspadstapeln (52) alle Pads (pad-RDL1-pad-RDL3) in der ersten Vielzahl von Umverteilungsschichten (RDL1-RDL3) eine selbe Form aufweisen und vertikal miteinander ausgerichtet sind.
  13. Package nach einem der vorstehenden Ansprüche 9 bis 12, wobei die erste Vielzahl von dielektrischen Schichten (DL1-DL4) aus Polymeren hergestellt ist und die zweite Vielzahl von dielektrischen Schichten (DL5-DL7) aus Vergussmassen hergestellt sind.
  14. Package nach einem der vorstehenden Ansprüche 9 bis 13, wobei die erste Vielzahl von dielektrischen Schichten (DL1-DL4) drei oder mehr Schichten aufweisen.
  15. Package nach einem der vorstehenden Ansprüche 9 bis 14, wobei sich keine Signalleitung zwischen der Vielzahl von Strom-/Erdungspadstapeln (52) befindet.
  16. Package, aufweisend: eine Vielzahl von Package-Komponenten (26), wobei die Vielzahl von Package-Komponenten (26) Vorrichtungsdies (26) aufweist; eine Vergussmasse (38), die die Vielzahl von Package-Komponenten (26) darin verkapselt; eine erste Vielzahl von Umverteilungsschichten (RDL1-RDL3) über und in elektrischer Verbindung mit der Vielzahl von Package-Komponenten (26), wobei die erste Vielzahl von Umverteilungsschichten (RDL1-RDL3) eine Vielzahl von Metallpad-Arrays (52) umfasst, wobei jedes der Metallpad-Arrays (52) einen Mittelbereich (26CR) einer der Vielzahl von Package-Komponenten (26) überlappt und wobei jede der Vielzahl von Metallpad-Arrays (52) eine Vielzahl von Strom-/Erdungspadstapeln (52) aufweist, wobei jeder der Vielzahl von Strom-/Erdungspadstapeln (52) eine Vielzahl von übereinandergestapelten Metallpads (pad-RDL1-pad-RDL3) aufweist, welche versetzt zueinander angeordnet sind, wobei jedes obere Metallpad (pad-RDL1-pad-RDL3) einen ersten Abschnitt aufweist, der einen Abschnitt eines unteren Metallpads (pad-RDL1-pad-RDL3) überlappt, und einen zweiten Abschnitt aufweist, der sich über die Kanten des unteren Metallpads (pad-RDL1-pad-RDL3) hinaus erstreckt, wobei das oberste Metallpad (pad-RDL3) keinen Abschnitt des untersten Metallpads (pad-RDL1) überlappt; und eine zweite Vielzahl von Umverteilungsschichten (RDL4-RDL6) über und in elektrischer Verbindung mit der ersten Vielzahl von Umverteilungsschichten (RDL1-RDL3),.
  17. Package nach Anspruch 16, wobei ein Strom-/Erdungspadstapel (52) in einem der Metallpad-Arrays die Vielzahl von Metallpads (pad-RDL1-pad-RDL3) elektrisch verschaltet aufweist und wobei die Vielzahl von Metallpads (pad-RDL1-pad-RDL3) elektrisch mit einem Strompad (pad-RDL1-pad-RDL3) oder einem elektrischen Erdungspad in einer jeweiligen unterliegenden Package-Komponente (26) verbunden ist.
  18. Package nach Anspruch 16 oder 17, wobei alle Metallpads (pad-RDL1-pad-RDL3) in jedem der Vielzahl von Strom-/Erdungsstapeln (52) eine selbe Größe und eine selbe Form aufweisen.
  19. Package nach einem der vorstehenden Ansprüche 16 oder 18, wobei benachbarte Strom-/Erdungspadstapel (52) in einem der Metallpad-Arrays größere Abstände (Si-S3) als ungefähr 10 µm aufweisen.
DE102020100946.1A 2019-12-26 2020-01-16 Getrenntes strom- und erdungsdesign zur ertragsverbesserung Active DE102020100946B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/727,276 2019-12-26
US16/727,276 US11107771B2 (en) 2019-12-26 2019-12-26 Segregated power and ground design for yield improvement

Publications (2)

Publication Number Publication Date
DE102020100946A1 DE102020100946A1 (de) 2021-07-01
DE102020100946B4 true DE102020100946B4 (de) 2022-04-14

Family

ID=76310346

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020100946.1A Active DE102020100946B4 (de) 2019-12-26 2020-01-16 Getrenntes strom- und erdungsdesign zur ertragsverbesserung

Country Status (5)

Country Link
US (2) US11107771B2 (de)
KR (1) KR102402914B1 (de)
CN (1) CN113053761B (de)
DE (1) DE102020100946B4 (de)
TW (1) TWI763198B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508665B2 (en) * 2020-06-23 2022-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Packages with thick RDLs and thin RDLs stacked alternatingly
KR20220033636A (ko) * 2020-09-09 2022-03-17 삼성전자주식회사 반도체 패키지
US11929340B2 (en) * 2021-01-21 2024-03-12 Taiwan Semiconductor Manufacturing Co., Ltd. Arrangement of power-grounds in package structures
CN116417430A (zh) * 2021-12-29 2023-07-11 深圳市中兴微电子技术有限公司 封装结构及集成电路板
US20230275047A1 (en) 2022-02-25 2023-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Shifting Contact Pad for Reducing Stress
CN117855176A (zh) * 2022-09-28 2024-04-09 华为技术有限公司 芯片封装结构和电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018109028A1 (de) 2017-06-30 2019-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung mit Abschirmstruktur zur Verringerung von Übersprechen
US20190157226A1 (en) 2017-11-17 2019-05-23 General Electric Company Semiconductor logic device and system and method of embedded packaging of same
US20190157208A1 (en) 2017-11-22 2019-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Package structures
US20190157233A1 (en) 2017-11-17 2019-05-23 General Electric Company Semiconductor logic device and system and method of embedded packaging of same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100023641A (ko) * 2008-08-22 2010-03-04 삼성전자주식회사 회로 기판을 관통하는 비아 플러그를 포함하는 반도체 칩, 반도체 칩 적층 구조 및 반도체 패키지
CN201340274Y (zh) 2008-12-09 2009-11-04 宁波思创机电有限公司 一种车用相位检测传感器
US8653645B2 (en) * 2009-09-14 2014-02-18 Hitachi, Ltd. Semiconductor device comprising stacked LSI having circuit blocks connected by power supply and signal line through vias
TW201142998A (en) * 2010-05-24 2011-12-01 Mediatek Inc System-in-package
KR20120039460A (ko) * 2010-10-15 2012-04-25 삼성전자주식회사 반도체 패키지
US20120292777A1 (en) * 2011-05-18 2012-11-22 Lotz Jonathan P Backside Power Delivery Using Die Stacking
US9553040B2 (en) 2012-03-27 2017-01-24 Mediatek Inc. Semiconductor package
US9391041B2 (en) * 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
JP2016025143A (ja) * 2014-07-17 2016-02-08 イビデン株式会社 回路基板及びその製造方法
JP6528592B2 (ja) * 2015-08-17 2019-06-12 富士通株式会社 半導体装置
US9659878B2 (en) * 2015-10-20 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level shielding in multi-stacked fan out packages and methods of forming same
TW201717343A (zh) * 2015-11-04 2017-05-16 華亞科技股份有限公司 封裝上封裝構件及其製作方法
US9809446B1 (en) * 2016-05-09 2017-11-07 Amkor Technology, Inc. Semiconductor package and manufacturing method thereof
KR101858952B1 (ko) * 2016-05-13 2018-05-18 주식회사 네패스 반도체 패키지 및 이의 제조 방법
US10290571B2 (en) 2017-09-18 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with si-substrate-free interposer and method forming same
US11101209B2 (en) * 2017-09-29 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution structures in semiconductor packages and methods of forming same
KR102124892B1 (ko) * 2017-09-29 2020-06-22 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 팬-아웃 패키징 공정에서의 범프 정렬
US11217555B2 (en) 2017-09-29 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Aligning bumps in fan-out packaging process
US10643919B2 (en) * 2017-11-08 2020-05-05 Samsung Electronics Co., Ltd. Fan-out semiconductor package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018109028A1 (de) 2017-06-30 2019-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung mit Abschirmstruktur zur Verringerung von Übersprechen
US20190157226A1 (en) 2017-11-17 2019-05-23 General Electric Company Semiconductor logic device and system and method of embedded packaging of same
US20190157233A1 (en) 2017-11-17 2019-05-23 General Electric Company Semiconductor logic device and system and method of embedded packaging of same
US20190157208A1 (en) 2017-11-22 2019-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Package structures

Also Published As

Publication number Publication date
TWI763198B (zh) 2022-05-01
TW202125657A (zh) 2021-07-01
US20210202391A1 (en) 2021-07-01
DE102020100946A1 (de) 2021-07-01
US11107771B2 (en) 2021-08-31
US20210391270A1 (en) 2021-12-16
KR102402914B1 (ko) 2022-05-27
KR20210084196A (ko) 2021-07-07
US11804443B2 (en) 2023-10-31
CN113053761A (zh) 2021-06-29
CN113053761B (zh) 2024-04-05

Similar Documents

Publication Publication Date Title
DE102020100946B4 (de) Getrenntes strom- und erdungsdesign zur ertragsverbesserung
DE102019103993B4 (de) Package mit Dummy-Dies zum reduzieren von Wölbungen im Package und Herstellungsverfahren dafür
DE102020101431B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102013104970B4 (de) Gekapselte Halbleitervorrichtungen und Kapselungsvorrichtungen und -verfahren
DE102019103952A1 (de) Kreuzwafer-RDLs in konstruierten Wafern
DE102019115275A1 (de) Halbleiter-Interconnect-Struktur und Verfahren
DE102018130035B4 (de) Package und verfahren
DE102019109592B4 (de) Die-stapel und deren ausbildungsverfahren
DE102015113085A1 (de) Umverteilungsleitungen mit gestapelten Durchkontaktierungen
DE102015105981A1 (de) Gehäuse und Verfahren zum Bilden von Gehäusen
DE102019118492A1 (de) Eingebettete spannungsreglerstruktur undverfahren zum bilden derselben
DE102016100021A1 (de) Gehäusestrukturen und Verfahren ihrer Herstellung
DE102020108542B4 (de) Package unter Verwendung von Verstärkungs-Patches und Verfahren zur Herstellung
DE102018117689A1 (de) Unterstützen von Info-Packages zum Reduzieren von Durchbiegung
DE102018106672A1 (de) LTHC als Ladungssperre beim Info-Package-Ausbilden
DE102021109881B3 (de) Architektur für computingsystempackage und herstellungsverfahren dazu
DE102021133785A1 (de) Halbleiter-packagestruktur
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102019133513B4 (de) Integriertes schaltungs-package und verfahren
DE102019126582A1 (de) Ipd-module mit flexiblem verbindungsschema bei der kapselung
DE102021128933A1 (de) Halbleiter-package und verfahren zu dessen herstellung
DE102019114074A1 (de) Integriertes-schaltkreis-package und verfahren
DE102021113405A1 (de) Packagestruktur
DE102021107792A1 (de) Halbleiter-packages und verfahren
DE102018108932A1 (de) Info-Struktur und Verfahren zu deren Ausbildung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final