CN117855176A - 芯片封装结构和电子设备 - Google Patents

芯片封装结构和电子设备 Download PDF

Info

Publication number
CN117855176A
CN117855176A CN202211193144.4A CN202211193144A CN117855176A CN 117855176 A CN117855176 A CN 117855176A CN 202211193144 A CN202211193144 A CN 202211193144A CN 117855176 A CN117855176 A CN 117855176A
Authority
CN
China
Prior art keywords
wiring layer
line
layer
power
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211193144.4A
Other languages
English (en)
Inventor
李珩
吴声豪
张童龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202211193144.4A priority Critical patent/CN117855176A/zh
Priority to PCT/CN2023/104796 priority patent/WO2024066603A1/zh
Publication of CN117855176A publication Critical patent/CN117855176A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请实施例公开了芯片封装结构和电子设备，主要目的在于提供一种可以独立提供完整的计算系统功能芯片封装结构，该芯片封装结构包括芯层、第一布线层、第二布线层、电源模组和多个裸芯片：其中，芯层具有第一过孔和第二过孔；第一布线层设置于芯层的一侧，与第一过孔和第二过孔电性连接；多个裸芯片设置在第一布线层上，均被电性连接至第一布线层。第二布线层设置于芯层的另一侧，包括第一电源线路和第二电源线路。电源模组，具有至少一个电源输出端，其中一个电源输出端通过第一电源线路电性连接至第一过孔，并通过第二电源线路电性连接至第二过孔；并且，第一电源线路与第二电源线路的电阻差小于预设电阻值。

Description

芯片封装结构和电子设备
技术领域
本申请涉及，尤其涉及半导体技术领域，尤其涉及一种芯片封装结构和电子设备。
背景技术
整体来说，一个具有独立、完整功能的计算系统的形成过程包括依次进行的一阶封装、二阶封装和三阶封装。其中，一阶封装还可以被称为电子封装，即在裸芯片外制作管壳，确保裸芯片经过封装之后具有较强的机械性能、良好的电气性能和散热性能。二阶封装还可以被称为板级封装，即将上述一阶封装得到的芯片封装结构固定在印刷电路板(printed circuit board，PCB)上，并将其电性连接至PCB板上的其他器件和电路。三阶封装还可以被称为系统整合，即将PCB板与其他器件和电路进行整合，从而得到具有独立、完整功能的计算系统。
面对计算系统日益无法满足如云服务器、人工智能、数据中心等产品对计算能力(以下简称为算力)的需求这一问题，通常，在二阶封装阶段，通过在PCB板上集成更多的芯片封装结构，和/或，在三阶封装阶段，通过单板之间的大规模级联，实现计算系统的算力提升，但这样的计算系统，算力提升幅度有限，且功耗较高，带宽受限，系统性能不够理想。
发明内容
本申请实施例提供一种芯片封装结构和包含该芯片封装结构的电子设备，主要目的在于提供一种可以独立提供完整的计算系统功能芯片封装结构，以解决以往因需将芯片封装结构安装在PCB板上，而存在的由于PCB板上布线尺寸和密度有限而导致器件与器件之间的互联带宽受限、信号损失较大、器件功耗较高、系统性能不够理想的问题。为达到上述目的，本申请的实施例采用如下技术方案：
第一方面，本申请实施例提供了一种芯片封装结构，该芯片封装结构包括芯层、第一布线层、第二布线层、电源模组和多个裸芯片：其中，芯层具有第一过孔和第二过孔；第一布线层设置于芯层的一侧，与芯层中的第一过孔和第二过孔电性连接；多个裸芯片设置在第一布线层上，均被电性连接至第一布线层。第二布线层设置于芯层的另一侧，包括第一电源线路和第二电源线路。电源模组，具有至少一个电源输出端，其中一个电源输出端通过第一电源线路电性连接至第一过孔，并通过第二电源线路电性连接至第二过孔；并且，第一电源线路与第二电源线路的电阻差小于预设电阻值。
也就是说，电源模组的一个电源输出端，可以通过第二布线层中不同的电源线路分别连接至芯层中不同的过孔，并且，第二布线层中，由同一个电源输出端连接至不同过孔的各条电源线路之间的电阻差小于预设电阻值。
由上述实施例可以看出，一方面，由于芯片封装结构中集成有电源模组和多个裸芯片，其中，电源模组的各个电源输出端，通过第二布线层的电源线路连接至芯层中过孔，再通过相应的过孔连接至第一布线层，从而为连接于第一布线层的裸芯片供电。进而，该芯片封装结构可以提供独立、完整的计算系统的功能，而无需将其安装在PCB板上与PCB板上的其他器件或电路进行整合，因此不会在因PCB板上信号线路带宽的限制而影响信号传输速度，同时可以改善信号损失，降低功耗。另一方面，第二布线层中，由同一个电源输出端连接至不同过孔的各条电源线路之间的电阻差小于预设电阻值，如上述第一电源线路和第二电源线路的电阻差小于预设电阻值，因此可以保证这样的两条或者两条以上电源线路中的电流大小均匀，进而保证为第一布线层中不同线路供给的电流大小均匀，即第二布线层极具有均衡电流的作用，进而防止因芯片封装结构中局部电流过大或者过小而影响系统性能。
在第一方面的一种可能的实现方式中，第一电源线路与第二电源线路的长度相同。也就是说，第二布线层中，任意两条或者两条以上由同一个电源输出端连接至不同过孔的电源线的长度相同。在这种实现方式中，对每条电源线的线宽和线厚不予限定。而由于任意两条或者两条以上由同一个电源输出端连接至不同过孔的电源线的长度相同，因此这样两条或者两条以上电源线不会因为长度不同而导致电阻相差过大，也就可以保证它们的电阻差小于预设电阻值。
在第一方面的一种可能的实现方式中，第一电源线路与第二电源线路的长度差大于预设长度值。也就是说，第二布线层中，由同一个电源输出端连接至不同过孔的各条电源线路的长度可能不同。比如，第一电源线路的长度可以大于第二电源线路的长度。在这种实现方式中，需要对第二布线层中电源线的线宽和线厚进行特定设计。而由同一个电源输出端连接至不同过孔的各条电源线路的线宽和线厚是经过特殊设计的，因此这样两条或者两条以上电源线不会因为长度不同而导致电阻相差过大，进而可以保证它们的电阻差小于预设电阻值。
在第一方面的一种可能的实现方式中，第二布线层中线路的线宽为10um-30um，线厚为1um-25um。
在第一方面的一种可能的实现方式中，第一布线层中线路的线宽小于第二布线层中线路的线宽，第一布线层中线路的最小线距小于第二布线层中线路的最小线距。也就是说，相对于第二布线层，第一布线层具有更高的布线密度，同时其中的线路更细。进而，可以有利于集成更多的裸芯片，尤其适配于引脚较多的裸芯片，如CPU、GPU等对布线密度要求较高的芯片。
在第一方面的一种可能的实现方式中，该芯片封装结构还包括：第三布线层，设置于第二布线层和芯层之间；第三布线层与第一过孔及第二过孔电性连接；一个电源输出端分别通过第一电源线路和第二电源线路电性连接至第三布线层。比如，电源模组的一个电源输出端可以通过第二布线层中的第一电源线路电性连接至第三布线层中的第三电源线路，再过第三电源线路电性连接于第一过孔，同时，该电源输出端还通过第二布线层中的第二电源线路电性连接至第三布线层中的第四电源线路，再通过第四电源线路电性连接于第二过孔。其中，第二布线层中由同一个电源输出端连接至第三布线层中不同线路的各条电源线的电阻差小于预设电阻值。这样的话，可以保证通过第二布线层向第三布线层中不同布线区域输出的电流是均匀的，从而保证通过第三布线层中各条电源线和芯层中各个过孔输出的电流大小均匀，进而保证为第一布线层中不同线路供给的电流大小均匀。
并且，第三布线层中线路的线宽小于第二布线层中线路的线宽，且大于第一布线层中线路的线宽；第三布线层中线路的最小线距小于第二布线层中线路的最小线距，且大于第一布线层中线路的最小线距。也就是说，相对于第二布线层，第三布线层具有更高的布线密度，同时其中的线路更细。而相对于第一布线层，第三布线层具有更低的布线密度，同时其中的线路更粗。因此第三布线层可以解决因第一布线层和第二布线层之间线路工艺尺寸及布线密度差距太大而不便于第一布线层与第二布线层进行互联的问题。
在第一方面的一种可能的实现方式中，该芯片封装结构还包括一个或者多个功能器件，用于与第一布线层110上的裸芯片，共同构成具有特定功能的完整的计算系统。这些功能器件设置于第二布线层上，且均被电性连接至第二布线层。这样，一方面，这些功能器件中的部分或者全部，可以作为受电器件，通过第二布线层中的电源线，与电源模组电性连接，以获得由电源模组输出的直流电；另一方面，可以通过第二布线层，与第一布线层上的裸芯片实现互联。
在第一方面的一种可能的实现方式中，芯层为硅晶圆，第一过孔和第二过孔均为硅通孔，从而在晶圆尺度上实现大规模封装。
在第一方面的一种可能的实现方式中，作为芯层的硅晶圆的第一侧的表面和/或第二侧的表面上形成有源层，有源层中的电子元件之间，以及有源层中电子元件与裸芯片或者上述功能器件之间，可以通过芯片封装结构中的一个或者多个布线层实现互联。在这些实现方式中，具有有源层的硅晶圆，相当于一颗晶圆级芯片。示例的，基于一颗12寸的硅晶圆制作的晶圆级芯片，可以包括上万亿个晶体管。由于前述晶圆级芯片是在硅晶圆上制作有源层后即得到的芯片，不同于传统意义的裸芯片。相较于传统意义的裸芯片，这样的晶圆级芯片上，大量的晶体管通过布线层实现互联后，可以构成更多的内核(die)，进而使得芯片封装结构100可以提供更多内核用于计算，还可以构成更多靠近内核的存储器，以使得内核可以高效运行。由于这些内核都位于单个芯片(也即上述晶圆级芯片上)，因此，多数通信都可以在该单个芯片内进行，进而具有更低的延迟和更大的带宽。
在第一方面的一种可能的实现方式中，该芯片封装结构还包括：第一有源层，形成于硅晶圆的一侧的表面上；第一布线层形成于第一有源层的有源面上，第一有源层中的电子元件与第一布线层电性连接。如此，可通过第一布线层实现第一有源层中电子元件与裸芯片之间的互联，以及，实现第一有源层中不同电子元件之间的互联，进一步提高芯片封装结构的算力集成度。
在第一方面的一种可能的实现方式中，第一有源层中的电子元件与第一过孔或者第二过孔电性连接。如此，可通过硅通孔实现第一有源层中电子元件与硅晶圆另一侧的布线层及功能器件之间的互联。例如，第一有源层中电子元件通过第一过孔电性连接至硅晶圆另二侧的布线层，进而通过硅晶圆另二侧的布线层与电源模组或者功能器件互联。
在第一方面的一种可能的实现方式中，该芯片封装结构还包括：第二有源层，形成于硅晶圆的另一侧的表面上；第二有源层中的电子元件与硅晶圆的另一侧的布线层电性连接。如此，可通过硅晶圆的另一侧的布线层实现第二有源层中不同电子元件之间的互联，以及第二有源层中电子元件与第二布线层上功能器件及电源模组之间的互联，进一步提高芯片封装结构的算力集成度。
在第一方面的一种可能的实现方式中，该芯片封装结构还包括：第四布线层，形成于第二有源层的有源面上；第二有源层中的电子元件与第四布线层电性连接。其中，第四布线层中线路的线宽小于第三布线层中线路的线宽，第四布线层中线路的最小线距小于第三布线层中线路的最小线距。也就是说，相对于第三布线层，第四布线层具有更高的布线密度且线路更细。如此，不仅可通过第四布线层实现第二有源层中不同电子元件之间的互联，以及第二有源层中电子元件与第二布线层上功能器件及电源模组之间的互联，从而进一步提高芯片封装结构的算力集成度，还可以避免第三布线层的布线密度及线路工艺尺寸与第二有源层中电子元件不适配的问题。
在第一方面的一种可能的实现方式中，第二有源层中的电子元件与第一过孔或者第二过孔电性连接。如此，可通过硅通孔实现第二有源层中电子器件与第一布线层及第一布线层上裸芯片之间的互联。
在第一方面的一种可能的实现方式中，第一布线层的线宽为0.1um-1um，线厚小于1um，最小线距为0.1um-1um。
在第一方面的一种可能的实现方式中，第四布线层的线宽为0.1um-1um，线厚小于1um，最小线距为0.1um-1um。
在第一方面的一种可能的实现方式中，该芯片封装结构还包括：暴露于芯片封装结构外部的信号接口，信号接口与第一布线层或者第二布线层电性连接，用于收发信号。
在第一方面的一种可能的实现方式中，芯片封装结构还包括：暴露于芯片封装结构外部的电源接口，电源接口与电源模组的电源输入端电性连接。
在第一方面的一种可能的实现方式中，该芯片封装结构还包括：第一盖板，设置于多个裸芯片上；第一盖板的与任一个裸芯片相对的内壁区域上形成有第一导热层；第一导热层与裸芯片接触。
在第一方面的一种可能的实现方式中，该芯片封装结构还包括：第二盖板，设置于电源模组上；第二盖板的与电源模组相对的内壁上形成有第二导热层，第二导热层与电源模组接触。
在一种可能的实现方式中，第一盖板和/或第二盖板为金属盖板。
在一种可能的实现方式中，第一导热层和/或第二导热层均包括导热材料，如铟和各类导热膏。
上述实现方式中，一方面，第一盖板和/或第二盖板可以起到为芯片封装结构内部集成的各类器件提供物理保护，同时使得芯片封装结构整体具有较好的机械强度，另一方面，为芯片封装结构内部集成的各类器件提供散热通道，从而保证器件性能。
第二方面，本申请实施例提供了一种电子设备，包括上述任意一种芯片封装结构。
其中，第二方面所带来的技术效果可参见第一方面中不同设计方式所带来的技术效果，此处不再赘述。
附图说明
图1为本申请实施例提供的一种芯片封装结构的示意图；
图2为本申请实施例提供的另一种芯片封装结构的示意图；
图3为结合图2所示实施例提供的一种芯片封装结构的示意图；
图4为结合图1所示实施例提供的一种芯片封装结构的示意图；
图5为结合图2所示实施例提供的另一种芯片封装结构的示意图；
图6为结合图5所示实施例提供的一种芯片封装结构的示意图；
图7为结合图5所示实施例提供的另一种芯片封装结构的示意图；
图8为结合图3所示实施例提供的一种芯片封装结构的示意图；
图9为结合图5所示实施例提供的另一种芯片封装结构的示意图；
图10为本申请实施例提供的一种芯片封装结构的示意图；
图11为本申请实施例提供的一种芯片封装结构的制作方法的流程图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。
以下，术语“第一”、“第二”等仅出于描述目的对功能和作用基本相同的相同项或相似项进行区分，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。
并且，在本申请的描述中，除非另有说明，“多个”是指两个或多于两个。
此外，本申请中，“上”、“下”、“左”、“右”、“水平”以及“竖直”等方位术语是相对于附图中的部件示意置放的方位来定义的，应当理解到，这些方向性术语是相对的概念，它们用于相对于的描述和澄清，其可以根据附图中部件所放置的方位的变化而相应地发生变化。除非另有明确的规定和限定，术语“连接”应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以通过中间媒介间接相连。
同时，在本申请实施例中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念，便于理解。
为了得到具有独立、完整功能的计算系统，需要将芯片封装结构安装在PCB板上，以与PCB板上的其他器件和电路进行整合，从而得到具有独立、完整功能的计算系统。
当对计算系统的算力需求较高时，一些相关技术通过在PCB板上集成更多的芯片封装结构，和/或，过单板之间的大规模级联，实现计算系统的算力提升，但这种方式得到的计算系统，算力提升幅度有限，且由于PCB板上布线尺寸和密度有限，导致器件与器件之间的互联带宽受限，信号损失较大，器件功耗较高，系统性能不够理想。
有鉴于此，本申请实施例提供一种芯片封装结构，该芯片封装结构中集成有电源模组和多个具有特定功能的裸芯片，通过电源模组可以为各个裸芯片供电，进而，该芯片封装结构可以提供独立、完整的计算系统的功能，而无需将其安装在PCB板上与PCB板上的其他器件或电路进行整合，因此不会在因PCB板上信号线路带宽的限制而影响信号传输速度，同时可以改善信号损失，降低功耗。此外，该芯片封装结构可以实现大规模算力集成，进而可以提供高算力且高速的计算系统，同时支持异质集成和确好芯片。
其中，异质集成又称为异质整合，指的是将不同工艺节点的芯片集成在同一个计算系统中。由于大多数复杂的计算系统，都难以通过单一的制作工艺实现。比如，计算系统中一些芯片需采用硅石墨芯片，另一些芯片更适合采用氮化镓芯片，这就涉及到把不同工艺节点的芯片集成在同一个计算系统中。确好芯片，即己确认的优质芯片，或者已知良好芯片。通过对芯片在线功能测试、老化筛选、参数测试，可筛选出性能、质量、可靠性指标达到封装产品的等级要求的确好芯片。
为了方便下文描述，本申请实施例的部分附图中示出了三维空间坐标系，即X、Y、Z坐标系。图1为本申请实施例提供的一种芯片封装结构的示意图，图1中示出的芯片封装结构100的断面位于X、Y、Z坐标系中的XZ平面。如图1所示，该芯片封装结构100包括：芯层110、第一布线层120、第二布线层130、电源模组140和多个裸芯片150。
其中，芯层110具有多个过孔，又称为金属化孔，用于连通芯层110两侧的布线层，以用于导通信号，其中的任意两个不同过孔均可分别被称为第一过孔和第二过孔。例如，图1中示出的过孔111a和过孔111b即分别为第一过孔和第二过孔。其中，信号可以是供电信号(电流、电压)，也可以是携带信息的数据信号。
第一布线层120设置于芯层110的一侧，第二布线层130设置于芯层110的另一侧。为便于说明，下文中将芯层110的设置有第一布线层120的一侧称为第一侧，设置有第二布线层130的一侧称为第二侧。第一布线层120中的线路和第二布线层130中的线路均包括信号线和电源线。顾名思义，信号线用于导通数据信号以传递信息，电源线用于导通电流以为裸芯片或者其他器件供电。
对于芯层110的任意一个过孔，其位于芯层110第一侧的一端可以被电性连接至第一布线层120中的一条或者多条线路，其位于芯层110第二侧的一端则可以被电性连接至第二布线层130中的一条或者多条线路。进而，第一布线层120与第二布线层130中通过芯层110中的过孔电性连接。
电源模组140用于将外部电源输入电源转换为电压满足特定范围的直流电，这里的特定范围取决于芯片封装结构内部如裸芯片等受电器件的输入电压范围，但不等同于受电器件的输入电压范围。例如，外部电源输入的电源可以是220V交流市电，或者电压较高的直流电。电源模组140可以用于将其转换成10V直流电。
电源模组140具有至少一个电源输出端，其每一个电源输出端，均可以通过第二布线层130中多条不同的电源线电性连接至芯层110中不同的过孔，进而通过相应的过孔，电性连接中第一布线层120，以为第一布线层120中的各个布线区域输送电流。其中，第二布线层130中，任意两条或者两条以上由同一个电源输出端连接至不同过孔的电源线的电阻差小于预设电阻值。以图1中示出的电源模组140的一个电源输出端141为例，该电源输出端141可以通过第二布线层130中的第一电源线路131a电性连接至第一过孔111a，并通过第二布线层130中的第二电源线路131b电性连接至第二过孔111b；这里的第一电源线路131a和第二电源线路131b为第二布线层130中两条不同的电源线，该第一电源线路131a与该第二电源线路131b的电阻差小于预设电阻值。
多个裸芯片150，设置于第一布线层120上。每一个裸芯片150，均被电性连接至第一布线层120中的一条或者多条线路，从而通过第一布线层120和芯层110中的过孔，被电性连接至第二布线层130中的电源线，以获得电源模组140输出的直流电。以图1中示出的裸芯片150a为例，裸芯片150a通过第一布线层120中的电源线电性连接至第一过孔111a，从而通过第一过孔111a与第一电源线路131a电性连接，进而获得由电源模组140的电源输出端141输出的直流电。再以图1中示出的裸芯片150b为例，裸芯片150b通过第一布线层120中的电源线电性连接至第二过孔111b，从而通过第二过孔111b与第二电源线路131b电性连接，进而获得由电源模组140的电源输出端141输出的直流电。
对于本申请实施例提供的任意一种芯片封装结构100，第一布线层120上还可以形成有由塑封料(molding)构成的第一塑封料层(图中未示出)，塑封料包裹多个裸芯片150。第二布线层130上还可以形成有由塑封料构成的第二塑封料层(图中未示出)，塑封料包裹多电源模组140。塑封料层可以起到为器件提供物理保护的作用，同时使得芯片封装结构100整体具有较好的机械强度。
具体实现中，上述芯层110可以是玻璃芯层，如石英玻璃或高硅氧玻璃；也可以为陶瓷芯层，如莫来石瓷或氧化铝瓷；有机材料芯层，如聚丙烯(polypropylene，PP)，还可以是半导体材料芯层，如砷化镓、磷酸镓砷、碳化硅、硅晶片。其中，硅晶片具体可以为整片硅晶圆。
在一些实施例中，上述芯层110、第一布线层120和第二布线层130构成封装基板(亦称为基板或者转接板，interposer)。在这些实施例中，对芯层110所采用的材料不予限定。通过该封装基板，实现了芯片封装结构100中多个裸芯片150之间的高密度互联，以及实现多个裸芯片150与电源模组140之间的电性连接。并且，当在芯片封装结构中集成上述裸芯片150和电源模组140以外的功能器件时，通过该封装基板还可以实现多个裸芯片150和电源模组140与这些功能器件的互联，以及这些功能器件之间的互联，具体可以参见下述图3和图4所示实施例。
在另外的实施例中，芯层110为半导体材料芯层(如整片硅晶圆)，芯层110的至少一侧形成有有源层。在这些实施例中，具有有源层的芯层110，不仅可以与第一布线层120和第二布线层130构成封装基板，还提供更多如晶体管的电子元件，从而进一步提高芯片封装结构100的集成度。对于芯层110上形成有有源层的具体实现方式，将在下文(图5、图6和图7所示实施例)中进行详细介绍。
上述裸芯片150具体可以为具有数据处理功能的处理芯片，例如为中央处理器(central processing unit，CPU)、片上系统(system on chip，SOC)或者图像处理器(graphics processing unit，GPU)等能够对数据进行处理的芯片。上述存储器可以为随机存取记忆体(random access memory，RAM)，也可以为只读存储器(read-only memory，ROM)。
利用芯片封装技术，可以实现裸芯片150与第一布线层120之间的机械连接和电气互连，芯片封装技术如丝焊(WB)、载带自动焊(TAB)和倒装焊(FC)等。
由上述实施例可以看出，一方面，由于本申请实施例提供的芯片封装结构中集成有电源模组140和多个裸芯片150，其中，电源模组140的各个电源输出端(如上述电源输出端141)，通过第二布线层的电源线路(如上述第一电源线路131a和第二电源线路131b)连接至芯层中过孔(如上述第一过孔111a和第二过孔111b)，再通过相应的过孔连接至第一布线层120，从而为连接于第一布线层120的裸芯片150供电。进而，该芯片封装结构可以提供独立、完整的计算系统的功能，而无需将其安装在PCB板上与PCB板上的其他器件或电路进行整合，因此不会在因PCB板上信号线路带宽的限制而影响信号传输速度，同时可以改善信号损失，降低功耗。另一方面，第二布线层中，任意两条或者两条以上由同一个电源输出端连接至不同过孔的电源线的电阻差小于预设电阻值，如上述第一电源线路131a和第二电源线路131b的电阻差小于预设电阻值，因此可以保证这样的两条或者两条以上电源线路中的电流大小均匀，进而保证为第一布线层120中不同线路供给的电流大小均匀，进而防止因芯片封装结构中局部电流过大或者过小而影响系统性能。又一方面，多个裸芯片150可以是来源于不同工艺节点的确好芯片，因此可以在通过异质集成满足计算系统对各类裸芯片的需求，同时可以保证每一颗裸芯片的性能、质量、可靠性指标达到封装产品的等级要求。
在一种可能的实现方式中，第二布线层中，任意两条或者两条以上由同一个电源输出端连接至不同过孔的电源线的长度相同。以上述图1中示出的第一电源线路131a和第二电源线路131b为例，第一电源线路131a和第二电源线路131b的长度可以相同。在这种实现方式中，对每条电源线的线宽和线厚不予限定。而由于任意两条或者两条以上由同一个电源输出端连接至不同过孔的电源线的长度相同，因此这样两条或者两条以上电源线不会因为长度不同而导致电阻相差过大，也就可以保证它们的电阻差小于预设电阻值。
在另一种可能的实现方式中，第二布线层中，任意两条或者两条以上由同一个电源输出端连接于不同过孔的电源线的长度不同。以上述图1中示出的第一电源线路131a和第二电源线路131b为例，第一电源线路131a的长度可以大于第二电源线路131b的长度。在这种实现方式中，需要对第二布线层130中每条电源线的线宽和线厚进行特定设计。而由于任意两条或者两条以上由同一个电源输出端连接至不同过孔的电源线的线宽和线厚是经过特殊设计的，因此这样两条或者两条以上电源线不会因为长度不同而导致电阻相差过大，进而可以保证它们的电阻差小于预设电阻值。
示例的，第二布线层中线路的线宽可以为10um-30um，线厚可以为1um-25um。以上述图1中示出的第一电源线路131a和第二电源线路131b，第一电源线路131a和第二电源线路131b的线宽可以均为10um-30um，线厚可以均为1um-25um。
在一种可能的实现方式中，第一布线层120中线路的线宽小于第二布线层130中线路的线宽，第一布线层120中线路的线厚小于第二布线层130中线路的线厚，第一布线层120中线路的最小线距小于第二布线层130中线路的最小线距。也就是说，相对于第二布线层130，第一布线层120具有更高的布线密度，同时其中的线路更细。进而可以有利于集成更多的裸芯片150，尤其适配于引脚较多的裸芯片，如CPU、GPU等对布线密度要求较高的芯片。
示例的，第一布线层120中线路的线宽为0.1um-1um，线厚小于1um，最小线距为0.1um-1um。这样的话，有利于在第一布线层120上集成更多的裸芯片，进而实现大规模的算力集成。
示例的，第二布线层中线路的最小线距为10um-30um。
图2为本申请实施例提供的另一种芯片封装结构的示意图，如图2所示，在上述图1所示实施例基础上，该芯片封装结构还可以包括第三布线层160，该第三布线层160设置于第二布线层130和芯层110之间。该第三布线层160与芯层110中的过孔电性连接。例如在图2中，第一过孔111a及第二过孔111b位于芯层110另一侧的一端，与该第三布线层160中的线路电性连接。
电源模组140的每一个电源输出端，均可以通过第二布线层130中多条不同的电源线电性连接至第三布线层中不同的线路，进而通过第三布线层中相应的线路，电性连接芯层110中不同的过孔。例如，在图2中，电源输出端141通过第二布线层130中的第一电源线路131a电性连接至第三布线层160中的第三电源线路161a，通过第二布线层130中的第二电源线路131b电性连接至第三布线层160中的第四电源线路161b。第三电源线路161a电性连接于第一过孔111a，第四电源线路161b电性连接于第二过孔111b。这里的第三电源线路161a和第四电源线路161b即为第三布线层160中两条不同的电源线。也就是说，第二布线层130中任意两条或者两条以上由同一个电源输出端连接至第三布线层160中不同线路的电源线的电阻差小于预设电阻值。
其中，第三布线层160中线路的线宽小于第二布线层130中线路的线宽，且大于第一布线层120中线路的线宽；第三布线层160中线路的线厚小于第二布线层130中线路的线厚，且大于第一布线层120中线路的线厚，第三布线层160中线路的最小线距小于第二布线层130中线路的最小线距，且大于第一布线层120中线路的最小线距。也就是说，相对于第二布线层130，第三布线层160具有更高的布线密度，同时其中的线路更细。而相对于第一布线层120，第三布线层160具有更低的布线密度，同时其中的线路更粗。示例的，第三布线层160中线路的线宽为1um-5um，线厚为1um-10um，最小线距为1um-5um。
在图2所示实施例中，芯层110的第二侧，设置有两种不同工艺尺寸的布线层，即依次为第三布线层160和第二布线层130。其中，由于相对于第二布线层130，第三布线层160具有更高的布线密度和更细的线路，因此第三布线层160可以解决因第一布线层120和第二布线层中130之间线路工艺尺寸及布线密度差距太大而不便于第一布线层120与第二布线层130进行互联的问题。
另外，在图2所示实施例中，电源模组140的一个电源输出端(如上述电源输出端141)，通过不同的导电路径(如上述第一电源线路131a与第三电源线路161a，和，第二电源线路131b与第四电源线路161b，分别构成两条不同的导电路径)连接至不同的过孔(如上述第一过孔111a和第二过孔111b)，再通过相应的过孔连接至第一布线层120，从而为连接于第一布线层120的裸芯片150供电。其中，由于第二布线层130中不同的电源线路的电阻差小于预设值，因此可以保证通过第二布线层130向第三布线层160中不同布线区域输出的电流是均匀的，从而保证通过第三布线层160中各条电源线和芯层110中各个过孔输出的电流大小均匀，进而保证为第一布线层120中不同线路供给的电流大小均匀。
在一种可能的实现方式中，第二布线层中的线路为铜线，绝缘介质材料为薄复合材料(ABF，或者称为味之素堆积膜材料)，也可以为其它具有优越的耐热、绝缘性能的材料。
在一种可能的实现方式中，第三布线层中的线路为铜线，绝缘介质材料为聚酰亚胺类聚合物(polyimide，PI)、苯并环丁烯(benzocyclobutene，BCB)、聚苯并噁唑(polybenzoxazole，PBO)或其它具有优越的耐热、绝缘性能的材料。
在一些实施例中，芯片封装结构100还可以包括一个或者多个功能器件，用于与第一布线层110上的裸芯片，共同构成具有特定功能的完整的计算系统。这些功能器件设置于第二布线层130上，且均被电性连接至第二布线层130。这样，一方面，这些功能器件中的部分或者全部，可以作为受电器件，通过第二布线层130中的电源线，与电源模组140电性连接，以获得由电源模组输出的直流电；另一方面，可以通过第二布线层130，与第一布线层120上的裸芯片150实现互联。
图3为结合图2所示实施例，示出的一种芯片封装结构的示意图。如图3所示，在图2所示芯片封装结构的基础上，第二布线层130上还设置有多个功能器件170，如图3中示出的170a和170b。
上述功能器件可以包括芯片类器件，如存储器、I/O芯片等，还可以包括非芯片类器件，如信号发射器(天线、指示灯、照明灯等)、电容器、电感器、电阻器、二极管、变压器、解调器和各类传感器。在不同的设计中，可以在芯片封装结构100集成不同的功能器件，以满足对计算系统功能的需求，本申请实施例对此不予限定。
另外，还可以在图1所示芯片封装结构的基础上，在第二布线层130上设置一个或者多个如上所述的功能器件，进而得到如图4所示的芯片封装结构。与图3所示芯片封装结构不同的是，图4所示的芯片封装结构中，不存在第三布线层160。除此之外，关于图4所示的芯片封装结构的具体介绍，可以参见上述实施例，此处不予赘述。
在一些实施例中，芯片封装结构100还包括暴露于芯片封装结构外部的信号接口，信号接口与第一布线层120或者第二布线层130电性连接，用于收发信号，即向外发射信号，以及接收外部输入的信号。
如图2所示，信号接口180a可以设置于第一布线层120远离芯层110的一侧，与第一布线层120电性连接，进而通过第一布线层与裸芯片150连接，用于向裸芯片150输入信号，以及，将来自裸芯片150的信号向外输出。
如图3所示，信号接口180a还可以设置于第二布线层130远离芯层110的一侧，与第二布线层130电性连接。进而通过第二布线层和第一布线层与裸芯片150连接，以及通过第二布线层与功能器件170电性连接，用于向裸芯片150或者功能器件170输入信号，以及，将来自裸芯片150或者功能器件170的信号向外输出。
本申请实施例中，信号接口180a可以是各类信号连接器，如孔式或表面安装式的信号连接器，如USB、type C、HDMI、网线端口、水晶头等。信号类型可以是电信号，也可以是光信号。本申请实施例对信号接口的具体形态不予限定。
本申请实施例中，信号接口180a的数量可以是图2或者图3示出的一个，也可以是多个。多个信号接口可以用于收发不同的信号，本申请实施例对此不做限制。
在一些实施例中，芯片封装结构100还包括暴露于芯片封装结构外部的电源接口，该电源接口与电源模组的电源输入端电性连接。从而，将电源模组与外部电源连接起来。
如图2或者图3所示，电源接口180b设置于第二布线层130远离芯层110的一侧，进而便于与电源模组140的电源输入端电性连接。
在一些实施例中，芯片封装结构100中，芯层110具体可以为硅晶圆，其中的过孔具体为硅通孔(through silicon via，TSV)，从而在晶圆尺度上实现大规模封装。
在可能的实现方式中，硅晶圆的厚度为10um-20um，其中各硅通孔的深度为10um-20um，不同硅通孔之间的节距为5um-20um。
在一些实施例中，芯片封装结构100中，作为芯层110的硅晶圆的第一侧的表面和/或第二侧的表面上形成有源层。为便于说明，将形成于硅晶圆的第一侧的表面上的有源层称为第一有源层，将形成于硅晶圆的第二侧的表面上的有源层称为第二有源层。
图5为结合图2所示实施例，示出的一种芯片封装结构的示意图。如图5所示，在图2所示实施例基础上，芯层110具体为硅晶圆，该芯片封装结构100还包括第一有源层112，形成于硅晶圆的第一侧的表面上，第一布线层120则形成于第一有源层112的有源面上。其中，第一有源层112中的电子元件与第一布线层120中的线路电性连接。如此，可通过第一布线层120实现第一有源层112中电子元件与裸芯片150之间的互联，以及，实现第一有源层112中不同电子元件之间的互联，进一步提高芯片封装结构100的算力集成度。
在图5所示实施例基础上，在可能的实现方式中，第一有源层112中的电子元件还可以与硅晶圆中的硅通孔电性连接。如此，可通过硅通孔实现第一有源层112中电子元件与硅晶圆第二侧的布线层及器件之间的互联。例如，第一有源层112中电子元件通过第一过孔111a电性连接至硅晶圆第二侧的布线层，进而通过硅晶圆第二侧的布线层与电源模组140或者功能器件170互联。
图6为结合图5所示实施例，示出的另一种芯片封装结构的示意图。如图6所示，在图5所示实施例基础上，该芯片封装结构还包括第二有源层113，形成于硅晶圆的第二侧的表面上。第二有源层113中的电子元件与第三布线层160中的线路电性连接。如此，可通过第三布线层160实现第二有源层113中不同电子元件之间的互联，以及第二有源层113中电子元件与第二布线层130上功能器件170及电源模组140之间的互联，进一步提高芯片封装结构的算力集成度。
另外，还可以在图5所示芯片封装结构的基础上，在作为芯层110的硅晶圆上依次形成第二有源层113和第四布线层190，进而得到如图7所示的芯片封装结构。如图7所示，第四布线层190形成于第二有源层113的有源面上。第二有源层113中的电子元件与第四布线层190中的线路电性连接，第四布线层190中的线路与第三布线层160中线路电性连接。
其中，第四布线层190中线路的线宽小于第三布线层160中线路的线宽，第四布线层190中线路的线厚小于第三布线层160中线路的线厚，第四布线层190中线路的最小线距小于第三布线层160中线路的最小线距。也就是说，相对于第三布线层160，第四布线层190具有更高的布线密度且线路更细。如此，不仅可通过第四布线层190实现第二有源层113中不同电子元件之间的互联，以及第二有源层190中电子元件与第二布线层130上功能器件170及电源模组140之间的互联，从而进一步提高芯片封装结构的算力集成度，还可以避免第三布线层160的布线密度及线路工艺尺寸与第二有源层中电子元件不适配的问题。
在一种可能的实现方式中，第四布线层190与第一布线层120可以采用相同的制作工艺制得。那么，第四布线层190的布线密度和线路的工艺尺寸可以与第一布线层120相近。示例的，第一布线层120中线路的线宽为0.1um-1um，线厚小于1um，最小线距为0.1um-1um。
在图6或者图7所示实施例基础上，在可能的实现方式中，第二有源层113中的电子元件还可以与硅晶圆中的硅通孔电性连接。如此，可通过硅通孔实现第二有源层113中电子器件与第一布线层120及第一布线层120上裸芯片150之间的互联。
另外，还可以在图3所示芯片封装结构的基础上，在作为芯层110的硅晶圆上依次形成第二有源层113和第四布线层190，进而得到如图8所示的芯片封装结构。与图7所示芯片封装结构不同的是，图8所示的芯片封装结构中，不存在第一有源层112。除此之外，关于图8所示的芯片封装结构的具体介绍，可以参见上述实施例，此处不予赘述。
上述实施例中，第一有源层112及第二有源层113中的电子元件可以是有源电子元件，如电子管、晶体管等，也可以是无源电子元件，如深沟电容器(deep trenchcapacitors，DTC)，金属-绝缘体-金属电容器(metal insulator metal capacitor，MIMcap)等。在不同的设计中，在硅晶圆上制作的有源层，可以包括不同的电子元件，以满足对计算系统功能的需求，本申请实施例对此不予限定。
通常，一颗传统意义的裸芯片，是在完整硅晶圆上制作有源层后，再对该完整硅晶圆进行切割得到的一批裸芯片中的一颗裸芯片。而在上述实施例中，具有第一有源层和/或第二有源层的硅晶圆，相当于一颗晶圆级芯片。无论是芯片尺寸、算力还是制作工艺，该晶圆级芯片都不同于传统意义的裸芯片。示例的，基于一颗12寸的完整硅晶圆制作的晶圆级芯片，可以包括上万亿个晶体管。相较于传统意义的裸芯片，这样的晶圆级芯片上，大量的晶体管通过布线层实现互联后，可以构成更多的内核(die)，进而使得芯片封装结构100可以提供更多内核用于计算，还可以构成更多靠近内核的存储器，以使得内核可以高效运行。由于这些内核都位于单个芯片(也即上述晶圆级芯片上)，因此，多数通信都可以在该单个芯片内进行，进而具有更低的延迟和更大的带宽。
在一些实施例中，芯片封装结构100还包括第一盖板，设置于多个裸芯片150上；第一盖板的与任一个裸芯片150相对的内壁区域上形成有第一导热层；位置相对的第一导热层与裸芯片接触。示例的，第一导热层的厚度可以为50um-150um。
在一种可能的实现方式中，第一盖板与芯层110及芯层110两侧的布线层固定连接，如螺栓连接。
在一种可能的实现方式中，第一盖板为金属盖板。
在一些实施例中，芯片封装结构100还包括第二盖板，设置于电源模组和功能器件上；第二盖板的与电源模组或任一个功能器件相对的内壁上形成有第二导热层，位置相对的第二导热层与电源模组或者功能器件接触。示例的，第二导热层的厚度可以为50um-150um。
在一种可能的实现方式中，第二盖板与芯层110、芯层110两侧的布线层以及第一盖板固定连接，如螺栓连接。
在一种可能的实现方式中，第二盖板为金属盖板。
上述实施例中，第一导热层和第二导热层均包括导热材料，如铟和各类导热膏。
图9为结合图5所示实施例，示出的一种芯片封装结构的示意图。如图9所示，该芯片封装结构100包括第一盖板201和第二盖板202。其中，第一盖板201设置于多个裸芯片150上，第一盖板201的内壁与各个裸芯片150之间形成有第一导热层201a。第二盖板202设置于电源模组140和功能器件170上，第二盖板202的内壁与电源模组140及各个功能器件170之间形成有第二导热层202a。第一盖板201、第一布线层120、芯层110、第三布线层160、第二布线层130以及第二盖板202通过螺栓固定连接。
其中，第一盖板201具有第一开口201b，该第一开口201b的位置与信号接口180a的位置相对，以保证信号接口180a暴露于芯片封装结构100外部，便于信号接口180a与外部设备进行通信连接。第二盖板202具有第二开口202b，该第二开口202b的位置与电源接口180b的位置相对，以保证电源接口180b暴露于芯片封装结构100外部，便于电源接口180b与外部电源进行电连接。
此外，在信号接口180a和电源接口180b位于芯层110的同一侧的实施例中，位于该侧的盖板上具有分别与信号接口180a和电源接口180b的多个开口。比如，如图3所示实施例中，信号接口180a和电源接口180b位于第二布线层130上，此种情况下，第二盖板202具有两个开口，该两个开口的位置分别与信号接口180a和电源接口180b相对。
由上述实施例可知，一方面，第一盖板和/或第二盖板可以起到为芯片封装结构100内部集成的各类器件提供物理保护，同时使得芯片封装结构100整体具有较好的机械强度，另一方面，为芯片封装结构100内部集成的各类器件提供散热通道，从而保证器件性能。
在一些实施例中，将上述任意一种芯片封装结构装配于电子设备壳体内，即构成电子设备。如图10所示，电子设备300包括壳体310和芯片封装结构100。其中，芯片封装结构100的至少一个信号接口180a和电源接口180b暴露于壳体310外部，以便于通过信号接口与其他电子设备连接，通过电源接口180b接通电源。
上述电子设备300可以是云端、数据中心等场景中的服务器。也可以是终端设备，如手机、平板电脑(tablet personal computer)、膝上型电脑(laptop computer)、个人数码助理(personal digital assistant，PDA)、个人计算机、笔记本电脑、车载设备、可穿戴设备、增强现实(augmented reality，AR)眼镜、AR头盔、虚拟现实(virtual reality，VR)眼镜或者VR头盔等需要进行数据处理/存储/收发的设备。本申请实施例对上述电子设备的具体形式不做特殊限制。
本申请实施例还提供一种芯片封装结构的制作方法，图11给出了该制作方法的流程图，具体包括如下步骤：
S110:在芯层的一侧表面上形成第一布线层，其中，芯层具有多个过孔，第一布线层与芯层中的过孔电性连接。
在一些实现方式中，S110具体可以包括：基于芯片制造工艺的后道工艺，在芯层的一侧表面上形成第一布线层。其中，基于芯片制造工艺的后道工艺制备的布线层，可以简称为BEOL(back end of line)布线层，BEOL布线层可以具有更高的布线密度和更小的线路尺寸。
在一些实施例中，芯层可以采用具有多个硅通孔硅晶圆。
在芯层采用具有多个硅通孔硅晶圆的一些实施例中，S110具体可以包括：首先基于芯片制造工艺的前道工艺，在硅晶圆的至少一侧表面上制备有源层，然后基于芯片制造工艺的后道工艺，在有源层的有源面上制备布线层。通过BEOL布线层实现有源层中电子元件之间的互联，使得具有有源层的硅晶圆称为一颗晶圆级芯片，该晶圆级芯片可以提供更多内核用于计算，以及提供更多靠近内核的存储器，保证内核高效运行。
示例的，通过上述S110可以制得如图5中的第一有源层和第一布线层，该第一布线层即为上述BEOL布线层。
另一示例的，通过上述S110可以制得如图7中的第一有源层、第一布线层、第二有源层和第四布线层，其中的第一布线层和第四布线层均为上述BEOL布线层。
S120：在芯层的一侧表面上形成第二布线层，第二布线层与芯层中的过孔电性连接。其中，第二布线层包括多条电源线路，不同电源线路之间的电阻差小于预设电阻值。
其中，如果芯层的这一侧表面上具有有源层和BEOL布线层，则在该侧的BEOL布线层上继续制作第二布线层，并使得第二布线层与该侧的BEOL布线层互联。如果芯层的这一侧表面上不具有有源层和BEOL布线层，则直接在芯层的该侧表面上制作第二布线层。
在一种可能的实现方式中，第二布线层中的线路为铜线，绝缘介质材料为ABF材料(ABF，或者称为味之素堆积膜材料)，也可以为其它具有优越的耐热、绝缘性能的材料。工艺过程中，可以依次通过表面预处理、ABF真空压合、激光钻孔、表面清洁、种子层沉淀、干膜光阻压合、曝光、显影、电镀、光阻去除、种子层刻蚀等工艺操作，制备得到包括一层或者多层铜线的第二布线层。由于上述工艺流程中的各项工艺操作已为本领域技术人员所熟知，因此本文不予赘述。
在一些实施例中，S120具体包括：
首先，在芯层的一侧表面上形成第三布线层，并使得第三布线层与芯层中的过孔电性连接。然后，在第三布线层上形成第二布线层，并使得第二布线层与第三布线层互联。
其中，如果芯层的这一侧表面上具有有源层和BEOL布线层，则在该侧的BEOL布线层上继续制作第三布线层，并使得第三布线层与该侧的BEOL布线层互联。如果芯层的这一侧表面上不具有有源层和BEOL布线层，则直接在芯层的该侧表面上制作第三布线层。
在一种可能的实现方式中，第三布线层中的线路为铜线，绝缘介质材料为聚酰亚胺类聚合物(polyimide，PI)、苯并环丁烯(benzocyclobutene，BCB)、聚苯并噁唑(polybenzoxazole，PBO)或其它具有优越的耐热、绝缘性能的材料。工艺过程中，可以依次通过表面预处理、绝缘介质材料涂布、曝光、显影、固化、种子层沉淀、PR涂布、曝光、显影、电镀、光阻去除、种子层刻蚀等工艺操作，制备得到包括一层或者多层铜线的第三布线层。由于上述工艺流程中的各项工艺操作已为本领域技术人员所熟知，因此本文不予赘述。
S130：在第二布线层上安装电源模组，并采用塑封料对该电源模组进行塑封。该电源模组具有至少一个电源输出端，至少一个电源输出端的一个电源输出端，与第二布线层中的一条或者多条电源线电性连接。
其中，由于第二布线层分别连接于不同过孔的多条电源线路的电阻差小于预设电阻值，因此，第二布线层中由同一个电源输出端连接至不同过孔的多条电源线路的电阻差小于预设电阻值。
或者说，至少一个电源输出端中的一个电源输出端，通过第二布线层中的第一电源线路电性连接至第一过孔，并通过第二布线层中的第二电源线路电性连接至第二过孔；其中，第一电源线路与第二电源线路的电阻差小于预设电阻值。
上述塑封料可以包括可以为环氧模塑料(epoxy molding compound，EMC)，又称为环氧树脂模塑料、环氧塑封料等，是由环氧树脂为基体树脂，以高性能酚醛树脂为固化剂，加入硅微粉等为填料，以及添加多种助剂混配而成的粉状模塑料。可以采用塑料封装(简称塑封)工艺在电源模组上形成塑封料层，再通过磨平工艺对塑封料层进行打磨，以使得电源模组远离第二布线层的一面暴露出来，便于与外部电源接通。塑封过程是用传递成型法将EMC挤压入模腔,并将其中的工件包埋，同时交联固化成型，成为具有一定结构外型的塑封成品或者半成品。磨平工艺可以为背面研磨(back grinding,BG)、化学机械抛光(chemicalmechanical polishing，CMP)或者切割(fly cut)。
在一些实施例中，S130还包括：在进行塑封之前，在第二布线层上安装一个或者多个功能器件，并将这些功能器件电性连接至第二布线层。
S140：在第一布线层上安装多个裸芯片，将每个裸芯片电性连接至第一布线层中的线路，并对多个裸芯片进行塑封。
在S140中，对多个裸芯片进行塑封的工艺过程可以参考上述130中对电源模组进行塑封的工艺过程，此处不予赘述。
需要说明的是，图11给出的制作方法的流程并不构成对各个步骤的执行顺序的限定。比如，也可以先执行S140，再执行S130。
在一些实施例中，本申请实施例还提供一种芯片封装结构的制作方法，还可以包括：
S150：在第一布线层和/或第二布线层上安装至少一个信号连接器，并使该信号连接器电性连接至其所在的布线层。该信号连接器用于提供信号接口。
S160：在第二布线层上安装电源插口器，并使该电源插口器电性连接至电源模组的电源输入端。该电源插口器用于提供电源接口。
在一些实施例中，本申请实施例还提供一种芯片封装结构的制作方法，还可以包括：
S170：在多个裸芯片上安装第一盖板。
其中，第一盖板的与任一个裸芯片相对的内壁区域上形成有第一导热层；位置相对的第一导热层与裸芯片接触。
S180：在电源模组上安装第二盖板。
其中，第二盖板的与电源模组或任一个功能器件相对的内壁上形成有第二导热层，位置相对的第二导热层与电源模组或者功能器件接触。
在一种可能的实现方式中，第二盖板与芯层、芯层两侧的布线层以及第一盖板固定连接，如螺栓连接。
基于上述任意一种制作方法制得的芯片封装结构中，集成有电源模组140和多个裸芯片150，其中，电源模组140的各个电源输出端，通过第二布线层的电源线路连接至芯层中过孔，再通过相应的过孔连接至第一布线层，从而为连接于第一布线层的裸芯片供电。进而，该芯片封装结构可以提供独立、完整的计算系统的功能，而无需将其安装在PCB板上与PCB板上的其他器件或电路进行整合，因此不会在因PCB板上信号线路带宽的限制而影响信号传输速度，同时可以改善信号损失，降低功耗。另一方面，第二布线层中，任意两条或者两条以上由同一个电源输出端连接至不同过孔的电源线的电阻差小于预设电阻值，如上述第一电源线路和第二电源线路的电阻差小于预设电阻值，因此可以保证这样的两条或者两条以上电源线路中的电流大小均匀，进而保证为第一布线层中不同线路供给的电流大小均匀，进而防止因芯片封装结构中局部电流过大或者过小而影响系统性能。又一方面，多个裸芯片可以是来源于不同工艺节点的确好芯片，因此可以在通过异质集成满足计算系统对各类裸芯片的需求，同时可以保证每一颗裸芯片的性能、质量、可靠性指标达到封装产品的等级要求。
在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (19)

1.一种芯片封装结构，其特征在于，包括：
芯层，具有第一过孔和第二过孔；
第一布线层，设置于所述芯层的一侧，与所述第一过孔和所述第二过孔电性连接；
第二布线层，设置于所述芯层的另一侧，与所述第一过孔和所述第二过孔电性连接；
电源模组，具有至少一个电源输出端，所述至少一个电源输出端中的一个电源输出端，通过所述第二布线层中的第一电源线路电性连接至所述第一过孔，并通过所述第二布线层中的第二电源线路电性连接至所述第二过孔；其中，所述第一电源线路与所述第二电源线路的电阻差小于预设电阻值；
多个裸芯片，设置于所述第一布线层上，且被电性连接至所述第一布线层。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述第一电源线路与所述第二电源线路的长度差大于预设长度值。
3.根据权利要求1或2所述的芯片封装结构，其特征在于，所述第二布线层中线路的线宽为10um-30um，线厚为1um-25um，所述第二布线层中的线路包括所述第一电源线路和所述第二电源线路。
4.根据权利要求1-3中任一项所述的芯片封装结构，其特征在于，所述第一布线层中线路的线宽小于所述第二布线层中线路的线宽，所述第一布线层中线路的最小线距小于所述第二布线层中线路的最小线距。
5.根据权利要求1-4中任一项所述的芯片封装结构，其特征在于，所述芯片封装结构还包括：
第三布线层，设置于所述第二布线层和所述芯层之间；所述第三布线层与所述第一过孔及所述第二过孔电性连接；所述第三布线层中线路的线宽小于所述第二布线层中线路的线宽，且大于所述第一布线层中线路的线宽；所述第三布线层中线路的最小线距小于所述第二布线层中线路的最小线距，且大于所述第一布线层中线路的最小线距；
所述一个电源输出端分别通过所述第一电源线路和所述第二电源线路电性连接至所述第三布线层。
6.根据权利要求1-5中任一项所述的芯片封装结构，其特征在于，所述芯片封装结构还包括：
受电器件，设置于所述第二布线层上，其均被电性连接至所述第二布线层，所述受电器件包括芯片类器件或者非芯片类器件。
7.根据权利要求5中任一项所述的芯片封装结构，其特征在于，所述芯层为硅晶圆，所述第一过孔和所述第二过孔均为硅通孔。
8.根据权利要求7所述的芯片封装结构，其特征在于，所述芯片封装结构还包括：
第一有源层，形成于所述硅晶圆的所述一侧的表面上；所述第一布线层形成于所述第一有源层的有源面上，所述第一有源层中的电子元件与所述第一布线层电性连接。
9.根据权利要求8所述的芯片封装结构，其特征在于，所述第一有源层中的电子元件与所述第一过孔或者所述第二过孔电性连接。
10.根据权利要求7-9中任一项所述的芯片封装结构，其特征在于，所述芯片封装结构还包括：
第二有源层，形成于所述硅晶圆的所述另一侧的表面上；所述第二有源层中的电子元件与所述硅晶圆的另一侧的布线层电性连接。
11.根据权利要求10所述的芯片封装结构，其特征在于，所述芯片封装结构还包括：
第四布线层，形成于所述第二有源层的有源面上，所述第四布线层与所述第三布线层电性连接；所述第二有源层中的电子元件与所述第四布线层电性连接；
其中，所述第四布线层中线路的线宽小于所述第三布线层中线路的线宽，所述第四布线层中线路的最小线距小于所述第三布线层中线路的最小线距。
12.根据权利要求10或11所述的芯片封装结构，其特征在于，所述第二有源层中的电子元件与所述第一过孔或者所述第二过孔电性连接。
13.根据权利要求7-10中任一项所述的芯片封装结构，其特征在于，所述第一布线层的线宽为0.1um-1um，线厚小于1um，最小线距为0.1um-1um。
14.根据权利要求11所述的芯片封装结构，其特征在于，所述第四布线层的线宽为0.1um-1um，线厚小于1um，最小线距为0.1um-1um。
15.根据权利要求1-14中任一项所述的芯片封装结构，其特征在于，所述芯片封装结构还包括：
暴露于所述芯片封装结构外部的信号接口，所述信号接口与所述第一布线层或者第二布线层电性连接，用于收发信号。
16.根据权利要求1-15中任一项所述的芯片封装结构，其特征在于，所述芯片封装结构还包括：
暴露于所述芯片封装结构外部的电源接口，所述电源接口与所述电源模组的电源输入端电性连接。
17.根据权利要求1-16中任一项所述的芯片封装结构，其特征在于，所述芯片封装结构还包括：
第一盖板，设置于所述多个裸芯片上；所述第一盖板的与任一个所述裸芯片相对的内壁区域上形成有第一导热层；所述第一导热层与所述裸芯片接触。
18.根据权利要求1-17中任一项所述的芯片封装结构，其特征在于，所述芯片封装结构还包括：
第二盖板，设置于所述电源模组上；所述第二盖板的与所述电源模组相对的内壁上形成有第二导热层，所述第二导热层与所述电源模组接触。
19.一种电子设备，其特征在于，包括：
如权利要求1-18中任一项所述的芯片封装结构。
CN202211193144.4A 2022-09-28 2022-09-28 芯片封装结构和电子设备 Pending CN117855176A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211193144.4A CN117855176A (zh) 2022-09-28 2022-09-28 芯片封装结构和电子设备
PCT/CN2023/104796 WO2024066603A1 (zh) 2022-09-28 2023-06-30 芯片封装结构和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211193144.4A CN117855176A (zh) 2022-09-28 2022-09-28 芯片封装结构和电子设备

Publications (1)

Publication Number Publication Date
CN117855176A true CN117855176A (zh) 2024-04-09

Family

ID=90475903

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211193144.4A Pending CN117855176A (zh) 2022-09-28 2022-09-28 芯片封装结构和电子设备

Country Status (2)

Country Link
CN (1) CN117855176A (zh)
WO (1) WO2024066603A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018129907A1 (zh) * 2017-01-11 2018-07-19 中芯长电半导体（江阴）有限公司 一种集成供电系统的封装件及封装方法
CN106816421B (zh) * 2017-03-22 2019-11-15 中芯长电半导体（江阴）有限公司 集成有功率传输芯片的封装结构的封装方法
US10658331B2 (en) * 2018-08-28 2020-05-19 Ferric Inc. Processor module with integrated packaged power converter
US11107771B2 (en) * 2019-12-26 2021-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Segregated power and ground design for yield improvement
CN116108900A (zh) * 2021-11-05 2023-05-12 安徽寒武纪信息科技有限公司 加速器结构、生成加速器结构的方法及其设备

Also Published As

Publication number Publication date
WO2024066603A1 (zh) 2024-04-04

Similar Documents

Publication Publication Date Title
US6400573B1 (en) Multi-chip integrated circuit module
US5306670A (en) Multi-chip integrated circuit module and method for fabrication thereof
US9084360B2 (en) Electronic device assemblies including conductive vias having two or more conductive elements
US7851918B2 (en) Three-dimensional package module
US6446317B1 (en) Hybrid capacitor and method of fabrication therefor
EP3442314A1 (en) Ic package
TWI712126B (zh) 帶有第一層級晶粒凸塊接地織帶結構之微處理器封裝體
TWI631634B (zh) 互連結構及其製造方法
US20080277144A1 (en) Method for indicating quality of a circuit board
EP1387403A2 (en) Semiconductor packaging
CN104900782A (zh) 具有隔离件的散热增益型线路板制作方法
US9257338B2 (en) TSV substrate structure and the stacked assembly thereof
US20160005715A1 (en) Power management integrated circuit (pmic) integration into a processor package
US20130181360A1 (en) Integrated circuit connectivity using flexible circuitry
KR20200094743A (ko) 상이한 두께들을 갖는 내장 다이들을 수용하는 패치
EP4016605A1 (en) Backside interconnection interface die for integrated circuits package
KR20030060886A (ko) 다중 집적 회로 장치를 포함하는 단일 패키지
KR20170028901A (ko) 동축 상호접속부를 포함하는 통합 디바이스
CN111199957A (zh) 一种芯片和天线集成的三维封装结构及其制备方法
US6208526B1 (en) Mounting multiple substrate frame and leadless surface mountable assembly using same
US10453774B1 (en) Thermally enhanced substrate
WO2019227956A1 (zh) 一种无线传输模组及制造方法
CN117855176A (zh) 芯片封装结构和电子设备
CN211208440U (zh) 一种芯片和天线集成的三维封装结构
CN115332220B (zh) 一种实现芯片互连封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication