DE102021128933A1 - Halbleiter-package und verfahren zu dessen herstellung - Google Patents

Halbleiter-package und verfahren zu dessen herstellung Download PDF

Info

Publication number
DE102021128933A1
DE102021128933A1 DE102021128933.5A DE102021128933A DE102021128933A1 DE 102021128933 A1 DE102021128933 A1 DE 102021128933A1 DE 102021128933 A DE102021128933 A DE 102021128933A DE 102021128933 A1 DE102021128933 A1 DE 102021128933A1
Authority
DE
Germany
Prior art keywords
die
integrated circuit
redistribution structure
circuit die
interposer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021128933.5A
Other languages
English (en)
Inventor
Yi-Lin Tsai
Nai-Wei LIU
Wen-Sung Hsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of DE102021128933A1 publication Critical patent/DE102021128933A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein Halbleiter-Packages weist Folgendes auf: eine erste Die-Struktur; eine erste Umverteilungsstruktur, die auf der ersten Die-Struktur angeordnet ist; eine zweite Die-Struktur, die auf der ersten Umverteilungsstruktur angeordnet ist; und eine zweite Umverteilungsstruktur, die auf der zweiten Die-Struktur angeordnet ist. Die erste Die-Struktur weist einen Interposer auf, wobei der Interposer ein Halbleitersubstrat und Durchkontaktierungen aufweist, die das Halbleitersubstrat durchdringen. Der erste integrierte Schaltungs-Die ist in dem Halbleitersubstrat des Interposers angeordnet. Die zweite Die-Struktur weist einen zweiten integrierten Schaltungs-Die, der in einem Verkapselungsmaterial verkapselt ist, und mehrere leitfähige Säulen auf, die das Verkapselungsmaterial durchdringen. Der erste integrierte Schaltungs-Die ist über die erste Umverteilungsstruktur, die leitfähigen Säulen und die zweite Umverteilungsstruktur mit dem zweiten integrierten Schaltungs-Die elektrisch verbunden.

Description

  • Querverweis auf verwandte Anmeldung
  • Die vorliegende Anmeldung beansprucht die Priorität der am 13. November 2020 eingereichten vorläufigen US-Patentanmeldung mit dem Aktenzeichen 63/113.216 , die durch Bezugnahme in die vorliegende Anmeldung aufgenommen ist.
  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Halbleiter-Package und ein Verfahren zu dessen Herstellung und insbesondere ein Halbleiter-Package mit dreidimensional aufeinandergestapelten integrierten Schaltungs-Dies und ein Verfahren zu dessen Herstellung.
  • Beschreibung des Standes der Technik
  • Um eine Miniaturisierung und Multifunktionalität von elektronischen Erzeugnissen und Kommunikationsvorrichtungen sicherzustellen, werden Halbleiter-Packages mit integrierten Schaltungs-Dies mit einer kleinen Größe entworfen, um hohe Betriebsgeschwindigkeiten und eine hohe Funktionalität zu unterstützen. Die Forderung nach steigenden Anzahlen von Eingangs-/Ausgangs-Anschlüssen (E/A-Anschlüssen) und IC-Hochleistungs-Dies (IC: integrierter Schaltkreis) hat zur Entwicklung von Halbleiter-Packages geführt. Bei der Herstellung von zweidimensionalen (2D) ICs sind die integrierten Komponenten im Wesentlichen auf der Oberfläche eines Halbleiterwafers angeordnet. Obwohl drastische Verbesserungen bei der Lithografie zu beachtlichen Verbesserungen bei der Herstellung von zweidimensionalen ICs geführt haben, gibt es physische Grenzen für die Integrationsdichte, die in zwei Dimensionen erzielt werden kann.
  • Um die Integrationsdichte weiter zu erhöhen, ist ein Interposer mit Durchkontaktierungen, wie etwa ein Silizium-Interposer mit Silizium-Durchkontaktierungen (TSVs), in einer Stapelstruktur verwendet worden. In einem Herstellungsprozess für 2,5D-Halbleiter-Packages werden zunächst mehrere IC-Dies nebeneinander an dem Silizium-Interposer mit TSVs befestigt. Die IC-Dies werden mittels Mikrobumps an dem Silizium-Interposer befestigt. Dann wird der Silizium-Interposer an einem Package-Substrat befestigt, und anschließend wird ein Vereinzelungsprozess durchgeführt. Die resultierende Stapelstruktur kann auf eine gedruckte Leiterplatte montiert werden.
  • Zwar sind bestehende Halbleiter-Packages bisher für ihre angestrebten Zwecke geeignet, aber sie sind noch nicht in jeder Hinsicht zufriedenstellend. Zum Beispiel ermöglicht eine Die-Die-Verbindung in dem 2,5D-Halbleiter-Package mittels Mikrobumps keine ausreichenden Anzahlen von E/A-Anschlüssen und/oder Interconnects. Außerdem muss die Betriebseffizienz von 2,5D-Halbleiter-Packages erhöht werden, um Anforderungen an die Package-Leistung zu erfüllen, wenn die Anforderungen an die Herstellung von Halbleiter-Packages mit einer hohen Integrationsdichte weiter steigen. Daher bestehen noch immer einige Probleme bei Halbleiter-Packages auf dem Gebiet der IC-Halbleitertechnologie, die überwunden werden müssen.
  • Kurze Darstellung der Erfindung
  • Bei einigen Ausführungsformen der vorliegenden Erfindung werden Halbleiter-Packages bereitgestellt. Eine beispielhafte Ausführungsform eines Halbleiter-Packages weist Folgendes auf: eine erste Die-Struktur; eine erste Umverteilungsstruktur, die auf der ersten Die-Struktur angeordnet ist; eine zweite Die-Struktur, die auf der ersten Umverteilungsstruktur angeordnet ist; und eine zweite Umverteilungsstruktur, die auf der zweiten Die-Struktur angeordnet ist. Bei einigen Ausführungsformen weist die erste Die-Struktur einen Interposer auf, der ein Halbleitersubstrat und Durchkontaktierungen aufweist, die das Halbleitersubstrat durchdringen. Bei einigen Ausführungsformen ist der erste integrierte Schaltungs-Die in dem Halbleitersubstrat des Interposers angeordnet. Bei einigen Ausführungsformen weist die zweite Die-Struktur einen zweiten integrierten Schaltungs-Die, der in einem Verkapselungsmaterial verkapselt ist, und mehrere leitfähige Säulen auf, die das Verkapselungsmaterial durchdringen. Bei einigen Ausführungsformen ist der erste integrierte Schaltungs-Die über die erste Umverteilungsstruktur, die leitfähigen Säulen und die zweite Umverteilungsstruktur mit dem zweiten integrierten Schaltungs-Die elektrisch verbunden.
  • Bei einigen Ausführungsformen der vorliegenden Erfindung wird ein Halbleiter-Package bereitgestellt. Eine beispielhafte Ausführungsform eines Halbleiter-Packages weist Folgendes auf: eine erste Die-Struktur; eine erste Umverteilungsstruktur, die auf der ersten Die-Struktur angeordnet ist; eine zweite Die-Struktur, die auf der ersten Umverteilungsstruktur angeordnet ist; und eine zweite Umverteilungsstruktur, die auf der zweiten Die-Struktur angeordnet ist. Bei einigen Ausführungsformen weist die erste Die-Struktur einen ersten integrierten Schaltungs-Die auf, der in einem Halbleitersubstrat eines Interposers angeordnet ist. Der Interposer hat Durchkontaktierungen, die das Halbleitersubstrat durchdringen. Bei einigen Ausführungsformen weist die zweite Die-Struktur einen zweiten integrierten Schaltungs-Die, der in einem Verkapselungsmaterial verkapselt ist, und mehrere leitfähige Säulen auf, die das Verkapselungsmaterial durchdringen. Bei einigen Ausführungsformen sind Oberseiten von Bondpads des ersten integrierten Schaltungs-Dies in physischem Kontakt mit der ersten Umverteilungsstruktur, und Oberseiten von Bondpads des zweiten integrierten Schaltungs-Dies sind in physischem Kontakt mit der zweiten Umverteilungsstruktur.
  • Bei einigen Ausführungsformen der vorliegenden Erfindung wird ein Verfahren zum Herstellen eines Halbleiter-Packages bereitgestellt. Zunächst wird eine erste Die-Struktur bereitgestellt, die einen ersten integrierten Schaltungs-Die aufweist, der in einem Halbleitersubstrat eines Interposers angeordnet ist. Der Interposer weist Durchkontaktierungen auf, die das Halbleitersubstrat durchdringen. Das Verfahren zum Herstellen eines Halbleiter-Packages umfasst weiterhin ein Herstellen einer ersten Umverteilungsstruktur auf der ersten Die-Struktur; und ein Herstellen einer zweiten Die-Struktur auf der ersten Umverteilungsstruktur. Bei einigen Ausführungsformen weist die zweite Die-Struktur einen zweiten integrierten Schaltungs-Die, der in einem Verkapselungsmaterial verkapselt ist, und leitfähige Säulen auf, die das Verkapselungsmaterial durchdringen. Das Verfahren zum Herstellen eines Halbleiter-Packages umfasst weiterhin ein Herstellen einer zweiten Umverteilungsstruktur auf der zweiten Die-Struktur. Bei einigen Ausführungsformen wird der erste integrierte Schaltungs-Die über die erste Umverteilungsstruktur, die leitfähigen Säulen und die zweite Umverteilungsstruktur mit dem zweiten integrierten Schaltungs-Die elektrisch verbunden.
  • Nachstehend wird die vorliegende Erfindung anhand der folgenden Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen näher beschrieben.
  • Figurenliste
  • Die vorliegende Erfindung lässt sich durch Lesen der nachstehenden detaillierten Beschreibung und der nachstehenden Beispiele unter Bezugnahme auf die beigefügten Zeichnungen besser verstehen.
    • Die 1A bis 1F sind Schnittansichten von Zwischenstufen eines Verfahrens zum Herstellen eines Halbleiter-Packages gemäß einigen Ausführungsformen der vorliegenden Erfindung.
    • 2 ist eine Schnittansicht eines Halbleiter-Packages gemäß einigen Ausführungsformen der vorliegenden Erfindung.
    • 3 ist eine Schnittansicht eines Halbleiter-Packages gemäß einigen Ausführungsformen der vorliegenden Erfindung.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung ist der beste Modus, der zum Ausführen der Erfindung in Betracht gezogen wird. Diese Beschreibung soll die allgemeinen Grundsätze der Erfindung erläutern und darf nicht in einem beschränkenden Sinn aufgefasst werden. Der Schutzumfang der Erfindung wird von den beigefügten Ansprüchen bestimmt.
  • Nachstehend wird der Erfindungsgedanke unter Bezugnahme auf die beigefügten Zeichnungen vollständig beschrieben, in denen beispielhafte Ausführungsformen des Erfindungsgedankens gezeigt sind. Die Vorzüge und Merkmale des Erfindungsgedankens und Verfahren zu ihrer Erzielung gehen aus den nachstehenden beispielhaften Ausführungsformen hervor, die unter Bezugnahme auf die beigefügten Zeichnungen näher beschrieben werden. Es ist jedoch zu beachten, dass der Erfindungsgedanke nicht auf die nachstehenden beispielhaften Ausführungsformen beschränkt ist, sondern in verschiedenen Formen implementiert werden kann. Dementsprechend werden die beispielhaften Ausführungsformen nur zum Offenbaren des Erfindungsgedankens bereitgestellt, und sie lassen Fachleute die Kategorie des Erfindungsgedankens erkennen. Außerdem sind die Zeichnungen nur schematisch und nicht beschränkend. In den Zeichnungen können einige Elemente zur Erläuterung vergrößert sein und nicht maßstabsgerecht gezeichnet sein. Die Abmessungen und die relativen Abmessungen entsprechen nicht den tatsächlichen Abmessungen bei der Nutzung der Erfindung.
  • Die hier verwendeten Begriffe dienen nur der Beschreibung spezieller Ausführungsformen, und sie sollen die Erfindung nicht beschränken. Die hier verwendeten Singularformen „ein(e)“ und „der/die/das“ sollen auch die Pluralformen umfassen, wenn der Kontext nicht eindeutig auf etwas Anderes hinweist. Der hier verwendete Begriff „und/oder“ umfasst sämtliche Kombinationen aus einem oder mehreren der aufgeführten assoziierten Elemente. Es versteht sich, dass wenn ein Element als ein Element bezeichnet wird, das mit einem anderen Element „verbunden“ ist oder dieses „kontaktiert“, das Element direkt mit dem anderen Element verbunden sein kann oder dieses direkt kontaktieren kann oder aber dazwischen befindliche Elemente vorhanden sein können.
  • Ebenso versteht sich, dass wenn ein Element, wie etwa eine Schicht, ein Bereich oder ein Substrat, als ein Element bezeichnet wird, das „auf“ einem anderen Element angeordnet ist, das Element direkt auf dem anderen Element angeordnet sein kann oder aber dazwischen befindliche Elemente vorhanden sein können. Im Gegensatz dazu bedeutet der Begriff „direkt“, dass es keine dazwischen befindlichen Elemente gibt. Es versteht sich, dass die hier verwendeten Begriffe „aufweisen“, „enthalten“ und/oder „mit“ das Vorhandensein von genannten Strukturelementen, ganzen Zahlen, Schritten, Operationen, Elementen und/oder Komponenten spezifizieren, aber nicht das Vorhandensein oder die zusätzliche Verwendung eines oder mehrerer weiterer Strukturelemente, ganzer Zahlen, Schritte, Operationen, Elemente, Komponenten und/oder Gruppen davon ausschließen.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen der in Gebrauch oder in Betrieb befindlichen Vorrichtung umfassen. Es versteht sich, dass die Begriffe „erste(r)/erstes“, „zweite(r)/ zweites“, „dritte(r)/drittes“ usw. hier zwar zum Beschreiben verschiedener Elemente verwendet werden können, aber diese Elemente nicht durch diese Begriffe beschränkt werden sollten. Diese Begriffe dienen lediglich zum Unterscheiden eines Elements von einem anderen Element. Somit könnte ein erstes Element bei einigen Ausführungsformen als ein zweites Element bei anderen Ausführungsformen bezeichnet werden, ohne von den Grundsätzen der vorliegenden Erfindung abzuweichen. Beispielhafte Ausführungsformen von Aspekten des vorliegenden Erfindungsgedankens, die hier erläutert und dargestellt werden, umfassen deren komplementäre Gegenstücke. In der gesamten Beschreibung bezeichnen dieselben oder ähnliche Bezugszahlen und -buchstaben dieselben oder ähnliche Elemente.
  • Nachstehend werden einige Ausführungsformen der Erfindung beschrieben. Es ist zu beachten, dass weitere Schritte vor, während und/oder nach den bei diesen Ausführungsformen beschriebenen Stufen vorgesehen werden können. Einige der beschriebenen Stufen können bei anderen Ausführungsformen ersetzt oder weggelassen werden. Für das Halbleiter-Package können weitere Elemente verwendet werden. Einige der nachstehend beschriebenen Elemente können bei anderen Ausführungsformen ersetzt oder weggelassen werden. Einige Ausführungsformen werden zwar mit Schritten erörtert, die in einer bestimmten Reihenfolge ausgeführt werden, aber diese Schritte können auch in einer anderen logischen Reihenfolge ausgeführt werden.
  • Nachstehend werden ein Halbleiter-Package und ein Verfahren zu dessen Herstellung gemäß einigen Ausführungsformen der vorliegenden Erfindung beschrieben. Bei einigen Ausführungsformen weist eine untere Die-Struktur des Halbleiter-Packages einen Interposer auf, und in einem Halbleitersubstrat des Interposers ist ein erster integrierter Schaltungs-Die angeordnet. Der Interposer weist mehrere Durchkontaktierungen, z. B. Silizium-Durchkontaktierungen (TSVs) auf. Ein Interposer, der mindestens einen integrierten Schaltungs-Die aufweist, kann auch als ein aktiver TSV-Interposer bezeichnet werden. Bei einigen Ausführungsformen implementiert der aktive TSV-Interposer in einem Package eine 3D-IC-Stapelstruktur (3D-IC: dreidimensionaler integrierter Schaltkreis) statt einer 2,5ID-IC-Struktur, die einen nicht-aktiven TSV-Interposer verwendet. Der aktive TSV-Interposer kann Multi-Dies aufweisen. Außerdem können ein oder mehrere integrierte Schaltungs-Dies in der unteren Die-Struktur mit einem oder mehreren integrierten Schaltungs-Dies in einer oberen Die-Struktur durch Umverteilungsschichten (die mit „RDLs“ abgekürzt werden) und leitfähige Säulen, die ein Verkapselungsmaterial durchdringen, ohne Verwendung von Kontakthügeln elektrisch verbunden werden. Somit ist eine 3D-IC-Stapelstruktur unter Verwendung eines aktiven TSV-Interposers bei einigen Ausführungsformen flexibler als eine herkömmliche Chip-auf-Chip- oder Wafer-auf-Wafer-Verbindung (z. B. Cu-Cu-Bondung). Außerdem ermöglicht bei einigen Ausführungsformen der vorliegenden Erfindung der aktive TSV-Interposer eine höhere Flexibilität für einen RDL-Trassierungsentwurf. Eine Breite einer leitfähigen Leitung und ein Leitungsabstand (L/S) können auf etwa 2,0 µm / 2,0 µm oder weniger reduziert werden, wodurch eine Engstelle für die Package-Entwicklung beseitigt wird. Außerdem minimieren der aktive TSV-Interposer und die Umverteilungsschichten (RDLs) bei einigen Ausführungsformen den Signalweg, um die Verarbeitungsgeschwindigkeit zu erhöhen, und sie bieten außerdem den Vorzug eines niedrigen Energieverbrauchs und einer kurzen Verzögerungszeit. Darüber hinaus ist bei einigen Ausführungsformen die Wärmeleitfähigkeit des aktiven TSV-Interposers, der aus Silizium hergestellt ist, höher als die Wärmeleitfähigkeit des Verkapselungsmaterials (das z. B. aus einer Formmasse hergestellt ist). Der eine oder die mehreren integrierten Schaltungs-Dies, die in dem aktiven Silizium-TSV-Interposer angeordnet sind, haben bessere thermische Eigenschaften. Daher kann ein Chipstapel, der bei den Ausführungsformen durch den aktiven Silizium-TSV-Interposer verbunden ist, die Lösung für thermische Probleme sein, die auf den integrierten Schaltungs-Die in dem Interposer mit einem Silizium-Fan-out (d. h., die untere Schicht des Interposers) zurückzuführen sind.
  • Nachstehend wird eines der Verfahren zum Herstellen eines Halbleiter-Packages gemäß einigen Ausführungsformen der vorliegenden Erfindung beschrieben. Es ist zu beachten, dass die vorliegende Erfindung nicht auf die hier offenbarten beispielhaften Packagestrukturen und deren Herstellungsverfahren beschränkt ist. Die nachstehend beschriebenen Strukturen und Schritte sollen lediglich Beispiele zum Konfigurieren und Herstellen eines Halbleiter-Packages bereitstellen.
  • Die 1A bis 1F sind Schnittansichten von Zwischenstufen eines Verfahrens zum Herstellen eines Halbleiter-Packages gemäß einigen Ausführungsformen der vorliegenden Erfindung. Um die Darstellung zu vereinfachen, ist hier nur die Struktur in einem einzigen Die-Bereich in den Zeichnungen gezeigt. Der Die-Bereich entspricht einem Teil eines Wafers nach dem Zertrennen des Wafers entlang Ritzgräben (z. B. Ritzgräben LS in 1E) in einem späteren Prozess.
  • In 1A wird eine erste Die-Struktur 10 bereitgestellt. Bei einigen Ausführungsformen weist die erste Die-Struktur 10 einen Interposer SIP und einen ersten integrierten Schaltungs-Die 105 auf, der in dem Interposer SIP angeordnet ist. Der Interposer SIP weist ein Halbleitersubstrat 102 und mehrere Durchkontaktierungen 104 auf, die das Halbleitersubstrat 102 durchdringen. Bei einigen Ausführungsformen ist das Halbleitersubstrat 102 ein Siliziumsubstrat oder ein Substrat mit einem anderen geeigneten Material.
  • Bei einigen Ausführungsformen ist der erste integrierte Schaltungs-Die 105 in dem Halbleitersubstrat 102 des Interposers SIP angeordnet. Bei einigen Ausführungsformen, die in 1A gezeigt sind, weist der erste integrierte Schaltungs-Die 105 eine integrierte Schaltungsvorrichtung 1051 und eine Interconnect-Struktur 1052 auf der integrierten Schaltungsvorrichtung 1051 auf, und er ist mit der integrierten Schaltungsvorrichtung 1051 verbunden. Der erste integrierte Schaltungs-Die 105 weist über der integrierten Schaltungsvorrichtung 1051 weiterhin eine dielektrische Schicht 1054 auf, die zum Beispiel auf der Interconnect-Struktur 1052 angeordnet ist. Der erste integrierte Schaltungs-Die 105 weist weiterhin mehrere Bondpads 1056 auf, die in der dielektrischen Schicht 1054 angeordnet sind und die Interconnect-Struktur 1052 kontaktieren. Die Bondpads 1056 sind über die Interconnect-Struktur 1052 mit der integrierten Schaltungsvorrichtung 1051 elektrisch verbunden.
  • Bei einigen Ausführungsformen ist eine Oberseite 105a des ersten integrierten Schaltungs-Dies 105 koplanar mit einer Oberseite des Interposers SIP. Wie in 1A gezeigt ist, sind insbesondere eine Oberseite 1056a der Bondpads 1056 und eine Oberseite 1054a der dielektrischen Schicht 1054 koplanar mit einer Oberseite 102a des Halbleitersubstrats 102 und Oberseiten 104a der Durchkontaktierungen 104.
  • Außerdem ist bei einigen Ausführungsformen eine Rückseite 105b des ersten integrierten Schaltungs-Dies 105 koplanar mit einer Unterseite des Interposers SIP. Wie in 1A gezeigt ist, ist insbesondere eine Rückseite 105b des ersten integrierten Schaltungs-Dies 105 koplanar mit einer Unterseite 102b des Halbleitersubstrats 102 und Unterseiten 104b der Durchkontaktierungen 104. Bei den vorstehend beschriebenen Ausführungsformen sind eine Oberseite 13a und eine Unterseite 13b einer ersten Umverteilungsstruktur 13 planare Flächen.
  • In 1B wird die erste Umverteilungsstruktur 13 auf der ersten Die-Struktur 10 hergestellt. In einem Beispiel wird die erste Umverteilungsstruktur 13 über der integrierten Schaltungsvorrichtung 1051 des ersten integrierten Schaltungs-Dies 105 vorgesehen. Die erste Umverteilungsstruktur 13 kann mehrere dielektrische Schichten 132 und Leiterbahnen in den dielektrischen Schichten 132 aufweisen. Die Leiterbahnen können Metallleitungen 130M und leitfähige Durchkontaktierungen 130V umfassen, die mit den Metallleitungen 130M verbunden sind. Außerdem können bei dieser Ausführungsform die Interconnect-Struktur 1052 und die Bondpads 1056 kollektiv als ein aktiver Teil bezeichnet werden, der eine aktive Oberfläche des ersten integrierten Schaltungs-Dies 105 bereitstellt, die zu der ersten Umverteilungsstruktur 13 zeigt. Ein Fan-out des ersten integrierten Schaltungs-Dies 105 in dem Halbleitersubstrat 102 kann durch die erste Umverteilungsstruktur 13 auf der Oberseite des Interposers SIP, die Durchkontaktierungen 104 in dem Interposer SIP und die Unterseite des Interposers SIP erreicht werden.
  • Bei einigen Ausführungsformen, die in 1B gezeigt sind, haben die Metallleitungen 130M geringe Breiten und geringe Abstände. Bei einigen Ausführungsformen beträgt die Breite der Metallleitung 130M etwa 0,4 µm bis etwa 2 µm, und der Abstand der Metallleitungen 130M beträgt ebenfalls etwa 0,4 µm bis etwa 2 µm. Außerdem kann ein leitfähiges Material der Metallleitungen 130M ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder ein anderes geeignetes Material sein. Die dielektrischen Schichten 132 können aus einem lichtempfindlichen Material wie Polybenzoxazol (PBO), einem Polyimid, Benzocyclobuten (BCB) oder einem anderen geeigneten Material hergestellt werden. Die dielektrischen Schichten 132 können durch Schleuderbeschichtung, Laminierung, chemische Aufdampfung (CVD), mit einem anderen geeigneten Verfahren oder einer Kombination davon hergestellt werden.
  • Bei einigen Ausführungsformen ist die erste Umverteilungsstruktur 13 in physischem Kontakt mit der Oberseite 102a des Halbleitersubstrats 102 und den Oberseiten 104a der Durchkontaktierungen 104 des Interposers SIP. Die Oberseite 102a und die Unterseite 102b befinden sich auf gegenüberliegenden Seiten des Halbleitersubstrats 102, und die Oberseiten 104a und die Unterseiten 104b befinden sich auf gegenüberliegenden Seiten der Durchkontaktierungen 104.
  • Bei einigen Ausführungsformen bedeckt die erste Umverteilungsstruktur 13 vollständig die erste Die-Struktur 10. Wie in 1B gezeigt ist, ist insbesondere die gesamte Unterseite 13b der ersten Umverteilungsstruktur 13 in physischem Kontakt mit der gesamten Oberseite 105a des ersten integrierten Schaltungs-Dies 105 und der gesamten Oberseite (die z. B. auf gleicher Höhe mit den Oberseiten 102a und 104a ist) des Interposers SIP der ersten Die-Struktur 10.
  • Bei einigen Ausführungsformen ist der erste integrierte Schaltungs-Die 105 mit der ersten Umverteilungsstruktur 13 elektrisch verbunden. Insbesondere sind die Bondpads 1056 des ersten integrierten Schaltungs-Dies 105 mit den Leiterbahnen (wie etwa den Metallleitungen 130M und den leitfähigen Durchkontaktierungen 130V) der ersten Umverteilungsstruktur 13 elektrisch verbunden. Wie in 1B gezeigt ist, sind die Oberseiten 1056a der Bondpads 1056 des ersten integrierten Schaltungs-Dies 105 in physischem Kontakt mit der ersten Umverteilungsstruktur 13.
  • Dann wird bei einigen Ausführungsformen auf der ersten Umverteilungsstruktur 13 eine zweite Die-Struktur 20 hergestellt, und anschließend wird auf der zweiten Die-Struktur 20 ein zweite Umverteilungsstruktur 23 hergestellt. Die 1C und 1D zeigen eines der beispielhaften Verfahren zum Herstellen der zweiten Die-Struktur 20 und der zweiten Umverteilungsstruktur 23 gemäß einigen Ausführungsformen der vorliegenden Erfindung.
  • In 1C werden auf der Oberseite 13a der ersten Umverteilungsstruktur 13 mehrere leitfähige Säulen 204 so hergestellt, dass sie sich von der Oberseite 13a der ersten Umverteilungsstruktur 13 weg erstrecken. Insbesondere werden die leitfähigen Säulen 204 mit den Leiterbahnen (wie etwa den Metallleitungen 130M und den leitfähigen Durchkontaktierungen 130V) der ersten Umverteilungsstruktur 13 elektrisch verbunden.
  • In einem Beispiel zum Herstellen der leitfähigen Säulen 204 wird eine Seedschicht auf der ersten Umverteilungsstruktur 13 hergestellt. Die Seedschicht ist eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht mit einer Mehrzahl von Teilschichten sein kann, die aus unterschiedlichen Materialien hergestellt sind. Bei einer speziellen Ausführungsform weist die Seedschicht eine Titanschicht und eine Kupferschicht über der Titanschicht auf. Die Seedschicht kann durch physikalische Aufdampfung (PVD) oder mit einem anderen geeigneten Verfahren hergestellt werden. Auf der Seedschicht wird ein Fotoresist hergestellt, das anschließend strukturiert wird. Das Fotoresist kann durch Schleuderbeschichtung oder mit einem anderen geeigneten Verfahren hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht den leitfähigen Säulen 204. Durch das Strukturieren werden Öffnungen durch das Fotoresist erzeugt, um die Seedschicht freizulegen. In den Öffnungen des Fotoresists und auf den freiliegenden Teilen der Seedschicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder mit einem anderen geeigneten Verfahren abgeschieden werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder ein anderes geeignetes Material sein. Das Fotoresist und die Teile der Seedschicht, auf denen das leitfähige Material nicht abgeschieden worden ist, werden entfernt. Das Fotoresist kann mit einem geeigneten Ablösungs- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoffplasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden die freiliegenden Teile der Seedschicht zum Beispiel mit einem geeigneten Ätzprozess wie Nass- oder Trockenätzung entfernt. Die verbliebenen Teile der Seedschicht und das leitfähige Material bilden die leitfähigen Säulen 204. Bei dieser Ausführungsform werden die leitfähigen Säulen 204 aus Kupfer hergestellt, und sie können daher auch als Kupfersäulen bezeichnet werden.
  • Außerdem hat bei einigen Ausführungsformen jede der leitfähigen Säulen 204 eine kritische Abmessung, die größer als die jeder der Durchkontaktierungen 104 des Interposers SIP ist. Wie in 1D gezeigt ist, hat jede der Durchkontaktierungen 104 des Interposers SIP eine erste Abmessung D1 (als ihre kritische Abmessung), und jede der leitfähigen Säulen 204 der zweiten Die-Struktur 20 hat eine zweite Abmessung D2 (als ihre kritische Abmessung), wobei die zweite Abmessung D2 größer als die erste Abmessung D1 ist. Die erste Abmessung D1 und die zweite Abmessung D2 können ein Durchmesser der Durchkontaktierung 104 bzw. der leitfähigen Säule 204 sein. Bei einigen Ausführungsformen beträgt die erste Abmessung D1 etwa 10 µm bis etwa 20 µm, und die zweite Abmessung D2 beträgt etwa 100 µm bis etwa 200 µm. Die Anzahl von Eingangs-/Ausgangs-Anschlüssen (E/A-Anschlüssen) der Unterseite des Interposers SIP wird durch Herstellen der Durchkontaktierung 104 mit einer kleineren ersten Abmessung D1 signifikant erhöht. Außerdem trägt die erhöhte Anzahl von E/A-Anschlüssen auch zu einem Fan-out des ersten integrierten Schaltungs-Dies 105 in dem Interposer SIP bei.
  • Die zweite Die-Struktur 20 kann einen oder mehrere zweite integrierte Schaltungs-Dies aufweisen. Bei dieser beispielhaften Ausführungsform werden zwei zweite integrierte Schaltungs-Dies 205 und 206 zur Erläuterung hergestellt. Die Anzahl von zweiten integrierten Schaltungs-Dies ist hier jedoch nicht beschränkt.
  • In 1C weist bei dieser beispielhaften Ausführungsform der zweite integrierte Schaltungs-Die 205 eine integrierte Schaltungsvorrichtung 2051 und eine Interconnect-Struktur 2052 auf der integrierten Schaltungsvorrichtung 2051 auf. Die Interconnect-Struktur 2052 ist mit der integrierten Schaltungsvorrichtung 2051 verbunden. Der zweite integrierte Schaltungs-Die 205 weist weiterhin eine dielektrische Schicht 2054 über der integrierten Schaltungsvorrichtung 2051 zum Beispiel auf der Interconnect-Struktur 2052 auf. Der zweite integrierte Schaltungs-Die 205 weist weiterhin mehrere Bondpads 2056 auf, die in der dielektrischen Schicht 2054 angeordnet sind und die Interconnect-Struktur 1052 kontaktieren. Die Bondpads 2056 sind über die Interconnect-Struktur 2052 mit der integrierten Schaltungsvorrichtung 2051 elektrisch verbunden. In ähnlicher Weise weist der zweite integrierte Schaltungs-Die 206 eine integrierte Schaltungsvorrichtung 2061 und eine Interconnect-Struktur 2062 auf der integrierten Schaltungsvorrichtung 2061 auf. Die Interconnect-Struktur 2062 ist mit der integrierten Schaltungsvorrichtung 2061 verbunden. Der zweite integrierte Schaltungs-Die 206 weist weiterhin eine dielektrische Schicht 2064 über der integrierten Schaltungsvorrichtung 2061 zum Beispiel auf der Interconnect-Struktur 2062 auf. Der zweite integrierte Schaltungs-Die 206 weist weiterhin mehrere Bondpads 2066 auf, die in der dielektrischen Schicht 2064 angeordnet sind und die Interconnect-Struktur 1062 kontaktieren. Die Bondpads 2066 sind über die Interconnect-Struktur 2062 mit der integrierten Schaltungsvorrichtung 2061 elektrisch verbunden. Die integrierten Schaltungs-Dies 205 und 206 können dieselbe Funktion oder unterschiedliche Funktionen haben.
  • Im 1C werden bei dieser beispielhaften Ausführungsform die zweiten integrierten Schaltungs-Dies 205 und 206 durch eine Haftschicht 145 bzw. 146 an der ersten Umverteilungsstruktur 13 befestigt. Die Haftschicht 145 kann Ränder haben, die mit Rändern des zweiten integrierten Schaltungs-Dies 205 bündig sind, und die Haftschicht 146 kann Ränder haben, die mit Rändern des zweiten integrierten Schaltungs-Dies 206 bündig sind.
  • Dann werden in 1D die leitfähigen Säulen 204 und die zweiten integrierten Schaltungs-Dies 205 und 206 in einem Verkapselungsmaterial 208 verkapselt. Das Verkapselungsmaterial 208 kann eine Formmasse sein, die ein Grundmaterial und Füllstoffteilchen in dem Grundmaterial enthalten kann. Das Grundmaterial kann ein Polymer, ein Harz, ein Epoxid oder dergleichen sein. Das Grundmaterial kann ein kohlenstoffbasiertes Polymer sein. Die Füllstoffteilchen können Teilchen eines oder mehrerer dielektrischer Materialien wie SiO2, Al2O3, Siliziumdioxid, einer Verbindung aus Eisen (Fe), einer Verbindung aus Natrium (Na) oder dergleichen sein, und sie können kugelförmig sein. Das Verkapselungsmaterial 208 kann durch Formpressen, Pressspritzen oder mit einem anderen geeigneten Formverfahren aufgebracht werden. Bei einigen Ausführungsformen kann ein Verkapselungsmaterial so über der ersten Umverteilungsstruktur 13 hergestellt werden, dass die leitfähigen Säulen 204 und die zweiten integrierten Schaltungs-Dies 205 und 206 bedeckt oder vergraben werden. Dann wird ein Planarisierungsprozess, wie etwa ein CMP-Prozess (CMP: chemisch-mechanische Polierung) oder ein mechanischer Schleifprozess, durchgeführt, um die Oberseiten der zweiten integrierten Schaltungs-Dies 205 und 206 und des Verkapselungsmaterials zu planarisieren, bis die zweiten integrierten Schaltungs-Dies 205 und 206 freigelegt sind. Nach dem Planarisierungsprozess hat das Verkapselungsmaterial 208 eine planare Oberseite 208a. Die Oberseite 208a des Verkapselungsmaterials 208 ist koplanar mit einer Oberseite 205a des zweiten integrierten Schaltungs-Dies 205 und einer Oberseite 206a des zweiten integrierten Schaltungs-Dies 206.
  • Bei der beispielhaften Ausführungsform der vorliegenden Erfindung können die zweiten integrierten Schaltungs-Dies 205 und 206 und das Verkapselungsmaterial 208 kollektiv als die zweite Die-Struktur 20 bezeichnet werden.
  • In 1D wird außerdem eine zweite Umverteilungsstruktur 23 auf der zweiten Die-Struktur 20 hergestellt. Die zweite Umverteilungsstruktur 23 kann mehrere dielektrische Schichten 232 und Leiterbahnen (wie etwa mehrere Metallleitungen 230M und mehrere leitfähige Durchkontaktierungen 230V, die mit den Metallleitungen 230M verbunden sind) in den dielektrischen Schichten 232 aufweisen. Bei einigen Ausführungsformen sind die zweiten integrierten Schaltungs-Dies 205 und 206 mit den Leiterbahnen der zweiten Umverteilungsstruktur 23 elektrisch verbunden. Wie in 1D gezeigt ist, sind insbesondere Oberseiten 2056a der Bondpads 2056 des zweiten integrierten Schaltungs-Dies 205 in physischem Kontakt mit der zweiten Umverteilungsstruktur 23. Oberseiten 2066a der Bondpads 2066 des zweiten integrierten Schaltungs-Dies 206 sind in physischem Kontakt mit der zweiten Umverteilungsstruktur 23. Außerdem sind bei einigen Ausführungsformen die Oberseite 23a und die Unterseite 23b der zweiten Umverteilungsstruktur 23 planare Flächen.
  • Bei dieser Ausführungsform können die Interconnect-Struktur 2052 und die Bondpads 2056 des zweiten integrierten Schaltungs-Dies 205 kollektiv als ein aktiver Teil bezeichnet werden, der eine aktive Oberfläche des zweiten integrierten Schaltungs-Dies 205 bereitstellt. In ähnlicher Weise können die Interconnect-Struktur 2062 und die Bondpads 2066 des zweiten integrierten Schaltungs-Dies 206 kollektiv als ein aktiver Teil bezeichnet werden, der eine aktive Oberfläche des zweiten integrierten Schaltungs-Dies 206 bereitstellt. Die aktiven Oberflächen der zweiten integrierten Schaltungs-Dies 205 und 206 zeigen bei einigen Ausführungsformen der vorliegenden Erfindung zu der zweiten Umverteilungsstruktur 23.
  • Materialien und Verfahren zum Herstellen der Komponenten (wie etwa der dielektrischen Schicht 232, der Metallleitungen 230M und der leitfähigen Durchkontaktierungen 230V) der zweiten Umverteilungsstruktur 23 von 1D können dieselben sein wie für ähnliche Komponenten (wie etwa die dielektrische Schicht 132, die Metallleitungen 130M und die leitfähigen Durchkontaktierungen 130V) der ersten Umverteilungsstruktur 13 von 1B, und sie werden hier nicht wiederholt.
  • Bei einigen Ausführungsformen der vorliegenden Erfindung sind die leitfähigen Säulen 204 (wie etwa Cu-Säulen) der zweiten Die-Struktur 20 in physischem Kontakt mit der ersten Umverteilungsstruktur 13 und der zweiten Umverteilungsstruktur 23 zum elektrischen Verbinden der ersten Umverteilungsstruktur 13 und der zweiten Umverteilungsstruktur 23. Bei einigen Ausführungsformen kann die zweite Die-Struktur 20 über die zweite Umverteilungsstruktur 23, die leitfähigen Säulen 204 und die erste Umverteilungsstruktur 13 mit der ersten Die-Struktur 10 elektrisch verbunden werden. Dementsprechend können die zweiten integrierten Schaltungs-Dies 205 und 206 über die zweite Umverteilungsstruktur 23, die leitfähigen Säulen 204 und die erste Umverteilungsstruktur 13 ohne Verwendung von Kontakthügeln mit dem ersten integrierten Schaltungs-Die 105 elektrisch verbunden werden.
  • Wie in 1D gezeigt ist, ist bei einigen Ausführungsformen die zweite Umverteilungsstruktur 23 in physischem Kontakt mit einer Oberseite 20a der zweiten Die-Struktur 20. Die erste Umverteilungsstruktur 13 kontaktiert physisch eine Unterseite 20b der zweiten Die-Struktur 20. Die Oberseite 20a und die Unterseite 20b befinden sich auf gegenüberliegenden Seiten der zweiten Die-Struktur 20. Insbesondere ist die zweite Umverteilungsstruktur 23 in physischem Kontakt mit der Oberseite 205a des zweiten integrierten Schaltungs-Dies 205, der Oberseite 206a des zweiten integrierten Schaltungs-Dies 206, der Oberseite 208a des Verkapselungsmaterials 208 und den Oberseiten 204a der leitfähigen Säulen 204. Wie in 1D gezeigt ist, sind bei einigen Ausführungsformen die Oberseiten 204a und die Unterseiten 204b der leitfähigen Säulen 204 in physischem Kontakt mit der ersten Umverteilungsstruktur 13 bzw. der zweiten Umverteilungsstruktur 23.
  • Bei einigen Ausführungsformen bedeckt die zweite Umverteilungsstruktur 23 vollständig den zweiten integrierten Schaltungs-Die 205. Wie in 1D gezeigt ist, ist insbesondere die gesamte Unterseite 23b der zweiten Umverteilungsstruktur 23 in physischem Kontakt mit der gesamten Oberseite 205a des zweiten integrierten Schaltungs-Dies 205, mit der gesamten Oberseite 206a des zweiten integrierten Schaltungs-Dies 206, mit der gesamten Oberseite 208a des Verkapselungsmaterials 208 und mit den gesamten Oberseiten 204a der leitfähigen Säulen 204.
  • Außerdem können der erste integrierte Schaltungs-Die 205 und der zweite integrierte Schaltungs-Die 206 dieselbe Funktion oder unterschiedliche Funktionen haben. Der erste integrierte Schaltungs-Die 105 und die zweiten Interconnect-Schichten Schaltungs-Dies 205 und 206 können jeweils Folgendes sein: ein Logik-Die, z. B. ein CPU-Die (CPU: Hauptprozessor), ein GPU-Die (GPU: Grafikprozessor), ein SoC-Die (SoC: System-on-a-Chip), ein Anwendungsprozessor-Die (AP-Die), ein Microcontroller-Die usw.; ein Speicher-Die, z. B. ein DRAM-Die (DRAM: dynamischer Direktzugriffsspeicher), ein SRAM-Die (SRAM: statischer Direktzugriffsspeicher) usw.; ein Power-Management-Die, z. B. ein integrierter Power-Management-Schaltkreis (PMIC), ein Hochfrequenz-Die (HF-Die), ein Sensor-Die; ein MEMS-Die (MEMS: mikroelektromechanisches System), ein Signalverarbeitungs-Die, z. B. ein DSP-Die (DSP: digitale Signalverarbeitung), ein Front-End-Die, z. B. ein analoger Front-End-Die (AFE-Die), oder dergleichen.
  • Bei einigen Ausführungsformen hat das Halbleitersubstrat 102 des Interposers SIP der ersten Die-Struktur 10 eine erste Wärmeleitfähigkeit, und das Verkapselungsmaterial 208 der zweiten Die-Struktur 20 hat eine zweite Wärmeleitfähigkeit, wobei die erste Wärmeleitfähigkeit höher als die zweite Wärmeleitfähigkeit ist. Somit kann der erste integrierte Schaltungs-Die 105 ein Die sein, der bei Betrieb große Mengen von Wärme erzeugt, da der Interposer SIP bessere thermische Eigenschaften als das Verkapselungsmaterial 208 hat. Zum Beispiel kann der erste integrierte Schaltungs-Die 105, der in dem Halbleitersubstrat 102 des Interposers SIP angeordnet ist, ein Logik-Die sein, der bei Betrieb eine beachtliche Wärme erzeugt, und die zweiten integrierten Schaltungs-Dies 205 und 206 können jeweils ein Speicher-Die sein, der bei Betrieb weniger Wärme erzeugt.
  • In 1E wird bei einigen Ausführungsformen eine Leitfähige-Verbindungselemente-Anordnung 40 auf der Unterseite der ersten Die-Struktur 10 hergestellt. Die Leitfähige-Verbindungselemente-Anordnung 40 weist mehrere leitfähige Verbindungselemente 401 auf, die auf der Unterseite des Interposers SIP hergestellt sind. Die leitfähigen Verbindungselemente 401 der Leitfähige-Verbindungselemente-Anordnung 40 sind mit den Durchkontaktierungen 104 des Interposers SIP der ersten Die-Struktur 10 elektrisch verbunden.
  • Die leitfähigen Verbindungselemente können Lotkugeln, Metallsäulen, C4-Kontakthügel (C4: Chipverbindung mit kontrolliertem Kollaps), Mikrobumps, mit dem ENEPIG-Verfahren hergestellte Kontakthügel (ENEPIG: Electroless Nickel Electroless Palladium Immersion Gold) oder dergleichen sein. Die leitfähigen Verbindungselemente 401 können ein leitfähiges Material, wie etwa Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn, Lot oder ein anderes geeignetes Material, oder eine Kombination davon aufweisen. Bei einigen Ausführungsformen werden die leitfähigen Verbindungselemente 401 dadurch hergestellt, dass zunächst eine Schicht aus Lot durch Aufdampfung, Elektroplattierung, Drucken, Lotübertragung, Kugelplatzierung oder mit einem anderen geeigneten Verfahren hergestellt wird. Nachdem die Schicht aus Lot auf der Struktur hergestellt worden ist, kann ein Aufschmelzprozess durchgeführt werden, um das Material in die gewünschten Kontakthügelformen zu bringen. Bei einer anderen Ausführungsform sind die leitfähigen Verbindungselemente 401 Metallsäulen (wie etwa Kupfersäulen), die durch Sputtern, Drucken, Elektroplattierung, stromlose Plattierung, CVD oder mit einem anderen geeigneten Verfahren hergestellt werden. Die Metallsäulen können lotfrei sein und im Wesentlichen vertikale Seitenwände haben. Bei einigen Ausführungsformen wird eine metallische Verkappungsschicht auf den Metallsäulen hergestellt. Die metallische Verkappungsschicht kann Nickel, Zinn, Zinn-Blei, Gold, Silber, Palladium, Indium, Nickel-Palladium-Gold, Nickel-Gold oder ein anderes geeignetes Material oder eine Kombination davon aufweisen und kann mit einem Plattierungsprozess hergestellt werden. Bei dieser Ausführungsform sind die leitfähigen Verbindungselemente 401 C4-Kontakthügel.
  • Nach dem Herstellen der leitfähigen Verbindungselemente 401 wird die resultierende Struktur in einzelne integrierte Schaltungspackages zertrennt. 1E zeigt ein einzelnes integriertes Schaltungspackage nach dem Durchführen des Vereinzelungsprozesses. Der Vereinzelungsprozess wird durch Zersägen entlang den Ritzgräben LS durchgeführt. In dem Vereinzelungsprozess wird ein integriertes Schaltungspackage von benachbarten integrierten Schaltungspackages getrennt. Bei einigen Ausführungsformen kann der Vereinzelungsprozess durch Zersägen, Laser-Ablation, Ätzen, mit einer Kombination davon oder mit einem anderen geeigneten Verfahren erfolgen. Dann kann das resultierende vereinzelte integrierte Schaltungspackage mittels der leitfähigen Verbindungselemente 401 auf ein Substrat montiert werden.
  • In 1F wird bei einigen Ausführungsformen ein Substrat 50 mit Leiterbahnen 502 bereitgestellt, und die resultierende Struktur von 1E wird mittels der leitfähigen Verbindungselemente 401 auf das Substrat 50 montiert. Das heißt, die leitfähigen Verbindungselemente 401 sind zwischen dem Substrat 50 und der ersten Die-Struktur 10 angeordnet. Dementsprechend werden die Durchkontaktierungen 104 des Interposers SIP der ersten Die-Struktur 10 mittels der leitfähigen Verbindungselemente 401 der Leitfähige-Verbindungselemente-Anordnung 40 mit den Leiterbahnen 502 des Substrats 50 elektrisch verbunden.
  • Außerdem wird eine Unterfüllungsschicht 42 zwischen der ersten Die-Struktur 10 und dem Substrat 50 hergestellt. Bei einigen Ausführungsformen kann ein Unterfüllungsmaterial in die verbliebenen Zwischenräume zwischen den leitfähigen Verbindungselementen 401 verteilt werden, wobei das Unterfüllungsmaterial die Spalte zwischen der ersten Die-Struktur 10 und dem Substrat 50 füllt. Anschließend wird das Unterfüllungsmaterial mit einem Härtungsprozess gehärtet, um die Unterfüllungsschicht 42 herzustellen. Bei einigen weiteren Ausführungsformen kann die Unterfüllungsschicht 42 mit einem Kapillarfluss-Verfahren oder einem anderen geeigneten Verfahren hergestellt werden, nachdem die leitfähigen Verbindungselemente 401 an das Substrat 50 gebondet worden sind.
  • Wie in 1F gezeigt ist, kann bei einigen Ausführungsformen der erste integrierte Schaltungs-Die 105 der ersten Die-Struktur 10 über die erste Umverteilungsstruktur 13, die Durchkontaktierungen 104 des Interposers SIP und die leitfähigen Verbindungselemente 401 der Leitfähige-Verbindungselemente-Anordnung 40 mit dem Substrat 50 elektrisch verbunden werden. Die zweiten integrierten Schaltungs-Dies 205 und 206 der zweiten Die-Struktur 20 können über die zweite Umverteilungsstruktur 23, die leitfähigen Säulen 204, die erste Umverteilungsstruktur 13, die Durchkontaktierungen 104 des Interposers SIP und die leitfähigen Verbindungselemente 401 der Leitfähige-Verbindungselemente-Anordnung 40 mit dem Substrat 50 elektrisch verbunden werden. Bei einigen Ausführungsformen können die zweiten integrierten Schaltungs-Dies 205 und 206 durch die zweite Umverteilungsstruktur 23, die leitfähigen Säulen 204 und die erste Umverteilungsstruktur 13 mit dem ersten integrierten Schaltungs-Die 105 elektrisch verbunden werden.
  • Bei einigen Ausführungsformen, die vorstehend beschrieben worden sind, erzielen ein Halbleiter-Package und ein Verfahren zu dessen Herstellung mehrere Vorzüge. Bei einigen Ausführungsformen weist die untere Die-Struktur in dem Halbleiter-Package einen Interposer SIP und einen ersten integrierten Schaltungs-Die auf, der in dem Halbleitersubstrat 102 des Interposers SIP mit mehreren Durchkontaktierungen 104 (TSVs 104) angeordnet ist. Der Interposer SIP, der mindestens einen integrierten Schaltungs-Die aufweist, kann auch als ein aktiver TSV-Interposer bezeichnet werden. Im Gegensatz zu dem herkömmlichen 2,5D-IC-Package, in dem ein nicht-aktiver TSV-Interposer verwendet wird, realisiert bei einigen Ausführungsformen der aktive TSV-Interposer in einem Package ein 3D-IC-Stapelpackage. Der aktive TSV-Interposer kann Multi-Dies aufweisen. Bei einigen Ausführungsformen kann eine heterogene Integration mit multifunktionalen Vorrichtungen, passiven Komponenten oder einem Speicher durch einen Fan-out-Prozess der oberen Die-Struktur integriert werden.
  • Außerdem können ein oder mehrere integrierte Schaltungs-Dies in einer unteren Die-Struktur durch Umverteilungsschichten (RDLs) (wie etwa die zweite Umverteilungsstruktur 23 und die erste Umverteilungsstruktur 13), und die leitfähigen Säulen 204, die das Verkapselungsmaterial 208 durchdringen, ohne Verwendung von Kontakthügeln mit einem oder mehreren integrierten Schaltungs-Dies in einer oberen Die-Struktur elektrisch verbunden werden. Somit ist eine 3D-IC-Stapelstruktur unter Verwendung eines aktiven TSV-Interposers flexibler als eine herkömmliche Chip-auf-Chip- oder Wafer-auf-Wafer-Stapelstruktur (z. B. Cu-Cu-Bondung). Bei einigen Ausführungsformen kann eine Flexibilität für eine Chipanordnung/Lageplan mit einem Fan-out der oberen Die-Struktur bzw. einem Silizium-Fan-out der unteren Die-Struktur (wie etwa des aktiven TSV-Interposers) erzielt werden.
  • Außerdem ermöglicht bei einigen Ausführungsformen der vorliegenden Erfindung der aktive TSV-Interposer eine höhere Flexibilität für einen RDL-Trassierungsentwurf, und die Breite einer leitfähigen Leitung und der Leitungsabstand (L/S) der RDLs können stark reduziert werden, wodurch eine Engstelle für die Package-Entwicklung beseitigt wird. Zum Beispiel können die Breite der leitfähigen Leitung und der Leitungsabstand (L/S) der zweiten Umverteilungsstruktur 23 auf dem Verkapselungsmaterial 208 auf etwa 2,0 µm / 2,0 µm oder weniger als 2,0 µm / 2,0 µm reduziert werden. In einem Beispiel können die Breite der leitfähigen Leitung und der Leitungsabstand (L/S) der ersten Umverteilungsstruktur 13 auf einem Silizium-Interposer SIP (z. B. dem Halbleitersubstrat 102, das aus Silizium hergestellt ist) auf etwa 0,4 µm / 0,4 µm reduziert werden. Außerdem hat der Die-Die-Stapel, der die RDL-Verbindung und den aktiven TSV-Interposer enthält, eine größere Anzahl von E/A-Anschlüssen als Mikrobumps in einem herkömmlichen 2,5D-Halbleiter-Package. Dementsprechend minimiert das Package mit der Stapelstruktur, die z. B. den aktiven TSV-Interposer und die Umverteilungsschichten (RDLs) enthält, bei einigen Ausführungsformen den Signalweg, um die Verarbeitungsgeschwindigkeit zu erhöhen, und es bietet außerdem den Vorzug eines niedrigen Energieverbrauchs und einer kurzen Verzögerungszeit.
  • Darüber hinaus hat bei einigen Ausführungsformen der TSV-Interposer, der aus Silizium hergestellt ist, eine höhere Wärmeleitfähigkeit als das Verkapselungsmaterial 208 (das aus einer Formmasse hergestellt ist). Dementsprechend können ein oder mehrere integrierte Schaltungs-Dies, die während des Betriebs viel Wärme erzeugen, in dem Silizium-TSV-Interposer angeordnet werden, um bessere thermische Eigenschaften zu erzielen.
  • In den 1A bis 1F ist zwar nur ein erster integrierter Schaltungs-Die 105 dargestellt, aber die erste Die-Struktur 10 kann mehrere erste integrierte Schaltungs-Dies (z. B. zwei, drei, vier usw.) aufweisen. 2 ist eine Schnittansicht eines Halbleiter-Packages gemäß einigen Ausführungsformen der vorliegenden Erfindung. Dieselben oder ähnliche Bezugszahlen oder -buchstaben bezeichnen dieselben oder ähnliche Elemente (wie etwa Komponenten oder Schichten) in den 1A bis 1F und 2. Der Kürze halber werden die Materialien derselben oder ähnlicher Komponenten/Schichten und die Prozesse zum Herstellen dieser Komponenten/Schichten hier nicht wiederholt.
  • In 2 dient die erste Die-Struktur 10, die erste integrierte Schaltungs-Dies 105 und 106 aufweist, als ein Beispiel gemäß einer Ausführungsform der vorliegenden Erfindung. Die Komponenten/Schichten und die Prozesse zum Herstellen dieser Komponenten/Schichten des ersten integrierten Schaltungs-Dies 105 sind vorstehend beschrieben worden und werden hier nicht wiederholt. Der erste integrierte Schaltungs-Die 106 kann ähnliche Komponenten/Schichten wie der erste integrierte Schaltungs-Die 105 haben. Es ist zu beachten, dass die Konfiguration und die Anzahl der ersten integrierten Schaltungs-Dies, die in 2 gezeigt sind, nur der Erläuterung dienen und die vorliegende Erfindung nicht darauf beschränkt ist.
  • Bei einigen Ausführungsformen ist der erste integrierte Schaltungs-Die 106 in dem Halbleitersubstrat 102 des Interposers SIP angeordnet. Die ersten integrierten Schaltungs-Dies 105 und 106 können durch das Halbleitersubstrat 102 des Interposers SIP physisch voneinander getrennt sein. Bei einigen Ausführungsformen weist der erste integrierte Schaltungs-Die 106 eine integrierte Schaltungsvorrichtung 1061 und eine Interconnect-Struktur 1062 auf der integrierten Schaltungsvorrichtung 1061 auf, und er ist mit der integrierten Schaltungsvorrichtung 1061 verbunden. Der erste integrierte Schaltungs-Die 106 weist über der integrierten Schaltungsvorrichtung 1061 weiterhin eine dielektrische Schicht 1064 auf, die zum Beispiel auf der Interconnect-Struktur 1062 angeordnet ist. Der erste integrierte Schaltungs-Die 106 weist weiterhin mehrere Bondpads 1066 auf, die in der dielektrischen Schicht 1064 angeordnet sind und die Interconnect-Struktur 1062 kontaktieren. Die Bondpads 1066 sind über die Interconnect-Struktur 1062 mit der integrierten Schaltungsvorrichtung 1061 elektrisch verbunden. Außerdem können bei einer beispielhaften Ausführungsform die Interconnect-Struktur 1062 und die Bondpads 1066 kollektiv als ein aktiver Teil bezeichnet werden, der eine aktive Oberfläche des ersten integrierten Schaltungs-Dies 106 bereitstellt. Die aktiven Oberflächen der ersten integrierten Schaltungs-Dies 105 und 106 zeigen zu der ersten Umverteilungsstruktur 13.
  • Bei einigen Ausführungsformen sind eine Oberseite 106a und eine Rückseite 106b des ersten integrierten Schaltungs-Dies 106 koplanar mit der Oberseite und der Unterseite des Interposers SIP· Wie in 2 gezeigt ist, wird die erste Umverteilungsstruktur 13 auf den ersten integrierten Schaltungs-Dies 105 und 106 so hergestellt, dass sie diese vollständig bedeckt. Insbesondere ist die gesamte Unterseite 13b der ersten Umverteilungsstruktur 13 in physischem Kontakt mit der gesamten Oberseite 105a des ersten integrierten Schaltungs-Dies 105, der gesamten Oberseite 106a des ersten integrierten Schaltungs-Dies 106 und der gesamten Oberseite des Interposers SIP der ersten Die-Struktur 10.
  • Bei einigen Ausführungsformen ist der erste integrierte Schaltungs-Die 106 mit der ersten Umverteilungsstruktur 13 elektrisch verbunden. Insbesondere sind die Bondpads 1066 des ersten integrierten Schaltungs-Dies 106 mit den Leiterbahnen (wie etwa den Metallleitungen 130M und den leitfähigen Durchkontaktierungen 130V) der ersten Umverteilungsstruktur 13 elektrisch verbunden. Bei der beispielhaften Ausführungsform, die in 2 gezeigt ist, kann der erste integrierte Schaltungs-Die 106 über die erste Umverteilungsstruktur 13, die Durchkontaktierungen 104 des Interposers SIP und die leitfähigen Verbindungselemente 401 der Leitfähige-Verbindungselemente-Anordnung 40 mit dem Substrat 50 elektrisch verbunden werden.
  • Die ersten integrierten Schaltungs-Dies 105 und 106 können dieselbe Funktion oder unterschiedliche Funktionen haben. Die ersten integrierten Schaltungs-Dies 105 und 106 und die zweiten integrierten Schaltungs-Dies 205 und 206 können dieselbe Funktion oder unterschiedliche Funktionen haben. Der erste integrierte Schaltungs-Die 106 kann Folgendes sein: ein Logik-Die, z. B. ein CPU-Die (CPU: Hauptprozessor), ein GPU-Die (GPU: Grafikprozessor), ein SoC-Die (SoC: System-on-a-Chip), ein Anwendungsprozessor-Die (AP-Die), ein Microcontroller-Die usw.; ein Speicher-Die, z. B. ein DRAM-Die (DRAM: dynamischer Direktzugriffsspeicher), ein SRAM-Die (SRAM: statischer Direktzugriffsspeicher) usw.; ein Power-Management-Die, z. B. ein integrierter Power-Management-Schaltkreis (PMIC), ein Hochfrequenz-Die (HF-Die), ein Sensor-Die; ein MEMS-Die (MEMS: mikroelektromechanisches System), ein Signalverarbeitungs-Die, z. B. ein DSP-Die (DSP: digitale Signalverarbeitung), ein Front-End-Die, z. B. ein analoger Front-End-Die (AFE-Die), oder dergleichen.
  • Bei einigen Ausführungsformen hat das Halbleitersubstrat 102 des Interposers SIP der ersten Die-Struktur 10 eine erste Wärmeleitfähigkeit, und das Verkapselungsmaterial 208 der zweiten Die-Struktur 20 hat eine zweite Wärmeleitfähigkeit. Die erste Wärmeleitfähigkeit ist höher als die zweite Wärmeleitfähigkeit. Somit kann der erste integrierte Schaltungs-Die 106 ein Die sein, der bei Betrieb große Mengen von Wärme erzeugt, da der Interposer SIP bessere thermische Eigenschaften als das Verkapselungsmaterial 208 hat.
  • Obwohl in den 1A bis 1F und 2 die zweite Die-Struktur 20 vertikal über der ersten Die-Struktur 10 angeordnet ist (d. h., ein TSV-Interposer, der einen oder mehrere erste integrierte Schaltungs-Dies hat und ebenfalls als ein aktiver TSV-Interposer angesehen werden kann), kann das Halbleiter-Package bei einigen Ausführungsformen der vorliegenden Erfindung eine oder mehrere weitere Die-Strukturen über der zweiten Die-Struktur 20 aufweisen.
  • 3 ist eine Schnittansicht eines Halbleiter-Packages gemäß einigen Ausführungsformen der vorliegenden Erfindung. Dieselben oder ähnliche Bezugszahlen oder -buchstaben bezeichnen dieselben oder ähnliche Elemente (wie etwa Komponenten oder Schichten) in den 1A bis 1F und 3. Der Kürze halber werden die Materialien und Anordnungen derselben oder ähnlicher Komponenten/Schichten und die Prozesse zum Herstellen dieser ähnlichen Komponenten/Schichten der ersten Die-Struktur 10, der ersten Umverteilungsstruktur 13, der zweiten Die-Struktur 20 und der zweiten Umverteilungsstruktur 23 hier nicht wiederholt.
  • In 3 kann bei einigen Ausführungsformen ein Halbleiter-Package über der zweiten Die-Struktur 20 weiterhin eine dritte Die-Struktur 30 aufweisen, die zum Beispiel auf der zweiten Umverteilungsstruktur 23 angeordnet ist. Die dritte Die-Struktur 30 kann einen oder mehrere dritte integrierte Schaltungs-Dies aufweisen.
  • Bei dieser beispielhaften Ausführungsform, die in 3 gezeigt ist, kann das Verkapselungsmaterial 208 der zweiten Die-Struktur 20 als ein erstes Verkapselungsmaterial 208 bezeichnet werden. Die dritte Die-Struktur 30 weist dritte integrierte Schaltungs-Dies 305 und 306 auf, die in einem zweiten Verkapselungsmaterial 308 verkapselt sind.
  • Der dritte integrierte Schaltungs-Die 305 kann Folgendes aufweisen: eine integrierte Schaltungsvorrichtung 3051; eine Interconnect-Struktur 3052, die mit der integrierten Schaltungsvorrichtung 3051 verbunden ist; eine dielektrische Schicht 3054 über der integrierten Schaltungsvorrichtung 3051; und mehrere Bondpads 3056, die auf der dielektrischen Schicht 3054 angeordnet sind. Die Bondpads 3056 sind über die Interconnect-Struktur 3052 mit der integrierten Schaltungsvorrichtung 3051 elektrisch verbunden. Der dritte integrierte Schaltungs-Die 306 kann Folgendes aufweisen: eine integrierte Schaltungsvorrichtung 3061; eine Interconnect-Struktur 3062, die mit der integrierten Schaltungsvorrichtung 3061 verbunden ist; eine dielektrische Schicht 3064 über der integrierten Schaltungsvorrichtung 3061; und mehrere Bondpads 3066, die auf der dielektrischen Schicht 3064 angeordnet sind. Die Bondpads 3066 sind über die Interconnect-Struktur 3062 mit der integrierten Schaltungsvorrichtung 3061 elektrisch verbunden. Die dritten integrierten Schaltungs-Dies 305 und 306 können dieselbe Funktion oder unterschiedliche Funktionen haben.
  • Bei dieser beispielhaften Ausführungsform, die in 3 gezeigt ist, können die leitfähigen Säulen 204 der zweite Die-Struktur 20 als erste leitfähige Säulen 204 bezeichnet werden. Die dritte Die-Struktur 30 weist weiterhin zweite leitfähige Säulen (wie etwa Cu-Säulen) 304 auf, die das zweite Verkapselungsmaterial 308 durchdringen. Zwei Enden (d. h., die Oberseiten 304a und die Unterseiten 304b) der zweiten leitfähigen Säulen 304 kontaktieren die zweite Umverteilungsstruktur 23 bzw. eine dritte Umverteilungsstruktur 33 (die nachstehend beschrieben wird) über der dritten Die-Struktur 30. Die Materialien und Prozesse zum Herstellen der zweiten leitfähigen Säulen 304 der dritten Die-Struktur 30 können den Materialien und Prozessen zum Herstellen der ersten leitfähigen Säulen 204 der zweiten Die-Struktur 20 gleichen oder ähneln. Diese Einzelheiten werden hier nicht wiederholt.
  • Außerdem weist bei einigen Ausführungsformen das Halbleiter-Package weiterhin eine dritte Umverteilungsstruktur 33 auf, die auf der dritten Die-Struktur 30 angeordnet ist. Die dritte Umverteilungsstruktur 33 kann eine planare Oberseite 33a und eine planare Unterseite 33b haben. Bei einigen Ausführungsformen ist die dritte Umverteilungsstruktur 33 in physischem Kontakt mit einer Oberseite 30a der dritten Die-Struktur 30, und die zweite Umverteilungsstruktur 23 ist in physischem Kontakt mit einer Unterseite 30b der dritten Die-Struktur 30.
  • Bei einigen Ausführungsformen weist die dritte Umverteilungsstruktur 33 mehrere dielektrischen Schichten 332 und Leiterbahnen in den dielektrischen Schichten 332 auf. Die Leiterbahnen können mehrere Metallleitungen 330M und mehrere leitfähige Durchkontaktierungen 330V umfassen, die mit den Metallleitungen 330M verbunden sind, wodurch eine elektrische Verbindungsfunktion der dritten Umverteilungsstruktur 33 bereitgestellt wird.
  • Bei dieser beispielhaften Ausführungsform, die in 3 gezeigt ist, werden die dritten integrierten Schaltungs-Dies 305 und 306 über die dritte Umverteilungsstruktur 33, die zweiten leitfähigen Säulen 304, die zweite Umverteilungsstruktur 23, die ersten leitfähigen Säulen 204, die erste Umverteilungsstruktur 13, die Durchkontaktierungen 104 des Interposers SIP und die leitfähigen Verbindungselemente 401 der Leitfähige-Verbindungselemente-Anordnung 40 mit dem Substrat 50 verbunden. Bei einigen Ausführungsformen werden die dritten integrierten Schaltungs-Dies 305 und 306 durch die dritte Umverteilungsstruktur 33, die zweiten leitfähigen Säulen 304 und die zweite Umverteilungsstruktur 23 ohne Verwendung von Kontakthügeln mit den zweiten integrierten Schaltungs-Dies 205 und 206 elektrisch verbunden. Bei einigen Ausführungsformen werden die dritten integrierten Schaltungs-Dies 305 und 306 durch die dritte Umverteilungsstruktur 33, die zweiten leitfähigen Säulen 304, die zweite Umverteilungsstruktur 23, die leitfähigen Säulen 204 und die erste Umverteilungsstruktur 13 ohne Verwendung von Kontakthügeln mit den ersten integrierten Schaltungs-Dies 105 und 106 elektrisch verbunden.
  • Bei einigen Ausführungsformen, die vorstehend beschrieben worden sind, erzielen die Halbleiter-Packages und die Verfahren zu deren Herstellung mehrere Vorzüge. Bei einigen Ausführungsformen weist die untere Die-Struktur des Halbleiter-Packages einen Interposer SIP und einen oder mehrere erste integrierte Schaltungs-Dies auf, die in einem Halbleitersubstrat 102 des Interposers SIP mit mehreren Durchkontaktierungen (TSVs) 104 angeordnet sind. Der Interposer SIP, der mindestens einen integrierten Schaltungs-Die aufweist, kann auch als ein aktiver TSV-Interposer bezeichnet werden. Im Gegensatz zu dem herkömmlichen 2,5D-IC-Package, das einen nicht-aktiven TSV-Interposer verwendet, realisiert bei einigen Ausführungsformen der aktive TSV-Interposer in einem Package ein 3D-IC-Stapelpackage. Der aktive TSV-Interposer kann Multi-Dies aufweisen. Bei einigen Ausführungsformen kann eine heterogene Integration mit multifunktionalen Vorrichtungen, passiven Komponenten oder einem Speicher durch einen Fan-out-Prozess der oberen Die-Struktur integriert werden.
  • Außerdem können ein oder mehrere integrierte Schaltungs-Dies in einer unteren Die-Struktur durch die Umverteilungsschichten (RDLs) (wie etwa die erste Umverteilungsstruktur 13, die zweite Umverteilungsstruktur 23 und die dritte Umverteilungsstruktur 33) und die leitfähigen Säulen 204, die das Verkapselungsmaterial 208 durchdringen (und die leitfähigen Säulen 304, die das Verkapselungsmaterial 308 durchdringen), ohne Verwendung von Kontakthügeln mit einem oder mehreren integrierten Schaltungs-Dies in einer oberen Die-Struktur elektrisch verbunden werden. Somit ist eine 3D-IC-Stapelstruktur unter Verwendung eines aktiven TSV-Interposers flexibler als eine herkömmliche Chip-auf-Chip- oder Wafer-auf-Wafer-Stapelstruktur (z. B. Cu-Cu-Bondung). Bei einigen Ausführungsformen kann eine Flexibilität für eine Chipanordnung/Lageplan mit einem Fan-out der oberen Die-Struktur bzw. einem Silizium-Fan-out der unteren Die-Struktur (wie etwa des aktiven TSV-Interposers) erzielt werden. Darüber hinaus hat bei einigen Ausführungsformen der aktive TSV-Interposer, der aus Silizium hergestellt ist, eine höhere Wärmeleitfähigkeit als das Verkapselungsmaterial 208/308 (das aus einer Formmasse hergestellt ist), sodass der integrierte Schaltungs-Die, der in dem Silizium-TSV-Interposer angeordnet ist, bessere thermische Eigenschaften hat.
  • Außerdem ermöglicht bei einigen Ausführungsformen der vorliegenden Erfindung der aktive TSV-Interposer eine höhere Flexibilität für einen RDL-Trassierungsentwurf, und die Breite einer leitfähigen Leitung und der Leitungsabstand (L/S) der RDLs können stark reduziert werden, wodurch eine Engstelle für die Package-Entwicklung beseitigt wird. Zum Beispiel können die Breite der leitfähigen Leitung und der Leitungsabstand (L/S) der RDLs auf etwa 2,0 µm / 2,0 µm oder weniger reduziert werden, wenn die RDL auf dem Verkapselungsmaterial 208/308 angeordnet ist, und sie können auf etwa 0,4 µm / 0,4 µm reduziert werden, wenn die RDL auf dem Interposer SIP angeordnet ist. Außerdem hat der Die-Die-Stapel mit der RDL-Verbindung und dem aktiven TSV-Interposer eine größere Anzahl von E/A-Anschlüssen als Mikrobumps in einem herkömmlichen 2,5D-Halbleiter-Package. Entsprechend der vorstehenden Beschreibung minimiert ein Package mit der Stapelstruktur, die z. B. den aktiven TSV-Interposer und die RDLs enthält, bei einigen Ausführungsformen den Signalweg, um die Verarbeitungsgeschwindigkeit zu erhöhen, und es bietet außerdem den Vorzug eines niedrigen Energieverbrauchs und einer kurzen Verzögerungszeit.
  • Es ist zu beachten, dass die Einzelheiten der Strukturen und der Herstellung der Ausführungsformen nur der Erläuterung dienen und die beschriebenen Einzelheiten der Ausführungsformen die vorliegende Erfindung nicht beschränken sollen. Es ist außerdem zu beachten, dass nicht alle Ausführungsformen der Erfindung dargestellt sind. Es können Modifikationen und Abwandlungen vorgenommen werden, ohne von dem Grundgedanken der Erfindung abzuweichen, um die Anforderungen der praktischen Anwendung zu erfüllen. Somit kann es weitere Ausführungsformen der vorliegenden Erfindung geben, die nicht einzeln dargestellt sind. Außerdem sind die beigefügten Zeichnungen zur übersichtlichen Darstellung der Ausführungsformen vereinfacht worden. Größen und Proportionen in den Zeichnungen können nicht direkt den tatsächlichen Produkten entsprechen. Daher sind die Patentbeschreibung und die Zeichnungen als erläuternd und nicht als beschränkend anzusehen.
  • Die Erfindung ist zwar anhand von Beispielen und bevorzugten Ausführungsformen beschrieben worden, aber es versteht sich, dass die Erfindung nicht auf die offenbarten Ausführungsformen beschränkt ist. Vielmehr sollen verschiedene Modifikationen und ähnliche Anordnungen (die Fachleute erkennen dürften) erfasst werden. Daher sollte der Schutzumfang der beigefügten Ansprüche in Einklang mit der breitesten Auslegung stehen, sodass er alle diese Modifikationen und ähnlichen Anordnungen umfasst.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/113216 [0001]

Claims (23)

  1. Halbleiter-Package mit: einer ersten Die-Struktur, die Folgendes aufweist: einen Interposer, der ein Halbleitersubstrat und Durchkontaktierungen aufweist, die das Halbleitersubstrat durchdringen, und einen ersten integrierten Schaltungs-Die, der in dem Halbleitersubstrat des Interposers angeordnet ist; einer ersten Umverteilungsstruktur, die auf der ersten Die-Struktur angeordnet ist; einer zweiten Die-Struktur, die auf der ersten Umverteilungsstruktur angeordnet ist, wobei die zweite Die-Struktur Folgendes aufweist: einen zweiten integrierten Schaltungs-Die, der in einem Verkapselungsmaterial verkapselt ist, und leitfähige Säulen, die das Verkapselungsmaterial durchdringen; und einer zweiten Umverteilungsstruktur, die auf der zweiten Die-Struktur angeordnet ist, wobei der erste integrierte Schaltungs-Die über die erste Umverteilungsstruktur, die leitfähigen Säulen und die zweite Umverteilungsstruktur mit dem zweiten integrierten Schaltungs-Die elektrisch verbunden ist.
  2. Halbleiter-Package nach Anspruch 1, wobei eine aktive Oberfläche des ersten integrierten Schaltungs-Dies zu der ersten Umverteilungsstruktur zeigt und eine aktive Oberfläche des zweiten integrierten Schaltungs-Dies zu der zweiten Umverteilungsstruktur zeigt.
  3. Halbleiter-Package nach Anspruch 1 oder 2, wobei eine Rückseite des ersten integrierten Schaltungs-Dies koplanar mit einer Unterseite des Halbleitersubstrats des Interposers ist, und/oder die erste Umverteilungsstruktur in physischem Kontakt mit einer Oberseite des Halbleitersubstrats des Interposers ist, und/oder eine Rückseite des zweiten integrierten Schaltungs-Dies auf der ersten Umverteilungsstruktur angeordnet ist, und/oder die leitfähigen Säulen der zweiten Die-Struktur in physischem Kontakt mit der ersten Umverteilungsstruktur und der zweiten Umverteilungsstruktur sind, und/oder die Durchkontaktierungen der ersten Die-Struktur die erste Umverteilungsstruktur physisch kontaktieren.
  4. Halbleiter-Package nach einem der vorhergehenden Ansprüche, wobei der erste integrierte Schaltungs-Die und der zweite integrierte Schaltungs-Die jeweils Folgendes aufweisen: eine integrierte Schaltungsvorrichtung; eine Interconnect-Struktur, die mit der integrierten Schaltungsvorrichtung verbunden ist; eine dielektrische Schicht über der integrierten Schaltungsvorrichtung; und Bondpads, die in der dielektrischen Schicht angeordnet sind, wobei die Bondpads mit der Interconnect-Struktur und der ersten Umverteilungsstruktur elektrisch verbunden sind.
  5. Halbleiter-Package nach Anspruch 4, wobei Oberseiten der Bondpads koplanar mit einer Oberseite der dielektrischen Schicht sind, und/oder Oberseiten der Bondpads des ersten integrierten Schaltungs-Dies die erste Umverteilungsstruktur physisch kontaktieren, und/oder Oberseiten der Bondpads des zweiten integrierten Schaltungs-Dies die zweite Umverteilungsstruktur physisch kontaktieren.
  6. Halbleiter-Package nach einem der vorhergehenden Ansprüche, das weiterhin Folgendes aufweist: leitfähige Verbindungselemente, die auf einer Unterseite des Interposers angeordnet sind; und eine Unterfüllungsschicht, die zwischen dem Interposer und einem Substrat mit Leiterbahnen hergestellt ist, wobei die leitfähigen Verbindungselemente zwischen dem Substrat und der ersten Die-Struktur angeordnet sind.
  7. Halbleiter-Package nach Anspruch 6, wobei die Durchkontaktierungen des Interposers der ersten Die-Struktur durch die leitfähigen Verbindungselemente mit den Leiterbahnen elektrisch verbunden sind.
  8. Halbleiter-Package nach einem der vorhergehenden Ansprüche, wobei eine Rückseite des zweiten integrierten Schaltungs-Dies koplanar mit einer Unterseite des Verkapselungsmaterials ist und die Unterseite des Verkapselungsmaterials eine Oberseite der Umverteilungsstruktur physisch kontaktiert.
  9. Halbleiter-Package nach einem der vorhergehenden Ansprüche, wobei das Halbleitersubstrat des Interposers der ersten Die-Struktur eine erste Wärmeleitfähigkeit hat und das Verkapselungsmaterial der zweiten Die-Struktur eine zweite Wärmeleitfähigkeit hat, wobei die erste Wärmeleitfähigkeit höher als die zweite Wärmeleitfähigkeit ist.
  10. Halbleiter-Package nach einem der vorhergehenden Ansprüche, wobei die erste Die-Struktur weiterhin einen dritten integrierten Schaltungs-Die aufweist, der in dem Halbleitersubstrat des Interposers angeordnet ist, wobei die erste Umverteilungsstruktur auf dem dritten integrierten Schaltungs-Die angeordnet ist und mit diesem elektrisch verbunden ist, und die zweite Die-Struktur weiterhin einen vierten integrierten Schaltungs-Die aufweist, der in dem Verkapselungsmaterial verkapselt ist, wobei die zweite Umverteilungsstruktur auf dem vierten integrierten Schaltungs-Die angeordnet ist und mit diesem elektrisch verbunden ist.
  11. Halbleiter-Package nach einem der vorhergehenden Ansprüche, die weiterhin Folgendes aufweist: eine dritte Die-Struktur, die auf der zweiten Umverteilungsstruktur angeordnet ist; und eine dritte Umverteilungsstruktur, die auf der dritten Die-Struktur angeordnet ist.
  12. Halbleiter-Package nach Anspruch 11, wobei das Verkapselungsmaterial der zweiten Die-Struktur als ein erstes Verkapselungsmaterial bezeichnet wird und die leitfähigen Säulen der zweiten Die-Struktur als erste leitfähige Säulen bezeichnet werden, und die dritte Die-Struktur Folgendes aufweist: einen dritten integrierten Schaltungs-Die, der in einem zweiten Verkapselungsmaterial verkapselt ist; und zweite leitfähige Säulen, die das zweite Verkapselungsmaterial durchdringen, wobei der dritte integrierte Schaltungs-Die über die dritte Umverteilungsstruktur, die zweiten leitfähigen Säulen und die zweite Umverteilungsstruktur mit den ersten leitfähigen Säulen elektrisch verbunden ist.
  13. Halbleiter-Package nach einem der vorhergehenden Ansprüche, wobei jede der Durchkontaktierungen des Interposers eine erste Abmessung hat und jede der leitfähigen Säulen der zweiten Die-Struktur eine zweite Abmessung hat, wobei die zweite Abmessung größer als die erste Abmessung ist.
  14. Halbleiter-Package mit: einer ersten Die-Struktur, die einen ersten integrierten Schaltungs-Die aufweist, der in einem Halbleitersubstrat eines Interposers angeordnet ist, wobei der Interposer Durchkontaktierungen aufweist, die das Halbleitersubstrat durchdringen; einer ersten Umverteilungsstruktur, die auf der ersten Die-Struktur angeordnet ist; einer zweiten Die-Struktur, die auf der ersten Umverteilungsstruktur angeordnet ist, wobei die zweite Die-Struktur einen zweiten integrierten Schaltungs-Die, der in einem Verkapselungsmaterial verkapselt ist, und leitfähige Säulen aufweist, die das Verkapselungsmaterial durchdringen; und einer zweiten Umverteilungsstruktur, die auf der zweiten Die-Struktur angeordnet ist, wobei Oberseiten von Bondpads des ersten integrierten Schaltungs-Dies die erste Umverteilungsstruktur physisch kontaktieren und Oberseiten von Bondpads des zweiten integrierten Schaltungs-Dies die zweite Umverteilungsstruktur physisch kontaktieren.
  15. Halbleiter-Package nach Anspruch 14, wobei der zweite integrierte Schaltungs-Die über die zweite Umverteilungsstruktur, die leitfähigen Säulen und die erste Umverteilungsstruktur mit dem ersten integrierten Schaltungs-Die elektrisch verbunden ist.
  16. Halbleiter-Package nach Anspruch 14 oder 15, wobei eine Rückseite des zweiten integrierten Schaltungs-Dies die erste Umverteilungsstruktur physisch kontaktiert, und/oder eine Rückseite des zweiten integrierten Schaltungs-Dies koplanar mit einer Unterseite des Verkapselungsmaterials ist, und/oder eine Unterseite der ersten Umverteilungsstruktur den ersten integrierten Schaltungs-Die und den Interposer der ersten Die-Struktur vollständig bedeckt und physisch kontaktiert, und/oder eine Rückseite des ersten integrierten Schaltungs-Dies koplanar mit einer Unterseite des Halbleitersubstrats des Interposers ist, und/oder die zweite Umverteilungsstruktur den zweiten integrierten Schaltungs-Die und das Verkapselungsmaterial der zweiten Die-Struktur vollständig bedeckt und physisch kontaktiert.
  17. Verfahren zum Herstellen eines Halbleiter-Packages mit den folgenden Schritten: Bereitstellen einer ersten Die-Struktur, die einen ersten integrierten Schaltungs-Die aufweist, der in einem Halbleitersubstrat eines Interposers angeordnet ist, wobei der Interposer Durchkontaktierungen aufweist, die das Halbleitersubstrat durchdringen; Herstellen einer ersten Umverteilungsstruktur auf der ersten Die-Struktur; Herstellen einer zweiten Die-Struktur auf der ersten Umverteilungsstruktur, wobei die zweite Die-Struktur einen zweiten integrierten Schaltungs-Die, der in einem Verkapselungsmaterial verkapselt ist, und leitfähige Säulen aufweist, die das Verkapselungsmaterial durchdringen; und Herstellen einer zweiten Umverteilungsstruktur auf der zweiten Die-Struktur, wobei der erste integrierte Schaltungs-Die über die erste Umverteilungsstruktur, die leitfähigen Säulen und die zweite Umverteilungsstruktur mit dem zweiten integrierten Schaltungs-Die elektrisch verbunden wird.
  18. Verfahren zum Herstellen eines Halbleiter-Packages nach Anspruch 17, wobei Oberseiten von Bondpads des ersten integrierten Schaltungs-Dies die erste Umverteilungsstruktur physisch kontaktieren und Oberseiten von Bondpads des zweiten integrierten Schaltungs-Dies die zweite Umverteilungsstruktur physisch kontaktieren.
  19. Verfahren zum Herstellen eines Halbleiter-Packages nach Anspruch 17 oder 18, wobei das Herstellen der zweiten Die-Struktur Folgendes umfasst: Befestigen des zweiten integrierten Schaltungs-Dies an einer Oberseite der ersten Umverteilungsstruktur; Herstellen von leitfähigen Säulen auf der Oberseite der ersten Umverteilungsstruktur; und Verkapseln der leitfähigen Säulen und des zweiten integrierten Schaltungs-Dies mittels des Verkapselungsmaterials.
  20. Verfahren zum Herstellen eines Halbleiter-Packages nach Anspruch 19, wobei eine Oberseite des Verkapselungsmaterials koplanar mit Oberseiten der leitfähigen Säulen und einer Oberseite des zweiten integrierten Schaltungs-Dies ist.
  21. Verfahren zum Herstellen eines Halbleiter-Packages nach einem der Ansprüche 17 bis 20, das weiterhin Folgendes umfasst: Herstellen von leitfähigen Verbindungselementen auf einer Unterseite des Interposers, wodurch eine resultierende Struktur erhalten wird; und Durchführen einer Vereinzelung an der resultierenden Struktur, um einzelne integrierte Schaltungspackages herzustellen.
  22. Verfahren zum Herstellen eines Halbleiter-Packages nach Anspruch 21, wobei das Verfahren nach dem Durchführen der Vereinzelung weiterhin Folgendes umfasst: Bereitstellen eines Substrats mit Leiterbahnen; Bonden der leitfähigen Verbindungselemente an das Substrat, wobei die leitfähigen Verbindungselemente mit den Leiterbahnen des Substrats und den Durchkontaktierungen des Interposers elektrisch verbunden werden; und Herstellen einer Unterfüllungsschicht zwischen dem Interposer und dem Substrat, wobei die leitfähigen Verbindungselemente in der Unterfüllungsschicht verkapselt werden.
  23. Verfahren zum Herstellen eines Halbleiter-Packages nach Anspruch 22, wobei die leitfähigen Verbindungselemente an eine Oberseite des Substrats gebondet werden und Ball-Grid-Array-Verbindungselemente (BGA-Verbindungselemente) an eine Unterseite des Substrats gebondet werden.
DE102021128933.5A 2020-11-13 2021-11-08 Halbleiter-package und verfahren zu dessen herstellung Pending DE102021128933A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063113216P 2020-11-13 2020-11-13
US63/113,216 2020-11-13
US17/515,864 2021-11-01
US17/515,864 US20220157732A1 (en) 2020-11-13 2021-11-01 Semiconductor package and method of forming the same

Publications (1)

Publication Number Publication Date
DE102021128933A1 true DE102021128933A1 (de) 2022-05-19

Family

ID=81345800

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021128933.5A Pending DE102021128933A1 (de) 2020-11-13 2021-11-08 Halbleiter-package und verfahren zu dessen herstellung

Country Status (4)

Country Link
US (1) US20220157732A1 (de)
CN (1) CN114497025A (de)
DE (1) DE102021128933A1 (de)
TW (1) TWI796831B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899238B2 (en) * 2014-12-18 2018-02-20 Intel Corporation Low cost package warpage solution
WO2024011489A1 (zh) * 2022-07-14 2024-01-18 京东方科技集团股份有限公司 复合基板及其制备方法、电子设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI460844B (zh) * 2009-04-06 2014-11-11 King Dragon Internat Inc 具有內嵌式晶片及矽導通孔晶粒之堆疊封裝結構及其製造方法
US8143097B2 (en) * 2009-09-23 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of forming open cavity in TSV interposer to contain semiconductor die in WLCSMP
US8916481B2 (en) * 2011-11-02 2014-12-23 Stmicroelectronics Pte Ltd. Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
US9735131B2 (en) * 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US10818640B1 (en) * 2019-04-02 2020-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Die stacks and methods forming same

Also Published As

Publication number Publication date
CN114497025A (zh) 2022-05-13
TW202220131A (zh) 2022-05-16
US20220157732A1 (en) 2022-05-19
TWI796831B (zh) 2023-03-21

Similar Documents

Publication Publication Date Title
DE102018116743B4 (de) Halbleiter-Bauelement und Verfahren
DE102018108051B4 (de) Integrierte Fan-Out-Packages und Verfahren zu deren Herstellung
DE102020101431B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102019109690B4 (de) Halbleiterstrukturen und Verfahren zu deren Herstellung
DE102016101685B4 (de) Verfahren zur herstellung eines integrierten fan-out-packages
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102019118492B4 (de) Eingebettete Spannungsreglerstruktur und Verfahren zum Bilden derselben und Verfahren zum Betrieb derselben
DE102018130035B4 (de) Package und verfahren
DE112019003048T5 (de) Multi-chip-packungsstruktur mit einer chip-zwischenverbindungsbrücke, die leistungsverbindungen zwischen chip und packungssubstrat bereitstellt
DE102019109592B4 (de) Die-stapel und deren ausbildungsverfahren
DE102012103784B4 (de) Chipgehäusemodul für einen Chip, Gehäuse-auf-Gehäuse-Stapel und Verfahren zum Bilden eines Chipgehäusemoduls
DE102013107244A1 (de) Gestapelter Fan-Out-Halbleiterchip
DE102020100946B4 (de) Getrenntes strom- und erdungsdesign zur ertragsverbesserung
DE102020113988B4 (de) Integrierter-schaltkreis-package und verfahren
DE102021128933A1 (de) Halbleiter-package und verfahren zu dessen herstellung
DE102021109881B3 (de) Architektur für computingsystempackage und herstellungsverfahren dazu
DE102019133513B4 (de) Integriertes schaltungs-package und verfahren
DE102020130996A1 (de) Halbleiter-package und verfahren zu dessen herstellung
DE102017122831B4 (de) Gehäusestrukturen und Ausbildungsverfahren
DE102019125790B4 (de) Integriertes schaltkreis-package und verfahren
DE102018102086A1 (de) Halbleiter-packages und verfahren zu deren herstellung
DE102017123326B4 (de) Halbleiter-Packages und Verfahren zu deren Herstellung
DE102017118183B4 (de) Halbleiter-Packages mit Dummy-Verbindern und Verfahren zu deren Herstellung
DE102021119243A1 (de) Geformte dies in halbleiterpackages und deren herstellungsverfahren
DE102018127314B4 (de) Integriertes Schaltkreis-Package und Verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication