DE112014001274T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112014001274T5
DE112014001274T5 DE112014001274.2T DE112014001274T DE112014001274T5 DE 112014001274 T5 DE112014001274 T5 DE 112014001274T5 DE 112014001274 T DE112014001274 T DE 112014001274T DE 112014001274 T5 DE112014001274 T5 DE 112014001274T5
Authority
DE
Germany
Prior art keywords
wiring
electrodes
semiconductor chip
terminal electrodes
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112014001274.2T
Other languages
English (en)
Inventor
Mitsuaki Katagiri
Yu Hasegawa
Satoshi Isa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Longitude Licensing Ltd
Original Assignee
PS4 Luxco SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PS4 Luxco SARL filed Critical PS4 Luxco SARL
Publication of DE112014001274T5 publication Critical patent/DE112014001274T5/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0235Shape of the redistribution layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0237Disposition of the redistribution layers
    • H01L2224/02375Top view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/039Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/039Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0501Shape
    • H01L2224/05012Shape in top view
    • H01L2224/05014Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0501Shape
    • H01L2224/05012Shape in top view
    • H01L2224/05015Shape in top view being circular or elliptic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05025Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05541Structure
    • H01L2224/05548Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605Shape
    • H01L2224/06051Bonding areas having different shapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/06102Disposition the bonding areas being at different heights
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146Plating
    • H01L2224/11462Electroplating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • H01L2224/11472Profile of the lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/11848Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849Reflowing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13005Structure
    • H01L2224/13006Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13005Structure
    • H01L2224/13007Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13012Shape in top view
    • H01L2224/13013Shape in top view being rectangular or square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13012Shape in top view
    • H01L2224/13014Shape in top view being circular or elliptic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13017Shape in side view being non uniform along the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13018Shape in side view comprising protrusions or indentations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13021Disposition the bump connector being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13022Disposition the bump connector being at least partially embedded in the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13024Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13025Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13026Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13028Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being disposed on at least two separate bonding areas, e.g. bond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401Structure
    • H01L2224/1403Bump connectors having different sizes, e.g. different diameters, heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405Shape
    • H01L2224/14051Bump connectors having different shapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141Disposition
    • H01L2224/14104Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141Disposition
    • H01L2224/1412Layout
    • H01L2224/1413Square or rectangular array
    • H01L2224/14131Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141Disposition
    • H01L2224/1412Layout
    • H01L2224/1413Square or rectangular array
    • H01L2224/14134Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141Disposition
    • H01L2224/1412Layout
    • H01L2224/1413Square or rectangular array
    • H01L2224/14134Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14136Covering only the central area of the surface to be connected, i.e. central arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141Disposition
    • H01L2224/1412Layout
    • H01L2224/14177Combinations of arrays with different layouts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141Disposition
    • H01L2224/1418Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451Function
    • H01L2224/14515Bump connectors having different functions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171Disposition
    • H01L2224/1718Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751Function
    • H01L2224/17515Bump connectors having different functions
    • H01L2224/17517Bump connectors having different functions including bump connectors providing primarily mechanical support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81193Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/81201Compression bonding
    • H01L2224/81203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862Heat curing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06513Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06517Bump or bump-like direct electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06541Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06596Structural arrangements for testing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

[Problem] Reduzierung der Impedanz einer in einem Halbleiterchip bereitgestellten vorgegebenen Verdrahtung. [Lösung] Ein Halbleiterchip (100) mit einer Vielzahl von Anschlusselektroden (110a, 110c) und ein Verdrahtungssubstrat (200) als auf dem Halbleiterchip (100) bereitgestellte Verdrahtungsstruktur sind bereitgestellt. Das Verdrahtungssubstrat (200) hat eine Vielzahl von externen Anschlüssen (260), eine Vielzahl von Verdrahtungsmustern (240) für die elektrische Verbindung jedes der externen Anschlüsse (260) mit den Anschlusselektroden (110a) und eine Brückenverdrahtung (290) für die elektrische Verbindung der Vielzahl von Anschlusselektroden (110c) in gemeinsam benutzter Weise, ohne mit jeglichem der externen Anschlüsse (260) im Verdrahtungssubstrat (200) elektrisch verbunden zu sein. Da die der Verdrahtungsstruktur bereitgestellte Brückenverdrahtung (290) die Verdrahtung im Halbleiterchip (100) ergänzt, ist es durch die vorliegende Erfindung möglich, die Impedanz einer vorgegebenen Verdrahtung zu reduzieren.

Description

  • FACHGEBIET
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung, genauer gesagt eine Halbleitervorrichtung, die mit einem Halbleiterchip und einer Verdrahtungsstruktur bereitgestellt ist, die auf einer Hauptoberfläche desselben bereitgestellt ist.
  • STAND DER TECHNIK
  • Viele Halbleitervorrichtungen sind aus einem Halbleiterchip und einem Gehäuse konfiguriert, in dem der Chip untergebracht ist. Das Gehäuse wird mit externen Anschlüssen bereitgestellt und auch mit einer Verdrahtungsstruktur, die die auf dem Halbleiterchip bereitgestellten Anschlusselektroden mit den externen Anschlüssen verbindet. In einem gewöhnlichen Gehäuse fungiert ein aus Harz oder Ähnlichem hergestelltes starres Gehäusesubstrat als Verdrahtungsstruktur (siehe Patentliteratur Artikel 1). Es gibt auch Gehäuse, die als Wafer-Level-Gehäuse (Wafer Level Packages, WLP) bekannt sind, bei denen kein starres Substrat verwendet wird, sondern die Verdrahtungsstruktur direkt auf der Hauptoberfläche des Halbleiterchips ausgebildet ist.
  • Literatur des Stands der Technik
  • Patentliteratur
    • Patentliteratur Artikel 1: Japanische Patentanmeldung Offenlegungsschrift Nr. 2012-33613
  • OFFENBARUNG DER ERFINDUNG
  • Durch die Erfindung zu lösendes Problem
  • In den letzten Jahren ist die Leistungsfähigkeit der Versorgungsspannung innerhalb des Halbleiterchips angesichts der höheren Geschwindigkeit und Leistungsfähigkeit von Halbleiterchips wie Dynamic Random Access Memory (DRAN) und dergleichen wichtiger als zuvor geworden. Um die Versorgungsspannung zu stabilisieren, kann das Verfahren zur Erhöhung der Anzahl der externen Anschlüsse zur Stromversorgung in Betracht gezogen werden, in vielen Fällen ist die Anzahl und Anordnung von externen Anschlüssen jedoch im Voraus durch Standards und Ähnliches bereits festgelegt, weshalb es schwierig ist, die Anzahl der externen Anschlüsse zur Stromversorgung beliebig zu erhöhen. Es kann auch keine Wirkung erwartet werden, wenn die interne Versorgungsspannung stabilisiert wird, die von einer externen, von außen bereitgestellten Versorgungsspannung abweicht, auch wenn die Anzahl der externen Anschlüsse zur Stromversorgung erhöht wird.
  • Um die Stabilität der Versorgungsspannung zu erhöhen, ist es daher notwendig, die Impedanz der Versorgungsverdrahtung zu reduzieren; um aber die Impedanz zu reduzieren, kann in Betracht gezogen werden, die Querschnittsfläche der Verdrahtung zur Stromversorgung dicker auszubilden oder die Anzahl von Verdrahtungsschichten zur Stromversorgung zu erhöhen, oder anders ausgedrückt, die Anzahl der Schichten in der im Halbleiterchip ausgebildeten Verdrahtungsschicht zu erhöhen, um die Verdrahtungsschicht zur Stromversorgung zu verstärken. Allerdings ist es, um die Verdrahtung zur Stromversorgung dicker auszubilden, nötig, den Halbleiterchipherstellungsprozess zu ändern, um die Leiter dicker auszubilden, und um die Anzahl der Schichten in der Verdrahtungsschicht zu erhöhen, ist es nötig, ein neues Maskenmuster auszubilden, was aus Kostensicht nicht praktikabel ist. Mittel zur Lösung des Problems
  • Die Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst: einen Halbleiterchip, der eine Vielzahl von ersten Anschlusselektroden und eine Vielzahl von zweiten Anschlusselektroden umfasst; und eine auf dem Halbleiterchip bereitgestellte Verdrahtungsstruktur, dadurch gekennzeichnet, dass die Verdrahtungsstruktur eine Vielzahl von externen Anschlüssen, eine Vielzahl von Verdrahtungsmustern, die die Vielzahl von externen Anschlüssen mit der Vielzahl von ersten Anschlusselektroden elektrisch verbinden, und eine Brückenverdrahtung, die mit keiner der Vielzahl von externen Anschlüssen innerhalb der Verdrahtungsstruktur verbunden ist, jedoch die Vielzahl von zweiten Anschlusselektroden in gemeinsam benutzter Weise elektrisch miteinander verbindet, umfasst. Wirkung der Erfindung
  • Gemäß der vorliegenden Erfindung ergänzt die in der Verdrahtungsstruktur bereitgestellte Brückenverdrahtung die Verdrahtung innerhalb des Halbleiterchips, weshalb es möglich ist, die Impedanz einer spezifischen Verdrahtung zu reduzieren.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine schematische Schnittdarstellung zur Beschreibung der Struktur einer Halbleitervorrichtung 10 gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • 2 ist eine schematische Aufsicht zur Beschreibung der Anordnung von Höckerelektroden 110, die in einem Halbleiterchip 100 bereitgestellt sind;
  • 3 ist eine schematische Aufsicht, die die Anschlusselektroden 120 zeigt;
  • 4 ist eine schematische Schnittdarstellung entlang der in 2 gezeigten Linie A-A';
  • 5 ist eine schematische Schnittdarstellung zur Beschreibung der Form der Höckerelektroden 110a bis 110c;
  • 6 ist eine schematische Schnittdarstellung entlang der in 5 gezeigten Linie B-B';
  • 7 ist eine schematische Schnittdarstellung, die die Form der Höckerelektrode 110X zeigt;
  • 8 ist eine schematische Schnittdarstellung zur Beschreibung des geschmolzenen Zustands der Lötschicht 113;
  • 9 ist eine schematische Schnittdarstellung, die die Form eines modifizierten Beispiels der Höckerelektrode 110X zeigt;
  • 10 ist eine schematische Schnittdarstellung, die die Form eines weiteren modifizierten Beispiels der Höckerelektrode 110X zeigt;
  • 11 ist eine schematische Schnittdarstellung zur Beschreibung des Leitermusters, das auf einer ersten Oberfläche 210a des Isoliersubstrats 210 ausgebildet ist;
  • 12 zeigt ein Beispiel für die Anordnung von externen Anschlüssen 260, die auf einer zweiten Oberfläche 210b des Isoliersubstrats 210 bereitgestellt sind;
  • 13 ist eine schematische Darstellung zur Beschreibung eines Beispiels für das Verbindungsverhältnis zwischen dem Halbleiterchip 100 und dem Verdrahtungssubstrat 200;
  • 14 ist eine schematische Darstellung zur Beschreibung eines weiteren Beispiels für das Verbindungsverhältnis zwischen dem Halbleiterchip 100 und dem Verdrahtungssubstrat 200;
  • 15 ist ein Ablaufdiagramm zur Beschreibung des Herstellverfahrens der Höckerelektrode 110;
  • 16 ist ein Ablaufdiagramm zur Beschreibung des Herstellverfahrens der Höckerelektrode 110;
  • 17 ist ein Ablaufdiagramm zur Beschreibung des Verfahrens der Flip-Chip-Montage des Halbleiterchips 100 auf dem Verdrahtungssubstrat 200;
  • 18 ist eine schematische Schnittdarstellung zur Beschreibung der Struktur des in einer zweiten Ausführungsform verwendeten Halbleiterchips 100a;
  • 19 ist eine schematische Aufsicht zur Beschreibung der Form der Höckerelektroden 110a bis 110c;
  • 20 ist eine schematische Schnittdarstellung entlang der in 19 gezeigten Linie C-C';
  • 21 ist eine schematische Aufsicht zur Beschreibung eines ersten Beispiels für das Verhältnis zwischen den Anschlusselektroden 120b und der Verdrahtungsschicht der obersten Schicht;
  • 22 ist eine schematische Aufsicht zur Beschreibung eines zweiten Beispiels für das Verhältnis zwischen den Anschlusselektroden 120b und der Verdrahtungsschicht der obersten Schicht;
  • 23 ist eine schematische Schnittdarstellung zur Beschreibung der Struktur des in einer dritten Ausführungsform verwendeten Halbleiterchips 100b;
  • 24 ist eine schematische Schnittdarstellung zur Beschreibung der Struktur einer Halbleitervorrichtung 20;
  • 25 ist eine schematische Aufsicht zur Beschreibung eines Beispiels für die Höcker 170c auf der Rückseite des Halbleiterchips 100b, kurzgeschlossen durch die Brückenverdrahtung 290a;
  • 26 ist eine schematische Aufsicht, die den Aufbau der Hauptoberfläche des in einer vierten Ausführungsform verwendeten Halbleiterchips 100c zeigt;
  • 27 ist eine schematische Aufsicht zur Beschreibung des auf dem Verdrahtungssubstrat 200b ausgebildeten Leitermusters;
  • 28 ist eine schematische Schnittdarstellung zur Beschreibung der Struktur einer Halbleitervorrichtung 40 gemäß einer fünften Ausführungsform der vorliegenden Erfindung;
  • 29 ist eine schematische Aufsicht, die den Aufbau der in der Verdrahtungsschicht 320 ausgebildeten Brückenverdrahtung 290c zeigt; und
  • 30 ist eine schematische Darstellung zur Beschreibung des Verbindungsverhältnisses zwischen dem Halbleiterchip 100e und dem Verdrahtungssubstrat 200d.
  • BESTE ART DER DURCHFÜHRUNG DER ERFINDUNG
  • Im Folgenden wird eine detaillierte Beschreibung der besten Art der Durchführung der Erfindung gegeben, unter Bezugnahme auf die angehängten Zeichnungen.
  • 1 ist eine schematische Schnittdarstellung zur Beschreibung der Struktur einer Halbleitervorrichtung 10 gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
  • Wie in 1 gezeigt, umfasst die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform einen Halbleiterchip 100 und ein Verdrahtungssubstrat 200, auf dem der Halbleiterchip 100 Flip-Chip-montiert ist. Der Halbleiterchip 100 ist eine Einzelchipvorrichtung, in der eine Vielzahl von Elementen wie Transistoren und Ähnliches auf einem Halbleitersubstrat bereitgestellt sind, das aus Silicium (Si) oder Ähnlichem hergestellt wird. Es besteht keine bestimmte Begrenzung für den Typ des Halbleiterchips 100, und er kann eine Speichervorrichtung, wie ein dynamisches RAM (Dynamic Random Access Memory, DRAM) oder Ähnliches, oder eine logische Schaltung, wie ein Prozessor (Central Processing Unit, CPU) oder Ähnliches, oder ein Analoggerät, wie ein Sensor oder Ähnliches, sein.
  • Das Verdrahtungssubstrat 200 ist eine Leiterplatte, die als Verdrahtungsstruktur fungiert, und umfasst zum Beispiel ein aus 0,2 mm dickem Glas-Epoxid hergestelltes Isoliersubstrat 210, auf einer ersten Oberfläche 210a des Isoliersubstrats 210 ausgebildete Verbindungselektroden 220 und ein auf der zweiten Oberfläche 210b des Isoliersubstrats 210 ausgebildetes Stegmuster 230. Die Verbindungselektroden 220 und das Stegmuster 230 sind durch ein auf dem Isoliersubstrat 210 bereitgestelltes Verdrahtungsmuster 240 miteinander verbunden. Das Verdrahtungsmuster 240 kann entweder auf der ersten oder der zweiten Oberfläche des Isoliersubstrats 210 oder in einer inneren Schicht des Isoliersubstrats 210 ausgebildet sein. Die Teile, bei denen die Verbindungselektroden 220 und das Stegmuster 230 nicht auf der ersten und der zweiten Oberfläche des Isoliersubstrats 210 ausgebildet sind, sind mit einem Lötresist 250 bedeckt. Die Verbindungselektroden 220 sind Elektroden, an die die auf dem Halbleiterchip 100 bereitgestellten Höckerelektroden 110 angeschlossen werden. Auch sind die aus Lötkugeln hergestellten externen Anschlüsse 260 mit dem Stegmuster 230 verbunden. Die Unterfüllung 270 ist zwischen das Verdrahtungssubstrat 200 und den Halbleiterchip 100 gefüllt, und das bereitgestellte Versiegelungsharz 280 bedeckt den Halbleiterchip 100.
  • In der vorliegenden Ausführungsform sind vier Typen von Höckerelektroden 110 im Halbleiterchip 100 bereitgestellt. Der erste Typ Höckerelektrode 110a ist im Wesentlichen im zentralen Bereich des Halbleiterchips 100 bereitgestellt und ist mit den externen Anschlüssen 260 durch das Verdrahtungsmuster 240 elektrisch verbunden. Der zweite Typ Höckerelektrode 110b ist in der Nähe des äußeren Umfangsbereichs des Halbleiterchips 100 bereitgestellt und ist mit den externen Anschlüssen 260 durch das Verdrahtungsmuster 240 elektrisch verbunden. Der dritte Typ Höckerelektrode 110c ist in der Nähe des äußeren Umfangsbereichs des Halbleiterchips 100 bereitgestellt, ist jedoch mit keinem der externen Anschlüsse 260 elektrisch verbunden. Der vierte Typ Höckerelektrode 110d ist eine Dummyhöckerelektrode, die in der Nähe des äußeren Umfangsbereichs des Halbleiterchips 100 bereitgestellt ist, und ist mit keinem der externen Anschlüsse 260 elektrisch verbunden. Wie in 1 gezeigt, sind die Anschlusselektroden 120 an der Basis der Höckerelektroden 110a bis 110c bereitgestellt, Anschlusselektroden sind jedoch nicht entsprechend den Dummyhöckerelektroden 110d bereitgestellt, die an der Oberfläche eines Schutzfilms 130 ausgebildet sind, der die Oberflächenschicht des Halbleiterchips 100 bedeckt.
  • 2 ist eine schematische Aufsicht zur Erläuterung der Anordnung der Höckerelektroden 110, die auf dem Halbleiterchip 100 bereitgestellt sind. Auch 3 ist eine schematische Aufsicht, die die Anschlusselektroden 120 an der Basis der Höckerelektroden 110 zeigt. 4 ist eine schematische Schnittdarstellung entlang der Linie A-A' in 2.
  • Wie in 2 gezeigt, sind die Höckerelektroden 110a in zwei Reihen in die X-Richtung und im Wesentlichen in der Mitte der Y-Richtung des Halbleiterchips 100 angeordnet. Die Höckerelektroden 110a werden für den Eingang und Ausgang von Signalen und für die Zufuhr der externen Versorgungsspannung verwendet. Wie in den 2 bis 4 gezeigt, haben die den Höckerelektroden 110a zugeordneten Anschlusselektroden 120a eine etwas größere Grundrissgröße als die Höckerelektroden 110a.
  • Die Höckerelektroden 110b bis 110d sind hingegen in der Nähe des äußeren Umfangsbereichs des Halbleiterchips 100 angebracht. Die Höckerelektroden 110b werden für die Zufuhr der externen Versorgungsspannung verwendet, und die Höckerelektroden 110c werden für die Verbindung mit der Brückenverdrahtung verwendet, die später beschrieben wird. Wie in den 3 und 4 gezeigt, haben die den Höckerelektroden 110b, 110c zugeordneten Anschlusselektroden 120b, 120c eine etwas größere Grundrissgröße als die entsprechenden Höckerelektroden 110b, 110c. Neben der oben beschriebenen Funktion erfüllen die Höckerelektroden 110b, 110c die Aufgabe, die Verbindungsfestigkeit zwischen dem Halbleiterchip 100 und dem Verdrahtungssubstrat 200 zu erhöhen.
  • Anders ausgedrückt, der aus Silicium oder Ähnlichem hergestellte Halbleiterchip 100 und das aus Harz oder Ähnlichem hergestellte Verdrahtungssubstrat 200 haben wesentlich unterschiedliche Wärmeausdehnungskoeffizienten, daher führen Temperaturänderungen zu Verwinden des Verdrahtungssubstrats 200 und es besteht die Möglichkeit, dass der Halbleiterchip 100 sich vom Verdrahtungssubstrat 200 ablöst. Um dieses Phänomen zu verhindern, sind die Höckerelektroden 110b, 110c in der Nähe des äußeren Umfangsbereichs des Halbleiterchips 100 angebracht, wo ein Ablösen leicht auftreten kann, um die Verbindungsfestigkeit zwischen den beiden zu erhöhen. Es ist anzumerken, dass die Dummyhöckerelektroden 110d ausschließlich zum Zweck der Erhöhung der Verbindungsfestigkeit verwendet werden.
  • Deshalb sind, wie in den 3 und 4 gezeigt, keine den Dummyhöckerelektroden 110d zugeordneten Anschlusselektroden notwendig.
  • 5 ist eine schematische Schnittdarstellung zur Erläuterung der Form der Höckerelektroden 110a bis 110c, und 6 ist eine schematische Schnittdarstellung entlang der in 5 gezeigten Linie B-B'.
  • Wie in 5 gezeigt, ist die Grundrissform der Höckerelektroden 110a quadratisch, und im Gegensatz dazu ist die Grundrissform der Höckerelektroden 110b, 110c kreisförmig. Obwohl dies in den Zeichnungen nicht gezeigt wird, ist die Grundrissform der Dummyhöckerelektroden 110d ebenfalls kreisförmig. Hier ist die Länge einer Seite der Höckerelektrode 110a so ausgeführt, dass sie fast dem Durchmesser der Höckerelektroden 110b, 110c entspricht. Daher ist die Querschnittsfläche in einer parallel zur Hauptoberfläche des Halbleiterchips 100 verlaufenden Richtung bei den Höckerelektroden 110a größer als bei den Hockerelektroden 110b, 110c. Das bedeutet, dass die Höckerelektroden 110a, die eine quadratische Form aufweisen und in einem vorgegebenen Abstand (Teilungsabstand) angebracht sind, dichter und mit geringerem Widerstand angebracht werden können als die Höckerelektroden 110b, 110c.
  • Des Weiteren ist die Grundrissform der den Höckerelektroden 110a zugeordneten Anschlusselektroden 120a ebenfalls quadratisch, und ihre Größe ist größer als die der Höckerelektroden 110a. Daher ist der äußere Randabschnitt der Anschlusselektroden 120a nicht von den Höckerelektroden 110a bedeckt. Im Gegensatz dazu ist die Grundrissform der den Höckerelektroden 110b, 110c zugeordneten Anschlusselektroden 120b, 120c quadratisch, aber ihre Größe ist kleiner als die der Höckerelektroden 110b, 110c. Daher sind die Anschlusselektroden 120b, 120c an allen Oberflächen von den Höckerelektroden 110b, 110c bedeckt. Infolge dieser Konfiguration ist der Kontaktwiderstand zwischen den Höckerelektroden 110a und den Anschlusselektroden 120a geringer als der Kontaktwiderstand zwischen den Höckerelektroden 110b, 110c und den Anschlusselektroden 120b, 120c, daher ist es möglich, mit geringem Widerstand Signale zu senden und zu empfangen und die Stromversorgung durch die Anschlusselektroden 120a bereitzustellen.
  • Ein Grund dafür, den Bereich der Anschlusselektroden 120a groß auszuführen, besteht darin, das Herstellen von Kontakt durch einen Testfühler zu ermöglichen, der im Waferzustand Tests durchführt. Die Anschlusselektroden 120b, 120c werden hingegen vom Fühler während des Testens im Waferzustand nicht berührt, daher ist ihr Bereich kleiner ausgeführt. Ein weiterer Grund besteht darin, dass die Anschlusselektroden 120b, 120c in der Nähe des äußeren Umfangsbereichs des Halbleiterchips 100 angebracht sind, wo kein Anschlussbereich ist, wie in 3 gezeigt wird, daher wäre es schwierig, Anschlüsse mit großem Bereich in der Verdrahtungsschicht bereitzustellen.
  • Wie oben ausgeführt ist die Grundrissform der Höckerelektroden 110a quadratisch, und im Gegensatz dazu ist die Grundrissform der Höckerelektroden 110b bis 110d kreisförmig. Die Grundrissgröße der Höckerelektroden 110a ist aus dem Grund quadratisch, dass wenn eine Vielzahl der Höckerelektroden 110a in einem vorgegebenen Teilungsabstand angebracht ist, es möglich ist, die Querschnittsfläche in einer parallel zur Hauptoberfläche des Halbleiterchips 100 verlaufenden Richtung zu maximieren. Dadurch ist es möglich, mit geringem Widerstand Signale zu senden und zu empfangen und die Stromversorgung durch die Höckerelektroden 110a bereitzustellen. Im Gegensatz dazu ist der Grund dafür, dass die Grundrissform der Höckerelektroden 110b bis 110d kreisförmig ist, dass so die Verbindungsfestigkeit erhöht wird. Anders ausgedrückt, wenn die Grundrissform der Höckerelektroden 110b bis 110d quadratisch wäre, wären die Spannungen im Falle des Verwindens auf dem Verdrahtungssubstrat 200 auf die Eckabschnitte der Höckerelektroden konzentriert, daher kann ein Ablösen von dieser Stelle aus leicht auftreten. Wenn die Grundrissform der Höckerelektroden 110b bis 110d hingegen kreisförmig ist, ist die Spannung nicht auf eine bestimmte Stelle konzentriert, weshalb sogar im Falle des Verwindens beim Verdrahtungssubstrat 200 ein Ablösen nicht leicht auftritt. Aus diesen Gründen sind die Höckerelektroden 110a bis 110d so ausgeführt wie oben beschrieben. Es ist anzumerken, dass die Grundrissform der Höckerelektroden 110b bis 110d nicht auf die kreisförmige Form beschränkt ist, sondern dass jede Form, in der Spannungen sich nicht leicht konzentrieren, wünschenswert ist. Beispielsweise sind Polygone wie in einer hexagonalen oder oktagonalen Form, bei der die Innenwinkel jeweils stumpfe Winkel sind, wünschenswert.
  • Als nächstes wird die Querschnittsform der Höckerelektroden 110 beschrieben. Wie in 6 gezeigt, umfassen die Höckerelektroden 110a bis 110c eine Unterbarrieremetallschicht (Under Barrier Metal Layer, UBM-Schicht) 111, die die Anschlusselektroden 120a bis 120c, einen Säulenabschnitt 112, der auf der UBM-Schicht 111 liegt, und eine Lötschicht 113, die an der oberen Oberfläche 112a des Säulenabschnitts 112 bereitgestellt ist, berührt. Die UBM-Schicht 111 ist beispielsweise aus einem Stapelfilm von Ti und Cu hergestellt, und der Säulenabschnitt 112 ist zum Beispiel aus Cu hergestellt. Die in 6 gezeigten Höckerelektroden 110a bis 110c sind quadratische Prismen oder runde Prismen, weshalb der Winkel zwischen der oberen Oberfläche 112a und der seitlichen Oberfläche 112b im Wesentlichen ein rechter Winkel ist. Obwohl dies in den Zeichnungen nicht gezeigt wird, haben die Dummyhöckerelektroden 110d keine ihnen zugeordneten Anschlusselektroden 120, weisen ansonsten jedoch dieselbe Struktur auf wie die in 6 gezeigten Höckerelektroden 110a bis 110c.
  • Es ist anzumerken, dass wenn der Säulenabschnitt 112 der Höckerelektroden 110a, 110b, 110c und 110d durch Plattieren hergestellt wird, sie simultan ausgebildet sind, sodass die Position der oberen Oberfläche 112a des Säulenabschnitts 112 der Isolierschichthöckerelektrode 110d höher ist als die obere Oberfläche 112a des Säulenabschnitts 112 der auf den Anschlusselektroden 120a, 120b, 120c ausgebildeten Höckerelektroden 110a, 110b, 110c. In diesem Fall ist der Säulenabschnitt 112 der Höckerelektrode 110d mit einem kleineren Durchmesser ausgebildet als der Säulenabschnitt 112 der anderen Höckerelektroden 110a, 110b, 110c. Durch die kleinere Ausformung des Durchmessers des Säulenabschnitts 112 der Höckerelektrode 110d ist der Bereich der oberen Oberfläche 112a des Säulenabschnitts 112 kleiner als der Bereich der oberen Oberfläche 112a des Säulenabschnitts 112 der anderen Höckerelektroden 110a, 110b, 110c, sodass die Höhe nach dem Wiederaufschmelzen des daraufhin ausgebildeten Löthöckers niedriger ist und die Höhe des Säulenabschnitts 112 absorbiert werden kann. Dadurch sind die Höhen der Höckerelektroden 110a, 110b, 110c, 110d einschließlich der Lötschicht 113 nach dem Wiederaufschmelzen im Wesentlichen gleich.
  • 7 ist eine schematische Schnittdarstellung, die die Form einer verbesserten Höckerelektrode 110X zeigt. Der in 7 gezeigte Querschnitt der Höckerelektrode 110X ist ein umgedrehtes Trapez, weshalb der Winkel zwischen der oberen Oberfläche 112a und der seitlichen Oberfläche 112b des Säulenabschnitts 112 ein spitzer Winkel ist. Wenn eine Höckerelektrode 110X einer solchen Form verwendet wird, ist es für die aufgrund des Wiederaufschmelzens geschmolzene Lötschicht 113 schwierig, sich beim Flip-Chip-Verbinden des Halbleiterchips 100 mit dem Verdrahtungssubstrat 200 an die seitliche Oberfläche 112b des Säulenabschnitts 112 anzufügen. Die geschmolzene Lötschicht 113 verformt sich aufgrund der Oberflächenspannung in eine Halbkugelform, wie in 8 gezeigt, wenn die Lötschicht 113 jedoch dick ist, ergießt sich die geschmolzene Lötschicht 113 von der oberen Oberfläche 112a des Säulenabschnitts 112 und fügt sich an die seitliche Oberfläche 112b. Wenn der Winkel zwischen der oberen Oberfläche 112a und der seitlichen Oberfläche 112b jedoch ein spitzer Winkel ist, ist es für die Lötschicht 113 schwierig, sich auf diese Weise anzufügen, damit fehlerhafte Verbindungen oder Kurzschlüsse aufgrund des Vergießens der Lötschicht 113 verhindert werden können
  • Es ist anzumerken, dass es zur Erzielung dieses Effekts nicht notwendig ist, dass die seitliche Oberfläche 112b völlig schief ist, sondern es kann auch nur der obere Abschnitt der seitlichen Oberfläche 112b, wo sie die obere Oberfläche 112a berührt, schief sein und der restliche Abschnitt kann vertikal sein, wie in 9 gezeigt. Alternativ dazu kann der obere Abschnitt der seitlichen Oberfläche 112b, der die obere Oberfläche 112a berührt, schief ausgebildet sein, sodass sich der Durchmesser nach oben hin erhöht, und der untere Abschnitt der seitlichen Oberfläche 112b, der die UBM-Schicht 111 berührt, kann schief ausgebildet sein, sodass sich der Durchmesser nach unten hin erhöht und die seitliche Oberfläche 112b eine Spindelform aufweist. Anders ausgedrückt ist es ausreichend, wenn der Winkel zwischen der oberen Oberfläche 112a des Säulenabschnitts 112 und der Abschnitt der seitlichen Oberfläche 112b, der die obere Oberfläche 112a berührt, ein spitzer Winkel ist.
  • 11 ist eine schematische Aufsicht zur Erläuterung des Leitermusters, das auf der ersten Oberfläche 210a des Isoliersubstrats 210 ausgebildet ist. Die in 11 gezeigte gestrichelte Linie 100X ist der Bereich, wo der Halbleiterchip 100 montiert wird.
  • Wie in 11 gezeigt, sind auf der ersten Oberfläche 210a des Isoliersubstrats 210 eine Vielzahl von Verbindungselektroden 220, eine Vielzahl von Verdrahtungsmustern 240 und zwei Brückenverdrahtungen 290 bereitgestellt. Genauer gesagt sind von den Verbindungselektroden 220 die mit den Höckerelektroden 110a verbundenen Verbindungselektroden 220a über das Verdrahtungsmuster 240 mit den Durchgangslochleitern 221 verbunden. Die Durchgangslochleiter 221 sind durch das Isoliersubstrat 210 verlaufend bereitgestellte Leiter und sind mit einem Stegmuster 230 und mit auf der zweiten Oberfläche 210b des Isoliersubstrats 210 bereitgestellten externen Anschlüssen 260 verbunden.
  • 12 zeigt ein Beispiel für die Anordnung von externen Anschlüssen 260, die auf der zweiten Oberfläche 210b des Isoliersubstrats 210 bereitgestellt sind. Wie in 12 gezeigt, ist auf der zweiten Oberfläche 210b des Isoliersubstrats 210 ein Verdrahtungsmuster 240 bereitgestellt, das die Durchgangslochleiter 221 und das Stegmuster 230 (die externen Anschlüsse 260) miteinander verbindet.
  • Auf 11 zurückkommend, sind von den Verbindungselektroden 220 die mit den Höckerelektroden 110c verbundenen Verbindungselektroden 220c durch die Brückenverdrahtung 290 miteinander verbunden. Die Brückenverdrahtung 290 ist nicht mit dem anderen Verdrahtungsmuster 240 und daher auch mit keinem der externen Anschlüsse 260 verbunden. Die Vielzahl der Höckerelektroden 110c ist mit der Brückenverdrahtung 290 elektrisch kurzgeschlossen.
  • Es ist anzumerken, dass die Höckerelektroden 110b und die Dummyhöckerelektroden 110d direkt mit einem auf der ersten Oberfläche 210a des Isoliersubstrats 210 bereitgestellten großflächigen Versorgungsmuster 241 verbunden sind.
  • 13 ist eine schematische Darstellung zur Erläuterung des Verbindungsverhältnisses zwischen dem Halbleiterchip 100 und dem Verdrahtungssubstrat 200.
  • Wie in 13 gezeigt, umfasst der Halbleiterchip 100 einen inneren Spannungserzeugungsschaltkreis 140, der eine innere Versorgungsspannung VINT erzeugt. Der innere Spannungserzeugungsschaltkreis 140 erhält die externen Versorgungsspannungen VDD, VSS, die durch die externen Anschlüsse 260 zugeführt werden, und erzeugt auf diesen basierend die innere Versorgungsspannung VINT. Die innere Versorgungsspannung VINT ist eine innerhalb des Halbleiterchips 100 erzeugte Spannung und wird nicht von außen zugeführt, daher ist die Kapazität des inneren Spannungserzeugungsschaltkreises 140 basierend auf der Ladung der Schaltkreise unter Verwendung der inneren Versorgungsspannung VINT konzipiert. Allerdings kann in Fällen, bei denen die Schaltkreise, die die innere Versorgungsspannung VINT verwenden, innerhalb des Halbleiterchips 100 verteilt angeordnet sind oder sehr viele Schaltkreise die innere Versorgungsspannung VINT verwenden, die Spannungsreduktion der inneren Versorgungsspannung VINT, abhängig von der Grundrissposition innerhalb des Halbleiterchips 100, groß sein. Diese Spannungsreduktion ist so konzipiert, dass sie so so viel wie möglich reduziert wird, indem das Versorgungsverdrahtungsnetzwerk innerhalb des Halbleiterchips 100 in einer Netzform konfiguriert wird, allerdings kann es bei fortschrittlichen Halbleiterchips 100 mit hoher Geschwindigkeit und hoher Funktionsfähigkeit nicht möglich sein, diese Spannungsreduktion ausreichend zu reduzieren.
  • In der vorliegenden Ausführungsform wird die Verdrahtung, die diese innere Versorgungsspannung VINT zuführt, von der Brückenverdrahtung 290 umgangen. Anders ausgedrückt wird dadurch, dass nicht nur das Versorgungsverdrahtungsnetzwerk innerhalb des Halbleiterchips 100, sondern zusätzlich die im Verdrahtungssubstrat 200 bereitgestellte Brückenverdrahtung 290 verwendet wird, die Impedanz der Verdrahtung, die die innere Versorgungsspannung VINT zuführt, reduziert. Darüber hinaus ist die Brückenverdrahtung 290 auf der Seite des Verdrahtungssubstrats 200 bereitgestellt, daher ist ihre Schichtdicke im Vergleich mit der innerhalb des Halbleiterchips 100 bereitgestellten Verdrahtung extrem klein. Deshalb weist die Brückenverdrahtung 290 einen extrem geringen Widerstand auf, und durch das Umgehen der die innere Versorgungsspannung VINT zuführenden Verdrahtung unter Verwendung der Brückenverdrahtung 290 kann die Spannungsreduktion der inneren Versorgungsspannung VINT stark reduziert werden.
  • Die Verdrahtung, die unter Verwendung der Brückenverdrahtung 290 umgangen wird, ist in der vorliegenden Erfindung nicht auf Verdrahtung beschränkt, die die innere Versorgungsspannung VINT zuführt. Wie in 14 gezeigt, kann die Verdrahtung, die externe Versorgungsspannung VSS innerhalb des Halbleiterchips 100 zuführt, mit den Höckerelektroden 110c verbunden sein, wodurch die Verdrahtung unter Verwendung der Brückenverdrahtung 290 umgangen werden kann. Wenn es zum Beispiel Schaltkreise 150A gibt, die leicht von in verteilter Weise angeordnetem Spannungsrauschen beeinträchtigt sind, und es einen Schaltkreis 150B gibt, der eine Quelle der Erzeugung von Spannungsrauschen ist, kann der Effekt der Störungen reduziert werden, wenn die Versorgungsverdrahtung in der Nähe jedes der Schaltkreise 150A mit den Höckerelektroden 110c verbunden ist und dadurch die Versorgungsverdrahtung zwischen der Vielzahl von Schaltkreisen 150A umgangen wird.
  • Als nächstes wird ein Verfahren zur Herstellung der Höckerelektroden 110 beschrieben.
  • Die 15A bis 15D und die 16A bis 16C sind Ablaufdiagramme zur Beschreibung eines Verfahrens zur Herstellung der Höckerelektroden 110a, 110c.
  • Wie in 15A gezeigt, werden zunächst die Anschlusselektroden 120a, 120c ausgebildet, indem die Verdrahtungsschicht der obersten Schicht des Halbleiterchips 100 strukturiert wird. Vorzugsweise wird Aluminium als Material für die Anschlusselektroden 120a, 120c verwendet. Dann werden diese mit einem Schutzfilm 130 überzogen, der aus einem Passivierungsfilm oder einem Polyimidfilm konfiguriert ist, sodass ein Abschnitt der Anschlusselektroden 120a, 120c freiliegt. Der Grund dafür, dass die Größen der Anschlusselektrode 120a und der Anschlusselektrode 120c unterschiedlich sind, liegt im Unterschied in der Berührungsnotwendigkeit durch den Testfühler, wie zuvor beschrieben. Der Test unter Verwendung des Fühlers wird im in 15A beschriebenen Zustand durchgeführt.
  • Wie in 15B gezeigt, ist die UBM-Schicht 111 über der gesamten Oberfläche ausgebildet. Die Bildung der UBM-Schicht 111 kann durch Zerstäuben von Ti und Cu in dieser Reihenfolge durchgeführt werden. Als nächstes wird, wie in 15C gezeigt, auf der Oberfläche der UBM-Schicht 111 ein Resistfilm 160 gebildet. Es besteht keine bestimmte Beschränkung für die Dicke des Resistfilms 160, sie kann jedoch zum Beispiel etwa 20 μm betragen.
  • Als nächstes wird, wie in 15D gezeigt, eine Maske M, in der Öffnungen mit einem vorgegebenen Muster ausgebildet sind, auf dem Halbleiterchip 100 angebracht, und durch Belichtung und Entwicklung bilden sich die Öffnungen 160a, 160c im Resistfilm 160. Hier wird in den Zeichnungen ein positiver Resist gezeigt, es kann jedoch auch ein negativer Resist verwendet werden. Die Öffnungen 160a, 160c sind an den Stellen bereitgestellt, wo die Höckerelektroden 110a, 110c ausgebildet werden sollen. In dem in 15D gezeigten Beispiel sind die Innenwände der Öffnungen 160a, 160c im Wesentlichen vertikal, die Innenwände der Öffnungen 160a, 160c können jedoch geneigt werden, indem die Fokusposition während Belichtung oder Ähnlichem angepasst wird.
  • Als nächstes werden, wie in 16A gezeigt, die Säulenabschnitte 112 und die Lötschicht 113 auf der UBM-Schicht 111, die durch die Öffnungen 160a, 160c freigelegt ist, durch Galvanisieren ausgebildet. Nachdem der Resistfilm 160, wie in 16B gezeigt, entfernt wurde, wird der Abschnitt des UBM-Films 111, der nicht von den Säulenabschnitten 112 bedeckt ist, entfernt, und die Höckerelektroden 110a, 110c werden fertiggestellt. Es ist anzumerken, dass wenn die Innenwände der Öffnungen 160a, 160c durch Anpassen der Fokusposition oder Ähnliches geneigt sind, die Querschnittsform der Höckerelektroden 110a, 110c diese Form widerspiegelt und Höckerelektroden 110X, wie in den 7 bis 10 gezeigt, hergestellt werden können.
  • Es ist anzumerken, dass in der obigen Beschreibung die Höckerelektroden 110a, 110c simultan ausgebildet wurden, die weiteren Höckerelektroden 110b, 110d können jedoch auch gleichzeitig ausgebildet werden. Wie zuvor beschrieben, gibt es keine Anschlusselektroden 120, die den Dummyhöckerelektroden 110d zugeordnet sind, sodass sie auf dem Schutzfilm 130 ausgebildet werden. Nach Ausbildung dieser Höckerelektroden 110a bis 110d wird ein Wiederaufschmelzen des Halbleiterchips 100 bei einer vorgegebenen Temperatur durchgeführt, zum Beispiel bei 240°C und die Lötschicht 113 wird geschmolzen, und die Lötschicht 113 nimmt aufgrund der Oberflächenspannung Halbkugelform an.
  • Es ist anzumerken, dass das oben beschriebene Verfahren auf jedem einzelnen Halbleiterchip 100 durchgeführt werden kann, normalerweise wird es jedoch in einem Durchgang an einer Vielzahl von Halbleiterchips 100 im Waferzustand durchgeführt. Außerdem erhält man die einzelnen Halbleiterchips 100 nach Abschluss des oben beschriebenen Verfahrens, indem der Wafer zerteilt wird. Die einzelnen Halbleiterchips 100 werden auf das Verdrahtungssubstrat 200 wie im Folgenden beschrieben Flip-Chip-montiert.
  • Die 17A bis 17E sind Ablaufdiagramme zur Beschreibung des Verfahrens der Flip-Chip-Montage des Halbleiterchips 100 auf das Verdrahtungssubstrat 200.
  • Zunächst wird, wie in 17A gezeigt, ein großflächiges Isoliersubstrat 210X hergestellt, auf dem eine Vielzahl von Halbleiterchips 100 montiert werden kann, und die Verbindungselektroden 220, das Stegmuster 230, das Lötresist 250 usw. werden an beiden Seiten davon ausgebildet. Es ist anzumerken, dass die in 17A gezeigte gestrichelte Linie D die Teilungslinie ist, wo das Schneiden im nächsten Verfahren durchgeführt wird. Als nächstes werden, wie in 17B gezeigt, die Halbleiterchips 100 mittels Flip-Chip-Verbindungstechnik mit den auf der Oberfläche des Isoliersubstrats 210 definierten Montagebereichen verbunden.
  • Die Flip-Chip-Verbindung wird in einem positionierten Zustand durchgeführt, sodass die auf dem Halbleiterchip 100 bereitgestellten Höckerelektroden 110 und die auf dem Isoliersubstrat 210 bereitgestellten Verbindungselektroden 220 zusammengeführt werden. Genauer gesagt wird die Rückseite des Halbleiterchips 100 durch Saugung unter Verwendung eines Bonding-Werkzeugs gehalten, das auf den Zeichnungen nicht gezeigt ist, und die Höckerelektroden 110 und die Verbindungselektroden 220 werden bei einer Temperatur von etwa 240°C zusammengeführt, während eine Last angelegt wird. Dann wird der Spalt zwischen dem Verdrahtungssubstrat 200 und dem Halbleiterchip 100 mit einer Unterfüllung 270 gefüllt. Indem die Unterfüllung 270 an einer Position in der Nähe der Kanten des Halbleiterchips 100 zugeführt wird, beispielsweise unter Verwendung eines Spenders oder Ähnlichem, der auf den Zeichnungen nicht gezeigt ist, füllt das zugeführte Unterfüllmaterial durch Kapillarwirkung den Spalt zwischen dem Verdrahtungssubstrat 200 und dem Halbleiterchip 100.
  • Nach dem Füllen mit der Unterfüllung 270 wird bei einer vorgegebenen Temperatur von beispielsweise etwa 150°C eine Härtung durchgeführt, die Unterfüllung 270 wird hart und es bildet sich eine Leiste, wie in 17B gezeigt. Es ist anzumerken, dass anstatt der Unterfüllung 270 eine nichtleitende Paste (Non-conductive Paste, NCP) verwendet werden kann.
  • Als nächstes wird, wie in 17C gezeigt, die gesamte Oberfläche des Verdrahtungssubstrats 200 mit Versiegelungsharz 280 bedeckt, sodass der Halbleiterchip 100 eingebettet ist, dann werden, wie in 17D gezeigt, die aus Lötkugeln hergestellten externen Anschlüsse 260 an das Stegmuster 230 montiert. Dann wird, wie in 17E gezeigt, das Verdrahtungssubstrat 200 an der Teilungslinie D durchgeschnitten, und man kann eine Vielzahl der Halbleitervorrichtungen 10 erhalten.
  • Es ist anzumerken, dass in der obigen Beschreibung erläutert wurde, dass der Spalt zwischen dem Verdrahtungssubstrat 200 und dem Halbleiterchip 100 vorab mit der Unterfüllung 270 gefüllt wurde, aber unter Verwendung einer Technik wie Formunterfüllung (Mold Underfill, MUF) oder Ähnlichem kann die Technik verwendet werden, um den Spalt beim Formen zu füllen.
  • Wie oben beschrieben, ist die Halbleitervorrichtung 10 gemäß der vorliegenden Ausführungsform mit einer Brückenverdrahtung 290 im Verdrahtungssubstrat 200 bereitgestellt, sodass die Vielzahl der im Halbleiterchip 100 bereitgestellten Anschlusselektroden 120c durch die Brückenverdrahtung 290 umgangen wird. Dadurch kann die Impedanz der mit den Anschlusselektroden 120c verbundenen Verdrahtung, zum Beispiel der Verdrahtung, die die innere Versorgungsspannung zuführt, stark reduziert werden.
  • Als nächstes wird eine zweite Ausführungsform der vorliegenden Erfindung beschrieben.
  • 18 ist eine schematische Schnittdarstellung zur Erläuterung der Struktur eines in der zweiten Ausführungsform verwendeten Halbleiterchips 100a.
  • Wie in 18 gezeigt, sind im in der vorliegenden Ausführungsform verwendeten Halbleiterchip 100a zwei sehr kleine Anschlusselektroden 120b, 120c jeweils an der Basis der Höckerelektroden 110b, 110c bereitgestellt. In jeder anderen Hinsicht ist der Halbleiterchip 100a gleich wie der in der ersten Ausführungsform verwendete Halbleiterchip 100, es werden also denselben Elementen dieselben Bezugszeichen zugeordnet und auf doppelte Beschreibungen wird verzichtet. Auch ist das in der vorliegenden Ausführungsform verwendete Verdrahtungssubstrat 200 dasselbe wie das der ersten Ausführungsform.
  • 19 ist eine schematische Aufsicht zur Beschreibung der Form der Höckerelektroden 110a bis 110c, und 20 ist eine schematische Schnittdarstellung entlang der in 5 gezeigten Linie C-C'.
  • Wie in den 19 und 20 gezeigt, sind die Grundrissformen der Höckerelektroden 110a, 110b, 110c dieselben wie in der ersten Ausführungsform. Allerdings ist jeder Höckerelektrode 110a eine Anschlusselektrode 120a zugeordnet, und dagegen sind den Höckerelektroden 110b, 110c zwei Anschlusselektroden 120b, 120c zugeordnet. Diese zwei Anschlusselektroden 120b, 120c sind von den dazugehörigen Höckerelektroden 110b, 110c bedeckt.
  • 21 ist eine schematische Aufsicht zur Beschreibung eines ersten Beispiels für das Verhältnis zwischen den Anschlusselektroden 120b und der Verdrahtungsschicht der obersten Schicht.
  • In dem in 21 gezeigten Beispiel sind die Versorgungsverdrahtungen 411 bis 413 so bereitgestellt, dass sie sich auf der Verdrahtungsschicht der obersten Schicht in X-Richtung erstrecken. Davon sind die Versorgungsverdrahtungen 411, 413 Verdrahtungen, auf denen die Versorgungsspannung VDD angelegt ist, und die Versorgungsverdrahtung 412 ist eine Verdrahtung, auf der die Massespannung VSS angelegt ist. Die Verdrahtung, auf der die Versorgungsspannung VDD angelegt ist, und die Verdrahtung, auf der die Massespannung VSS angelegt ist, sind häufig abwechselnd auf diese Weise angeordnet.
  • Außerdem wird im in 21 gezeigten Beispiel ein Abschnitt der Versorgungsverdrahtung 412 an zwei Stellen als Anschlusselektroden 120b verwendet. Diese zwei Anschlusselektroden 120b sind in X-Richtung entlang der Versorgungsverdrahtung 412 angebracht. Die Breite der Versorgungsverdrahtung 412 ist an den Stellen, die den Anschlusselektroden 120b entsprechen, nicht speziell ausgeweitet, und daher greifen die Anschlusselektroden 120b nicht auf die anderen Versorgungsverdrahtungen 411, 413 über. Außerdem sind die Anschlusselektroden 120b einer Höckerelektrode 110b zugeteilt, daher kann, obwohl die Grundrissgröße der Anschlusselektroden 120b sehr klein ist, der Kontaktwiderstand reduziert werden.
  • 22 ist eine schematische Aufsicht zur Beschreibung eines zweiten Beispiels für das Verhältnis zwischen den Anschlusselektroden 120b und der Verdrahtungsschicht der obersten Schicht.
  • In dem in 22 gezeigten Beispiel sind die Versorgungsverdrahtungen 421 bis 423 so bereitgestellt, dass sie sich in der Verdrahtungsschicht der obersten Schicht in X-Richtung erstrecken. Davon sind die Versorgungsverdrahtungen 421, 423 Verdrahtungen, auf denen die Massespannung VSS angelegt ist, und die Versorgungsverdrahtung 422 ist eine Verdrahtung, auf der die Versorgungsspannung VDD angelegt ist. Auch in diesem Beispiel sind die Verdrahtung, auf der die Versorgungsspannung VDD angelegt ist, und die Verdrahtung, auf der die Massespannung VSS angelegt ist, abwechselnd angeordnet.
  • In dem in 22 gezeigten Beispiel werden ein Abschnitt der Versorgungsverdrahtung 421 und ein Abschnitt der Versorgungsverdrahtung 423 als Anschlusselektroden 120b verwendet. Diese zwei Anschlusselektroden 120b sind über die Versorgungsverdrahtung 422 hinweg in Y-Richtung angeordnet. Die Breite der Versorgungsverdrahtung 421, 423 ist an den Stellen, die den Anschlusselektroden 120b entsprechen, nicht speziell ausgeweitet, und daher greifen die Anschlusselektroden 120b nicht auf die Versorgungsverdrahtung 422 über. In diesem Beispiel kann eine Höckerelektrode 110b zwei verschiedenen Versorgungsverdrahtungen 421, 423 zugeteilt sein. Obwohl hier die zwei verschiedenen Versorgungsverdrahtungen 421, 423 Verdrahtungen sind, auf denen dieselbe Spannung angelegt ist, sind es Verdrahtungen, die getrennt voneinander auf der Verdrahtungsschicht der obersten Schicht ausgebildet sind. Daher sind sie in einer weiteren, in einer tieferen Schicht liegenden Verdrahtungsschicht kurzgeschlossen.
  • Dadurch sind gemäß der vorliegenden Ausführungsform einer Höckerelektrode 110b zwei Anschlusselektroden 120b zugeteilt, daher kann, obwohl die Grundrissgröße der Anschlusselektroden 120b sehr klein ist, der Kontaktwiderstand reduziert werden. Es kann auch, wie im in 22 gezeigten Beispiel, eine einzelne Höckerelektrode 110b zwei verschiedenen Verdrahtungen zugeteilt sein.
  • Es ist anzumerken, dass in den 21 und 22 das Verhältnis zwischen den Höckerelektroden 110b und den Anschlusselektroden 120b beschrieben wurde, das Verhältnis zwischen den Höckerelektroden 110c und den Anschlusselektroden 120c ist jedoch ähnlich.
  • Dadurch kann in der vorliegenden Ausführungsform derselbe Effekt wie der der ersten, oben beschriebenen Ausführungsform erzielt werden, und es können auch zwei Anschlusselektroden 120b, 120c einer Höckerelektrode 110b, 110c zugeteilt sein, daher kann, obwohl die Grundrissgröße der Anschlusselektroden 120b, 120c sehr klein ist, der Kontaktwiderstand reduziert werden.
  • Es ist anzumerken, dass in der vorliegenden Ausführungsform den Höckerelektroden 110b, 110c zwei Anschlusselektroden 120b, 120c zugeteilt sind, es können ihnen jedoch drei oder mehr Anschlusselektroden 120b, 120c zugeteilt werden. Außerdem ist es nicht wesentlich, dass allen Höckerelektroden 110b, 110c eine Vielzahl von Anschlusselektroden 120b, 120c zugeteilt wird, und nur manchen der Höckerelektroden 110b, 110c kann eine Vielzahl von Anschlusselektroden 120b, 120c zugeteilt werden.
  • Als nächstes wird eine dritte Ausführungsform der vorliegenden Erfindung beschrieben.
  • 23 ist eine schematische Schnittdarstellung zur Beschreibung der Struktur eines Halbleiterchips 100b gemäß der dritten Ausführungsform. 24 ist eine schematische Schnittdarstellung zur Beschreibung der Struktur einer Halbleitervorrichtung 20, bei der eine Vielzahl von Halbleiterchips 100b auf dem Verdrahtungssubstrat 200 gestapelt ist.
  • Wie in 23 gezeigt, weicht der in der vorliegenden Ausführungsform verwendete Halbleiterchip 100b vom in der ersten Ausführungsform verwendeten Halbleiterchip 100 insofern ab, als eine durchdringende Elektrode 120X bereitgestellt ist, die den Anschlusselektroden 120a zugeordnet ist. Die durchdringende Elektrode 120X ist so bereitgestellt, dass sie ein Halbleitersubstrat S durchdringt, das aus Silicium oder Ähnlichem hergestellt ist, und ist elektrisch verbunden mit einem Rückseitenhöcker 170a, der auf der Rückseite des Halbleitersubstrats S bereitgestellt ist. Die durchdringenden Elektroden 120X sind nicht so bereitgestellt, dass sie den anderen Anschlusselektroden 120b, 120c zugeordnet sind, sondern die Dummyrückseitenhöcker 170b bis 170d sind auf der Rückseite des Halbleitersubstrats S an Stellen angebracht, die sich mit den Höckerelektroden 110b bis 110d in der Aufsicht überschneiden.
  • Eine Vielzahl der Halbleiterchips 100b mit dieser Struktur können auf dem Verdrahtungssubstrat 200 übereinandergestapelt, wie in 24 gezeigt, montiert werden. In dem in 24 gezeigten Beispiel wird ein Beispiel gezeigt, bei dem zwei Halbleiterchips 100b übereinandergestapelt sind, es können aber auch drei oder mehr Halbleiterchips 100b übereinandergestapelt sein. Wie in 24 gezeigt, sind die auf der unteren Schicht liegenden Rückseitenhöcker 170a bis 170d des Halbleiterchips 100b mit den auf der oberen Schicht liegenden Höckerelektroden 110a bis 110d verbunden.
  • Aufgrund dieser Konfiguration kann für den Halbleiterchip 100b auf der untersten Schicht zum Beispiel die Impedanz der Verdrahtung, die die innere Versorgungsspannung VINT zuführt, durch die Brückenverdrahtung 290 reduziert werden, wie bei der ersten, oben beschriebenen Ausführungsform. Für den Halbleiterchip 100b auf der oberen Schicht kann der obige Effekt hingegen nicht erzielt werden, da er nicht direkt auf dem Verdrahtungssubstrat 200 montiert ist, wenn jedoch die Rückseitenhöcker 170c jedes Halbleiterchips 100b durch die Brückenverdrahtung 290a kurzgeschlossen sind, wie in 25 gezeigt, kann derselbe Effekt wie für die erste Ausführungsform auch für den Halbleiterchip 100b der oberen Schicht erzielt werden. Die auf der Rückseite des Halbleiterchips 100b ausgebildete Brückenverdrahtung 290a kann gleichzeitig mit dem Verfahren der Ausbildung der Rückseitenhöcker 170a bis 170d ausgebildet werden. Es ist anzumerken, dass die Grundrissform der Höckerelektroden 110a und der Rückseitenhöcker 170a in der vorliegenden Ausführungsform kreisförmig ist. Das liegt daran, dass die Grundrissform der durchdringenden Elektrode 120X kreisförmig ist.
  • Als nächstes wird eine vierte Ausführungsform der vorliegenden Erfindung beschrieben.
  • 26 ist eine schematische Aufsicht, die den Aufbau der Hauptoberfläche eines in der vierten Ausführungsform verwendeten Halbleiterchips 100c zeigt. 27 ist eine schematische Aufsicht zur Erläuterung des auf dem in der vierten Ausführungsform verwendeten Verdrahtungssubstrat 200b ausgebildeten Leitermusters. Die in 27 gezeigte gestrichelte Linie 100X ist der Bereich zum Montieren des Halbleiterchips 100c.
  • Wie in 26 gezeigt, sind entlang des äußeren Randbereichs des in der vorliegenden Ausführungsform verwendeten Halbleiterchips 100c Höckerelektroden 110a angebracht. Außerdem ist die Vielzahl der Höckerelektroden 110c so angeordnet, dass sie von den Höckerelektroden 110a umschlossen ist. In der vorliegenden Ausführungsform sind die Höckerelektroden 110a entlang des äußeren Randbereichs des Halbleiterchips 100c angebracht, sodass ein Ablösen des Halbleiterchips 100c aufgrund von Temperaturänderungen nicht leicht auftritt. Daher sind im Gegensatz zur ersten Ausführungsform die Dummyhöckerelektroden 110d nicht bereitgestellt, es können jedoch Dummyhöckerelektroden 110d bereitgestellt sein.
  • Verbindungselektroden 220a, 220c sind auf dem Verdrahtungssubstrat 200b an Stellen bereitgestellt, die den Höckerelektroden 110a, 110c zugeordnet sind, wie in 27 gezeigt. Außerdem sind die mit den Höckerelektroden 110c verbundenen Verbindungselektroden 220c durch die Brückenverdrahtung 290b in gemeinsam benutzter Weise miteinander verbunden. Die Brückenverdrahtung 290b ist, wie bei der ersten Ausführungsform, nicht mit dem anderen Verdrahtungsmuster 240 verbunden und ist daher mit keinem der externen Anschlüsse 260 verbunden. Deshalb kann in der vorliegenden Ausführungsform derselbe Effekt erzielt werden wie für die erste, oben beschriebene Ausführungsform.
  • Dadurch besteht in der vorliegenden Ausführungsform keine bestimmte Beschränkung für die Anordnung der Höckerelektroden 110 auf dem Halbleiterchip.
  • Als nächstes wird eine fünfte Ausführungsform der vorliegenden Erfindung beschrieben.
  • 28 ist eine schematische Schnittdarstellung zur Beschreibung der Struktur einer Halbleitervorrichtung 40 gemäß der fünften Ausführungsform der vorliegenden Erfindung.
  • Wie in 28 gezeigt, ist die Halbleitervorrichtung 40 gemäß der vorliegenden Ausführungsform aus einem Halbleiterchip 100d und einer Verdrahtungsstruktur 300 konfiguriert, die auf einer Hauptoberfläche desselben ausgebildet ist. Die Halbleitervorrichtung 40 gemäß der vorliegenden Ausführungsform hat eine Struktur, die als Wafer Level Package (WLP) bezeichnet wird, und verwendet kein starres Isoliersubstrat wie die erste bis vierte Ausführungsform.
  • Die Verdrahtungsstruktur 300 umfasst einen ersten Isolierfilm 310, der die Hauptoberfläche des Halbleiterchips 100d bedeckt, eine Verdrahtungsschicht 320, die auf der Oberfläche des ersten Isolierfilms 310 ausgebildet ist, einen zweiten Isolierfilm 330, der die Verdrahtungsschicht 320 bedeckt, und externe Anschlüsse 340, die auf der Oberfläche des zweiten Isolierfilms 330 ausgebildet sind. Eine Vielzahl von Durchgangslöchern, die die Anschlusselektroden 120 freilegen, ist im ersten Isolierfilm 310 bereitgestellt, und die Anschlusselektroden 120 und die Verdrahtungsschicht 320 sind durch diese Durchgangslöcher elektrisch miteinander verbunden. Ebenso ist eine Vielzahl von Durchgangslöchern, die die Verdrahtungsschicht 320 freilegen, im zweiten Isolierfilm 330 bereitgestellt, und die Verdrahtungsschicht 320 und die externen Anschlüsse 340 sind durch die Durchgangslöcher elektrisch miteinander verbunden. Die Verdrahtungsschicht 320 erfüllt die Funktion, den Elektrodenteilungsabstand der Anschlusselektroden 120 in den Elektrodenteilungsabstand der externen Anschlüsse 340 umzuwandeln.
  • 29 ist eine schematische Aufsicht, die den Aufbau der in der Verdrahtungsschicht 320 ausgebildeten Brückenverdrahtung 290c zeigt. In 29 verweisen die gestrichelten Linien auf die Anschlusselektroden 120a bis 120c.
  • Wie in 29 gezeigt, ist auf der Verdrahtungsschicht 320 ausgebildete Brückenverdrahtung 290c so bereitgestellt, dass sie die Vielzahl der Anschlusselektroden 120c kurzschließt. Dadurch kann zum Beispiel die Impedanz der Verdrahtung, die die innere Versorgungsspannung VINT zuführt, durch die Brückenverdrahtung 290c reduziert werden, wie bei der ersten bis zur vierten Ausführungsform. Die Brückenverdrahtung 290c ist mit keinem der externen Anschlüsse 340 verbunden.
  • Dadurch ist die Halbleitervorrichtung gemäß der vorliegenden Erfindung nicht auf eine Struktur beschränkt, in der der Halbleiterchip mit einem starren Verdrahtungssubstrat Flip-Chip-verbunden ist, sondern er kann auch auf eine Halbleitervorrichtung mit einer sogenannten Wafer-Level-Package-Struktur angewandt werden, wie in der fünften Ausführungsform beschrieben.
  • Oben wurden die bevorzugten Ausführungsformen der vorliegenden Erfindung beschrieben, die vorliegende Erfindung ist jedoch nicht auf die oben beschriebenen Ausführungsformen beschränkt, und es können verschiedene Modifikationen vorgenommen werden, die vom Zweck der vorliegenden Erfindung nicht abweichen, und diese sind fallen auch in Schutzumfang der vorliegenden Erfindung.
  • Zum Beispiel wurden in jeder der oben beschriebenen Ausführungsformen Beispiele beschrieben, in denen die Impedanz von bestimmten Verdrahtungen durch Kurzschließen der Vielzahl von Anschlusselektroden durch die Brückenverdrahtung reduziert wurde, allerdings ist die vorliegende Erfindung nicht darauf beschränkt, und wie in 30 gezeigt, kann das Abfühlen durch Verbinden der spezifischen Anschlusselektroden 120e mit den Verbindungselektroden 220e und durch Anbringen der Verdrahtung 290e auf dem Verdrahtungssubstrat 200d auch nach dem Flip-Chip-Verbinden durchgeführt werden. Das Abfühlen kann direkt auf der Verdrahtung 290e durchgeführt werden, oder es kann auf einem am Ende der Verdrahtung 290e bereitgestellten Testanschluss TP durchgeführt werden.
  • Anders ausgedrückt, ist es nach dem Flip-Chip-Verbinden des Halbleiterchips 100e mit dem Verdrahtungssubstrat 200d nicht möglich, das Abfühlen der auf dem Halbleiterchip 100e bereitgestellten Anschlusselektroden 120 durchzuführen, weshalb es nötig ist, den Betriebstest über die auf dem Verdrahtungssubstrat 200d bereitgestellten externen Anschlüsse 260 durchzuführen. Es ist jedoch nicht möglich, die Anschlusselektroden 120e zu kontrollieren, die nicht mit den externen Anschlüssen 260 verbunden sind. Um dieses Problem zu beheben, kann das Abfühlen, wie in 30 gezeigt, durch Anbringen der Anschlusselektroden 120e, die nicht mit den externen Anschlüssen 260 verbunden, an die Verdrahtung 290e auf dem Verdrahtungssubstrat 200d durchgeführt werden. In dem in 30 gezeigten Beispiel wird ein auf dem Halbleiterchip 100e bereitgestellter Testschaltkreis 190 mit den Anschlusselektroden 120e verbunden, und dadurch wird der Testschaltkreis 190 nach dem Flip-Chip-Verbinden betrieben, oder es kann ein vom Testschaltkreis 190 erzeugter Signal- oder Spannungspegel kontrolliert werden.
  • Bezugszeichenliste
  • 10, 20, 40
    Halbleitervorrichtung
    100, 100a, 100b, 100c, 100d, 100e
    Halbleiterchip
    100X
    Bereich zum Montieren des Halbleiterchips
    110a bis 110d, 110X
    Höckerelektrode
    111
    UBM-Schicht
    112
    Säulenabschnitt
    112a
    Obere Oberfläche des Säulenabschnitts
    112b
    Seitliche Oberfläche des Säulenabschnitts
    113
    Lötschicht
    120a bis 120c, 120e
    Anschlusselektrode
    120X
    Durchdringende Elektrode
    130
    Schutzfilm
    140
    Innerer Spannungserzeugungsschaltkreis
    150A, 150
    BSchaltkreis
    160
    Resistfilm
    160a, 160c
    Öffnung
    170a bis 170d
    Rückseitenhöcker
    190
    Testschaltkreis
    200, 200b, 200d
    Verdrahtungssubstrat (Verdrahtungsstruktur)
    210, 210X
    Isoliersubstrat
    210a
    Erste Oberfläche des Isoliersubstrats
    210b
    Zweite Oberfläche des Isoliersubstrats
    220a, 220c, 220e
    Verbindungselektrode
    221
    Durchgangslochleiter
    230
    Stegmuster
    240
    Verdrahtungsmuster
    241
    Versorgungsmuster
    250
    Lötresist
    260, 340
    Externer Anschluss
    270
    Unterfüllung
    280
    Versiegelungsharz
    290, 290a, 290b, 290c
    Brückenverdrahtung
    290e
    Verdrahtung
    300
    Verdrahtungsstruktur
    310
    Erster Isolierfilm
    320
    Verdrahtungsschicht
    330
    Zweiter Isolierfilm
    411 bis 413, 421 bis 423
    Versorgungsverdrahtung
    D
    Teilungslinie
    M
    Maske
    S
    Halbleitersubstrat
    TP
    Testanschluss
  • Zeichenerklärung
    English German
    Fig. 13:
    Internal voltage generation circuit Innerer Spannungserzeugungsschaltkreis
    Fig. 14:
    Circuit A Schaltkreis A
    Circuit A Schaltkreis A
    Circuit A Schaltkreis A
    Circuit B Schaltkreis B

Claims (13)

  1. Halbleitervorrichtung, umfassend: einen Halbleiterchip mit einer Vielzahl von ersten Anschlusselektroden und einer Vielzahl von zweiten Anschlusselektroden; und eine auf dem Halbleiterchip bereitgestellte Verdrahtungsstruktur, dadurch gekennzeichnet, dass die Verdrahtungsstruktur eine Vielzahl von externen Anschlüssen, eine Vielzahl von Verdrahtungsmustern, die die Vielzahl von externen Anschlüssen mit der Vielzahl von ersten Anschlusselektroden elektrisch verbinden, und eine Brückenverdrahtung umfasst, die mit keiner der Vielzahl der externen Anschlüsse innerhalb der Verdrahtungsstruktur elektrisch verbunden ist, jedoch die Vielzahl von zweiten Anschlusselektroden in gemeinsam benutzter Weise miteinander verbindet.
  2. Halbleitervorrichtung gemäß Anspruch 1, worin dieselbe Versorgungsspannung an der Vielzahl von zweiten Anschlusselektroden auftritt.
  3. Halbleitervorrichtung gemäß Anspruch 2, worin der Halbleiterchip ferner einen inneren Spannungserzeugungsschaltkreis umfasst, der eine externe Versorgungsspannung empfängt, die durch die Vielzahl von ersten Anschlusselektroden zugeführt wird, und eine innere Versorgungsspannung erzeugt, und die innere Versorgungsspannung an der Vielzahl von zweiten Anschlusselektroden auftritt.
  4. Halbleitervorrichtung gemäß Anspruch 2, worin dieselbe Spannung wie die durch die Vielzahl von ersten Anschlusselektroden zugeführte externe Versorgungsspannung an der Vielzahl von zweiten Anschlusselektroden auftritt.
  5. Halbleitervorrichtung gemäß Anspruch 1, worin der Bereich der Vielzahl von ersten Anschlusselektroden größer ist als der Bereich der Vielzahl von zweiten Anschlusselektroden.
  6. Halbleitervorrichtung gemäß Anspruch 1, worin der Halbleiterchip ferner eine Vielzahl von ersten Höckerelektroden, die auf der Vielzahl von ersten Anschlusselektroden ausgebildet sind, und eine Vielzahl von zweiten Höckerelektroden, die auf der Vielzahl von zweiten Anschlusselektroden ausgebildet sind, umfasst, die Verdrahtungsstruktur ferner ein Isoliersubstrat, eine Vielzahl von ersten Verbindungselektroden, die mit der Vielzahl von ersten Höckerelektroden verbunden sind, und eine Vielzahl von zweiten Verbindungselektroden, die mit der Vielzahl von zweiten Höckerelektroden verbunden sind, umfasst, die Vielzahl von externen Anschlüssen auf einer ersten Oberfläche des Isoliersubstrats ausgebildet ist und die Vielzahl von ersten und zweiten Höckerelektroden auf einer zweiten Oberfläche auf dem Isoliersubstrat ausgebildet ist, die Vielzahl von Verdrahtungsmustern die Vielzahl von ersten Verbindungselektroden und die Vielzahl von externen Anschlüssen elektrisch miteinander verbindet, und die Brückenverdrahtung die Vielzahl von zweiten Verbindungselektroden in gemeinsam benutzter Weise elektrisch miteinander verbindet.
  7. Halbleitervorrichtung gemäß Anspruch 6, worin die Vielzahl von ersten Höckerelektroden im zentralen Bereich einer Hauptoberfläche des Halbleiterchips angeordnet ist und die Vielzahl von zweiten Höckerelektroden im äußeren Umfangsbereich der Hauptoberfläche des Halbleiterchips angeordnet ist.
  8. Halbleitervorrichtung gemäß Anspruch 7, worin die Grundrissform der Vielzahl von ersten Höckerelektroden quadratisch ist und die Grundrissform der Vielzahl von zweiten Höckerelektroden entweder kreisförmig oder polygonal ist, wobei alle Innenwinkel stumpfe Winkel sind.
  9. Halbleitervorrichtung gemäß Anspruch 6, worin jede der Vielzahlen von ersten und zweiten Höckerelektroden einen auf der dazugehörigen ersten oder zweiten Anschlusselektrode liegenden Säulenabschnitt und eine Lötschicht umfasst, die an der oberen Oberfläche des Säulenabschnitts bereitgestellt ist, und der Winkel zwischen der oberen Oberfläche des Säulenabschnitts und der seitlichen Oberfläche, die die obere Oberfläche berührt, ein spitzer Winkel ist.
  10. Halbleitervorrichtung gemäß Anspruch 1, worin der Halbleiterchip ferner eine Vielzahl von ersten Höckerelektroden, die auf der Vielzahl von ersten Anschlusselektroden ausgebildet sind, und eine zweite Höckerelektrode umfasst, die so bereitgestellt ist, dass sie zwei oder mehr der zweiten Anschlusselektroden bedeckt, die in der Vielzahl von zweiten Anschlusselektroden enthalten sind, und die in gemeinsam benutzter Weise die zwei oder mehr zweiten Anschlusselektroden miteinander verbindet.
  11. Halbleitervorrichtung gemäß Anspruch 10, worin eine der zwei oder mehr zweiten Anschlusselektroden auf einer ersten Verdrahtung bereitgestellt ist, die auf einer Verdrahtungsschicht der obersten Schicht des Halbleiterchips ausgebildet ist, und eine weitere der zwei oder mehr zweiten Anschlusselektroden auf einer zweiten Verdrahtung bereitgestellt ist, die auf der Verdrahtungsschicht der obersten Schicht ausgebildet ist und zumindest von der ersten Verdrahtung auf der Verdrahtungsschicht der obersten Schicht getrennt ist.
  12. Halbleitervorrichtung gemäß Anspruch 11, worin die erste Verdrahtung und die zweite Verdrahtung durch eine Verdrahtungsschicht kurzgeschlossen sind, die von der Verdrahtungsschicht der obersten Schicht verschieden ist.
  13. Halbleitervorrichtung gemäß Anspruch 1, worin die Verdrahtungsstruktur ferner eine Isolierschicht, die die Hauptoberfläche des Halbleiterchips bedeckt, auf der die Vielzahl von ersten und zweiten Anschlusselektroden ausgebildet ist, und die Vielzahl von Durchgangslöchern umfasst, die so bereitgestellt sind, dass sie die Isolierschicht durchdringen, und in denen die Vielzahl von ersten und zweiten Anschlusselektroden freigelegt ist, und die Verdrahtungsmuster und die Brückenverdrahtung durch Leiter hergestellt sind, die auf der ersten Isolierschicht und innerhalb der Vielzahl von Durchgangslöchern bereitgestellt sind.
DE112014001274.2T 2013-03-13 2014-03-10 Halbleitervorrichtung Ceased DE112014001274T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013050404 2013-03-13
JP2013-050404 2013-03-13
PCT/JP2014/056185 WO2014142075A1 (ja) 2013-03-13 2014-03-10 半導体装置

Publications (1)

Publication Number Publication Date
DE112014001274T5 true DE112014001274T5 (de) 2015-12-17

Family

ID=51536731

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014001274.2T Ceased DE112014001274T5 (de) 2013-03-13 2014-03-10 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US9589921B2 (de)
KR (1) KR20150128919A (de)
DE (1) DE112014001274T5 (de)
TW (1) TW201503303A (de)
WO (1) WO2014142075A1 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102214512B1 (ko) * 2014-07-04 2021-02-09 삼성전자 주식회사 인쇄회로기판 및 이를 이용한 반도체 패키지
KR102124691B1 (ko) * 2014-07-28 2020-06-18 인텔 코포레이션 밀집 패키지 배선을 갖는 멀티 칩 모듈 반도체 칩 패키지
KR102287754B1 (ko) * 2014-08-22 2021-08-09 삼성전자주식회사 칩 적층 반도체 패키지
KR102327142B1 (ko) * 2015-06-11 2021-11-16 삼성전자주식회사 웨이퍼 레벨 패키지
JP6610144B2 (ja) * 2015-10-07 2019-11-27 富士通株式会社 電子部品及び電子装置の製造方法
US10014268B2 (en) * 2016-03-01 2018-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor chip, semiconductor device and manufacturing process for manufacturing the same
US9922920B1 (en) 2016-09-19 2018-03-20 Nanya Technology Corporation Semiconductor package and method for fabricating the same
JP2018063578A (ja) * 2016-10-13 2018-04-19 日本航空電子工業株式会社 印刷配線の製造方法
JPWO2018092318A1 (ja) * 2016-11-21 2019-01-24 オリンパス株式会社 内視鏡用撮像モジュール、および内視鏡
JP6680705B2 (ja) * 2017-02-10 2020-04-15 キオクシア株式会社 半導体装置及びその製造方法
US11233025B2 (en) * 2017-05-31 2022-01-25 Futurewei Technologies, Inc. Merged power pad for improving integrated circuit power delivery
TWI736859B (zh) * 2019-03-18 2021-08-21 矽品精密工業股份有限公司 電子封裝件及其製法
KR20210065263A (ko) * 2019-11-26 2021-06-04 삼성전자주식회사 반도체 테스트 장치 및 그 테스트 방법
US11315855B2 (en) * 2020-04-01 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure with photonic die and method
US11404404B2 (en) * 2020-05-27 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having photonic die and electronic die

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03173434A (ja) 1989-12-01 1991-07-26 Seiko Epson Corp 半導体集積回路装置
JPH03173435A (ja) 1989-12-01 1991-07-26 Seiko Epson Corp 半導体集積回路装置
JPH1070158A (ja) 1996-08-27 1998-03-10 Toshiba Corp Tab実装半導体装置
JP4390541B2 (ja) * 2003-02-03 2009-12-24 Necエレクトロニクス株式会社 半導体装置及びその製造方法
US7078792B2 (en) * 2004-04-30 2006-07-18 Atmel Corporation Universal interconnect die

Also Published As

Publication number Publication date
TW201503303A (zh) 2015-01-16
WO2014142075A1 (ja) 2014-09-18
KR20150128919A (ko) 2015-11-18
US9589921B2 (en) 2017-03-07
US20160027754A1 (en) 2016-01-28

Similar Documents

Publication Publication Date Title
DE112014001274T5 (de) Halbleitervorrichtung
DE102018132701B4 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE602004005760T2 (de) Halbleitervorrichtung
DE102014019418B4 (de) Design einer Kontaktstellenstruktur in einem Fan-out-Gehäuse
DE102016101685B4 (de) Verfahren zur herstellung eines integrierten fan-out-packages
DE102011016361B4 (de) Wafer-Level-Chip-Scale-Package-Vorrichtung mit Kontakthöcker-Einheiten, die so konfiguriert sind, dass sie durch mechanische Spannung bedingte Ausfälle vermindern
DE102014019414B4 (de) Fan-out-Gehäuse und Verfahren zu seiner Herstellung
DE102016015805B3 (de) Multi-stack-package-on-package-strukturen
DE102015106723B4 (de) Package mit einem Bauelementchip und Verfahren zur Herstellung eines Packages
DE112009000351B4 (de) Mikroelektronischer Baustein, der Siliziumpatches für Zwischenverbindungen hoher Dichte enthält, und Verfahren zum Herstellen desselben
DE102013101327B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements und Halbleiter-Bauelement
DE102013103465B4 (de) Anschlussstruktur mit reduzierter Spannung für integrierte Schaltungen
DE102012100793B4 (de) Halbleitervorrichtung, montierte Halbleitervorrichtung und Verfahren zum Herstellen und Montieren derselben
DE102012107760B4 (de) Bauelement und Verfahren für Lötverbindungen
DE102013104721A1 (de) System und Verfahren für einen verbesserten Anschluss mit geringem Mittenabstand
DE112012004185T5 (de) Leistungsmanagements-Anwendungen von Zwischenverbindungssubstraten
DE102015104450A1 (de) Packages mit Fähigkeit zum Verhindern von Rissen in Metallleitungen
DE102011056315A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10125035A1 (de) Halbleiterbauteil
DE102019109592A1 (de) Die-stapel und deren ausbildungsverfahren
DE102016100523B4 (de) Multi-Stack-Package-on-Package-Strukturen
DE112004002466B4 (de) Vorrichtung und Verfahren zur verbesserten Energieführung
WO2005076319A2 (de) Halbleiterbauteil mit einem halbleiterchipstapel auf einer umverdrahtungsplatte und herstellung desselben
DE112019000113T5 (de) Halbleiterbauteil mit einem verteilten speicherchip-modul
DE102013112708B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: LONGITUDE SEMICONDUCTOR S.A.R.L., LU

Free format text: FORMER OWNER: PS4 LUXCO S.A.R.L., LUXEMBOURG, LU

Owner name: LONGITUDE SEMICONDUCTOR S.A.R.L., LU

Free format text: FORMER OWNER: PS5 LUXCO S.A.R.L., LUXEMBURG, LU

Owner name: LONGITUDE LICENSING LTD., IE

Free format text: FORMER OWNER: PS5 LUXCO S.A.R.L., LUXEMBURG, LU

Owner name: LONGITUDE LICENSING LTD., IE

Free format text: FORMER OWNER: PS4 LUXCO S.A.R.L., LUXEMBOURG, LU

R082 Change of representative

Representative=s name: VOSSIUS & PARTNER PATENTANWAELTE RECHTSANWAELT, DE

R081 Change of applicant/patentee

Owner name: LONGITUDE LICENSING LTD., IE

Free format text: FORMER OWNER: LONGITUDE SEMICONDUCTOR S.A.R.L., LUXEMBOURG, LU

R082 Change of representative

Representative=s name: VOSSIUS & PARTNER PATENTANWAELTE RECHTSANWAELT, DE

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021600000

Ipc: H01L0023522000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023522000

Ipc: H01L0023660000

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final