DE102011056315A1 - Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents

Halbleiterbauelement und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102011056315A1
DE102011056315A1 DE201110056315 DE102011056315A DE102011056315A1 DE 102011056315 A1 DE102011056315 A1 DE 102011056315A1 DE 201110056315 DE201110056315 DE 201110056315 DE 102011056315 A DE102011056315 A DE 102011056315A DE 102011056315 A1 DE102011056315 A1 DE 102011056315A1
Authority
DE
Germany
Prior art keywords
redistribution
semiconductor device
pad region
line
redistribution line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE201110056315
Other languages
English (en)
Other versions
DE102011056315B4 (de
Inventor
Ludwig Heitzer
Thorsten Meyer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102011056315A1 publication Critical patent/DE102011056315A1/de
Application granted granted Critical
Publication of DE102011056315B4 publication Critical patent/DE102011056315B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02175—Flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02315—Self-assembly processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Es werden ein Halbleiterbauelement und ein Verfahren zum Herstellen eines Halbleiterbauelements offenbart. Das Halbleiterbauelement umfasst eine Umverdrahtungsschicht, die über einem Chip angeordnet ist, wobei die Umverdrahtungsschicht eine erste Umverdrahtungsleitung umfasst. Der Halbleiter umfasst ferner eine Isolationsschicht, die über der Umverdrahtungsschicht angeordnet ist, wobei die Isolationsschicht eine erste Öffnung aufweist, die einen ersten Pad-Bereich ausbildet, und eine erste Zwischenverbindung, die sich in der ersten Öffnung und in Kontakt mit der ersten Umverdrahtungsleitung befindet. Die Umverdrahtungsleitung in dem ersten Pad-Bereich ist orthogonal zu einer ersten Richtung auf einen Neutralpunkt des Halbleiterbauelements angeordnet.

Description

  • Die vorliegende Erfindung betrifft allgemein ein Halbleiterbauelement und ein Verfahren zum Herstellen eines Halbleiterbauelements.
  • Allgemein werden, nachdem ein Wafer vollständig verarbeitet ist, die Chips zerlegt (engl. diced) und dann in individuelle Bausteine gepackt (oder gehäust, engl. packed) oder mit anderen Komponenten in Hybrid- oder Mehrchipmodulen montiert.
  • Der Baustein kann eine Verbindung des Chips zu einer Leiterplatte (PCB – Printed Circuit Board) oder zu einem Elektronikprodukt bereitstellen. Die Verbindung wird möglicherweise wegen des in dem Chip verwendeten dünnen und brüchigen Metallsystems nicht direkt zu dem Chip hergestellt.
  • Der Baustein (oder das Gehäuse, engl. package) kann den Chip gegenüber Bruch und Verunreinigung physisch schützen. Der Baustein kann auch den Chip gegenüber Chemikalien, Feuchtigkeit und/oder Gasen schützen, die den Chip stören können.
  • Der Baustein kann auch Wärme von dem Chip ableiten, wenn der Chip in Betrieb ist. Einige Chips können größere Wärmemengen generieren, so dass es wichtig ist, dass das Gehäusematerial dazu dienen kann, die Wärme von dem Chip abzuleiten.
  • Es ist deshalb eine Aufgabe der vorliegenden Erfindung, ein verbessertes Halbleiterbauelement bzw. einen verbesserten Baustein sowie ein verbessertes Verfahren zu deren Herstellung bereitzustellen. Diese Aufgabe wird durch die Merkmale der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterbildungen sind Gegenstand von Unteransprüchen.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung wird ein Halbleiterbauelement offenbart. Das Halbleiterbauelement umfasst eine Umverdrahtungsschicht (engl. redistribution layer), die über einem Chip angeordnet ist, wobei die Umverdrahtungsschicht eine erste Umverdrahtungsleitung umfasst. Der Halbleiter umfasst weiterhin eine Isolationsschicht, die über der Umverdrahtungsschicht angeordnet ist, wobei die Isolationsschicht eine erste Öffnung aufweist, die einen ersten Pad-Bereich ausbildet, und eine erste Zwischenverbindung, die sich in der ersten Öffnung und in Kontakt mit der ersten Umverdrahtungsleitung befindet. Die Umverdrahtungsleitung in dem ersten Pad-Bereich ist orthogonal zu einer ersten Richtung auf einen Neutralpunkt des Halbleiterbauelements angeordnet.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird ein Verfahren zum Herstellen eines Halbleiterbauelements offenbart. Das Verfahren umfasst das Ausbilden einer ersten Umverdrahtungsleitung über einem Chip, wobei die erste Umverdrahtungsleitung elektrisch mit einem ersten Chippad verbunden ist, das sich auf einer oberen Oberfläche des Chips befindet, und Ausbilden einer Lötstoppschicht über der Umverdrahtungsleitung. Das Verfahren umfasst weiterhin das Ausbilden eines ersten Pad-Bereichs durch Ausbilden einer ersten Öffnung in der Lötstoppschicht, die die erste Umverdrahtungsleitung freilegt, so dass die erste Umverdrahtungsleitung in dem ersten Pad-Bereich orthogonal zu einer ersten Richtung auf einen Neutralpunkt des Halbleiterbauelements ausgerichtet ist, und Anbringen einer ersten Zwischenverbindung an dem ersten Pad-Bereich.
  • Für ein umfassenderes Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die folgende Beschreibung in Verbindung mit den beiliegenden Zeichnungen Bezug genommen.
  • Es zeigen:
  • 1 eine Querschnittsansicht eines Halbleiterbauelements, das einen Pad-Bereich umfasst;
  • 2a eine Querschnittsansicht des Pad-Bereichs in einer ersten Richtung;
  • 2b eine Querschnittsansicht der beiden benachbarten Zwischenverbindungen;
  • 2c eine Draufsicht auf den Pad-Bereich;
  • 2d eine Querschnittsansicht des Pad-Bereichs in einer zweiten Richtung;
  • 3a ein Halbleiterbauelement, das Pad-Bereiche/Zwischenverbindungen und Umverdrahtungsleitungen umfasst, wobei die Umverdrahtungsleitungen in jedem Pad-Bereich orthogonal zu ihrer jeweiligen Richtung auf den Neutralpunkt verlegt sind;
  • 3b ein Halbleiterbauelement, das Pad-Bereiche/Zwischenverbindungen und Umverdrahtungsleitungen umfasst, wobei die Umverdrahtungsleitungen in Pad-Bereichen weiter weg von dem Neutralpunkt orthogonal zu ihrer jeweiligen Richtung auf den Neutralpunkt verlegt sind und wobei die Umverdrahtungsleitungen in Pad-Bereichen näher an dem Neutralpunkt nicht orthogonal zu ihrer jeweiligen Richtung auf den Neutralpunkt verlegt sind; und
  • 4 ein Embedded-Wafer-Level-Ball-Grid-Array.
  • Die Herstellung und Verwendung der gegenwärtig bevorzugten Ausführungsformen werden unten ausführlich erörtert. Es versteht sich jedoch, dass die vorliegende Erfindung viele anwendbare erfindungsgemäße Konzepte bereitstellt, die in einer großen Vielzahl spezifischer Kontexte ausgeführt werden können. Die erörterten spezifischen Ausführungsformen veranschaulichen lediglich spezifische Wege zum Herstellen und Verwenden der Erfindung und beschränken nicht das Konzept der Erfindung.
  • Die vorliegende Erfindung wird unter Bezugnahme auf Ausführungsformen in einem spezifischen Kontext beschrieben, nämlich einem Wafer-Level-Package oder einem Embedded-Wafer-Level-Ball-Grid-Array. Die Erfindung kann jedoch auch auf andere Arten von Halbleiterbauelementen angewendet werden.
  • Das Wafer-Level-Packaging bezieht sich auf eine Kapselungstechnologie, bei der eine integrierte Schaltung auf Waferebene gekapselt (oder gehäust) wird. Die Chips werden direkt auf dem Wafer gekapselt, und das Zertrennen des Wafers findet nach dem Kapseln der Chips statt. Das Wafer-Level-Packaging kann zum Herstellen von Chip-Scale-Bausteinen verwendet werden.
  • Das Fan-Out-Wafer-Level-Packaging kann eine Erweiterung des Wafer-Level-Packaging darstellen. Die Bausteine werden möglicherweise nicht auf einem Siliziumwafer realisiert, sondern auf einem künstlichen Wafer. Ein Standardwafer wird zerlegt und die vereinzelten Chips werden auf einem Träger platziert. Die Abstände zwischen den Chips auf dem Träger können frei gewählt werden. Die Spalte um die Chips herum können mit einer Vergussmasse gefüllt werden, um einen künstlichen Wafer auszubilden. Der künstliche Wafer wird verarbeitet, um Bausteine herzustellen, die die Chips und einen umgebenden Fan-Out-Bereich umfassen. Zwischenverbindungselemente können auf dem Chip und dem Fan-Out-Bereich realisiert werden, wodurch ein eWLB-(Embedded Wafer Level Ball Grid Array) Baustein ausgebildet wird.
  • Das Fan-Out-Wafer-Level-Packaging kann eine Kapselungslösung für Chips bereitstellen, die eine höhere Integrationsebene und eine größere Anzahl von Kontakten für einen gegebenen Abstand (engl. pitch) im Vergleich zu Chipherstellern erfordern, die eine standardmäßige Wafer-Level-Packaging-Technologie anwenden.
  • Ausführungsformen der vorliegenden Erfindung können aufgrund der Ausrichtung der Umverdrahtungsleitungen in Pad-Bereichen eine hohe Bauelementzuverlässigkeit bereitstellen. Ausführungsformen können eine hohe Bauelementzuverlässigkeit aufgrund eines Leitungspad(engl. line-pad)-Designs bereitstellen. Ausführungsformen können aufgrund einer dickeren Lötstoppschicht eine hohe Zwischenverbindungsausbeute bereitstellen. Ausführungsformen können die Verlegungsdichte der Umverdrahtungsleitungen der Umverdrahtungsschicht vergrößern. Ausführungsformen können die Anwendung von mehr Umverdrahtungsleitungen zwischen den Zwischenverbindungen gestatten, was das Bausteindesign potentiell erleichtert.
  • 1 zeigt eine Querschnittsansicht einer Ausführungsform des Halbleiterbauelements 100. Das Halbleiterbauelement 100 kann gemäß einem standardmäßigen Wafer-Level-Packaging-Prozess, gemäß einem Fan-Out-Wafer-Level-Packaging-Prozess oder gemäß einem beliebigen anderen geeigneten Kapselungsprozess hergestellt werden.
  • Das Halbleiterbauelement 100 enthält einen Halbleiterchip 110 mit einem Chippad 120. Das Halbleiterbauelement 100 enthält eine erste Isolationsschicht 140, eine Umverdrahtungsleitung 150 einer Umverdrahtungsschicht (RDL – Redistribution Layer) und eine zweite Isolationsschicht 160. Eine Zwischenverbindung 180 ist über einem Pad-Bereich 170 platziert und an die Umverdrahtungsleitung 150 gelötet. Der Halbleiterchip 110 kann ein Basisband-, ein HF- oder Leistungsmanagementchip sein.
  • Der Halbleiterchip 110 kann eine integrierte Schaltung mit einer nichtgezeigten oberen Metallisierungsschicht umfassen. Die obere Metallisierungsschicht kann in ein Zwischenschichtdielektrikum eingebettet sein. Das Chippad 120 kann in oder über und in Kontakt mit der oberen Metallisierungsschicht angeordnet sein. Das Chippad 120 kann Aluminium (Al) oder andere geeignete Materialien umfassen. Eine Passivierungsschicht kann das Zwischenschichtdielektrikum und die Metallisierungsschicht bedecken, bedeckt aber möglicherweise nicht das Chippad 120. Die Passivierungsschicht kann den Halbleiterchip 110 versiegeln und schützen.
  • Die erste Isolationsschicht 140 kann auf dem Halbleiterchip 110 angeordnet sein. Die erste Isolationsschicht 140 kann beispielsweise ein dielektrisches Material oder ein epoxidbasiertes Material sein. Das dielektrische Material kann ein Polymer wie etwa ein Polyimid umfassen. Die erste Isolationsschicht 140 kann unter Verwendung einer Aufschleuder(engl. sein-on)abscheidung oder einer beliebigen anderen geeigneten Abscheidungstechnik wie etwa zum Beispiel Drucken ausgebildet werden. Die erste Isolationsschicht 140 kann eine weitere Isolation zwischen der oberen Metallisierungsschicht in dem Halbleiterchip 110 und der Verdrahtungsleitung 150 bereitstellen.
  • Eine Umverdrahtungsleitung 150 einer Umverdrahtungsschicht kann auf der ersten Isolationsschicht 140 angeordnet sein. Die Umverdrahtungsleitung 150 verbindet das Chippad 120 elektrisch mit der Zwischenverbindung 180. Die Umverdrahtungsleitung 150 kann über dem Chippad 120 liegen und dieses mindestens teilweise bedecken. Die Umverdrahtungsleitung 150 kann eine Schicht oder mehrere Schichten sein, umfassend zum Beispiel Kupfer, Titan, Nickel, Gold, Wolfram oder Kombinationen dieser Materialien. Die Umverdrahtungsleitung 150 kann das Chippad 120 elektrisch zu einem anderen Ort auf dem Halbleiterbauelement 100 verlagern.
  • Die Umverdrahtungsleitung 150 kann ausgebildet werden, indem ein Elektroplattierungsprozess angewendet wird. Bei einer Ausführungsform kann eine Keimschicht konform (oder gleichmäßig) über der ersten Isolationsschicht 140 abgeschieden werden. Die Keimschicht kann ein einzelnes Material wie etwa Kupfer oder eine Kombination von Materialien sein. Die Keimschicht kann durch Sputtern oder eine andere geeignete Technik ausgebildet werden. Ein Maskenmaterial wie etwa ein Galvanoresist kann über der Keimschicht abgeschieden werden. Das Maskenmaterial kann strukturiert werden und Abschnitte können entfernt werden, um Öffnungen auszubilden, die Teile der Keimschicht freilegen. Ein leitendes Material kann in den Öffnungen über der Keimschicht unter Verwendung eines Elektroplattierungsprozesses abgeschieden werden. Das leitende Material kann Kupfer oder ein beliebiges anderes geeignetes Material sein. Das verbleibende Maskenmaterial kann entfernt werden, wodurch die Keimschicht freigelegt wird, und dann kann die freigelegte Keimschicht entfernt werden.
  • Eine zweite Isolationsschicht 160 kann über der Umverdrahtungsleitung 150 und der ersten Isolationsschicht 140 angeordnet werden. Die zweite Isolationsschicht 160 kann ein dielektrisches Material sein. Das dielektrische Material kann ein Polymer wie etwa ein Polyimid umfassen. Die zweite Isolationsschicht 160 kann unter Verwendung einer Aufschleuderabscheidung oder irgendeiner anderen geeigneten Abscheidungstechnik wie etwa Drucken abgeschieden werden. Die zweite Isolationsschicht 160 kann das gleiche Material oder ein anderes Material als die erste Isolationsschicht 140 umfassen. Die zweite Isolationsschicht 160 kann eine Lötstoppschicht sein.
  • Eine Öffnung wird in der zweiten Isolationsschicht 160 angeordnet. Die Öffnung kann einen Abschnitt der Umverdrahtungsleitung 150 und der darunter liegenden ersten Isolationsschicht 140 freilegen. Der Bereich der Öffnung, der den Abschnitt der Umverdrahtungsleitung 150 und die darunter liegende erste Isolationsschicht 140 freigelegt, kann einen Pad-Bereich 170 definieren.
  • Die Zwischenverbindung 180 wird auf dem Pad-Bereich 170 in der Öffnung der zweiten Isolationsschicht 160 montiert. Die Zwischenverbindung 180 kann direkt auf die Umverdrahtungsleitung 150 gelötet werden. Die Umverdrahtungsleitung 150 und die gelötete Zwischenverbindung 180 können einen niederohmigen elektrischen Kontakt und eine hochfeste Verankerung bereitstellen. Die Zwischenverbindung 180 kann eine Lotkugel sein. Die Lotkugel kann ein eutektisches Sn-Pb (63% Zinn, 37% Blei) oder eine SAC-Legierung (Zinn/Silber/Kupfer, benannt nach den Elementensymbolen Sn/Ag/Cu) oder ein beliebiges anderes geeignetes Material sein.
  • Das Halbleiterbauelement 100 zeigt der Einfachheit halber nur ein einzelnes Chippad 120, eine einzelne Umverdrahtungsleitung 150 und eine einzelne Zwischenverbindung 180. Das Halbleiterbauelement 100 kann eine beliebige Anzahl von Chippads 120, Umverdrahtungsleitungen 150 und Zwischenverbindungen 180 enthalten.
  • Ausführungsformen beinhalten, dass eine Zwischenverbindung 180 an eine Umverdrahtungsleitung 150 gelötet ist und/oder mehrere Zwischenverbindungen 180 an eine Umverdrahtungsleitung 150 gelötet sind.
  • 2a zeigt eine Querschnittsansicht eines Details des Halbleiterbauelements 100. 2a zeigt einen oberen Abschnitt des Halbleiterbauelements 100 mit einem oberen Abschnitt des Halbleiterchips 110, der ersten Isolationsschicht 140, der Umverdrahtungsleitung 150, der zweiten Isolationsschicht 160 und der Zwischenverbindung 180. 2a zeigt weiterhin einen Pad-Bereich 170 und ein Gebiet 175 außerhalb des Pad-Bereichs. Der Pad-Bereich 170 kann als eine Öffnung in der zweiten Isolationsschicht 160 definiert sein, der Abschnitte der Umverdrahtungsleitung 150 und der ersten Isolationsschicht 140 freigelegt. Das Gebiet 175 kann als der Bereich um den Pad-Bereich 170 herum definiert werden. Die Zwischenverbindung 180 befindet sich in einer Öffnung der zweiten Isolationsschicht 160 und ist direkt auf die Umverdrahtungsleitung 150 gelötet.
  • Die zweite Isolationsschicht 160 kann eine relativ dicke Schicht sein. Bei herkömmlichen Technologien kann die Dicke d1 der zweiten Isolationsschicht 160 10 μm (Mikrometer) oder weniger betragen. Bei einer Ausführungsform beträgt die Dicke d1 der zweiten Isolationsschicht 160 etwa 15 μm (Mikrometer) oder mehr. Die vergrößerte Dicke der Isolationsschicht 160 kann den Vorteil bereitstellen, dass verhindert wird, dass sich zwei oder mehr Zwischenverbindungen 180 während eines Reflowprozesses zu nahe aufeinander zu bewegen. Potentielle Kurzschlüsse zwischen den zwei oder mehr Zwischenverbindungen 180 können vermieden werden. Dies ist in 2b gezeigt.
  • Eine Unterseite der Zwischenverbindung 180 kann sich in der Öffnung der zweiten Isolationsschicht 160 befinden. Die zweite Isolationsschicht 160 kann die Zwischenverbindung 180 direkt kontaktieren und stützen. Bei einem Beispiel kann die zweite Isolationsschicht 160 etwa 6% der Zwischenverbindung 180 nach dem Löten für einen Standardzwischenverbindungsdurchmesser von nominell 300 μm (Mikrometer) und für einen Standardabstand (pitch) von 0,4 mm seitlich umgeben. Bei einem weiteren Beispiel kann die zweite Isolationsschicht 160 etwa 4% bis etwa 8% der Zwischenverbindung 180 seitlich umgeben.
  • 2c zeigt eine Draufsicht auf eine Ausführungsform des Halbleiterbauelements 100 entlang der Linie 2c-2c von 2a. 2c zeigt die erste Isolationsschicht 140, die Umverdrahtungsleitung 150 und die Zwischenverbindung 180. Die Zwischenverbindung 180 ist auf und in elektrischem Kontakt mit der Umverdrahtungsleitung 150 und der darunter liegenden ersten Isolationsschicht 140 beim Pad-Bereich 170 platziert. Die Zwischenverbindung 180 ist bei diesem Beispiel bei oder nahe bei einem Ende der Umverdrahtungsleitung 150 platziert, kann aber bei anderen Beispielen beliebig entlang der Umverdrahtungsleitung 150 platziert sein.
  • Bei einer Ausführungsform ist der Pad-Bereich 170 ein Leitungspad. Die Umverdrahtungsleitung 150 kann eine Leitung in dem Pad-Bereich 170 sein, so dass der Pad-Bereich 170 einen Abschnitt der Umverdrahtungsleitung 150 und einen Abschnitt der darunterliegenden ersten Isolationsschicht 140 umfasst. Die Umverdrahtungsleitung 150 bildet möglicherweise keine Ebene, die den Pad-Bereich 170 vollständig bedeckt. Insbesondere bildet die Umverdrahtungsleitung 150 möglicherweise kein rundes Pad oder rechteckiges Pad, das den ganzen Pad-Bereich 170 bedeckt.
  • Bei einer Ausführungsform kann die Breite d2 der Umverdrahtungsleitung 150 in dem Gebiet 175 (außerhalb des Pad-Bereichs) im Wesentlichen gleich der Breite d3 der Umverdrahtungsleitung 150 im Pad-Bereich 170 sein. Bei einer Ausführungsform ist die Breite d3 der Umverdrahtungsleitung 150 im Pad-Bereich 170 möglicherweise relativ zu der Breite d2 der Umverdrahtungsleitung im Gebiet 175 nicht erweitert, vergrößert oder breiter.
  • Bei einer Ausführungsform ist die Umverdrahtungsleitung 150 orthogonal zu einer Richtung AR auf einen Neutralpunkt (oder Nullpunkt oder Sternpunkt, engl. neutral point) des Halbleiterbauelements 100 in dem Pad-Bereich 170 ausgerichtet (wird weiter unten erläutert). Die Umverdrahtungsleitung 150 im Gebiet 175 kann die gleiche Ausrichtung aufweisen oder kann eine andere Ausrichtung als die Umverdrahtungsleitung 150 im Pad-Bereich 170 aufweisen. Beispielsweise kann die Umverdrahtungsleitung 150 im Gebiet 175 parallel zu der Richtung AR angeordnet sein.
  • 2d zeigt eine Querschnittsansicht einer Ausführungsform des Halbleiterbauelements 100 entlang der Linie 2d-2d in 2c. Die Querschnittsansicht von 2d ist orthogonal zu der Querschnittsansicht von 2a. 2d zeigt die Zwischenverbindung 180, auf einem Pad-Bereich 170 in einer Öffnung der zweiten Isolationsschicht 160 platziert, direkt an der Umverdrahtungsleitung 150 angebracht. Der Pad-Bereich 170 umfasst die Abschnitte der Umverdrahtungsleitung 150 und Abschnitte der darunter liegenden ersten Isolationsschicht 140. Die Umverdrahtungsleitung 150 in dem Pad-Bereich 170 bedeckt nicht den ganzen Pad-Bereich 170.
  • 3a zeigt eine Ausführungsform eines Halbleiterbauelements 200. Mehrere Zwischenverbindungen 181/182 befinden sich in Pad-Bereichen 171/172 auf der oberen Oberfläche des Halbleiterbauelements 200. Für ein besseres Verständnis sind mehrere Umverdrahtungsleitungen 151/152 dargestellt, wenngleich sie aus der Draufsicht unsichtbar sind. Ein Neutralpunkt 190 kann auf einer oberen Oberfläche eines Halbleiterbauelements 200 definiert sein. Der Neutralpunkt 190 kann ein Mittel- oder Zentralpunkt auf der oberen Oberfläche des Halbleiterbauelements 200 sein. Ein Pfeil AR gibt eine Richtung von einem Zentralpunkt eines Pad-Bereichs 171/172 zu dem Neutralpunkt 190 an. Beispielsweise gibt der Pfeil AR eine Richtung von einem ersten Pad-Bereich 171 zu dem Neutralpunkt 190 an, und der Pfeil AR2 gibt eine Richtung von einem zweiten Pad-Bereich 172 zu dem Neutralpunkt 190 an.
  • Eine erste Umverdrahtungsleitung 151 in dem Pad-Bereich/in der Zwischenverbindung 171/181 ist relativ zu der Richtung AR1 orthogonal angeordnet, und eine zweite Umverdrahtungsleitung 152 in dem Pad-Bereich/in der Zwischenverbindung 172/182 ist orthogonal zu der Richtung AR2 angeordnet. Wie bezüglich 2c erläutert, können die Umverdrahtungsleitungen 151/152 orthogonal zu der Richtung auf den Neutralpunkt in dem Pad-Bereich 170/171 verlegt sein, können aber außerhalb des Pad-Bereichs 171/172 anders verlegt sein. Bei einer Ausführungsform können die Umverdrahtungsleitungen für alle Pad-Bereiche/Zwischenverbindungen orthogonal zu ihrer jeweiligen Richtung auf den Neutralpunkt angeordnet sein.
  • 3b zeigt eine weitere Ausführungsform des Halbleiterbauelements 200. Ein erster Pad-Bereich/eine erste Zwischenverbindung 173/183 ist in einem ersten Abstand von dem Neutralpunkt 190 platziert, und ein zweiter Pad-Bereich/eine zweite Zwischenverbindung 174/184 ist in einem zweiten Abstand von dem Neutralpunkt 190 platziert. Der zweite Abstand ist zu dem Neutralpunkt 190 kürzer als der erste Abstand. Bei einer Ausführungsform ist die erste Umverdrahtungsleitung 153 im ersten Pad-Bereich/in der ersten Zwischenverbindung 173/183 orthogonal zu einer Richtung AR3 angeordnet, während die zweite Umverdrahtungsleitung 154 in dem Pad-Bereich/in der Zwischenverbindung 174/184 nicht orthogonal zu einer Richtung AR4 angeordnet ist. Bei einer Ausführungsform sind die Umverdrahtungsleitungen in den Pad-Bereichen der Zwischenverbindungen, mit A und B markiert, orthogonal zu ihren jeweiligen Richtungen ARs angeordnet, während die Umverdrahtungsleitungen in den Pad-Bereichen der Zwischenverbindungen, mit C markiert, nicht orthogonal zu ihren jeweiligen Richtungen ARs angeordnet sind. Bei einer Ausführungsform befindet sich der erste Pad-Bereich/die erste Zwischenverbindung 173/183 näher an der Kante 210 als der zweite Pad-Bereich/die zweite Zwischenverbindung 174/184.
  • Bei einer Ausführungsform ist die Umverdrahtungsleitung 153 in dem ersten Pad-Bereich/der ersten Zwischenverbindung 173/183 orthogonal zu einer Richtung AR3 auf den Neutralpunkt 190 verlegt und ist nicht parallel zu einer Kante 210 des Halbleiterbauelements 200 verlegt.
  • Eine Umverdrahtungsleitung kann zwei oder mehr Pad-Bereiche umfassen. Die Umverdrahtungsleitung in jedem Pad-Bereich kann orthogonal zu der jeweiligen Richtung auf den Neutralpunkt verlegt sein. Die Umverdrahtungsleitung kann orthogonal zu Richtungen auf den Neutralpunkt in einigen Pad-Bereichen verlegt sein, während die Umverdrahtungsleitung nicht orthogonal zu Richtungen auf den Neutralpunkt in anderen Pad-Bereichen verlegt ist. Beispielsweise ist ein erster Abschnitt der Umverdrahtungsleitung in einem ersten Pad-Bereich mit einem längeren Abstand zu dem Neutralpunkt orthogonal zu einer ersten Richtung auf den Neutralpunkt angeordnet, und ein zweiter Abschnitt der Umverdrahtungsleitung in einem zweiten Pad-Bereich mit einem kürzeren Abstand zu dem Neutralpunkt ist möglicherweise nicht orthogonal zu einer zweiten Richtung auf den Neutralpunkt angeordnet.
  • Eine Umverdrahtungsleitungs-Zwischenverbindungs-Verbindung für orthogonal zu den Richtungen AR in Pad-Bereichen angeordnete Umverdrahtungsleitungen können zuverlässiger sein als für Umverdrahtungsleitungen, die parallel zu einer Richtung BR (oder parallel zu den Kanten des Halbleiterbauelements) in den Pad-Bereichen angeordnet sind. Eine Umverdrahtungsleitungs-Zwischenverbindungs-Verbindung für Umverdrahtungsleitungen, die orthogonal zu den Richtungen AR in Pad-Bereichen angeordnet sind, können zuverlässiger sein als für Umverdrahtungsleitungen, die parallel zu den Richtungen AR in den Pad-Bereichen angeordnet sind.
  • 4 zeigt eine Querschnittsansicht eines Bausteins (oder Gehäuses, engl. package) 300. Der Baustein 300 kann ein eWLB (Embedded Wafer Level Ball Grid Array) sein. Ein Chip 320 ist in eine Formmasse (engl. molding compound) eingebettet, wodurch ein Fan-Out-Gebiet 310 um den Chip 320 herum ausgebildet wird. Chippads 120 können sich auf einer Oberfläche des Chips 320 befinden. Die Umverdrahtungsschicht kann sich über den Chip 320 hinaus erstrecken, wodurch Pad-Bereiche 170 auf dem Chip 320 und dem Fan-Out-Gebiet 310 ausgebildet werden. Die Chippads 120 werden über die Umverdrahtungsleitungen 150 der Umverdrahtungsschicht zu den verschiedenen Pad-Bereichen 170 auf dem Chip 320 und dem Fan-Out-Gebiet 310 umgelenkt. Eine derartige Anordnung gestattet das Design von größeren Zwischenverbindungsteilungen und/oder eine erhöhte Anzahl an Zwischenverbindungen.
  • Wie oben beschrieben, können die Zwischenverbindungen 180 direkt an die Umverdrahtungsleitungen 150 in den Pad-Bereichen 170 angebracht und daran gelötet sein. Die Umverdrahtungsschicht kann in die erste und zweite Isolationsschicht 140, 160 eingebettet sein. Die Dicke der zweiten Isolationsschicht kann mindestens etwa 15 μm (Mikrometer) betragen, um zu verhindern, dass sich die Zwischenverbindungen 180 während eines Reflowprozesses zu nahe aufeinander zu bewegen. Die Umverdrahtungsleitungen 150 in den Pad-Bereichen 170 können relativ zu ihren Richtungen ARs auf einen Neutralpunkt 190 orthogonal ausgerichtet sein, der sich in einer Mitte oder einem Zentrum der oberen Oberfläche des Bausteins 300 befinden kann. Die Breiten der Umverdrahtungsleitungen 150 in den Pad-Bereichen 170 können kleiner oder gleich den Breiten der Umverdrahtungsleitungen 150 außerhalb dieser Pad-Bereiche 170 sein.
  • Wenngleich die vorliegende Erfindung und ihre Vorteile ausführlich beschrieben worden sind, versteht sich, dass hieran verschiedene Änderungen, Ersetzungen und Abänderungen vorgenommen werden können, ohne von dem Gedanken und dem Konzept der Erfindung, wie durch die beigefügten Ansprüche definiert, abzuweichen.
  • Zudem soll das Konzept der vorliegenden Erfindung nicht auf die bestimmten Ausführungsformen des Prozesses, der Maschine, Herstellung, Materialzusammensetzung, Mittel, Verfahren und Schritte, die in der Beschreibung beschrieben sind, beschränkt sein. Wie der Durchschnittsfachmann aus der Offenbarung der vorliegenden Erfindung ohne Weiteres erkennt, können gemäß der vorliegenden Erfindung Prozesse, Maschinen, Herstellung, Materialzusammensetzungen, Mittel, Verfahren oder Schritte, die gegenwärtig existieren oder später entwickelt werden, die im Wesentlichen die gleiche Funktion erfüllen oder im Wesentlichen das gleiche Ergebnis wie die hierin beschriebenen entsprechenden Ausführungsformen erreichen, gemäß der vorliegenden Erfindung genutzt werden. Dementsprechend sollen die beigefügten Ansprüche innerhalb ihres Konzepts solche Prozesse, Maschinen, Herstellung, Materialzusammensetzungen, Mittel, Verfahren oder Schritte beinhalten.

Claims (20)

  1. Halbleiterbauelement, umfassend: eine Umverdrahtungsschicht, die über einem Chip angeordnet ist, wobei die Umverdrahtungsschicht eine erste Umverdrahtungsleitung umfasst; eine Isolationsschicht, die über der Umverdrahtungsschicht angeordnet ist, wobei die Isolationsschicht eine erste Öffnung aufweist, die einen ersten Pad-Bereich ausbildet; und eine erste Zwischenverbindung, die sich in der ersten Öffnung und in Kontakt mit der ersten Umverdrahtungsleitung befindet, wobei die erste Umverdrahtungsleitung in dem ersten Pad-Bereich orthogonal zu einer ersten Richtung auf einen Neutralpunkt des Halbleiterbauelements angeordnet ist.
  2. Halbleiterbauelement nach Anspruch 1, wobei die Umverdrahtungsschicht eine zweite Umverdrahtungsleitung umfasst, wobei die Isolationsschicht eine zweite Öffnung aufweist, die einen zweiten Pad-Bereich für die zweite Umverdrahtungsleitung ausbildet, wobei sich eine zweite Zwischenverbindung in der zweiten Öffnung und in Kontakt mit der zweiten Umverdrahtungsleitung befindet und wobei die zweite Umverdrahtungsleitung orthogonal zu einer zweiten Richtung auf den Neutralpunkt angeordnet ist.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, wobei die Umverdrahtungsschicht eine zweite Umverdrahtungsleitung umfasst, wobei die Isolationsschicht eine zweite Öffnung aufweist, die einen zweiten Pad-Bereich für die zweite Umverdrahtungsleitung ausbildet, wobei sich eine zweite Zwischenverbindung in der zweiten Öffnung und in Kontakt mit der zweiten Umverdrahtungsleitung befindet und wobei die zweite Umverdrahtungsleitung nicht orthogonal zu einer zweiten Richtung auf den Neutralpunkt angeordnet ist.
  4. Halbleiterbauelement nach Anspruch 2 oder 3, wobei der zweite Pad-Bereich näher an dem Neutralpunkt liegt als der erste Pad-Bereich.
  5. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei eine erste Breite der ersten Umverdrahtungsleitung in dem ersten Pad-Bereich nicht größer ist als außerhalb des ersten Pad-Bereichs.
  6. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die Isolationsschicht dicker als etwa 15 μm (Mikrometer) ist.
  7. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei der Chip eine integrierte Schaltung umfasst.
  8. Halbleiterbauelement, umfassend: eine Umverdrahtungsschicht, die über einem Chip angeordnet ist, wobei die Umverdrahtungsschicht eine erste Umverdrahtungsleitung umfasst; eine Isolationsschicht, die über der Umverdrahtungsschicht angeordnet ist, wobei die Isolationsschicht eine erste Öffnung aufweist, die einen ersten Pad-Bereich ausbildet; und eine erste Zwischenverbindung, die sich in der ersten Öffnung und in Kontakt mit der ersten Umverdrahtungsleitung befindet, wobei eine erste Breite der ersten Umverdrahtungsleitung in dem ersten Pad-Bereich nicht größer ist als außerhalb des ersten Pad-Bereichs.
  9. Halbleiterbauelement nach Anspruch 8, wobei die erste Umverdrahtungsleitung bei dem ersten Pad-Bereich orthogonal zu einer ersten Richtung auf einen Neutralpunkt des Halbleiterbauelements ausgerichtet ist.
  10. Halbleiterbauelement nach Anspruch 8 oder 9, wobei die Umverdrahtungsschicht eine zweite Umverdrahtungsleitung, eine zweite Öffnung in der Isolationsschicht, wobei die zweite Öffnung einen zweiten Pad-Bereich ausbildet, und eine zweite Zwischenverbindung, die sich in der zweiten Öffnung und in Kontakt mit der zweiten Umverdrahtungsleitung befindet, umfasst, wobei eine zweite Breite der zweiten Umverdrahtungsleitung in dem zweiten Pad-Bereich nicht größer ist als außerhalb des zweiten Pad-Bereichs.
  11. Halbleiterbauelement nach Anspruch 10, wobei die zweite Umverdrahtungsleitung bei dem zweiten Pad-Bereich orthogonal zu einer zweiten Richtung auf den Neutralpunkt ausgerichtet ist.
  12. Halbleiterbauelement nach Anspruch 10, wobei die zweite Umverdrahtungsleitung bei dem zweiten Pad-Bereich nicht orthogonal zu einer zweiten Richtung auf den Neutralpunkt ausgerichtet ist.
  13. Halbleiterbauelement nach einem der Ansprüche 10 bis 12, wobei der zweite Pad-Bereich näher an dem Neutralpunkt angeordnet ist als der erste Pad-Bereich.
  14. Halbleiterbauelement nach einem der Ansprüche 10 bis 13, wobei sich der erste Pad-Bereich näher an einer Kante des Halbleiterbauelements befindet als der zweite Pad-Bereich.
  15. Halbleiterbauelement nach einem der Ansprüche 10 bis 14, wobei die Isolationsschicht dicker als etwa 15 μm (Mikrometer) ist.
  16. Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Verfahren umfasst: Ausbilden einer ersten Umverdrahtungsleitung über einem Chip, wobei die Umverdrahtungsleitung elektrisch mit einem ersten auf einer oberen Oberfläche des Chips angeordneten Chippad verbunden ist; Ausbilden einer Lötstoppschicht über der Umverdrahtungsleitung; Ausbilden eines ersten Pad-Bereichs durch Ausbilden einer ersten Öffnung in der Lötstoppschicht, die die erste Umverdrahtungsleitung freigelegt, so dass die erste Umverdrahtungsleitung in dem ersten Pad-Bereich orthogonal zu einer ersten Richtung auf einen Neutralpunkt des Halbleiterbauelements ausgerichtet ist; und Anbringen einer ersten Zwischenverbindung an dem ersten Pad-Bereich.
  17. Verfahren nach Anspruch 16, ferner umfassend ein Ausbilden einer zweiten Umverdrahtungsleitung über dem Chip, wobei die zweite Umverdrahtungsleitung elektrisch mit einem auf der oberen Oberfläche des Chips angeordneten zweiten Chippad verbunden ist, ein Ausbilden eines zweiten Pad-Bereichs durch Ausbilden einer zweiten Öffnung in der Lötstoppschicht, die die zweite Umverdrahtungsleitung freigelegt, und Anbringen einer zweiten Zwischenverbindung an dem zweiten Pad-Bereich.
  18. Verfahren nach Anspruch 17, wobei die zweite Umverdrahtungsleitung in dem zweiten Pad-Bereich orthogonal zu einer zweiten Richtung auf den Neutralpunkt des Halbleiterbauelements ausgerichtet ist.
  19. Verfahren nach Anspruch 17, wobei die zweite Umverdrahtungsleitung in dem zweiten Pad-Bereich nicht orthogonal zu einer zweiten Richtung auf den Neutralpunkt des Halbleiterbauelements ausgerichtet ist.
  20. Verfahren nach einem der Ansprüche 16 bis 19, wobei die Lötstoppschicht dicker ist als etwa 15 μm (Mikrometer).
DE102011056315.6A 2010-12-14 2011-12-13 Halbleiterbauelement und Verfahren zu dessen Herstellung Active DE102011056315B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/967,962 US9030019B2 (en) 2010-12-14 2010-12-14 Semiconductor device and method of manufacture thereof
US12/967,962 2010-12-14

Publications (2)

Publication Number Publication Date
DE102011056315A1 true DE102011056315A1 (de) 2012-06-14
DE102011056315B4 DE102011056315B4 (de) 2018-03-22

Family

ID=46144790

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011056315.6A Active DE102011056315B4 (de) 2010-12-14 2011-12-13 Halbleiterbauelement und Verfahren zu dessen Herstellung

Country Status (3)

Country Link
US (2) US9030019B2 (de)
CN (1) CN102543923B (de)
DE (1) DE102011056315B4 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622310B2 (en) 2012-09-26 2020-04-14 Ping-Jung Yang Method for fabricating glass substrate package
TWI493675B (zh) * 2013-05-01 2015-07-21 矽品精密工業股份有限公司 封裝結構及其製法
US9929126B2 (en) * 2014-04-03 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with metal line crack prevention design
DE102015102535B4 (de) 2015-02-23 2023-08-03 Infineon Technologies Ag Verbundsystem und Verfahren zum haftenden Verbinden eines hygroskopischen Materials
CN108288616B (zh) 2016-12-14 2023-04-07 成真股份有限公司 芯片封装
US11625523B2 (en) 2016-12-14 2023-04-11 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips
US10447274B2 (en) 2017-07-11 2019-10-15 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips using non-volatile memory cells
US10957679B2 (en) 2017-08-08 2021-03-23 iCometrue Company Ltd. Logic drive based on standardized commodity programmable logic semiconductor IC chips
US10630296B2 (en) 2017-09-12 2020-04-21 iCometrue Company Ltd. Logic drive with brain-like elasticity and integrality based on standard commodity FPGA IC chips using non-volatile memory cells
CN108346952B (zh) * 2018-01-25 2020-11-24 番禺得意精密电子工业有限公司 电连接器固持装置
US10608642B2 (en) 2018-02-01 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile radom access memory cells
US10623000B2 (en) 2018-02-14 2020-04-14 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US10608638B2 (en) 2018-05-24 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US11309334B2 (en) 2018-09-11 2022-04-19 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
CN112771663A (zh) * 2018-09-29 2021-05-07 华为技术有限公司 一种焊盘、电子器件及其连接结构、阻焊层的制作方法
US10937762B2 (en) 2018-10-04 2021-03-02 iCometrue Company Ltd. Logic drive based on multichip package using interconnection bridge
US11211334B2 (en) 2018-11-18 2021-12-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US10985154B2 (en) 2019-07-02 2021-04-20 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cryptography circuits
US11227838B2 (en) 2019-07-02 2022-01-18 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cooperating or supporting circuits
US11887930B2 (en) 2019-08-05 2024-01-30 iCometrue Company Ltd. Vertical interconnect elevator based on through silicon vias
US11637056B2 (en) 2019-09-20 2023-04-25 iCometrue Company Ltd. 3D chip package based on through-silicon-via interconnection elevator
US11600526B2 (en) 2020-01-22 2023-03-07 iCometrue Company Ltd. Chip package based on through-silicon-via connector and silicon interconnection bridge

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1146976C (zh) * 1997-10-30 2004-04-21 株式会社日产制作所 半导体装置及其制造方法
JP3346320B2 (ja) * 1999-02-03 2002-11-18 カシオ計算機株式会社 半導体装置及びその製造方法
US7579681B2 (en) * 2002-06-11 2009-08-25 Micron Technology, Inc. Super high density module with integrated wafer level packages
US6770971B2 (en) * 2002-06-14 2004-08-03 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same
JP3580803B2 (ja) * 2002-08-09 2004-10-27 沖電気工業株式会社 半導体装置
JP2004140037A (ja) * 2002-10-15 2004-05-13 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
JP3983205B2 (ja) * 2003-07-08 2007-09-26 沖電気工業株式会社 半導体装置及びその製造方法
DE10345395B4 (de) 2003-09-30 2006-09-14 Infineon Technologies Ag Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
JP3918842B2 (ja) 2004-09-03 2007-05-23 ヤマハ株式会社 半導体素子及びそれを備えたワイヤボンディング・チップサイズ・パッケージ
US7319043B2 (en) * 2005-09-26 2008-01-15 Advanced Chip Engineering Technology Inc. Method and system of trace pull test
US8193034B2 (en) * 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
US20080169539A1 (en) * 2007-01-12 2008-07-17 Silicon Storage Tech., Inc. Under bump metallurgy structure of a package and method of making same
JP5548342B2 (ja) * 2007-10-23 2014-07-16 パナソニック株式会社 半導体装置
US20090294961A1 (en) * 2008-06-02 2009-12-03 Infineon Technologies Ag Semiconductor device
US9164404B2 (en) 2008-09-19 2015-10-20 Intel Corporation System and process for fabricating semiconductor packages
US8119454B2 (en) * 2008-12-08 2012-02-21 Stmicroelectronics Asia Pacific Pte Ltd. Manufacturing fan-out wafer level packaging
US8003515B2 (en) * 2009-09-18 2011-08-23 Infineon Technologies Ag Device and manufacturing method
US8034661B2 (en) * 2009-11-25 2011-10-11 Stats Chippac, Ltd. Semiconductor device and method of forming compliant stress relief buffer around large array WLCSP

Also Published As

Publication number Publication date
US20120146231A1 (en) 2012-06-14
US10043768B2 (en) 2018-08-07
US20160379945A1 (en) 2016-12-29
US9030019B2 (en) 2015-05-12
CN102543923A (zh) 2012-07-04
CN102543923B (zh) 2016-01-20
DE102011056315B4 (de) 2018-03-22

Similar Documents

Publication Publication Date Title
DE102011056315B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102014019379B4 (de) Verpackungsverfahren für eine Halbleitervorrichtung, verpackte Halbleitervorrichtungen, und Designverfahren solcher
DE102019130567B4 (de) Package mit brücken-die zum verbinden und verfahren zu dessen herstellung
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102014019414B4 (de) Fan-out-Gehäuse und Verfahren zu seiner Herstellung
DE102016015805B3 (de) Multi-stack-package-on-package-strukturen
DE102016100378B4 (de) Verringerung einer rissbildung durch einstellen einer öffnungsgrösse in pop-packages
DE102014112860B4 (de) Ringstrukturen in Vorrichtungs-Die und Verfahren
DE102013101192B4 (de) Halbleitergehäuse
DE102013102786B4 (de) Verfahren zum Ausbilden eines Halbleiterpackage
DE102014114630B4 (de) Metall-Platte für Lasermarkierung
DE102019115275A1 (de) Halbleiter-Interconnect-Struktur und Verfahren
DE10234208A1 (de) Waferlevel-Stapelchippackung und Herstellungsverfahren hierfür
DE102012100796A1 (de) Chip-Zu-Chip-Abstandskontrolle für eine Halbleiterstruktur und Verfahren zu deren Herstellung
DE102019117763A1 (de) Seitenwandschutz für metallkontakthügel
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE102016100523B4 (de) Multi-Stack-Package-on-Package-Strukturen
DE102012103784A1 (de) Chipgehäusemodul für einen Chip und Verfahren zum Bilden eines Chipgehäusemoduls
DE102007007142A1 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102020108542A1 (de) Verstärkungs-package unter verwendung von verstärkungs-patches
DE102019200152B4 (de) Bond-pads mit umgebenden füllleitungen und verfahren
DE102019128619A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102016114814B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102009033442B4 (de) Halbleiterbauelement mit einer Copolymerschicht und Verfahren zur Herstellung eines solchen Halbleiterbauelements
DE102014110655A1 (de) Segmentierte Bondkontaktierungsinseln und Verfahren zu ihrer Fertigung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R084 Declaration of willingness to licence