JP6610144B2 - 電子部品及び電子装置の製造方法 - Google Patents
電子部品及び電子装置の製造方法 Download PDFInfo
- Publication number
- JP6610144B2 JP6610144B2 JP2015199033A JP2015199033A JP6610144B2 JP 6610144 B2 JP6610144 B2 JP 6610144B2 JP 2015199033 A JP2015199033 A JP 2015199033A JP 2015199033 A JP2015199033 A JP 2015199033A JP 6610144 B2 JP6610144 B2 JP 6610144B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- electronic component
- substrate
- solder
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0501—Shape
- H01L2224/05011—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
図1は電子部品及び電子装置の第1の例を示す図である。図1(A)には、第1の例に係る電子部品の要部断面を模式的に図示し、図1(B)には、第1の例に係る電子装置の要部断面を模式的に図示している。
電子部品200Bの試験方法として、例えば図3に示すような、プローブカードと呼ばれる試験用基板510を用いるものがある。電子部品200Bの試験時には、試験用基板510に接続されているプローブピン511が端子220Bに接触される。
電子部品200Bの試験方法として、例えば図4に示すような、マイクロプローブ521を備えた試験用基板520(プローブカード)を用いるものもある。マイクロプローブ521は、MEMS(Micro Electro Mechanical Systems)等の微細加工技術を用いて、電子部品200Bの端子220Bに対応して形成される。電子部品200Bの試験時には、試験用基板520のマイクロプローブ521が端子220Bに接触される。マイクロプローブ521によれば、比較的微細な端子220Bを有する電子部品200Bの試験にも、原理的には対応することが可能になる。
電子部品200Bの試験方法には、上記のようなプローブピン511やマイクロプローブ521を端子220Bに接触させて行うもののほか、例えば図5(A)に示すように、電子部品200Bを試験用基板530に実装して行うものもある。
図6は第1の実施の形態に係る電子部品の一例を示す図である。図6には、第1の実施の形態に係る電子部品の要部断面を模式的に図示している。
図7は第1の実施の形態に係る電子部品の加熱工程の一例を示す図である。図7には、第1の実施の形態に係る電子部品の加熱工程の要部断面を模式的に図示している。
上記のように電子部品1には、その基板10に、比較的熱伝導率の高い部位12と、比較的熱伝導率の低い部位13とが設けられている。基板10の比較的熱伝導率の高い部位12は、裏面10b側から付与された熱を表面10a側へと伝熱する。そのため、裏面10b側から付与された熱は、部位12を介して、その部位12の上方に設けられた端子20へと伝熱される。上記のように、平面視で部位12をその上方に設けられる端子20と同じか又は端子20よりも大きなサイズとしておくと、端子20よりも小さなサイズとした場合に比べて、裏面10b側から付与された熱が、より効果的に端子20へと伝熱される。
図9は第1の実施の形態に係る電子部品の他の電子部品への実装工程の一例を示す図である。図9には、第1の実施の形態に係る電子部品の他の電子部品への実装工程の要部断面を模式的に図示している。
図10は第2の実施の形態に係る電子部品の一例を示す図である。図10には、第2の実施の形態に係る電子部品の要部断面を模式的に図示している。
電子部品1Aにおいて、その基板10Aの、端子20及び端子30が設けられている表面10Aaとは反対の裏面10Ab側から、加熱を行うと、付与された熱は、基板10Aの内部を表面10Aa側へと伝熱される(図11に太矢印で模式的に図示)。
電子部品1Aの試験用基板40への実装では、まず、基板10Aの、端子20が設けられた表面10Aa側と、試験用基板40の、端子42が設けられた表面40a側とが対向され、端子20と端子42とが、互いに位置合わせされ、接触される。その際、溶融させていない端子30の試験用基板40(又はその導体パターン43)への接触は抑えられる。
図13は第2の実施の形態に係る電子部品の他の電子部品への実装工程の一例を示す図である。図13には、第2の実施の形態に係る電子部品の他の電子部品への実装工程の要部断面を模式的に図示している。
図14は第3の実施の形態に係る電子部品の一例を示す図である。図14には、第3の実施の形態に係る電子部品の要部断面を模式的に図示している。
電子部品1Bにおいて、その基板10Bの、端子20及び端子30が設けられている表面10Baとは反対の裏面10Bb側から、加熱を行うと、付与された熱は、基板10Bの内部を表面10Ba側へと伝熱される(図15に太矢印で模式的に図示)。裏面10Bb側から付与された熱は、基板10Bの中実部12B、更にその上方の端子20へと伝熱される。一方、裏面10Bb側から付与された熱は、基板10Bの間隙部13Bではその伝熱が抑えられるため、間隙部13Bの上方の端子30への伝熱は抑えられる。平面視で間隙部13Bをその上方の端子30と同じか又は端子30よりも大きなサイズとしておくと、端子30よりも小さなサイズとした場合に比べて、裏面10Bb側から付与された熱の、端子30への伝熱が、より効果的に抑えられる。
電子部品1Bの試験用基板40への実装では、まず、基板10Bの、端子20が設けられた表面10Ba側と、試験用基板40の、端子42が設けられた表面40a側とが対向され、端子20と端子42とが、互いに位置合わせされ、接触される。その際、溶融させていない端子30の試験用基板40(又はその導体パターン43)への接触は抑えられる。
図17は第3の実施の形態に係る電子部品の他の電子部品への実装工程の一例を示す図である。図17には、第3の実施の形態に係る電子部品の他の電子部品への実装工程の要部断面を模式的に図示している。
図18は第4の実施の形態に係る電子部品の一例を示す図である。図18(A)には、第4の実施の形態に係る電子部品の要部断面を模式的に図示し、図18(B)には、第4の実施の形態に係る電子部品の要部平面を模式的に図示している。図18(A)は、図18(B)のL−L線に沿った断面の模式図である。
上記第1〜第4の実施の形態では、端子構造として、柱状電極21とその上の半田22とを有する端子20、及び柱状電極31とその上の半田32とを有する端子30を例示したが、端子構造はこの例に限定されるものではない。ここでは、別形態の端子構造を採用した例を、第5の実施の形態として説明する。
図19に示す電子部品1Dは、基板10の電極11a及び電極11b上にそれぞれ、端子として半田22D及び半田32Dが設けられている点で、上記第1の実施の形態に係る電子部品1と相違する。電子部品1Dでは、基板10の比較的熱伝導率の高い部位12の上方に半田22Dが設けられ、基板10の比較的熱伝導率の低い部位13の上方に半田32Dが設けられる。半田22D及び半田32Dは、同一材料を用い、めっき法や印刷法等を用いた同一プロセスで、形成することができる。半田22D及び半田32Dには、例えば、Snのほか、Snを主体とし、Ag、Cu、In、Bi、Sb若しくはZn等を含有するものを用いることができる。
電子部品1Dにおいて、基板10の裏面10b側からの加熱によって付与された熱は、基板10の内部を表面10a側へと伝熱される(図20に太矢印で模式的に図示)。裏面10b側から付与された熱は、部位12を介して半田22Dへと伝熱される一方、部位13ではその伝熱が抑えられ、半田32Dへの伝熱は抑えられる。これを利用し、半田32Dの溶融を抑えながら、半田22Dを選択的に溶融させる。半田32Dに対して選択的に溶融された半田22Dは、丸みを帯びた形状になり、表面10aからの半田22Dの高さH7は、表面10aからの半田32Dの高さH8よりも高くなる。
電子部品1Dの試験用基板40への実装では、基板10の、半田22Dが設けられた表面10a側と、試験用基板40の、端子42が設けられた表面40a側とが対向され、半田22Dと端子42とが、互いに位置合わせされ、接触される。その際、溶融させていない半田32Dの試験用基板40(又はその導体パターン43)への接触は抑えられる。
図22は第5の実施の形態に係る電子部品の他の電子部品への実装工程の一例を示す図である。図22には、第5の実施の形態に係る電子部品の他の電子部品への実装工程の要部断面を模式的に図示している。
ここでは、上記第2及び第3の実施の形態で述べた電子部品1A及び電子部品1Bを例に、それらの形成方法の一例を、第6の実施の形態として説明する。第6の実施の形態に係る電子部品の形成方法の一例を、図23〜図25に示す。
まず、半導体チップ、半導体パッケージ、回路基板等、形成する電子部品1A(図10)の本体部である基板10A、又は形成する電子部品1B(図14)の本体部である基板10Bの、その基本構造部70が準備される。電子部品1Aの場合、その基本構造部70は、基板10A内に設けられる中実部12A、中空部13A、電極11a及び電極11b、並びに基板10A上に設けられる端子20及び端子30等を形成する前の構造部である。電子部品1Bの場合、その基本構造部70は、基板10B内に設けられる中実部12B、間隙部13B、電極11a及び電極11b、並びに基板10B上に設けられる端子20及び端子30等を形成する前の構造部である。
開口部71aを有する絶縁層71の形成後、図23(B)に示すように、その開口部71a内に、電子部品1Aを形成する場合には犠牲部13Aaが、電子部品1Bを形成する場合には間隙部13Bが、それぞれ形成される。犠牲部13Aaとしては、例えば、ポリメタクリル酸メチル(polymethyl methacrylate;PMMA)が形成される。間隙部13Bとしては、例えば、フェノール系の発泡型の気泡含有樹脂が形成される。
犠牲部13Aa又は間隙部13Bの形成後、図23(C)に示すように、それらが形成された絶縁層71上に、絶縁層72が形成される。例えば、フィルム状又は液状の永久レジスト等の有機絶縁材料が、1層又は2層以上、絶縁層71上に形成される。
以上のような工程により、電子部品1Aの本体部である基板10A、又は電子部品1Bの本体部である基板10Bが形成される。
電極11a及び電極11bが形成された絶縁層72上(基板10A上又は基板10B上)には、図24(A)に示すように、シード層73が形成される。例えば、チタン(Ti)及びCuが用いられ、絶縁層72上にシード層73が形成される。
シード層73の形成後、図24(B)に示すように、シード層73に通じる開口部74a及び開口部74bを有するレジスト74が形成される。開口部74aは、電極11aの上方の、端子20を形成する領域に設けられる。開口部74bは、電極11bの上方(犠牲部13Aa又は間隙部13Bの上方)の、端子30を形成する領域に設けられる。
レジスト74の形成後、図24(C)に示すように、その開口部74a及び開口部74b内に、シード層73を給電層に用いた電解めっきにより、端子20及び端子30が形成される。
端子20及び端子30の形成後、図25(A)に示すように、まず、レジスト74が除去され、レジスト74の除去後に露出するシード層73がエッチング等で除去される。
図25(B)は第8の工程の要部断面模式図である。
図26に示す半導体チップ80は、トランジスタ等の電子素子が設けられた半導体基板81と、半導体基板81上に設けられた配線層82とを有する。
図27(A)に示す半導体パッケージ90Aは、パッケージ基板91と、パッケージ基板91上に搭載された半導体チップ92と、半導体チップ92を封止する封止層93とを有する。
図28に示す半導体パッケージ110は、樹脂層111と、樹脂層111に埋設された同種又は異種の複数(ここでは一例として2つ)の半導体チップ112と、樹脂層111上に設けられた配線層113(再配線層)とを有する。半導体パッケージ110は、擬似SoC(System on a Chip)等とも称される。
図29には、回路基板120として、複数の配線層を含む多層プリント基板を例示している。回路基板120は、Cu等の導体部121a(配線及びビア)と、導体部121aを覆う樹脂材料等の絶縁部121bとを有する。
〔実施例1〕
半導体素子を形成した、ダイシングによる個片化前のウェハの、その半導体素子の回路面側に、ドライフィルム状の永久レジストを形成した。この永久レジストの、中空部を形成する領域には、開口部を形成し、その開口部内には、PMMAを形成した。次いで、再度、ドライフィルム状の永久レジストを形成した。この永久レジストには、下層のPMMAに通じる開口部を形成した。これらの永久レジストには、PMMA及びそれに通じる開口部のほか、ウェハ内の所定の導体部に電気的に接続される導体部(配線、ビア、電極等)を形成した。
このような方法によって試験用端子及び接続用端子並びに中空部を形成した基板構造体を、その表面にフラックスを形成した後、ホットプレートを用いて裏面側(試験用端子及び接続用端子の側の反対の面側)から加熱した。ホットプレートの温度は240℃とした。この加熱により、中実部上方の試験用端子のSn−Ag半田は溶融するが、中空部上方の接続用端子のSn−Ag半田は溶融しないことを確認した。また、高さ測定の結果、試験用端子は、Sn−Ag半田が溶融した時の表面張力により、接続用端子に比べて、高さが4μm高くなっていることを確認した。
上記実施例1のPMMAを、フェノール系の発泡型の気泡含有樹脂に替え、同様に試験用端子及び接続用端子を形成し、接続用端子の下方に気泡含有樹脂を残した基板構造体を得た。
(付記1) 第1熱伝導率を有する第1部位と、前記第1熱伝導率よりも低い第2熱伝導率を有する第2部位とを備える基板と、
前記第1部位の上方に設けられ、第1導体材料が用いられた第1端子と、
前記第2部位の上方に設けられ、前記第1導体材料が用いられた第2端子と
を含むことを特徴とする電子部品。
前記第2部位は、前記基板内に設けられた中空部を含むことを特徴とする付記1に記載の電子部品。
(付記4) 前記基板は、前記第1部位及び前記第2部位の上方に設けられた電極を更に備え、
前記第1端子及び前記第2端子は、前記電極の上方に設けられ、前記電極を通じて電気的に接続されることを特徴とする付記1乃至3のいずれかに記載の電子部品。
(付記6) 基板に、第1熱伝導率を有する第1部位を形成する工程と、
前記基板に、前記第1熱伝導率よりも低い第2熱伝導率を有する第2部位を形成する工程と、
前記基板の、前記第1部位が形成される領域の上方に、第1導体材料を用いて第1端子を形成する工程と、
前記基板の、前記第2部位が形成される領域の上方に、前記第1導体材料を用いて第2端子を形成する工程と
を含むことを特徴とする電子部品の製造方法。
(付記9) 第1熱伝導率を有する第1部位と、前記第1熱伝導率よりも低い第2熱伝導率を有する第2部位とを備える基板と、
前記第1部位の上方に設けられ、第1導体材料が用いられた第1端子と、
前記第2部位の上方に設けられ、前記第1導体材料が用いられた第2端子と
を含む第1電子部品の、前記第1端子及び前記第2端子の側を、第2電子部品の第3端子の側に対向させる工程と、
前記第2電子部品に対向させた前記第1電子部品の、前記第1端子及び前記第2端子の側とは反対の側から加熱を行い、前記第1端子を前記第2端子に対して選択的に溶融して前記第3端子と接合し、前記第1電子部品と前記第2電子部品とを電気的に接続する工程と、
前記第1電子部品と電気的に接続された前記第2電子部品を用いて、前記第1電子部品の試験を行う工程と
を含むことを特徴とする電子装置の製造方法。
前記第2電子部品から取り外した前記第1電子部品の、前記第1端子及び前記第2端子の側を、第3電子部品の第4端子の側に対向させる工程と、
前記第3電子部品に対向させた前記第1電子部品の加熱を行い、前記第2端子を溶融して前記第4端子と接合し、前記第1電子部品と前記第3電子部品とを電気的に接続する工程と
を含むことを特徴とする付記9乃至11のいずれかに記載の電子装置の製造方法。
前記第1部位の上方に設けられ、第1導体材料が用いられた第1端子と、
前記第2部位の上方に設けられ、前記第1導体材料が用いられた第2端子と
を含む第1電子部品と、
前記基板の、前記第1端子及び前記第2端子の側に設けられ、前記第1端子と接合された第3端子を含む第2電子部品と
を有し、
前記第2端子の先端と前記第2電子部品とは離れていることを特徴とする電子装置。
前記第1部位の上方に設けられ、第1導体材料が用いられた第1端子と、
前記第2部位の上方に設けられ、前記第1導体材料が用いられた第2端子と
を含む第1電子部品と、
前記基板の、前記第1端子及び前記第2端子の側に設けられ、前記第2端子と接合された第4端子を含む第3電子部品と
を有し、
前記第1端子の先端と前記第3電子部品とは離れていることを特徴とする電子装置。
10,10A,10B,10C,210A,210B 基板
10a,10Aa,10Ba,40a,50a 表面
10b,10Ab,10Bb,40b 裏面
11,11a,11b,86a,86b,98a,98b,116a,116b,124a,124b,211A,211B 電極
12,13,84,85,96,97,114,115,122,123 部位
12A,12B 中実部
13A 中空部
13Aa 犠牲部
13B 間隙部
13Ba 間隙
20,30,42,44,53,87,88,99,100,112a,117,118,125,126,220A,220B,320A,320B,531 端子
21,31,221B 柱状電極
21a,31a ピラー電極
21b,31b バリア層
22,22D,32,32D,92a,222A,222B 半田
40,510,520,530 試験用基板
43 導体パターン
60,60A,60B,60D,400A,400B 電子装置
70 基本構造部
71,72 絶縁層
71a,74a,74b 開口部
73 シード層
74 レジスト
511 プローブピン
521 マイクロプローブ
80,92,112 半導体チップ
81 半導体基板
81a 素子分離領域
82,113 配線層
82a,91a,113a,121a 導体部
82b,91b,113b,121b 絶縁部
83 MOSトランジスタ
83a ゲート絶縁膜
83b ゲート電極
83c ソース領域
83d ドレイン領域
83e スペーサ
90A,90B,110 半導体パッケージ
91 パッケージ基板
93 封止層
94 ダイアタッチ材
95 ワイヤ
101 アンダーフィル材
111 樹脂層
120 回路基板
Claims (9)
- 第1熱伝導率を有する第1部位と、前記第1熱伝導率よりも低い第2熱伝導率を有する第2部位とを備え、内部に導体部又は電子素子が設けられた基板と、
前記基板の、前記第1部位の上方に設けられ、前記基板の内部に設けられた導体部又は電子素子と電気的に接続され、他の電子部品との接合時の加熱により溶融する第1導体材料が用いられた第1端子と、
前記基板の、前記第2部位の上方に設けられ、前記基板の内部に設けられた導体部又は電子素子と電気的に接続され、前記第1導体材料が用いられた第2端子と
を含むことを特徴とする電子部品。 - 前記第1部位は、前記基板の中実部であり、
前記第2部位は、前記基板内に設けられた中空部を含むことを特徴とする請求項1に記載の電子部品。 - 前記第2部位は、平面視で、前記第2端子と同じか又は前記第2端子よりも大きな形状を有することを特徴とする請求項1又は2に記載の電子部品。
- 前記基板は、前記第1部位及び前記第2部位の上方に設けられた電極を更に備え、
前記第1端子及び前記第2端子は、前記電極の上方に設けられ、前記電極を通じて電気的に接続されることを特徴とする請求項1乃至3のいずれかに記載の電子部品。 - 前記第1端子の先端が、前記第2端子の先端よりも高い位置にあることを特徴とする請求項1乃至4のいずれかに記載の電子部品。
- 第1熱伝導率を有する第1部位と、前記第1熱伝導率よりも低い第2熱伝導率を有する第2部位とを備える基板と、
前記第1部位の上方に設けられ、第1導体材料が用いられた第1端子と、
前記第2部位の上方に設けられ、前記第1導体材料が用いられた第2端子と
を含む第1電子部品の、前記第1端子及び前記第2端子の側を、第2電子部品の第3端子の側に対向させる工程と、
前記第2電子部品に対向させた前記第1電子部品の、前記第1端子及び前記第2端子の側とは反対の側から加熱を行い、前記第1端子を前記第2端子に対して選択的に溶融して前記第3端子と接合し、前記第1電子部品と前記第2電子部品とを電気的に接続する工程と、
前記第1電子部品と電気的に接続された前記第2電子部品を用いて、前記第1電子部品の試験を行う工程と
を含むことを特徴とする電子装置の製造方法。 - 前記第1電子部品と前記第2電子部品とを対向させる工程前に、前記第1電子部品の、前記第1端子及び前記第2端子の側とは反対の側から加熱を行い、前記第1端子を前記第2端子に対して選択的に溶融する工程を更に含むことを特徴とする請求項6に記載の電子装置の製造方法。
- 前記第2端子に対して選択的に溶融した前記第1端子の先端が、前記第2端子の先端よりも高い位置にあることを特徴とする請求項7に記載の電子装置の製造方法。
- 前記試験後に、前記第1端子と前記第3端子とを分離し、前記第1電子部品を前記第2電子部品から取り外す工程と、
前記第2電子部品から取り外した前記第1電子部品の、前記第1端子及び前記第2端子の側を、第3電子部品の第4端子の側に対向させる工程と、
前記第3電子部品に対向させた前記第1電子部品の加熱を行い、前記第2端子を溶融して前記第4端子と接合し、前記第1電子部品と前記第3電子部品とを電気的に接続する工程と
を含むことを特徴とする請求項6乃至8のいずれかに記載の電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015199033A JP6610144B2 (ja) | 2015-10-07 | 2015-10-07 | 電子部品及び電子装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015199033A JP6610144B2 (ja) | 2015-10-07 | 2015-10-07 | 電子部品及び電子装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017073453A JP2017073453A (ja) | 2017-04-13 |
JP6610144B2 true JP6610144B2 (ja) | 2019-11-27 |
Family
ID=58538344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015199033A Expired - Fee Related JP6610144B2 (ja) | 2015-10-07 | 2015-10-07 | 電子部品及び電子装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6610144B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3285294B2 (ja) * | 1995-08-08 | 2002-05-27 | 太陽誘電株式会社 | 回路モジュールの製造方法 |
JP3050172B2 (ja) * | 1997-06-27 | 2000-06-12 | 日本電気株式会社 | フリップチップicの検査方法及び検査用基板 |
JP5434306B2 (ja) * | 2008-10-31 | 2014-03-05 | 日本電気株式会社 | 半導体装置及び半導体装置の製造方法 |
DE112014001274T5 (de) * | 2013-03-13 | 2015-12-17 | Ps4 Luxco S.A.R.L. | Halbleitervorrichtung |
-
2015
- 2015-10-07 JP JP2015199033A patent/JP6610144B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2017073453A (ja) | 2017-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6263573B2 (ja) | 積層電子デバイスとその製造方法 | |
US11495556B2 (en) | Semiconductor structure having counductive bump with tapered portions and method of manufacturing the same | |
US8536714B2 (en) | Interposer, its manufacturing method, and semiconductor device | |
KR100520660B1 (ko) | 반도체 웨이퍼와 반도체장치 및 그 제조방법 | |
JP4199588B2 (ja) | 配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法 | |
US8703539B2 (en) | Multiple die packaging interposer structure and method | |
US8242383B2 (en) | Packaging substrate with embedded semiconductor component and method for fabricating the same | |
JP2005209689A (ja) | 半導体装置及びその製造方法 | |
JP2007317979A (ja) | 半導体装置の製造方法 | |
TWI493672B (zh) | 半導體裝置、電子裝置及半導體裝置之製造方法 | |
JP2017152646A (ja) | 電子部品、電子装置及び電子機器 | |
JPWO2012137714A1 (ja) | 半導体装置および半導体装置の製造方法 | |
US20120313238A1 (en) | Semiconductor chip package assembly and method for making same | |
JP2009194113A (ja) | 集積半導体装置 | |
JP2011155149A (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
JPH07201864A (ja) | 突起電極形成方法 | |
JP2013197263A (ja) | 半導体装置の製造方法 | |
JP6610144B2 (ja) | 電子部品及び電子装置の製造方法 | |
KR101758999B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
JP6252360B2 (ja) | 配線基板の製造方法 | |
JP6210533B2 (ja) | プリント基板およびその製造方法 | |
JP2018088505A (ja) | 半導体装置およびその製造方法 | |
JP2021197431A (ja) | 半導体装置の製造方法 | |
JP2021022604A (ja) | 電子装置、および電子装置の製造方法 | |
KR100771675B1 (ko) | 패키지용 인쇄회로기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190426 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20190426 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191001 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191014 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6610144 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |