JP6610144B2 - 電子部品及び電子装置の製造方法 - Google Patents

電子部品及び電子装置の製造方法 Download PDF

Info

Publication number
JP6610144B2
JP6610144B2 JP2015199033A JP2015199033A JP6610144B2 JP 6610144 B2 JP6610144 B2 JP 6610144B2 JP 2015199033 A JP2015199033 A JP 2015199033A JP 2015199033 A JP2015199033 A JP 2015199033A JP 6610144 B2 JP6610144 B2 JP 6610144B2
Authority
JP
Japan
Prior art keywords
terminal
electronic component
substrate
solder
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015199033A
Other languages
English (en)
Other versions
JP2017073453A (ja
Inventor
延弘 今泉
遼 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2015199033A priority Critical patent/JP6610144B2/ja
Publication of JP2017073453A publication Critical patent/JP2017073453A/ja
Application granted granted Critical
Publication of JP6610144B2 publication Critical patent/JP6610144B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、電子部品及び電子装置の製造方法に関する。
例えば、半導体チップをそのバンプを溶融させてテストボードに実装し、電気特性のチェック後、半導体チップをそのバンプを溶融させてテストボードから取り外し、取り外した半導体チップをそのバンプを用いて所定の基板に実装する技術が知られている。
特開平１−２５６１４１号公報
上記のように、テストボードに実装した半導体チップを所定の試験後にその端子であるバンプを溶融させてテストボードから取り外した時には、バンプが変形していることがある。このようなバンプの変形が生じていると、テストボードから取り外した半導体チップをそのバンプを用いて所定の基板に実装する際、接続不良が生じる場合がある。
このような試験後の端子の変形に起因した接続不良は、半導体チップと所定の基板との接続に限らず、テストボードへの実装とそれを用いた試験を経て行われる各種電子部品間の接続で同様に起こり得る。
試験後の端子の変形に起因した電子部品間の接続不良は、それら電子部品を含む電子装置の性能及び品質の低下を招き得る。
本発明の一観点によれば、第１熱伝導率を有する第１部位と、前記第１熱伝導率よりも低い第２熱伝導率を有する第２部位とを備え、内部に導体部又は電子素子が設けられた基板と、前記基板の、前記第１部位の上方に設けられ、前記基板の内部に設けられた導体部又は電子素子と電気的に接続され、他の電子部品との接合時の加熱により溶融する第１導体材料が用いられた第１端子と、前記基板の、前記第２部位の上方に設けられ、前記基板の内部に設けられた導体部又は電子素子と電気的に接続され、前記第１導体材料が用いられた第２端子とを含む電子部品が提供される。
また、本発明の一観点によれば、上記のような電子部品を用いた、試験工程を含む電子装置の製造方法が提供される。
開示の技術によれば、所定の材料が用いられる端子群の加熱による溶融に違いを生じさせ、電子部品の試験と、他の電子部品との接続を、異なる端子を用いて行うことが可能になる。
開示の技術によれば、試験後に接続不良を抑えて高性能及び高品質の電子装置が製造可能な電子部品が実現され、試験後の電子部品を用いて高性能及び高品質の電子装置を製造することが可能になる。
電子部品及び電子装置の第１の例を示す図である。 電子部品及び電子装置の第２の例を示す図である。 電子部品試験方法の第１の例を説明する図である。 電子部品試験方法の第２の例を説明する図である。 電子部品試験方法の第３の例を説明する図である。 第１の実施の形態に係る電子部品の一例を示す図である。 第１の実施の形態に係る電子部品の加熱工程の一例を示す図である。 第１の実施の形態に係る電子部品の試験用基板への実装工程の一例を示す図である。 第１の実施の形態に係る電子部品の他の電子部品への実装工程の一例を示す図である。 第２の実施の形態に係る電子部品の一例を示す図である。 第２の実施の形態に係る電子部品の加熱工程の一例を示す図である。 第２の実施の形態に係る電子部品の試験用基板への実装工程の一例を示す図である。 第２の実施の形態に係る電子部品の他の電子部品への実装工程の一例を示す図である。 第３の実施の形態に係る電子部品の一例を示す図である。 第３の実施の形態に係る電子部品の加熱工程の一例を示す図である。 第３の実施の形態に係る電子部品の試験用基板への実装工程の一例を示す図である。 第３の実施の形態に係る電子部品の他の電子部品への実装工程の一例を示す図である。 第４の実施の形態に係る電子部品の一例を示す図である。 第５の実施の形態に係る電子部品の一例を示す図である。 第５の実施の形態に係る電子部品の加熱工程の一例を示す図である。 第５の実施の形態に係る電子部品の試験用基板への実装工程の一例を示す図である。 第５の実施の形態に係る電子部品の他の電子部品への実装工程の一例を示す図である。 第６の実施の形態に係る電子部品の形成方法の一例を示す図（その１）である。 第６の実施の形態に係る電子部品の形成方法の一例を示す図（その２）である。 第６の実施の形態に係る電子部品の形成方法の一例を示す図（その３）である。 半導体チップの構成例を示す図である。 半導体パッケージの構成例を示す図である。 半導体パッケージの別の構成例を示す図である。 回路基板の構成例を示す図である。
まず、電子部品及びそれを用いた電子装置の形態例について説明する。
図１は電子部品及び電子装置の第１の例を示す図である。図１（Ａ）には、第１の例に係る電子部品の要部断面を模式的に図示し、図１（Ｂ）には、第１の例に係る電子装置の要部断面を模式的に図示している。
図１（Ａ）に示す電子部品２００Ａは、基板２１０Ａ及び端子２２０Ａ（一例として複数）を含む。電子部品２００Ａは、半導体素子（半導体チップ）、半導体素子を含む半導体装置（半導体パッケージ）、回路基板等である。基板２１０Ａは、半導体チップ、半導体パッケージ、回路基板等の本体部である。このような基板２１０Ａに設けられた電極２１１Ａ上に、端子２２０Ａが設けられる。端子２２０Ａは、所定の加熱温度で溶融する半田２２２Ａを含み、半田２２２Ａは、例えば、溶融時の表面張力により、図１（Ａ）に示すような丸みを帯びた形状になる。ここでは図示を省略するが、端子２２０Ａが設けられる電極２１１Ａは、基板２１０Ａ（本体部）内に設けられる、配線やビア等の導体部、トランジスタ等の電子素子に電気的に接続されている。
例えば、このような電子部品２００Ａが、図１（Ｂ）に示すように、その端子２２０Ａが用いられて、他の電子部品３００Ａに電気的に接続される。電子部品３００Ａは、半導体チップ、半導体パッケージ、回路基板等である。電子部品３００Ａは、電子部品２００Ａの端子２２０Ａに対応する位置に端子３２０Ａ（電極）を有する。電子部品２００Ａと電子部品３００Ａとが、互いの端子２２０Ａ（半田２２２Ａ）と端子３２０Ａとが接合されて、電気的に接続される。これにより、図１（Ｂ）に示すような電子装置４００Ａが組み立てられる。
図２は電子部品及び電子装置の第２の例を示す図である。図２（Ａ）には、第２の例に係る電子部品の要部断面を模式的に図示し、図２（Ｂ）には、第２の例に係る電子装置の要部断面を模式的に図示している。
図２（Ａ）に示す電子部品２００Ｂは、基板２１０Ｂ及び端子２２０Ｂ（一例として複数）を含む。電子部品２００Ｂは、半導体チップ、半導体パッケージ、回路基板等である。基板２１０Ｂは、半導体チップ、半導体パッケージ、回路基板等の本体部である。このような基板２１０Ｂに設けられた電極２１１Ｂ上に、端子２２０Ｂが設けられる。端子２２０Ｂは、銅（Ｃｕ）、ニッケル（Ｎｉ）等の柱状電極２２１Ｂと、所定の加熱温度で溶融する半田２２２Ｂとを含み、半田２２２Ｂは、例えば、溶融時の表面張力により、図２（Ａ）に示すような丸みを帯びた形状になる。ここでは図示を省略するが、端子２２０Ｂが設けられる電極２１１Ｂは、基板２１０Ｂ（本体部）内に設けられる、配線やビア等の導体部、トランジスタ等の電子素子に電気的に接続されている。
例えば、このような電子部品２００Ｂが、図２（Ｂ）に示すように、その端子２２０Ｂが用いられて、他の電子部品３００Ｂに電気的に接続される。電子部品３００Ｂは、半導体チップ、半導体パッケージ、回路基板等である。電子部品３００Ｂは、電子部品２００Ｂの端子２２０Ｂに対応する位置に端子３２０Ｂ（電極）を有する。電子部品２００Ｂと電子部品３００Ｂとが、互いの端子２２０Ｂ（半田２２２Ｂ）と端子３２０Ｂとが接合されて、電気的に接続される。これにより、図２（Ｂ）に示すような電子装置４００Ｂが組み立てられる。
例えば、上記のような電子装置４００Ａ、電子装置４００Ｂの組み立て前には、電子部品２００Ａ、電子部品２００Ｂについて試験が行われ、良品／不良品の判定が行われる。試験で良品と判定された電子部品２００Ａ、電子部品２００Ｂが、それぞれ上記のように電子部品３００Ａ、電子部品３００Ｂと電気的に接続され、電子装置４００Ａ、電子装置４００Ｂが組み立てられる。
ここで、電子部品２００Ａ、電子部品２００Ｂの試験方法の例を、図３〜図５を参照して説明する。尚、図３〜図５では、上記図２（Ａ）に示した電子部品２００Ｂを例にして説明する。
図３は電子部品試験方法の第１の例を説明する図である。
電子部品２００Ｂの試験方法として、例えば図３に示すような、プローブカードと呼ばれる試験用基板５１０を用いるものがある。電子部品２００Ｂの試験時には、試験用基板５１０に接続されているプローブピン５１１が端子２２０Ｂに接触される。
しかし、図３に示すように、端子２２０Ｂの径や、隣接する端子２２０Ｂ間のピッチに比べ、プローブピン５１１が太いと、個々の端子２２０Ｂにプローブピン５１１を接触させることができなくなる。近年では、電子部品２００Ｂの配線等の導体部やトランジスタ等の電子素子の微細化、端子２２０Ｂの多端子化や狭ピッチ化に伴い、５０μｍ以下といった径の比較的微細な端子２２０Ｂも用いられる。このような比較的微細な端子２２０Ｂが用いられる電子部品２００Ｂでは、図３に示すような、各端子２２０Ｂにプローブピン５１１を接触させることができないという状況が起こり易い。
図３に示すような状況が起こる場合には、電子部品２００Ｂの各端子２２０Ｂを用いた適正な試験を行うことができなくなる。また、用いるプローブピン５１１のサイズに基づき、端子２２０Ｂのピッチを広げる、或いは、試験対象を一部の端子２２０Ｂに限定する、といった変更を要することも起こり得る。
図４は電子部品試験方法の第２の例を説明する図である。
電子部品２００Ｂの試験方法として、例えば図４に示すような、マイクロプローブ５２１を備えた試験用基板５２０（プローブカード）を用いるものもある。マイクロプローブ５２１は、ＭＥＭＳ（Micro Electro Mechanical Systems）等の微細加工技術を用いて、電子部品２００Ｂの端子２２０Ｂに対応して形成される。電子部品２００Ｂの試験時には、試験用基板５２０のマイクロプローブ５２１が端子２２０Ｂに接触される。マイクロプローブ５２１によれば、比較的微細な端子２２０Ｂを有する電子部品２００Ｂの試験にも、原理的には対応することが可能になる。
しかし、電子部品２００Ｂの端子２２０Ｂに対応して形成されるマイクロプローブ５２１が細いため、端子２２０Ｂに荷重が加わり難く、マイクロプローブ５２１と端子２２０Ｂの接続が不十分となり、電子部品２００Ｂの試験が適正に行われない場合がある。この場合、良品の電子部品２００Ｂが不良品と判定されてしまうことが起こり得る。また、電子部品２００Ｂの適正な試験結果を得るために繰り返し試験を行うようにすると、試験時間が大幅に長くなってしまう。
図５は電子部品試験方法の第３の例を説明する図である。
電子部品２００Ｂの試験方法には、上記のようなプローブピン５１１やマイクロプローブ５２１を端子２２０Ｂに接触させて行うもののほか、例えば図５（Ａ）に示すように、電子部品２００Ｂを試験用基板５３０に実装して行うものもある。
即ち、図５（Ａ）に示す方法では、電子部品２００Ｂの端子２２０Ｂと、試験用基板５３０の端子５３１（電極）とが接触され、端子２２０Ｂの半田２２２Ｂが加熱により溶融されることで、端子２２０Ｂと端子５３１とが接合される。このように端子２２０Ｂと端子５３１とが接合された状態で、試験用基板５３０を用いた電子部品２００Ｂの試験が行われる。この方法では、電子部品２００Ｂの端子２２０Ｂと試験用基板５３０の端子５３１とが接合され、十分に接続されるために、電子部品２００Ｂの試験を適正に行うことが可能になる。
試験後は、端子５３１に接合されている端子２２０Ｂの半田２２２Ｂが加熱により溶融され、電子部品２００Ｂが試験用基板５３０から取り外される（分離される）。試験用基板５３０から分離された電子部品２００Ｂは、その端子２２０Ｂが用いられて、回路基板等の他の電子部品に実装される。
ここで、試験後に分離された電子部品２００Ｂと試験用基板５３０の一例を図５（Ｂ）に示す。この方法では、試験後、電子部品２００Ｂを試験用基板５３０から分離する際、図５（Ｂ）に示すように、電子部品２００Ｂの端子２２０Ｂに用いられている半田２２２Ｂの一部又は全部が、試験用基板５３０の端子５３１側に転写されてしまうことがある。このような転写が生じると、端子２２０Ｂの半田２２２Ｂの高さや量にばらつきが生じ、電子部品２００Ｂを回路基板等の他の電子部品に実装する際、接続不良が生じる恐れがある。
このような点に鑑み、予め電子部品２００Ｂの端子２２０Ｂとして、試験用基板への実装に用いる試験用端子と、他の電子部品への実装に用いる接続用端子とを設けておくことも考えられる。この場合は、まず試験用端子を用いて電子部品２００Ｂを試験用基板に実装し、試験後、電子部品２００Ｂを試験用基板から分離し、分離した電子部品２００Ｂを今度は接続用端子を用いて他の電子部品に実装する。
しかし、このような試験用端子と接続用端子に同種の半田２２２Ｂを用いると、試験用端子を溶融させて試験用基板の端子に接合する際、接続用端子も溶融される。溶融された接続用端子では、下地の柱状電極２２１Ｂ等との間の成分拡散によって合金化が進み得る。このような接続用端子の合金化が進むと、試験後に電子部品２００Ｂを試験用基板から分離し、他の電子部品に実装する際、接続用端子による他の電子部品との接合が不十分となる恐れがある。
これに対し、試験用端子と接続用端子に異種の半田２２２Ｂを用い、試験用端子を溶融させて試験用基板の端子に接合する際、接続用端子が溶融されないようにすることもできる。しかし、この場合、試験用端子と接続用端子の形成プロセスが異なってくるため、端子形成に要するコストの増大、電子部品２００Ｂの製造に要するコストの増大を招く恐れがある。
ここでは上記図２（Ａ）の電子部品２００Ｂを例にしたが、上記図１（Ａ）のような、半田２２２Ａを含む端子２２０Ａが電極２１１Ａ上に設けられた電子部品２００Ａでも、電子部品２００Ｂについて述べたのと同様のことが起こり得る。
以上のような点に鑑み、ここでは以下に実施の形態として示すような構成を採用する電子部品により、その試験を適正に行うと共に、試験後の電子部品を用い、接続不良の発生、コストの増大を抑えて、高性能及び高品質の電子装置を製造する。
まず、第１の実施の形態について説明する。
図６は第１の実施の形態に係る電子部品の一例を示す図である。図６には、第１の実施の形態に係る電子部品の要部断面を模式的に図示している。
図６に示す電子部品１は、基板１０、端子２０及び端子３０を含む。図６には便宜上、２つの端子２０及び端子３０を図示するが、電子部品１には、２つ以上の端子が含まれてよい。電子部品１は、半導体チップ、半導体パッケージ、回路基板等であり、基板１０は、半導体チップ、半導体パッケージ、回路基板等の本体部である。基板１０（本体部）は、その内部に設けられる、配線やビア等の導体部、トランジスタ等の電子素子に電気的に接続された、Ｃｕ等の電極１１ａ及び電極１１ｂを有する。これら電極１１ａ上及び電極１１ｂ上にそれぞれ、端子２０及び端子３０が設けられる。
端子２０は、柱状電極２１、及び柱状電極２１上に設けられた半田２２を有する。端子３０は、柱状電極３１、及び柱状電極３１上に設けられた半田３２を有する。端子２０の柱状電極２１及び端子３０の柱状電極３１には、Ｃｕ、Ｎｉ等を用いることができる。端子２０の半田２２及び端子３０の半田３２には、例えば、スズ（Ｓｎ）のほか、Ｓｎを主体とし、銀（Ａｇ）、Ｃｕ、インジウム（Ｉｎ）、ビスマス（Ｂｉ）、アンチモン（Ｓｂ）若しくは亜鉛（Ｚｎ）等を含有するものを用いることができる。
端子２０の柱状電極２１及び端子３０の柱状電極３１には、同一材料を用いることができる。端子２０の半田２２及び端子３０の半田３２には、同一材料を用いることができる。同一材料を用いる端子２０及び端子３０は、基板１０上に、同一プロセスで形成することができる。
電子部品１の基板１０は、第１の熱伝導率を有する部位１２と、この部位１２よりも低い第２の熱伝導率を有する部位１３とを備える。電子部品１では、基板１０の比較的熱伝導率の高い部位１２の上方に端子２０が設けられ、基板１０の比較的熱伝導率の低い部位１３の上方に端子３０が設けられる。
比較的熱伝導率の高い部位１２、及び比較的熱伝導率の低い部位１３は、例えば、部位１２を比較的熱伝導率の高い材料（樹脂、セラミックス、金属等）を用いて形成し、部位１３を比較的熱伝導率の低い材料（樹脂、セラミックス等）を用いて形成することで、実現される。また、基板１０内の部位１２及び部位１３のうち、部位１３の方にのみ空洞や間隙（気泡や細孔等）を設けた構造とすることによって、相対的に部位１２の熱伝導率が高くなるようにすることもできる。
基板１０の比較的熱伝導率の高い部位１２は、平面視で、部位１２の上方に設けられる端子２０と同じか又は端子２０よりも大きなサイズとすることが好ましい。基板１０の比較的熱伝導率の低い部位１３は、平面視で、部位１３の上方に設けられる端子３０と同じか又は端子３０よりも大きなサイズとすることが好ましい。
上記のような構成を有する電子部品１では、その基板１０の、端子２０及び端子３０が設けられている面（表面１０ａ）とは反対の面（裏面１０ｂ）側から、加熱を行う。
図７は第１の実施の形態に係る電子部品の加熱工程の一例を示す図である。図７には、第１の実施の形態に係る電子部品の加熱工程の要部断面を模式的に図示している。
電子部品１の、基板１０の裏面１０ｂ側から付与される熱は、基板１０の内部を表面１０ａ側に向かって伝熱される（図７に太矢印で模式的に図示）。
上記のように電子部品１には、その基板１０に、比較的熱伝導率の高い部位１２と、比較的熱伝導率の低い部位１３とが設けられている。基板１０の比較的熱伝導率の高い部位１２は、裏面１０ｂ側から付与された熱を表面１０ａ側へと伝熱する。そのため、裏面１０ｂ側から付与された熱は、部位１２を介して、その部位１２の上方に設けられた端子２０へと伝熱される。上記のように、平面視で部位１２をその上方に設けられる端子２０と同じか又は端子２０よりも大きなサイズとしておくと、端子２０よりも小さなサイズとした場合に比べて、裏面１０ｂ側から付与された熱が、より効果的に端子２０へと伝熱される。
一方、基板１０の比較的熱伝導率の低い部位１３は、裏面１０ｂ側から付与された熱の表面１０ａ側への伝熱を抑える。そのため、裏面１０ｂ側から付与された熱の、部位１３の上方に設けられた端子３０への伝熱は抑えられる。上記のように、平面視で部位１３をその上方に設けられる端子３０と同じか又は端子３０よりも大きなサイズとしておくと、端子３０よりも小さなサイズとした場合に比べて、裏面１０ｂ側から付与された熱の、端子３０への伝熱が、より効果的に抑えられる。
基板１０の裏面１０ｂ側から加熱を行う際には、端子２０にその半田２２が溶融するような熱が伝熱される温度で、加熱を行う。このような温度で裏面１０ｂ側から加熱を行うことで、比較的熱伝導率の低い部位１３の上方に設けられた端子３０の半田３２が溶融されるのを抑える一方、比較的熱伝導率の高い部位１２の上方に設けられた端子２０の半田２２を選択的に溶融させることができる。半田３２に対して選択的に溶融された半田２２は、表面張力により、図７に示すように、丸みを帯びた形状になる。半田３２に対して選択的に半田２２が溶融されることで、図７に示すように、表面１０ａからの端子２０の高さＨ１（溶融した半田２２の先端位置）は、表面１０ａからの端子３０の高さＨ２（溶融しない半田３２の先端位置）よりも高くなる。
電子部品１では、基板１０の部位１２の上方に設ける端子２０を、試験用基板への実装に用いる試験用端子として設け、基板１０の部位１３の上方に設ける端子３０を、他の電子部品への実装に用いる接続用端子として設けることができる。
尚、試験用端子である端子２０が設けられる電極１１ａには、例えば、接続用端子である端子３０が設けられる電極１１ｂとは異なる、配線やビア等の導体部、トランジスタ等の電子素子が電気的に接続される。また、試験用端子である端子２０が設けられる電極１１ａには、接続用端子である端子３０が設けられる電極１１ｂと共通の、配線やビア等の導体部、トランジスタ等の電子素子が電気的に接続されてもよい。
図８は第１の実施の形態に係る電子部品の試験用基板への実装工程の一例を示す図である。図８には、第１の実施の形態に係る電子部品の試験用基板への実装工程の要部断面を模式的に図示している。
例えば、上記図７に示したような加熱工程後の電子部品１を、図８に示すように、試験用基板４０に実装する。試験用基板４０の表面４０ａには、電子部品１の端子２０に対応する位置に、端子４２（電極）が設けられる。試験用基板４０の表面４０ａには、図８に点線で図示するように、電子部品１の端子３０に対応する位置に、導体パターン４３（電極又は配線）が設けられてもよい。試験用基板４０の裏面４０ｂには、表面４０ａに設けられた端子４２（導体パターン４３も設けられる場合は端子４２及び導体パターン４３）に電気的に接続された端子４４が設けられる。
電子部品１の試験用基板４０への実装では、まず、基板１０の、端子２０が設けられた表面１０ａ側と、試験用基板４０の、端子４２が設けられた表面４０ａ側とが対向され、端子２０と端子４２とが、互いに位置合わせされ、接触される。その際、一旦溶融させた端子２０は、溶融させていない端子３０よりも、先端位置が高いため（Ｈ１＞Ｈ２；図７）、端子２０及び端子３０のうち、端子２０のみを試験用基板４０の端子４２に接触させることができる。たとえ端子３０に対応する位置に、試験用基板４０の導体パターン４３が設けられている場合でも、端子２０よりも先端位置の低い端子３０の導体パターン４３との接触は抑えられる。
電子部品１の端子２０を試験用基板４０の端子４２に接触させ、基板１０の裏面１０ｂ側から加熱を行う（図８に太矢印で模式的に図示）。この加熱により、上記図７で述べたのと同様に、端子２０の半田２２を、端子３０の半田３２に対して選択的に溶融させ、試験用基板４０の端子４２に接合する。端子３０への伝熱が比較的熱伝導率の低い部位１３で抑えられることで、半田３２の溶融が抑えられ、端子３０と試験用基板４０（端子３０と対応する位置に導体パターン４３がある場合はその導体パターン４３）との接触（接合）が抑えられる。また、部位１３によって半田３２の溶融が抑えられることで、半田３２と柱状電極３１や電極１１ｂとの間の成分拡散、それによる半田３２の合金化が抑えられる。
このようにして端子２０が端子４２に接合された試験用基板４０を用いて、電子部品１の試験を行う。例えば、試験用基板４０の裏面４０ｂの端子４４から、それに電気的に接続された端子４２及びその端子４２に接合された端子２０を通じて、電子部品１に所定の電気信号を入力し、それに応じて電子部品１から試験用基板４０に出力される電気信号を検出する。これにより、電子部品１が適正に動作するか否かの試験を行う。試験結果は、電子部品１の良品／不良品の判定に用いることができる。
試験用基板４０を用いた試験後は、例えば、電子部品１を、試験用基板４０から分離し、他の電子部品に実装する。
図９は第１の実施の形態に係る電子部品の他の電子部品への実装工程の一例を示す図である。図９には、第１の実施の形態に係る電子部品の他の電子部品への実装工程の要部断面を模式的に図示している。
他の電子部品への実装に先立ち、まず、試験後の電子部品１が試験用基板４０から分離される。電子部品１の試験用基板４０からの分離では、基板１０の裏面１０ｂ側から加熱を行うことで、上記図７で述べたのと同様に、端子２０の半田２２を、端子３０の半田３２に対して選択的に溶融させる。このようにして半田２２を溶融させた状態で、電子部品１を試験用基板４０から分離する。その際、電子部品１の端子２０の半田２２は、その一部（又は全部）が、試験用基板４０の端子４２側に転写され得る。
電子部品１を試験用基板４０から分離した後、その分離した電子部品１を、図９に示すように、他の電子部品５０に実装する。電子部品５０は、半導体チップ、半導体パッケージ、回路基板等である。電子部品５０の表面５０ａには、電子部品１の端子３０に対応する位置に、端子５３（電極）が設けられる。端子５３は、電子部品５０の内部に設けられる、配線やビア等の導体部、トランジスタ等の電子素子に電気的に接続される。電子部品５０の表面５０ａの、電子部品１の端子２０に対応する位置には、配線等の導体パターンが設けられ得る。
電子部品１の電子部品５０への実装では、まず、基板１０の、端子３０が設けられた表面１０ａ側と、電子部品５０の、端子５３が設けられた表面５０ａ側とが対向され、端子３０と端子５３とが、互いに位置合わせされ、接触される。その際、上記試験用基板４０との接合に用いられた端子２０と電子部品５０との接触、電気的接続は、半田２２の試験用基板４０側への転写、半田３２の加熱による高さの増大、電子部品５０の表面に設けられる絶縁性保護膜等により、抑えられる。
電子部品１の端子３０を電子部品５０の端子５３に接触させ、電子部品１を、又は電子部品１及び電子部品５０を加熱し、電子部品１の端子３０の半田３２を溶融させ、電子部品５０の端子５３に接合する。この接合時の加熱は、端子３０の半田３２を溶融させることができればよく、必ずしも電子部品１の裏面１０ｂ側から行うことを要しない。例えば、互いの端子３０及び端子５３が接触された状態の電子部品１及び電子部品５０を全体的に加熱することで、端子３０（半田３２）と端子５３とを接合する。また、この接合時の加熱では、上記試験用基板４０との接合に用いられ試験後に試験用基板４０から分離された端子２０に半田２２が残っている場合、その半田２２も溶融し得る。この半田２２と電子部品５０との接触、電気的接続は、半田２２と半田３２の量や高さの違い等により抑えられる。
このようにして端子３０（半田３２）と端子５３とを接合することで、接合された端子３０及び端子５３によって電気的に接続された電子部品１と電子部品５０とを含む電子装置６０が製造される。
この電子装置６０に用いられる電子部品１では、上記のように、基板１０の比較的熱伝導率の高い部位１２の上方に試験用端子として端子２０が設けられ、基板１０の比較的熱伝導率の低い部位１３の上方に接続用端子として端子３０が設けられる。端子２０及び端子３０には、同一材料の半田２２及び半田３２を用いることができる。このように同一材料の半田２２及び半田３２を用いる場合でも、それらの下方に熱伝導率の異なる部位１２及び部位１３が設けられていることで、基板１０の裏面１０ｂ側からの加熱に対し、半田２２及び半田３２を、２段階で溶融させることが可能になっている。
即ち、１段階目では、比較的熱伝導率の高い部位１２の上方に試験用端子として設けられた端子２０の半田２２を、比較的熱伝導率の低い部位１３の上方に接続用端子として設けられた端子３０の半田３２に対して、選択的に溶融する（図７及び図８）。このようにして半田２２が選択的に溶融される端子２０を用いて、電子部品１を試験用基板４０に実装し、試験用基板４０を用いた電子部品１の試験を行う（図８）。
２段階目では、比較的熱伝導率の低い部位１３の上方に接続用端子として設けられた端子３０の半田３２（及び端子２０の半田２２）を溶融する（図９）。試験用基板４０から分離された電子部品１の、半田３２が溶融された端子３０を用いて、電子部品１を他の電子部品５０に実装し、電子装置６０を得る（図９）。
半田２２及び半田３２の２段階の溶融を可能にすることで、次のような利点が得られる。半田２２を溶融させる試験用基板４０との接続時に、端子２０を試験用基板４０の端子４２に半田接合によって接続し、試験用基板４０との接続不良を抑え、適正な試験を行うことのできる、電子部品１が実現される。更に、半田２２を溶融させる試験用基板４０との接続時や試験用基板４０からの分離時には、半田３２の溶融を抑えてその合金化を抑え、試験後の、半田３２を溶融させる電子部品５０との接続時に、電子部品５０との接続不良が抑えられる電子部品１が実現される。
また、２段階の溶融を可能にすることで、半田２２及び半田３２には同一材料を用いることが可能になる。その場合、半田２２及び半田３２は、同一プロセスで形成することが可能になる。半田２２及び半田３２を、同一材料を用い、同一プロセスで形成すれば、端子２０及び端子３０、即ち試験用端子及び接続用端子の形成に要するコストの低減、更には電子部品１の製造に要するコストの低減を図ることが可能になる。
次に、第２の実施の形態について説明する。
図１０は第２の実施の形態に係る電子部品の一例を示す図である。図１０には、第２の実施の形態に係る電子部品の要部断面を模式的に図示している。
図１０に示す電子部品１Ａは、中空の部位である中空部１３Ａを備えた基板１０Ａと、その基板１０Ａ上に設けられた端子２０及び端子３０とを含む。電子部品１Ａには、２つ以上の端子が含まれてよい。電子部品１Ａは、半導体チップ、半導体パッケージ、回路基板等であり、基板１０Ａは、その本体部である。基板１０Ａ（本体部）は、その内部に設けられる導体部や電子素子に電気的に接続された電極１１ａ及び電極１１ｂを有し、電極１１ａ上及び電極１１ｂ上にそれぞれ、端子２０及び端子３０が設けられる。端子２０は、柱状電極２１及び半田２２を有し、端子３０は、柱状電極３１及び半田３２を有する。
基板１０Ａの中空部１３Ａは、基板１０Ａの中空でない部位（中実部）に比べて、熱伝導率が低くなる。図１０に示すように、電子部品１Ａでは、基板１０Ａの比較的熱伝導率の高い中実部１２Ａ（点線で図示）の上方に端子２０が設けられ、基板１０Ａの比較的熱伝導率の低い中空部１３Ａの上方に端子３０が設けられる。基板１０Ａの中空部１３Ａは、断熱性向上の観点からは、平面視で、中空部１３Ａの上方に設けられる端子３０と同じか又は端子３０よりも大きなサイズとすることが好ましい。
図１１は第２の実施の形態に係る電子部品の加熱工程の一例を示す図である。図１１には、第２の実施の形態に係る電子部品の加熱工程の要部断面を模式的に図示している。
電子部品１Ａにおいて、その基板１０Ａの、端子２０及び端子３０が設けられている表面１０Ａａとは反対の裏面１０Ａｂ側から、加熱を行うと、付与された熱は、基板１０Ａの内部を表面１０Ａａ側へと伝熱される（図１１に太矢印で模式的に図示）。
裏面１０Ａｂ側から付与された熱は、基板１０Ａの中実部１２Ａ、更にその上方の端子２０へと伝熱される。一方、裏面１０Ａｂ側から付与された熱は、基板１０Ａの中空部１３Ａではその伝熱が抑えられるため、中空部１３Ａの上方の端子３０への伝熱は抑えられる。平面視で中空部１３Ａをその上方の端子３０と同じか又は端子３０よりも大きなサイズとしておくと、端子３０よりも小さなサイズとした場合に比べて、裏面１０Ａｂ側から付与された熱の、端子３０への伝熱が、より効果的に抑えられる。
基板１０Ａの裏面１０Ａｂ側からの加熱により、比較的熱伝導率の低い中空部１３Ａの上方に設けられた端子３０の半田３２が溶融されるのを抑える一方、比較的熱伝導率の高い中実部１２Ａの上方に設けられた端子２０の半田２２を選択的に溶融させる。半田３２に対して選択的に溶融された半田２２は、丸みを帯びた形状になり、表面１０Ａａからの端子２０の高さＨ３（溶融した半田２２の先端位置）は、表面１０Ａａからの端子３０の高さＨ４（溶融しない半田３２の先端位置）よりも高くなる。
図１２は第２の実施の形態に係る電子部品の試験用基板への実装工程の一例を示す図である。図１２には、第２の実施の形態に係る電子部品の試験用基板への実装工程の要部断面を模式的に図示している。
電子部品１Ａでは、例えば、試験用基板４０への実装に用いる試験用端子として端子２０を設け、他の電子部品への実装に用いる接続用端子として端子３０を設ける。
電子部品１Ａの試験用基板４０への実装では、まず、基板１０Ａの、端子２０が設けられた表面１０Ａａ側と、試験用基板４０の、端子４２が設けられた表面４０ａ側とが対向され、端子２０と端子４２とが、互いに位置合わせされ、接触される。その際、溶融させていない端子３０の試験用基板４０（又はその導体パターン４３）への接触は抑えられる。
電子部品１Ａの端子２０を試験用基板４０の端子４２に接触させ、基板１０Ａの裏面１０Ａｂ側から加熱を行うことで（図１２に太矢印で模式的に図示）、端子２０の半田２２を、端子３０の半田３２に対して選択的に溶融させ、試験用基板４０の端子４２に接合する。端子３０への伝熱が比較的熱伝導率の低い中空部１３Ａで抑えられることで、半田３２の溶融が抑えられ、端子３０と試験用基板４０との接触が抑えられる。また、中空部１３Ａによって半田３２の溶融が抑えられることで、半田３２と柱状電極３１や電極１１ｂとの間の成分拡散、それによる半田３２の合金化が抑えられる。
このようにして端子２０が端子４２に接合された試験用基板４０を用いることで、電子部品１Ａの試験を行うことができる。
図１３は第２の実施の形態に係る電子部品の他の電子部品への実装工程の一例を示す図である。図１３には、第２の実施の形態に係る電子部品の他の電子部品への実装工程の要部断面を模式的に図示している。
他の電子部品への実装に先立ち、まず、試験後の電子部品１Ａが試験用基板４０から分離される。電子部品１Ａの試験用基板４０からの分離では、基板１０Ａの裏面１０Ａｂ側から加熱を行い、端子４２に接続されている端子２０を選択的に溶融させて、電子部品１Ａを試験用基板４０から分離する。その際、半田２２の一部（又は全部）は、端子４２側に転写され得る。
試験用基板４０から分離された電子部品１Ａを、図１３に示すように、他の電子部品５０に実装する。電子部品１Ａの電子部品５０への実装では、まず、基板１０Ａの、端子３０が設けられた表面１０Ａａ側と、電子部品５０の、端子５３が設けられた表面５０ａ側とが対向され、端子３０と端子５３とが、互いに位置合わせされ、接触される。その際、端子２０と電子部品５０との接触は抑えられる。
電子部品１Ａの端子３０を電子部品５０の端子５３に接触させ、電子部品１Ａを、又は電子部品１Ａ及び電子部品５０を加熱し、電子部品１Ａの端子３０の半田３２を溶融させ、電子部品５０の端子５３に接合する。これにより、接合された端子３０及び端子５３によって電気的に接続された電子部品１Ａと電子部品５０とを含む電子装置６０Ａが製造される。
上記のように、電子部品１Ａでは、基板１０Ａの比較的熱伝導率の高い中実部１２Ａの上方に試験用端子として端子２０が設けられ、基板１０Ａの比較的熱伝導率の低い中空部１３Ａの上方に接続用端子として端子３０が設けられる。これにより、端子２０の半田２２及び端子３０の半田３２に同一材料を用いても、基板１０Ａの裏面１０Ａｂ側からの加熱に対し、半田２２及び半田３２を、２段階で溶融させることが可能になっている。
即ち、１段階目では、中実部１２Ａの上方に設けられた端子２０の半田２２を、中空部１３Ａの上方に設けられた端子３０の半田３２に対し、選択的に溶融して、電子部品１Ａを試験用基板４０に実装し、試験用基板４０を用いた電子部品１Ａの試験を行う（図１１及び図１２）。２段階目では、比較的熱伝導率の低い中空部１３Ａの上方に接続用端子として設けられた端子３０の半田３２を溶融して、電子部品１Ａを他の電子部品５０に実装し、電子装置６０Ａを得る（図１３）。
半田２２及び半田３２の２段階の溶融を可能にすることで、端子２０を試験用基板４０の端子４２に半田接合によって接続し、試験用基板４０との接続不良を抑え、適正な試験を行うことのできる、電子部品１Ａが実現される。更に、試験用基板４０との接続時や試験用基板４０からの分離時に、半田３２の溶融を抑えてその合金化を抑え、電子部品５０との接続不良を抑えることのできる、電子部品１Ａが実現される。
また、半田２２及び半田３２を、同一材料を用い、同一プロセスで形成すれば、端子２０及び端子３０の形成に要するコストの低減、更には電子部品１Ａ及びそれを含む電子装置６０Ａの製造に要するコストの低減を図ることが可能になる。
次に、第３の実施の形態について説明する。
図１４は第３の実施の形態に係る電子部品の一例を示す図である。図１４には、第３の実施の形態に係る電子部品の要部断面を模式的に図示している。
図１４に示す電子部品１Ｂは、複数の気泡や細孔等の間隙１３Ｂａ（中空部）を含む部位である間隙部１３Ｂを備えた基板１０Ｂと、その基板１０Ｂ上に設けられた端子２０及び端子３０とを含む。電子部品１Ｂには、２つ以上の端子が含まれてよい。電子部品１Ｂは、半導体チップ、半導体パッケージ、回路基板等であり、基板１０Ｂは、その本体部である。基板１０Ｂ（本体部）は、その内部に設けられる導体部や電子素子に電気的に接続された電極１１ａ及び電極１１ｂを有し、電極１１ａ上及び電極１１ｂ上にそれぞれ、端子２０及び端子３０が設けられる。端子２０は、柱状電極２１及び半田２２を有し、端子３０は、柱状電極３１及び半田３２を有する。
基板１０Ｂの、間隙１３Ｂａを含む間隙部１３Ｂには、例えば、間隙１３Ｂａとして複数の気泡を含んだ樹脂や、間隙１３Ｂａとして複数の細孔を有するセラミックスを用いることができる。間隙部１３Ｂは、複数の間隙１３Ｂａを有することで、基板１０Ｂの間隙部１３Ｂではない中実部に比べて、熱伝導率が低くなる。図１４に示すように、電子部品１Ｂでは、基板１０Ｂの比較的熱伝導率の高い中実部１２Ｂ（点線で図示）の上方に端子２０が設けられ、基板１０Ｂの比較的熱伝導率の低い間隙部１３Ｂの上方に端子３０が設けられる。基板１０Ｂの間隙部１３Ｂは、断熱性向上の観点からは、平面視で、間隙部１３Ｂの上方に設けられる端子３０と同じか又は端子３０よりも大きなサイズとすることが好ましい。
図１５は第３の実施の形態に係る電子部品の加熱工程の一例を示す図である。図１５には、第３の実施の形態に係る電子部品の加熱工程の要部断面を模式的に図示している。
電子部品１Ｂにおいて、その基板１０Ｂの、端子２０及び端子３０が設けられている表面１０Ｂａとは反対の裏面１０Ｂｂ側から、加熱を行うと、付与された熱は、基板１０Ｂの内部を表面１０Ｂａ側へと伝熱される（図１５に太矢印で模式的に図示）。裏面１０Ｂｂ側から付与された熱は、基板１０Ｂの中実部１２Ｂ、更にその上方の端子２０へと伝熱される。一方、裏面１０Ｂｂ側から付与された熱は、基板１０Ｂの間隙部１３Ｂではその伝熱が抑えられるため、間隙部１３Ｂの上方の端子３０への伝熱は抑えられる。平面視で間隙部１３Ｂをその上方の端子３０と同じか又は端子３０よりも大きなサイズとしておくと、端子３０よりも小さなサイズとした場合に比べて、裏面１０Ｂｂ側から付与された熱の、端子３０への伝熱が、より効果的に抑えられる。
基板１０Ｂの裏面１０Ｂｂ側からの加熱により、比較的熱伝導率の低い間隙部１３Ｂの上方に設けられた端子３０の半田３２が溶融されるのを抑える一方、比較的熱伝導率の高い中実部１２Ｂの上方に設けられた端子２０の半田２２を選択的に溶融させる。半田３２に対して選択的に溶融された半田２２は、丸みを帯びた形状になり、表面１０Ｂａからの端子２０の高さＨ５（溶融した半田２２の先端位置）は、表面１０Ｂａからの端子３０の高さＨ６（溶融しない半田３２の先端位置）よりも高くなる。
図１６は第３の実施の形態に係る電子部品の試験用基板への実装工程の一例を示す図である。図１６には、第３の実施の形態に係る電子部品の試験用基板への実装工程の要部断面を模式的に図示している。
電子部品１Ｂでは、例えば、試験用基板４０への実装に用いる試験用端子として端子２０を設け、他の電子部品への実装に用いる接続用端子として端子３０を設ける。
電子部品１Ｂの試験用基板４０への実装では、まず、基板１０Ｂの、端子２０が設けられた表面１０Ｂａ側と、試験用基板４０の、端子４２が設けられた表面４０ａ側とが対向され、端子２０と端子４２とが、互いに位置合わせされ、接触される。その際、溶融させていない端子３０の試験用基板４０（又はその導体パターン４３）への接触は抑えられる。
電子部品１Ｂの端子２０を試験用基板４０の端子４２に接触させ、基板１０Ｂの裏面１０Ｂｂ側から加熱を行うことで（図１６に太矢印で模式的に図示）、端子２０の半田２２を、端子３０の半田３２に対して選択的に溶融させ、試験用基板４０の端子４２に接合する。端子３０への伝熱が比較的熱伝導率の低い間隙部１３Ｂで抑えられることで、半田３２の溶融が抑えられ、端子３０と試験用基板４０との接触が抑えられる。また、間隙部１３Ｂによって半田３２の溶融が抑えられることで、半田３２と柱状電極３１や電極１１ｂとの間の成分拡散、それによる半田３２の合金化が抑えられる。
このようにして端子２０が端子４２に接合された試験用基板４０を用いることで、電子部品１Ｂの試験を行うことができる。
図１７は第３の実施の形態に係る電子部品の他の電子部品への実装工程の一例を示す図である。図１７には、第３の実施の形態に係る電子部品の他の電子部品への実装工程の要部断面を模式的に図示している。
他の電子部品への実装に先立ち、まず、試験後の電子部品１Ｂが試験用基板４０から分離される。電子部品１Ｂの試験用基板４０からの分離では、基板１０Ｂの裏面１０Ｂｂ側から加熱を行い、端子４２に接続されている端子２０を選択的に溶融させて、電子部品１Ｂを試験用基板４０から分離する。その際、半田２２の一部（又は全部）は、端子４２側に転写され得る。
試験用基板４０から分離された電子部品１Ｂを、図１７に示すように、他の電子部品５０に実装する。電子部品１Ｂの電子部品５０への実装では、まず、基板１０Ｂの、端子３０が設けられた表面１０Ｂａ側と、電子部品５０の、端子５３が設けられた表面５０ａ側とが対向され、端子３０と端子５３とが、互いに位置合わせされ、接触される。その際、端子２０と電子部品５０との接触は抑えられる。
電子部品１Ｂの端子３０を電子部品５０の端子５３に接触させ、電子部品１Ｂを、又は電子部品１Ｂ及び電子部品５０を加熱し、電子部品１Ｂの端子３０の半田３２を溶融させ、電子部品５０の端子５３に接合する。これにより、接合された端子３０及び端子５３によって電気的に接続された電子部品１Ｂと電子部品５０とを含む電子装置６０Ｂが製造される。
上記のように、電子部品１Ｂでは、基板１０Ｂの比較的熱伝導率の高い中実部１２Ｂの上方に試験用端子として端子２０が設けられ、基板１０Ｂの比較的熱伝導率の低い間隙部１３Ｂの上方に接続用端子として端子３０が設けられる。これにより、端子２０の半田２２及び端子３０の半田３２に同一材料を用いても、基板１０Ｂの裏面１０Ｂｂ側からの加熱に対し、半田２２及び半田３２を、２段階で溶融させることが可能になっている。
即ち、１段階目では、中実部１２Ｂの上方に設けられた端子２０の半田２２を、間隙部１３Ｂの上方に設けられた端子３０の半田３２に対し、選択的に溶融して、電子部品１Ｂを試験用基板４０に実装し、試験用基板４０を用いた電子部品１Ｂの試験を行う（図１５及び図１６）。２段階目では、比較的熱伝導率の低い間隙部１３Ｂの上方に接続用端子として設けられた端子３０の半田３２を溶融して、電子部品１Ｂを他の電子部品５０に実装し、電子装置６０Ｂを得る（図１７）。
半田２２及び半田３２の２段階の溶融を可能にすることで、端子２０を試験用基板４０の端子４２に半田接合によって接続し、試験用基板４０との接続不良を抑え、適正な試験を行うことのできる、電子部品１Ｂが実現される。更に、試験用基板４０との接続時や試験用基板４０からの分離時に、半田３２の溶融を抑えてその合金化を抑え、電子部品５０との接続不良を抑えることのできる、電子部品１Ｂが実現される。
また、半田２２及び半田３２を、同一材料を用い、同一プロセスで形成すれば、端子２０及び端子３０の形成に要するコストの低減、更には電子部品１Ｂ及びそれを含む電子装置６０Ｂの製造に要するコストの低減を図ることが可能になる。
ここでは、基板１０Ｂの端子３０の下方に、間隙１３Ｂａを含む間隙部１３Ｂを設ける場合を例示した。このほか、基板１０Ｂの端子３０の下方には、端子２０の下方の中実部１２Ｂに比べて熱伝導率が低くなるものであれば、気泡や細孔を含まない部位を設けてもよい。例えば、中実部１２Ｂに比べて熱伝導率が低くなる樹脂やセラミックスを用いて、気泡や細孔を含まない部位を、端子３０の下方に設けることができる。
次に、第４の実施の形態について説明する。
図１８は第４の実施の形態に係る電子部品の一例を示す図である。図１８（Ａ）には、第４の実施の形態に係る電子部品の要部断面を模式的に図示し、図１８（Ｂ）には、第４の実施の形態に係る電子部品の要部平面を模式的に図示している。図１８（Ａ）は、図１８（Ｂ）のＬ−Ｌ線に沿った断面の模式図である。
図１８（Ａ）に示す電子部品１Ｃは、試験用端子である端子２０と、接続用端子である端子３０とが、共通の電極１１上に設けられている点で、上記第１の実施の形態に係る電子部品１と相違する。電極１１、並びにその上に設けられる端子２０及び端子３０は、例えば、図１８（Ｂ）に示すような平面配置とされる。即ち、共通の電極１１上で、端子２０及び端子３０が斜め方向に並ぶような平面配置とされる。電子部品１Ｃの電極１１は、基板１０Ｃ（半導体チップ、半導体パッケージ、回路基板等の本体部）の内部に設けられる、配線やビア等の導体部、トランジスタ等の電子素子に電気的に接続される。
電子部品１Ｃでは、一組の端子２０及び端子３０、即ち一組の試験用端子及び接続用端子を、共通の電極１１上に設ける。このように、端子２０と端子３０は共通の電極１１で繋がっているため、上記のような試験用基板４０を電子部品１Ｃの試験用端子である端子２０に接続して試験を行えば、接続用端子である端子３０に接続して試験を行ったのと同じ結果が得られる。
従って、電子部品１Ｃの基板１０Ｃ内には、試験用の配線やビア等の導体部、トランジスタ等の電子素子を設けることを要しないため、基板１０Ｃ内の回路配置の設計自由度を高めたり、電子部品１Ｃを小型化したりすることが可能になる。また、試験用に設けた導体部、電子素子を用いて良品／不良品を判定するのではなく、実際に電子部品５０と接続される端子３０に繋がる導体部、電子素子を用いて良品／不良品の判定を行うことができるため、判定精度の向上を図ることが可能になる。
次に、第５の実施の形態について説明する。
上記第１〜第４の実施の形態では、端子構造として、柱状電極２１とその上の半田２２とを有する端子２０、及び柱状電極３１とその上の半田３２とを有する端子３０を例示したが、端子構造はこの例に限定されるものではない。ここでは、別形態の端子構造を採用した例を、第５の実施の形態として説明する。
図１９は第５の実施の形態に係る電子部品の一例を示す図である。図１９には、第５の実施の形態に係る電子部品の要部断面を模式的に図示している。
図１９に示す電子部品１Ｄは、基板１０の電極１１ａ及び電極１１ｂ上にそれぞれ、端子として半田２２Ｄ及び半田３２Ｄが設けられている点で、上記第１の実施の形態に係る電子部品１と相違する。電子部品１Ｄでは、基板１０の比較的熱伝導率の高い部位１２の上方に半田２２Ｄが設けられ、基板１０の比較的熱伝導率の低い部位１３の上方に半田３２Ｄが設けられる。半田２２Ｄ及び半田３２Ｄは、同一材料を用い、めっき法や印刷法等を用いた同一プロセスで、形成することができる。半田２２Ｄ及び半田３２Ｄには、例えば、Ｓｎのほか、Ｓｎを主体とし、Ａｇ、Ｃｕ、Ｉｎ、Ｂｉ、Ｓｂ若しくはＺｎ等を含有するものを用いることができる。
図２０は第５の実施の形態に係る電子部品の加熱工程の一例を示す図である。図２０には、第５の実施の形態に係る電子部品の加熱工程の要部断面を模式的に図示している。
電子部品１Ｄにおいて、基板１０の裏面１０ｂ側からの加熱によって付与された熱は、基板１０の内部を表面１０ａ側へと伝熱される（図２０に太矢印で模式的に図示）。裏面１０ｂ側から付与された熱は、部位１２を介して半田２２Ｄへと伝熱される一方、部位１３ではその伝熱が抑えられ、半田３２Ｄへの伝熱は抑えられる。これを利用し、半田３２Ｄの溶融を抑えながら、半田２２Ｄを選択的に溶融させる。半田３２Ｄに対して選択的に溶融された半田２２Ｄは、丸みを帯びた形状になり、表面１０ａからの半田２２Ｄの高さＨ７は、表面１０ａからの半田３２Ｄの高さＨ８よりも高くなる。
図２１は第５の実施の形態に係る電子部品の試験用基板への実装工程の一例を示す図である。図２１には、第５の実施の形態に係る電子部品の試験用基板への実装工程の要部断面を模式的に図示している。
電子部品１Ｄでは、例えば、試験用基板４０への実装に用いる試験用端子として半田２２Ｄを設け、他の電子部品への実装に用いる接続用端子として半田３２Ｄを設ける。
電子部品１Ｄの試験用基板４０への実装では、基板１０の、半田２２Ｄが設けられた表面１０ａ側と、試験用基板４０の、端子４２が設けられた表面４０ａ側とが対向され、半田２２Ｄと端子４２とが、互いに位置合わせされ、接触される。その際、溶融させていない半田３２Ｄの試験用基板４０（又はその導体パターン４３）への接触は抑えられる。
電子部品１Ｄの半田２２Ｄを試験用基板４０の端子４２に接触させ、基板１０の裏面１０ｂ側から加熱を行うことで、半田２２Ｄを、半田３２Ｄに対して選択的に溶融させ、試験用基板４０の端子４２に接合する。半田３２Ｄへの伝熱が比較的熱伝導率の低い部位１３で抑えられることで、半田３２Ｄの溶融が抑えられ、半田３２Ｄと試験用基板４０との接触が抑えられる。また、部位１３によって半田３２Ｄの溶融が抑えられることで、半田３２Ｄと電極１１ｂとの間の成分拡散、それによる半田３２Ｄの合金化が抑えられる。
このようにして半田２２Ｄが端子４２に接合された試験用基板４０を用いることで、電子部品１Ｄの試験を行うことができる。
図２２は第５の実施の形態に係る電子部品の他の電子部品への実装工程の一例を示す図である。図２２には、第５の実施の形態に係る電子部品の他の電子部品への実装工程の要部断面を模式的に図示している。
他の電子部品への実装に先立ち、試験後、まず、基板１０の裏面１０ｂ側から加熱を行い、端子４２に接続されている半田２２Ｄを選択的に溶融させ、電子部品１Ｄを試験用基板４０から分離する。その際、半田２２Ｄの一部（又は全部）は、端子４２側に転写され得る。
試験用基板４０から分離された電子部品１Ｄを、図２２に示すように、他の電子部品５０に実装する。電子部品１Ｄの電子部品５０への実装では、まず、基板１０の、半田３２Ｄが設けられた表面１０ａ側と、電子部品５０の、端子５３が設けられた表面５０ａ側とが対向され、半田３２Ｄと端子５３とが、互いに位置合わせされ、接触される。その際、半田２２Ｄと電子部品５０との接触は抑えられる。
電子部品１Ｄの半田３２Ｄを電子部品５０の端子５３に接触させ、電子部品１Ｄを、又は電子部品１Ｄ及び電子部品５０を加熱し、電子部品１Ｄの半田３２Ｄを溶融させ、電子部品５０の端子５３に接合する。これにより、接合された半田３２Ｄ及び端子５３によって電気的に接続された電子部品１Ｄと電子部品５０とを含む電子装置６０Ｄが製造される。
試験用端子及び接続用端子として、電子部品１Ｄのような半田２２Ｄ及び半田３２Ｄを用いた場合にも、上記第１の実施の形態に係る電子部品１について述べたのと同様の効果を得ることができる。
試験用端子及び接続用端子として用いる半田２２Ｄ及び半田３２Ｄは、上記第２の実施の形態で述べたような中実部１２Ａ及び中空部１３Ａを備える基板１０Ａの、その電極１１ａ及び電極１１ｂ上にそれぞれ、設けることもできる。同様に、上記第３の実施の形態で述べたような中実部１２Ｂ及び間隙部１３Ｂを備える基板１０Ｂの、その電極１１ａ及び電極１１ｂ上にそれぞれ、半田２２Ｄ及び半田３２Ｄを設けることもできる。また、上記第４の実施の形態で述べたような基板１０Ｃの、その電極１１上に、半田２２Ｄ及び半田３２Ｄを設けることもできる。
次に、第６の実施の形態について説明する。
ここでは、上記第２及び第３の実施の形態で述べた電子部品１Ａ及び電子部品１Ｂを例に、それらの形成方法の一例を、第６の実施の形態として説明する。第６の実施の形態に係る電子部品の形成方法の一例を、図２３〜図２５に示す。
図２３（Ａ）は第１の工程の要部断面模式図である。
まず、半導体チップ、半導体パッケージ、回路基板等、形成する電子部品１Ａ（図１０）の本体部である基板１０Ａ、又は形成する電子部品１Ｂ（図１４）の本体部である基板１０Ｂの、その基本構造部７０が準備される。電子部品１Ａの場合、その基本構造部７０は、基板１０Ａ内に設けられる中実部１２Ａ、中空部１３Ａ、電極１１ａ及び電極１１ｂ、並びに基板１０Ａ上に設けられる端子２０及び端子３０等を形成する前の構造部である。電子部品１Ｂの場合、その基本構造部７０は、基板１０Ｂ内に設けられる中実部１２Ｂ、間隙部１３Ｂ、電極１１ａ及び電極１１ｂ、並びに基板１０Ｂ上に設けられる端子２０及び端子３０等を形成する前の構造部である。
準備された所定の基本構造部７０上に、図２３（Ａ）に示すように、絶縁層７１が形成される。例えば、フィルム状又は液状の永久レジスト等の有機絶縁材料が、基本構造部７０上に形成される。フォトリソグラフィ技術が用いられ、形成された絶縁層７１の、電子部品１Ａの中空部１３Ａを形成する領域、又は電子部品１Ｂの間隙部１３Ｂを形成する領域に、開口部７１ａが形成される。
絶縁層７１には、フォトリソグラフィ技術が用いられ、開口部７１ａのほか、基本構造部７０に設けられる図示しない導体部（配線、ビア等）に通じる開口部が形成される。図２３（Ａ）には、中空部１３Ａ又は間隙部１３Ｂを形成する領域の開口部７１ａのみを図示している。
図２３（Ｂ）は第２の工程の要部断面模式図である。
開口部７１ａを有する絶縁層７１の形成後、図２３（Ｂ）に示すように、その開口部７１ａ内に、電子部品１Ａを形成する場合には犠牲部１３Ａａが、電子部品１Ｂを形成する場合には間隙部１３Ｂが、それぞれ形成される。犠牲部１３Ａａとしては、例えば、ポリメタクリル酸メチル（polymethyl methacrylate；ＰＭＭＡ）が形成される。間隙部１３Ｂとしては、例えば、フェノール系の発泡型の気泡含有樹脂が形成される。
絶縁層７１には、基本構造部７０の導体部（図示せず）に通じるように形成された開口部内に、Ｃｕ等の導体材料が形成される。導体材料の形成には、めっき法やスパッタ法等の成膜技術が用いられる。
図２３（Ｃ）は第３の工程の要部断面模式図である。
犠牲部１３Ａａ又は間隙部１３Ｂの形成後、図２３（Ｃ）に示すように、それらが形成された絶縁層７１上に、絶縁層７２が形成される。例えば、フィルム状又は液状の永久レジスト等の有機絶縁材料が、１層又は２層以上、絶縁層７１上に形成される。
絶縁層７２内には、下層導体部に通じる開口部の形成、及び導体材料の形成が行われて、所定の導体部、並びに電極１１ａ及び電極１１ｂが形成される。或いは、まず絶縁層７１上に、所定の導体部並びに電極１１ａ及び電極１１ｂが形成され、それらを覆うように絶縁層７２が形成された後、その絶縁層７２に電極１１ａ及び電極１１ｂに通じる開口部が形成される。電極１１ａは、絶縁層７１等の中実部１２Ａ又は中実部１２Ｂ（点線で図示）の上方の、端子２０を形成する領域に形成される。電極１１ｂは、犠牲部１３Ａａ又は間隙部１３Ｂの上方の、端子３０を形成する領域に、形成される。開口部の形成には、フォトリソグラフィ技術が用いられる。所定の導体部並びに電極１１ａ及び電極１１ｂの形成には、めっき法やスパッタ法等の成膜技術が用いられる。
絶縁層７１の開口部７１ａに犠牲部１３Ａａが形成される場合には、ここでは図示を省略するが、絶縁層７２に、犠牲部１３Ａａに通じる開口部が形成される。
以上のような工程により、電子部品１Ａの本体部である基板１０Ａ、又は電子部品１Ｂの本体部である基板１０Ｂが形成される。
図２４（Ａ）は第４の工程の要部断面模式図である。
電極１１ａ及び電極１１ｂが形成された絶縁層７２上（基板１０Ａ上又は基板１０Ｂ上）には、図２４（Ａ）に示すように、シード層７３が形成される。例えば、チタン（Ｔｉ）及びＣｕが用いられ、絶縁層７２上にシード層７３が形成される。
図２４（Ｂ）は第５の工程の要部断面模式図である。
シード層７３の形成後、図２４（Ｂ）に示すように、シード層７３に通じる開口部７４ａ及び開口部７４ｂを有するレジスト７４が形成される。開口部７４ａは、電極１１ａの上方の、端子２０を形成する領域に設けられる。開口部７４ｂは、電極１１ｂの上方（犠牲部１３Ａａ又は間隙部１３Ｂの上方）の、端子３０を形成する領域に設けられる。
図２４（Ｃ）は第６の工程の要部断面模式図である。
レジスト７４の形成後、図２４（Ｃ）に示すように、その開口部７４ａ及び開口部７４ｂ内に、シード層７３を給電層に用いた電解めっきにより、端子２０及び端子３０が形成される。
例えば、まず、Ｃｕ等の電解めっきにより、開口部７４ａ内及び開口部７４ｂ内のシード層７３上にピラー電極２１ａ及びピラー電極３１ａが形成される。更に、Ｎｉ等の電解めっきにより、ピラー電極２１ａ上及びピラー電極３１ａ上にそれぞれ、バリア層２１ｂ及びバリア層３１ｂが形成される。これにより、開口部７４ａ内及び開口部７４ｂ内にそれぞれ、柱状電極２１及び柱状電極３１が形成される。更に、スズ−銀（Ｓｎ−Ａｇ）半田等の電解めっきにより、柱状電極２１上及び柱状電極３１上にそれぞれ、半田２２及び半田３２が形成される。これにより、開口部７４ａ内に、柱状電極２１及び半田２２を含む端子２０が形成され、開口部７４ｂ内に、柱状電極３１及び半田３２を含む端子３０が形成される。
図２５（Ａ）は第７の工程の要部断面模式図である。
端子２０及び端子３０の形成後、図２５（Ａ）に示すように、まず、レジスト７４が除去され、レジスト７４の除去後に露出するシード層７３がエッチング等で除去される。
端子３０の下方に間隙部１３Ｂが形成される場合には、この図２５（Ａ）までの工程によって電子部品１Ｂが形成される。
図２５（Ｂ）は第８の工程の要部断面模式図である。
端子３０の下方に犠牲部１３Ａａが形成される場合には、レジスト７４及びシード層７３の除去後、所定の溶剤に浸漬し、予め絶縁層７２に設けられる開口部（図２３（Ｃ）の工程で設けられる図示しない開口部）から犠牲部１３Ａａが除去される。例えば、犠牲部１３ＡａにＰＭＭＡが用いられている場合には、溶剤としてメチルエチルケトンが用いられる。所定の溶剤が用いられ、絶縁層７２の開口部を通じて犠牲部１３Ａａが除去されることで、端子３０の下方に中空部１３Ａが形成される。これにより、電子部品１Ａが形成される。
ここでは、上記第２及び第３の実施の形態で述べた電子部品１Ａ及び電子部品１Ｂを例にしたが、この例に従い、上記第１、第４及び第５の実施の形態で述べた電子部品１，１Ｃ，１Ｄの形成を行うことが可能である。
その場合、上記第１の実施の形態で述べた電子部品１（図６）において、端子３０の下方に設ける比較的熱伝導率の低い部位１３は、上記中空部１３Ａ又は間隙部１３Ｂの形成の例に従って形成することができる。端子２０の下方に比較的熱伝導率の高い部位１２を別途設ける場合には、上記間隙部１３Ｂの形成の例に従い、所定の熱伝導率の材料を用いて、部位１２を形成すればよい。
また、上記第４の実施の形態で述べた電子部品１Ｃ（図１８）のように、端子２０と端子３０に共通の電極１１を設ける場合には、上記図２３（Ｃ）の工程において、端子２０及び端子３０を形成する領域に跨って、共通の電極１１を形成すればよい。
また、上記第５の実施の形態で述べた電子部品１Ｄ（図１９）のように、端子として半田２２Ｄ及び半田３２Ｄを設ける場合には、上記図２３（Ｃ）の工程後、所定の半田材料の電解めっきやスクリーン印刷等により、半田２２Ｄ及び半田３２Ｄを形成すればよい。
以上説明した電子部品１，１Ａ，１Ｂ，１Ｃ，１Ｄ、及びそれらの接合相手となる電子部品５０には、例えば、半導体チップ、半導体パッケージ、回路基板を用いることができる。半導体チップ、半導体パッケージ、回路基板の構成例について、以下の図２６〜図２９を参照して説明する。
図２６は半導体チップの構成例を示す図である。図２６には、半導体チップの一例の要部断面を模式的に図示している。
図２６に示す半導体チップ８０は、トランジスタ等の電子素子が設けられた半導体基板８１と、半導体基板８１上に設けられた配線層８２とを有する。
半導体基板８１には、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）等の基板のほか、ガリウムヒ素（ＧａＡｓ）、インジウムリン（ＩｎＰ）等の基板が用いられる。このような半導体基板８１に、トランジスタ、容量、抵抗等の電子素子が設けられる。図２６には一例として、ＭＯＳ（Metal Oxide Semiconductor）トランジスタ８３を図示している。
ＭＯＳトランジスタ８３は、半導体基板８１に設けられた素子分離領域８１ａにより画定された素子領域に設けられる。ＭＯＳトランジスタ８３は、半導体基板８１上にゲート絶縁膜８３ａを介して形成されたゲート電極８３ｂと、ゲート電極８３ｂの両側の半導体基板８１内に形成されたソース領域８３ｃ及びドレイン領域８３ｄとを有する。ゲート電極８３ｂの側壁には、絶縁膜のスペーサ８３ｅ（サイドウォール）が設けられる。
このようなＭＯＳトランジスタ８３等が設けられた半導体基板８１上に、配線層８２が設けられる。配線層８２は、半導体基板８１に設けられたＭＯＳトランジスタ８３等に電気的に接続された導体部８２ａ（配線及びビア）と、導体部８２ａを覆う絶縁部８２ｂとを有する。導体部８２ａには、Ｃｕ等の各種導体材料が用いられる。絶縁部８２ｂには、酸化シリコン等の無機絶縁材料や、樹脂等の有機絶縁材料が用いられる。
このような半導体チップ８０において、例えば、その配線層８２内に、上記第１〜第５の実施の形態で述べたような、比較的熱伝導率の高い部位８４と、比較的熱伝導率の低い部位８５とが設けられる。部位８４の上方に、電極８６ａを介して端子８７が設けられ、部位８５の上方に、電極８６ｂを介して端子８８が設けられる。
図２７は半導体パッケージの構成例を示す図である。図２７（Ａ）及び図２７（Ｂ）にはそれぞれ、半導体パッケージの一例の要部断面を模式的に図示している。
図２７（Ａ）に示す半導体パッケージ９０Ａは、パッケージ基板９１と、パッケージ基板９１上に搭載された半導体チップ９２と、半導体チップ９２を封止する封止層９３とを有する。
パッケージ基板９１には、例えば、プリント基板が用いられる。パッケージ基板９１は、導体部９１ａ（配線及びビア）と、導体部９１ａを覆う絶縁部９１ｂとを有する。導体部９１ａには、Ｃｕ等の各種導体材料が用いられる。絶縁部９１ｂには、フェノール樹脂、エポキシ樹脂、ポリイミド樹脂等の樹脂材料、そのような樹脂材料をガラス繊維や炭素繊維に含浸した複合樹脂材料等が用いられる。
このようなパッケージ基板９１上に、半導体チップ９２が、樹脂や導電性ペースト等のダイアタッチ材９４で接着、固定され、ワイヤ９５でパッケージ基板９１に電気的に接続（ワイヤボンディング）される。パッケージ基板９１上の半導体チップ９２及びワイヤ９５は、封止層９３で封止される。封止層９３には、エポキシ樹脂等の樹脂材料、そのような樹脂材料に絶縁性フィラーを含有させた材料等が用いられる。
このような半導体パッケージ９０Ａにおいて、例えば、そのパッケージ基板９１内に、上記第１〜第５の実施の形態で述べたような、比較的熱伝導率の高い部位９６と、比較的熱伝導率の低い部位９７とが設けられる。部位９６の上方に、電極９８ａを介して端子９９が設けられ、部位９７の上方に、電極９８ｂを介して端子１００が設けられる。
また、図２７（Ｂ）に示す半導体パッケージ９０Ｂは、パッケージ基板９１と、パッケージ基板９１上に搭載された半導体チップ９２と、半導体チップ９２を封止する封止層９３とを有する。
半導体チップ９２は、それに設けられた半田９２ａ（バンプ）でパッケージ基板９１に電気的に接続（フリップチップボンディング）される。パッケージ基板９１と半導体チップ９２との間には、アンダーフィル材１０１が充填される。パッケージ基板９１上の半導体チップ９２は、封止層９３で封止される。封止層９３には、エポキシ樹脂等の樹脂材料、そのような樹脂材料に絶縁性フィラーを含有させた材料等が用いられる。
このような半導体パッケージ９０Ｂにおいても、例えば、そのパッケージ基板９１内に、上記第１〜第５の実施の形態で述べたような、比較的熱伝導率の高い部位９６と、比較的熱伝導率の低い部位９７とが設けられる。部位９６の上方に、電極９８ａを介して端子９９が設けられ、部位９７の上方に、電極９８ｂを介して端子１００が設けられる。
尚、半導体パッケージ９０Ａ及び半導体パッケージ９０Ｂのパッケージ基板９１上には、同種又は異種の複数の半導体チップ９２が搭載されてもよく、また、半導体チップ９２のほか、チップコンデンサ等の他の電子部品が搭載されてもよい。
図２８は半導体パッケージの別の構成例を示す図である。図２８には、半導体パッケージの別例の要部断面を模式的に図示している。
図２８に示す半導体パッケージ１１０は、樹脂層１１１と、樹脂層１１１に埋設された同種又は異種の複数（ここでは一例として２つ）の半導体チップ１１２と、樹脂層１１１上に設けられた配線層１１３（再配線層）とを有する。半導体パッケージ１１０は、擬似ＳｏＣ（System on a Chip）等とも称される。
半導体チップ１１２は、その端子１１２ａの配設面が露出するように樹脂層１１１に埋設される。配線層１１３は、Ｃｕ等の導体部１１３ａ（再配線及びビア）と、導体部１１３ａを覆う樹脂材料等の絶縁部１１３ｂとを有する。
このような半導体パッケージ１１０において、例えば、その配線層１１３内に、上記第１〜第５の実施の形態で述べたような、比較的熱伝導率の高い部位１１４と、比較的熱伝導率の低い部位１１５とが設けられる。部位１１４の上方に、電極１１６ａを介して端子１１７が設けられ、部位１１５の上方に、電極１１６ｂを介して端子１１８が設けられる。
尚、半導体パッケージ１１０の樹脂層１１１には、１つの半導体チップ１１２、或いは同種又は異種の３つ以上の半導体チップ１１２が埋設されてもよく、また、半導体チップ１１２のほか、チップコンデンサ等の他の電子部品が埋設されてもよい。
図２９は回路基板の構成例を示す図である。図２９には、回路基板の一例の要部断面を模式的に図示している。
図２９には、回路基板１２０として、複数の配線層を含む多層プリント基板を例示している。回路基板１２０は、Ｃｕ等の導体部１２１ａ（配線及びビア）と、導体部１２１ａを覆う樹脂材料等の絶縁部１２１ｂとを有する。
例えば、このような回路基板１２０内に、上記第１〜第５の実施の形態で述べたような、比較的熱伝導率の高い部位１２２と、比較的熱伝導率の低い部位１２３とが設けられる。部位１２２の上方に、電極１２４ａを介して端子１２５が設けられ、部位１２３の上方に、電極１２４ｂを介して端子１２６が設けられる。
多層プリント基板のほか、コア基板の表裏面に配線パターン及び絶縁層を積層するビルドアップ基板でも、この回路基板１２０と同様に、上記第１〜第５の実施の形態で述べたような構成を採用することが可能である。
図２６に示す半導体チップ８０、図２７及び図２８に示す半導体パッケージ９０Ａ，９０Ｂ，１１０、図２９に示す回路基板１２０等を、上記第１〜第６の実施の形態で述べた電子部品１，１Ａ，１Ｂ，１Ｃ，１Ｄ，５０に採用することができる。
尚、電子部品１，１Ａ，１Ｂ，１Ｃ，１Ｄと、接合相手の電子部品５０との組合せとしては、半導体チップと回路基板との組合せ、半導体パッケージと回路基板との組合せがある。このほか、電子部品１，１Ａ，１Ｂ，１Ｃ，１Ｄと、接合相手の電子部品５０との組合せとしては、半導体チップと半導体パッケージとの組合せ、半導体チップ同士の組合せ、半導体パッケージ同士の組合せ、回路基板同士の組合せがある。
電子部品１，１Ａ，１Ｂ，１Ｃ，１Ｄと、接合相手の電子部品５０とは、互いに個片化後の電子部品同士の組合せのほか、個片化前の電子部品と個片化後の電子部品との組合せや、個片化前の電子部品同士の組合せであってもよい。
以上の説明では、端子２０及び端子３０として、半田２２を含むもの及び半田３２を含むもの、或いは半田２２Ｄ及び半田３２Ｄを例示した。端子２０及び端子３０には、加熱により溶融させることができ、それによって相手側端子と接合することができるものであれば、半田材料に限らず、各種導体材料を用いることができる。
以下に実施例を示す。
〔実施例１〕
半導体素子を形成した、ダイシングによる個片化前のウェハの、その半導体素子の回路面側に、ドライフィルム状の永久レジストを形成した。この永久レジストの、中空部を形成する領域には、開口部を形成し、その開口部内には、ＰＭＭＡを形成した。次いで、再度、ドライフィルム状の永久レジストを形成した。この永久レジストには、下層のＰＭＭＡに通じる開口部を形成した。これらの永久レジストには、ＰＭＭＡ及びそれに通じる開口部のほか、ウェハ内の所定の導体部に電気的に接続される導体部（配線、ビア、電極等）を形成した。
次いで、スパッタ装置を用い、厚さ１００ｎｍのＴｉ、厚さ５００ｎｍのＣｕを堆積し、シード層を形成した。更に、そのシード層上に、厚さ５０μｍのポジ型めっきレジストを形成し、露光及び現像を行って、端子（試験用端子及び接続用端子）を形成する領域に開口部を形成した。例えば、平面サイズが４ｍｍ×８ｍｍの半導体素子に対し、端子形状を円柱、端子ピッチを５０μｍ、端子数を９６０個として、端子を形成する所定の領域に、開口部を形成した。次いで、めっき液との濡れ性改善目的で酸素（Ｏ2）アッシング処理を行った後、Ｃｕの電解めっきを、電流密度４Ａ／ｄｍ2（ＡＳＤ）、時間３０分の条件で行い、めっきレジストの開口部内に、高さ３０μｍのＣｕピラーを形成した。更に、電解めっきにより、厚さ７μｍのＮｉバリアを形成し、厚さ７μｍのＳｎ−Ａｇ半田を形成した。その後、めっきレジストを除去し、めっきレジストの除去後に露出するシード層をエッチングにより除去した。このようにして、中実部の上方に、試験用基板との接続に用いる試験用端子を形成し、ＰＭＭＡの上方に、他の電子部品との接続に用いる接続用端子を形成した。
次いで、メチルエチルケトンに浸漬し、接続用端子の下方に設けられているＰＭＭＡを溶解させ、中空部を形成した。
このような方法によって試験用端子及び接続用端子並びに中空部を形成した基板構造体を、その表面にフラックスを形成した後、ホットプレートを用いて裏面側（試験用端子及び接続用端子の側の反対の面側）から加熱した。ホットプレートの温度は２４０℃とした。この加熱により、中実部上方の試験用端子のＳｎ−Ａｇ半田は溶融するが、中空部上方の接続用端子のＳｎ−Ａｇ半田は溶融しないことを確認した。また、高さ測定の結果、試験用端子は、Ｓｎ−Ａｇ半田が溶融した時の表面張力により、接続用端子に比べて、高さが４μｍ高くなっていることを確認した。
次に、加熱後の基板構造体を、半導体素子の動作試験を行うための試験用基板上に実装した。試験用基板への接続には、基板構造体の試験用端子を用いるが、試験用端子は接続用端子に比べて高さが高くなっているため、試験用基板の所定の電極に良好に接続された。試験用基板の、基板構造体の接続用端子に対応する位置には、電極は形成されず、試験用端子が接続される電極からの引き出し配線が形成されていたが、この引き出し配線への接続用端子の接触は認められなかった。試験用基板を用いた動作試験が適正に行われたことを確認した後、基板構造体を、再度裏面側から加熱し、試験用基板から取り外した。
取り外した基板構造体のウェハを所定の厚さに薄化した後、ダイシングを行い、個片化された半導体チップを得た。得られた半導体チップを、フリップチップボンダーを用い、半導体チップを実装する回路基板との位置合わせを行った。回路基板上又は半導体チップ上にはフラックスを形成し、接合温度はヘッド温度３００℃、接合荷重はバンプ（接続端子）１個当たり５ｇとした。その後、窒素（Ｎ2）雰囲気中でリフローを行った。リフローは、ピークトップ温度が２４５℃で、２２０℃以上の時間が６０秒になるように、温度プロファイルを調整した。このような方法により、回路基板上に実装された半導体チップを含む電子装置（半導体装置）を形成した。
形成した電子装置の動作試験を行った結果、１００個のサンプル数に対して、歩留まりは１００％であった。試験用基板を用いた動作試験後の基板構造体、それから得られる半導体チップを用いて、高性能及び高品質の電子装置が得られることを確認した。
〔実施例２〕
上記実施例１のＰＭＭＡを、フェノール系の発泡型の気泡含有樹脂に替え、同様に試験用端子及び接続用端子を形成し、接続用端子の下方に気泡含有樹脂を残した基板構造体を得た。
このような基板構造体の表面にフラックスを形成した後、試験用基板と位置合わせを行い、基板構造体の裏面側（試験用端子及び接続用端子の側の反対の面側）から加熱した。加熱温度は２６０℃とした。基板構造体の試験用端子は、そのＳｎ−Ａｇ半田が溶融され、試験用基板の所定の電極に接続された。試験用基板を用いた動作試験後、基板構造体を、再度裏面側から加熱し、試験用基板から取り外した。基板構造体の接続用端子を確認したところ、接続用端子のＳｎ−Ａｇ半田は溶融しておらず、Ｓｎ−Ａｇ半田の合金化が進んでいないことを確認した。
取り外した基板構造体のウェハを所定の厚さに薄化した後、ダイシングを行って得られた半導体チップを、フリップチップボンダーを用い、回路基板と位置合わせを行った。回路基板上又は半導体チップ上にはフラックスを形成し、接合温度はヘッド温度３００℃、接合荷重はバンプ（接続端子）１個当たり５ｇとした。その後、Ｎ2雰囲気中、ピークトップ温度が２４５℃で、２２０℃以上の時間が６０秒になるように調整された温度プロファイルで、リフローを行った。このような方法により、回路基板上に実装された半導体チップを含む電子装置（半導体装置）を形成した。
形成した電子装置の動作試験を行った結果、１００個のサンプル数に対して、歩留まりは１００％であった。試験用基板を用いた動作試験後の基板構造体、それから得られる半導体チップを用いて、高性能及び高品質の電子装置が得られることを確認した。
以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１） 第１熱伝導率を有する第１部位と、前記第１熱伝導率よりも低い第２熱伝導率を有する第２部位とを備える基板と、
前記第１部位の上方に設けられ、第１導体材料が用いられた第１端子と、
前記第２部位の上方に設けられ、前記第１導体材料が用いられた第２端子と
を含むことを特徴とする電子部品。
（付記２） 前記第１部位は、前記基板の中実部であり、
前記第２部位は、前記基板内に設けられた中空部を含むことを特徴とする付記１に記載の電子部品。
（付記３） 前記第２部位は、平面視で、前記第２端子と同じか又は前記第２端子よりも大きな形状を有することを特徴とする付記１又は２に記載の電子部品。
（付記４） 前記基板は、前記第１部位及び前記第２部位の上方に設けられた電極を更に備え、
前記第１端子及び前記第２端子は、前記電極の上方に設けられ、前記電極を通じて電気的に接続されることを特徴とする付記１乃至３のいずれかに記載の電子部品。
（付記５） 前記第１端子の先端が、前記第２端子の先端よりも高い位置にあることを特徴とする付記１乃至４のいずれかに記載の電子部品。
（付記６） 基板に、第１熱伝導率を有する第１部位を形成する工程と、
前記基板に、前記第１熱伝導率よりも低い第２熱伝導率を有する第２部位を形成する工程と、
前記基板の、前記第１部位が形成される領域の上方に、第１導体材料を用いて第１端子を形成する工程と、
前記基板の、前記第２部位が形成される領域の上方に、前記第１導体材料を用いて第２端子を形成する工程と
を含むことを特徴とする電子部品の製造方法。
（付記７） 前記第２部位が形成される領域に、犠牲部を形成し、前記第２端子の形成後、前記犠牲部を除去し、前記第２部位を形成することを特徴とする付記６に記載の電子部品の製造方法。
（付記８） 前記第２部位として、中空部を含む材料を形成することを特徴とする付記６に記載の電子部品の製造方法。
（付記９） 第１熱伝導率を有する第１部位と、前記第１熱伝導率よりも低い第２熱伝導率を有する第２部位とを備える基板と、
前記第１部位の上方に設けられ、第１導体材料が用いられた第１端子と、
前記第２部位の上方に設けられ、前記第１導体材料が用いられた第２端子と
を含む第１電子部品の、前記第１端子及び前記第２端子の側を、第２電子部品の第３端子の側に対向させる工程と、
前記第２電子部品に対向させた前記第１電子部品の、前記第１端子及び前記第２端子の側とは反対の側から加熱を行い、前記第１端子を前記第２端子に対して選択的に溶融して前記第３端子と接合し、前記第１電子部品と前記第２電子部品とを電気的に接続する工程と、
前記第１電子部品と電気的に接続された前記第２電子部品を用いて、前記第１電子部品の試験を行う工程と
を含むことを特徴とする電子装置の製造方法。
（付記１０） 前記第１電子部品と前記第２電子部品とを対向させる工程前に、前記第１電子部品の、前記第１端子及び前記第２端子の側とは反対の側から加熱を行い、前記第１端子を前記第２端子に対して選択的に溶融する工程を更に含むことを特徴とする付記９に記載の電子装置の製造方法。
（付記１１） 前記第２端子に対して選択的に溶融した前記第１端子の先端が、前記第２端子の先端よりも高い位置にあることを特徴とする付記１０に記載の電子装置の製造方法。
（付記１２） 前記試験後に、前記第１端子と前記第３端子とを分離し、前記第１電子部品を前記第２電子部品から取り外す工程と、
前記第２電子部品から取り外した前記第１電子部品の、前記第１端子及び前記第２端子の側を、第３電子部品の第４端子の側に対向させる工程と、
前記第３電子部品に対向させた前記第１電子部品の加熱を行い、前記第２端子を溶融して前記第４端子と接合し、前記第１電子部品と前記第３電子部品とを電気的に接続する工程と
を含むことを特徴とする付記９乃至１１のいずれかに記載の電子装置の製造方法。
（付記１３） 第１熱伝導率を有する第１部位と、前記第１熱伝導率よりも低い第２熱伝導率を有する第２部位とを備える基板と、
前記第１部位の上方に設けられ、第１導体材料が用いられた第１端子と、
前記第２部位の上方に設けられ、前記第１導体材料が用いられた第２端子と
を含む第１電子部品と、
前記基板の、前記第１端子及び前記第２端子の側に設けられ、前記第１端子と接合された第３端子を含む第２電子部品と
を有し、
前記第２端子の先端と前記第２電子部品とは離れていることを特徴とする電子装置。
（付記１４） 第１熱伝導率を有する第１部位と、前記第１熱伝導率よりも低い第２熱伝導率を有する第２部位とを備える基板と、
前記第１部位の上方に設けられ、第１導体材料が用いられた第１端子と、
前記第２部位の上方に設けられ、前記第１導体材料が用いられた第２端子と
を含む第１電子部品と、
前記基板の、前記第１端子及び前記第２端子の側に設けられ、前記第２端子と接合された第４端子を含む第３電子部品と
を有し、
前記第１端子の先端と前記第３電子部品とは離れていることを特徴とする電子装置。
１，１Ａ，１Ｂ，１Ｃ，１Ｄ，５０，２００Ａ，２００Ｂ，３００Ａ，３００Ｂ 電子部品
１０，１０Ａ，１０Ｂ，１０Ｃ，２１０Ａ，２１０Ｂ 基板
１０ａ，１０Ａａ，１０Ｂａ，４０ａ，５０ａ 表面
１０ｂ，１０Ａｂ，１０Ｂｂ，４０ｂ 裏面
１１，１１ａ，１１ｂ，８６ａ，８６ｂ，９８ａ，９８ｂ，１１６ａ，１１６ｂ，１２４ａ，１２４ｂ，２１１Ａ，２１１Ｂ 電極
１２，１３，８４，８５，９６，９７，１１４，１１５，１２２，１２３ 部位
１２Ａ，１２Ｂ 中実部
１３Ａ 中空部
１３Ａａ 犠牲部
１３Ｂ 間隙部
１３Ｂａ 間隙
２０，３０，４２，４４，５３，８７，８８，９９，１００，１１２ａ，１１７，１１８，１２５，１２６，２２０Ａ，２２０Ｂ，３２０Ａ，３２０Ｂ，５３１ 端子
２１，３１，２２１Ｂ 柱状電極
２１ａ，３１ａ ピラー電極
２１ｂ，３１ｂ バリア層
２２，２２Ｄ，３２，３２Ｄ，９２ａ，２２２Ａ，２２２Ｂ 半田
４０，５１０，５２０，５３０ 試験用基板
４３ 導体パターン
６０，６０Ａ，６０Ｂ，６０Ｄ，４００Ａ，４００Ｂ 電子装置
７０ 基本構造部
７１，７２ 絶縁層
７１ａ，７４ａ，７４ｂ 開口部
７３ シード層
７４ レジスト
５１１ プローブピン
５２１ マイクロプローブ
８０，９２，１１２ 半導体チップ
８１ 半導体基板
８１ａ 素子分離領域
８２，１１３ 配線層
８２ａ，９１ａ，１１３ａ，１２１ａ 導体部
８２ｂ，９１ｂ，１１３ｂ，１２１ｂ 絶縁部
８３ ＭＯＳトランジスタ
８３ａ ゲート絶縁膜
８３ｂ ゲート電極
８３ｃ ソース領域
８３ｄ ドレイン領域
８３ｅ スペーサ
９０Ａ，９０Ｂ，１１０ 半導体パッケージ
９１ パッケージ基板
９３ 封止層
９４ ダイアタッチ材
９５ ワイヤ
１０１ アンダーフィル材
１１１ 樹脂層
１２０ 回路基板

Claims (9)

  1. 第１熱伝導率を有する第１部位と、前記第１熱伝導率よりも低い第２熱伝導率を有する第２部位とを備え、内部に導体部又は電子素子が設けられた基板と、
    前記基板の、前記第１部位の上方に設けられ、前記基板の内部に設けられた導体部又は電子素子と電気的に接続され、他の電子部品との接合時の加熱により溶融する第１導体材料が用いられた第１端子と、
    前記基板の、前記第２部位の上方に設けられ、前記基板の内部に設けられた導体部又は電子素子と電気的に接続され、前記第１導体材料が用いられた第２端子と
    を含むことを特徴とする電子部品。
  2. 前記第１部位は、前記基板の中実部であり、
    前記第２部位は、前記基板内に設けられた中空部を含むことを特徴とする請求項１に記載の電子部品。
  3. 前記第２部位は、平面視で、前記第２端子と同じか又は前記第２端子よりも大きな形状を有することを特徴とする請求項１又は２に記載の電子部品。
  4. 前記基板は、前記第１部位及び前記第２部位の上方に設けられた電極を更に備え、
    前記第１端子及び前記第２端子は、前記電極の上方に設けられ、前記電極を通じて電気的に接続されることを特徴とする請求項１乃至３のいずれかに記載の電子部品。
  5. 前記第１端子の先端が、前記第２端子の先端よりも高い位置にあることを特徴とする請求項１乃至４のいずれかに記載の電子部品。
  6. 第１熱伝導率を有する第１部位と、前記第１熱伝導率よりも低い第２熱伝導率を有する第２部位とを備える基板と、
    前記第１部位の上方に設けられ、第１導体材料が用いられた第１端子と、
    前記第２部位の上方に設けられ、前記第１導体材料が用いられた第２端子と
    を含む第１電子部品の、前記第１端子及び前記第２端子の側を、第２電子部品の第３端子の側に対向させる工程と、
    前記第２電子部品に対向させた前記第１電子部品の、前記第１端子及び前記第２端子の側とは反対の側から加熱を行い、前記第１端子を前記第２端子に対して選択的に溶融して前記第３端子と接合し、前記第１電子部品と前記第２電子部品とを電気的に接続する工程と、
    前記第１電子部品と電気的に接続された前記第２電子部品を用いて、前記第１電子部品の試験を行う工程と
    を含むことを特徴とする電子装置の製造方法。
  7. 前記第１電子部品と前記第２電子部品とを対向させる工程前に、前記第１電子部品の、前記第１端子及び前記第２端子の側とは反対の側から加熱を行い、前記第１端子を前記第２端子に対して選択的に溶融する工程を更に含むことを特徴とする請求項６に記載の電子装置の製造方法。
  8. 前記第２端子に対して選択的に溶融した前記第１端子の先端が、前記第２端子の先端よりも高い位置にあることを特徴とする請求項７に記載の電子装置の製造方法。
  9. 前記試験後に、前記第１端子と前記第３端子とを分離し、前記第１電子部品を前記第２電子部品から取り外す工程と、
    前記第２電子部品から取り外した前記第１電子部品の、前記第１端子及び前記第２端子の側を、第３電子部品の第４端子の側に対向させる工程と、
    前記第３電子部品に対向させた前記第１電子部品の加熱を行い、前記第２端子を溶融して前記第４端子と接合し、前記第１電子部品と前記第３電子部品とを電気的に接続する工程と
    を含むことを特徴とする請求項６乃至８のいずれかに記載の電子装置の製造方法。
JP2015199033A 2015-10-07 2015-10-07 電子部品及び電子装置の製造方法 Expired - Fee Related JP6610144B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015199033A JP6610144B2 (ja) 2015-10-07 2015-10-07 電子部品及び電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015199033A JP6610144B2 (ja) 2015-10-07 2015-10-07 電子部品及び電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017073453A JP2017073453A (ja) 2017-04-13
JP6610144B2 true JP6610144B2 (ja) 2019-11-27

Family

ID=58538344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015199033A Expired - Fee Related JP6610144B2 (ja) 2015-10-07 2015-10-07 電子部品及び電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP6610144B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3285294B2 (ja) * 1995-08-08 2002-05-27 太陽誘電株式会社 回路モジュールの製造方法
JP3050172B2 (ja) * 1997-06-27 2000-06-12 日本電気株式会社 フリップチップｉｃの検査方法及び検査用基板
JP5434306B2 (ja) * 2008-10-31 2014-03-05 日本電気株式会社 半導体装置及び半導体装置の製造方法
DE112014001274T5 (de) * 2013-03-13 2015-12-17 Ps4 Luxco S.A.R.L. Halbleitervorrichtung

Also Published As

Publication number Publication date
JP2017073453A (ja) 2017-04-13

Similar Documents

Publication Publication Date Title
JP6263573B2 (ja) 積層電子デバイスとその製造方法
US11495556B2 (en) Semiconductor structure having counductive bump with tapered portions and method of manufacturing the same
US8536714B2 (en) Interposer, its manufacturing method, and semiconductor device
KR100520660B1 (ko) 반도체 웨이퍼와 반도체장치 및 그 제조방법
JP4199588B2 (ja) 配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法
US8703539B2 (en) Multiple die packaging interposer structure and method
US8242383B2 (en) Packaging substrate with embedded semiconductor component and method for fabricating the same
JP2005209689A (ja) 半導体装置及びその製造方法
JP2007317979A (ja) 半導体装置の製造方法
TWI493672B (zh) 半導體裝置、電子裝置及半導體裝置之製造方法
JP2017152646A (ja) 電子部品、電子装置及び電子機器
JPWO2012137714A1 (ja) 半導体装置および半導体装置の製造方法
US20120313238A1 (en) Semiconductor chip package assembly and method for making same
JP2009194113A (ja) 集積半導体装置
JP2011155149A (ja) 配線基板及びその製造方法並びに半導体パッケージ
JPH07201864A (ja) 突起電極形成方法
JP2013197263A (ja) 半導体装置の製造方法
JP6610144B2 (ja) 電子部品及び電子装置の製造方法
KR101758999B1 (ko) 반도체 디바이스 및 그 제조 방법
JP6252360B2 (ja) 配線基板の製造方法
JP6210533B2 (ja) プリント基板およびその製造方法
JP2018088505A (ja) 半導体装置およびその製造方法
JP2021197431A (ja) 半導体装置の製造方法
JP2021022604A (ja) 電子装置、および電子装置の製造方法
KR100771675B1 (ko) 패키지용 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190426

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190426

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191014

R150 Certificate of patent or registration of utility model

Ref document number: 6610144

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees