WO2005076319A2 - Halbleiterbauteil mit einem halbleiterchipstapel auf einer umverdrahtungsplatte und herstellung desselben - Google Patents

Halbleiterbauteil mit einem halbleiterchipstapel auf einer umverdrahtungsplatte und herstellung desselben Download PDF

Info

Publication number
WO2005076319A2
WO2005076319A2 PCT/DE2005/000175 DE2005000175W WO2005076319A2 WO 2005076319 A2 WO2005076319 A2 WO 2005076319A2 DE 2005000175 W DE2005000175 W DE 2005000175W WO 2005076319 A2 WO2005076319 A2 WO 2005076319A2
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
semiconductor chip
areas
rewiring
external contact
Prior art date
Application number
PCT/DE2005/000175
Other languages
English (en)
French (fr)
Other versions
WO2005076319A3 (de
Inventor
Christian Birzer
Jens Pohl
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to US10/588,401 priority Critical patent/US7521809B2/en
Publication of WO2005076319A2 publication Critical patent/WO2005076319A2/de
Publication of WO2005076319A3 publication Critical patent/WO2005076319A3/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0293—Individual printed conductors which are adapted for modification, e.g. fusable or breakable conductors, printed switches
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the invention relates to a semiconductor component with a semiconductor chip stack on a rewiring plate which carries the semiconductor chip stack on its upper side and has an umwiring structure which is electrically connected to the contact surfaces of the semiconductor chips of the semiconductor chip stack.
  • the invention further relates to a method for producing such a semiconductor component.
  • Multichip modules are determined and can be used in memory modules (SIMM, single in-line memory module) or in double-sided memory modules (DIMM, dual in-line memory module).
  • these memory modules have a base in the form of a printed circuit board.
  • This printed circuit board has a rewiring structure on which contact connection areas for flipchip contacts and contact connection areas for bond wire connections are arranged.
  • the semiconductor chip stack is formed in that a semiconductor chip with flip chip contacts and a semiconductor chip with bondable contact areas are stacked on one another with their rear sides.
  • the flipchip contacts are connected directly to the rewiring structure and the stacked semiconductor chip is coupled to the rewiring structure via bonding wires, the associated contact pads for the semiconductor chips are connected together on the printed circuit board via rewiring lines.
  • a disadvantage of such a component is that after the electrical connections have been made, the semiconductor chips of the semiconductor chip stack can only be checked together. An error display during the test therefore does not provide a reliable statement as to which of the components has caused a technical failure, since the error can no longer be clearly assigned.
  • This disadvantage has an aggravating effect on production analyzes, error frequency investigations and process optimization, since after bonding only statements about the properties of the stack are possible. Unreliability in the contacting can neither be assigned to a single bond connection nor to a single connection with a flipchip contact.
  • US-6,071,754 discloses a similar stacking of two semiconductor chips as US-6,007,752.
  • the underside of the semiconductor plate is provided with a further rewiring structure. Through contacts are also provided to this underside rewiring structure. Nevertheless, the problem is not solved that the semiconductor chips connected to the rewiring structures on the top and bottom of the rewiring substrate or the printed circuit board can no longer be tested individually.
  • the object of the invention is to create a semiconductor component with a semiconductor chip stack, in which even after the individual semiconductor chips of the semiconductor chip stack have been connected to the rewiring structures of a rewiring the substrate of the functions of the individual semiconductor chips can be checked, and malfunctions can be clearly assigned without affecting the manufacturing costs, so that with the same manufacturing effort, an increased reliability of semiconductor components with semiconductor chip stacks is achieved.
  • a semiconductor component with a semiconductor chip stack is created on a rewiring board.
  • the underside of the rewiring plate also forms the underside of the semiconductor component.
  • At least one external contact surface is arranged on this underside, which has a plurality of external contact surface regions that are spatially separated from one another.
  • the individual external contact area areas are assigned to the individual semiconductor chips of the semiconductor chip stack.
  • the spatially separated external contact area areas of an individual external contact area are electrically connected via a common external contact.
  • This semiconductor component has the advantage that prior to the application of external contacts to the external contact area areas of an individual external contact area of each semiconductor chip of the semiconductor chip stack, individual testing can be carried out within the semiconductor component.
  • the number of semiconductor chips is not limited to two semiconductor chips in the stack, but, depending on the size of the external contact area, a plurality of spatially separated external contact area areas can be provided in order to individually test a corresponding number of semiconductor chips in a semiconductor chip stack.
  • the size of a measuring probe also determines the possible number of stackable semiconductor chips, because the spatial expansion of the measuring probe provides for a minimum size for each of the outer contact area areas. With the currently available miniaturization of measuring probes and the technically meaningful sizes of external contact areas, up to six external contact area areas of an external contact area can be spatially separated from one another, so that up to six stacked semiconductor chips individually follow over the external contact area area
  • Completion of the semiconductor device can be tested.
  • the attachment of external contacts can only take place after the test, however the attachment of external contacts to spatially separated external contact area areas is technically less problematic than the internal wiring of contact areas of semiconductor chips with corresponding rewiring structures of a U wiring printed circuit board.
  • the redistribution board has a redistribution structure on its upper side, which has contact connection areas in its center for connecting a semiconductor chip with flipchip contacts.
  • the edge area of the rewiring plate which surrounds the center, can have contact connection areas for bond connection to one or more stacked semiconductor chips.
  • Another advantage of such a semiconductor component is that it has a very compact chip stack, because the back of the stacked semiconductor chip to be provided with bond connections can be positioned on the back of the first semiconductor chip with flip chip contacts. With such a technology, the memory capacity of both a SIMM module and a DIMM module can be approximately doubled.
  • the rewiring plate has a rewiring structure in the center of its upper side for attaching a rear side of a lower semiconductor chip.
  • the redistribution structure in the edge regions of the redistribution board has contact connection areas for bond connections to the upper sides of the stacked semiconductor chips and the lower semiconductor chips.
  • Rewiring leads to the through contacts, which can be provided both on the top and on the bottom of the rewiring plate, in order to ensure a connection of external contact area regions to the associated or corresponding contact connection areas of the individual semiconductor chips.
  • the semiconductor chips of a stack have contact areas on their active upper sides, which are connected to the contact connection areas on the upper side of the rewiring plate via flip chip contacts and / or bond connections.
  • the previous technologies can be used for such a bond connection, the semiconductor component according to the invention having the advantage that each individual one of these bond connections can still be tested after the bond connections have been embedded in a plastic housing compound.
  • Another aspect of the invention relates to a panel or a rewiring substrate strip which has component positions with semiconductor components arranged in rows and columns. These semiconductor components are structured in such a way that they have chip stacks on the top of the panel in the semiconductor component positions, which have corresponding stacks Connections are connected to a rewiring structure on the upper side of the panel and which have external contact areas on the lower side, which form spatially separate external contact area regions, which correspond to the semiconductor chips in the semiconductor chip stack of the semiconductor component.
  • Such a benefit has the advantage that, for several semiconductor components, a uniform plastic cover can be applied to the benefit, which covers several semiconductor component positions. Even after covering several semiconductor component positions with plastic, individual testing of the individual semiconductor chips of a stack of semiconductor chips on the panel or the rewiring substrate strip is possible.
  • a method for producing and testing a panel with semiconductor components arranged in rows and columns with semiconductor chip stacks has the following method steps.
  • a circuit carrier with rewiring lines is produced in the form of a rewiring plate, which are electrically connected via vias and contact connection areas on the top side of the circuit board to external contact area areas on the underside of the circuit board.
  • the outer contact area areas are structured in such a way that a plurality of outer contact area areas are provided for the attachment of a single external contact.
  • the outer contact area regions are spatially separated, but are not arranged close to one another, so that a single external contact can electrically connect them to one another.
  • the circuit carrier in the area of the semiconductor component positions can then be covered with a plastic compound.
  • This covering has the advantage that in the subsequent test method, the sensitive electrical connections between the rewiring structure of the rewiring board and the individual semiconductor chips in the semiconductor chip stack are already massively protected by the plastic cover.
  • the individual semiconductor chips of a semiconductor chip stack are then tested via the corresponding external contact area regions on the underside of the circuit carrier.
  • the test of each individual semiconductor chip from the underside of the panel can be carried out individually for each individual semiconductor chip due to the special structure of the spatial arrangement of the external contact area regions. After testing, the defective semiconductor components can be marked so that they and their faults can be checked individually.
  • the present invention enables a stacked semiconductor chip to be subsequently connected.
  • the invention results in components for a so-called ball-grid-array (BGA) design.
  • the semiconductor component has a grid-shaped arrangement of external contacts in the form of solder balls, solder balls or solder bumps on its underside.
  • the underside with the external contacts is carried by a rewiring plate, on which a stack of semiconductor chips can be located, which can be arranged differently in this invention.
  • a combination of different semiconductor chips can be connected to the external contacts with the rewiring plate.
  • These semiconductor chips in a stack can be based on flip technology and / or on semiconductors with bond wire connection.
  • a stack can also have only semiconductor chips that are based only on bond wire connections.
  • semiconductor chips can be provided which are stacked in that they are arranged next to one another on their side edges and are connected to the external contacts of the rewiring plate via the side edges.
  • These different structures are also called flip-chip wirebond stack, wirebond-wirebond stack, and / or side-by-side multichip package (SSMCP) in semiconductor technology.
  • SSMCP side-by-side multichip package
  • the invention advantageously enables the electrical connection to the external contacts to be designed in such a way that the chips defy the completion of the semiconductor component. risch are not yet connected to each other and can thus be individually tested electrically from the outside from the underside of the semiconductor component. These connections of the individual lines to the individual chips are only realized via the external contacts in the form of solder balls, solder balls or solder bumps. This has the advantages:
  • the semiconductor chips can initially be tested completely separately from one another without influencing one another.
  • a baseband chip and a DRAM chip, or an analog chip and a digital chip can be tested completely isolated from one another and individually, even though they are already fully packaged in the component housing. Testing can even be carried out on a panel or a substrate strip on which several components are present in groups under a plastic cover, even before this substrate strip or the panel is separated into individual semiconductor components.
  • FIG. 1 shows a schematic plan view of a rewiring plate of a semiconductor component, according to a first embodiment of the invention, for stacking two semiconductor chips;
  • FIG. 2 shows a schematic plan view of a rewiring plate of a semiconductor component, according to a second embodiment of the invention, for stacking four semiconductor chips;
  • FIG. 3 shows a schematic plan view of a rewiring plate of a semiconductor component, according to a third embodiment of the invention.
  • FIG. 4 shows a schematic top view of a rewiring board with stacked semiconductor chips according to FIG. 3,
  • FIG. 5 shows a schematic cross section through a semiconductor component with a semiconductor chip stack according to the first embodiment of the invention according to FIG. 1 with the possibility of testing the stacked semiconductor chips of the semiconductor chip stack individually;
  • FIG. 6 shows a schematic cross section of the semiconductor component according to FIG. 5 after attaching external contacts on the underside of the semiconductor component.
  • FIG. 1 shows a schematic plan view of a redistribution board 2 of a semiconductor component according to a first embodiment of the invention for stacking two semiconductor chips.
  • the plan view depicted in FIG. 1 is only a partial view of the top side 25 of the rewiring plate 2.
  • the rewiring structures 15 on the top side 25 of the rewiring plate 2 are shown in FIG. 1 with solid lines.
  • the redistribution structures on the underside of the redistribution board 2 are shown with hatched hatched areas. Accordingly, two types of contact pads 16 and 20 are shown on the top 25 of the rewiring plate 2.
  • the larger contact connection areas 20 are arranged in an edge region 17 of the upper side 25 of the rewiring plate and are used for attaching bond wire connections. They currently have a length of approximately 150 ⁇ m and a width in the range from 70 to 100 ⁇ m in order to accommodate correspondingly thick bond wires on the contact pad 20.
  • the contact connection area 16 has only a diameter of a few 10 micrometers, which is currently approximately 60 to 80 ⁇ m and serves to connect flipchip contacts to the rewiring structure 15 on the top side 25 of the rewiring plate 2.
  • Separate rewiring lines 26 lead from the contact connection areas 16 and 20 to through contacts 24, which electrically connect the rewiring structure 15 on the upper side 25 of the rewiring plate 2 with the rewiring structures 15 Connect on the underside of the rewiring plate 2.
  • the rewiring lines 26 for the contact pads 16 and 20 are also separated from one another on the underside of the rewiring plate 2. They are also not electrically connected to one another by the external contact surface 5 arranged on the underside. Rather, they are connected to spatially separated external contact area regions 6 and 7, which are separated by a gap 29.
  • the gap 29 has a distance a between an external contact area 6, which corresponds to the contact pad 16 for flipchip contacts, and the contact area 7, which corresponds to the contact pad 20 for bond wire connections.
  • the two outer contact area regions 6 and 7 are also electrically separated from one another by the distance a, so that the semiconductor chips in the chip stack can be tested individually. After the test, a lonely external contact can then be applied to the external contact surface areas 6 ′′ and 7 of the external contact surface 5, which provides an electrical connection.
  • FIG. 2 shows a schematic plan view of a redistribution board 2 of a semiconductor component according to a second embodiment of the invention for stacking four semiconductor chips. Components with the same functions as in FIG. 1 are identified by the same reference symbols and are not discussed separately.
  • FIG. 2 shows a corner area of the upper side 25 of the rewiring plate 2. Three contact connection areas 20 for attaching bond wire connections are arranged on this corner area, so that it is possible to borrow three stacked semiconductor chips for bond wire connections via these contact connection areas 20 with the external contact area areas 7, 8 and 9 on the underside of the To connect the rewiring plate 2 via the through contacts 24.
  • the lowermost semiconductor chip can have flipchip contacts which are arranged on contact connection areas 16 for flipchip contacts, which are located below the semiconductor chip stack 1, the outer contour of which is marked by the dashed line 30.
  • four semiconductor chips of a semiconductor chip stack can be tested individually and individually via the external contact area regions 6, 7, 8 and 9 via the redistribution board 2 of the second embodiment of the invention, their contact areas not shown here being electrically connected to one another only when external contacts are attached become.
  • FIG. 3 shows a schematic plan view of a rewiring board 2 of a semiconductor component 4, according to a third embodiment of the invention.
  • FIG. 3 shows an edge region 17 of the rewiring plate 2 and the position of the edges 30, 31, 32 and 33 of stacked semiconductor chips 10, 11, 12 and 13 in relation to one another.
  • the top 25 of the rewiring plate 2 is indicated by solid lines.
  • An edge side of a lowermost semiconductor chip 10 is marked with a dashed line 30, this semiconductor chip 10 being applied to the upper side 25 of the rewiring plate 2 in a materially bonded manner.
  • a contact surface 27 is likewise marked with a dashed line on the top side 23 of the semiconductor chip 10 in FIG. 3.
  • a bond connection 21, which is also marked with dashed lines, can thus be arranged from the contact area 27 of the semiconductor chip 10 to the contact connection area 20 on the upper side 25 of the rewiring plate 2.
  • the edge of the next stacked semiconductor chip 12 is marked with a dash-and-dot line 32 and set back to such an extent that the contact surface 27 of the semiconductor chip 11 underneath remains freely accessible. It is thus possible to connect the contact area 27 of the semiconductor chip 11 marked with a dash-dotted line to a contact connection area 20 via a bond connection 21 marked with a dash-dotted line.
  • the side edge of the fourth semiconductor chip 13 of this stack is marked by a three-dot chain line 33 and has a contact area 27 on the semiconductor chip 13, which is also marked with a three-dot chain line and via a corresponding bond connection 21 with a corresponding contact pad 20 on the top 25 of
  • Rewiring plate 2 is connected.
  • the four contact pads 20 shown on the top 25 of the rewiring plate 2 are connected via four through contacts 24 to the four outer contact area regions 6, 7, 8 and 9 of an outer contact surface 5 on the underside of the rewiring plate 2.
  • the structure on the underside of the rewiring plate 2 is again identified by dashed, hatched areas.
  • the semiconductor stack is cast into a plastic mass, which is not shown in FIG. 3, so that only the underside of the rewiring plate 2 is accessible for a test. Due to the arrangement of the invention Rewiring structures 15 make it possible to test each semiconductor chip 10 to 13 of the stack 1 of this semiconductor component 4 individually, even after bonding and also after applying the plastic compound.
  • FIG. 4 shows a schematic plan view of a rewiring board 2 with four stacked semiconductor chips 10, 11, 12 and 13, similar to that in FIG. 3. Components with the same functions as in FIG. 3 are identified by the same reference symbols and are not discussed separately. The difference from FIG. 3 is that the lowermost semiconductor chip 10, the edge of which is identified by dashed line 30, does not require any bond connections, but via flip chip contacts with corresponding contact connection areas 16, which are arranged under the semiconductor chip stack 1 on the top side 25 of the rewiring plate 2 are connected.
  • the three upper stacked semiconductor chips 11, 12 and 13 are in turn arranged so as to be staggered with their edge sides in such a way that their contact surfaces 27 can be connected via bond connections 21 to the corresponding contact connection surfaces 20 in the edge region 17 of the top side 25 of the rewiring plate 2.
  • the external contact area 5 on the underside of the rewiring plate 2 is again divided into four external contact area areas 6, 7, 8 and 9, the external contact area area 6 being reserved for connection to the flip chip contacts of the lowermost semiconductor chip 10.
  • the uppermost semiconductor chip 13 can have a larger active upper side 23 than in FIG. 3.
  • FIG. 5 shows a schematic cross section through a semiconductor component 4 with semiconductor chip stack 1 according to the first embodiment of the invention according to FIG. 1 with the possibility of individually testing the stacked semiconductor chips 10 and 11 of the semiconductor chip stack 1.
  • the semiconductor chip 10 has an active upper side 23 with contact areas 27 which are equipped with flipchip contacts 18. These flip-chip contacts 18 are partially connected via through contacts 24 of the rewiring plate 2 to external contact area regions 6 on the underside 3 of the rewiring plate 2.
  • On the rear side 22 of the lower semiconductor chip 10 another semiconductor chip 11 is stacked with its rear side 22, which has an upper side 23 with contact areas 27 in the edge region of the semiconductor chip 11.
  • These contact areas 27 of the semiconductor chip 11 are connected via bond connections 21 to corresponding contact connection areas 20 on the upper side 25 of the rewiring board 2.
  • the contact connection areas 27 of the upper semiconductor chip 11 are assigned to individual external contact areas 5 in external contact area regions 7.
  • the outer contact area regions 6 and 7 are arranged electrically separated from one another at a distance a on the underside 3 of the rewiring plate 2, so that a continuous gap 29 ensures that the contact areas 27 of the upper semiconductor component 11 can be tested via the outer contact area regions 7 and that Contact areas 27 of the lower semiconductor chip 10 can be checked electrically via the external contact area areas 6. This review is also still possible if, as shown in FIG. 5, the semiconductor chip stack 1 is cast into a plastic compound 28.
  • FIG. 6 shows a schematic cross section of the semiconductor component 4 according to FIG. 5 after the application of external contacts 14 on the underside 3 of the semiconductor component 4.
  • Components with the same functions as in FIG. 5 are identified by the same reference symbols and are not discussed separately.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbauteil (4) mit einem Halbleiterchipstapel (1) auf einer Umverdrahtungsplatte (2). Auf der Unterseite (3) ist eine Außenkontaktfläche (5) angeordnet, die mehrere voneinander räumlich getrennte Außenkontaktflächen-Bereiche (6, 7) aufweist. Die einzelnen Außenkontaktflächen-Bereiche (6, 7) sind den einzelnen Halbleiterchips (10, 11) des Halbleiterchipstapels (1) zugeordnet, wobei die Außenkontakt-Bereiche (6, 7) einer einzelnen Außenkontaktfläche (5) einen gemeinsamen Außenkontakt (14) aufweisen, der die Außenkontaktflächen-Bereiche (6, 7) elektrisch verbindet.

Description

Beschreibung
Halbleiterbauteil mit einem Halbleiterchipstapel auf einer Umverdrahtungsplatte und Herstellung desselben
Die Erfindung betrifft ein Halbleiterbauteil mit einem Halbleiterchipstapel auf einer Umverdrahtungsplatte, die auf ihrer Oberseite den Halbleiterchipstapel trägt und eine üm- verdrahtungsstruktur aufweist, die mit den Kontaktflächen der Halbleiterchips des Halbleiterchipstapels elektrisch in Verbindung steht. Ferner betrifft die Erfindung ein Verfahren zur Herstellung eines derartigen Halbleiterbauteils.
Aus der Druckschrift US 5,973,403 ist ein derartiges Bauteil für ein Stapeln von zwei Halbleiterchips bekannt, die für
Multichipmodule (MCM) bestimmt sind und in einseitig bestückte Speichermodule (SIMM, single in-line memory module) oder in doppelseitig bestückten Speichermodulen (DIMM, dual in- line memory module) einsetzbar sind. Dazu weisen diese Spei- chermodule eine Basis in Form einer Leiterplatte auf. Diese Leiterplatte weist eine Umverdrahtungsstruktur auf, auf der Kontaktanschlussflächen für Flipchip-Kontakte und Kontaktanschlussflächen für Bonddrahtverbindungen angeordnet sind.
Der Halbleiterchipstapel wird in diesem Stand der Technik dadurch gebildet, dass ein Halbleiterchip mit Flipchip-Kontakten und ein Halbleiterchip mit bondbaren Kontaktflächen mit ihren Rückseiten aufeinander gestapelt sind. Dabei werden die Flipchip-Kontakte unmittelbar mit der Umverdrahtungsstruktur verbunden und der gestapelte Halbleiterchip wird über Bonddrähte mit der Umverdrahtungsstruktur gekoppelt, wobei die zugehörigen Kontaktanschlussflächen für die Halbleiterchips auf der Leiterplatte über Umverdrahtungsleitungen zusammengeschlossen sind.
Ein Nachteil eines derartigen Bauteils liegt darin, dass nach dem Herstellen der elektrischen Verbindungen die Halbleiterchips des Halbleiterchipstapels nur noch gemeinsam geprüft werden können. Eine Fehleranzeige bei der Prüfung liefert somit keine zuverlässige Aussage, welches der Bauteile ein technisches Versagen verursacht hat, da der Fehler nicht mehr eindeutig zugeordnet werden kann. Dieser Nachteil wirkt sich erschwerend bei Fertigungsanalysen, Fehlerhäufigkeitsuntersuchungen und Prozessoptimierung aus, da nach einem Bonden lediglich Aussagen über die Eigenschaften des Stapels möglich sind. Unzuverlässigkeiten in der Kontaktierung können weder einer einzelnen Bondverbindung noch einer einzelnen Verbindung mit einen Flipchip-Kontakt zugeordnet werden.
Die Druckschrift US-6,071,754 offenbart eine ähnliche Stapelweise von zwei Halbleiterchips wie die Druckschrift US- 6,007,752. Zur Verbindung von Kontaktanschlussflächen beider Halbleiterchiparten wird dort die Unterseite der Halbleiterplatte mit einer weiteren Umverdrahtungsstruktur versehen. Außerdem werden Durchkontakte zu dieser unterseitigen Umverdrahtungsstruktur vorgesehen. Dennoch wird nicht das Prob- lern gelöst, dass die mit den Umverdrahtungsstrukturen auf der Oberseite und der Unterseite des Umverdrahtungssubstrats bzw. der Leiterplatte verbundenen Halbleiterchips nicht mehr einzeln prüfbar sind.
Aufgabe der Erfindung ist es, ein Halbleiterbauteil mit einem Halbleiterchipstapel zu schaffen, bei dem auch noch nach einem Verbinden der einzelnen Halbleiterchips des Halbleiterchipstapels mit den Umverdrahtungsstrukturen eines Umverdrah- tungssubstrats die Funktionen der einzelnen Halbleiterchips prüfbar sind, und Fehlfunktionen eindeutig zugeordnet werden können, ohne die fertigungstechnischen Kosten zu beeinträchtigen, sodass bei gleichem Fertigungsaufwand eine erhöhte Zu- verlässigkeit von Halbleiterbauteilen mit Halbleiterchipstapeln erreicht wird.
Gelöst wird diese Au gabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildung der Erfindung ergeben sich aus den abhängigen Ansprüchen.
Erfindungsgemäß wird ein Halbleiterbauteil mit einem Halbleiterchipstapel auf einer Umverdrahtungsplatte geschaffen. Die Unterseite der Umverdrahtungsplatte bildet dabei gleichzeitig die Unterseite des Halbleiterbauteils. Auf dieser Unterseite ist wenigstens eine Außenkontaktfläche angeordnet, die mehrere, voneinander räumlich getrennte Außenkontaktflächen- Bereiche aufweist. Die einzelnen Außenkontaktflächen-Bereiche sind den einzelnen Halbleiterchips des Halbleiterchipstapels zugeordnet. Die voneinander räumlich getrennten Außenkontaktflächen-Bereiche einer einzelnen Außenkontaktfläche stehen über einen gemeinsamen Außenkontakt elektrisch in Verbindung.
Dieses Halbleiterbauteil hat den Vorteil, dass vor einem Auf- bringen von Außenkontakten auf die Außenkontakflächen-Berei- che einer einzelnen Außenkontaktfläche jedes Halbleiterchips des Halbleiterchipstapels innerhalb des Halbleiterbauteils individuell getestet werden kann. Dabei ist die Anzahl der Halbleiterchips nicht auf zwei Halbleiterchips im Stapel be- grenzt, sondern es kann, je nach Größe der Außenkontaktfläche, eine Mehrzahl von räumlich getrennten Außenkontaktflä- chen-Bereichen vorgesehen werden, um entsprechend viele Halbleiterchips in einem Halbleiterchipstapel einzeln zu prüfen. Auch die Größe einer Messsonde entscheidet über die mögliche Anzahl stapelbarer Halbleiterchips, weil die räumliche Ausdehnung der Messsonde eine Mindestgröße für jeden der Außen- kontaktflächen-Bereiche vorsieht. Bei der gegenwärtig verfügbaren Miniaturisierung von Messsonden und den technisch sinnvollen Größen von Außenkontaktflachen, sind bis zu sechs Außenkontaktflächen-Bereiche einer Außenkontaktfläche räumlich voneinander trennbar, sodass bis zu sechs gestapelte Halblei- terchips einzeln über die Außenkontaktflächen-Bereich nach
Fertigstellung des Halbleiterbauteils getestet werden können. Das Anbringen von Außenkontakten kann lediglich erst nach dem Test erfolgen, jedoch ist das Anbringen von Außenkontakten auf räumlich getrennte Außenkontaktflächen-Bereiche technisch weniger problematisch als das interne Verdrahten von Kontaktflächen von Halbleiterchips mit entsprechenden Umverdrahtungsstrukturen einer U verdrahtungsleiterplatte .
In einer bevorzugten Ausführungsfor der Erfindung weist die Umverdrahtungsplatte auf ihrer Oberseite eine Umverdrahtungsstruktur auf, die in ihrem Zentrum Kontaktanschlussflächen zum Anschluss eines Halbleiterchips mit Flipchip-Kontakten aufweist. Der Randbereich der Umverdrahtungsplatte, welcher das Zentrum umgibt, kann Kontaktanschlussflächen für Bondver- bindung zu einem oder mehreren gestapelten Halbleiterchips aufweisen. Durch das Aufteilen der zugehörigen Außenkontakt- flächen auf der Unterseite der Umverdrahtungsplatte in mehrere Außenkontaktflächen-Bereiche einer einzigen Außenkontaktfläche ist es in vorteilhafter Weise möglich, sowohl jeden einzelnen Flipchip-Kontakt mit den zugehörigen Kontaktanschlussflächen zu überprüfen, als auch jede einzelne Bondverbindung zu testen, wenn bereits die Bondverbindungen und der Chipstapel in einer Kunststoffgehäuse asse auf der Oberseite der Umverdrahtungsplatte eingebettet sind.
Ein weiterer Vorteil eines derartigen Halbleiterbauteils ist es, dass es einen sehr kompakten Chipstapel aufweist, weil die Rückseite des mit Bondverrbindungen zu versehenden gestapelten Halbleiterchips auf der Rückseite des ersten Halbleiterchips mit Flipchip-Kontakten positioniert werden kann. Mit einer derartigen Technik kann die Speicherkapazität sowohl eines SIMM-Moduls als auch eines DIMM-Moduls annähernd verdoppelt werden.
In einer weiteren Ausführungsform der Erfindung weist die Umverdrahtungsplatte in dem Zentrum ihrer Oberseite eine Um- Verdrahtungsstruktur für das Anbringen einer Rückseite eines unteren Halbleiterchips auf. Ferner weist die Umverdrahtungsstruktur in den Randbereichen der Umverdrahtungsplatte Kontaktanschlussflächen für Bondverbindungen zu den Oberseiten der gestapelten Halbleiterchips und des unteren Halblei- terchips auf. Bei dieser Art der Stapelung, die mit der Rückseite eines Halbleiterchips beginnt, wird berücksichtigt, dass die nächsthöheren Halbleiterchipstapel einen kleineren Umfang bzw. eine kleinere aktive Oberseite mit Kontaktflächen aufweisen, sodass es möglich ist, die Halbleiterchips des Halbleiterchipstapels ineinander zu schachteln, wobei auf die Randbereiche der jeweiligen Oberseiten der Halbleiterchips und auf die dort angeordneten Kontaktflächen zugegriffen werden kann.
Somit wird es möglich, bei dieser Stapelart, Bondverbindung von den Kontaktflächen der Halbleiterchips des Halbleiterchipstapels zu der Umverdrahtungsstruktur der Umverdrahtungsplatte zu schaffen und von dort aus über Umverdrahtungs- leitungen der Oberseite der Umverdrahtungsplatte und über Durchkontakte zu der Unterseite der Umverdrahtungsplatte und schließlich zu einzelnen Außenkontaktflächen-Bereichen zu gelangen. Über diese können die einzelnen zugeordneten Halbleiterchips individuell geprüft werden. Dabei dienen die Durchkontakte der Umverdrahtungsplatte einem Verbinden der Kontaktanschlussflächen auf der Oberseite der Umverdrahtungsplatte mit den Außenkontaktflächen-Bereichen auf der Unterseite der Umverdrahtungsplatte.
Zu den Durchkontakten führen jeweils Umverdrahtungsleitungen, die sowohl auf der Oberseite als auch auf der Unterseite der Umverdrahtungsplatte vorgesehen werden können, um ein Verbinden von Außenkontaktflächen-Bereichen mit den zugehörigen o- der entsprechenden Kontaktanschlussflächen der einzelnen Halbleiterchips zu gewährleisten.
Die Halbleiterchips eines Stapels weisen auf ihren aktiven Oberseiten Kontaktflächen auf, welche über Flipchip-Kontakte und/oder Bondverbindungen mit den Kontaktanschlussflächen auf der Oberseite der Umverdrahtungsplatte verbunden sind. Für eine derartige Bondverbindung können die bisherigen Technologien eingesetzt werden, wobei das erfindungsgemäße Halbleiterbauteil den Vorteil hat, dass jede Einzelne dieser Bond- Verbindungen noch nach dem Einbetten der Bondverbindungen in eine Kunststoffgehäusemasse getestet werden kann.
Ein weiterer Aspekt der Erfindung betrifft einen Nutzen oder einen Umverdrahtungssubstratstreifen der in Zeilen und Spal- ten angeordnete Bauteilposition mit Halbleiterbauteilen aufweist. Diese Halbleiterbauteile sind derart strukturiert, dass sie auf der Oberseite des Nutzens in den Halbleiterbauteilpositionen Chipstapel aufweisen, die über entsprechende Verbindungen mit einer Umverdrahtungsstruktur auf der Oberseite des Nutzens verbunden sind und die auf der Unterseite Außenkontaktflachen aufweisen, welche voneinander räumlich getrennte Außenkontaktflächen-Bereiche bilden, die mit den Halbleiterchips in dem Halbleiterchipstapel des Halbleiterbauteils korrespondieren. Ein derartiger Nutzen hat den Vorteil, dass gleichzeitig für mehrere Halbleiterbauteile eine einheitliche Kunststoffabdeckung auf den Nutzen aufgebracht werden kann, die mehrere Halbleiterbauteilpositionen abdeckt. Auch noch nach dem Abdecken von mehxeren Halbleiterbauteilpositionen mit Kunststoff ist eine individuelle Testung der einzelnen Halbleiterchips eines Stapels aus Halbleiterchips auf dem Nutzen bzw. dem Umverdrahtungssubstratschreifen möglich.
Ein Verfahren zum Herstellen und Testen eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteils mit Halbleiterchipstapel, weist die nachfolgenden Verfahrensschritte auf.
Zunächst wird in Form einer Umverdrahtungsplatte ein Schaltungsträger mit Umverdrahtungsleitungen hergestellt, die über Durchkontakte und Kontaktanschlussflächen auf der Oberseite des Schaltungsträgers mit Außenkontaktflächen-Bereichen auf der Unterseite des Schaltungsträgers elektrisch verbunden sind. Dazu sind die Außenkontaktflächen-Bereiche derart strukturiert, dass mehrere Außenkontaktflächen-Bereich für das Anbringen eines einzelnen Außenkontaktes vorgesehen sind. Die Außenkontaktflächen-Bereiche sind dazu räumlich getrennt, jedoch nicht nahe beieinander angebracht, so dass ein einzelner Außenkontakt sie elektrisch miteinander verbinden kann. Nach dem Herstellen eines derartig strukturierten Schaltungsträgers wird ein Stapel von Halbleiterchips auf den Schaltungsträger unter Verbinden von Kontaktflächen der Halbleiterchips mit Kontaktanschlussflächen der Oberseite des Schal- tungsträgers aufgebracht. Anschließend kann der Schaltungsträger im Bereich der Halbleiterbauteilpositionen mit einer Kunststoffmasse abgedeckt werden. Dieses Abdecken hat den Vorteil, dass bei dem anschließenden Prüfverfahren die empfindlichen elektrischen Verbindungen zwischen Umverdrah- tungsstruktur der Umverdrahtungsplatte und den einzelnen Halbleiterchips im Halbleiterchipstapel bereits durch die Kunststoffabdeckung massiv geschützt sind. Danach erfolgt ein Testen der einzelnen Halbleiterchips eines Halbleiterchipstapels über die entsprechenden Außenkontaktflächen-Bereiche auf der Unterseite des Schaltungsträgers. Der Test jedes Einzelnen der Halbleiterchips von der Unterseite des Nutzens aus, kann aufgrund der besonderen Struktur der räumlichen Anordnung der Außenkontaktflächen-Bereiche individuell für jeden Einzelnen der Halbleiterchips erfolgen. Nach dem Testen kön- nen die defekten Halbleiterbauteile markiert werden, um sie und ihre Fehler individuell zu überprüfen.
Um aus diesem gestesteten Nutzen nun Halbleiterbauteile herzustellen, sind weitere Schritte erforderlich. Nachdem der Nutzen in der oben beschriebenen Weise hergestellt ist, werden Außenkontakte auf die Außenkontaktflächen-Bereiche unter elektrischem Verbinden der Außenkontaktflächen-Bereiche aufgebracht. Anschließend wird der Nutzen in einzelne Halbleiterbauteile getrennt. Der Vorteil, auf diese Weise Halblei- terbauteile mit Halbleiterchipstapeln herzustellen, ist darin zu sehen, dass trotz des Verpackens von mehreren Halbleiterchipstapeln in einem Nutzen eine individuelle Testung jedes einzelnen Halbleiterchips möglich wird, um genauere Fehleranalysen bei Funktionsdefekten zu verwirklichen.
Zusammenfassend ist festzustellen, dass die vorliegende Er- findung ein nachträgliches Verbinden von gestapelten Halbleiterchips ermöglicht. Insbesondere ergeben sich durch die Erfindung Bauteile für eine so genannte ball-grid-array- (BGA) - Bauform. Bei dieser BGA-Bauform weist das Halbleiterbauteil auf seiner Unterseite eine gittertörmige Anordnung von Außen- kontakten in Form von Lotbällen, Lotkugeln, oder Lothöckern auf. Die Unterseite mit den Außenkontakten wird von einer Umverdrahtungsplatte getragen, auf der sich ein Stapel von Halbleiterchips befinden kann, die bei dieser Erfindung unterschiedlich angeordnet sein können.
So kann eine Kombination aus den unterschiedlichsten Halbleiterchips den Außenkontakten mit der Umverdrahtungsplatte verbunden werden. Diese Halbleiterchip eines Stapels können auf Fliptechnik und/oder auf Halbleitern, mit Bonddrahtver- bindung basieren. Ein Stapel kann auch ausschließlich Halbleiterchips aufweisen, die nur auf Bonddrahtverbindungen basieren. Ferner können Halbleiterchips vorgesehen werden, die dadurch gestapelt werden, dass sie auf ihren Seitenrändern nebeneinander angeordnet sind und über die Seitenränder mit den Außenkontakten der Umverdrahtungsplatte verbunden werden. Diese unterschiedlichen Aufbauten werden auch Flipchip- Wirebond Stack, Wirebond-Wirebond Stack, und/oder Side-by- Side Multichip Package (SSMCP) in der Halbleitertechnik genannt .
Dabei ermöglicht die Erfindung vorteilhaft, dass die elektrische Verbindung zu den Außenkontakten so gestaltet ist, dass die Chips trotzt Fertigstellung des Halbleiterbauteils elekt- risch noch nicht miteinander verbunden sind und somit elektrisch einzeln von außen von der Unterseite des Halbleiterbauteils aus testbar sind. Diese Verbindungen der einzelnen Leitungen zu den Einzelchips werden erst über die Außenkontakte in Form von Lotbällen, Lotkugeln oder Lothöckern verwirklicht. Das hat die Vorteile:
1. Die Halbleiterchips können zunächst komplett getrennt voneinander elektrisch getestet werden, ohne dass sie sich gegenseitig beeinflussen. So kann beispielsweise ein Baseband Chip und ein DRAM-Chip, oder ein Analogchip und ein Digitalchip vollkommen isoliert voneinander und einzeln, obwohl sie bereits in dem Bauteilgehäuse vollständig verpackt sind, getestet werden. Das Testen kann sogar auf einem Nutzen oder einem Substratstreifen erfolgen, auf dem mehrere Bauteile zu Gruppen unter einer Kunststoffabdeckung vorhanden sind, noch bevor dieser Substratstreifen oder der Nutzen in einzelne Halbleiterbauteile aufgetrennt wird.
2. Es ist auch möglich, erst mit dem Aufbringen der Außenkontakte auf die Außenkontaktflächen-Bereiche der Erfindung unterschiedliche Optionen des Halbleiter- bauteils endgültig zu verwirklichen. Dazu wird entweder ein Außenkontakt angebracht wird und damit eine Verbindung zwischen den Halbleiterchips hergestellt wird oder für eine andere Funktionen dieser Außenkontakt dann weggelassen wird. Somit können z.B. be- stimmte Funktionen eines Multichip-Systems erst mit dem Anbringen oder Nichtanbringen von Außenkontakten auf den erfindungsgemäßen Außenkontakt—Bereichen freigeschaltet werden. So kann z.B. ein bestimmter Betriebszustand eines Chips mit dem Einsetzen von gemeinsamen Außenkontakten erreicht werden, wie z.B. bei einem DRAM, das in unterschiedlichen Moden betrieben werden soll, z. B. in einem x4, x8, xlβ oder einem x32-Modus.
Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert .
Figur 1 zeigt eine schematische Draufsicht auf eine Umverdrahtungsplatte eines Halbleiterbauteils, gemäß einer ersten Ausführungsform der Erfindung für ein Stapeln von zwei Halbleiterchips;
Figur 2 zeigt eine schematische Draufsicht auf eine Umverdrahtungsplatte eines Halbleiterbauteils, gemäß einer zweiten Ausführungsform der Erfindung für ein Stapeln von vier Halbleiterchips;
Figur 3 zeigt eine schematische Draufsicht auf eine Umverdrahtungsplatte eines Halbleiterbauteils, gemäß einer dritten Ausführungsform der Erfindung;
Figur 4 zeigt eine schematische Draufsicht auf eine Um- verdrahtungsplatte mit gestapelten Halbleiterchips gemäß Figur 3,
Figur 5 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil mit einem Halbleiterchipstapel gemäß der ersten Ausführungsform der Erfindung nach Figur 1 mit der Möglichkeit, die gestapelten Halbleiterchips des Halbleiterchipstapels einzeln zu testen; Figur 6 zeigt einen schematischen Querschnitt des Halbleiterbauteils gemäß Figur 5 nach Anbringen von Außenkontakten auf der Unterseite des Halbleiterbauteils.
Figur 1 zeigt eine schematische Draufsicht auf eine Umverdrahtungsplatte 2 eines Halbleiterbauteils gemäß einer ersten Ausführungsform der Erfindung für ein Stapeln von zwei Halbleiterchips. Die in Figur 1 abgebildete Draufsicht ist nur eine Teilansicht der Oberseite 25 der Umverdrahtungsplat- te 2. Mit durchgezogenen Linien sind die Umverdrahtungrsstruk- turen 15 auf der Oberseite 25 der Umverdrahtungsplatte 2 in Figur 1 dargestellt. Mit gestrichelt-schraffierten Flächen sind die Umverdrahtungsstrukturen auf der Unterseite der Umverdrahtungsplatte 2 gezeigt. Auf der Oberseite 25 der Um- verdrahtungsplatte 2 sind demnach zwei Arten von Kontaktanschlussflächen 16 und 20 dargestellt.
Die Größeren Kontaktanschlussflächen 20 sind in einem Randbereich 17 der Oberseite 25 der Umverdrahtungsplatte angeordnet und dienen zum Anbringen von Bonddrahtverbindungen. Sie haben gegenwärtig eine Länge von etwa 150 μm und eine Breite im Bereich von 70 bis 100 μm, um entsprechend dicke Bonddrä.hte auf der Kontaktanschlussfläche 20 aufzunehmen. Die Kontakt an- schlussfläche 16 hat hingegen nur einen Durchmesser von eini- gen 10 Mikrometern, der gegenwärtig bei etwa 60 bis 80 μm liegt und dazu dient, Flipchip-Kontakte mit der Umverdrahtungsstruktur 15 auf der Oberseite 25 der Umverdrahtungsplatte 2 zu verbinden.
Von den Kontaktanschlussflächen 16 bzw. 20 führen getrennte Umverdrahtungsleitungen 26 zu Durchkontakten 24, die elektrisch die Umverdrahtungsstruktur 15 auf der Oberseite 25 der Umverdrahtungsplatte 2 mit den Umverdrahtungsstrukturen 15 auf der Unterseite der Umverdrahtungsplatte 2 verbinden. Auch auf der Unterseite der Umverdrahtungsplatte 2 sind weiterhin die Umverdrahtungsleitungen 26 für die Kontaktanschlussflächen 16 bzw. 20 voneinander getrennt. Sie werden auch nicht durch die auf der Unterseite angeordnete Außenkontaktfläche 5 miteinander elektrisch verbunden. Sie sind vielmehr mit räumlich getrennten Außenkontaktflächen-Bereichen 6 und 7 verbunden, die durch einen Spalt 29 getrennt sind. Der Spalt 29 besitzt einen Abstand a zwischen einem Außenkontaktbereich 6, der mit der Kontaktanschlussfläche 16 für Flipchip-Kontakte korrespondiert und dem Kontaktflächenbereich 7, der mit der Kontaktanschlussfläche 20 für Bonddrahtverbindungen korrespondiert. Durch den Abstand a sind die beiden Außenkontaktflächen-Bereiche 6 und 7 auch elektrisch voneinander ge- trennt, sodass die Halbleiterchips im Chipstapel einzeln getestet werden können. Nach dem Test kann dann ein geraeinsamer Außenkontakt auf die Außenkontaktflächen-Bereiche 6 "und 7 der Außenkontaktfläche 5 aufgebracht werden, der eine elektrische Verbindung bereitstellt.
Figur 2 zeigt eine schematische Draufsicht auf eine Umverdrahtungsplatte 2 eines Halbleiterbauteils gemäß einer zweiten Ausführungsform der Erfindung für ein Stapeln von vier Halbleiterchips. Komponenten mit gleichen Funktionen wie in Figur 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. In Figur 2 wird ein Eckbereich der Oberseite 25 der Umverdrahtungsplatte 2 gezeigt. Auf diesem Eckbereich sind drei Kontaktanschlussflächen 20 für das Anbringen von Bonddrahtverbindungen angeordnet, sodass es mög- lieh ist, drei gestapelte Halbleiterchips für Bonddrahtverbindungen über diese Kontaktanschlussflächen 20 mit den Außenkontaktflächen-Bereichen 7, 8 und 9 auf der Unterseite der Umverdrahtungsplatte 2 über die Durchkontakte 24 zu verbinden.
Der unterste Halbleiterchip kann im Gegensatz zu den drei ge- stapelten Halbleiterchips Flipchip-Kontakte aufweisen, die auf Kontaktanschlussflächen 16 für Flipchip-Kontakte angeordnet sind, die sich unterhalb des Halbleiterchipstapels 1 , dessen Außenumriss durch die gestrichelte Linie 30 markiert wird, befinden. Somit werden über die Umverdrahtungsplatte 2 der zweiten Ausführungsform der Erfindung gemäß Figur 2 vier Halbleiterchips eines Halbleiterchipstapels über die Außenkontaktflächen-Bereiche 6, 7, 8 und 9 einzeln und individuell testbar, wobei ihre hier nicht gezeigten Kontaktflächen erst mit dem Anbringen von Außenkontakten elektrisch miteinander verbunden werden.
Figur 3 zeigt eine schematische Draufsicht auf eine Umverdrahtungsplatte 2 eines Halbleiterbauteils 4, gemäß einer dritten Ausführungsform der Erfindung. In Figur 3 wird ein Randbereich 17 der Umverdrahtungsplatte 2 sowie die Lage der Ränder 30, 31, 32 und 33 von gestapelten Halbleiterchips 10, 11, 12 und 13 zueinander gezeigt. Die Oberseite 25 der Umverdrahtungsplatte 2 ist mit durchgezogenen Linien gekennzeichnet. Eine Randseite eines untersten Halbleiterchips 10 ist mit einer gestrichelten Linie 30 markiert, wobei dieser Halbleiterchip 10 auf der Oberseite 25 der Umverdrahtungsplatte 2 stoffschlüssig aufgebracht ist. Auf der Oberseite 23 des Halbleiterchips 10 ist in Figur 3 eine Kontaktfläche 27 ebenfalls mit einer gestrichelten Linie markiert.
Der Rand des nächsten gestapelten Halbleiterchips 11, der mit einer strichpunktierten Linie 31 markiert ist, ist soweit zurückgesetzt, dass die Kontaktfläche 27 des Halbleiterchips 10 zugänglich bleibt. Somit kann eine Bondverbindung 21, die e- benfalls mit gestrichelten Linien markiert ist, von der Kontaktfläche 27 des Halbleiterchips 10 zu der Kontaktanschlussfläche 20 auf der Oberseite 25 der Umverdrahtungsplatte 2 an- geordnet werden.
Der Rand des nächsten gestapelten Halbleiterchips 12 ist mit einer strichdoppelpunktierten Linie 32 markiert und soweit zurückgesetzt, dass die Kontaktfläche 27 des darunter befind- liehen Halbleiterchips 11 frei zugänglich bleibt. Damit ist es möglich, die mit einer strichpunktierten Linie markierte Kontaktfläche 27 des Halbleiterchips 11 mit einer Kontaktanschlussfläche 20 über eine mit einer strichpunktierten Linie markierten Bondverbindung 21 zu verbinden. Der Seitenrand des vierten Halbleiterchips 13 dieses Stapels ist durch eine strichdreifachpunktierte Linie 33 markiert und weist auf dem Halbleiterchip 13 eine Kontaktfläche 27 auf, die ebenfalls mit einer strichdreifachpunktierten Linie markiert ist und über eine entsprechende Bondverbindung 21 mit einer entspre- chenden Kontaktanschlussfläche 20 auf der Oberseite 25 der
Umverdrahtungsplatte 2 in Verbindung steht. Die vier abgebildeten Kontaktanschlussflächen 20 auf der Oberseite 25 der Umverdrahtungsplatte 2 sind über vier Durchkontakte 24 mit den vier Außenkontaktflächen-Bereichen 6, 7, 8 und 9 einer Außen- kontaktfläche 5 auf der Unterseite der Umverdrahtungsplatte 2 verbunden.
Die Struktur auf der Unterseite der Umverdrahtungsplatte 2 ist wiederum durch gestrichelte, schraffierte Flächen gekenn- zeichnet. Der Halbleiterstapel ist in eine Kunststoffmasse, die in Figur 3 nicht gezeigt wird, eingegossen, sodass lediglich die Unterseite der Umverdrahtungsplatte 2 für einen Test zugänglich sind. Aufgrund der erfindungsgemäßen Anordnung der Umverdrahtungsstrukturen 15 ist es möglich, jeden Halbleiterchip 10 bis 13 des Stapels 1 dieses Halbleiterbauteils 4 einzeln, auch noch nach einem Bonden und auch nach einem Aufbringen der Kunststoffmasse, getestet werden können.
Figur 4 zeigt eine schematische Draufsicht auf eine Umverdrahtungsplatte 2 mit vier gestapelten Halbleiterchips 10, 11, 12 und 13, ähnlich wie in Figur 3. Komponenten mit gleichen Funktionen wie in Figur 3 werden mit gleichen Bezugszei- chen gekennzeichnet und nicht extra erörtert. Der Unterschied zur Figur 3 besteht darin, dass der unterste Halbleiterchip 10, dessen Rand mit gestrichelter Linie 30 gekennzeichnet ist, keine Bondverbindungen erfordert, sondern über Flipchip- Kontakte mit entsprechenden Kontaktanschlussflächen 16, die unter dem Halbleiterchipstapel 1 auf der Oberseite 25 der Umverdrahtungsplatte 2 angeordnet sind, verbunden ist.
Die drei oberen gestapelten Halbleiterchips 11, 12 und 13 sind wiederum so mit ihren Randseiten gestaffelt angeordnet, dass ihre Kontaktflächen 27 über Bondverbindungen 21 mit den entsprechenden Kontaktanschlussflächen 20 im Randbereich 17 der Oberseite 25 der Umverdrahtungsplatte 2 verbunden werden können. Die Außenkontaktfläche 5 auf der Unterseite der Umverdrahtungsplatte 2 ist wiederum in vier Außenkontaktflä- chen-Bereiche 6, 7, 8 und 9 geteilt, wobei der Außenkontakt- flächen-Bereich 6 für den Anschluss zu den Flipchip-Kontakten des untersten Halbleiterchips 10 reserviert ist. Der Vorteil dieser Art der Stapelung in Figur 4 gegenüber der Stapelung in Figur 3 ist, dass die Randseite des Halbleiterchips 11 nicht gegenüber der Randseite des untersten Halbleiterchips
10 versetzt angeordnet werden muss, sodass bei entsprechender Stapelhöhe, wie in Figur 3, der oberste Halbleiterchip 13 ei- ne größere aktive Oberseite 23 aufweisen kann, als in Figur 3.
Figur 5 zeigt einen schematischen Querschnitt durch ein Halb- leiterbauteil 4 mit Halbleiterchipstapel 1 gemäß der ersten Ausführungsform der Erfindung nach Figur 1 mit der Möglichkeit, die gestapelten Halbleiterchips 10 und 11 des Halbleiterchipstapels 1 einzeln zu testen. Der Halbleiterchip 10 weist eine aktive Oberseite 23 mit Kontaktflächen 27 auf, die mit Flipchip-Kontakten 18 bestückt sind. Diese Flipchip- Kontakte 18 sind teilweise über Durchkontakte 24 der Umverdrahtungsplatte 2 mit Außenkontaktflächen-Bereichen 6 auf der Unterseite 3 der Umverdrahtungsplatte 2 verbunden. Auf der Rückseite 22 des unteren Halbleiterchips 10 ist mit sei- ner Rückseite 22 ein weiterer Halbleiterchip 11 gestapelt, der eine Oberseite 23 mit Kontaktflächen 27 im Randbereich des Halbleiterchips 11 aufweist. Diese Kontaktflächen 27 des Halbleiterchips 11 sind über Bondverbindungen 21 mit entsprechenden Kontaktanschlussflächen 20 auf der Oberseite 25 der Umverdrahtungsplatte 2 verbunden.
Über einen Durchkontakt 24 sind die Kontaktanschlussflächen 27 des oberen Halbleiterchips 11 in Außenkontaktflächen- Bereichen 7 einzelner Außenkontaktflachen 5 zugeordnet. Die Außenkontaktflächen-Bereiche 6 und 7 sind elektrisch voneinander getrennt in einem Abstand a auf der Unterseite 3 der Umverdrahtungsplatte 2 angeordnet, sodass ein durchgehender Spalt 29 gewährleistet, dass die Kontaktflächen 27 des oberen Halbleiterbauteils 11 über die Außenkontaktflächen-Bereiche 7 getestet werden können und die Kontaktflächen 27 des unteren Halbleiterchips 10 über die Außenkontaktflächen-Bereiche 6 elektrisch überprüft werden können. Diese Überprüfung ist auch noch möglich, wenn wie in Figur 5 gezeigt, der Halbleiterchipstapel 1 in eine Kunststoffmasse 28 eingegossen ist.
Figur 6 zeigt einen schematischen Querschnitt des Halbleiter- bauteils 4 gemäß Figur 5 nach Aufbringen von Außenkontakten 14 auf der Unterseite 3 des Halbleiterbauteils 4. Komponenten mit gleichen Funktionen wie in Figur 5 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Mit dem Anbringen der Außenkontakte 14 wird erreicht, dass nun die einander entsprechenden Kontakt lächen 27 des Halbleiterchips 10 im Zentrum 19 der Umverdrahtungsplatte 2 und des Halbleiterchips 11 elektrisch verbunden werden. Dieses elektrische Verbinden kann auch noch auf einem Substratstreifen, der mehrere Halbleiterbauteile 4 unter einer gemeinsamen Kunststoffabdeckung aufweist, durchgeführt werden, sodass nach dem Auftrennen des Substratstreifens in mehrere Halbleiterbauteile 4 exakt getestete Halbleiterbauteile zur Verfügung stehen.

Claims

Patentansprüche
1. Halbleiterbauteil mit einem Halbleiterchipstapel (1) auf einer Umverdrahtungsplatte (2), wobei die Unterseite (3) der Umverdrahtungsplatte (2) die Unterseite (3) des Halbleiterbauteils (4) bildet, auf der Unterseite (3) eine Außenkontaktfläche (5) angeordnet ist, die mehrere voneinander räumlich getrennte Außenkontaktflächen-Bereiche (6 bis 9) aufweist, die einzelnen Außenkontaktflächen-Bereiche (6 bis 9) den einzelnen Halbleiterchips (10 bis 13) des Halbleiterchipstapels (1) zugeordnet sind und - die Bereiche (6 bis 9) einer einzelnen Außenkontaktfläche (5) über einen gemeinsamen Außenkontakt (14) elektrisch in Verbindung stehen.
2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Umverdrahtungsplatte (2) auf ihrer Oberseite (25) eine Umverdrahtungsstruktur (15) aufweist, die im Zentrum (19) der Umverdrahtungsplatte (2) Kontaktanschlussflächen (16) zum Anschluss eines Halbleiterchips (10) mit Flipchip-Kontakten (18) aufweist und im Randbereich (17) Kontaktanschlussflächen (20) für Bondverbindungen zu einem gestapelten Halbleiterchip (11, 12, 13,) aufweist.
3. Halbleiterbauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Umverdrahtungsplatte (2) in dem Zentrum (19) ihrer Oberseite (25) eine Umverdrahtungsstruktur (15) für das Anbringen der Rückseite (22) eines unteren Halbleiterchips (11) aufweist und in den Randbereichen Kontaktanschlussflächen (20) für Bondverbindungen (21) zu Oberseiten (23) der gestapelten Halbleiterchips (12, 13, 14) aufweist.
4. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass die Umverdrahtungsplatte (2) Durchkontakte (24) aufweist, über welche die Kontaktanschlussflächen (16 ,20) auf der Oberseite (25) der Umverdrahtungsplatte (2) mit den Außenkontaktflächen-Bereichen (7 bis 9) auf der Unterseite (3) der Umverdrahtungsplatte (2) verbunden sind.
5. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass die Umverdrahtungsplatte (2) Umverdrahtungsleitungen (26) aufweist, welche die Außenkontaktflächen-Bereiche (6 bis 9) mit den Kontaktanschlussflächen (16, 20) verbindet.
6. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeich net , dass die Halbleiterchips (11 bis 13) des Halbleiterbauteils (4) auf ihren aktiven Oberseiten (23) Kontaktflächen (27) aufweisen, welche über Flipchip-Kontakte (18) und/oder Bondverbindungen (21) mit den Kontaktanschlussflächen (16, 20) auf der Oberseite (25) der Umverdrahtungsplatte (2) verbunden sind.
7. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterchipstapel (1) auf der Umverdrahtungsplatte (2) in einer Kunststoffmasse (28) eingebettet ist.
8. Nutzen, der in Zeilen und Spalten angeordnete Bauteilpositionen mit Halbleiterbauteilen (4) gemäß einem der An- Sprüche 1 bis 7 aufweist.
9. Verfahren zum Herstellen und Testen eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen mit Halbleiterchipstapeln (1) , wobei das Verfahren folgende Verfahrensschritte aufweist: Herstellen eines Schaltungsträgers in Form einer Umverdrahtungsplatte (2) mit Umverdrahtungsleitun- gen (26), die über Durchkontakte (24) Kontaktanschlussflächen (16, 20) auf der Oberseite (25) des Schaltungsträgers mit Außenkontaktflächen-Bereichen (6 bis 9) auf der Unterseite (3) des Schaltungsträgers elektrisch verbinden, wobei die Außenkontaktflächen-Bereiche (6 bis 9) derart strukturiert sind, dass mehrere Außenkontaktflächen-Bereiche (6 bis 9) für das Anbringen eines Außenkontaktes (14) vorgesehen sind; Aufbringen eines Stapels (1) von Halbleiterchips (10 bis 13) auf den Schaltungsträger unter Verbinden von Kontaktflächen (27) der Halbleiterchips (10 bis 13) mit Kontaktanschlussflächen (16, 20) auf der Oberseite (25) des Schaltungsträgers; Abdecken des Schaltungsträgers im Bereich der Halbleiterbauteilpositionen mit einer Kunststoffmasse (28); Testen jedes einzelnen Halbleiterchips (10 bis 13) eines Halbleiterchipstapel (1) über die entsprechenden Außenkontaktflächen-Bereiche (6 bis 9) auf der Unterseite (3) des Schaltungsträgers; Markieren defekter Halbleiterbauteile (10 bis 13) .
10. Verfahren zur Herstellung von Halbleiterbauteilen (4) mit Halbleiterchipstapeln (1), das folgende Verfahrensschritte aufweist: Herstellen eines Nutzens nach Anspruch 9; Aufbringen von Außenkontakten (14) auf die Außen- kontaktflächen-Bereiche (6 bis 9) unter elektrischem Verbinden der Außenkontaktflächen-Bereiche (6 bis 9) ; Trennen des Nutzens in einzelne Halbleiterbauteile (4).
PCT/DE2005/000175 2004-02-04 2005-02-03 Halbleiterbauteil mit einem halbleiterchipstapel auf einer umverdrahtungsplatte und herstellung desselben WO2005076319A2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/588,401 US7521809B2 (en) 2004-02-04 2005-02-03 Semiconductor device having a chip stack on a rewiring plate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004005586.6 2004-02-04
DE102004005586A DE102004005586B3 (de) 2004-02-04 2004-02-04 Halbleiterbauteil mit einem Halbleiterchipstapel auf einer Umverdrahtungsplatte und Herstellung desselben

Publications (2)

Publication Number Publication Date
WO2005076319A2 true WO2005076319A2 (de) 2005-08-18
WO2005076319A3 WO2005076319A3 (de) 2005-11-10

Family

ID=34832523

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2005/000175 WO2005076319A2 (de) 2004-02-04 2005-02-03 Halbleiterbauteil mit einem halbleiterchipstapel auf einer umverdrahtungsplatte und herstellung desselben

Country Status (3)

Country Link
US (1) US7521809B2 (de)
DE (1) DE102004005586B3 (de)
WO (1) WO2005076319A2 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
DE102008014774B4 (de) 2008-03-18 2015-09-03 Austriamicrosystems Ag Halbleiteranordnung mit Testanschlüssen und Verfahren zur Messung eines Widerstandes zwischen zwei Anschlüssen eines Wafer-Level-Packages
US8923004B2 (en) * 2008-07-31 2014-12-30 Micron Technology, Inc. Microelectronic packages with small footprints and associated methods of manufacturing
US8642382B2 (en) * 2011-06-20 2014-02-04 Stats Chippac Ltd. Integrated circuit packaging system with support structure and method of manufacture thereof
CN103489792B (zh) * 2013-08-06 2016-02-03 江苏长电科技股份有限公司 先封后蚀三维系统级芯片倒装封装结构及工艺方法
CN103390563B (zh) * 2013-08-06 2016-03-30 江苏长电科技股份有限公司 先封后蚀芯片倒装三维系统级金属线路板结构及工艺方法
US9462691B1 (en) * 2014-01-17 2016-10-04 Altera Corporation Enhanced ball grid array
US10796975B2 (en) * 2016-04-02 2020-10-06 Intel Corporation Semiconductor package with supported stacked die
US11410932B2 (en) * 2020-03-30 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930599A (en) * 1996-02-19 1999-07-27 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
US5973403A (en) * 1996-11-20 1999-10-26 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
US6018462A (en) * 1997-06-30 2000-01-25 Nec Corporation Multi-tip module
US20020192857A1 (en) * 2001-06-19 2002-12-19 Yusuke Igarashi Method for fabricating a circuit device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61190950A (ja) * 1985-02-20 1986-08-25 Hitachi Ltd 半導体装置
US7166495B2 (en) * 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
JP2765567B2 (ja) 1996-06-11 1998-06-18 日本電気株式会社 半導体装置
DE19626126C2 (de) * 1996-06-28 1998-04-16 Fraunhofer Ges Forschung Verfahren zur Ausbildung einer räumlichen Chipanordnung und räumliche Chipanordung
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
JP3565319B2 (ja) * 1999-04-14 2004-09-15 シャープ株式会社 半導体装置及びその製造方法
KR100533673B1 (ko) * 1999-09-03 2005-12-05 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
JP3523189B2 (ja) * 2000-12-27 2004-04-26 株式会社東芝 半導体装置
JP2003197856A (ja) * 2001-12-28 2003-07-11 Oki Electric Ind Co Ltd 半導体装置
JP3625815B2 (ja) * 2002-11-12 2005-03-02 沖電気工業株式会社 半導体装置とその製造方法
JP3566957B2 (ja) * 2002-12-24 2004-09-15 沖電気工業株式会社 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930599A (en) * 1996-02-19 1999-07-27 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
US5973403A (en) * 1996-11-20 1999-10-26 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
US6018462A (en) * 1997-06-30 2000-01-25 Nec Corporation Multi-tip module
US20020192857A1 (en) * 2001-06-19 2002-12-19 Yusuke Igarashi Method for fabricating a circuit device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN Bd. 1998, Nr. 04, 31. März 1998 (1998-03-31) -& JP 09 330993 A (NEC CORP), 22. Dezember 1997 (1997-12-22) *

Also Published As

Publication number Publication date
WO2005076319A3 (de) 2005-11-10
US7521809B2 (en) 2009-04-21
US20070262467A1 (en) 2007-11-15
DE102004005586B3 (de) 2005-09-29

Similar Documents

Publication Publication Date Title
DE10360708B4 (de) Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
DE10259221B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
WO2005076319A2 (de) Halbleiterbauteil mit einem halbleiterchipstapel auf einer umverdrahtungsplatte und herstellung desselben
DE102014100512B4 (de) Chip-gehäuse mit anschlusspads mit unterschiedlichen formfaktoren
DE102004049356B4 (de) Halbleitermodul mit einem internen Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE602004005760T2 (de) Halbleitervorrichtung
DE10251530B4 (de) Stapelanordnung eines Speichermoduls
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
DE10142120A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE19747105A1 (de) Bauelement mit gestapelten Halbleiterchips
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
WO2005081316A2 (de) Halbleiterbauteil mit einem umverdrahtungssubstrat und verfahren zur herstellung desselben
DE102008022352A1 (de) Stapelartige Chip-Package-Struktur
DE112014001274T5 (de) Halbleitervorrichtung
DE102012107760A1 (de) Verfahren und Bauelement für Lötverbindungen
WO2006012846A1 (de) Halbleiterbasisbauteil mit verdrahtungssubstrat und zwischenverdrahtungsplatte für einen halbleiterbauteilstapel sowie verfahren zu deren herstellung
WO2004093190A2 (de) Multichipmodul mit mehreren halbleiterchips sowie leiterplatte mit mehreren komponenten
DE112019000113T5 (de) Halbleiterbauteil mit einem verteilten speicherchip-modul
DE10136655C1 (de) Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE10255289A1 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips in paralleler Anordnung und Verfahren zu dessen Herstellung
DE102006017059B4 (de) Halbleiter-Bauelement-System, sowie Verfahren zum Modifizieren eines Halbleiterbauelements
DE19821916A1 (de) Gehäusekonstruktion einer Halbleitereinrichtung
DE10244664A1 (de) Elektronisches Bauteil mit Halbleiterchips in einem Stapel und Verfahren zur Herstellung desselben
DE102009050744A1 (de) Halbleitervorrichtung und Herstellungsverfahren

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase
WWE Wipo information: entry into national phase

Ref document number: 10588401

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10588401

Country of ref document: US