CN113410214B - 一种半导体器件结构及其制造方法 - Google Patents

一种半导体器件结构及其制造方法 Download PDF

Info

Publication number
CN113410214B
CN113410214B CN202110588352.3A CN202110588352A CN113410214B CN 113410214 B CN113410214 B CN 113410214B CN 202110588352 A CN202110588352 A CN 202110588352A CN 113410214 B CN113410214 B CN 113410214B
Authority
CN
China
Prior art keywords
metal strip
interconnection metal
semiconductor device
dielectric layer
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110588352.3A
Other languages
English (en)
Other versions
CN113410214A (zh
Inventor
杨天应
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Times Suxin Technology Co Ltd
Original Assignee
Shenzhen Times Suxin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Times Suxin Technology Co Ltd filed Critical Shenzhen Times Suxin Technology Co Ltd
Priority to CN202110588352.3A priority Critical patent/CN113410214B/zh
Publication of CN113410214A publication Critical patent/CN113410214A/zh
Application granted granted Critical
Publication of CN113410214B publication Critical patent/CN113410214B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体器件结构及其制造方法，包括器件有源区，及位于无源区焊盘和半导体器件边缘之间的金属环路保护结构；所述金属环路保护结构包括设有若干断点的第二互连金属条；所述第二互连金属条位于无源区焊盘和半导体器件边缘之间的介质层刻蚀边界上方，覆盖所述介质层刻蚀边界；所述第二互连金属条在源极焊盘外侧区域与源极焊盘电学连接。本发明提供了一种半导体器件结构及其制造方法，能够提升器件防止水汽侵蚀和离子迁移导致短路的能力。

Description

一种半导体器件结构及其制造方法
技术领域
本发明涉及化合物半导体器件技术领域，尤其是涉及一种半导体器件结构及其制造方法。
背景技术
在芯片边缘的划片道区域经过切割产生的断面边界，对于化合物半导体而言，具体结构一般为：衬底、半导体材料层、芯片表面介质层的断口。在芯片实际使用过程中，水汽容易从芯片边缘断口部位(界面)侵入芯片内部，导致器件短路失效；当芯片正面栅极焊盘处于低于背面电极电位时，用于背面贴片的导电浆料，会在背面电极至栅极焊盘的电场驱动下发生金属原子迁移问题，最终导致栅极-源极短路。在芯片边缘一圈范围内，即芯片边界与焊盘之间的区域，设置金属保护环覆盖结构有助于解决上述问题。
发明内容
针对上述技术问题，本发明提供了一种半导体器件结构及其制造方法，能够提供一种性能更好的金属环路保护结构。所述技术方案如下：
本发明实施例提供了一种半导体器件结构，包括半导体器件有源区，无源区焊盘，及位于所述无源区焊盘和半导体器件边缘之间的金属环路保护结构；所述无源区焊盘包括栅极焊盘、源极焊盘、漏极焊盘；
所述金属环路保护结构包括设有若干断点的第二互连金属条；
所述第二互连金属条位于无源区焊盘和半导体器件边缘之间的介质层刻蚀边界上方，覆盖所述介质层刻蚀边界；
所述第二互连金属条在所述半导体器件的源极焊盘外侧区域与所述源极焊盘电学连接。
作为优选方案，所述半导体器件包括第一介质层和第二介质层；所述第二互连金属条位于所述半导体器件的无源区的焊盘和所述半导体器件的边界之间的第二介质层刻蚀边界上方，并覆盖所述第二介质层刻蚀边界。
作为优选方案，所述第二互连金属条设有若干断点，具体为：
所述第二互连金属条之间至少存在2个电学隔离的第一断点，所述第一断点位于源极焊盘与漏极焊盘之间的隔离区域的外围区域；
所述第二互连金属条沿平行于所述第二介质层刻蚀边界方向的单根金属条长度大于3000微米时，在所述半导体器件的栅极焊盘的外围处，所述第二互连金属条上设置至少1个第二断点，在漏极焊盘外围所述第二互连金属条上设置至少1个第三断点。
作为优选方案，所述第二断点处断开的第二互连金属条通过第一互连金属条连接，具体为：
在所述第二断点处设置第一互连金属条，所述第一互连金属条位于所述第二介质层刻蚀边界外侧；
所述第一互连金属条端头位于所述第二互连金属条端头下方、被所述第二互连金属条覆盖；或者，所述第一互连金属条端头位于所述第二互连金属条端头上方、覆盖所述第二互连金属条端头。
作为优选方案，所述第二断点处断开的第二互连金属条通过第一互连金属条连接，具体为：
在所述第二断点处设置第一互连金属条，所述第一互连金属条局部位于所述第二介质层刻蚀边界下方；
所述第一互连金属条端头位于所述第二互连金属条端头下方、被所述第二互连金属条覆盖。
作为优选方案，所述第二断点处断开的第二互连金属条通过第一互连金属条连接，具体为：
在所述第二断点处设置第一互连金属条，所述第一互连金属条覆盖所述第二介质层刻蚀边界；
所述第一互连金属条端头被所述第二互连金属条端头覆盖；或者，所述第一互连金属条端头位于所述第二互连金属条端头上方，覆盖所述第二互连金属条端头。
优选地，所述第二断点处断开的第二互连金属条通过第一互连金属条连接，具体为：
在每个所述第二断点的两个端头、所述第二互连金属条端头下方及外围附近设置2个独立的第一互连金属条，所述第一互连金属条被所述第二互连金属条端头覆盖、形成电连接，所述第一互连金属条与所述半导体层形成欧姆接触，所述第一互连金属条之间通过半导体层或二维电子气进行电学连接。
优选地，所述第二互连金属条在垂直于所述第二介质层刻蚀边界的方向上存在分支结构。
优选地，所述第一互连金属条与所述半导体层形成欧姆接触。
此外，本发明实施例提供了一种半导体器件结构的制造方法，用于制作如上所述任一种半导体器件结构，步骤包括：
在所述半导体器件的栅极焊盘外围区域制作第一互连金属条；
进行第二次金属互连介质开孔刻蚀，去除栅极焊盘、漏极焊盘顶部需开孔区域的介质层，同时，去除划片道区域内介质层；所述划片道区域包含栅极焊盘外围所述第一互连金属条，所述划片道区域的边界为第二介质层刻蚀边界；
制作第二互连金属条，在栅极焊盘的外围区域，所述第二介质层刻蚀边界上方覆盖第二互连金属条。
相比于现有技术，本发明实施例具有如下有益效果：
本发明提供了一种半导体器件结构及其制造方法，所述半导体器件结构，包括半导体器件有源区栅极电极、源极电极、漏极电极，无源区焊盘，及位于无源区焊盘和半导体器件边缘之间的金属环路保护结构。所述金属环路保护结构包括设有若干断点的第二互连金属条，所述第二互连金属条位于无源区焊盘和半导体器件边缘之间的介质层刻蚀边界上方，覆盖所述介质层刻蚀边界。所述金属环路位于半导体器件的边缘与所述半导体器件的焊盘之间，并与源极焊盘进行电学连接。所述金属环路设有若干断点，所述第二断点处断开的第二互连金属条通过第一互连金属条连接。
由于所述第二互连金属条覆盖第二介质层刻蚀边界，能够阻挡外界水汽通过第二介质层刻蚀边界侵入芯片内部、提高器件耐湿气可靠性。同时，在栅极焊盘侧的所述第二互连金属条与源极焊盘电学连接，能够屏蔽栅极与背面电极之间的电场，避免背面电极金属原子在栅极电场驱动下发生迁移、导致栅极-源极短路。此外，设置所述第二断点，可以降低所述第二互连金属条因长度较长导致的剥离工艺异常率，满足自动化剥离工艺提高生产效率。另外，设置所述第一断点，漏极侧的所述第二互连金属条屏蔽漏极与背面电极之间的电场，可以避免漏极侧发生源极-漏极击穿。
附图说明
图1是本发明实施例中的一种半导体器件结构的第一示意图；
图2是沿图1中CC’线截取的截面图；
图3是沿图1中AA’线截取的截面图；
图4是沿图1中BB’线截取的截面图；
图5是沿图1中AA’线截取的截面图的变形方案示意图；
图6是本发明实施例中的一种半导体器件结构的第二示意图
图7是沿图6中AA’线截取的截面图；
图8是沿图6中BB’线截取的截面图；
图9是本发明实施例中的一种半导体器件结构的第三示意图；
图10是沿图9中AA’线截取的截面图；
图11是沿图9中BB’线截取的截面图；
图12是沿图9中AA’线截取的截面图的变形方案示意图；
图13是本发明实施例中的一种半导体器件结构的第四示意图；
图14是沿图13中AA’线截取的截面图；
图15是沿图13中BB’线截取的截面图；
图16是本发明实施例中的一种半导体器件结构的第五示意图
图17是沿图16中DD’线截取的截面图；
其中，1、金属环路保护结构；2、半导体层；3、介质层；4、源极焊盘；5、栅极焊盘；6、漏极焊盘；7、金属环路断点；8、分支结构；
101、第一互连金属条；102、第二互连金属条；
201、半导体器件的边缘；202、有源区；203、无源区；
2021、源极电极；2022、栅极电极；2023、漏极电极；
301、第一介质层刻蚀边界；302、第二介质层刻蚀边界；
701、第一断点；702、第二断点；703、第三断点。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参见图1，本方案提供一种示例性实施例，一种半导体器件结构，包括衬底，半导体层2，有源区202的源极电极2021、栅极电极2022、漏极电极2023，位于无源区203的源极焊盘4、栅极焊盘5、漏极焊盘6以及位于无源区203焊盘和半导体器件的边缘201之间的金属环路保护结构1，栅极、源极、漏极相互之间通过介质层进行电学隔离；
所述金属环路保护结构1包括有若干断点7的第二互连金属条102，所述第二互连金属条102位于无源区焊盘和半导体器件边缘201之间的介质层刻蚀边界上方，覆盖所述介质层刻蚀边界，所述第二互连金属条102在所述半导体器件的源极焊盘4外侧区域与源极焊盘4电学连接。所述金属环路保护结构1将所述半导体器件的焊盘及所在的无源区203、有源区202环绕在内。
请参见图2，在本实施例中，所述半导体器件包括第一介质层和第二介质层。所述第二互连金属条102位于所述半导体器件的无源区203的焊盘和所述半导体器件的边缘201之间的第二介质层刻蚀边界302上方，并覆盖所述第二介质层刻蚀边界302。
在本实施例中，所述第二互连金属条102设有若干断点的具体实施方式包括：
所述第二互连金属条102之间至少存在2个电学隔离的第一断点701，所述第一断点701位于源极焊盘4与漏极焊盘6之间的隔离区域的外围区域；
所述第二互连金属条102沿平行于所述第二介质层刻蚀边界302方向的单根金属条长度大于3000微米时，所述半导体器件的栅极焊盘5的外围处，所述第二互连金属条102上设置至少1个第二断点702，在漏极焊盘6外围所述第二互连金属条102上设置至少1个第三断点703，保证所述第二互连金属条102沿平行于所述第二介质层刻蚀边界302方向的单根长度小于等于3000微米，以提高剥离生产效率同时降低剥离异常率；
优选地，将第二断点702设置在栅极焊盘5长边中心、将第三断点703设置在漏极焊盘6长边中心。
所述第二断点702处断开的第二互连金属条102通过所述第一互连金属条101连接。具体请参见图3和图4，本方案的制造工艺将生成至少两层介质层3，划片道区域刻蚀介质层形成两个介质层刻蚀边界，即第一介质层刻蚀边界301、第二介质层刻蚀边界302；
所述第一互连金属条101和所述第二互连金属条102位于刻蚀介质层302后的划片道区域内，所述第二互连金属条102覆盖第二介质层刻蚀边界302。所述第二互连金属条102在与所述第一互连金属条101交叠的区域，覆盖所述第一互连金属条101部分区域。
在本实施例中，所述第一互连金属条101位于所述第二介质层刻蚀边界302外侧与半导体器件的边缘201之间的区域；
所述第二互连金属条102填充所述第一互连金属条101与所述介质层刻蚀边界302之间的间隙。
在本实施例中，所述第二互连金属条102覆盖所述第一互连金属条101形成叠层金属连接结构、实现电连接，既能防止水汽侵入器件内部，又能防止背面电极金属迁移到器件正面。
本方案还提供一种具体实施例，所述第一互连金属条101由欧姆电极金属制成，并与所述半导体层2形成欧姆接触，所述欧姆电极金属为源极和漏极的电极金属。
具体地，第一互连金属条101材料类型可以是Au、Pt、Ti/Au、Ti/Pt、Ti/Pt/Au、Ti/Pd/Au、Ti/Al/Au、Ti/Al/Ti、Ti/Al/Ni/Au、Ti/Au/Ti、Ta、Ti/Ta、TaN中的一种或几种的组合或合金形式；第二互连金属条102材料类型可以是Au、Pt、Ti/Au、Ti/Pt、Ti/Pt/Au、Ti/Pd/Au、Ti/Au/Ti、Ti/Pt/Au/Ti、Ti/Pt/Au/Pt、Ti/Pt/Au/Pt/Ti中的一种或几种的组合。
请参见图5，本方案还提供一种具体实施例，所述第一互连金属条101位于第二介质层刻蚀边界302外侧，且所述第一互连金属条101端头位于所述第二互连金属条102端头上方，覆盖所述第二互连金属条102端头、对断开的第二互连金属条102进行电学连接。
请参见图6，本方案提供一种具体实施例，一种半导体器件结构，包括衬底，半导体层2，有源区202，位于无源区203的源极焊盘4、栅极焊盘5、漏极焊盘6以及位于无源区203焊盘和半导体器件的边缘201之间的金属环路保护结构1；
所述金属环路保护结构1包括有若干断点7的第二互连金属条102，所述第二互连金属条102位于无源区焊盘和半导体器件边缘201之间的介质层刻蚀边界上方，覆盖所述介质层刻蚀边界，所述第二互连金属条102在所述半导体器件的源极焊盘4外侧区域与源极焊盘4电学连接。所述金属环路保护结构1将所述半导体器件的焊盘及所在的无源区203、有源区202环绕在内。
请参见图7、8，在本实施例中，所述半导体器件包括第一介质层和第二介质层。
在所述第二断点702处设置第一互连金属条101，所述第一互连金属条101局部位于所述第二介质层刻蚀边界302下方，如图7、8所示，所述第一互连金属条101的一部分位于所述第二介质层刻蚀边界302下方，被所示第二介质层刻蚀边界302覆盖；
所述第一互连金属条101端头位于所述第二互连金属条102端头下方、被所述第二互连金属条102覆盖。如图6、7所示，在所述第二断点702处，断开的第二互连金属条102的两个端头分别覆盖所述第一互连金属条101的两个端头，断开的第二互连金属条102通过第一互连金属条101实现电学连接。
如图7所示，所述第二互连金属条102覆盖所述第二介质层刻蚀边界302,能够阻挡外界水汽通过第二刻蚀边界侵入芯片内部、提高器件耐湿气可靠性。
本方案还提供一种具体实施例，所述第一互连金属条101由欧姆电极金属制成，并与所述半导体层2形成欧姆接触。
请参见图9，本方案提供一种具体实施例，一种半导体器件结构，包括衬底，半导体层2，有源区202，位于无源区203的源极焊盘4、栅极焊盘5、漏极焊盘6以及位于无源区203焊盘和半导体器件的边缘201之间的金属环路保护结构1；
所述金属环路保护结构1包括有若干断点7的第二互连金属条102，所述第二互连金属条102位于无源区焊盘和半导体器件边缘201之间的介质层刻蚀边界上方，覆盖所述介质层刻蚀边界，所述第二互连金属条102在所述半导体器件的源极焊盘4外侧区域与源极焊盘4电学连接。所述金属环路保护结构1将所述半导体器件的焊盘及所在的无源区203、有源区202环绕在内。
在本实施例中，所述半导体器件包括第一介质层和第二介质层。所述第二互连金属条102位于所述半导体器件的无源区203的焊盘和所述半导体器件的边缘201之间的第二介质层刻蚀边界302上方，并覆盖所述第二介质层刻蚀边界302。
请参见图11，在所述第二断点702处设置第一互连金属条101，所述第一互连金属条101覆盖所述第二介质层刻蚀边界302；
请参见图10，在所述第二断点处设置第一互连金属条101，所述第一互连金属条101覆盖所述第二介质层刻蚀边界302；所述第一互连金属条101端头被所述第二互连金属条102端头覆盖，如图9所示，在所述第二断点702处，断开的第二互连金属条102的两个端头分别覆盖所述第一互连金属条101的两个端头，断开的第二互连金属条102通过所述第一互连金属条101实现电学连接；
请参见图12，本实施例的另一种实施方式为，在所述第二断点702处设置第一互连金属条101，所述第一互连金属条101覆盖所述第二介质层刻蚀边界302；所述第一互连金属条101端头位于所述第二互连金属条102端头上方，覆盖所述第二互连金属条端头102，断开的第二互连金属条102通过所述第一互连金属条101实现电学连接。
请参见图13，本方案提供一种具体实施例，一种半导体器件结构，包括衬底，半导体层2，有源区202，位于无源区203的源极焊盘4、栅极焊盘5、漏极焊盘6以及位于无源区203焊盘和半导体器件的边缘201之间的金属环路保护结构1；
所述金属环路保护结构1包括有若干断点7的第二互连金属条102，所述第二互连金属条102位于无源区焊盘和半导体器件边缘201之间的介质层刻蚀边界上方，覆盖所述介质层刻蚀边界，所述第二互连金属条102在所述半导体器件的源极焊盘4外侧区域与源极焊盘4电学连接。所述金属环路保护结构1将所述半导体器件的焊盘及所在的无源区203、有源区202环绕在内。
在本实施例中，所述半导体器件包括第一介质层和第二介质层。所述第二互连金属条102位于所述半导体器件的无源区203的焊盘和所述半导体器件的边缘201之间的第二介质层刻蚀边界302上方，并覆盖所述第二介质层刻蚀边界302。
请参见图13-15，在每个所述第二断点702的两个端头(第二互连金属条102断开的两个端头)、所述第二互连金属条102端头下方及外围附近设置2个独立的第一互连金属条101，所述第一互连金属条101被所述第二互连金属条102端头覆盖、形成电连接，所述第一互连金属条101与所述半导体层2形成欧姆接触，所述第一互连金属条101之间通过半导体层2或二维电子气进行电学连接。
请参见图16，本方案提供一种具体实施例，一种半导体器件结构，包括衬底，半导体层2，有源区202，位于无源区203的源极焊盘4、栅极焊盘5、漏极焊盘6以及位于无源区203焊盘和半导体器件的边缘201之间的金属环路保护结构1；
所述金属环路保护结构1包括有若干断点7的第二互连金属条102，所述第二互连金属条102位于无源区焊盘和半导体器件边缘201之间的介质层刻蚀边界上方，覆盖所述介质层刻蚀边界，所述第二互连金属条102在所述半导体器件的源极焊盘4外侧区域与源极焊盘4电学连接。所述金属环路保护结构1将所述半导体器件的焊盘及所在的无源区203、有源区202环绕在内。
在本实施例中，所述半导体器件包括第一介质层和第二介质层。所述第二互连金属条102位于所述半导体器件的无源区203的焊盘和所述半导体器件的边缘201之间的第二介质层刻蚀边界302上方，并覆盖所述第二介质层刻蚀边界302。
请参见图17，所述第二互连金属条102在垂直于所述第二介质层刻蚀边界的方向上存在分支结构8，所述分支结构8位于所述第二互连金属条102的外围，增加所述第二互连金属条102的力学稳定性。
请参见图1，本方案还提供一种示例性实施例，一种半导体器件结构的制造方法，用于制作上述任一种半导体器件结构，步骤包括：
(1)在半导体层2上制作源极电极2021和漏极电极2023；
(2)在源极电极2021和漏极电极2023之间的沟道区域制作栅极电极2022，栅极电极2022、源极电极2021、漏极电极2023呈相互平行分布的插指状结构，栅极电极2022、源极电极2021、漏极电极2023所在区域为有源区202；
(3)采用蒸发-剥离工艺制作第一互连金属条101，所述第一互连金属条101在有源区202内分别位于源极电极2021上方和漏极电极2023上方；在所述有源区202外围形成栅极焊盘5、漏极焊盘6，并使栅极焊盘5与有源区202内的栅极电极2022电学连接、使漏极焊盘6与有源区202内的漏极电极2023电学连接；在栅极焊盘5外围区域制作第一互连金属条101；
(4)进行第二次金属互连介质开孔刻蚀，去除栅极焊盘5、漏极焊盘6顶部需开孔区域介质层，同时，去除划片道区域内介质层；所述划片道区域包含栅极焊盘外围的所述第一互连金属条101；所述划片道区域边界为第二介质层刻蚀边界302；
(5)采用蒸发-剥离工艺制作第二互连金属条102，所述第二互连金属条102在有源区202内分别位于源极电极2021的第一互连金属条101上方和漏极电极2023的第一互连金属条101上方，在无源区203内位于所述栅极焊盘5、漏极焊盘6的第一互连金属条101上方，并使栅极焊盘5与有源区202内的栅极电极2022电学连接、使漏极焊盘6与有源区202内的漏极电极2023电学连接；在栅极焊盘5外围区域，所述第二介质层刻蚀边界302上方覆盖第二金属条102；所述第二互连金属条102包含若干断点7，断点断开的距离≥3μm；所述第二金属条102间的断点702，在栅极焊盘5外围通过所述第一互连金属条101电学连接；所述第二互连金属条102，在所述源极焊盘4外侧，与所述源极焊盘4形成电学连接；
(6)进行焊盘介质开孔刻蚀，去除栅极焊盘5、漏极焊盘6顶部需开孔区域介质层，同时，去除边界划片道区域内介质层；所述划片道区域位于所述第一互连金属条101与器件边界之间；所述划片道区域边界为第一介质层刻蚀边界301。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种半导体器件结构，其特征在于，包括半导体器件有源区，无源区焊盘，及位于所述无源区焊盘和半导体器件边缘之间的金属环路保护结构；所述无源区焊盘包括栅极焊盘、源极焊盘、漏极焊盘；
所述金属环路保护结构包括设有若干断点的第二互连金属条；
所述第二互连金属条位于无源区焊盘和半导体器件边缘之间的介质层刻蚀边界上方，覆盖所述介质层刻蚀边界；
所述第二互连金属条在所述半导体器件的源极焊盘外侧区域与所述源极焊盘电学连接。
2.如权利要求1所述的半导体器件结构，其特征在于，所述半导体器件包括第一介质层和第二介质层；所述第二互连金属条位于所述半导体器件的无源区焊盘和所述半导体器件的边界之间的第二介质层刻蚀边界上方，并覆盖所述第二介质层刻蚀边界。
3.如权利要求2所述的半导体器件结构，其特征在于，所述第二互连金属条设有若干断点，具体为：
所述第二互连金属条之间至少存在2个电学隔离的第一断点，所述第一断点位于源极焊盘与漏极焊盘之间的隔离区域的外围区域；
所述第二互连金属条沿平行于所述第二介质层刻蚀边界方向的单根金属条长度大于3000微米时，在所述半导体器件的栅极焊盘的外围处，所述第二互连金属条上设置至少1个第二断点，在漏极焊盘外围所述第二互连金属条上设置至少1个第三断点。
4.如权利要求3所述的半导体器件结构，其特征在于，所述第二断点处断开的第二互连金属条通过第一互连金属条连接，具体为：
在所述第二断点处设置第一互连金属条，所述第一互连金属条位于所述第二介质层刻蚀边界外侧；
所述第一互连金属条端头位于所述第二互连金属条端头下方、被所述第二互连金属条覆盖；或者，所述第一互连金属条端头位于所述第二互连金属条端头上方、覆盖所述第二互连金属条端头。
5.如权利要求3所述的半导体器件结构，其特征在于，所述第二断点处断开的第二互连金属条通过第一互连金属条连接，具体为：
在所述第二断点处设置第一互连金属条，所述第一互连金属条局部位于所述第二介质层刻蚀边界下方；
所述第一互连金属条端头位于所述第二互连金属条端头下方、被所述第二互连金属条覆盖。
6.如权利要求3所述的半导体器件结构，其特征在于，所述第二断点处断开的第二互连金属条通过第一互连金属条连接，具体为：
在所述第二断点处设置第一互连金属条，所述第一互连金属条覆盖所述第二介质层刻蚀边界；
所述第一互连金属条端头被所述第二互连金属条端头覆盖；或者，所述第一互连金属条端头位于所述第二互连金属条端头上方，覆盖所述第二互连金属条端头。
7.如权利要求3所述的半导体器件结构，其特征在于，所述第二断点处断开的第二互连金属条通过第一互连金属条连接，具体为：
在每个所述第二断点的两个端头、所述第二互连金属条端头下方及外围附近设置2个独立的第一互连金属条，所述第一互连金属条被所述第二互连金属条端头覆盖、形成电连接，所述第一互连金属条与半导体层形成欧姆接触，所述第一互连金属条之间通过半导体层或二维电子气进行电学连接。
8.如权利要求2所述的半导体器件结构，其特征在于，所述第二互连金属条在垂直于所述第二介质层刻蚀边界的方向上存在分支结构。
9.如权利要求4或5所述的半导体器件结构，其特征在于，所述第一互连金属条与半导体层形成欧姆接触。
10.一种半导体器件结构的制造方法，其特征在于，用于制作如权利要求1至9任一种半导体器件结构，步骤包括：
在所述半导体器件的栅极焊盘外围区域制作第一互连金属条；
进行第二次金属互连介质开孔刻蚀，去除栅极焊盘、漏极焊盘顶部需开孔区域的介质层，同时，去除划片道区域内介质层；所述划片道区域包含栅极焊盘外围所述第一互连金属条，所述划片道区域的边界为第二介质层刻蚀边界；
制作第二互连金属条，在栅极焊盘的外围区域，所述第二介质层刻蚀边界上方覆盖第二互连金属条。
CN202110588352.3A 2021-05-27 2021-05-27 一种半导体器件结构及其制造方法 Active CN113410214B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110588352.3A CN113410214B (zh) 2021-05-27 2021-05-27 一种半导体器件结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110588352.3A CN113410214B (zh) 2021-05-27 2021-05-27 一种半导体器件结构及其制造方法

Publications (2)

Publication Number Publication Date
CN113410214A CN113410214A (zh) 2021-09-17
CN113410214B true CN113410214B (zh) 2022-04-19

Family

ID=77674848

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110588352.3A Active CN113410214B (zh) 2021-05-27 2021-05-27 一种半导体器件结构及其制造方法

Country Status (1)

Country Link
CN (1) CN113410214B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
KR100400047B1 (ko) * 2001-11-19 2003-09-29 삼성전자주식회사 반도체 소자의 본딩패드 구조 및 그 형성방법
JP3778445B2 (ja) * 2003-03-27 2006-05-24 富士通株式会社 半導体装置
JP6319028B2 (ja) * 2014-10-03 2018-05-09 三菱電機株式会社 半導体装置
CN106898580B (zh) * 2015-12-18 2019-05-03 中芯国际集成电路制造(上海)有限公司 芯片保护环、半导体芯片、半导体晶圆及封装方法
CN109962039B (zh) * 2017-12-25 2021-01-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件及电子装置
DE102018124497B4 (de) * 2018-10-04 2022-06-30 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Bilden einer Halbleitervorrichtung

Also Published As

Publication number Publication date
CN113410214A (zh) 2021-09-17

Similar Documents

Publication Publication Date Title
US11355597B2 (en) Transistor with source field plates and non-overlapping gate runner layers
EP2342746B1 (en) Integrated circuit with interrupted seal ring
JP3417013B2 (ja) 絶縁ゲート型バイポーラトランジスタ
US8237192B2 (en) Light emitting diode chip with overvoltage protection
US20180190778A1 (en) Transistor with source field plates under gate runner layers
TWI819195B (zh) 場效電晶體及半導體裝置
US11658093B2 (en) Semiconductor element with electrode having first section and second sections in contact with the first section, and semiconductor device
JP5609981B2 (ja) 半導体装置の製造方法
CN205609507U (zh) 表面贴装集成电路芯片和集成电路芯片
CN113410214B (zh) 一种半导体器件结构及其制造方法
EP2933841B1 (en) Semiconductor device
CN113809051B (zh) 一种半导体器件结构及其制造方法
CN104051518A (zh) 形成hemt半导体装置及其结构的方法
JPH06177242A (ja) 半導体集積回路装置
US9899343B2 (en) High voltage tolerant bonding pad structure for trench-based semiconductor devices
JP6896821B2 (ja) 半導体装置
US6858471B1 (en) Semiconductor substrate with trenches for reducing substrate resistance
JP2021048413A (ja) 半導体装置
JP2006100481A (ja) 半導体装置
JP2001267569A (ja) Ｍｏｓゲートデバイスの能動電極用の薄いバリア金属
CN113594106B (zh) 晶片尺寸封装
CN113728425B (zh) SiC半导体装置及其制造方法
WO2023166827A1 (ja) 半導体装置および半導体モジュール
US7851830B2 (en) Multigate Schottky diode
US20190081016A1 (en) High-voltage mosfet structures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant