JP5609981B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5609981B2 JP5609981B2 JP2012535042A JP2012535042A JP5609981B2 JP 5609981 B2 JP5609981 B2 JP 5609981B2 JP 2012535042 A JP2012535042 A JP 2012535042A JP 2012535042 A JP2012535042 A JP 2012535042A JP 5609981 B2 JP5609981 B2 JP 5609981B2
- Authority
- JP
- Japan
- Prior art keywords
- polyimide
- chip
- wafer
- film
- outer peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 83
- 238000004519 manufacturing process Methods 0.000 title claims description 56
- 229920001721 polyimide Polymers 0.000 claims description 103
- 239000004642 Polyimide Substances 0.000 claims description 102
- 230000002093 peripheral effect Effects 0.000 claims description 44
- 238000005520 cutting process Methods 0.000 claims description 34
- 229910052782 aluminium Inorganic materials 0.000 claims description 33
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 33
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 25
- 238000007747 plating Methods 0.000 claims description 22
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 15
- 239000010931 gold Substances 0.000 claims description 15
- 229910052737 gold Inorganic materials 0.000 claims description 15
- 229910052759 nickel Inorganic materials 0.000 claims description 14
- 238000007772 electroless plating Methods 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 27
- 238000010586 diagram Methods 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 230000002159 abnormal effect Effects 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000002411 adverse Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000000227 grinding Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 238000005192 partition Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000001556 precipitation Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000008155 medical solution Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Dicing (AREA)
- Formation Of Insulating Films (AREA)
Description
この発明は、半導体装置の製造方法に関し、特に、ブレードによるダイシングによって半導体ウェハ（以下、単にウェハと称す）を製造する半導体装置の製造方法に関する。
近年、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、ＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）およびダイオードなどインバータ装置に搭載される電力用半導体素子は、その電気的特性を改善するために、このような電力用半導体素子を形成するシリコン基板の厚みを薄くしている。
図１３は、ＦＳ（Ｆｉｅｌｄ Ｓｔｏｐ）−ＩＧＢＴの要部断面構造を示す説明図である。図１３において、このＦＳ−ＩＧＢＴは、厚さが１５０μｍ程度のｎシリコン基板５１ｄ（ウェハ５１をチップ化した場合をいう）の表面層に配置（積層）されたｐウェル層５２と、このｐウェル層５２を貫通するトレンチ５３と、を備えている。
また、ＦＳ−ＩＧＢＴは、ｐウェル層５２の表面層であって、トレンチ５３に接するように配置されたｎエミッタ層５４を備えている。トレンチ５３の内壁にはゲート酸化膜５５が配置され、このゲート酸化膜５５を介してトレンチ５３の内側にはゲート電極５６が配置される。
ゲート電極５６上には層間絶縁膜５７が配置され、その上にｎエミッタ層５４と電気的に接続するエミッタ電極５８が配置される。ｎシリコン基板５１ｄの裏面側には、ｎ−ＦＳ層６０とｐコレクタ層６１が配置され、ｐコレクタ層６１と電気的に接続するコレクタ電極６２が配置される。このようなＦＳ−ＩＧＢＴの製造工程について以下に説明する。
（１）厚いウェハのおもて面側に、ｐウェル層５２、ｎエミッタ層５４、ゲート電極５６およびアルミ電極５８ａ（表面電極であり、エミッタ電極５８の一部）などの表面構造を形成する。ゲート電極５６上には層間絶縁膜５７が形成され、その上にアルミ電極５８ａが形成されている。
（２）厚いウェハのおもて面側に保護テープを貼り、厚いウェハの裏面を研削する。その後、保護テープを剥離し、研削面をウェットエッチングすることにより破砕層を除去して、１５０μｍ程度の薄いウェハ５１にする。
（３）裏面にリン（Ｐ）とボロン（Ｂ）をイオン注入し、アニールして、ｎ−ＦＳ層６０とｐコレクタ層６１を形成する。
（４）ウェハ５１上面の全域にポリイミド７６を塗布し、有効チップ７１のエミッタ電極５８上のポリイミド７６を除去する（図１４の（ａ）を参照）。図１４は、従来のウェハを示す説明図である。図１４において、（ａ）は有効チップのエミッタ電極上のポリイミドのみを除去した状態における従来のウェハの平面図、（ｂ）は（ａ）をＸ１−Ｘ１で切断した要部断面図、（ｃ）は（ａ）をＸ２−Ｘ２で切断した要部断面図を示している。
図１４の（ｂ）および（ｃ）において、符号７４はダイシングライン７３の中心線を示し、符号５７ａはＩＧＢＴの耐圧構造ならびにダイシングライン７３を被覆する絶縁膜を示している。また、図１４の（ａ）および（ｃ）において、矢印（ア）の先端は露出するエミッタ電極の端でありポリイミド７６のエミッタ電極側の端を示し、矢印（イ）の先端はダイシングライン７３の端でありポリイミド７６の端を示している。
ウェハ５１上面の全域に塗布したポリイミド７６のうち、有効チップ７１のエミッタ電極５８上のポリイミド７６を除去する（図１４の（ａ）を参照）際は、有効チップ７１を区画するダイシングライン７３上のポリイミド７６も除去されて、ダイシングライン７３上の絶縁膜５７ａが露出している（図１４の（ｃ）を参照）。一方、無効チップ７２を区画するダイシングライン７３上は、ポリイミド７６によって絶縁膜５７ａが被覆されている（図１４の（ｂ）を参照）。
尚、有効チップ７１とはウェハ５１の中央に配置されチップ化したときに有効となるチップのことである。一方、無効チップ７２とはウェハ５１の外周に配置され、角が欠落したり、成膜などの必要なプロセスが不完全になってしまい、素子として役に立たないチップのことである。
（５）ウェハ５１の裏面に、スパッタで裏面電極であるコレクタ電極６２を形成する。
（６）ポリイミド７６の端部７６ｂによって囲まれた表面のアルミ電極５８ａ上にのみ、無電解メッキでニッケル膜５８ｂ、金膜５８ｃを被覆して、エミッタ電極５８を形成する（図１４の（ｃ）を参照）。これはエミッタ電極５８を外部導出導体と半田付けによって接続するために必要である。尚、図１４の（ｃ）に示すように、ダイシングライン７３上のポリイミドも除去されているが、絶縁膜５７ａが露出しているため、無電解メッキによるニッケル膜５８ｂ、金膜５８ｃは析出しない。
（７）ダイシングライン７３に沿ってブレード８２でウェハ５１をダイシングしてチップ化する。
つぎに、前記の工程でウェハ５１の外周部と有効チップ７１以外の箇所をポリイミド７６で被覆する理由について説明する。図１５はエッジリンスを施したウェハの構成を示す説明図であり、図１６はポリイミドを形成しないウェハの構成を示す説明図である。図１５において、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図を示している。また、図１５において、符号５５ａはゲート酸化膜５５と同時に形成される酸化膜、符号５６ａはゲート電極５６と同時に形成されるポリイミド膜、符号５７ａは層間絶縁膜５７と同時に形成される絶縁膜、符号５８ｄはアルミ電極５８ａと同時に形成されるアルミ膜を示している。
（理由１）図１５に示すように、ウェハ５１の外周部はエッジリンス９０が行われ、ウェハ５１の外周部は、ウェハ５１であるシリコンやゲート電極５６を形成するためのポリシリコン膜、層間絶縁膜５７のＢＰＳＧ膜などが露出している。このエッジリンス９０とは、ウェハ５１の外周部を被覆しているフォトレジストを除去する工程である。
このように、エッジリンス９０によりウェハ５１上に積層した諸々の膜が外周部で露出すると、ポリシリコン膜５６ａやアルミニウム膜５８ｄなどの導電膜には、メッキ工程でメッキ金属が異常析出する。この異常析出物９１がメッキ処理中やその後の工程で剥がれて半導体チップ（以下、単にチップという）面に付着すると、製造したＦＳ−ＩＧＢＴなどの半導体装置の信頼性を低下させる。それを防止するためにウェハ５１の外周部をポリイミド７６で被覆してウェハ５１の外周部がメッキされないようにする。
（理由２）図１６に示すように、ウェハ５１全域にポリイミド７６が被覆していない場合は、無効チップ７２のアルミ電極５８ａもメッキ金属９２（ニッケル膜、金膜など）でメッキされることになる。そうすると、メッキされる領域が大きくなり、メッキ液の薬液ライフが短縮し製造コストが増大する。それを防止するために有効チップ７１以外の箇所をポリイミド７６で被覆する。尚、絶縁膜５７ａは耐圧構造部７０上とダイシングライン７３上を被覆している。
また、特許文献１では、ダイシングラインで互いに隔てられた複数のチップが形成されたウェハの主面にレジストからなるパッシベーション膜を形成した後、ウェハの外周部から数ｍｍの領域にパッシベーション膜を残しつつ、ダイシングライン上のパッシベーション膜を除去し、その後で、ウェハの主面に保護テープを粘着して、ウェハの裏面を研削することが開示されている。こうすることで、ダイシングラインと保護テープの隙間をウェハの外周部に達するまでに閉じて、ウェハの裏面研削時における研削水の浸入を防ぎ、研削水に混入しているＳｉくずによるチップのパッド部で汚染を防止できることが記載されている。
しかしながら、上述した従来の技術は、ブレード８２でダイシングライン７３をダイシングするときに、ポリイミド７６の端部７６ｂの段差付近でウェハ５１に異常な応力が加わり、ダイシングテープ８１と接着しているウェハ５１の裏面にクラック８３を発生させることがあるという問題があった（図１７を参照）。図１７は、ダイシング時にポリイミドに起因するクラックが発生する様子を示す説明図である。図１７において、（ａ）は要部平面図、（ｂ）はダイシングライン７３に沿った要部断面図を示している。尚、図１７においては図示を省略するが、ウェハ５１の表側のダイシングライン７３上には絶縁膜５７ａが形成されており、裏面には裏面電極であるコレクタ電極６２が形成されている。このクラック８３は、有効チップ７１のＡ部に延伸して、有効チップ７１の特性劣化や信頼性の低下などを引き起こす一因となる。
また、前記の特許文献１は、ウェハを薄膜化するときの研削液が、ウェハ表面に回り込まないように、ウェハの外周部をレジスト膜で囲むことについては記載されているが、素子の表面電極（アルミ電極）上にメッキ膜を被覆し、その後のダイシングで、有効チップの裏面にポリイミドに起因するクラックが発生しないようにする方策については記載されておらず、ポリイミドに起因するクラックが発生することを抑制することはできないという問題があった。
この発明は、上述した従来技術による問題点を解消するため、ダイシングラインに沿ってブレードでウェハをダイシングするときに、ポリイミドに起因するクラックの発生を抑制し、ウェハの外周部に発生するメッキの異常析出を抑制し、メッキ液の薬液ライフの延長を図り製造コストを低減できる半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、この発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、半導体ウェハの第１主面の周囲に無効チップを形成する工程と、前記無効チップで囲まれた領域に有効チップを形成する工程と、前記有効チップ上と前記無効チップ上とに表面電極を形成する工程と、前記有効チップおよび前記無効チップをそれぞれ区画するダイシングライン上に絶縁膜を配置する工程と、前記半導体ウェハの第２主面に裏面電極を形成する工程と、前記半導体ウェハの外周端から内側へ向かって連続して前記無効チップを覆うとともに、前記無効チップに挟まれたダイシングライン上であって前記半導体ウェハの外周端から前記有効チップに対して所定の距離離れた部分までを連続して覆うように、前記半導体ウェハの前記第１主面の外周部を前記半導体ウェハの外周端から所定の幅で覆うポリイミドを形成する工程と、前記有効チップ上に形成された前記表面電極上にメッキで金属膜を被覆する工程と、前記ダイシングラインに沿ってブレードで前記半導体ウェハを切断し半導体チップにする工程と、を含んだことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、半導体ウェハの第１主面の周囲に無効チップを形成する工程と、前記無効チップで囲まれた領域に有効チップを形成する工程と、前記有効チップ上と前記無効チップ上とに表面電極を形成する工程と、前記有効チップおよび前記無効チップをそれぞれ区画するダイシングライン上に絶縁膜を配置する工程と、前記半導体ウェハの第２主面に裏面電極を形成する工程と、前記半導体ウェハの第１主面の外周部を前記半導体ウェハの外周端から所定の幅で覆うポリイミドを形成する工程と、前記有効チップ上に配置される前記表面電極上にメッキで金属膜を被覆する工程と、を含み、前記ポリイミドを形成する工程は、前記半導体ウェハの外周端から内側へ向かって連続して前記無効チップを覆うとともに、前記ダイシングラインについて、最初に切断する方向とこれに交差する方向および最初に切断する方向の切り終える側を予め定め、最初に切断する方向のダイシングラインの切り終える側の無効チップに挟まれたダイシングライン上を、半導体ウェハの外周端から有効チップに対して所定の距離離れた部分までを連続して覆うポリイミドを形成し、前記最初に切断する方向のダイシングラインに沿って前記ブレードで前記半導体ウェハを切断し半導体チップにすることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、半導体ウェハの第１主面の周囲に無効チップを形成する工程と、前記無効チップで囲まれた領域に有効チップを形成する工程と、前記有効チップ上に表面電極を形成する工程と、前記無効チップ上に絶縁膜を形成する工程と、前記有効チップおよび前記無効チップをそれぞれ区画するダイシングライン上に前記絶縁膜を延在して配置する工程と、前記半導体ウェハの第２主面に裏面電極を形成する工程と、前記半導体ウェハの外周端から前記有効チップに対して所定の距離離れた部分までを連続して覆うように、前記半導体ウェハの第１主面の外周部を前記半導体ウェハの外周端から所定の幅で覆うポリイミドを形成する工程と、前記有効チップ上に配置される前記表面電極上にメッキで金属膜を被覆する工程と、前記ダイシングラインに沿ってブレードで前記半導体ウェハを切断し半導体チップにする工程と、を含んだことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上記の発明において、前記半導体ウェハを外周端から覆うポリイミドの前記所定の幅は、２ｍｍ以上１０ｍｍ以下であることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上記の発明において、前記半導体ウェハを外周端から覆うポリイミドの前記所定の幅は、５ｍｍ以上１０ｍｍ以下であることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上記の発明において、前記有効チップと前記ポリイミドとの所定の距離は、２ｍｍ以上であることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上記の発明において、前記表面電極がアルミ電極であり、前記絶縁膜が酸化膜であり、前記金属膜がニッケル膜に金膜を積層したメッキ膜であり、前記メッキが無電解メッキであり、前記裏面電極がアルミニウム膜、ニッケル膜および金膜の積層膜であることを特徴とする。
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
まず、この発明にかかる半導体装置の製造方法の実施の形態１について説明する。図１、図２、図３、図４、図５、図６および図７は、この発明にかかる実施の形態１の半導体装置の要部製造工程を示す説明図である。図８は、この発明にかかる実施の形態１の半導体装置の要部（セル）断面を示す説明図である。図１〜図７においては、この発明にかかる実施の形態１の半導体装置の製造方法にしたがって製造した半導体装置の要部を、工程順に示している。図８においては、この発明にかかる実施の形態１の半導体装置の一例としてＦＳ−ＩＧＢＴを示している。ＦＳ−ＩＧＢＴの構成は、図１４のＦＳ−ＩＧＢＴと同じであるため、その詳細な説明は省略する。
まず、この発明にかかる半導体装置の製造方法の実施の形態１について説明する。図１、図２、図３、図４、図５、図６および図７は、この発明にかかる実施の形態１の半導体装置の要部製造工程を示す説明図である。図８は、この発明にかかる実施の形態１の半導体装置の要部（セル）断面を示す説明図である。図１〜図７においては、この発明にかかる実施の形態１の半導体装置の製造方法にしたがって製造した半導体装置の要部を、工程順に示している。図８においては、この発明にかかる実施の形態１の半導体装置の一例としてＦＳ−ＩＧＢＴを示している。ＦＳ−ＩＧＢＴの構成は、図１４のＦＳ−ＩＧＢＴと同じであるため、その詳細な説明は省略する。
図１〜図８において、符号１ａはｎシリコン基板（ウェハ１）、符号２はｐウェル層、符号３はトレンチ、符号４はｎエミッタ層、符号５はゲート酸化膜、符号６はゲート電極、符号７は層間絶縁膜、符号８はエミッタ電極、符号８ａはアルミ電極、符号８ｂはニッケル膜、符号８ｃは金膜、符号１０はｎ−ＦＳ層、符号１１はｐコレクタ層、および、符号１２はコレクタ電極を示している。尚、図８ではゲートパッドは図示していない。エミッタ電極８は、アルミ電極８ａと、当該アルミ電極８ａを被覆するニッケル膜８ｂおよび金膜８ｃで構成される。以下に、図８のＦＳ−ＩＧＢＴの製造工程を図１〜図７を用いて説明する。
（１）図１に示すように、ｎシリコン基板１ａ（ウェハ１）のおもて面側に、ｐウェル層２、ｎエミッタ層４、ゲート電極６およびアルミ電極８ａ（表面電極であり、エミッタ電極８の一部）などの表面構造部９を形成する。ゲート電極６とアルミ電極８ａの間には、層間絶縁膜７が形成されている。尚、アルミ電極８ａはアルミニウム（Ａｌ）膜以外にアルミ・シリコン（Ａｌ−Ｓｉ）膜またはアルミ・シリコン・銅（Ａｌ−Ｓｉ−Ｃｕ）膜で形成することができる。
（２）図２に示すように、表面に保護テープ９ａを貼り、裏面１ｂを研削した後、保護テープ９ａを剥離する。さらに、この研削面をウェットエッチングする。このウェットエッチングにより、厚いウェハ（ｎシリコン基板）１ａを、例えば、１５０μｍ程度の厚さの薄いウェハ１にする。尚、この厚さはＦＳ−ＩＧＢＴの耐圧で異なる。
（３）図３に示すように、裏面１ｂにリンとボロンをイオン注入し、アニールして、ｎ−ＦＳ層１０とｐコレクタ層１１を形成する。
（４）図４は本実施例のウェハを示しており、ポリイミドまで形成したウェハの構成を示している。図４において、（ａ）は要部平面図、（ｂ）は（ａ）をＸ１−Ｘ１で切断した要部断面図、（ｃ）は（ａ）をＸ２−Ｘ２で切断した要部断面図を示している。図４に示すように、ウェハ１上面全域に１５μｍ程度の厚さにポリイミド（外周部のポリイミドが２５、それに続く内側のポリイミドが２６）を塗布する。その後、ウェハ１の外周部のポリイミド２５と無効チップ２２上のポリイミド２６は残した状態で、有効チップ２１のアルミ電極８ａ上を被覆しているポリイミド２６と絶縁膜７ａで被覆されたダイシングライン２３上のポリイミド２６をそれぞれ除去する。絶縁膜７ａは層間絶縁膜７と同時に形成する絶縁膜やフィールド酸化膜などである。
図４における（ｂ）では有効チップ２１の耐圧構造部２０（例えば、リサーフ構造など）が絶縁膜７ａで被覆されており、さらにその絶縁膜７ａ上がポリイミド２６で被覆された場合を示しているが、図４に示すように耐圧構造部２０が絶縁膜７ａで全面が被覆されている場合には、無効チップ２２のエミッタ電極８ａ上のみを被覆するようにし、有効チップ２１のエミッタ電極８ａと絶縁膜７ａを露出させてもよい。また、図示を省略するが、耐圧構造部２０としてガードリングなど金属電極が露出している場合には、後の工程で耐圧構造部２０の金属電極へのメッキ膜の析出を防ぎ耐圧構造を保護するために、耐圧構造部２０上もポリイミド２６で被覆する。
尚、有効チップ２１とはウェハ１の中央に配置されチップ化したときに有効となるチップのことである。具体的に説明すると外周部のポリイミド２５の端部２５ａからの距離Ｌが２ｍｍ以上離れたチップのことである。一方、無効チップ２２とはウェハ１の外周に配置され、角が欠落したり、成膜などの必要なプロセスが不完全になってしまい、素子として役に立たないチップのことである。
ダイシングライン２３上のポリイミド２６を除去した箇所は、無効チップ２２に挟まれたダイシングライン２３まで伸びている（符号２８が伸びている箇所である）。この除去した箇所からは絶縁膜７ａが露出している。この絶縁膜７ａは、例えば、ＢＰＳＧ（ボロンリンガラス）膜などである。
また、ウェハ１の外周部に形成されるポリイミド２５において、ウェハ端部１ｃからの幅Ｗを２ｍｍ以上とする。この幅Ｗが２ｍｍ未満では、従来技術で説明したようにエッジリンスでシリコンまたはポリシリコンが露出して、そこにメッキ膜の異常析出が起こる場合が生じる。また、この幅Ｗを５ｍｍ以上にすると、エッジリンスで露出したポリシリコンやシリコンがさらに確実に被覆されるので好ましい。しかし、この幅Ｗを広げ過ぎると有効チップ２１の取れ数が減少するので広くても１０ｍｍ程度以内とするのがよい。
また、ダイシングに際して発生したこのクラック（図９における符号３３を参照）が有効チップ２１の裏面にも広がる場合があり、悪影響を及ぼすことがある。そのため、有効チップ２１と外周部のポリイミド２５との最小距離Ｗを２ｍｍ以上とする。２ｍｍ未満になると、ダイシングライン２３で発生したクラック３３が有効チップ２１に達する場合がある。尚、前記のダイシングライン２３の幅は、例えば、８０μｍ程度である。有効チップ２１の裏面に発生するクラックについては、後述する（図９を参照）。尚、図４において、符号２４はダイシングライン２３の中心線、符号２７はオリエンテーションフラット（ＯＦ）を示している。
（５）図５に示すように、ウェハ１の裏面１ｂにスパッタで裏面電極（コレクタ電極１２）を形成する。このコレクタ電極１２はウェハ１面からアルミ膜１２ａ（またはアルミ・シリコン膜）／チタン膜１２ｂ／ニッケル膜１２ｃ／金膜１２ｄの積層膜で構成される。
（６）図６に示すように、ウェハ１の裏面１ｂのコレクタ電極１２をガラス板２９に貼り付け、全体を無電解メッキ層に入れて、ウェハ表面のアルミ電極８ａ上にニッケル膜８ｂ、金膜８ｃを順次無電解メッキしてエミッタ電極８が形成される。アルミ電極８ａの表面をニッケル膜８ｂと金膜８ｃとするのは外部導出導体（外部リード配線）との半田付けで必要となるためである。
前記の（２）の工程の前に（４）の工程を行う場合もある。その場合は（１）、（４）、（２）、（３）、（５）および（６）の工程順になる。また、（１）のアルミ電極８ａを形成する工程を（３）の工程の後で行う場合もある。
（７）図７に示すように、ダイシングライン２３に沿って例えば、直径が５０ｍｍ程度のブレード３２（ダイアモンドカッター）でウェハ１のダイシングライン２３の中心線２４に沿ってダイシング（切断）してチップ化する。尚、ブレード３２の刃でダイシングライン２３をダイシングしたときの切断幅（ダイシング幅）は、例えば、４０μｍ程度である。尚、図７は、ウェハ１に対し図７の上方から下方のＯＦ２７に向って矢印で示す方向にダイシングする様子を示している。尚、図７における符号３１はウェハ１を貼り付けるダイシングテープである。
図４に示すように、ダイシングライン２３上のポリイミド２６を、無効チップ２２に挟まれたダイシングライン（符号２８で示す箇所）まで除去することで、有効チップ２１の裏面にできるクラック（図９における符号３３を参照）の発生が抑制される。このクラック３３の発生が抑制されることで、チッピング（クラック３３が集合してウェハ１からシリコン小片が剥がれ落ちること）も抑制される。
また、無効チップ２２のアルミ電極８ａ上にはポリイミドが被覆されているので、このアルミ電極８ａはメッキされない。そのためメッキされる領域（メッキの析出面積）が狭くなり、無電解メッキ液の薬液ライフを延長できる。その結果、製造コストを低減することができる。
また、ウェハ１の外周部をポリイミド２５で被覆することで、エッジリンスで露出したシリコンやポリシリコンがポリイミド２５で被覆される。その結果、ウェハ１の外周部でのメッキの異常析出が防止される。また、ウェハ１の外周部をポリイミド２５で被覆することで、クラック３３の発生が防止されるため、チップ強度が高まり、製品の信頼性を高めることができる。
つぎに、従来の図１４に相当するポリイミドのパターンでダイシングでのウェハ１の裏面に発生するクラック３３の状態を詳細に調査した結果について説明する。尚、このポリイミド２６のパターンは、無効チップ２２に挟まれたダイシングライン２３上にもポリイミド２６が被覆されている。したがって、図９における符号２６ｂは図１４における符号７６ｂに相当する。
図９は、ウェハ１の裏面に発生するクラック３３の状態を説明する図（その１）である。図９においては、縦および横のいずれのダイシングライン２３もダイシングしていない場合で、最初にダイシングライン２３をダイシングする状態であって、（ａ）はウェハ端部１ｃからブレード３２が挿入された場合（切断開始）の図、（ｂ）はウェハ端部１ｃからブレード３２が離れる場合（切断終了）の図を示している。尚、無効チップ２２に挟まれたダイシングライン２３上はポリイミド２５，２６で被覆されている。また、外周部のポリイミド２５の幅Ｗは２ｍｍである。ウェハ１にはエミッタ電極８やコレクタ電極１２が形成されているが説明を簡略にするため省略した。
図９の（ａ）に示すように、ウェハ端部１ｃからクラック３３が導入され、ポリイミド直下２６ａ内でクラック３３が終了している。また、図９の（ｂ）に示すように、ポリイミド直下２６ａになる手前（ポリイミド端部２６ｂ）からクラック３３が導入され、ポリイミド直下２６ａ内でクラック３３が終了している。手前の距離Ｔは２ｍｍ未満であり、殆どが１ｍｍ程度である。
図９の（ａ）の場合、クラック３３がポリイミド直下２６ａ内で起こっているので、このクラック３３は有効チップ２１まで延伸していない。一方、図９の（ｂ）の場合のようにポリイミド直下２６ａになる前からクラック３３が開始されており、クラック３３がダイシングライン２３上のポリイミド２６に近接すると、有効チップ２１の裏面へクラック３３が延伸する可能性がある。
図１０は、ウェハ１の裏面に発生するクラック３３の状態を説明する図（その２）である。図１０においては、縦、横のうちどちらかのダイシングライン２３をブレード３２で切断（ダイシング）した後に、この切断後のダイシングライン２３ａと直交するまだ切断されていないダイシングライン２３に沿って切断（ダイシング）する（切断後は切断されたダイシングライン２３ａとなる）とき、この切断でウェハ１裏面に発生するクラック３３の状態を示しており、（ａ）はウェハ端部１ｃからブレード３２が挿入された場合（切断開始）の図、（ｂ）はウェハ端部１ｃからブレード３２が離れる場合（切断終了）の図を示している。
図１０の（ａ）に示すように、ウェハ端部１ｃからクラック３３が導入され、ポリイミド直下２６ａ内でクラック３３が終了している。また、図１０の（ｂ）に示すように、ポリイミド直下２６ａ内からクラック３３が導入され、ポリイミド直下２６ａ内でクラック３３が終了している。図１０の場合は、いずれの場合もポリイミド直下２６ａ内でクラック３３が発生しており、有効チップ２１にクラック３３が到達しないので有効チップ２１へ悪影響を及ぼさない。
前記のことから、ポリイミド直下２６ａ内から離れてクラック３３が発生する箇所は、最初にブレード３２を挿入したダイシングライン２３でブレード３２がウェハ１から離れる箇所である。それを踏まえて、クラック３３の発生を抑制した例をつぎの実施の形態２で説明する。
（実施の形態２）
つぎに、この発明にかかる半導体装置の製造方法の実施の形態２について説明する。図１１は、この発明にかかる半導体装置の製造方法の実施の形態２を示す要部製造工程図である。図１１において、（ａ）は要部平面図、（ｂ）は（ａ）をＸ１−Ｘ１で切断した要部断面図、（ｃ）は（ａ）をＸ２−Ｘ２で切断した要部断面図を示している。
つぎに、この発明にかかる半導体装置の製造方法の実施の形態２について説明する。図１１は、この発明にかかる半導体装置の製造方法の実施の形態２を示す要部製造工程図である。図１１において、（ａ）は要部平面図、（ｂ）は（ａ）をＸ１−Ｘ１で切断した要部断面図、（ｃ）は（ａ）をＸ２−Ｘ２で切断した要部断面図を示している。
実施の形態２は、上述した（４）の工程において、最初にブレード３２が挿入されたダイシングライン２３の終点付近の無効チップ２２に挟まれたダイシングライン２３上のポリイミド２６を除去し、その他の無効チップ２２と隣接するダイシングライン２３上のポリイミドを残した点が、実施の形態１と異なる。
図１１では、カッコで示す数字（１）〜（１３）はダイシングの順番を示し、矢印はダイシング方向を示す。まず縦方向のダイシングライン２３の１番から７番まで（（１）から（７）まで）をダイシングする。この方向を最初に切断する方向とする。その後、横方向のダイシングライン２３の８番から１３番まで（（８）から（１３）まで）をダイシングする。縦方向の１番から７番のダイシングライン２３でウェハ１の上端がブレード３２挿入箇所であり、ウェハ１の下端のＯＦ２７がブレード３２の終点箇所である。この終点箇所のダイシングライン２３上の外周部のポリイミド２５を残して内側のポリイミド２６を除去する（図１１におけるＢ部の領域）。
ブレード３２で切り終わる側のダイシングライン２３（Ｂ部）上に外周部のポリイミド２５を除いてポリイミド２６が形成されていないので、クラック３３は無効チップ２２に挟まれたダイシングライン２３の外周部のポリイミド直下２６ａと、このポリイミド端部２５ａから距離Ｔが１ｍｍ程度（大きくても２ｍｍ未満）で発生する。
有効チップ２１はポリイミド端部２５ａから２ｍｍ以上離れている（図４で示した距離Ｌ）ので、外周部のポリイミド直下２６ａで発生したクラック３３は有効チップ２１には到達しない。そのため、有効チップ２１に悪影響を及ぼさない。
横方向の８番から１３番のダイシングライン２３をブレード３２で切断するときには、縦方向の１番から７番のダイシングライン２３ａは切断された後なので、有効チップ２１と無効チップ２２とを区画する縦方向のダイシングライン２３ａは切断済みである。そのため、横方向の８番から１３番の切断によってクラック３３はポリイミド直下２６ａ内で発生したとしても、このクラックが、切断済みのダイシングラインを越えて有効チップ２１に到達することはない。そのため、有効チップ２１に悪影響を及ぼさない。
よって、最初に切断する方向に交差する方向のダイシングラインを切り終える側の、無効チップに挟まれたダイシングライン上には、図１１の（ａ）に示すＢのような、ポリイミドを形成しない領域を設けなくてもよい。
尚、この実施の形態２の場合は、ウェハ１を切断するときにブレード３２を導入する箇所の位置や、縦、横のダイシングライン２３（２３ａ）のどちらを先に切断するかが決まっている場合に有効な方法である。
上記実施の形態では、縦方向（オリエンテーションフラット２７に向かう方向）を最初の切断方向としたが、切断方向はこれに限らない。図１１に示した切断方向とは逆の縦方向（オリエンテーションフラット２７から切り始める方向）でもよいし、横方向（オリエンテーションフラット２７に平行な方向）を最初の切断方向としてもよい。あるいは、チップがオリエンテーションフラット２７に対して傾斜して配置されている場合は、最初の切断方向とこれに交差する切断方向の順を予め決定すればよい。
上記のように、予め、最初の切断方向を決定している場合、最初の切断方向のダイシングラインについて、切り終える側の無効チップに挟まれたダイシングライン上を、半導体ウェハの外周端から有効チップに対して所定の距離離れた部分までを連続して覆うようにする。言い換えると、切り終える側の無効チップに挟まれたダイシングライン上は、有効チップから所定の距離の部分は、ポリイミドを形成しないようにする。切断方向の順序を予め決めない場合には実施の形態１の方法を適用するとよい。
（実施の形態３）
つぎに、この発明にかかる半導体装置の製造方法の実施の形態３について説明する。図１２は、この発明にかかる半導体装置の製造方法の実施の形態３を示す要部製造工程図である。図１２において、（ａ）は要部平面図、（ｂ）は（ａ）をＸ１−Ｘ１で切断した要部断面図、（ｃ）は（ａ）をＸ２−Ｘ２で切断した要部断面図を示している。実施の形態３は、上述した（４）の工程において、無効チップ２２の表面にアルミ電極８ａを形成せずにダイシングライン２３上の絶縁膜７ａを延在させて被覆した点が、実施の形態１と異なる。
つぎに、この発明にかかる半導体装置の製造方法の実施の形態３について説明する。図１２は、この発明にかかる半導体装置の製造方法の実施の形態３を示す要部製造工程図である。図１２において、（ａ）は要部平面図、（ｂ）は（ａ）をＸ１−Ｘ１で切断した要部断面図、（ｃ）は（ａ）をＸ２−Ｘ２で切断した要部断面図を示している。実施の形態３は、上述した（４）の工程において、無効チップ２２の表面にアルミ電極８ａを形成せずにダイシングライン２３上の絶縁膜７ａを延在させて被覆した点が、実施の形態１と異なる。
実施の形態３の半導体装置の製造方法によれば、上述した（４）の工程において、ウェハ１の外周部にのみポリイミド２５を被覆する。このため、クラック３３は、このポリイミド直下２６ａで発生するか、ポリイミド端部２５ａから内側に入った場合にも当該ポリイミド端部２５ａから１ｍｍ程度内側に入った箇所までしか到達しない。有効チップ２１はポリイミド端部２５ａから２ｍｍ以上離すようにしているので、クラック３３は有効チップ２１には到達せず有効チップ２１へ悪影響を及ぼさない。
また、無効チップ２２上にはアルミ電極８ａは形成されず絶縁膜７ａが被覆されているのでメッキされない。そのため、無電解メッキ液の薬液ライフが延長できて、製造コストを低減することができる。また、ウェハ１の外周部はポリイミド２５で被覆されているので、無電解メッキによる異常析出は起こらない。
尚、上述した実施の形態１、実施の形態２および実施の形態３においては、この発明にかかる半導体装置の製造方法をＦＳ−ＩＧＢＴの製造に適用した例について説明したが、この発明にかかる半導体装置の製造方法は前記したＦＳ−ＩＧＢＴの製造に限るものではない。この発明にかかる半導体装置の製造方法は、ＦＳ−ＩＧＢＴ以外のＩＧＢＴやＭＯＳＦＥＴおよびダイオードなどの製造にも適用できる。
以上説明したように、この発明によれば、ウェハの外周部と無効チップ上をそれぞれポリイミドで被覆し、無効チップに挟まれたダイシングライン上のポリイミドを除去することで、ブレードによるダイシングで有効チップの裏面に発生するクラックを抑制することができる。
また、この発明によれば、ウェハの外周側壁をポリイミドで被覆することで、ウェハの外周部に発生する無電解メッキによる異常析出を抑制できる。
また、この発明によれば、無効チップの箇所をポリイミドで被覆することで、この箇所がメッキされるのを防止できて、メッキ液の薬液ライフを延長できて、製造コストを低減することができる。
また、この発明によれば、ウェハの外周部をポリイミドで被覆し、無効チップ上面を全域に亘って酸化膜で被覆することで、ブレードによるダイシングで有効チップの裏面に発生するクラックを抑制し、ウェハの外周側壁に発生する無電解メッキによる異常析出を抑制し、さらに、メッキ液の薬液ライフを延長できて、製造コストを低減することができる。
以上のように、この発明は、半導体装置の製造方法に関し、特に、ブレードによるダイシングによって半導体ウェハ（以下、単にウェハと称す）を製造する半導体装置の製造方法に適している。
１ ウェハ（薄い）
１ａ ウェハ（厚い）
１ｂ ウェハの裏面
１ｃ ウェハの端部
２ ｐウェル層
３ トレンチ
４ ｎエミッタ層
５ ゲート酸化膜
６ ゲート電極
７ 層間絶縁膜
７ａ 絶縁膜
８ エミッタ電極
８ａ アルミ電極
８ｂ ニッケル膜
８ｃ 金膜
９ 表面構造部
１０ ｎ−ＦＳ層
１１ ｐコレクタ層
１２ コレクタ電極
１２ａ アルミ膜
１２ｂ チタン膜
１２ｃ ニッケル膜
１２ｄ 金膜
２０ 耐圧構造部
２１ 有効チップ
２２ 無効チップ
２３ ダイシングライン
２４ 中心線
２５ ポリイミド（外周部）
２５ａ ポリイミド２５の端部
２６ ポリイミド（内側）
２６ａ ポリイミド直下
２６ｂ ポリイミド２６の端部
２７ オリエンテーションフラット（ＯＦ）
２８ 伸びている箇所
２９ ガラス板
３１ ダイシングテープ
３２ ブレード
３３ クラック
１ａ ウェハ（厚い）
１ｂ ウェハの裏面
１ｃ ウェハの端部
２ ｐウェル層
３ トレンチ
４ ｎエミッタ層
５ ゲート酸化膜
６ ゲート電極
７ 層間絶縁膜
７ａ 絶縁膜
８ エミッタ電極
８ａ アルミ電極
８ｂ ニッケル膜
８ｃ 金膜
９ 表面構造部
１０ ｎ−ＦＳ層
１１ ｐコレクタ層
１２ コレクタ電極
１２ａ アルミ膜
１２ｂ チタン膜
１２ｃ ニッケル膜
１２ｄ 金膜
２０ 耐圧構造部
２１ 有効チップ
２２ 無効チップ
２３ ダイシングライン
２４ 中心線
２５ ポリイミド（外周部）
２５ａ ポリイミド２５の端部
２６ ポリイミド（内側）
２６ａ ポリイミド直下
２６ｂ ポリイミド２６の端部
２７ オリエンテーションフラット（ＯＦ）
２８ 伸びている箇所
２９ ガラス板
３１ ダイシングテープ
３２ ブレード
３３ クラック
Claims (5)
- 半導体ウェハの第１主面の周囲に無効チップを形成する工程と、
前記無効チップで囲まれた領域に有効チップを形成する工程と、
前記有効チップ上と前記無効チップ上とに表面電極を形成する工程と、
前記有効チップおよび前記無効チップをそれぞれ区画するダイシングライン上に絶縁膜を配置する工程と、
前記半導体ウェハの第２主面に裏面電極を形成する工程と、
前記半導体ウェハの第１主面の外周部を前記半導体ウェハの外周端から所定の幅で覆うポリイミドを形成する工程と、
前記有効チップ上に配置される前記表面電極上にメッキで金属膜を被覆する工程と、
を含み、
前記ポリイミドを形成する工程は、前記半導体ウェハの外周端から内側へ向かって連続して前記無効チップを覆うとともに、
前記ダイシングラインについて、最初に切断する方向とこれに交差する方向および最初に切断する方向の切り終える側を予め定め、最初に切断する方向のダイシングラインの切り終える側の無効チップに挟まれたダイシングライン上を、半導体ウェハの外周端から有効チップに対して所定の距離離れた部分までを連続して覆うポリイミドを形成し、
前記最初に切断する方向のダイシングラインに沿ってブレードで前記半導体ウェハを切断し半導体チップにすることを特徴とする半導体装置の製造方法。 - 前記半導体ウェハを外周端から覆うポリイミドの前記所定の幅は、２ｍｍ以上１０ｍｍ以下であることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記半導体ウェハを外周端から覆うポリイミドの前記所定の幅は、５ｍｍ以上１０ｍｍ以下であることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記有効チップと前記ポリイミドとの所定の距離は、２ｍｍ以上であることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記表面電極がアルミ電極であり、
前記絶縁膜が酸化膜であり、
前記金属膜がニッケル膜に金膜を積層したメッキ膜であり、
前記メッキが無電解メッキであり、
前記裏面電極がアルミニウム膜、ニッケル膜および金膜の積層膜であることを特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012535042A JP5609981B2 (ja) | 2010-09-22 | 2011-09-20 | 半導体装置の製造方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010211487 | 2010-09-22 | ||
| JP2010211487 | 2010-09-22 | ||
| PCT/JP2011/071408 WO2012039403A1 (ja) | 2010-09-22 | 2011-09-20 | 半導体装置の製造方法 |
| JP2012535042A JP5609981B2 (ja) | 2010-09-22 | 2011-09-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2012039403A1 JPWO2012039403A1 (ja) | 2014-02-03 |
| JP5609981B2 true JP5609981B2 (ja) | 2014-10-22 |
Family
ID=45873887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012535042A Active JP5609981B2 (ja) | 2010-09-22 | 2011-09-20 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8865567B2 (ja) |
| EP (1) | EP2587525B1 (ja) |
| JP (1) | JP5609981B2 (ja) |
| CN (1) | CN103069546B (ja) |
| WO (1) | WO2012039403A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6265594B2 (ja) | 2012-12-21 | 2018-01-24 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法、及び半導体装置 |
| TWD174921S (zh) * | 2014-12-17 | 2016-04-11 | 日本碍子股份有限公司 | 複合基板之部分 |
| JP6770443B2 (ja) * | 2017-01-10 | 2020-10-14 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体ウェハ |
| CN109616414A (zh) * | 2018-11-06 | 2019-04-12 | 深圳方正微电子有限公司 | 晶圆加工方法和半导体器件的制备方法 |
| KR20220023019A (ko) | 2020-08-20 | 2022-03-02 | 삼성전자주식회사 | 반도체 기판 및 반도체 기판의 소잉 방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05315304A (ja) * | 1992-05-12 | 1993-11-26 | Sony Corp | ウエハの裏面研削方法 |
| JP2005244165A (ja) * | 2004-01-30 | 2005-09-08 | Denso Corp | 半導体チップの製造方法 |
| JP2006032390A (ja) * | 2004-07-12 | 2006-02-02 | Seiko Epson Corp | ダイシングシートおよびその製造方法、半導体装置の製造方法 |
| JP2007036129A (ja) * | 2005-07-29 | 2007-02-08 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2007287780A (ja) * | 2006-04-13 | 2007-11-01 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3094939B2 (ja) * | 1997-03-19 | 2000-10-03 | 株式会社村田製作所 | 電子部品の製造方法 |
| JP2007214268A (ja) * | 2006-02-08 | 2007-08-23 | Seiko Instruments Inc | 半導体装置の製造方法 |
-
2011
- 2011-09-20 WO PCT/JP2011/071408 patent/WO2012039403A1/ja active Application Filing
- 2011-09-20 JP JP2012535042A patent/JP5609981B2/ja active Active
- 2011-09-20 CN CN201180039092.9A patent/CN103069546B/zh active Active
- 2011-09-20 EP EP11826848.1A patent/EP2587525B1/en active Active
- 2011-09-20 US US13/817,112 patent/US8865567B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05315304A (ja) * | 1992-05-12 | 1993-11-26 | Sony Corp | ウエハの裏面研削方法 |
| JP2005244165A (ja) * | 2004-01-30 | 2005-09-08 | Denso Corp | 半導体チップの製造方法 |
| JP2006032390A (ja) * | 2004-07-12 | 2006-02-02 | Seiko Epson Corp | ダイシングシートおよびその製造方法、半導体装置の製造方法 |
| JP2007036129A (ja) * | 2005-07-29 | 2007-02-08 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2007287780A (ja) * | 2006-04-13 | 2007-11-01 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2587525B1 (en) | 2020-03-25 |
| WO2012039403A1 (ja) | 2012-03-29 |
| EP2587525A4 (en) | 2017-07-26 |
| US20130203238A1 (en) | 2013-08-08 |
| JPWO2012039403A1 (ja) | 2014-02-03 |
| EP2587525A1 (en) | 2013-05-01 |
| CN103069546A (zh) | 2013-04-24 |
| US8865567B2 (en) | 2014-10-21 |
| CN103069546B (zh) | 2016-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4815905B2 (ja) | 半導体装置およびその製造方法 | |
| JP6061726B2 (ja) | 半導体装置および半導体ウェハ | |
| TWI262537B (en) | Semiconductor device with crack prevention ring and method of manufacture thereof | |
| CN1215542C (zh) | 半导体器件及其制造方法 | |
| US7994614B2 (en) | Semiconductor wafer, semiconductor device, and method of manufacturing semiconductor device | |
| KR100764363B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN100440495C (zh) | 半导体装置及其制造方法 | |
| JP5609981B2 (ja) | 半導体装置の製造方法 | |
| US10403554B2 (en) | Method for manufacturing semiconductor device | |
| JP2011146718A (ja) | 半導体ダイを形成する方法 | |
| US10157861B2 (en) | Crack propagation prevention and enhanced particle removal in scribe line seals of semiconductor devices | |
| US8987923B2 (en) | Semiconductor seal ring | |
| JP5271562B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2004079988A (ja) | 半導体装置 | |
| JPH09306872A (ja) | 半導体装置 | |
| JP2009188148A (ja) | 半導体装置およびその製造方法 | |
| JP2004327708A (ja) | 半導体装置およびその製造方法 | |
| JP2008053559A (ja) | 半導体装置およびその製造方法 | |
| JP5271561B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2013134998A (ja) | 半導体装置およびその製造方法 | |
| CN108511415B (zh) | 电子组件制造方法 | |
| JP7559954B2 (ja) | 半導体ウェハ | |
| US12080762B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
| JP2015103705A (ja) | 半導体装置の製造方法および半導体装置ならびに半導体製造装置 | |
| CN115152034A (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140328 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140805 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140818 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5609981 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |