CN115152034A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115152034A
CN115152034A CN202180016753.XA CN202180016753A CN115152034A CN 115152034 A CN115152034 A CN 115152034A CN 202180016753 A CN202180016753 A CN 202180016753A CN 115152034 A CN115152034 A CN 115152034A
Authority
CN
China
Prior art keywords
hole
tungsten
semiconductor device
region
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180016753.XA
Other languages
English (en)
Inventor
白川彻
阿形泰典
三枝直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN115152034A publication Critical patent/CN115152034A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05019—Shape in side view being a non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0715—Polysiloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体装置，包括：焊盘部，其设置于半导体基板的上表面的上方，并且与发射电极分离；导线布线部，其与焊盘部的上表面的连接区域连接；布线层，其设置在半导体基板和焊盘部之间，且包括与连接区域重叠的区域；层间绝缘膜，其设置在布线层和焊盘部之间，且在连接区域的下方具有贯通孔；钨部，其设置在贯通孔的内部，且将布线层和焊盘部电连接，所述钨部包含钨；以及阻挡金属层，其设置为在连接区域的下方覆盖层间绝缘膜的上表面，且所述阻挡金属层包含钛。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
以往，在包括晶体管等的半导体装置中，已知有设置包含钛的阻挡金属的结构(例如，参照专利文献1～3)。
专利文献1：日本特开2007-227556号公报
专利文献2：日本特开2020-31154号公报
专利文献3：日本特开2020-35847号公报
发明内容
技术问题
有时在阻挡金属与层间绝缘膜之间产生剥离。
技术方案
为了解决上述课题，在本发明的一个方式中，提供半导体装置，其具备半导体基板。半导体装置可以包括发射电极，其设置于半导体基板的上表面的上方。半导体装置可以包括焊盘部，其设置于半导体基板的上表面的上方，并且与发射电极分离。半导体装置可以包括导线布线部，其与焊盘部的上表面的连接区域连接。半导体装置可以包括布线层，其设置在半导体基板和焊盘部之间，且包括与连接区域重叠的区域。半导体装置可以包括层间绝缘膜，其设置在布线层和焊盘部之间，且在连接区域的下方具有贯通孔。半导体装置可以包括钨部，其设置在贯通孔的内部，且将布线层和焊盘部电连接，所述钨部包含钨。半导体装置可以包括阻挡金属层，其被设置为覆盖层间绝缘膜的上表面，且所述阻挡金属层包含钛。
也可以是，在俯视时与连接区域重叠的连接下方区域中，设置有钨部的区域的面积为连接下方区域的面积的20％以上。
也可以是，设置有钨部的区域的面积为连接下方区域的面积的50％以上。
也可以是，在整个连接下方区域设置有钨部。
也可以是，钨部覆盖层间绝缘膜的上表面的一部分。
也可以是，钨部在除连接下方区域以外的区域覆盖层间绝缘膜的上表面。
也可以是，钨部设置于其在俯视时与焊盘部重叠的整个区域。
也可以是，贯通孔的宽度为0.5μm以上且0.8μm以下。
在层间绝缘膜可以设置有多个贯通孔。相邻的两个贯通孔的距离可以为0.5μm以上且3.2μm以下。
也可以是，贯穿孔的宽度和贯穿孔的距离满足以下的关系：
X1/(X1+X2)≥0.2，其中X1为贯通孔的宽度，X2为相邻的两个贯通孔的距离。
阻挡金属层可以也设置在贯通孔的底面。覆盖层间绝缘膜的上表面的阻挡金属层可以比设置于贯通孔的底面的阻挡金属层厚。
在层间绝缘膜的上表面可以设置有多个沿第一方向延伸的钨部。连接区域可以在俯视时在第二方向上具有长轴。第一方向与第二方向之间的角度可以为10度以下。
层间绝缘膜、贯通孔以及钨部可以也设置在发射电极的下方。连接下方区域处的贯通孔的间隔可以与发射电极的下方处的贯通孔的间隔不同。
层间绝缘膜、贯通孔以及钨部可以也设置在发射电极的下方。连接下方区域的贯通孔处的宽度可以比发射电极的下方的贯通孔的宽度小。
层间绝缘膜可以是BPSG膜或BSG膜。层间绝缘膜中的硼浓度可以为2.6wt％以上且5wt％以下。
贯通孔和钨部的至少一部分可以沿着与半导体基板的上表面平行的第一延伸方向设置。
也可以是，贯通孔和钨部的一部分沿着与半导体基板的上表面平行且与第一延伸方向不同的第二延伸方向设置。
也可以是，半导体装置具有贯通孔连接部，其将沿着第一延伸方向设置的贯通孔与沿着第二延伸方向设置的贯通孔连接。
也可以是，在将沿着第二延伸方向配置的贯通孔连接部的间隔设为a，将沿着第一延伸方向配置的贯通孔连接部的间隔设为b，将沿着第二延伸方向配置的贯通孔的宽度设为c，将沿着第一延伸方向配置的贯通孔的宽度设为d的情况下，满足下式：
((a×c)+(b-c)×d)/(a×b)≥0.2。
也可以是，设置于贯通孔连接部的钨部的上端配置于比设置于除贯通孔连接部以外的贯通孔的钨部的上端靠下侧的位置。
附图说明
图1是表示半导体装置100的一个例子的俯视图。
图2A是表示图1中的A-A截面的一个例子的图。
图2B是表示图1中的B-B截面的一个例子的图。
图3是表示俯视时的钨部230的配置例的图。
图4是表示针对多个半导体装置100的拉伸试验的结果例的图。
图5是表示A-A截面的另一例的图。
图6是表示图5所示的半导体装置100中的钨部230的俯视下的配置例的图。
图7是表示A-A截面的另一例的图。
图8是表示图7所示的半导体装置100中的钨部230的俯视下的配置例的图。
图9是表示A-A截面的另一例的图。
图10是表示图9所示的半导体装置100中的钨部230的俯视下的配置例的图。
图11是表示A-A截面的另一例的图。
图12是表示图11所示的半导体装置100中的钨部230的俯视下的配置例的图。
图13是将贯通孔210的附近放大的截面图。
图14是表示栅极焊盘50的上表面中的连接区域206的配置例的图。
图15是表示栅极焊盘50的上表面中的连接区域206的另一配置例的图。
图16是表示有源部120中的XZ截面的一个例子的图。
图17是表示俯视时的钨部230和贯通孔210的另一配置例的图。
图18是表示俯视时的钨部230和贯通孔210的另一配置例的图。
图19是表示图18中的C-C截面的一个例子的图。
图20是表示图18中的D-D截面的一个例子的图。
图21是表示俯视时的钨部230和贯通孔210的另一配置例的图。
图22是图21所示的钨部230-1和钨部230-2的放大图。
图23是表示贯通孔210和钨部230的另一形状例的图。
图24是表示图23中的E-E截面的一个例子的图。
图25是表示图23中的F-F截面的一个例子的图。
图26是表示俯视时的钨部230和贯通孔210的另一配置例的图。
图27是图26所示的钨部230-1和钨部230-2的放大图。
图28是表示俯视时的钨部230和贯通孔210的另一配置例的图。
图29是图28所示的钨部230-1和钨部230-2的放大图。
图30是表示图28中所示的钨部230-1和钨部230-2的另一例子的放大图。
符号说明
10：半导体基板，11：阱区，20：漂移区，21：上表面，22：源区，23：接触区，24：栅电极，25：沟槽，38：层间绝缘膜，44：绝缘膜，50：栅极焊盘，51：布线层，52：发射电极，100：半导体装置，102：端边，110：电流感测区，120：有源部，172：电流感测焊盘，174：阳极焊盘，176：阴极焊盘，178：二极管元件，201：开口区域，202：导线布线部，204：连接部，206：连接区域，208：连接下方区域，209：点划线，210：贯通孔，220：阻挡金属层，221：上表面，230：钨部，231：贯通孔连接部，232：曲线部，240：保护部件
具体实施方式
以下，通过发明的实施方式对本发明进行说明，但以下的实施方式并不限定权利要求书所涉及的发明。另外，实施方式中说明的特征的全部组合并不一定是发明的技术方案所必须的。此外，在本说明书以及附图中，对于实质上具有相同的功能、结构的要素，通过标注相同的附图标记而省略重复说明，另外，与本发明没有直接关系的要素省略图示。另外，有时在一个附图中，对具有相同的功能、结构的要素代表性地标注附图标记，而对于其他附图，省略附图标记。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。将基板、层或其他部件的两个主面中的一个面称为上表面，将另一个面称为下表面。“上”、“下”的方向并不限定于重力方向或半导体模块的安装时的方向。
在本说明书中，有时使用X轴、Y轴以及Z轴的正交坐标轴来说明技术事项。正交坐标轴仅确定构成要素的相对位置，并不限定特定的方向。例如，Z轴并不限定相对于地面的高度方向而进行表示。应予说明，+Z轴方向和-Z轴方向是相互反向的方向。在不记载正负而记载为Z轴方向的情况下，是指与+Z轴和-Z轴平行的方向。在本说明书中，将与半导体基板的上表面和下表面平行的正交轴作为X轴和Y轴。另外，将与半导体基板的上表面和下表面垂直的轴作为Z轴。在本说明书中，有时将Z轴的方向称为深度方向。另外，在本说明书中，包括X轴和Y轴在内，有时将与半导体基板的上表面和下表面平行的方向称为水平方向。
在本说明书中，在如“相同”或“相等”那样称呼的情况下，也可以包括具有由制造偏差等引起的误差的情况。该误差例如为10％以内。
图1是表示半导体装置100的一个例子的俯视图。半导体装置100具备半导体基板10、发射电极52以及栅极焊盘50。半导体基板10是由硅或化合物半导体等半导体材料形成的基板。半导体基板10在俯视时具有端边102。在本说明书中，将在半导体基板10或半导体装置100等规定的部件的上表面投影各部件的位置的情况称为俯视。本例的半导体基板10具有在俯视时彼此相对的两组端边102。在图1中，示出了彼此相对的一组端边102-1和端边102-2。在图1中，将与端边102-1以及端边102-2平行的方向作为Y轴方向，将与端边102-1及端边102-2垂直的方向作为X轴方向。
发射电极52和栅极焊盘50是包含铝等金属的电极。发射电极52和栅极焊盘50在俯视时相互分离。在发射电极52和栅极焊盘50之间可以设置聚酰亚胺等保护部件。在发射电极52和栅极焊盘50与半导体基板10之间设置有绝缘膜。发射电极52和栅极焊盘50经由设置于该绝缘膜的接触孔与半导体基板10或设置于半导体基板10的上表面的部件连接。
图2A是表示图1中的A-A截面的一例的图。A-A截面是通过栅极焊盘50和连接部204的XZ面。图2B表示图1中的B-B截面的一例。B-B截面是通过发射电极52的XZ面。
在图2B中，发射电极52经由设置于层间绝缘膜38的接触孔(贯通孔)210内的阻挡金属层220和钨部230与半导体基板10电连接。例如发射电极52可以与IGBT(绝缘栅双极型晶体管)中的第一导电型的源区22和接触区23连接。作为一例，第一导电型为N型。可以在半导体基板10的表面设置沟槽25，在沟槽25的内侧隔着绝缘膜44填充有栅电极24。本例的沟槽25在半导体基板10的上表面21沿Y轴方向延伸地设置。即，在半导体基板10的上表面21，沟槽25在Y轴方向上具有长边。
在图2A中，栅极焊盘50经由设置于层间绝缘膜38的接触孔(贯通孔)210内的阻挡金属层220和钨部230与布线层51电连接。布线层51可以隔着绝缘膜44设置在半导体基板10的上表面。作为一例，布线层51由多晶硅构成。例如栅极焊盘50与IGBT中的栅极沟槽等的栅电极24连接。在后面对A-A截面进行详细叙述。发射电极52可以与MOS晶体管中的第一导电型的源区22连接。在图1中，省略了绝缘膜和接触孔。
在图1中，发射电极52可以是设置于半导体基板10的上表面的电极中的、俯视时的面积最大的电极。栅极焊盘50可以在俯视时配置于发射电极52与端边102-1之间。栅极焊盘50也可以在Y轴方向上被发射电极52夹着。
在发射电极52的上表面连接有未图示的引线框架或导线等布线。另外，在栅极焊盘50的上表面连接有导线布线部202。导线布线部202可以具有与栅极焊盘50的上表面接触的连接部204。连接部204可以是焊料等固定材料，也可以是导线布线的一部分。导线布线可以在连接部204中超声波接合于发射电极52的上表面，也可以压接于发射电极52的上表面。
在半导体基板10设置有有源部120。有源部120是在将半导体装置100控制为导通状态的情况下主电流在半导体基板10的上表面与下表面之间沿深度方向流动的区域。有源部120是在半导体基板10的内部设置有IGBT等晶体管或FWD(续流二极管)等二极管的区域。也可以将被发射电极52覆盖的区域作为有源部120。在该情况下，在俯视时被发射电极52夹着的区域也可以作为有源部120。另外，在沿着半导体基板10的外周以环状设置有保护环或场板的情况下，也可以将被保护环或场板包围的区域作为有源部120。保护环是从半导体基板10的上表面设置到规定的深度位置为止的P型的区域。另外，场板是设置在半导体基板10的上表面的上方的导电性部件。在场板与半导体基板10之间设置有绝缘膜。保护环和场板可以被设置为，通过后述的栅极焊盘50与端边102-1之间。
如上所述，发射电极52经由接触孔(贯通孔210)与有源部120电连接。如上所述，栅极焊盘50可以经由接触孔与由多晶硅、铝等形成的栅极流道(布线层51)连接。施加到栅极焊盘50的栅极电压通过栅极流道等被供给到有源部120中的各个晶体管部的栅电极24。
半导体装置100可以具备二极管元件178。本例的二极管元件178是配置在半导体基板10的上方的PN结二极管。二极管元件178可以作为温度检测部发挥功能。二极管元件178可以在俯视时配置在半导体基板10的大致中央。例如，二极管元件178可以覆盖半导体基板10的中央位置。二极管元件178可以在俯视时被发射电极52夹着。本例的发射电极52被分割为至少两个区域，二极管元件178被发射电极52的两个区域夹着。
半导体装置100可以具有阳极焊盘174和阴极焊盘176。阳极焊盘174与二极管元件178的阳极电连接，阴极焊盘176与二极管元件178的阴极电连接。阳极焊盘174和阴极焊盘176可以通过由多晶硅或铝等形成的布线与二极管元件178连接。
作为一例，栅极焊盘50配置在端边102-1侧，阳极焊盘174和阴极焊盘176配置在端边102-2侧。端边102-1侧是指比X轴方向上的半导体基板10的中央更靠端边102-1侧，端边102-2侧是指比半导体基板10的该中央更靠端边102-2侧。如上所述，栅极焊盘50可以配置在发射电极52与端边102-1之间。阳极焊盘174和阴极焊盘176可以配置在发射电极52与端边102-2之间。在阳极焊盘174和阴极焊盘176的上表面，可以与栅极焊盘50同样地连接有导线布线部202。
半导体装置100也可以还具有电流感测焊盘172。在电流感测焊盘172的下方的半导体基板10可以设置有电流感测区110。电流感测区110可以包括与有源部120中的晶体管部电并联地设置且具有相同结构的晶体管部。在俯视时，电流感测区110比有源部120小。根据流过电流感测区110的电流，能够推定流过有源部120的电流。电流感测焊盘172可以配置在发射电极52与端边102-2之间。在电流感测焊盘172的上表面，可以与栅极焊盘50同样地连接有导线布线部202。
图1所示的栅极焊盘50、阳极焊盘174、阴极焊盘176以及电流感测焊盘172是焊盘部的一个例子。然而，焊盘部不限于上述焊盘。焊盘部配置在半导体基板10的上表面的上方，由铝等金属形成，且与发射电极52分离。在图2A以后，主要对栅极焊盘50的附近的结构进行说明，但各焊盘部的附近也可以具有与栅极焊盘50的附近同样的结构。
如上所述，图2A是表示图1中的A-A截面的一例的图。A-A截面是通过栅极焊盘50和连接部204的XZ面。本例的半导体装置100在该截面中具备半导体基板10、绝缘膜44、布线层51、层间绝缘膜38、阻挡金属层220、钨部230、栅极焊盘50、连接部204以及导线布线部202。另外，栅极焊盘50的上表面的一部分区域可以被聚酰亚胺等保护部件240覆盖。将栅极焊盘50的上表面中的未被保护部件240覆盖而露出的区域设为开口区域201。
连接部204在开口区域201与栅极焊盘50的上表面连接。将栅极焊盘50的上表面中与连接部204接触的部分称为连接区域206。应予说明，半导体装置100的上表面被硅凝胶等密封树脂密封。由此，能够使半导体装置100的上表面相对于外部电绝缘，另外，能够保护半导体装置100免受水分等异物的影响。
半导体基板10可以具有第一导电型的漂移区20和第二导电型的阱区11。在本说明书中，第一导电型为N型，第二导电型为P型，但导电型也可以相反。漂移区20也可以设置于图1所示的整个有源部120。阱区11设置在栅极焊盘50的下方且漂移区20与半导体基板10的上表面21之间。
布线层51设置在半导体基板10与栅极焊盘50之间。布线层51由掺杂有杂质的多晶硅等导电材料形成。本例的布线层51也作为上述的栅极流道而发挥功能。布线层51包括在俯视时与连接区域206的至少一部分重叠的区域。布线层51可以包括与整个连接区域206重叠的区域，也可以包括与整个开口区域201重叠的区域，还可以包括与整个栅极焊盘50重叠的区域。
绝缘膜44设置在布线层51与半导体基板10的上表面21之间。绝缘膜44例如是将半导体基板10的上表面21氧化或氮化而成的膜，但并不限定于此。绝缘膜44在有源部120中可以由与将栅电极与半导体基板10绝缘的栅极绝缘膜相同的材料形成。
层间绝缘膜38是设置在布线层51与栅极焊盘50之间的绝缘层。作为一例，层间绝缘膜38是掺杂有硼的硅酸盐玻璃(BPSG：Boron Phosphorus Silicate Glass：硼磷硅酸盐玻璃或BSG：Boron Silicate Glass：硼硅酸玻璃)。层间绝缘膜38也可以是在NSG膜上层叠掺杂有硼的硅酸盐玻璃而成的层叠体。NSG膜是由NSG(Non-doped Silicate Glass：未掺杂硅酸盐玻璃)构成的、未掺杂硼和磷的膜。层间绝缘膜38的膜厚例如为1μm左右，但并不限定于此。在层间绝缘膜38设置有贯通孔210。贯通孔210从层间绝缘膜38的上表面221贯通至下表面。通过在贯通孔210中填充导电材料，栅极焊盘50与布线层51电连接。层间绝缘膜38至少在连接区域206的下方具有贯通孔210。连接区域206的下方是指，配置于比连接区域206靠下侧且在俯视时与连接区域206重叠的区域。本例的层间绝缘膜38也可以在不与连接区域206重叠的区域还具有贯通孔210。
钨部230由包含钨的材料形成，设置于贯通孔210的内部。钨部230可以由钨形成，也可以由包含钨的合金形成。钨部230的上端与栅极焊盘50接触。钨部230的下端可以与布线层51接触，也可以经由其他导电部件与布线层51连接。钨部230在贯通孔210的内部可以与层间绝缘膜38接触，也可以与其他导电部件接触。
阻挡金属层220至少覆盖连接区域206的下方的层间绝缘膜38的上表面221。阻挡金属层220由包含钛的材料形成。阻挡金属层220也可以层叠不同的材料。作为一例，阻挡金属层220是在钛层上层叠有氮化钛层的层叠体。通过将阻挡金属层220设为在钛层上层叠有氮化钛层的层叠体，从而钛层与由多晶硅构成的布线层51反应而形成硅化钛，能够降低布线层51与阻挡金属层220的接触电阻。另外，通过形成硅化钛，钛层变薄至例如数nm左右以下，氢能够透过阻挡金属层220而到达下侧的层，因此能够通过氢气氛下的退火来恢复在制造工序中在半导体装置100的内部形成的损伤。在此，损伤例如是存在于绝缘膜44与半导体基板10的界面的悬空键等。在钛层厚至例如20nm左右以上的情况下，即使进行氢气氛下的退火，氢也会被钛层吸附，因此氢无法到达钛层的下侧的层。因此，在半导体装置100的内部形成的损伤不会通过氢气氛下的退火而恢复。层间绝缘膜38的上表面221上的包括钛层和氮化钛层的阻挡金属层220的厚度可以是50nm以上且200nm以下左右。
阻挡金属层220也可以设置在俯视时不与连接区域206重叠的区域。阻挡金属层220也可以设置在保护部件240的下方。另外，阻挡金属层220也可以设置在贯通孔210的内部。阻挡金属层220可以覆盖贯通孔210的侧壁和底面。在该情况下，在钨部230与布线层51及层间绝缘膜38之间配置阻挡金属层220。
在发射电极52或者栅极焊盘50等电极的一部分缺损的情况下，由于半导体装置100内部的电场，密封树脂所包含的树脂离子从半导体装置100的上表面侧到达布线层51或者绝缘膜44。特别是在有源部120，树脂离子被绝缘膜44捕获，流通有比通常更多的隧道电流，因此给半导体装置100的特性造成阈值电压降低等不良影响。
对此，通过设置阻挡金属层220，能够抑制树脂离子到达比阻挡金属层220靠下侧的层。阻挡金属层220不仅可以设置在有源部120，还可以设置在焊盘部的下方。阻挡金属层220更优选为设置在焊盘部的下方整个面。焊盘部的整个下表面是指焊盘部的下侧且在俯视时与焊盘部重叠的整个区域。由此，能够抑制在焊盘部的电极的一部分缺损的情况下树脂离子到达布线层51或绝缘膜44，并且能够抑制树脂离子侵入与焊盘部相邻的有源部120，不会发生阈值电压降低等。
但是，包含钛的阻挡金属层220与层间绝缘膜38的紧贴性比较低。例如，由于阻挡金属层220的钛与层间绝缘膜38中的硼等材料发生反应，从而紧贴性降低。
若阻挡金属层220与层间绝缘膜38的紧贴性降低，则在导线布线部202被拉伸的情况下，阻挡金属层220与层间绝缘膜38容易剥离。阻挡金属层220与层间绝缘膜38容易剥离的理由在于，在拉伸导线布线部202的情况下，特别是在连接区域206的下方，在阻挡金属层220与层间绝缘膜38之间沿上下方向施加应力。在阻挡金属层220与层间绝缘膜38的与XY面平行的界面(称为XY界面)的紧贴性降低、且在XY界面未形成结构的情况下，阻挡金属层220与层间绝缘膜38容易在上下方向上剥离。在界面未形成结构的情况例如是指未形成后述的贯通孔等的情况。在导线布线部202被拉伸的情况下，若阻挡金属层220与层间绝缘膜38剥离，则位于阻挡金属层220之上的栅极焊盘50也与导线布线部202一起脱落。
在本例中，在连接区域206的下方设置有贯通孔210和钨部230。因此，在连接区域206的下方，能够减小层间绝缘膜38与阻挡金属层220的XY界面的面积。因此，能够抑制阻挡金属层220与层间绝缘膜38的剥离。应予说明，钨部230与阻挡金属层220的紧贴性比层间绝缘膜38与阻挡金属层220的紧贴性良好。
图3是表示俯视时的钨部230的配置例的图。在图3中，将与图2A所示的连接区域206重叠的区域设为连接下方区域208。连接下方区域208的俯视时的大小以及形状与连接区域206相同。另外，在图3中，用虚线表示开口区域201。虚线的矩形的内侧是开口区域201。在虚线的矩形的外侧设置有保护部件240，但在图3中省略。
在图3中，各个钨部230沿Y轴方向延伸。各个钨部230的Y轴方向的长度大于X轴方向的长度。俯视时的钨部230的形状可以是带状。通过将俯视时的钨部230的形状设为带状，与俯视时为圆形的情况相比，容易增加钨部230的面积。本例的钨部230可以在Y轴方向上从栅极焊盘50的一个端部设置到另一个端部。在另一例中，钨部230可以设置在比栅极焊盘50的端部靠内侧的区域。另外，钨部230也可以越过栅极焊盘50的端部而沿Y轴方向延伸。钨部230也可以在X方向上延伸。在X轴方向上延伸的钨部230与在Y轴方向上延伸的钨部230也可以呈格子状交叉。
在图2A中，各个贯通孔210的X轴方向的宽度X1可以为0.5μm以上且0.8μm以下。各自的宽度X1可以大致相同。可以在贯通孔210的上端测量宽度X1。通过将宽度X1设为0.5μm以上，从而在层间绝缘膜38上形成阻挡金属层220时，在贯通孔210的底部也能够形成规定厚度的阻挡金属层220。另外，通过使宽度X1为0.8μm以下，在回蚀时，能够在贯通孔210的内部充分地残留钨。在后面对回蚀处理的概要进行叙述。贯通孔210的上端的宽度可以大于贯通孔210的下端的宽度。由于贯通孔210的上端的宽度大于贯通孔210的下端的宽度，并且将贯通孔210的侧壁设置成锥形，从而能够增加贯通孔210的侧壁的阻挡金属层220的厚度。将贯通孔210的侧壁设置成锥形的状态是指贯通孔210的宽度从上端向下端连续变窄的状态。例如，贯通孔210的上端的宽度X1可以为0.5μm，贯通孔210的下端的宽度可以为0.3μm。
在本例中，形成多个钨部230的多个贯通孔210沿着X轴方向以规定的间隔配置。相邻的两个贯通孔210的距离X2例如可以为0.5μm以上且3.2μm以下。可以在贯通孔210的上端测量距离X2。各个距离X2可以大致相同。距离X2可以为宽度X1以上。通过使贯通孔210的宽度X1和距离X2具有如上所述的大小，从而能够抑制制造工序中的偏差，能够容易地形成钨部230。另外，通过将层间绝缘膜38与阻挡金属层220在XY界面相接的宽度即距离X2设为3.2μm以下，从而具有抑制层间绝缘膜38与阻挡金属层220的剥离的效果。
在此，钨部230的形成方法可以如下所述。首先，通过光刻和干蚀刻在层间绝缘膜38形成贯通孔210。接着，在贯通孔210的内部和层间绝缘膜38上形成阻挡金属层220。接着，在贯通孔210的内部和层间绝缘膜38上使钨成膜，在贯通孔210的内部填充钨。接着，通过回蚀形成钨部230。在此，回蚀是指残留贯通孔210的内部的钨而通过蚀刻去除层间绝缘膜38上的钨膜的处理。至此为止是钨部230的形成方法的一个例子。应予说明，栅极焊盘50的钨部230的形成可以与后述的图16所示的有源区的钨部230的形成同时进行。
在图3中，将连接下方区域208的X轴方向的宽度设为X3。各个钨部230的X轴方向的宽度X6小于宽度X3。宽度X6可以是宽度X3的一半以下，也可以是1/3以下。相邻的钨部230的X轴方向的距离X7小于宽度X3。距离X7可以是宽度X3的一半以下，也可以是宽度X3的1/3以下。如图2A和图3所示，在连接下方区域208可以包括沿X轴方向排列的多个钨部230。
在连接下方区域208中，将形成有贯通孔210的区域的俯视时的面积设为S1，将连接下方区域208的整体的面积设为S。贯通孔210的面积S1优选为连接下方区域208的面积S的20％以上。即，在连接下方区域208中，阻挡金属层220与栅极焊盘50的XY界面的面积受到贯通孔210的侧壁的阻挡金属层220的厚度的影响，但可以为连接下方区域208的面积S的0％以上左右且80％以下左右。通过设置贯通孔210，能够减小紧贴性弱的层间绝缘膜38与阻挡金属层220的XY界面的面积，使层间绝缘膜38与阻挡金属层220不剥离，防止因剥离而导致栅极焊盘50脱落的不良情况的发生。
图4是表示针对多个半导体装置100的拉伸试验的结果例的图。在拉伸试验中，将导线布线部202向上方拉伸，试验栅极焊盘50是否从层间绝缘膜38剥离。在拉伸试验中，将在栅极焊盘50剥离之前在导线布线部202或者连接部204产生了断裂的情况判定为合格品。将在导线布线部202或者连接部204产生断裂之前栅极焊盘50脱落的比例设为剥离发生率。在图4中，纵轴表示剥离发生率，横轴以百分比来表示在连接下方区域208中形成有贯通孔210的区域的面积与连接下方区域208的面积比S1/S。拉伸试验中使用的导线的直径为400μm或直径为500μm。在拉伸试验中，也进行了使用其他直径的导线的试验，但未观察到显著的导线直径的依赖性。导线可以由铝构成，或者也可以由以铝为主要成分的化合物构成。导线例如可以添加硅。
如图4所示，若面积比S1/S为20％以上，则剥离发生率为0％。因此，面积比S1/S优选为20％以上。通过将面积比S1/S设为20％以上，消除了栅极焊盘50脱落的不良情况的发生。该面积比可以为50％以上，也可以为100％。
另外，将俯视时的开口区域201的面积设为S201。在开口区域201的下方的区域中，将钨部230的俯视时的面积设为S1'。面积比S1'/S201可以为20％以上，也可以为50％以上，还可以为100％。在将导线布线部202接合到开口区域201内时，连接下方区域208的位置有时会产生偏差，因此将面积比S1'/S201设为20％以上对于抑制栅极焊盘50脱落的不良情况的发生是有效的。即，即使引线接合的连接下方区域208的位置产生偏差，也始终将面积比S1/S设为20％以上对于抑制栅极焊盘50脱落的不良情况是有效的。
另外，将俯视时的栅极焊盘50的面积设为S50。另外，在栅极焊盘50的下方的区域中，将钨部230的俯视时的面积设为S1”。面积比S1”/S50可以为0.3％以上，也可以为20％以上，也可以为50％以上，也可以为100％。即，为了抑制栅极焊盘50脱落的不良情况的发生，重要的是面积比S1/S为20％以上，在除连接下方区域208以外、例如除开口区域201以外，钨部的面积可以较小。面积比S1/S为20％以上对于抑制栅极焊盘50脱落的不良情况是有效的，因此在图2A中，贯通孔210的宽度X1和距离X2可以满足X1/(X1+X2)≥0.2的关系式，以使面积比S1/S为20％以上。
图5是表示A-A截面的另一例的图。本例是贯通孔210的X轴方向的宽度X1大于0.8μm的情况下的截面结构。贯通孔210可以与前述的例子相同，为沿Y轴方向延伸的带状。也可以是，在连接下方区域208中，将形成有贯通孔210的区域的俯视时的面积设为S1并将连接下方区域208的整体的面积设为S时的面积比S1/S大于50％的情况。本例的半导体装置100的钨部230、贯通孔210、阻挡金属层220以及层间绝缘膜38的结构与图2A的例子不同。其他结构与图2A的例子相同。
图6是表示图5所示的半导体装置100中的钨部230的俯视下的配置例的图。在图5和图6的例子中，在连接下方区域208的俯视时的整体设置有钨部230。钨部230的X轴方向上的宽度大于连接下方区域208的宽度X3。本例的钨部230的端部在栅极焊盘50的下方且在除连接下方区域208以外的区域配置于阻挡金属层220上。栅极焊盘50的下方是指配置于比栅极焊盘50靠下侧且在俯视时与栅极焊盘50重叠的区域。在钨部230与层间绝缘膜38的上表面221之间设置有阻挡金属层220。钨部230在俯视时可以覆盖开口区域201的下方的整个区域，也可以覆盖栅极焊盘50的下方的整个区域。在本例中，通过在连接下方区域208的层间绝缘膜38设置贯通孔210，与未设置贯通孔210的情况相比，层间绝缘膜38的上表面221与阻挡金属层220的XY界面变少。由此，能够抑制层间绝缘膜38与阻挡金属层220的剥离，防止栅极焊盘50脱落的不良情况。
本例的贯通孔210的宽度X1大于0.8μm，因此在上述的钨部230的形成方法中，在进行钨的回蚀时，无法在贯通孔210内充分地残留钨。这是因为，在钨的回蚀时，贯通孔210的内部的钨也会被蚀刻。另外，在回蚀时，无法除去的钨残留在贯通孔210的内部，有可能在之后的工序中引起不良情况。之后的工序中的不良情况是指，例如因回蚀而残留在贯通孔210内的钨从阻挡金属层220剥离而成为异物等。因此，在宽度X1大于0.8μm的情况下，优选不进行钨的回蚀。在栅极焊盘50的下方的区域，通过在沉积后不回蚀钨，能够形成图5和图6所示的结构。另外，在形成有包围有源部120的栅极流道的区域中，可以与栅极焊盘50和阻挡金属层220一起对层间绝缘膜38之上的钨进行蚀刻。由此，防止栅极焊盘50与发射电极52电连接。
在图5和图6中，在本例中，宽度X1可以比相邻的两个贯通孔210的距离X2大。宽度X1可以是距离X2的2倍以上，也可以是距离X2的3倍以上。另外，宽度X1可以比X轴方向上的层间绝缘膜38的宽度大。另外，宽度X1可以比连接下方区域208的宽度X3小，也可以比连接下方区域208的宽度X3大。在本例中，在连接部204的下方设置有沿X轴方向排列的多个贯通孔210。在其他例子中，也可以在连接部204的下方仅包括沿X轴方向排列的多个贯通孔210中的一个贯通孔210。
图7是表示A-A截面的另一例的图。本例为在连接下方区域208中，将形成有贯通孔210的区域的俯视时的面积设为S1并将连接下方区域208的整体的面积设为S时的面积比S1/S为100％的情况。本例的半导体装置100的钨部230、贯通孔210、阻挡金属层220以及层间绝缘膜38的结构与图2A的例子不同。其他结构与图2A的例子相同。
图8是表示图7所示的半导体装置100中的钨部230的俯视下的配置例的图。在图7和图8的例子中，在连接下方区域208的俯视时的整体设置有钨部230和贯通孔210。钨部230的X轴方向上的宽度大于连接下方区域208的宽度X3。在本例的连接下方区域208未设置层间绝缘膜38。因此，在连接下方区域208不存在层间绝缘膜38的上表面221与阻挡金属层220的XY界面，能够抑制因层间绝缘膜38的上表面221与阻挡金属层220的XY界面剥离而导致栅极焊盘50脱落的情况。
在本说明书中说明的各例中，钨部230也可以覆盖层间绝缘膜38的上表面221的一部分。在该情况下，可以在钨部230与层间绝缘膜38的上表面221之间设置阻挡金属层220。本例的钨部230在栅极焊盘50的下方且在除连接下方区域208以外的区域配置于层间绝缘膜38的上方。钨部230在俯视时可以覆盖开口区域201的下方的整个区域，也可以覆盖栅极焊盘50的下方的整个区域。
贯通孔210设置于栅极焊盘50的下方的区域中的包括连接下方区域208的一部分区域。贯通孔210可以设置在俯视时比开口区域201小的区域，也可以设置在与开口区域201相同的区域，还可以设置在比开口区域201大的区域。在栅极焊盘50的下方，可以设置包括连接下方区域208的一个贯通孔210，也可以在除连接下方区域208以外的区域也设置贯通孔210。
设置于贯通孔210的内部的钨部230与设置于层间绝缘膜38的上方的钨部230可以连续。在层间绝缘膜38形成贯通孔210，并层叠了阻挡金属层220后，在贯通孔210的内部以及层间绝缘膜38的上方沉积钨。在栅极焊盘50的下方的区域，通过在沉积后不对钨进行回蚀，能够形成图7和图8所示的结构。另外，在形成有包围有源部120的栅极流道的区域中，可以与栅极焊盘50和阻挡金属层220一起对层间绝缘膜38之上的钨进行蚀刻。由此，防止栅极焊盘50与发射电极52电连接。
图9是表示A-A截面的另一例的图。本例的半导体装置100与图1至图8中的例子的不同之处在于，在该截面中，钨部230和贯通孔210仅设置在连接区域206或开口区域201的下方，未设置在栅极焊盘50的下方的其他区域。将俯视时的栅极焊盘50的面积设为S50。另外，在栅极焊盘50的下方的区域中，将钨部230的俯视时的面积设为S1”。可以是面积比S1”/S50为0.3％以上的情况。其他结构与图1至图8中的任一例相同。根据本例，也能够减小容易产生剥离的连接下方区域208中的、阻挡金属层220与层间绝缘膜38的XY界面，能够抑制由于层间绝缘膜38的上表面221与阻挡金属层220的XY界面剥离而导致栅极焊盘50脱落的情况。
图10是表示图9所示的半导体装置100中的钨部230的俯视下的配置例的图。如上所述，各个钨部230被配置为与连接下方区域208或开口区域201重叠。但是，如图10所示，各个钨部230可以在Y轴方向上延伸至连接下方区域208或开口区域201的外侧。钨部230可以延伸至与栅极焊盘50的Y轴方向的端部重叠的位置。在其他例子中，各个钨部230也可以在Y轴方向上也仅设置于与连接下方区域208或开口区域201重叠的区域。
图11是表示A-A截面的另一例的图。在本例中，在连接区域206或开口区域201的下方的区域与其他区域，设置钨部230和贯通孔210的密度不同。其他结构与图1至图10中的任一个例子相同。
在本例中，连接区域206或开口区域201的下方的区域中的钨部230和贯通孔210的密度比其他区域中的密度高。即，在连接区域206或开口区域201的下方的区域设置有更高面积比的钨部230及贯通孔210。
在本例中，各个贯通孔210和钨部230的X轴方向的宽度相等。在连接区域206或开口区域201的下方的区域中，钨部230及贯通孔210在X轴方向上配置的周期比其他区域中的该周期短。在本例中，也能够减小容易产生剥离的连接下方区域208中的、阻挡金属层220与层间绝缘膜38的XY界面，能够抑制由于层间绝缘膜38的上表面221与阻挡金属层220的XY界面剥离而导致栅极焊盘50脱落的情况。
图12是表示图11所示的半导体装置100中的钨部230的俯视下的配置例的图。如上所述，与连接区域206或开口区域201重叠的钨部230的X轴方向的周期比其他区域的该周期短。
图13是将贯通孔210的附近放大的剖视图。贯通孔210的下端的宽度可以比上端的宽度窄。在填充于贯通孔210的钨部的上端可以具有因回蚀而形成的凹陷。若将设置于层间绝缘膜38的上表面221的阻挡金属层220的厚度设为Z1，将设置于贯通孔210的侧面的阻挡金属层220的厚度设为Z2，将设置于贯通孔210的下端的阻挡金属层220的厚度设为Z3，则Z1>Z2>Z3的关系成立。厚度Z1和厚度Z3是Z轴方向上的长度。Z2是相对于贯通孔210的侧壁垂直的方向的长度。贯通孔210的侧面的阻挡金属层220和底面的阻挡金属层220即使厚度薄，也能够防止在栅极焊盘50产生缺损的情况下树脂离子到达阻挡金属层220的下方。这是因为在贯通孔210内存在钨部230。沉积在贯通孔210的底面的钛的一部分与布线层51所包含的硅结合，由此可以在贯通孔210的底面的阻挡金属层220之下形成钛和硅的合金。
图14是表示栅极焊盘50的上表面的连接区域206的配置例的图。如上所述，连接区域206是设置有连接部204的区域。在本例中，设置有多个沿第一方向(在本例中为Y轴方向)延伸的带状的钨部230以及贯通孔210。另外，用点划线209表示连接区域206的长轴。连接区域206的长轴是在XY平面中连接区域206的长度最大的轴。将点划线209延伸的方向设为第二方向。
在俯视时，第一方向与第二方向之间的角度θ可以为10度以下。角度θ可以为5度以下，也可以为0度。即，连接区域206的长轴与钨部230的延伸方向可以大致平行。
如图14所示，若设置带状的钨部230，则有时在栅极焊盘50的上表面也产生沿着钨部230的图案的凹凸。若角度θ较大，则连接部204跨越较多的钨部230。在该情况下，若要通过超声波接合将连接部204与栅极焊盘50的上表面接合，则存在施加超声波时的力难以传递到连接部204的情况。对此，通过将角度θ设为10度以下，能够容易通过超声波接合将连接部204与栅极焊盘50接合。
图15是表示栅极焊盘50的上表面的连接区域206的其他配置例的图。在本例中，第一方向与第二方向之间的角度θ为30度以上。角度θ可以为45度以上，也可以为60度以上。在本例中，能够增多连接部204跨越的钨部230的个数。在该情况下，与连接部204接触的栅极焊盘50的上表面的凹凸变多，因此能够增大连接部204与栅极焊盘50的接触面积。另外，在连接部204为焊料等固定部件的情况下，能够使连接部204与栅极焊盘50的接合牢固。
图16是表示有源部120中的XZ截面的一个例子的图。在半导体基板10形成有发射区等N型的区域、集电区等P型的区域、栅电极、栅极绝缘膜等，但在图16中进行省略。在有源部120，也可以在发射电极52与半导体基板10的上表面21之间设置层间绝缘膜38、贯通孔210、阻挡金属层220以及钨部230。例如，阻挡金属层220和钨部230可以将发射电极52与半导体基板10的上表面21电连接。
将有源部120中的钨部230或贯通孔210的X轴方向的宽度设为X4。有源部120中的钨部230或贯通孔210的宽度X4可以与图1～图15中说明的连接下方区域208中的钨部230或贯通孔210的宽度X1不同。另外，有源部120中的贯通孔210的X轴方向上的距离X5可以与连接下方区域208中的贯通孔210的距离X2不同。例如，连接下方区域208的贯通孔210的宽度X1可以比发射电极52的下方的贯通孔210的宽度X4小。宽度X1可以比宽度X4小的理由在于，在栅极焊盘50中，由于未形成栅电极和栅极绝缘膜等元件结构，因此与有源部120相比平坦性好，容易进行微细加工。
有源部120中的钨部230和贯通孔210具有适于载流子的抽吸的宽度X4和距离X5，连接下方区域208中的钨部230和贯通孔210具有适于栅极焊盘50和布线层51的连接、以及抑制栅极焊盘50的剥离的宽度X1和距离X2。应予说明，层间绝缘膜38、贯通孔210、阻挡金属层220以及钨部230可以在有源部120和栅极焊盘50的下方的区域通过同一制造工序而形成。
设置于有源部120的钨部230的面积S1相对于有源部120的整体的面积S之比S1/S与栅极焊盘50相同，被设为20％以上。另外，有源部120的S1/S可以是25％左右。
图17是表示俯视时的钨部230和贯通孔210的其他配置例的图。本例的钨部230和贯通孔210在与栅极焊盘50重叠的区域设置为旋涡状。该旋涡的中心(或终点)可以配置于连接下方区域208。在图17中，省略了贯通孔210的记载，但贯通孔210形成于与钨部230大致相同的区域。在连接下方区域208中，将形成有贯通孔210的区域的俯视时的面积设为S1，将连接下方区域208的整体的面积设为S，使面积比S1/S为20％以上。由此，能够使层间绝缘膜38与阻挡金属层220的XY界面不剥离。另外，在图17中，省略了贯通孔210。作为变形例，也可以不在开口区域201的外侧配置钨部230和贯通孔210。
图18是表示俯视时的钨部230和贯通孔210的其他配置例的图。在图1至图16的例子中，钨部230和贯通孔210在X轴方向上离散地配置，在Y轴方向上连续地配置。本例的钨部230和贯通孔210在Y轴方向上离散地配置。其他结构与图1至图16中的任一个例子相同。钨部230和贯通孔210例如也可以如X轴方向和Y轴方向这样，在两个方向上离散地配置。在图18中，省略了贯通孔210的记载，但贯通孔210形成于与钨部230大致相同的区域。在连接下方区域208中，将形成有贯通孔210的区域的俯视时的面积设为S1并将连接下方区域208的整体的面积设为S而得的面积比S1/S为20％以上。由此，能够使层间绝缘膜38与阻挡金属层220的XY界面不剥离。
图19是表示图18的C-C截面的一个例子的图。C-C截面是通过栅极焊盘50和连接部204的XZ面。图19为与图2A相同的结构。将贯通孔210的X轴方向的长度设为宽度X1。另外，在本例中，多个钨部230沿着X轴方向以规定的间隔配置。将相邻的两个贯通孔210的X轴方向的距离设为X2。
图20是表示图18的D-D截面的一例的图。D-D截面是通过栅极焊盘50和连接部204的YZ面。将贯通孔210的Y轴方向的长度设为宽度Y1。另外，在本例中，多个钨部230沿着Y轴方向以规定的间隔配置。将相邻的两个贯通孔210的Y轴方向的距离设为Y2。此时，在连接下方区域208中，可以满足(X1×Y1)/((X1+X2)×(Y1+Y2))≥0.2的关系，使得将形成有贯通孔210的区域的俯视时的面积设为S1并将连接下方区域208的整体的面积设为S而得的面积比S1/S为20％以上。例如，X1可以为0.5μm，X2可以为1.5μm，Y1可以为5.0μm，Y2可以为1.0μm。应予说明，在图18中，省略了贯通孔210。作为变形例，也可以不在开口区域201的外侧配置钨部230和贯通孔210。
在图1至图20中说明的任一例中，层间绝缘膜38都可以是BPSG膜或BSG膜。层间绝缘膜38中的硼浓度可以为2.6wt％以上且5wt％以下。更优选的是，层间绝缘膜38中的硼浓度可以为2.7wt％以上且4.0wt％以下。应予说明，wt％表示重量百分比浓度。如果硼浓度过低，则难以制造层间绝缘膜38。层间绝缘膜38的制造变得困难的理由是，例如在对层间绝缘膜38进行热处理时，难以发生由流动引起的变形，在沟槽栅极上方的层间绝缘膜38残留凹陷，在对钨膜进行回蚀时钨容易残留在该凹陷。另外，若硼浓度过高，则容易发生阻挡金属层220的钛与硼的反应，阻挡金属层220与层间绝缘膜38的界面的紧贴性变低，容易在该界面剥离。
图21是表示俯视时的钨部230及贯通孔210的其他配置例的图。在图21中，省略了开口区域201和连接下方区域208，但在与图1至图20的例子相同的位置设置有开口区域201和连接下方区域208。
在图1至图20的例子中，贯通孔210和钨部230的至少一部分沿着与半导体基板10的上表面21平行的第一延伸方向(例如Y轴方向)设置。在本例中，贯通孔210和钨部230的一部分沿着与半导体基板10的上表面21平行且与第一延伸方向不同的第二延伸方向(例如X轴方向)设置。其他结构与图1至图20中的任一个例子相同。在图21中，示出了钨部230，但在与钨部230对应的位置也配置有贯通孔210。
本例的半导体装置100具有在XY面中沿不同方向延伸的钨部230-1和钨部230-2。本例的钨部230-1沿Y轴方向延伸设置。例如钨部230-1是在Y轴方向上具有长边的带状的部分。本例的钨部230-2沿X轴方向延伸设置。例如钨部230-2是在X轴方向上具有长边的带状的部分。
钨部230-1和钨部230-2可以连接。在该情况下，贯通孔210在钨部230-1和钨部230-2连接的位置具有贯通孔连接部231。本例的贯通孔连接部231是沿着Y轴方向设置的贯通孔210与沿着X轴方向设置的贯通孔210汇合而成的部分。
钨部230-1和钨部230-2可以在XY面交叉。换言之，钨部230-1和钨部230-2可以被设置成在XY平面中彼此贯通。钨部230-1可以在X轴方向上以规定的周期配置。钨部230-2可以在Y轴方向上以规定的周期配置。钨部230-1和钨部230-2可以在XY面中配置成格子状。在该情况下，贯通孔连接部231分别在X轴方向和Y轴方向上以规定的周期配置。
图22是图21所示的钨部230-1和钨部230-2的放大图。在本例中，将沿着X轴方向配置的贯通孔连接部231的间隔设为a，将沿着Y轴方向配置的贯通孔连接部231的间隔设为b，将沿着X轴方向配置的贯通孔210的宽度设为c，将沿着Y轴方向配置的贯通孔210的宽度设为d。作为贯通孔210的宽度，可以使用钨部230的宽度。另外，贯通孔连接部231的间隔可以使用钨部230配置的周期。两个贯通孔连接部231的间隔是在各个贯通孔连接部231中对应的位置彼此的距离。可以将贯通孔连接部231的中心的距离设为贯通孔连接部231的间隔。另外，如图22所示，也可以将贯通孔连接部231的相同侧的端边彼此的距离设为贯通孔连接部231的间隔。可以在贯通孔210的上端的高度位置测定这些宽度和间隔。
间隔a、b和宽度c、d可以满足下式：
((a×c)+(b-c)×d)/(a×b)≥0.2。
即，在单位面积a×b中，贯通孔210或钨部230所占的面积(a×c)+(b-c)×d)可以为20％以上。该面积比可以为25％以上，也可以为30％以上。在图1至图20中说明的例子中也是同样的。
图23是表示贯通孔210和钨部230的其他形状例的图。本例的贯通孔210和钨部230可以在与贯通孔210的上端平行的XY面中具有曲线部232。在对层间绝缘膜38进行蚀刻而形成贯通孔210的情况下，贯通孔210汇合的部分容易进行蚀刻。因此，存在贯通孔连接部231的宽度比其他部分的贯通孔210的宽度大的情况。例如，如图23所示，在贯通孔连接部231的附近，在XY面内进行蚀刻，而存在在贯通孔210和钨部230的上表面形状中出现曲线部232的情况。由此，贯通孔连接部231处的贯通孔210和钨部230的宽度比其他部分处的贯通孔210和钨部230的宽度大。
图24是表示图23中的E-E截面的一例的图。E-E截面是在与钨部230-1不同的位置处与钨部230-2交叉的YZ面。在图24中，省略了设置在栅极焊盘50上的连接部204等，但与图20的例子同样地，在栅极焊盘50上设置有连接部204、导线布线部202以及保护部件240。在其他图中，有时也省略连接部204、导线布线部202以及保护部件240。根据本例，也能够减小层间绝缘膜38与阻挡金属层220的XY界面的面积。因此，能够抑制阻挡金属层220与层间绝缘膜38的剥离。
图25是表示图23中的F-F截面的一例的图。F-F截面是沿着钨部230-1通过贯通孔连接部231的YZ面。设置于贯通孔连接部231的钨部230的上端配置于比设置于除贯通孔连接部231以外的贯通孔210的钨部230的上端靠下侧的位置。即，钨部230的上表面在贯通孔连接部231朝向半导体基板10的上表面21凹陷。如在图23中说明的那样，在贯通孔连接部231的附近，贯通孔210的宽度变大。因此，在使钨填充于贯通孔210的情况下，在贯通孔连接部231容易产生凹陷。通过在钨部230的上表面设置台阶，从而栅极焊盘50与钨部230的接触面积增大，因此能够提高栅极焊盘50与钨部230的紧贴性。
将除贯通孔连接部231以外的区域中的钨部230的厚度设为z2。厚度z2可以使用钨部230的厚度的最大值。将贯通孔连接部231处的钨部230的凹陷的深度设为z1。深度z1可以使用在钨部230的上表面相邻的顶面的顶点与底面的底部的高低差。深度z1可以为厚度z2的5％以上，也可以为10％以上，还可以为20％以上。深度z1可以为厚度z2的50％以下，也可以为30％以下。由此，能够将钨部230的厚度保持在一定程度，并且提高钨部230与栅极焊盘50的紧贴性。将钨部230的上表面的凹陷的宽度设为c’。本例的宽度c’是Y轴方向上的宽度。宽度c’可以比钨部230-2的宽度c大。
图26是表示俯视时的钨部230和贯通孔210的其他配置例的图。在本例中，钨部230-1与钨部230-2连接，但未贯通钨部230-2。即，钨部230-1与钨部230-2连接成T字状。其他结构与图21的例子相同。在本例中，在钨部230-1与钨部230-2的连接部分也设置有贯通孔连接部231。
图27是图26所示的钨部230-1和钨部230-2的放大图。在本例中，钨部230-1与钨部230-2连接成T字状。其他结构与图22或图23相同。
在本例中，也将沿着X轴方向配置的贯通孔连接部231的间隔设为a，将沿着Y轴方向配置的贯通孔连接部231的间隔设为b，将沿着X轴方向配置的贯通孔210的宽度设为c，将沿着Y轴方向配置的贯通孔210的宽度设为d。
与图22的例子相同，间隔a、b和宽度c、d可以满足下式：
((a×c)+(b-c)×d)/(a×b)≥0.2。
即，在单位面积a×b中，贯通孔210或钨部230所占的面积(a×c)+(b-c)×d)可以为20％以上。该面积比可以为25％以上，也可以为30％以上。
图28是表示俯视时的钨部230和贯通孔210的其他配置例的图。在本例中，钨部230-1和钨部230-2中的至少一方在其延伸方向上离散地配置。在图28的例子中，钨部230-2沿着X轴方向离散地配置。钨部230-2在Y轴方向上也离散地配置。
如在图2B中说明的那样，沟槽25沿Y轴方向延伸地设置。在图28的例子中，沿Y轴方向延伸的钨部230-1和贯通孔210在栅极焊盘50沿Y轴方向连续地设置。另一方面，在X轴方向上，钨部230-2离散地配置。通过这样的结构，在与沟槽25平行的方向上，能够减少钨部230的上表面的凹凸，能够减少沟槽25与栅极焊盘50的连接性的偏差。在其他例子中，也可以是，钨部230-2在X轴方向上连续地设置，钨部230-1在Y轴方向上离散地设置。
钨部230-2可以在X轴方向上以规定的周期配置。钨部230-2可以与钨部230-1连接，也可以与钨部230-1分离。在钨部230-2与钨部230-1连接的情况下，可以在连接部分设置贯通孔连接部231。如图28所示，在两个钨部230-1之间，可以在X轴方向上配置一个钨部230-2。在其他例子中，也可以在两个钨部230-1之间，在X轴方向上配置两个以上的钨部230-2。
图29是图28所示的钨部230-1和钨部230-2的放大图。在本例中，钨部230-1与钨部230-2分离。其他结构与图22或图23相同。
在本例中，也将沿着X轴方向配置的贯通孔连接部231的间隔设为a，将沿着Y轴方向配置的贯通孔连接部231的间隔设为b，将填充有钨部230-2的贯通孔210的Y轴方向上的宽度设为c，将沿着Y轴方向配置的贯通孔210的宽度设为d。另外，将填充有钨部230-2的贯通孔210的X轴方向的宽度设为e，将填充有钨部230-1的贯通孔210与填充有钨部230-2的贯通孔210的X轴方向的距离设为f。距离f是钨部230-1与钨部230-2的最短距离。
间隔a、b、宽度c、d、e以及距离f可以满足下式：
((b×d)+(e×c))/(a×b)≥0.2。
即，在单位面积a×b中，贯通孔210或钨部230所占的面积(b×d)+(e×c)可以为20％以上。该面积比可以为25％以上，也可以为30％以上。
图30是表示图28中所示的钨部230-1和钨部230-2的另一示例的放大图。在本例中，各个钨部230-2在X轴方向上具有长边。即，宽度e大于宽度c。在其他示例中，宽度e可以与宽度c相同，宽度e也可以小于宽度c。
在本例中，沿着Y轴方向设置的钨部230-1和沿着X轴方向设置的钨部230-2也可以分离配置。宽度e可以大于距离f。
以上，利用实施方式对本发明进行了说明，但本发明的技术范围并不限定于上述实施方式所记载的范围。能够对上述实施方式施加各种变更或改良，这对于本领域技术人员而言是显而易见的。根据权利要求书的记载可知，施加了这样的变更或改良的方式也能够包含在本发明的技术范围内。
权利要求书(按照条约第19条的修改)
1.一种半导体装置，其特征在于，具备半导体基板，所述半导体装置包括：
发射电极，其设置于所述半导体基板的上表面的上方；
焊盘部，其设置于所述半导体基板的上表面的上方，并且与所述发射电极分离；
导线布线部，其与所述焊盘部的上表面的连接区域连接；
布线层，其设置在所述半导体基板和所述焊盘部之间，且包括与所述连接区域重叠的区域；
层间绝缘膜，其设置在所述布线层和所述焊盘部之间，且在所述连接区域的下方具有贯通孔；
钨部，其设置在所述贯通孔的内部，且将所述布线层和所述焊盘部电连接，所述钨部包含钨；以及
阻挡金属层，其被设置为覆盖所述层间绝缘膜的上表面，且所述阻挡金属层包含钛。
2.根据权利要求1所述的半导体装置，其特征在于，
在俯视时与所述连接区域重叠的连接下方区域中，设置有所述钨部的区域的面积为所述连接下方区域的面积的20％以上。
3.根据权利要求2所述的半导体装置，其特征在于，
设置有所述钨部的区域的面积为所述连接下方区域的面积的50％以上。
4.根据权利要求2所述的半导体装置，其特征在于，
在整个所述连接下方区域设置有所述钨部。
5.根据权利要求2所述的半导体装置，其特征在于，
所述钨部覆盖所述层间绝缘膜的上表面的一部分。
6.根据权利要求5所述的半导体装置，其特征在于，
所述钨部在除所述连接下方区域以外的区域覆盖所述层间绝缘膜的上表面。
7.根据权利要求1所述的半导体装置，其特征在于，
所述钨部设置于其在俯视时与所述焊盘部重叠的整个区域。
8.根据权利要求1所述的半导体装置，其特征在于，
所述贯通孔的宽度为0.5μm以上且0.8μm以下。
9.根据权利要求8所述的半导体装置，其特征在于，
在所述层间绝缘膜设置有多个所述贯通孔，
相邻的两个所述贯通孔的距离为0.5μm以上且3.2μm以下。
10.根据权利要求9所述的半导体装置，其特征在于，
所述贯穿孔的宽度和所述贯穿孔的距离满足以下的关系：
X1/(X1+X2)≥0.2，其中X1为所述贯通孔的宽度，X2为相邻的两个所述贯通孔的距离。
11.根据权利要求1所述的半导体装置，其特征在于，
所述阻挡金属层也设置在所述贯通孔的底面，
覆盖所述层间绝缘膜的上表面的所述阻挡金属层比设置于所述贯通孔的底面的所述阻挡金属层厚。
12.根据权利要求1所述的半导体装置，其特征在于，
在所述层间绝缘膜的上表面设置有多个沿第一方向延伸的所述钨部，
所述连接区域在俯视时在第二方向上具有长轴，
所述第一方向与所述第二方向之间的角度为10度以下。
13.根据权利要求2所述的半导体装置，其特征在于，
所述层间绝缘膜、所述贯通孔以及所述钨部也设置在所述发射电极的下方，
所述连接下方区域处的所述贯通孔的间隔与所述发射电极的下方处的所述贯通孔的间隔不同。
14.根据权利要求2所述的半导体装置，其特征在于，
所述层间绝缘膜、所述贯通孔以及所述钨部也设置在所述发射电极的下方，
所述连接下方区域处的所述贯通孔的宽度比所述发射电极的下方的所述贯通孔的宽度小。
15.根据权利要求1所述的半导体装置，其特征在于，
所述层间绝缘膜是BPSG膜或BSG膜，
所述层间绝缘膜中的硼浓度为2.6wt％以上且5wt％以下。
16.根据权利要求1所述的半导体装置，其特征在于，
所述贯通孔和所述钨部的至少一部分沿着与所述半导体基板的上表面平行的第一延伸方向设置。
17.根据权利要求16所述的半导体装置，其特征在于，
所述贯通孔和所述钨部的一部分沿着与所述半导体基板的上表面平行且与所述第一延伸方向不同的第二延伸方向设置。
18.根据权利要求17所述的半导体装置，其特征在于，
所述半导体装置具有贯通孔连接部，其将沿着所述第一延伸方向设置的所述贯通孔与沿着所述第二延伸方向设置的所述贯通孔连接。
19.根据权利要求18所述的半导体装置，其特征在于，
在将沿着所述第二延伸方向配置的所述贯通孔连接部的间隔设为a，将沿着所述第一延伸方向配置的所述贯通孔连接部的间隔设为b，将沿着所述第二延伸方向配置的所述贯通孔的宽度设为c，将沿着所述第一延伸方向配置的所述贯通孔的宽度设为d的情况下，满足下式：
((a×c)+(b-c)×d)/(a×b)≥0.2。
20.根据权利要求18所述的半导体装置，其特征在于，
设置于所述贯通孔连接部的所述钨部的上端配置在比设置于除所述贯通孔连接部以外的所述贯通孔的所述钨部的上端靠下侧的位置。
21.根据权利要求17所述的半导体装置，其特征在于，
所述贯通孔在所述第一延伸方向和所述第二延伸方向中的至少一个方向上离散地配置。
22.根据权利要求21所述的半导体装置，其特征在于，
所述半导体装置包括：
沟槽，其在所述半导体基板的上表面沿着所述第一延伸方向设置；以及
栅电极，其设置在所述沟槽的内部；
所述贯通孔在所述第二延伸方向上离散地配置。
23.根据权利要求17所述的半导体装置，其特征在于，
沿着所述第一延伸方向设置的所述钨部与沿着所述第二延伸方向设置的所述钨部分离地配置。
24.(追加)根据权利要求1至3中任一项所述的半导体装置，其特征在于，
多个所述贯通孔沿着排列方向排列，
所述贯通孔的所述排列方向上的宽度比相邻的两个所述贯通孔的距离大。
25.(追加)根据权利要求1至3中任一项所述的半导体装置，其特征在于，
在与所述焊盘部重叠的区域，所述连接区域的下方的区域处的所述贯通孔的密度比除所述连接区域以外的区域处的所述贯通孔的密度高。

Claims (23)

1.一种半导体装置，其特征在于，具备半导体基板，所述半导体装置包括：
发射电极，其设置于所述半导体基板的上表面的上方；
焊盘部，其设置于所述半导体基板的上表面的上方，并且与所述发射电极分离；
导线布线部，其与所述焊盘部的上表面的连接区域连接；
布线层，其设置在所述半导体基板和所述焊盘部之间，且包括与所述连接区域重叠的区域；
层间绝缘膜，其设置在所述布线层和所述焊盘部之间，且在所述连接区域的下方具有贯通孔；
钨部，其设置在所述贯通孔的内部，且将所述布线层和所述焊盘部电连接，所述钨部包含钨；以及
阻挡金属层，其被设置为覆盖所述层间绝缘膜的上表面，且所述阻挡金属层包含钛。
2.根据权利要求1所述的半导体装置，其特征在于，
在俯视时与所述连接区域重叠的连接下方区域中，设置有所述钨部的区域的面积为所述连接下方区域的面积的20％以上。
3.根据权利要求2所述的半导体装置，其特征在于，
设置有所述钨部的区域的面积为所述连接下方区域的面积的50％以上。
4.根据权利要求2所述的半导体装置，其特征在于，
在整个所述连接下方区域设置有所述钨部。
5.根据权利要求2所述的半导体装置，其特征在于，
所述钨部覆盖所述层间绝缘膜的上表面的一部分。
6.根据权利要求5所述的半导体装置，其特征在于，
所述钨部在除所述连接下方区域以外的区域覆盖所述层间绝缘膜的上表面。
7.根据权利要求1所述的半导体装置，其特征在于，
所述钨部设置于其在俯视时与所述焊盘部重叠的整个区域。
8.根据权利要求1所述的半导体装置，其特征在于，
所述贯通孔的宽度为0.5μm以上且0.8μm以下。
9.根据权利要求8所述的半导体装置，其特征在于，
在所述层间绝缘膜设置有多个所述贯通孔，
相邻的两个所述贯通孔的距离为0.5μm以上且3.2μm以下。
10.根据权利要求9所述的半导体装置，其特征在于，
所述贯穿孔的宽度和所述贯穿孔的距离满足以下的关系：
X1/(X1+X2)≥0.2，其中X1为所述贯通孔的宽度，X2为相邻的两个所述贯通孔的距离。
11.根据权利要求1所述的半导体装置，其特征在于，
所述阻挡金属层也设置在所述贯通孔的底面，
覆盖所述层间绝缘膜的上表面的所述阻挡金属层比设置于所述贯通孔的底面的所述阻挡金属层厚。
12.根据权利要求1所述的半导体装置，其特征在于，
在所述层间绝缘膜的上表面设置有多个沿第一方向延伸的所述钨部，
所述连接区域在俯视时在第二方向上具有长轴，
所述第一方向与所述第二方向之间的角度为10度以下。
13.根据权利要求2所述的半导体装置，其特征在于，
所述层间绝缘膜、所述贯通孔以及所述钨部也设置在所述发射电极的下方，
所述连接下方区域处的所述贯通孔的间隔与所述发射电极的下方处的所述贯通孔的间隔不同。
14.根据权利要求2所述的半导体装置，其特征在于，
所述层间绝缘膜、所述贯通孔以及所述钨部也设置在所述发射电极的下方，
所述连接下方区域处的所述贯通孔的宽度比所述发射电极的下方的所述贯通孔的宽度小。
15.根据权利要求1所述的半导体装置，其特征在于，
所述层间绝缘膜是BPSG膜或BSG膜，
所述层间绝缘膜中的硼浓度为2.6wt％以上且5wt％以下。
16.根据权利要求1所述的半导体装置，其特征在于，
所述贯通孔和所述钨部的至少一部分沿着与所述半导体基板的上表面平行的第一延伸方向设置。
17.根据权利要求16所述的半导体装置，其特征在于，
所述贯通孔和所述钨部的一部分沿着与所述半导体基板的上表面平行且与所述第一延伸方向不同的第二延伸方向设置。
18.根据权利要求17所述的半导体装置，其特征在于，
所述半导体装置具有贯通孔连接部，其将沿着所述第一延伸方向设置的所述贯通孔与沿着所述第二延伸方向设置的所述贯通孔连接。
19.根据权利要求18所述的半导体装置，其特征在于，
在将沿着所述第二延伸方向配置的所述贯通孔连接部的间隔设为a，将沿着所述第一延伸方向配置的所述贯通孔连接部的间隔设为b，将沿着所述第二延伸方向配置的所述贯通孔的宽度设为c，将沿着所述第一延伸方向配置的所述贯通孔的宽度设为d的情况下，满足下式：
((a×c)+(b-c)×d)/(a×b)≥0.2。
20.根据权利要求18所述的半导体装置，其特征在于，
设置于所述贯通孔连接部的所述钨部的上端配置在比设置于除所述贯通孔连接部以外的所述贯通孔的所述钨部的上端靠下侧的位置。
21.根据权利要求17所述的半导体装置，其特征在于，
所述贯通孔在所述第一延伸方向和所述第二延伸方向中的至少一个方向上离散地配置。
22.根据权利要求21所述的半导体装置，其特征在于，
所述半导体装置包括：
沟槽，其在所述半导体基板的上表面沿着所述第一延伸方向设置；以及
栅电极，其设置在所述沟槽的内部；
所述贯通孔在所述第二延伸方向上离散地配置。
23.根据权利要求17所述的半导体装置，其特征在于，
沿着所述第一延伸方向设置的所述钨部与沿着所述第二延伸方向设置的所述钨部分离地配置。
CN202180016753.XA 2020-09-11 2021-04-08 半导体装置 Pending CN115152034A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-152944 2020-09-11
JP2020152944 2020-09-11
PCT/JP2021/014968 WO2022054328A1 (ja) 2020-09-11 2021-04-08 半導体装置

Publications (1)

Publication Number Publication Date
CN115152034A true CN115152034A (zh) 2022-10-04

Family

ID=80631516

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202180016753.XA Pending CN115152034A (zh) 2020-09-11 2021-04-08 半导体装置
CN202180016458.4A Pending CN115176344A (zh) 2020-09-11 2021-04-08 半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202180016458.4A Pending CN115176344A (zh) 2020-09-11 2021-04-08 半导体装置

Country Status (5)

Country Link
US (2) US20220392815A1 (zh)
JP (3) JP7435804B2 (zh)
CN (2) CN115152034A (zh)
DE (2) DE112021000466T5 (zh)
WO (2) WO2022054328A1 (zh)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3063167B2 (ja) * 1989-12-29 2000-07-12 日本電気株式会社 電流検出端子付ｍｏｓ ｆｅｔおよびその製造方法
JP3551947B2 (ja) * 2001-08-29 2004-08-11 サンケン電気株式会社 半導体装置及びその製造方法
JP2007227556A (ja) 2006-02-22 2007-09-06 Nec Electronics Corp 半導体装置
JP2014192351A (ja) 2013-03-27 2014-10-06 Mitsubishi Electric Corp 半導体装置の製造方法
DE102014117780B4 (de) * 2014-12-03 2018-06-21 Infineon Technologies Ag Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE112015004093B4 (de) * 2015-01-16 2023-09-28 Fuji Electric Co., Ltd. Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
JP6514338B2 (ja) * 2015-08-20 2019-05-15 株式会社日立製作所 半導体装置、パワーモジュール、電力変換装置、自動車および鉄道車両
JP6154083B1 (ja) 2016-03-31 2017-06-28 新電元工業株式会社 パワー半導体装置及びパワー半導体装置の製造方法
JP6832645B2 (ja) * 2016-07-20 2021-02-24 ローム株式会社 半導体装置
CN109314139B (zh) * 2016-09-20 2022-04-15 富士电机株式会社 半导体装置和半导体装置的制造方法
DE112019000095T5 (de) 2018-03-15 2020-09-24 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP6994991B2 (ja) * 2018-03-16 2022-02-04 株式会社 日立パワーデバイス 半導体装置、パワーモジュールおよび電力変換装置
JP7073984B2 (ja) 2018-08-23 2022-05-24 株式会社デンソー 半導体装置
JP2020035847A (ja) 2018-08-29 2020-03-05 トヨタ自動車株式会社 半導体装置
JP7279356B2 (ja) 2018-12-19 2023-05-23 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20220392858A1 (en) 2022-12-08
JPWO2022054328A1 (zh) 2022-03-17
WO2022054328A1 (ja) 2022-03-17
JP7435804B2 (ja) 2024-02-21
DE112021000466T5 (de) 2022-10-27
CN115176344A (zh) 2022-10-11
JP7420270B2 (ja) 2024-01-23
WO2022054327A1 (ja) 2022-03-17
US20220392815A1 (en) 2022-12-08
JP2024038324A (ja) 2024-03-19
DE112021000458T5 (de) 2022-10-27
JPWO2022054327A1 (zh) 2022-03-17

Similar Documents

Publication Publication Date Title
US10403554B2 (en) Method for manufacturing semiconductor device
US10978367B2 (en) Semiconductor device and method for manufacturing the same
JP2011066371A (ja) 半導体装置およびその製造方法
US10411105B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP6910907B2 (ja) 半導体装置
US20160172301A1 (en) Semiconductor device and manufacturing method therefor
US20240079406A1 (en) Semiconductor device and method for fabricating semiconductor device
US11658093B2 (en) Semiconductor element with electrode having first section and second sections in contact with the first section, and semiconductor device
JP7258124B2 (ja) 半導体装置および半導体モジュール
JP6736902B2 (ja) 半導体装置の製造方法
US9698103B2 (en) Semiconductor device and manufacturing method therefor
US10418336B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP2009164288A (ja) 半導体素子及び半導体装置
CN115152034A (zh) 半导体装置
US11876062B2 (en) Semiconductor device
JP6579653B2 (ja) 半導体装置および半導体装置の製造方法
JP2021093559A (ja) 半導体装置
US9293555B2 (en) Semiconductor device and manufacturing method of same
US20240162305A1 (en) Semiconductor device and method of manufacturing the same
JP6856727B2 (ja) 半導体装置
US20220102547A1 (en) Semiconductor Die and Method of Manufacturing the Same
JP7194855B2 (ja) 半導体装置
WO2024014402A1 (ja) 半導体装置の製造方法
JP2009152313A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination